JP2000076090A - データ発生装置 - Google Patents
データ発生装置Info
- Publication number
- JP2000076090A JP2000076090A JP10244747A JP24474798A JP2000076090A JP 2000076090 A JP2000076090 A JP 2000076090A JP 10244747 A JP10244747 A JP 10244747A JP 24474798 A JP24474798 A JP 24474798A JP 2000076090 A JP2000076090 A JP 2000076090A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- stored
- channel
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
行うことによりデータ発生の不要な遅れを回避すること
のできるデータ発生装置を提供する。 【解決手段】複数のメモリにあらかじめ格納した各チャ
ンネルのデータを複数のデータバスを介してそれぞれ読
み出し、各チャンネルごとの読み出しデータを個別に直
列変換することにより、複数チャンネルのデータを発生
するように構成したデータ発生装置において、前記メモ
リにあらかじめ格納するデータの並びを変える並び替え
制御回路を備え、この並び替え制御回路により並び替え
たデータを前記メモリに格納しておくことにより、チャ
ンネル間でデータの発生に遅れが生じないように構成す
る。
Description
ビットデータを発生するデータ発生装置に関するもので
ある。
タを複数チャネル同時に発生させるデータ発生装置が使
用されている。図5にこの種の一般的なデータ発生装置
の原理構成図を示す。この装置は、データを記憶するメ
モリ4を備え、あらかじめデータをこのメモリ4に格納
しておき、その後メモリ4からデータを適宜読み出して
出力することを骨子とするものである。
納するときは、データ設定装置(通常CPUが用いられ
る)2からの設定データを第2のセレクタ5により選択
してメモリ4に書き込む。このときの書き込みアドレス
は、データ設定装置2から出力されるアドレス(設定ア
ドレス)であり、この場合は第1のセレクタ3を介して
与えられる
ドレス発生装置1から順次アドレスを発生させ、このア
ドレスをセレクタ3を介してメモリ4に与えてデータを
読み出す。読み出したデータはセレクタ5を介してデー
タ制御装置6に入力され、所定の処理を行って出力され
る。
(a)はデータ設定装置2から見たメモリマップの一例
であり、複数チャンネル(以下チャンネルをCHと表わ
す)ごとに区切られたアドレス空間上にデータが配置さ
れている。
されており、そのワード形式は、例えば、同図(b)に
示すように、1回の発生に必要なビット数n(ここでは
n=2)で構成されるビットデータを、使用される順番
にm個(ここではm=8)並べたものである。
ルのデータ発生装置の一例を示す。アドレス制御装置1
1はメモリ12のアドレスおよびセレクト信号を制御す
るアドレス制御装置である。メモリ12はRAMであ
り、ここでは8ビット構成のメモリが使用される。
れ(ただし、RAMは必ずしも物理的に分離されている
必要はない)、アドレス制御装置11から出力されるセ
レクト信号CS1,CS2,CS3,CS4によってそ
れぞれセレクトされるようになっている。ここで、セレ
クト信号CS1とCS3で選択される側をチャンネル1
(CH1)とし、CS2,CS4で選択される側をCH
2とする。
タはバッファ13a,13b(8ビット構成の2個のバ
ッファ)経由で与えられる。
る。図8(c)および(e)に示すようにセレクト信号
CS1,CS3によりCH1のRAMのデータ(1ワー
ド)が読み出され、マルチプレクサ14を介して(同図
(f)参照)並列・直列変換器15aに入力される。並
列・直列変換器15aでは基準クロックごとに直列変換
してCH1のデータをDT1,DT2,...の順に出
力する。
ティブになるとCH2のRAMデータが読み出され、マ
ルチプレクサ14を介して(同図(g)参照)並列・直
列変換器15bに入力される。並列・直列変換器15b
では基準クロックごとに直列変換してCH2のデータを
DT1,DT2,...の順に出力する。
データ出力に対して1クロック分だけ位相がずれてい
る。そこで、CH1のデータ出力をパイプライン調整回
路16を介して1クロック分遅らせ、図8の(i),
(j)に示すように、CH1とCH2のデータ出力のタ
イミングが揃うようにしている。
装置ではデータの発生に不要な遅れが生じるという課題
があった。上記例では1クロック分の遅れであるが、n
CHのデータ発生装置では原理的に(n−1)クロック
分の遅延が発生する。
T2,...の順とは限らず、例えばDT8からDT
9,...の順に発生させたい場合もあるが、従来の構
成ではCH1用のRAMとCH2用のRAMを同時に読
むことができないため、不要な遅れを生じさせずにデー
タを発生させることは不可能である。
共有化していることに起因しておりデータバスを分離す
れば一応解決するものの、データバスを分離するために
はCH数の分だけ双方向バッファやマルチプレクサが必
要となり、あまり現実的ではない。
ので、メモリへのデータ格納時にビットの並び替えを行
うことによりデータ発生の不要な遅れを回避することの
できるデータ発生装置を提供するものである。
るために、本発明では、複数のメモリにあらかじめ格納
した各チャンネルのデータを複数のデータバスを介して
それぞれ読み出し、各チャンネルごとの読み出しデータ
を個別に直列変換することにより、複数チャンネルのデ
ータを発生するように構成したデータ発生装置におい
て、前記メモリにあらかじめ格納するデータの並びを変
える並び替え制御回路を備え、この並び替え制御回路に
より並び替えたデータを前記メモリに格納しておくこと
により、チャンネル間でデータの発生に遅れが生じない
ようにしたことを特徴とする。
えてメモリに格納しておく。これにより、CH間でのデ
ータ発生の遅れを生じることなく必要なデータを各CH
同時に読み出すことができる。
ータは異なるデータバスに接続されたメモリに格納され
ている。
説明する。図1は本発明に係るデータ発生装置の原理構
成図、図2はメモリ格納データのワード構成例、図3は
本発明に係るデータ発生装置の一実施例を示す構成図で
ある。
データ制御装置6におけるパイプライン調整がないこと
と、設定データの並び替えを行う並び替え制御装置7追
加した点である。
ドを並び変える機能を有するものである。例えば図2に
示すように、データ設定装置2からDT1,DT
2,...,DT8の順に出力されるCH2用の設定デ
ータをDT5,DT6,DT7,DT8,DT1,DT
2,DT3,DT4の順に並び替える。
ネルだけではなく、全チャンネルについてそれぞれ任意
の順番に並び替えることができる。
ーチャートを参照して次に説明する。セレクト信号CS
1でセレクトされるメモリをRAM1、CS2でセレク
トされるメモリをRAM2、CS3でセレクトされるメ
モリをRAM3、CS4でセレクトされるメモリをRA
M4と呼ぶ。
により、データ発生時に必要なデータは、データバスの
異なるRAM1とRAM4、およびRAM3とRAM2
に格納され、これによりデータ発生時に必要なデータが
同時に読み出さけめすことができる。
図4の(c),(d)に示すように同時にアクティブと
なり、RAM1のデータ(CH1のDT1,...DT
4)とRAM4のデータ(CH2のDT1,...DT
4)が読み出され、マルチプレクサ14を介して並列・
直列変換器15a,15bにそれぞれ入力される。並列
・直列変換器15aと15bは、基準クロックに同期し
て、両者同じタイミングで各直列変換データDT
1,...DT4を順次出力する。
の(e),(f)に示すように同時にアクティブとな
り、RAM3のデータ(CH1のDT5,...DT
8)とRAM2のデータ(CH2のDT5,...DT
8)が読み出され、マルチプレクサ4を介して並列・直
列変換器15a,15bにそれぞれ入力される。並列・
直列変換器15aと15bは、基準クロックに同期し
て、両者同じタイミングで各直列変換データDT
5,...DT8を順次出力する。
並列・直列変換器から同じタイミングで発生させること
ができ、CH間でのデータ発生の遅れは全く生じない。
したがって、従来のように並列・直列変換器の出力を遅
れさせるパイプライン調整などは全く不要である。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
ッチ回路を用い、データ設定装置2から出力されるデー
タの順序を適宜に切り替えてメモリ4に入力するように
しても実施例と同様の並び替えが実現できる。
ような効果がある。 (1) 並び替え制御回路によりあらかじめデータの並
びを変えてメモリに格納しておくことにより、CH間で
のデータ発生に遅れを生ずることなく容易に各CHのデ
ータを同時に読み出すことができる。 (2) 必要なデータを各CH同時に読み出すことが可
能なため、途中ビット位置からデータを発生させること
も容易に実現することができる。
る。
る。
構成図である。
である。
構成例を示す図である。
ートである。
Claims (2)
- 【請求項1】複数のメモリにあらかじめ格納した各チャ
ンネルのデータを複数のデータバスを介してそれぞれ読
み出し、各チャンネルごとの読み出しデータを個別に直
列変換することにより、複数チャンネルのデータを発生
するように構成したデータ発生装置において、 前記メモリにあらかじめ格納するデータの並びを変える
並び替え制御回路を備え、この並び替え制御回路により
並び替えたデータを前記メモリに格納しておくことによ
り、チャンネル間でデータの発生に遅れが生じないよう
にしたことを特徴とするデータ発生装置。 - 【請求項2】同じタイミングで発生させる前記各チャン
ネルのデータは、異なるデータバスに接続されたメモリ
にそれぞれ格納しておくようにしたことを特徴とする請
求項1記載のデータ発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24474798A JP3463571B2 (ja) | 1998-08-31 | 1998-08-31 | データ発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24474798A JP3463571B2 (ja) | 1998-08-31 | 1998-08-31 | データ発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000076090A true JP2000076090A (ja) | 2000-03-14 |
JP3463571B2 JP3463571B2 (ja) | 2003-11-05 |
Family
ID=17123302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24474798A Expired - Fee Related JP3463571B2 (ja) | 1998-08-31 | 1998-08-31 | データ発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3463571B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1320621C (zh) * | 2000-03-24 | 2007-06-06 | 株式会社鼎新 | 基于事件的测试系统的延迟时间插入 |
-
1998
- 1998-08-31 JP JP24474798A patent/JP3463571B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1320621C (zh) * | 2000-03-24 | 2007-06-06 | 株式会社鼎新 | 基于事件的测试系统的延迟时间插入 |
Also Published As
Publication number | Publication date |
---|---|
JP3463571B2 (ja) | 2003-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100285967B1 (ko) | 플래쉬 메모리를 이용한 데이터 저장장치 및 방법 | |
JP3833341B2 (ja) | Ic試験装置のテストパターン発生回路 | |
TW200830769A (en) | Packet based ID generation for serially interconnected devices | |
JP3169639B2 (ja) | 半導体記憶装置 | |
EP0589662A2 (en) | Digital signal processing system | |
JP3463571B2 (ja) | データ発生装置 | |
JP2001195353A (ja) | Dma転送システム | |
KR100532444B1 (ko) | N 비트 프리패치 구조로 2n 비트 프리패치 스킴을구현하는 메모리 장치 및 이 메모리 장치의 2n 비트프리패치 방법 및 자동 프리차아지 방법 | |
KR20000046821A (ko) | 메모리의 리드/라이트 제어회로 | |
JPS61114351A (ja) | メモリ制御装置 | |
US7573760B2 (en) | Integrated circuit for sampling a sequence of data packets at a data output | |
JP2018106771A (ja) | 半導体記憶装置 | |
JP3912052B2 (ja) | 制御多重回路及びこれを用いた映像信号切替装置 | |
JPH04360425A (ja) | 半導体記憶装置 | |
JP3056867B2 (ja) | D/a変換装置 | |
JP4991587B2 (ja) | データ遅延回路およびフェージングシミュレータ | |
JPS63179268A (ja) | メモリic試験装置 | |
KR101089530B1 (ko) | 반도체 장치 및 데이터 처리 시스템 | |
JP2002108695A (ja) | マルチポートメモリ装置 | |
JPH04186938A (ja) | デジタル信号変換方式 | |
JPH04293391A (ja) | タイムスロット変換回路 | |
JPS6059461A (ja) | プログラムメモリ装置 | |
KR20090049349A (ko) | 데이터 처리장치 및 그 제어방법 | |
JPH113207A (ja) | メモリ制御装置 | |
JP2002109877A (ja) | マルチポートメモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |