JP2000068142A - インダクタの製造方法 - Google Patents
インダクタの製造方法Info
- Publication number
- JP2000068142A JP2000068142A JP10238558A JP23855898A JP2000068142A JP 2000068142 A JP2000068142 A JP 2000068142A JP 10238558 A JP10238558 A JP 10238558A JP 23855898 A JP23855898 A JP 23855898A JP 2000068142 A JP2000068142 A JP 2000068142A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- coil conductor
- spiral coil
- conductive material
- peripheral portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 コイル導体パターンの幅が均一で基板から剥
離することがなく、小型で大きなインダクタンス値を有
するインダクタを得る。 【解決手段】 マザー基板の表面にスパイラル状コイル
導体パターンを形成する際に利用するフォトマスクに
は、複数のマスクパターン１４（１４ａ，１４ｂ）がマ
トリックス状に配置されている。マスクパターン１４
（１４ａ，１４ｂ）は、その内周部分Ａ１や外周部分Ｂ
１のパターン幅Ｗ１が、内周部分Ａ１と外周部分Ｂ１の
間に位置する中間部分Ｃ１のパターン幅Ｗ２の１．１〜
１．２倍になっている。さらに、最外側に配置されてい
るマスクパターン１４ｂのパターン幅は、その内側に配
置されているマスクパターン１４ａのパターン幅の１．
１〜１．２倍に設定されている。
離することがなく、小型で大きなインダクタンス値を有
するインダクタを得る。 【解決手段】 マザー基板の表面にスパイラル状コイル
導体パターンを形成する際に利用するフォトマスクに
は、複数のマスクパターン１４（１４ａ，１４ｂ）がマ
トリックス状に配置されている。マスクパターン１４
（１４ａ，１４ｂ）は、その内周部分Ａ１や外周部分Ｂ
１のパターン幅Ｗ１が、内周部分Ａ１と外周部分Ｂ１の
間に位置する中間部分Ｃ１のパターン幅Ｗ２の１．１〜
１．２倍になっている。さらに、最外側に配置されてい
るマスクパターン１４ｂのパターン幅は、その内側に配
置されているマスクパターン１４ａのパターン幅の１．
１〜１．２倍に設定されている。
Description
【０００１】
【発明の属する技術分野】本発明はインダクタの製造方
法に関し、特に、プリント基板の表面に実装される表面
実装型のインダクタの製造方法に関する。
法に関し、特に、プリント基板の表面に実装される表面
実装型のインダクタの製造方法に関する。
【０００２】
【従来の技術】従来より、この種のインダクタの製造方
法としては、例えば、図１１に示すように、マザー基板
１の表面に導体膜２を形成し、該導体膜２の上に、感光
性レジスト膜３を形成する。次に、図１２に示すように
スパイラル状のマスクパターン４がマトリックス状に形
成されたフォトマスク５をレジスト膜３上に被せて露光
した後、レジスト膜３を現像処理し、所望のパターン形
状をしたレジスト被覆部を残して、レジスト膜３を除去
する。このとき用いられるフォトマスク５のマスクパタ
ーン４は、全て一定のパターン幅を有している。
法としては、例えば、図１１に示すように、マザー基板
１の表面に導体膜２を形成し、該導体膜２の上に、感光
性レジスト膜３を形成する。次に、図１２に示すように
スパイラル状のマスクパターン４がマトリックス状に形
成されたフォトマスク５をレジスト膜３上に被せて露光
した後、レジスト膜３を現像処理し、所望のパターン形
状をしたレジスト被覆部を残して、レジスト膜３を除去
する。このとき用いられるフォトマスク５のマスクパタ
ーン４は、全て一定のパターン幅を有している。
【０００３】次いで、マザー基板１をエッチング液に浸
漬してエッチングを行うディップエッチングと呼ばれる
手法や、ベルトによって搬送されているマザー基板１に
エッチング液を噴射させて当ててエッチングを行うベル
ト搬送式エッチングと呼ばれる手法により、レジスト被
覆部から露出した部分の導体膜２を除去する。これによ
り、図１３に示すようなスパイラル状のコイル導体パタ
ーン６がマトリックス状に配置されたマザー基板１を得
る。この後、マザー基板１を製品サイズ毎に切り出す。
漬してエッチングを行うディップエッチングと呼ばれる
手法や、ベルトによって搬送されているマザー基板１に
エッチング液を噴射させて当ててエッチングを行うベル
ト搬送式エッチングと呼ばれる手法により、レジスト被
覆部から露出した部分の導体膜２を除去する。これによ
り、図１３に示すようなスパイラル状のコイル導体パタ
ーン６がマトリックス状に配置されたマザー基板１を得
る。この後、マザー基板１を製品サイズ毎に切り出す。
【０００４】
【発明が解決しようとする課題】ところで、通常、導体
膜２をディップエッチングやベルト搬送式エッチングで
エッチングすると、図１３に示すマザー基板１上の各コ
イル導体パターン６の外周部分６ａや内周部分６ｂにお
けるエッチング液の流れが、外周部分６ａと内周部分６
ｂの間に位置する中間部分６ｃよりも速くなる。なお、
外周部分６ａ及び内周部分６ｂは図１３のコイル導体パ
ターン６の拡大平面図において斜線で表示している。こ
のため、外周部分６ａ及び内周部分６ｂでのエッチング
速度が速くなり、中間部分６ｃパターン幅を最適値にす
ると、外周部分６ａ及び内周部分６ｂのパターン幅が、
所望のパターン幅よりも細くなる傾向がある。特に、小
型でしかも大きなインダクタンスを得るため、マスクパ
ターン４のパターン幅を細くした場合には、コイル導体
パターン６の外周部分６ａ及び内周部分６ｂのパターン
幅がより細くなる。従って、コイル導体パターン６とマ
ザー基板１との接合面積が小さくなって固着力が低下
し、これらの部分６ａ，６ｂを起点としてコイル導体パ
ターン６がマザー基板１から剥離するという問題があっ
た。
膜２をディップエッチングやベルト搬送式エッチングで
エッチングすると、図１３に示すマザー基板１上の各コ
イル導体パターン６の外周部分６ａや内周部分６ｂにお
けるエッチング液の流れが、外周部分６ａと内周部分６
ｂの間に位置する中間部分６ｃよりも速くなる。なお、
外周部分６ａ及び内周部分６ｂは図１３のコイル導体パ
ターン６の拡大平面図において斜線で表示している。こ
のため、外周部分６ａ及び内周部分６ｂでのエッチング
速度が速くなり、中間部分６ｃパターン幅を最適値にす
ると、外周部分６ａ及び内周部分６ｂのパターン幅が、
所望のパターン幅よりも細くなる傾向がある。特に、小
型でしかも大きなインダクタンスを得るため、マスクパ
ターン４のパターン幅を細くした場合には、コイル導体
パターン６の外周部分６ａ及び内周部分６ｂのパターン
幅がより細くなる。従って、コイル導体パターン６とマ
ザー基板１との接合面積が小さくなって固着力が低下
し、これらの部分６ａ，６ｂを起点としてコイル導体パ
ターン６がマザー基板１から剥離するという問題があっ
た。
【０００５】また、ディップエッチングやベルト搬送式
エッチングでエッチングした場合、一般に、マザー基板
１の外縁部分に位置するコイル導体パターン６（図１３
のマザー基板１の平面図において斜線で表示）における
エッチング速度が、その内側に位置するコイル導体パタ
ーン６におけるエッチング速度より速くなる。このた
め、マザー基板１の中央部分のコイル導体パターン６の
パターン幅を最適値にすると、外縁部分に位置するコイ
ル導体パターン６のパターン幅が細くなり過ぎて、コイ
ル導体パターン６がマザー基板から剥離することもあっ
た。
エッチングでエッチングした場合、一般に、マザー基板
１の外縁部分に位置するコイル導体パターン６（図１３
のマザー基板１の平面図において斜線で表示）における
エッチング速度が、その内側に位置するコイル導体パタ
ーン６におけるエッチング速度より速くなる。このた
め、マザー基板１の中央部分のコイル導体パターン６の
パターン幅を最適値にすると、外縁部分に位置するコイ
ル導体パターン６のパターン幅が細くなり過ぎて、コイ
ル導体パターン６がマザー基板から剥離することもあっ
た。
【０００６】そこで、本発明の目的は、コイル導体パタ
ーンのパターン幅が安定で基板から剥離することがな
く、小型で大きなインダクタンス値を有するインダクタ
の製造方法を提供することにある。
ーンのパターン幅が安定で基板から剥離することがな
く、小型で大きなインダクタンス値を有するインダクタ
の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】以上の目的を達成するた
め、本発明に係るインダクタの製造方法は、絶縁基板の
表面に設けられたスパイラル状コイル導体パターンを有
するインダクタの製造方法であって、前記スパイラル状
コイル導体パターンに対応するマスクパターンを有し、
かつ、スパイラル形状の前記マスクパターンの内周部分
及び外周部分のパターン幅を、前記内周部分と前記外周
部分との間に位置している中間部分のパターン幅より太
く設定したフォトマスクを用いて、前記スパイラル状コ
イル導体を形成したことを特徴とする。
め、本発明に係るインダクタの製造方法は、絶縁基板の
表面に設けられたスパイラル状コイル導体パターンを有
するインダクタの製造方法であって、前記スパイラル状
コイル導体パターンに対応するマスクパターンを有し、
かつ、スパイラル形状の前記マスクパターンの内周部分
及び外周部分のパターン幅を、前記内周部分と前記外周
部分との間に位置している中間部分のパターン幅より太
く設定したフォトマスクを用いて、前記スパイラル状コ
イル導体を形成したことを特徴とする。
【０００８】また、本発明に係るインダクタの製造方法
は、マザー基板の表面に複数のスパイラル状コイル導体
パターンを設けた後、前記マザー基板を所定の製品サイ
ズ毎に切り出すインダクタの製造方法であって、前記ス
パイラル状コイル導体パターンに対応するマスクパター
ンを複数有し、かつ、前記マザー基板の外縁部分に位置
するスパイラル状コイル導体パターンに対応する前記マ
スクパターンのパターン幅を、該マスクパターンの内側
に位置するマスクパターンのパターン幅より太く設定し
たフォトマスクを用いて、複数の前記スパイラル状コイ
ル導体を形成したことを特徴とする。
は、マザー基板の表面に複数のスパイラル状コイル導体
パターンを設けた後、前記マザー基板を所定の製品サイ
ズ毎に切り出すインダクタの製造方法であって、前記ス
パイラル状コイル導体パターンに対応するマスクパター
ンを複数有し、かつ、前記マザー基板の外縁部分に位置
するスパイラル状コイル導体パターンに対応する前記マ
スクパターンのパターン幅を、該マスクパターンの内側
に位置するマスクパターンのパターン幅より太く設定し
たフォトマスクを用いて、複数の前記スパイラル状コイ
ル導体を形成したことを特徴とする。
【０００９】より具体的には、絶縁基板の表面に導電材
料を膜状に付与し、該導電材料の上に感光性のレジスト
膜を形成した後、前記フォトマスクを用いて前記レジス
ト膜を露光及び現像処理し、該現像処理後に残った前記
レジスト膜で被覆された部分を残して前記導電材料をエ
ッチング液で除去し、前記スパイラル状コイル導体を形
成する。あるいは、絶縁基板の表面に感光性導電材料を
膜状に付与した後、前記フォトマスクを用いて前記感光
性導電材料を露光及び現像処理し、前記スパイラル状コ
イル導体を形成する。
料を膜状に付与し、該導電材料の上に感光性のレジスト
膜を形成した後、前記フォトマスクを用いて前記レジス
ト膜を露光及び現像処理し、該現像処理後に残った前記
レジスト膜で被覆された部分を残して前記導電材料をエ
ッチング液で除去し、前記スパイラル状コイル導体を形
成する。あるいは、絶縁基板の表面に感光性導電材料を
膜状に付与した後、前記フォトマスクを用いて前記感光
性導電材料を露光及び現像処理し、前記スパイラル状コ
イル導体を形成する。
【００１０】
【作用】以上の構成により、フォトマスクは、マスクパ
ターンの外周部分や内周部分のパターン幅が、内周部分
と外周部分との間に位置している中間部分のパターン幅
より太くなっている。従って、このフォトマスクを用い
てスパイラル状コイル導体パターンを形成すると、たと
えコイル導体パターンの外周部分や内周部分でのエッチ
ングや現像が中間部分より速く進んでも、最終的には、
コイル導体パターンの外周部分や内周部分のパターン幅
は中間部分のパターン幅と略等しくなる。
ターンの外周部分や内周部分のパターン幅が、内周部分
と外周部分との間に位置している中間部分のパターン幅
より太くなっている。従って、このフォトマスクを用い
てスパイラル状コイル導体パターンを形成すると、たと
えコイル導体パターンの外周部分や内周部分でのエッチ
ングや現像が中間部分より速く進んでも、最終的には、
コイル導体パターンの外周部分や内周部分のパターン幅
は中間部分のパターン幅と略等しくなる。
【００１１】また、フォトマスクは、マザー基板の外縁
部分に位置するコイル導体パターンに対応するマスクパ
ターンのパターン幅が、該マスクパターンの内側に位置
するマスクパターンのパターン幅より太くなっている。
従って、このフォトマスクを用いてスパイラル状コイル
導体パターンを形成すると、たとえマザー基板の外縁部
分に位置するコイル導体パターンでのエッチングや現像
が、マザー基板の中央部分に位置するコイル導体パター
ンでのエッチングや現像より速く進んでも、最終的に
は、マザー基板上の全てのコイル導体パターンのパター
ン幅が略等しくなる。
部分に位置するコイル導体パターンに対応するマスクパ
ターンのパターン幅が、該マスクパターンの内側に位置
するマスクパターンのパターン幅より太くなっている。
従って、このフォトマスクを用いてスパイラル状コイル
導体パターンを形成すると、たとえマザー基板の外縁部
分に位置するコイル導体パターンでのエッチングや現像
が、マザー基板の中央部分に位置するコイル導体パター
ンでのエッチングや現像より速く進んでも、最終的に
は、マザー基板上の全てのコイル導体パターンのパター
ン幅が略等しくなる。
【００１２】
【発明の実施の形態】以下、本発明に係るインダクタの
製造方法の実施の形態について添付の図面を参照して説
明する。
製造方法の実施の形態について添付の図面を参照して説
明する。
【００１３】［第１実施形態、図１〜図１０］図１に示
すように、インダクタ１０は、絶縁性基板１１ａと、こ
の絶縁性基板１１ａ上に設けられたスパイラル状のコイ
ル導体パターン１２ａ、引出しパターン２５及び外部電
極３３，３４等からなる。コイル導体パターン１２ａ
は、３ターン以上、より好ましくは４ターン以上のもの
が適している。コイル導体パターン１２ａと引出しパタ
ーン２５は、ビアホール３１を介して電気的に直列に接
続されている。そして、外部電極３３はコイル導体パタ
ーン１２ａの一端に電気的に接続され、外部電極３４は
引出しパターン２５の一端に電気的に接続されている。
すように、インダクタ１０は、絶縁性基板１１ａと、こ
の絶縁性基板１１ａ上に設けられたスパイラル状のコイ
ル導体パターン１２ａ、引出しパターン２５及び外部電
極３３，３４等からなる。コイル導体パターン１２ａ
は、３ターン以上、より好ましくは４ターン以上のもの
が適している。コイル導体パターン１２ａと引出しパタ
ーン２５は、ビアホール３１を介して電気的に直列に接
続されている。そして、外部電極３３はコイル導体パタ
ーン１２ａの一端に電気的に接続され、外部電極３４は
引出しパターン２５の一端に電気的に接続されている。
【００１４】このインダクタ１０の製造方法を図２〜図
１０を参照して説明する。コイル導体パターン１２ａ
は、フォトリソグラフ技術とウェットエッチング技術と
を組み合わせた方法で形成される。すなわち、図２に示
すように、印刷、スパッタリングもしくは蒸着等の手法
を用いて、マザー基板１１の表面全面に、Ａｇ（銀）も
しくはＣｕ（銅）等からなる導体膜１２を形成する。マ
ザー基板１１の材料としては、誘電体材料や磁性体材料
等のセラミック材料が用いられる。導体膜１２の上に、
スピンコートもしくはロールコート等の手法を用いて、
感光性レジスト膜１３を形成する。
１０を参照して説明する。コイル導体パターン１２ａ
は、フォトリソグラフ技術とウェットエッチング技術と
を組み合わせた方法で形成される。すなわち、図２に示
すように、印刷、スパッタリングもしくは蒸着等の手法
を用いて、マザー基板１１の表面全面に、Ａｇ（銀）も
しくはＣｕ（銅）等からなる導体膜１２を形成する。マ
ザー基板１１の材料としては、誘電体材料や磁性体材料
等のセラミック材料が用いられる。導体膜１２の上に、
スピンコートもしくはロールコート等の手法を用いて、
感光性レジスト膜１３を形成する。
【００１５】その後、図３に示すように、マスクパター
ン１４（１４ａ，１４ｂ）が、最外側にマスクパターン
１４ｂを配置し、その内側にマスクパターン１４ａを配
置し、全体としてマトリックス状に配置されたフォトマ
スク１５を、レジスト膜１３上に被せて露光する。マス
クパターン１４（１４ａ，１４ｂ）は、図４に示すよう
に、スパイラル形状をしている。マスクパターン（１４
ａ，１４ｂ）は、その内周部分Ａ１や外周部分Ｂ１のパ
ターン幅Ｗ１が、内周部分Ａ１と外周部分Ｂ１の間に位
置する中間部分Ｃ１のパターン幅Ｗ２の１．１〜１．２
倍になっている。さらに、最外側に配置されているマス
クパターン１４ｂのパターン幅は、その内側に配置され
ているマスクパターン１４ａのパターン幅の１．１〜
１．２倍に設定されている。数値を使ってさらに具体的
に説明する。例えば、マスクパターン１４ａの中間部分
Ｃ１のパターン幅Ｗ２を「１」としたとき、マスクパタ
ーン１４ａの内周部分Ａ１や外周部分Ｂ１のパターン幅
Ｗ１は「１．１」〜「１．２」であり、マスクパターン
１４ｂの中間部分Ｃ１のパターン幅Ｗ２は「１．１」〜
「１．２」であり、マスクパターン１４ｂの内周部分Ａ
１や外周部分Ｂ１のパターン幅Ｗ１は約「１．２」〜
「１．４」である。
ン１４（１４ａ，１４ｂ）が、最外側にマスクパターン
１４ｂを配置し、その内側にマスクパターン１４ａを配
置し、全体としてマトリックス状に配置されたフォトマ
スク１５を、レジスト膜１３上に被せて露光する。マス
クパターン１４（１４ａ，１４ｂ）は、図４に示すよう
に、スパイラル形状をしている。マスクパターン（１４
ａ，１４ｂ）は、その内周部分Ａ１や外周部分Ｂ１のパ
ターン幅Ｗ１が、内周部分Ａ１と外周部分Ｂ１の間に位
置する中間部分Ｃ１のパターン幅Ｗ２の１．１〜１．２
倍になっている。さらに、最外側に配置されているマス
クパターン１４ｂのパターン幅は、その内側に配置され
ているマスクパターン１４ａのパターン幅の１．１〜
１．２倍に設定されている。数値を使ってさらに具体的
に説明する。例えば、マスクパターン１４ａの中間部分
Ｃ１のパターン幅Ｗ２を「１」としたとき、マスクパタ
ーン１４ａの内周部分Ａ１や外周部分Ｂ１のパターン幅
Ｗ１は「１．１」〜「１．２」であり、マスクパターン
１４ｂの中間部分Ｃ１のパターン幅Ｗ２は「１．１」〜
「１．２」であり、マスクパターン１４ｂの内周部分Ａ
１や外周部分Ｂ１のパターン幅Ｗ１は約「１．２」〜
「１．４」である。
【００１６】次に、露光されたレジスト膜１３は現像処
理され、図５に示すように、導体膜１２上に所定のパタ
ーン形状を有したレジスト被覆部１３ａ，１３ｂを残し
て、レジスト膜１３を除去する。レジスト被覆部１３
ａ，１３ｂは、フォトマスク１５のマスクパターン１４
ａ，１４ｂにそれぞれ対応して形成されている。レジス
ト被覆部１３ｂは導体膜１２の最外側に配置され、これ
らのレジスト被覆部１３ｂの内側にレジスト被覆部１３
ａが配置されている。レジスト被覆部１３ａ，１３ｂ
は、その内周部分Ａ２や外周部分Ｂ２のパターン幅が、
内周部分Ａ２と外周部分Ｂ２の間に位置する中間部分Ｃ
２のパターン幅の１．１〜１．２倍になっている。さら
に、最外側に配置されているレジスト被覆部１３ｂのパ
ターン幅は、その内側に配置されているレジスト被覆部
１３ａのパターン幅の１．１〜１．２倍に設定されてい
る。
理され、図５に示すように、導体膜１２上に所定のパタ
ーン形状を有したレジスト被覆部１３ａ，１３ｂを残し
て、レジスト膜１３を除去する。レジスト被覆部１３
ａ，１３ｂは、フォトマスク１５のマスクパターン１４
ａ，１４ｂにそれぞれ対応して形成されている。レジス
ト被覆部１３ｂは導体膜１２の最外側に配置され、これ
らのレジスト被覆部１３ｂの内側にレジスト被覆部１３
ａが配置されている。レジスト被覆部１３ａ，１３ｂ
は、その内周部分Ａ２や外周部分Ｂ２のパターン幅が、
内周部分Ａ２と外周部分Ｂ２の間に位置する中間部分Ｃ
２のパターン幅の１．１〜１．２倍になっている。さら
に、最外側に配置されているレジスト被覆部１３ｂのパ
ターン幅は、その内側に配置されているレジスト被覆部
１３ａのパターン幅の１．１〜１．２倍に設定されてい
る。
【００１７】次いで、ディップエッチングもしくはベル
ト搬送式エッチングにより、レジスト被覆部１３ａ，１
３ｂにより被覆された部分を残し、導体膜１２をエッチ
ング液で除去する。これにより、図６に示すように、マ
トリックス状に配置されたスパイラル状のコイル導体パ
ターン１２ａ，１２ｂを有するマザー基板１１が得られ
る。このとき、レジスト被覆部１３ａ，１３ｂは、図４
からも分かるように、エッチング液の流速が速くエッチ
ング速度が速い外周部分Ｂ２や内周部分Ａ２のパターン
幅が中間部分Ｃ２のパターン幅よりも太いので、コイル
導体パターン１２ａ，１２ｂの外周部分Ｂ３や内周部分
Ａ３のパターン幅は中間部分Ｃ３のパターン幅と略等し
くなる。さらに、エッチング速度が速いマザー基板１１
の最外側に配置されているレジスト被覆部１３ｂのパタ
ーン幅が、レジスト被覆部１３ｂの内側に配置されてい
るレジスト被覆部１３ａのパターン幅より太いので、コ
イル導体パターン１２ａとコイル導体パターン１２ｂの
それぞれのパターン幅は略等しくなる。この結果、マザ
ー基板１１の表面に形成された複数のコイル導体パター
ン１２ａ，１２ｂのパターン幅を均一化することができ
る。
ト搬送式エッチングにより、レジスト被覆部１３ａ，１
３ｂにより被覆された部分を残し、導体膜１２をエッチ
ング液で除去する。これにより、図６に示すように、マ
トリックス状に配置されたスパイラル状のコイル導体パ
ターン１２ａ，１２ｂを有するマザー基板１１が得られ
る。このとき、レジスト被覆部１３ａ，１３ｂは、図４
からも分かるように、エッチング液の流速が速くエッチ
ング速度が速い外周部分Ｂ２や内周部分Ａ２のパターン
幅が中間部分Ｃ２のパターン幅よりも太いので、コイル
導体パターン１２ａ，１２ｂの外周部分Ｂ３や内周部分
Ａ３のパターン幅は中間部分Ｃ３のパターン幅と略等し
くなる。さらに、エッチング速度が速いマザー基板１１
の最外側に配置されているレジスト被覆部１３ｂのパタ
ーン幅が、レジスト被覆部１３ｂの内側に配置されてい
るレジスト被覆部１３ａのパターン幅より太いので、コ
イル導体パターン１２ａとコイル導体パターン１２ｂの
それぞれのパターン幅は略等しくなる。この結果、マザ
ー基板１１の表面に形成された複数のコイル導体パター
ン１２ａ，１２ｂのパターン幅を均一化することができ
る。
【００１８】次に、図７に示すように、感光性ポリイミ
ド等の感光性絶縁材料２１をスピンコート又はロールコ
ート等の手法を用いて、マザー基板１１の上に膜状に付
与する。そして、図８に示すように、感光性絶縁材料２
１の上にフォトマスク４０を被せる。フォトマスク４０
は、コイル導体パターン１２ａに電気的に接続するビア
ホール３１（図１参照）に対応する光透過部分４１と遮
光部分４２を有している。フォトマスク４０を通して感
光性絶縁材料２１を露光した後、フォトマスク４０を外
して現像すると、感光性絶縁材料２１の露光部分が除去
され、図９に示すように、ビアホール３１用の孔３０を
有する層間絶縁層２２が形成される。
ド等の感光性絶縁材料２１をスピンコート又はロールコ
ート等の手法を用いて、マザー基板１１の上に膜状に付
与する。そして、図８に示すように、感光性絶縁材料２
１の上にフォトマスク４０を被せる。フォトマスク４０
は、コイル導体パターン１２ａに電気的に接続するビア
ホール３１（図１参照）に対応する光透過部分４１と遮
光部分４２を有している。フォトマスク４０を通して感
光性絶縁材料２１を露光した後、フォトマスク４０を外
して現像すると、感光性絶縁材料２１の露光部分が除去
され、図９に示すように、ビアホール３１用の孔３０を
有する層間絶縁層２２が形成される。
【００１９】その後、図１０に示すように、導体膜２４
を印刷、スパッタリングもしくは蒸着等の手法を用いて
マザー基板１１上に付与する。次に、コイル導体パター
ン１２ａ、１２ｂを形成した際に用いた、フォトリソグ
ラフ技術とウェットエッチング技術とを組み合わせた方
法で引出しパターン２５（図１参照）を形成する。この
引出しパターン２５はビアホール３１を介してコイル導
体パターン１２ａ（又は１２ｂ）に電気的に接続してい
る。この後、ポリイミド樹脂材等の絶縁材料を使用して
外装保護膜を形成する。さらに、マザー基板１１をスク
ライブブレイクもしくはダイシングにより所定の製品サ
イズ毎に切り出す。次に、図１のコイル導体パターン１
２ａ（１２ｂ）の一端及び引出しパターン２５の一端に
それぞれ接続される外部電極３３，３４を、スパッタリ
ングやめっき等の手法により、絶縁性基板１１ａの両端
部に形成する。こうして、図１に示すような表面実装型
のインダクタ１０が得られる。
を印刷、スパッタリングもしくは蒸着等の手法を用いて
マザー基板１１上に付与する。次に、コイル導体パター
ン１２ａ、１２ｂを形成した際に用いた、フォトリソグ
ラフ技術とウェットエッチング技術とを組み合わせた方
法で引出しパターン２５（図１参照）を形成する。この
引出しパターン２５はビアホール３１を介してコイル導
体パターン１２ａ（又は１２ｂ）に電気的に接続してい
る。この後、ポリイミド樹脂材等の絶縁材料を使用して
外装保護膜を形成する。さらに、マザー基板１１をスク
ライブブレイクもしくはダイシングにより所定の製品サ
イズ毎に切り出す。次に、図１のコイル導体パターン１
２ａ（１２ｂ）の一端及び引出しパターン２５の一端に
それぞれ接続される外部電極３３，３４を、スパッタリ
ングやめっき等の手法により、絶縁性基板１１ａの両端
部に形成する。こうして、図１に示すような表面実装型
のインダクタ１０が得られる。
【００２０】［第２実施形態］第２実施形態は、前記第
１実施形態において、コイル導体パターン１２ａ，１２
ｂの材料として感光性導電材料を用いてインダクタ１０
を製造した場合について説明する。
１実施形態において、コイル導体パターン１２ａ，１２
ｂの材料として感光性導電材料を用いてインダクタ１０
を製造した場合について説明する。
【００２１】マザー基板１１上に感光性導電材料を膜状
に付与する。次に、該感光性導電材料を、図３及び図４
のマスクパターン１４（１４ａ，１４ｂ）を有したフォ
トマスク１５を通して露光した後、現像して感光性導電
材料の不要部分を除去する。これにより、マザー基板１
１上にコイル導体パターン１２ａ，１２ｂが形成され
る。その後、熱処理を行う。このようにすれば、第１実
施形態のレジスト膜１３の形成工程を省略することがで
き、インダクタ１０の製造効率が向上する。
に付与する。次に、該感光性導電材料を、図３及び図４
のマスクパターン１４（１４ａ，１４ｂ）を有したフォ
トマスク１５を通して露光した後、現像して感光性導電
材料の不要部分を除去する。これにより、マザー基板１
１上にコイル導体パターン１２ａ，１２ｂが形成され
る。その後、熱処理を行う。このようにすれば、第１実
施形態のレジスト膜１３の形成工程を省略することがで
き、インダクタ１０の製造効率が向上する。
【００２２】［他の実施形態］なお、本発明に係るイン
ダクタの製造方法は前記実施形態に限定するものではな
く、その要旨の範囲内で種々に変更することができる。
例えば、スパイラル形状の各マスクパターンを、内周部
から外周部に向かうにつれてそのパターン幅が漸増する
ようにしてもよい。このようにすれば、得られるコイル
導体パターンのパターン幅がより均一になる。また、マ
スクパターンを、マザー基板の中心から周辺部に向かっ
てパターン幅が漸増するようにしてもよい。このように
すれば、マザー基板に設けられた全てのコイル導体パタ
ーンのパターン幅がより均一になる。
ダクタの製造方法は前記実施形態に限定するものではな
く、その要旨の範囲内で種々に変更することができる。
例えば、スパイラル形状の各マスクパターンを、内周部
から外周部に向かうにつれてそのパターン幅が漸増する
ようにしてもよい。このようにすれば、得られるコイル
導体パターンのパターン幅がより均一になる。また、マ
スクパターンを、マザー基板の中心から周辺部に向かっ
てパターン幅が漸増するようにしてもよい。このように
すれば、マザー基板に設けられた全てのコイル導体パタ
ーンのパターン幅がより均一になる。
【００２３】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、フォトマスクのマスクパターンの外周部分や内
周部分のパターン幅が、内周部分と外周部分との間に位
置している中間部分のパターン幅より太くなっているの
で、このフォトマスクを用いてスパイラル状コイル導体
パターンを形成すると、たとえコイル導体パターンの外
周部分や内周部分でのエッチングや現像が中間部分より
速く進んでも、最終的には、コイル導体パターンの外周
部分や内周部分のパターン幅を中間部分のパターン幅と
略等しくできる。
よれば、フォトマスクのマスクパターンの外周部分や内
周部分のパターン幅が、内周部分と外周部分との間に位
置している中間部分のパターン幅より太くなっているの
で、このフォトマスクを用いてスパイラル状コイル導体
パターンを形成すると、たとえコイル導体パターンの外
周部分や内周部分でのエッチングや現像が中間部分より
速く進んでも、最終的には、コイル導体パターンの外周
部分や内周部分のパターン幅を中間部分のパターン幅と
略等しくできる。
【００２４】また、フォトマスクは、マザー基板の外縁
部分に位置するコイル導体パターンに対応するマスクパ
ターンのパターン幅が、該マスクパターンの内側に位置
するマスクパターンのパターン幅より太くなっているの
で、このフォトマスクを用いてスパイラル状コイル導体
パターンを形成すると、たとえマザー基板の外縁部分に
位置するコイル導体パターンでのエッチングや現像が、
マザー基板の中央部分に位置するコイル導体パターンで
のエッチングや現像より速く進んでも、最終的には、マ
ザー基板上の全てのコイル導体パターンのパターン幅を
略等しくすることができる。この結果、マザー基板の表
面に形成された複数のコイル導体パターンのパターン幅
を均一化することができ、小型で大きなインダクタンス
値を有する信頼性の高いインダクタを得ることができ
る。
部分に位置するコイル導体パターンに対応するマスクパ
ターンのパターン幅が、該マスクパターンの内側に位置
するマスクパターンのパターン幅より太くなっているの
で、このフォトマスクを用いてスパイラル状コイル導体
パターンを形成すると、たとえマザー基板の外縁部分に
位置するコイル導体パターンでのエッチングや現像が、
マザー基板の中央部分に位置するコイル導体パターンで
のエッチングや現像より速く進んでも、最終的には、マ
ザー基板上の全てのコイル導体パターンのパターン幅を
略等しくすることができる。この結果、マザー基板の表
面に形成された複数のコイル導体パターンのパターン幅
を均一化することができ、小型で大きなインダクタンス
値を有する信頼性の高いインダクタを得ることができ
る。
【図１】本発明に係るインダクタの製造方法の第１実施
形態を示す斜視図。
形態を示す斜視図。
【図２】図１に示したインダクタの製造方法を示す斜視
図。
図。
【図３】図１に示したインダクタの製造に利用されるフ
ォトマスクの平面図。
ォトマスクの平面図。
【図４】図３に示したフォトマスクのマスクパターンの
平面図。
平面図。
【図５】図２に続く製造工程を示す斜視図。
【図６】図５に続く製造工程を示す斜視図。
【図７】図６に続く製造工程を示す断面図。
【図８】図７に続く製造工程を示す断面図。
【図９】図８に続く製造工程を示す断面図。
【図１０】図９に続く製造工程を示す断面図。
【図１１】従来のインダクタの製造工程を示す斜視図。
【図１２】従来のインダクタに利用されるフォトマスク
の平面図。
の平面図。
【図１３】図１１に続く製造工程を示す斜視図。
１０…インダクタ １１…マザー基板 １１ａ…絶縁性基板 １２…導体膜 １２ａ，１２ｂ…コイル導体パターン １３…感光性レジスト膜 １３ａ，１３ｂ…レジスト被覆部 １４ａ，１４ｂ…マスクパターン １５…フォトマスク Ａ１，Ａ２，Ａ３…内周部分 Ｂ１，Ｂ２，Ｂ３…外周部分 Ｃ１，Ｃ２，Ｃ３…中間部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川口 正彦 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 飯田 直樹 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E062 DD01 DD10 5E070 AA01 AB01 AB04 BA11 CB08 CB12 CB18 CB20 CC10 DA15 EA01
Claims (6)
- 【請求項１】 絶縁基板の表面に設けられたスパイラル
状コイル導体パターンを有するインダクタの製造方法に
おいて、 前記スパイラル状コイル導体パターンに対応するマスク
パターンを有し、かつ、スパイラル形状の前記マスクパ
ターンの内周部分及び外周部分のパターン幅を、前記内
周部分と前記外周部分との間に位置している中間部分の
パターン幅より太く設定したフォトマスクを用いて、前
記スパイラル状コイル導体を形成したことを特徴とする
インダクタの製造方法。 - 【請求項２】 前記絶縁基板の表面に導電材料を膜状に
付与し、該導電材料の上に感光性のレジスト膜を形成し
た後、前記フォトマスクを用いて前記レジスト膜を露光
及び現像処理し、該現像処理後に残った前記レジスト膜
で被覆された部分を残して前記導電材料をエッチング液
で除去し、前記スパイラル状コイル導体を形成すること
を特徴とする請求項１記載のインダクタの製造方法。 - 【請求項３】 前記絶縁基板の表面に感光性導電材料を
膜状に付与した後、前記フォトマスクを用いて前記感光
性導電材料を露光及び現像処理し、前記スパイラル状コ
イル導体を形成することを特徴とする請求項１記載のイ
ンダクタの製造方法。 - 【請求項４】 マザー基板の表面に複数のスパイラル状
コイル導体パターンを設けた後、前記マザー基板を所定
の製品サイズ毎に切り出すインダクタの製造方法におい
て、 前記スパイラル状コイル導体パターンに対応するマスク
パターンを複数有し、かつ、前記マザー基板の外縁部分
に位置するスパイラル状コイル導体パターンに対応する
前記マスクパターンのパターン幅を、該マスクパターン
の内側に位置するマスクパターンのパターン幅より太く
設定したフォトマスクを用いて、複数の前記スパイラル
状コイル導体を形成したことを特徴とするインダクタの
製造方法。 - 【請求項５】 前記絶縁基板の表面に導電材料を膜状に
付与し、該導電材料の上に感光性のレジスト膜を形成し
た後、前記フォトマスクを用いて前記レジスト膜を露光
及び現像処理し、該現像処理後に残った前記レジスト膜
で被覆された部分を残して前記導電材料をエッチング液
で除去し、前記スパイラル状コイル導体を複数形成する
ことを特徴とする請求項４記載のインダクタの製造方
法。 - 【請求項６】 前記絶縁基板の表面に感光性導電材料を
膜状に付与した後、前記フォトマスクを用いて前記感光
性導電材料を露光及び現像処理し、前記スパイラル状コ
イル導体を複数形成することを特徴とする請求項４記載
のインダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23855898A JP3166720B2 (ja) | 1998-08-25 | 1998-08-25 | インダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23855898A JP3166720B2 (ja) | 1998-08-25 | 1998-08-25 | インダクタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068142A true JP2000068142A (ja) | 2000-03-03 |
| JP3166720B2 JP3166720B2 (ja) | 2001-05-14 |
Family
ID=17032032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23855898A Expired - Lifetime JP3166720B2 (ja) | 1998-08-25 | 1998-08-25 | インダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3166720B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033215A (ja) * | 2000-07-14 | 2002-01-31 | Murata Mfg Co Ltd | 導体パターンおよび該導体パターンを備えた電子部品 |
| KR100441717B1 (ko) * | 2000-10-23 | 2004-07-23 | 알프스 덴키 가부시키가이샤 | 스파이럴 인덕터 |
| KR100474032B1 (ko) * | 2001-11-26 | 2005-03-11 | 가부시키가이샤 무라타 세이사쿠쇼 | 인덕터부품 및 그 인덕턴스값 조정방법 |
-
1998
- 1998-08-25 JP JP23855898A patent/JP3166720B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033215A (ja) * | 2000-07-14 | 2002-01-31 | Murata Mfg Co Ltd | 導体パターンおよび該導体パターンを備えた電子部品 |
| US6723494B2 (en) | 2000-07-14 | 2004-04-20 | Murata Manufacturing Co., Ltd. | Conductor pattern and electronic component having the same |
| KR100441717B1 (ko) * | 2000-10-23 | 2004-07-23 | 알프스 덴키 가부시키가이샤 | 스파이럴 인덕터 |
| KR100474032B1 (ko) * | 2001-11-26 | 2005-03-11 | 가부시키가이샤 무라타 세이사쿠쇼 | 인덕터부품 및 그 인덕턴스값 조정방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3166720B2 (ja) | 2001-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3755453B2 (ja) | インダクタ部品およびそのインダクタンス値調整方法 | |
| US7160770B2 (en) | Method of manufacturing an electronic component including an inter-line insulating layer and a conductor pattern | |
| JP2001352137A (ja) | 配線回路基板 | |
| JPH11168018A (ja) | 厚膜低値高周波数誘導子およびその製造方法 | |
| JP3094993B2 (ja) | 電子部品の製造方法 | |
| KR100431147B1 (ko) | 도체 패턴과 이를 갖는 전자부품 | |
| US20050124091A1 (en) | Process for making circuit board or lead frame | |
| JP3166720B2 (ja) | インダクタの製造方法 | |
| JPH09232733A (ja) | 材料封じ込め手段を有する回路形成基板およびその製法 | |
| JP2000036413A (ja) | 電子部品及びその製造方法 | |
| JPH0669638A (ja) | プリント配線板のランド部構造 | |
| JP4311157B2 (ja) | 半導体装置用基板の製造方法 | |
| JPH1079561A (ja) | 配線基板および配線基板の形成方法 | |
| JP3663987B2 (ja) | プリント配線板の製造方法 | |
| US20240251504A1 (en) | Circuit board structure and manufacturing method thereof | |
| JP2003059725A (ja) | Ｌｒ複合部品 | |
| JP2958421B2 (ja) | Ｔａｂテープ製造方法 | |
| JPH09260560A (ja) | リードフレーム及びその製造方法 | |
| JPH11317428A (ja) | テープキャリア、半導体装置及びその製造方法 | |
| JPS586316B2 (ja) | プリント配線板の製造方法 | |
| JPH0696955A (ja) | コイルおよびその製造方法 | |
| JPH0574864A (ja) | テープキヤリアの製造方法 | |
| JPH11121264A (ja) | チップ型ｌｃフィルタの製造方法 | |
| JPH08316080A (ja) | 高周波インダクタの製造方法 | |
| JPH08316633A (ja) | 薄膜多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090309 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090309 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |