JP2000057940A

JP2000057940A - 電界放射型素子及びその製造方法

Info

Publication number: JP2000057940A
Application number: JP22587898A
Authority: JP
Inventors: Atsuo Hattori; 敦夫服部
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1998-08-10
Filing date: 1998-08-10
Publication date: 2000-02-25
Also published as: US20010006842A1; US6306740B1

Abstract

(57)【要約】【課題】フラットパネルディスプレイ内の真空度を向
上し、かつエミッタ表面に分子が吸着することを防止す
ることができる電界放射型素子の製造方法を提供するこ
とを課題とする。【解決手段】基板（２０ａ，２０ｂ）の表面にゲッタ
ー材料（２０ｄ）とゲート電極（２２ａ）を形成する工
程と、レジストパターンをマスクとしてエッチングを行
い、ゲート電極及びゲッター材料に孔を形成する工程
と、基板上に第１の犠牲膜を形成し、エッチバックする
ことによりゲッター材料の孔の側壁上にサイドスペーサ
（２４ａ）を残す工程と、基板上に第２の犠牲膜（２
６）を形成し、その上に導電性のエミッタ電極（２７）
を形成する工程と、第２の犠牲膜の少なくとも一部を除
去することによりエミッタ電極を露出させる工程とを含
む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放射型素子に
関し、特に電界放出陰極の先端から電子を放出させる電
界放射型素子及びその製造方法に関する。

【０００２】

【従来の技術】電界放射型素子は、電界集中を利用し
て、先鋭なエミッタ（電界放出陰極）の先端から電子を
放出させる素子である。例えば、フラットパネルディス
プレイは、多数のエミッタを配列した電界放射エミッタ
アレイ（ＦＥＡ）を用いて構成される。それぞれのエミ
ッタは、ディスプレイの各画素の輝度等を制御する。

【０００３】図２５（Ａ）〜（Ｃ）及び図２６（Ｄ）〜
（Ｆ）は、従来技術による電界放射型素子の製造方法を
示す。

【０００４】まず、図２５（Ａ）に示すように、基板６
１上に例えば不純物を添加した多結晶Ｓｉからなる導電
性のゲート電極６２を形成し、その上に所定パターンの
レジスト膜６３を形成する。レジスト膜６３は、フォト
リソグラフィにより所定パターンに形成される。

【０００５】次に、レジスト膜６３をマスクとして、ゲ
ート電極６２を異方性エッチングし、図２５（Ｂ）に示
すように、平面（上面）形状が円形であるゲートホール
６７を有するゲート電極６２ａを残す。上記のエッチン
グにより、レジスト膜６３も膜減りし、薄いレジスト膜
６３ａが残る。

【０００６】次に、レジスト膜６３ａを除去し、図２５
（Ｃ）に示すように、犠牲膜６４をゲート電極６２ａ及
び露出している基板６１上に等方的に堆積する。

【０００７】次に、犠牲膜６４を異方的にエッチング
し、図２６（Ｄ）に示すように、ゲート電極６２ａのホ
ール６７の側壁上に犠牲膜（サイドスペーサ）６４ａを
残す。

【０００８】次に、図２６（Ｅ）に示すように、基板全
面に絶縁膜６５を形成し、その上に導電性のエミッタ電
極６６を形成する。

【０００９】次に、エッチングにより、基板６１とサイ
ドスペーサ６４ａの全部、及び絶縁膜６５の一部を除去
し、図２６（Ｆ）に示すように、周辺の絶縁膜６５ａを
ゲート電極６２ａとエミッタ電極６６の間に残す。

【００１０】ゲート電極６２ａに正電位を印加すれば、
エミッタ電極（陰極）６６の先端に電界を集中させるこ
とができ、エミッタ電極６６からアノード電極（図示せ
ず）に向けて電子を放出させることができる。

【００１１】図２７は、上記の電界放射型素子を用いた
フラットパネルディスプレイの断面図である。

【００１２】電界放射型素子は、上述の方法により製造
されたものが用いられ、エミッタ電極４４とゲート電極
４５を有する。絶縁体からなる支持基板４１の上に、Ａ
ｌまたはＣｕ等からなる配線層４２と多結晶Ｓｉ等から
なる抵抗層４３を形成する。抵抗層４３の上には、鋭い
先端を持つエミッタ電極４４を多数配列し、電界放射エ
ミッタアレイ（ＦＥＡ）を形成する。ゲート電極４５
は、各エミッタ電極４４の先端付近に小さな開口（ゲー
トホール）を有し、図示しないが開口ごとに独立して電
圧を印加することができる。複数のエミッタ電極４４
も、それぞれ独立して電圧を印加することができる。

【００１３】エミッタ電極４４およびゲート電極４５を
含む電子源に対向して、ガラスまたは石英等からなる透
明基板４６を含む対向基板を配置する。対向基板は、透
明基板４６の下にＩＴＯ等からなる透明電極（アノード
電極）４７を配置し、さらにその下に蛍光材４８を配置
する。

【００１４】電子源と対向基板とは、透明電極４７とエ
ミッタ電極４４の間の距離が０．１〜５ｍｍ程度に保た
れるように、接着剤を塗布したガラス基板からなるスペ
ーサ５０を介して接合される。接着剤には、例えば低融
点ガラスを用いることができる。

【００１５】なお、スペーサ５０としてガラス基板を用
いず、エポキシ樹脂等の接着剤中にガラスビーズ等を分
散させてスペーサ５０を構成することもできる。

【００１６】対向基板には、予め排気管４９が形成され
ている。排気管４９を利用して、フラットパネルディス
プレイの内部を１０^-5〜１０^-9Ｔｏｒｒ程度まで真空排
気した後、バーナー等で排気管４９を封止する。その
後、アノード電極（透明基板）４７、エミッタ電極４
４、ゲート電極４５の配線を行い、フラットパネルディ
スプレイを完成させる。

【００１７】アノード電極（透明基板）４７は、常に正
電位に保持されている。表示画素は、エミッタ配線とゲ
ート配線とにより２次元的に選択される。つまり、電圧
が印加されたエミッタ配線とゲート配線の交点に配置さ
れる電界放射型素子が選択される。

【００１８】エミッタ電極およびゲート電極には、それ
ぞれ負電位および正電位が与えられ、エミッタ電極から
アノード電極に向けて電子が放出される。電子が蛍光材
４８に照射されると、その部分（画素）が発光する。

【００１９】フラットパネルディスプレイの内部を高い
真空度に保つため、ゲッター材５１がフラットパネルデ
ィスプレイ内の端に設けられる。ゲッター材５１は、例
えばＴｉ、Ｔａ、Ｚｒ、Ａｌ、Ｍｇ等で形成される。上
記の排気管４９を封止した後、ランプ又はレーザ加熱に
よりゲッター材５１を活性化させ、周囲の分子を吸着さ
せる。これにより、フラットパネルディスプレイ内の初
期真空度を向上させることができる。

【００２０】さらに、透明基板４６や支持基板４１を通
過して、フラットパネルディスプレイの内部に進入して
いるＨｅ等の分子、又はフラットパネルディスプレイの
内部で放出されるＨ₂Ｏ、Ｏ₂、Ｎ₂等の分子を吸着
し、真空度が下がるのを防止し、フラットパネルディス
プレイの寿命を長くする。

【００２１】

【発明が解決しようとする課題】ゲッター材５１は、エ
ミッタ電極４４から透明電極４６に向かって放出される
電子の邪魔にならないように、フラットパネルディスプ
レイ内の端に配置される。そのため、ゲッター材５１
は、エミッタ電極４４から離れた位置に置かれることに
なる。ゲッター材５１がエミッタ電極４４から離れてい
ると、ゲッター材としての機能が十分に発揮されず、以
下の弊害を招く。

【００２２】（１）上記の分子がゲッター材５１に吸着
する前に、強電界が形成されたエミッタ電極４４の表面
に吸着され、エミッタ電極４４からの放射電流（電子
流）が低下する。

【００２３】（２）エミッタ電極４４の表面に分子が吸
着したり放出したりすると、エミッタ電極４４の放射電
流の大きさが変動してしまい、不安定になる。

【００２４】（３）エミッタ電極４４の表面にイオンが
衝突することにより、エミッタ電極４４がスパッタさ
れ、エミッタ電極４４の先端が変形してしまう。エミッ
タ電極４４の先端が丸まると、電界が集中しにくくな
り、電界放射型素子としての性能が低下する。

【００２５】（４）１〜１０年程度の長い期間真空度を
保とうとすると、大面積のゲッター材５１が必要にな
る。大面積のゲッター材５１を形成すると、フラットパ
ネルディスプレイが大きくなったり、発光領域（表示領
域）の面積が比較的小さくなる。

【００２６】本発明の目的は、フラットパネルディスプ
レイ内の真空度を向上し、かつエミッタ表面に分子が吸
着することを防止することができる電界放射型素子又は
その製造方法を提供することである。

【００２７】

【課題を解決するための手段】本発明の一観点によれ
ば、ゲート電極とゲッター材料とを積層する工程を含む
電界放射型素子の製造方法が提供される。

【００２８】電界放射型素子は、ゲート電極とゲッター
材料が積層される。この電界放射型素子を用いてフラッ
トパネルディスプレイを形成する場合、上記のゲッター
材料を活性化させることにより、ゲート電極周辺の真空
度を高くすることができる。ゲート電極は、一般的にエ
ミッタ電極先端の近傍に設けられるので、エミッタ電極
先端周辺の真空度をも高くすることができる。

【００２９】

【発明の実施の形態】図１（Ａ）〜（Ｃ）、図２（Ｄ）
〜（Ｆ）、図３（Ｇ）〜（Ｉ）、図４（Ｊ）〜（Ｌ）、
図５（Ｍ）〜（Ｏ）は、本発明の第１の実施例による電
界放射型素子（２電極素子）の製造工程を示す図であ
る。２電極素子は、エミッタ電極とゲート電極を有す
る。

【００３０】図１（Ａ）において、基板２０は、出発基
板２０ａ上に第１の積層膜２０ｂを形成してなる。Ｓｉ
からなる出発基板２０ａを熱酸化することにより、出発
基板２０ａ上にＳｉＯ₂からなる第１の積層膜２０ｂを
０．０５μｍ形成することができる。

【００３１】上記の熱酸化は、例えば、縦型拡散炉を用
い、水素流量を１９ｓｌｍ、酸素流量を１９ｓｌｍ、温
度を１０００℃にして、ウエット（水蒸気）酸化を行
う。

【００３２】次に、第１の積層膜２０ｂ上にＴｉからな
るゲッター膜２０ｃをスパッタ法により０．０５μｍ堆
積する。このスパッタは、ＤＣスパッタ装置を用いて、
ターゲットとしてＴｉを用い、Ａｒガスを導入しながら
行う。

【００３３】次に、図１（Ｂ）に示すように、ゲッター
膜２０ｃ上にＳｉＮ_xからなる第１の犠牲膜（反射防止
膜）２２を反応性スパッタ法により０．１２μｍ堆積す
る。反射防止膜２２は、ゲッター膜２０ｃの表面に対し
て、ｉ線に対する反射防止効果を有する。上記の反射防
止膜（ＳｉＮ_x）２２のスパッタは、ＲＦスパッタ装置
を用いて、ターゲットとしてＳｉを用い、Ｎ₂＋Ａｒガ
スを導入しながら行う。ターゲットとしてＳｉＮ_xを用
い、Ａｒガスを導入してもよい。プラズマＳｉＮ_xを用
いることもできる。

【００３４】次に、図１（Ｃ）に示すように、フォトリ
ソグラフィによる孔２３を有する所定パターンのレジス
ト膜２２ｃを反射防止膜２２上に形成する。すなわち、
まず、レジスト膜を反射防止膜２２上に全面に塗布し、
その後、選択露光及び現像を行い、所定パターンのレジ
スト膜２２ｃを形成する。

【００３５】反射防止膜２２は、光を吸収したり、及び
／又はその表面での反射光と下層からの反射光との干渉
作用により、露光の際の反射光強度を低減させることが
できる。反射光により不所望の領域が露光される可能性
が少ないので、高解像度でレジスト膜２２ｃを形成する
ことができる。

【００３６】孔２３は、ほぼ垂直側壁を持ち、平面（上
面）形状が直径０．５μｍの円形である。

【００３７】次に、レジスト膜２２ｃをマスクとして、
反射防止膜２２を異方性エッチングし、図２（Ｄ）に示
すように、孔２３ａを有する所定パターンの反射防止膜
２２ａを残す。孔２３ａは、ほぼ垂直側壁を持ち、平面
（上面）形状が直径０．５μｍの円形である。反射防止
膜２２ａは、断面形状が水平方向に離れた２パートから
なる。上記のレジスト膜２２ｃは高解像度で形成されて
いるので、反射防止膜２２ａも高解像度で所定パターン
に形成される。

【００３８】上記のエッチングは、例えば、マグネトロ
ンＲＩＥ装置を用いて、エッチングガスとしてＣＨＦ₃
＋Ｏ₂＋Ａｒを用い、磁場を５Ｇ（ガウス）、反応室内
圧力を６０ｍＴｏｒｒ、冷却用Ｈｅは８Ｔｏｒｒ、ＲＦ
パワー５００Ｗにして行う。

【００３９】次に、レジスト膜２２ｃを除去し、図２
（Ｅ）に示すように、反射防止膜２２ａの上面を露出す
る。

【００４０】次に、反射防止膜２２ａをマスクとして、
ゲッター膜２０ｃをエッチングし、図２（Ｆ）に示すよ
うに、孔２３ｂを有する所定パターンのゲッター膜２０
ｄを残す。上記のレジスト膜２２ｃ及び反射防止膜２２
ａが高解像度で形成されているので、ゲッター膜２０ｄ
も高解像度で所定パターンに形成される。

【００４１】上記のエッチングは、例えば、ガス冷却機
構を備えたサセプタを有するマグネトロンＲＩＥ装置を
用いて、Ｃｌ₂のガス流量を４０ｓｃｃｍ、圧力を１０
０ｍＴｏｒｒ、ＲＦパワーを２５０Ｗ、磁場を５０Ｇ
（ガウス）、冷却用Ｈｅを４Ｔｏｒｒにして行う。

【００４２】なお、ゲッター膜２０ｄのエッチングは、
反射防止膜２２ａのみをマスクとして行う場合に限定さ
れない。反射防止膜２２ａ上にレジスト膜２２ｃを残し
たまま、レジスト膜２２ｃ及び反射防止膜２２ａをマス
クとして、ゲッター膜２０ｄをエッチングしてもよい。
その場合、レジスト膜２２ｃは、当該エッチングの後に
除去される。

【００４３】次に、図３（Ｇ）に示すように、常圧ＣＶ
Ｄ法により、ＳｉＯ₂からなる第２の犠牲膜（絶縁膜）
２４を基板全面に０．１５μｍ堆積する。常圧ＣＶＤ法
は、例えば、原料ガスとしてＯ₃とＴＥＯＳを用い、基
板温度を４００℃にして行う。

【００４４】次に、第２の犠牲膜２４を異方性ドライエ
ッチング（エッチバック）して、図３（Ｈ）に示すよう
に、反射防止膜２２ａ及びゲッター膜２０ｄの側壁上に
のみ第２の犠牲膜２４ａをサイドスペーサとして残す。
当該エッチングにより、反射防止膜２２ａの側壁の上部
が露出し、かつ第１の積層膜２０ｂの表面が露出する。
エッチングは、出発基板２０ａでストップする。

【００４５】上記のエッチングは、例えば、マグネトロ
ンＲＩＥ装置を用い、エッチングガスとしてＣＨＦ₃＋
ＣＯ₂＋Ａｒを用い、反応室内圧力を５０ｍＴｏｒｒに
して、ＣＨＦ₃／ＣＯ₂／Ａｒ＝６０／１０／３０（ｓ
ｃｃｍ）の流量比、基板冷却用Ｈｅは８Ｔｏｒｒ、磁場
を３０Ｇ（ガウス）、ＲＦパワー７００Ｗにして行う。

【００４６】次に、図３（Ｉ）に示すように、常圧ＣＶ
Ｄ法により、ＳｉＯ₂からなる第３の犠牲膜（絶縁膜）
２６を基板全面に等方的に０．１５μｍ堆積する。すな
わち、第３の犠牲膜２６は、反射防止膜２２ａ、サイド
スペーサ２４ａ、第１の積層膜２０ｅ及び出発基板２０
ａの表面に、その表面形状を引き継ぎながら（コンフォ
ーマルに）堆積される。その表面形状は、２段曲線を有
する。第１段（上段）の曲線は、反射防止膜２２ａの角
の形状に依存し、第２段（下段）の曲線は、サイドスペ
ーサ２４ａの表面形状に依存する。

【００４７】第３の犠牲膜２６のカスプは、２つの円な
いし楕円が接触したかのように鋭い鋭角を持つ。この鋭
角を成形型として、以下２段タイプのエミッタ電極を形
成する。

【００４８】次に、図４（Ｊ）に示すように、第３の犠
牲膜２６の上に、例えばＴｉＮ_Xからなるエミッタ電極
２７を約０．０５μｍ反応性スパッタ法で堆積する。反
応性スパッタは、ＤＣスパッタ装置を用いて、ターゲッ
トとしてＴｉを用い、Ｎ₂＋Ａｒガスを導入しながら行
う。

【００４９】本実施例によれば、２段タイプのエミッタ
電極２７を形成することができる。２段タイプのエミッ
タ電極は、図２６（Ｆ）に示す１段タイプのエミッタ電
極よりも、先端の曲率半径を小さくすることが容易であ
る。エミッタ電極の先端の曲率半径を小さくすれば、エ
ミッタ電極の先端に電界を集中させやすく、電界放射型
素子としての性能を向上させることができる。

【００５０】次に、図４（Ｋ）に示すように、Ｗからな
るブランケット膜（第２のエミッタ電極）２７ｃをエミ
ッタ電極（第１のエミッタ電極）２７上にＣＶＤ法によ
り０．２μｍ堆積する。このＣＶＤは、例えばワークガ
スとしてＷＦ₆＋Ｈ₂＋Ｎ₂＋Ａｒガスを用い、圧力を
８０Ｔｏｒｒにして、温度を４５０℃にして行う。

【００５１】次に、Ｗからなるブランケット膜２７ｃを
ＲＩＥエッチャにより０．２μｍエッチバックし、図４
（Ｌ）に示すように、エミッタ電極２７の凹部にのみブ
ランケット膜２７ｄを残し、エミッタ電極２７の表面を
平坦にする。このＲＩＥは、例えばマグネトロンＲＩＥ
装置を用いて、エッチングガスとしてＳＦ₆＋Ａｒ＋Ｈ
ｅを用い、反応室内圧力を２８０ｍＴｏｒｒにして行
う。

【００５２】次に、図５（Ｍ）に示すように、エミッタ
電極２７及びブランケット膜２７ｄを覆うように、Ｓｉ
からなる抵抗層３０をスパッタ法により約０．２μｍ堆
積する。エミッタ電極２７と直列に抵抗層３０を接続す
ることにより、エミッタ電極（電界放出陰極）２７から
の放出電流を十分に安定化させることができる。

【００５３】上記の抵抗層（Ｓｉ）３０のスパッタは、
ＤＣスパッタ装置を用い、ターゲットとしてＳｉを用
い、Ａｒガスを導入しながら行う。抵抗層３０は、Ｓｉ
の代わりに高抵抗のＳｉＮ_x、ＳｉＯ_x、ＳｉＯ_xＮ_Y
を用いることができる。ＳｉＮ _x、ＳｉＯ_x、ＳｉＯ_x
Ｎ_Yは、上記のＡｒガスの代わりにＮ₂＋Ａｒ、Ｏ₂＋
Ａｒ、Ｎ₂＋Ｏ₂＋Ａｒガスを用いてスパッタを行うこ
とにより形成することができる。

【００５４】次に、図５（Ｎ）に示すように、抵抗層３
０上にＡｌからなるエミッタ配線３１をスパッタ法によ
り０．３μｍ堆積する。このスパッタは、ＤＣスパッタ
装置を用いて、ターゲットとしてＡｌを用い、Ａｒガス
を導入しながら行う。

【００５５】最後に、下方からのエッチングにより出発
基板２０ａと第１の積層膜２０ｂとサイドスペーサ２４
ａの全部、及び第３の犠牲膜２６の一部を除去して、図
５（Ｏ）に示すように、周辺部の第３の犠牲膜２６ａを
残し、かつエミッタ電極２７の先端を露出させる。ゲッ
ター膜２０ｄは、エミッタ電極２７の先端を囲むように
形成される。

【００５６】出発基板２０ａ等のＳｉのエッチングに
は、ＨＦ＋ＨＮＯ₃＋ＣＨ₃ＣＯＯＨを用い、第３の犠
牲膜２６等のＳｉＯ₂のエッチングには、ＨＦ＋ＮＨ₄
Ｆを用いる。

【００５７】以上で、２段タイプのエミッタ電極２７を
有する電界放射型素子（２電極素子）が完成する。ゲッ
ター膜（Ｔｉ）２０ｄは、導電膜であるので、ゲート電
極として機能する。この電界放射型素子は、エミッタ電
極２７とゲート電極２０ｄを有する。

【００５８】エミッタ電極２７には負電位が印加され、
図示しないアノード電極には正電位が印加される。ゲー
ト電極２０ｄに正電位を印加することにより、エミッタ
電極２７からアノード電極に向けて電子を放出させるこ
とができる。

【００５９】上記の電界放射型素子を製造した後、上記
と同様に、図２７に示すフラットパネルディスプレイを
製造する。ただし、図２７のゲッター材５１は必要でな
い。フラットパネルディスプレイの内部を真空排気して
排気管を封止する前又は後、ランプやレーザ加熱又は光
照射により電界放射型素子内のゲッター膜２０ｄ（図５
（Ｏ））を活性化させ、周囲の分子を吸着させることが
できる。これにより、フラットパネルディスプレイ内の
真空度を向上させることができる。

【００６０】さらに、透明基板や支持基板を通過して、
フラットパネルディスプレイの内部に進入してくるＨｅ
等の分子、又はフラットパネルディスプレイの内部で放
出されるＨ₂Ｏ、Ｏ₂、Ｎ₂等の分子を吸着し、真空度
が下がるのを防止し、フラットパネルディスプレイの寿
命を長くすることができる。

【００６１】図２７のゲッター材５１は、フラットパネ
ルディスプレイ内の端であり、エミッタ電極から離れた
位置に置かれるため、ゲッター材としての機能が十分に
発揮されない。

【００６２】本実施例によれば、ゲッター膜２０ｄは、
エミッタ電極２７の先端付近を囲むように形成されるの
で、以下の利点を有する。

【００６３】（１）ゲッター膜２０ｄは、エミッタ電極
２７の近傍の分子を吸着し、エミッタ電極２７の表面に
分子が吸着されるのを防止することができる。エミッタ
電極２７近傍の真空度が向上し、エミッタ電極２７から
の放射電流（電子流）の低下を防止することができる。

【００６４】（２）エミッタ電極２７近傍の真空度が向
上するので、エミッタ電極２７の放射電流の大きさの変
動を防止することができる。

【００６５】（３）エミッタ電極２７近傍の真空度が向
上するので、エミッタ電極４４がスパッタされることに
よるエミッタ電極４４先端の変形を防止することができ
る。

【００６６】（４）ゲッター膜２０ｄを電界放射型素子
内に設けることにより、ゲッター材を電界放射型素子の
外部に設ける場合に比べ、フラットパネルディスプレイ
を小型化することができる。

【００６７】（５）フラットパネルディスプレイ内及び
フラットパネルディスプレイ間の電界放射型素子の特性
の均一性及び再現性が向上する。フラットパネルディス
プレイの輝度のちらつきが減少する。

【００６８】図６（Ａ）〜（Ｃ）、図７（Ｄ）〜（Ｆ）
は、本発明の第１の実施例による電界放射型素子（２電
極素子）の他の製造工程を示す図である。

【００６９】図６（Ａ）に示すように、上記と同様に、
フォトリソグラフィ及びエッチングにより、Ｓｉからな
る出発基板２０ａ上にＳｉＯ₂からなる第１の積層膜２
０ｂを形成し、さらにその上に所定パターンの第１のゲ
ート電極２５ａ、第２のゲート電極２５ｂ及びゲッター
膜２２ａを形成する。

【００７０】具体的には、Ｓｉからなる出発基板２０ａ
の表面にＳｉＯ₂からなる第１の積層膜２０ｄを熱酸化
により形成し、その上に、Ｐ又はＢをドープした多結晶
Ｓｉからなる第１のゲート電極２５ａをＣＶＤ法により
０．１５μｍ堆積し、その上にＷＳｉ_xからなる第２の
ゲート電極２５ｂをＣＶＤ法により０．１５μｍ堆積
し、さらにその上にＴｉからなる第１の犠牲膜（ゲッタ
ー膜）２２ａをスパッタ法により０．０４μｍ堆積す
る。その後、フォトリソグラフィ及びエッチングによ
り、第１及び第２のゲート電極２５ａ、２５ｂ及びゲッ
ター膜２２ａをパターン化する。

【００７１】上記のゲッター膜（Ｔｉ）２２ａのスパッ
タは、ＤＣスパッタ装置を用いて、ターゲットとしてＴ
ｉを用い、Ａｒガスを導入しながら行う。ゲッター膜２
２ａは、Ｔｉの代わりに、Ｔａやジルコニウムを用いる
ことができる。

【００７２】上記の実施例（図５（Ｏ））では、ゲッタ
ー膜をゲート電極の下に積層したが、本実施例ではゲッ
ター膜２２ａをゲート電極２５ａ、２５ｂの上に積層す
る。

【００７３】次に、図６（Ｂ）に示すように、常圧ＣＶ
Ｄ法により、ＳｉＯ₂からなる第２の犠牲膜（絶縁膜）
２４を基板全面に等方的に０．１５μｍ堆積する。

【００７４】次に、第２の犠牲膜２４を異方的にドライ
エッチングして、図６（Ｃ）に示すように、第１及び第
２のゲート電極２５ａ、２５ｂ及びゲッター膜２２ａの
側壁上にのみ第２の犠牲膜２４ａをサイドスペーサとし
て残す。当該エッチングにより、ゲッター膜２２ａの側
壁の上部が露出し、かつ第１の積層膜（エッチングスト
ッパ膜）２０ｂの表面が露出する。このエッチングは、
例えばマグネトロンＲＩＥ装置を用い、エッチングガス
としてＣＨＦ₃＋ＣＯ₂＋Ａｒを用い、反応室圧力を５
０ｍＴｏｒｒにし、ＣＨＦ₃／ＣＯ₂／Ａｒ＝６０／１
０／３０（ｓｃｃｍ）の流量比、基板冷却用Ｈｅは８Ｔ
ｏｒｒ、磁場を３０Ｇ、ＲＦパワーを７００Ｗにして行
う。

【００７５】次に、図７（Ｄ）に示すように、常圧ＣＶ
Ｄ法により、ＳｉＯ₂からなる第３の犠牲膜（絶縁膜）
２６を基板全面に等方的に０．１５μｍ堆積する。すな
わち、第３の犠牲膜２６は、第１の積層膜２０ｂ、サイ
ドスペーサ２４ａ、ゲッター膜２２ａの表面にコンフォ
ーマルに堆積される。その表面形状は、２段曲線を有す
る。この表面形状を成形型として、以下２段タイプのエ
ミッタ電極を形成する。

【００７６】次に、図７（Ｅ）に示すように、第３の犠
牲膜２６の上に、例えばＴｉＮ_xからなるエミッタ電極
２７を約０．０５μｍ反応性スパッタ法で堆積する。こ
の反応性スパッタは、ＤＣスパッタ装置を用いて、ター
ゲットとしてＴｉを用い、Ｎ ₂＋Ａｒガスを導入しなが
ら行う。

【００７７】次に、下方からのエッチングにより出発基
板２０ａと第１の積層膜２０ｂとサイドスペーサ２４ａ
の全部、及び第３の犠牲膜２６の一部を除去して、図７
（Ｆ）に示すように、周辺部の第３の犠牲膜２６ａを残
し、かつエミッタ電極２７の先端を露出させる。

【００７８】基板２０ａ等のＳｉのエッチングには、Ｈ
Ｆ＋ＨＮＯ₃＋ＣＨ₃ＣＯＯＨを用い、第３の犠牲膜２
６等のＳｉＯ₂のエッチングには、ＨＦ＋ＮＨ₄Ｆを用
いる。

【００７９】以上で、２段タイプのエミッタ電極２７を
有する電界放射型素子（２電極素子）が完成する。ゲッ
ター膜（Ｔｉ）２２ａは、導電膜であるので、第１及び
第２のゲート電極２５ａ、２５ｂと共にゲート電極とし
て機能する。この電界放射型素子は、エミッタ電極２７
とゲート電極２５ａ、２５ｂ、２２ａを有する。ゲッタ
ー膜２２ａは、ゲート電極２５ａ、２５ｂの上に形成さ
れ、エミッタ電極２７の先端付近を囲むように形成され
る。

【００８０】上記の電界放射型素子を製造した後、前述
の実施例と同様に、図２７に示すフラットパネルディス
プレイを製造する。フラットパネルディスプレイの排気
管を封止する前又は後、ランプやレーザ加熱又は光照射
により電界放射型素子内のゲッター膜２２ａを活性化さ
せ、周囲の分子を密着させることができる。

【００８１】例えば、ゲート電極２５ａ、２５ｂに光を
照射して加熱し、熱伝導によりゲッター膜２２ａをも加
熱することができる。４００℃以上で加熱すれば、Ｔｉ
等のゲッター膜２２ａを活性化させることができる。光
照射は、基板に対して垂直方向が好ましいが、斜め方向
から照射してもよい。また、炉内でベークすることによ
り、ゲッター膜２２ａを活性化させてもよい。

【００８２】図８（Ａ）、（Ｂ）及び図９（Ｃ）、
（Ｄ）は、上記のエミッタ電極２７を支持基板２８で補
強する方法を４種類示す。エミッタ電極２７は、膜厚が
約０．２μｍと薄いので、支持基板２８でエミッタ電極
２７を補強することが望ましい。

【００８３】図８（Ａ）は、第１の方法を示す。図７
（Ｅ）の状態まで製造された電界放射型素子において、
エミッタ電極２７の凹部を、例えばＳＯＧ膜からなる平
坦化膜２９ａで埋める。その後、平坦化膜２９ａをＣＭ
Ｐ法又はＲＩＥによるエッチバックを行い、エミッタ電
極２７の表面を平坦化する。平坦化膜２９ａは、ＳＯＧ
膜の他、ＰＳＧ（フォスフォシリケートガラス）やＢＰ
ＳＧ（ボロフォスフォシリケートガラス）をリフローし
て形成してもよい。

【００８４】続いて、エミッタ電極２７の上に支持基板
２８を静電接着又は接着剤により接着する。支持基板２
８は、例えば、ガラス、石英またはＡｌ_XＯ_Yである。
その後、図７（Ｆ）の工程と同様に、基板２０ａ等を除
去し、図８（Ａ）に示すように、エミッタ電極２７の先
端を露出させる。

【００８５】図８（Ｂ）は、第２の方法を示す。図７
（Ｅ）に示す電界放射型素子の状態でエミッタ電極２７
の上に、例えば低融点ガラス又はエポキシ樹脂からなる
接着剤２９ｂを流し込み、エミッタ電極２７と支持基板
２８を接着する。接着剤２９ｂは、エミッタ電極２７の
表面を平坦化する役目も有する。その後、図７（Ｆ）の
工程と同様に、基板２０ａ等を除去し、図８（Ｂ）に示
すように、エミッタ電極２７の先端を露出させる。

【００８６】図９（Ｃ）は、第３の方法を示す。図７
（Ｅ）に示す電界放射型素子を製造した後、エミッタ電
極２７の凹部を、例えばＳＯＧ等からなる平坦化膜２９
ａで埋める。その後、平坦化膜２９ａをエッチバック
し、エミッタ電極２７の表面を平坦化する。続いて、エ
ミッタ電極２７の上に、例えばＡｌからなる接着剤層２
９ｂを形成し、さらにその上に支持基板２８を接着す
る。その後、図７（Ｆ）の工程と同様に、基板２０ａ等
をエッチングにより除去し、図９（Ｃ）に示すように、
エミッタ電極２７の先端を露出させる。

【００８７】図９（Ｄ）は、第４の方法を示す。図４
（Ｋ）、（Ｌ）の工程と同様にして、Ｗからなるブラン
ケット膜（第２のエミッタ電極）２７ｃをエミッタ電極
（第１のエミッタ電極）２７上にＣＶＤ法により０．２
μｍ堆積した後、ブランケット膜２７ｃをＲＩＥエッチ
ャにより、０．２μｍエッチバックし、ブランケット膜
２７ｄを形成する。図９（Ｃ）と同様にして、ブランケ
ット膜２７ｄの凹部を、例えばＳＯＧ等からなる平坦化
膜２９ａで埋めた後、エッチバックしてブランケット膜
２７ｄの表面を平坦化する。次に、エミッタ電極２７、
ブランケット膜２７ｄ、平坦化膜２９ａと支持基板２８
を接着剤２９ｂにより接着する。その後、図７（Ｆ）の
工程と同様に、基板２０ａ等をエッチングする際に、ゲ
ッター膜２２ａもウェットエッチングされ、図９（Ｄ）
に示すように、周辺部のゲッター膜２２ｂを残し、かつ
エミッタ電極２７の先端を露出させる。

【００８８】Ｔｉからなるゲッター膜２２ａのエッチン
グは、硫酸と過酸化水素水の混合液を用い、１２０℃程
度に加熱して行う。硫酸と過酸化水素水の混合液の代わ
りに、塩酸、リン酸、フッ酸を用いることができる。

【００８９】図１０（Ａ）〜（Ｃ）及び図１１（Ｄ）〜
（Ｆ）は、本発明の第１の実施例による電界放射型素子
（２電極素子）の他の製造工程を示す図である。

【００９０】図１０（Ａ）に示すように、上記と同様
に、フォトリソグラフィ及びエッチングにより、出発基
板２０ｅ上に所定パターンのゲート電極２５ａ及び第１
の犠牲膜（ゲッター膜）２２ａを形成する。

【００９１】具体的には、Ｓｉからなる出発基板２０ｅ
上に、ＷＳｉ_xからなるゲート電極２５ａをスパッタ法
により０．３μｍ堆積し、その上にＴｉからなるゲッタ
ー膜２２ａをスパッタ法により０．０５μｍ堆積する。
その後、フォトリソグラフィ及びエッチングにより、ゲ
ート電極２５ａ及びゲッター膜２２ａをパターン化す
る。ゲッター膜（Ｔｉ）２２ａは、ゲート電極（ＷＳｉ
_x）２５ａ上に形成される。

【００９２】上記のエッチングは、例えばマグネトロン
ＲＩＥ装置を用い、エッチングガスとしてＣＨＦ₃＋Ｃ
Ｏ₂＋Ａｒを用い、反応室圧力を５０ｍＴｏｒｒにし、
ＣＨＦ₃／ＣＯ₂／Ａｒ＝６０／１０／３０（ｓｃｃ
ｍ）の流量比、基板冷却用Ｈｅは８Ｔｏｒｒ、磁場を３
０Ｇ、ＲＦパワーを７００Ｗにして行う。

【００９３】上記のゲート電極（ＷＳｉ_x）２５ａのス
パッタは、ＤＣスパッタ装置を用いて、ターゲットとし
てＷＳｉ_xを用い。Ａｒガスを導入しながら行う。上記
のゲッター膜（Ｔｉ）２２ａのスパッタは、ＤＣスパッ
タ装置を用いて、ターゲットとしてＴｉを用い、Ａｒガ
スを導入しながら行う。

【００９４】次に、図１０（Ｂ）に示すように、常圧Ｃ
ＶＤ法により、ＳｉＯ₂からなる第２の犠牲膜（絶縁
膜）２４を基板全面に等方的に０．１５μｍ堆積する。

【００９５】次に、第２の犠牲膜２４を異方的にドライ
エッチングして、図１０（Ｃ）に示すように、ゲート電
極２５ａ及び／又はゲッター膜２２ａの側壁上にのみ第
２の犠牲膜２４ａをサイドスペーサとして残す。当該エ
ッチングにより、ゲッター膜２２ａの側壁が露出し、か
つ基板２０ｅの表面が露出する。

【００９６】上記のエッチングは、例えばマグネトロン
ＲＩＥ装置を用い、エッチングガスとしてＣＨＦ₃＋Ｃ
Ｏ₂＋Ａｒを用い、反応室圧力を５０ｍＴｏｒｒにし
て、ＣＨＦ₃／ＣＯ₂／Ａｒ＝６０／１０／３０（ｓｃ
ｃｍ）の流量比、基板冷却用Ｈｅは８Ｔｏｒｒ、磁場を
３０Ｇ（ガウス）、ＲＦパワー７００Ｗにて行う。

【００９７】次に、図１１（Ｄ）に示すように、常圧Ｃ
ＶＤ法により、ＳｉＯ₂からなる第３の犠牲膜（絶縁
膜）２６を基板全面に等方的に０．１５μｍ堆積する。
すなわち、第２の犠牲膜２６は、基板２０ｅ、サイドス
ペーサ２４ａ及びゲッター膜２２ａの表面にコンフォー
マルに堆積される。その表面形状は、２段曲線を有す
る。この表面形状を成形型として、以下２段タイプのエ
ミッタ電極を形成する。

【００９８】次に、図１１（Ｅ）に示すように、第３の
犠牲膜２６の上に、例えばＴｉＮ_Xからなるエミッタ電
極２７を約０．０５μｍ反応性スパッタ法で堆積する。

【００９９】最後に、下方からのエッチングにより基板
２０ｅとサイドスペーサ２４ａの全部、及び第３の犠牲
膜２６の一部を除去して、図１１（Ｆ）に示すように、
周辺部の第３の犠牲膜２６ａを残し、かつエミッタ電極
２７の先端を露出させる。

【０１００】以上で、２段タイプのエミッタ電極２７を
有する電界放射型素子（２電極素子）が完成する。ゲッ
ター膜（Ｔｉ）２２ａは、ゲート電極（ＷＳｉ_x）２５
ａ上に形成される導電膜であるので、ゲート電極２５ａ
と共にゲート電極として機能する。この電界放射型素子
は、エミッタ電極２７とゲート電極２５ａ、２２ａを有
する。電界放射型素子をフラットパネルディスプレイ内
に封止する前又は後、加熱又は光照射することによりゲ
ッター膜２２ａを活性化させることができる。

【０１０１】図１２（Ａ）〜（Ｃ）及び図１３（Ｄ）〜
（Ｆ）は、本発明の第１の実施例による電界放射型素子
（２電極素子）の他の製造工程を示す図である。

【０１０２】図１２（Ａ）に示すように、上記と同様
に、フォトリソグラフィ及びエッチングにより、Ｓｉか
らなる出発基板２０ｅ上に所定パターンのゲート電極２
５ａ、第１の犠牲膜（ゲッター膜）２２ａ及び第２の犠
牲膜（絶縁膜）２２ｃを形成する。

【０１０３】具体的には、Ｓｉからなる出発基板２０ｅ
上に、ＷＳｉ_xからなるゲート電極２５ａをＣＶＤ法に
より０．３μｍ堆積し、その上にＴｉからなるゲッター
膜２２ａをスパッタ法により０．０４μｍ堆積し、さら
にその上にＳｉＮ_xからなる第２の犠牲膜２２ｃを反応
性スパッタ法により０．０３μｍ堆積する。その後、フ
ォトリソグラフィ及びエッチングにより、ゲート電極２
５ａ、ゲッター膜２２ａ及び第２の犠牲膜２２ｃをパタ
ーン化する。ゲッター膜２２ａは、ゲート電極２５ａと
第２の犠牲膜２２ｃの間に形成される。

【０１０４】ＳｉＮ_x、Ｔｉ、ＷＳｉ_xの各膜厚を上記
の値に設定することにより、反射防止効果を得ることが
できる。これにより、フォトリソグラフィの解像度が向
上し、エッチングの精度も向上する。

【０１０５】上記のゲッター膜（Ｔｉ）２２ａのスパッ
タは、ＤＣスパッタ装置を用いて、ターゲットとしてＴ
ｉを用い、Ａｒガスを導入しながら行う。上記の第２の
犠牲膜（ＳｉＮ_x）２２ｃの反応性スパッタは、ＤＣス
パッタ装置を用いて、ターゲットとしてＳｉを用い、Ｎ
₂＋Ａｒガスを導入しながら行う。第２の犠牲膜（Ｓｉ
Ｎ_x）２２ｃは、プラズマＣＶＤあるいは減圧ＣＶＤ法
により堆積してもよい。

【０１０６】次に、図１２（Ｂ）に示すように、常圧Ｃ
ＶＤ法により、ＳｉＯ₂からなる第３の犠牲膜（絶縁
膜）２４を基板全面に等方的に０．１５μｍ堆積する。

【０１０７】次に、第３の犠牲膜２４を異方的にドライ
エッチングして、図１２（Ｃ）に示すように、ゲート電
極２５ａ及び／又はゲッター膜２２ａの側壁上にのみ第
３の犠牲膜２４ａをサイドスペーサとして残す。当該エ
ッチングは、第２の犠牲膜２２ｃ及びゲッター膜２２ａ
の側壁を露出し、かつ基板２０ｅの表面を露出させる。

【０１０８】上記エッチングは、例えばマグネトロンＲ
ＩＥ装置を用い、エッチングガスとしてＣＨＦ₃＋ＣＯ
₂＋Ａｒを用い、反応室圧力を５０ｍＴｏｒｒにし、Ｃ
ＨＦ ₃／ＣＯ₂／Ａｒ＝６０／１０／３０（ｓｃｃｍ）
の流量比、基板冷却用Ｈｅは８Ｔｏｒｒ、磁場を３０
Ｇ、ＲＦパワーを７００Ｗにして行う。

【０１０９】次に、図１３（Ｄ）に示すように、常圧Ｃ
ＶＤ法により、ＳｉＯ₂からなる第４の犠牲膜（絶縁
膜）２６を基板全面に等方的に０．１５μｍ堆積する。
すなわち、第４の犠牲膜２６は、基板２０ｅ、サイドス
ペーサ２４ａ、ゲッター膜２２ａ及び第２の犠牲膜２２
ｃの表面にコンフォーマルに堆積される。その表面形状
は、２段曲線を有する。この表面形状を成形型として、
以下２段タイプのエミッタ電極を形成する。

【０１１０】次に、図１３（Ｅ）に示すように、第４の
犠牲膜２６の上に、例えばＴｉＮ_Xからなるエミッタ電
極２７を約０．０５μｍ反応性スパッタ法で堆積する。

【０１１１】最後に、下方からのエッチングにより基板
２０ｅとサイドスペーサ２４ａの全部、及び第４の犠牲
膜２６の一部を除去して、図１３（Ｆ）に示すように、
周辺部の第４の犠牲膜２６ａを残し、かつエミッタ電極
２７の先端を露出させる。

【０１１２】以上で、２段タイプのエミッタ電極２７を
有する電界放射型素子（２電極素子）が完成する。ゲッ
ター膜（Ｔｉ）２２ａは、ゲート電極２５ａ上に形成さ
れる導電膜であるので、ゲート電極２５ａと共にゲート
電極として機能する。この電界放射型素子は、エミッタ
電極２７とゲート電極２５ａ、２２ａを有する。電界放
射型素子をフラットパネルディスプレイ内に封止する前
又は後、加熱又は光照射することによりゲッター膜２２
ａを活性化させることができる。

【０１１３】図１４（Ａ）〜（Ｃ）及び図１５（Ｄ）〜
（Ｆ）は、本発明の第１の実施例による電界放射型素子
（２電極素子）の他の製造工程を示す図である。

【０１１４】図１４（Ａ）に示すように、上記と同様
に、フォトリソグラフィ及びエッチングにより、Ｓｉか
らなる出発基板２０ｅ上に所定パターンのゲート電極２
５ａ及び第１の犠牲膜（ゲッター膜）２２ａを形成す
る。

【０１１５】具体的には、Ｓｉからなる出発基板２０ｅ
上に、Ｐ又はＢをドープした多結晶Ｓｉからなるゲート
電極２５ａをＣＶＤ法により０．１５μｍ堆積し、その
上にＴｉからなるゲッター膜２２ａをスパッタ法により
０．０４μｍ堆積する。その後、フォトリソグラフィ及
びエッチングにより、ゲート電極２５ａ及びゲッター膜
２２ａをパターン化する。

【０１１６】次に、図１４（Ｂ）に示すように、常圧Ｃ
ＶＤ法により、ＳｉＯ₂からなる第２の犠牲膜（絶縁
膜）２４を基板全面に等方的に０．１５μｍ堆積する。

【０１１７】次に、第２の犠牲膜２４を異方的にドライ
エッチングして、図１４（Ｃ）に示すように、ゲート電
極２５ａの側壁上にのみ第２の犠牲膜２４ａをサイドス
ペーサとして残す。エッチングは、ゲッター膜２２ａ及
びゲート電極２５ａの側壁を露出し、かつ基板２０ｆが
深さ０．１μｍ堀り込まれたところでストップする。エ
ッチングにより、凹部を有する基板２０ｆが形成され
る。エッチングは、例えばマグネトロンＲＩＥ装置を用
い、エッチングガスとしてＣＨＦ₃＋ＣＯ₂＋Ａｒを用
い、反応室圧力を５０ｍＴｏｒｒにし、ＣＨＦ₃／ＣＯ
₂／Ａｒ＝６０／１０／３０（ｓｃｃｍ）の流量比、基
板冷却用Ｈｅは８Ｔｏｒｒ、磁場を３０Ｇ、ＲＦパワー
を７００Ｗにして行う。

【０１１８】次に、図１５（Ｄ）に示すように、常圧Ｃ
ＶＤ法により、ＳｉＯ₂からなる第３の犠牲膜（絶縁
膜）２６を基板全面に等方的に０．１５μｍ堆積する。
すなわち、第３の犠牲膜２６は、基板２０ｆ、サイドス
ペーサ２４ａ、ゲート電極２５ａ及びゲッター膜２２ａ
の表面にコンフォーマルに堆積される。その表面形状
は、２段曲線を有する。この表面形状を成形型として、
以下２段タイプのエミッタ電極を形成する。

【０１１９】次に、図１５（Ｅ）に示すように、第３の
犠牲膜２６の上に、例えばＴｉＮ_Xからなるエミッタ電
極２７を約０．０５μｍ反応性スパッタ法で堆積する。

【０１２０】最後に、下方からのエッチングにより基板
２０ｆとサイドスペーサ２４ａの全部、及び第３の犠牲
膜２６の一部を除去して、図１５（Ｆ）に示すように、
周辺部の第３の犠牲膜２６ａを残し、かつエミッタ電極
２７の先端を露出させる。

【０１２１】この２電極素子は、上記の図１４（Ｃ）の
エッチング工程で基板２０ｆに凹部を形成しているの
で、図１１（Ｆ）の２電極素子に比べ、ゲート電極２５
ａに対してエミッタ電極２７を下方向に下げることがで
きる。

【０１２２】以上で、２段タイプのエミッタ電極２７を
有する電界放射型素子（２電極素子）が完成する。ゲッ
ター膜（Ｔｉ）２２ａは、導電膜であるので、ゲート電
極として機能する。この電界放射型素子は、エミッタ電
極２７とゲート電極２５ａ、２２ａを有し、フラットパ
ネルディスプレイに用いることができる。電界放射型素
子をフラットパネルディスプレイに封止する前又は後、
加熱又は光照射することによりゲッター膜２２ａを活性
化させることができる。

【０１２３】図１６（Ａ）〜（Ｃ）及び図１７（Ｄ）〜
（Ｆ）は、本発明の第１の実施例による電界放射型素子
（２電極素子）の他の製造工程を示す図である。

【０１２４】図１６（Ａ）に示すように、上記と同様
に、フォトリソグラフィ及びエッチングにより、Ｓｉか
らなる出発基板２０ｅ上に所定パターンのゲート電極兼
ゲッター膜２５ａを形成する。

【０１２５】具体的には、Ｓｉからなる出発基板２０ｅ
上に、Ｔｉからなるゲート電極兼ゲッター膜２５ａをス
パッタ法により０．３μｍ堆積する。その後、フォトリ
ソグラフィ及びエッチングにより、ゲート電極兼ゲッタ
ー膜２５ａをパターン化する。

【０１２６】次に、図１６（Ｂ）に示すように、常圧Ｃ
ＶＤ法により、ＳｉＯ₂からなる第２の犠牲膜（絶縁
膜）２４を基板全面に等方的に０．１５μｍ堆積する。

【０１２７】次に、第２の犠牲膜２４を異方的にドライ
エッチングして、図１６（Ｃ）に示すように、ゲート電
極兼ゲッター膜２５ａの側壁上にのみ第２の犠牲膜２４
ａをサイドスペーサとして残す。エッチングは、ゲート
電極兼ゲッター膜２５ａの側壁の上部を露出し、かつ基
板２０ｆが深さ０．１μｍ堀り込まれたところでストッ
プする。エッチングにより、凹部を有する基板２０ｆが
形成される。エッチングは、例えばマグネトロンＲＩＥ
装置を用い、エッチングガスとしてＣＨＦ₃＋ＣＯ₂＋
Ａｒを用い、反応室圧力を５０ｍＴｏｒｒにし、ＣＨＦ
₃／ＣＯ₂／Ａｒ＝６０／１０／３０（ｓｃｃｍ）の流
量比基板冷却用Ｈｅは８Ｔｏｒｒ、磁場を３０Ｇ、ＲＦ
パワーを７００Ｗにして行う。

【０１２８】次に、図１７（Ｄ）に示すように、常圧Ｃ
ＶＤ法により、ＳｉＯ₂からなる第３の犠牲膜（絶縁
膜）２６を基板全面に等方的に０．１５μｍ堆積する。
すなわち、第３の犠牲膜２６は、基板２０ｆ、サイドス
ペーサ２４ａ及びゲート電極兼ゲッター膜２５ａの表面
にコンフォーマルに堆積される。その表面形状は、２段
曲線を有する。この表面形状を成形型として、以下２段
タイプのエミッタ電極を形成する。

【０１２９】次に、図１７（Ｅ）に示すように、第３の
犠牲膜２６の上に、例えばＴｉＮ_Xからなるエミッタ電
極２７を約０．０５μｍ反応性スパッタ法で堆積する。

【０１３０】最後に、下方からのエッチングにより基板
２０ｆとサイドスペーサ２４ａの全部、及び第３の犠牲
膜２６の一部を除去して、図１７（Ｆ）に示すように、
周辺部の第３の犠牲膜２６ａを残し、かつエミッタ電極
２７の先端を露出させる。

【０１３１】以上で、２段タイプのエミッタ電極２７を
有する電界放射型素子（２電極素子）が完成する。ゲー
ト電極兼ゲッター膜（Ｔｉ）２５ａは、ゲート電極及び
ゲッター膜として機能する。この電界放射型素子は、エ
ミッタ電極２７とゲート電極２５ａを有し、フラットパ
ネルディスプレイに用いることができる。電界放射型素
子をフラットパネルディスプレイに封止する前又は後、
加熱又は光照射することによりゲッター膜２５ａを活性
化させることができる。

【０１３２】以上は、エミッタ電極とゲート電極を有す
る電界放射型素子（２電極素子）の製造工程を示した。
次に、電界放射型素子の他の例として、３電極素子の製
造工程を示す。３電極素子は、エミッタ電極とゲート電
極とアノード電極を有する。

【０１３３】図１８（Ａ）〜（Ｃ）、図１９（Ｄ）〜
（Ｆ）、図２０（Ｇ）〜（Ｉ）、図２１（Ｊ）〜（Ｌ）
は、本発明の第２の実施例による電界放射型素子（３電
極素子）の製造工程を示す図である。

【０１３４】図１８（Ａ）において、基板２０は、出発
基板２０ａ上にアノード電極２０ｂを形成してなる。Ｓ
ｉＯ₂等からなる出発基板２０ａ上にＷＳｉ_xからなる
アノード電極２０ｂをスパッタ法により０．３μｍ堆積
する。アノード電極（ＷＳｉ _x）２０ｂのスパッタは、
ＤＣスパッタ装置を用いて、ターゲットとしてＷＳｉ _X
を用い、Ａｒガスを導入しながら行う。

【０１３５】次に、ＳｉＯ₂からなる第１の犠牲膜（絶
縁膜）２１をアノード電極２０ｂ上にＣＶＤ法により堆
積し、その上にＷＳｉ_Xからなるゲート電極２５を上記
のスパッタ法と同様にして堆積する。

【０１３６】次に、図１８（Ｂ）に示すように、Ｔｉか
らなる第２の犠牲膜（ゲッター膜）２２ｂをゲート電極
２５上にスパッタ法により０．０４μｍ堆積する。ゲッ
ター膜（Ｔｉ）２２ｂのスパッタは、ＤＣスパッタ装置
を用いて、ターゲットとしてＴｉを用い、Ａｒガスを導
入しながら行う。ゲッター膜２２ｂは、Ｔｉの代わり
に、Ｔａ又はＺｒ（ジルコニウム）を用いることができ
る。

【０１３７】次に、図１８（Ｃ）に示すように、フォト
リソグラフィにより孔２３を有する所定パターンのレジ
スト膜２２ｃをゲッター膜２２ｂ上に形成する。

【０１３８】次に、レジスト膜２２ｃをマスクとして、
ゲッター膜２２ｂを異方性エッチングし、図１９（Ｄ）
に示すように、孔２３ａを有する所定パターンのゲッタ
ー膜２２ａを残す。孔２３ａは、ほぼ垂直な側壁を有
し、平面（上面）形状が直径０．５μｍの円形である。

【０１３９】次に、レジスト膜２２ｃを除去し、図１９
（Ｅ）に示すように、ゲッター膜２２ａの上面を露出す
る。

【０１４０】次に、ゲッター膜２２ａをマスクとして、
ゲート電極２５を異方性エッチングし、図１９（Ｆ）に
示すように、孔２３ｂを有する所定パターンのゲート電
極２５ａを残す。

【０１４１】なお、ゲート電極２５のエッチングは、レ
ジスト膜２２ｃをゲッター膜２２ａ上に残したまま、レ
ジスト膜２２ｃ及びゲッター膜２２ａをマスクとして、
行ってもよい。レジスト膜２２ｃは、当該エッチングの
後に除去される。

【０１４２】次に、図２０（Ｇ）に示すように、常圧Ｃ
ＶＤ法により、ＳｉＯ₂からなる第３の犠牲膜（絶縁
膜）２４を基板全面に０．１５μｍ堆積する。常圧ＣＶ
Ｄは、例えば、原料ガスとしてＯ₃とＴＥＯＳを用い、
基板温度を４００℃にして行う。

【０１４３】次に、第２の犠牲膜２４を異方的にドライ
エッチング（エッチバック）して、図２０（Ｈ）に示す
ように、ゲート電極２５ａ及び／又はゲッター膜２２ａ
の側壁上にのみ第３の犠牲膜２４ａをサイドスペーサと
して残す。当該エッチングにより、ゲッター膜２２ａの
側壁の上部が露出し、かつ第１の犠牲膜２１の表面が露
出する。

【０１４４】上記のエッチングは、例えば、マグネトロ
ンＲＩＥ装置を用い、エッチングガスとしてＣＨＦ₃＋
ＣＯ₂＋Ａｒを用い、反応室内圧力を５０ｍＴｏｒｒに
して、基板冷却用Ｈｅは８Ｔｏｒｒ、磁場を３０Ｇ、Ｒ
Ｆパワーを７００Ｗにして行う。

【０１４５】次に、図２０（Ｉ）に示すように、上記と
同様の常圧ＣＶＤ法により、ＳｉＯ ₂からなる第４の犠
牲膜（絶縁膜）２６を基板全面に等方的に０．１５μｍ
堆積する。すなわち、第４の犠牲膜２６は、第１の犠牲
膜２１、サイドスペーサ２４ａ及びゲッター膜２２ａの
表面にコンフォーマルに堆積される。その表面形状は、
２段曲線を有する。この表面形状を成形型として、以下
２段タイプのエミッタ電極を形成する。

【０１４６】次に、図２１（Ｊ）に示すように、第４の
犠牲膜２６の上に、例えばＴｉＮ_Xからなるエミッタ電
極２７を約０．０５μｍ反応性スパッタ法で堆積する。
反応性スパッタは、ＤＣスパッタ装置を用いて、ターゲ
ットとしてＴｉを用い、Ｎ₂＋Ａｒガスを導入しながら
行う。

【０１４７】次に、エミッタ電極２７の上に所定パター
ンのレジスト膜（図示せず）をフォトリソグラフィによ
り形成し、当該レジスト膜をマスクとしＲＩＥを行い、
図２１（Ｋ）に示すように、エミッタ電極２７ａの両側
の陰極として用いられない部分にスリット開口３２を作
る。エミッタ電極２７ｂは、スリット開口３２の外側に
形成されるエミッタ電極である。ＲＩＥは、例えばマグ
ネトロンＲＩＥ装置を用いて、エッチングガスとしてＣ
ｌ₂を用い、反応室内圧力を１２５ｍＴｏｒｒにして行
う。

【０１４８】次に、上方よりスリット開口３２を通し
て、第４の犠牲膜２６の一部と、サイドスペーサ２４ａ
の全部と、第１の犠牲膜２１の一部を等方的ウェットエ
ッチングにより除去し、図２１（Ｌ）に示すように、周
辺部の第４の犠牲膜２６ａと第１の犠牲膜２１ａを残
す。

【０１４９】上記のエッチングにより、エミッタ電極２
７ａ、ゲート電極２５ａ及びアノード電極２０ｂを露出
させることができる。ゲッター膜２２ａは、ゲート電極
２５ａに電気的に接続されているので、ゲート配線の抵
抗を低くすることができる。

【０１５０】図２２は、図２１（Ｌ）に示す３電極素子
の斜視図である。エミッタ電極２７ａは、エミッタ電極
２７ｂに接続され支持される。ゲート電極２５ａ及びゲ
ッター膜２２ａは、エミッタ電極２７ａの先端付近に円
形の孔（ゲートホール）を有する。ゲッター膜２２ａ
は、エミッタ電極２７ａの先端を囲むように形成され
る。エミッタ電極２７ａは、ゲート電極２５ａの孔付近
で針状に尖っている。

【０１５１】３電極素子は、陰極であるエミッタ電極２
７ａと陽極であるアノード電極２０ｂを有し、ゲート電
極２５ａに正電位を印加することにより、エミッタ電極
２７ａからアノード電極２０ｂに向けて電子を放出させ
ることができる。

【０１５２】３電極素子の場合も、ゲッター膜２２ａを
エミッタ電極２７ａの先端付近に設けることにより、エ
ミッタ電極２７ａ近傍の真空度を高めることができる。

【０１５３】図２３（Ａ）は、３電極素子の他の例を示
す図である。この３電極素子は、基本的に上記の３電極
素子（図２１（Ｌ））と同じであるが、ゲート電極２５
ａを膜厚０．３μｍのＷＳｉ_xで形成し、ゲッター膜２
２ａを膜厚０．２μｍのＴｉで形成する点で異なる。そ
の他の部分は、両者とも同じである。

【０１５４】図２３（Ｂ）は、３電極素子の他の例を示
す図である。この３電極素子は、基本的に上記の３電極
素子（図２１（Ｌ））と同じであるが、ゲート電極２５
ａを膜厚０．３μｍのＷＳｉ_xで形成し、ゲッター膜２
２ａを膜厚０．１５μｍのＴａで形成する点で異なる。
さらに、図２０（Ｈ）のエッチング工程で、オーバーエ
ッチングを行い、第１の犠牲膜２１に深さ０．１μｍの
凹部を形成する。これにより、エミッタ電極２７ａをゲ
ート電極２５ａに対して下方向に下げることができる。
その他の部分は、両者とも同じである。エッチングは、
例えばマグネトロンＲＩＥ装置を用い、エッチングガス
としてＣＨＦ₃＋ＣＯ₂＋Ａｒを用い、反応室圧力を５
０ｍＴｏｒｒにし、ＣＨＦ₃／ＣＯ₂／Ａｒ＝６０／１
０／３０（ｓｃｃｍ）の流量比、基板冷却用Ｈｅは８Ｔ
ｏｒｒ、磁場を３０Ｇ、ＲＦパワーを７００Ｗにして行
う。

【０１５５】図２４（Ｃ）は、３電極素子の他の例を示
す図である。この３電極素子は、基本的に上記の３電極
素子（図２１（Ｌ））と同じであるが、ゲッター膜２２
ａをＴｉで形成し、さらに、図２０（Ｈ）のエッチング
工程で、オーバーエッチングを行い、第１の犠牲膜２１
に深さ０．１μｍの凹部を形成する点で異なる。その他
の部分は、両者とも同じである。エッチングは、例えば
マグネトロンＲＩＥ装置を用い、エッチングガスとして
ＣＨＦ₃＋ＣＯ₂＋Ａｒを用い、反応室圧力を５０ｍＴ
ｏｒｒにし、ＣＨＦ₃／ＣＯ₂／Ａｒ＝６０／１０／３
０（ｓｃｃｍ）の流量比、基板冷却用Ｈｅは８Ｔｏｒ
ｒ、磁場を３０Ｇ、ＲＦパワーを７００Ｗにして行う。

【０１５６】図２４（Ｄ）は、３電極素子の他の例を示
す図である。この３電極素子は、基本的に上記の３電極
素子（図２１（Ｌ））と同じであるが、ゲート電極及び
ゲッター膜の２層をＴｉ等からなるゲート電極兼ゲッタ
ー膜２５ａの１層で形成し、さらに、図２０（Ｈ）のエ
ッチング工程で、オーバーエッチングを行い、第１の犠
牲膜２１に深さ０．１μｍの凹部を形成する点で異な
る。その他の部分は、両者とも同じである。エッチング
は、例えばマグネトロンＲＩＥ装置を用い、エッチング
ガスとしてＣＨＦ₃＋ＣＯ₂＋Ａｒを用い、反応室圧力
を５０ｍＴｏｒｒにし、ＣＨＦ₃／ＣＯ₂／Ａｒ＝６０
／１０／３０（ｓｃｃｍ）の流量比、基板冷却用Ｈｅは
８Ｔｏｒｒ、磁場を３０Ｇ、ＲＦパワーを７００Ｗにし
て行う。

【０１５７】上記の第１及び第２の実施例によれば、ゲ
ッター膜をゲート電極の上又は下に積層したり、又はゲ
ート電極をゲッター材料で形成することにより、電界放
射型素子内にゲッター膜を形成することができる。ゲッ
ター膜は、エミッタ電極の先端を囲むように形成される
ので、エミッタ電極２７近傍の分子を吸着して真空度を
向上させることができる。

【０１５８】エミッタ電極近傍の真空度を高めることに
より、エミッタ電極からの放射電流の低下を防止し、か
つ放射電流の大きさの変動を防止し、かつエミッタ電極
がスパッタされることによるエミッタ電極先端の変形を
防止することができる。

【０１５９】さらに、フラットパネルディスプレイ内及
びフラットパネルディスプレイ間の電界放射型素子の特
性の均一性及び再現性が向上し、フラットパネルディス
プレイの輝度のちらつきを減少させることができる。

【０１６０】また、ゲッター膜を電界放射型素子内に設
けることにより、ゲッター材を電界放射型素子の外に設
ける場合に比べ、フラットパネルディスプレイを小型化
することができる。

【０１６１】なお、ゲート電極上にゲッター膜を直接積
層する場合に限定されず、ゲート電極とゲッター膜の間
に絶縁膜等の他の膜を形成してもよい。

【０１６２】また、サイドスペーサをＴｉ、Ｔａ又はＺ
ｒで形成することにより、サイドスペーサをゲッター膜
として機能させてもよい。

【０１６３】図７（Ｆ）、図１１（Ｆ）、図１３（Ｆ）
及び図１５（Ｆ）の素子では、ゲート電極を光照射によ
り加熱すれば、熱伝導によりゲッター膜をも加熱して活
性化させることができる。図２１（Ｌ）及び図２４
（Ｄ）の素子では、エミッタ電極を光照射により加熱す
れば、熱伝導によりゲッター膜をも加熱して活性化させ
ることができる。

【０１６４】ゲート電極及びエミッタ電極には、多結晶
Ｓｉや非晶質Ｓｉ等の半導体、ＷＳｉ_xやＴｉＳｉ_xや
ＭｏＳｉ_x等のシリサイド化合物、ＡｌやＣｕやＷやＭ
ｏやＮｉやＴｉＮ_X等の金属を用いることができる。

【０１６５】図２８（Ａ）〜（Ｃ）、図２９（Ｄ）〜
（Ｆ）、図３０（Ｇ）〜（Ｉ）は、本発明の第３の実施
例による電界放射型素子の製造工程を示す図である。

【０１６６】図２８（Ａ）に示すように、Ｓｉ等からな
る基板２０上に、膜厚０．２μｍのゲート電極２５をＣ
ＶＤ法等により成膜する。ゲート電極２５は、例えばリ
ン又はボロンをドープした多結晶シリコン膜である。多
結晶シリコン膜は、例えばＨｅで希釈したＳｉＨ₄ガス
を０．６ｓｌｍ流し、チャンバ内温度を６２５℃、圧力
を３０ＰａにしてＣＶＤにより成膜する。次に、ゲート
電極２５の抵抗を下げる目的で、ＰＯＣｌ₃を５０ｍｇ
／ｍｉｎ、Ｎ₂を２０ｓｌｍ、Ｏ₂を０．１ｓｌｍ、温
度を８５０℃にして、縦型拡散炉を用いて、多結晶シリ
コン膜にリンを拡散する。

【０１６７】なお、Ｓｉ基板２０とゲート電極２５の間
には、Ｓｉ基板２０をエッチングする時のエッチングス
トッパ層としてシリコン酸化膜やシリコン窒化膜を成膜
するのが好ましい。

【０１６８】次に、所定のレジストパターンをマスクと
してゲート電極２５をエッチングして、図２８（Ｂ）に
示すように、孔２３を有するゲート電極２５ａを形成す
る。孔２３は、円筒形状であり、直径が約０．５μｍ、
深さが約０．２μｍである。その後、レジストパターン
を除去する。

【０１６９】次に、図２８（Ｃ）に示すように、基板上
に、Ｔｉからなるゲッター膜２２ａをスパッタ法により
等方的に成膜する。ゲッター膜２２ａの膜厚は、約０．
１５μｍである。スパッタはＴｉをターゲットとし、Ａ
ｒガスを導入しながら、ＤＣスパッタ装置により行う。
ゲッター膜２２ａのステップカバレッジを改善するため
に、長距離スパッタ法やイオン化スパッタ法、ＣＶＤ
法、メッキ法を用いて、ゲッター膜２２ａを成膜するの
が好ましい。なお、ゲッター膜２２ａは、第２のゲート
電極としての役割も有する。

【０１７０】次に、ゲッター膜２２ａを異方的に全面エ
ッチング（エッチバック）して、図２９（Ｄ）に示すよ
うに、ゲート電極２５ａの側壁上にのみゲッター膜２２
ｂをサイドスペーサとして残す。このエッチバックは、
異方性ドライエッチングにより行う。例えば、マグネト
ロンＲＩＥ装置を用い、エッチングガスとしてＣｌ₂を
用い、反応室内圧力を１２５ｍＴｏｒｒにしてエッチン
グを行う。

【０１７１】次に、図２９（Ｅ）に示すように、基板上
に、シリコン酸化膜からなる第１の犠牲膜（絶縁膜）２
１を常圧ＣＶＤ法により成膜する。第１の犠牲膜２１の
膜厚は約０．１μｍである。ＣＶＤは、例えば原料ガス
としてＯ₃とＴＥＯＳを用い、基板温度を４００℃にし
て行う。

【０１７２】次に、図２９（Ｆ）に示すように、第１の
犠牲膜２１上に、ＴｉＮ_xからなる第１のエミッタ電極
２７を反応性スパッタ法により堆積する。第１のエミッ
タ電極２７の膜厚は、約０．０５μｍである。反応性ス
パッタは、ＤＣスパッタ装置を用い、ターゲットとして
Ｔｉを用い、Ｎ₂＋Ａｒガスを導入しながら行う。

【０１７３】次に、図３０（Ｇ）に示すように、Ｗから
なるブランケット膜２７ｃを第１のエミッタ電極２７上
にＣＶＤ法により等方的に堆積する。ブランケット膜２
７ｃは、膜厚が約０．２μｍであり、第２のエミッタ電
極としての役割をも有する。ＣＶＤは、例えば原料ガス
としてＷＦ₆＋Ｈ₂＋Ｎ₂＋Ａｒを用い、圧力を８０Ｔ
ｏｒｒにして、温度を４５０℃にして行う。

【０１７４】次に、第２のエミッタ電極２７ｃを約０．
２μｍだけ異方的に全面エッチング（エッチバック）し
て、図３０（Ｈ）に示すように、第１のエミッタ電極２
７の凹部にのみ第２のエミッタ電極２７ｄを残す。第１
のエミッタ電極２７の平坦部は露出する。このエッチバ
ックは、異方性ドライエッチングにより行う。例えば、
マグネトロンＲＩＥ装置を用いて、エッチングガスとし
てＳＦ₆＋Ａｒ＋Ｈｅを用い、反応室内圧力を２８０ｍ
Ｔｏｒｒにして、エッチングを行う。

【０１７５】次に、基板２０の全部及び第１の犠牲膜２
１の一部をエッチングにより除去して、図３０（Ｉ）に
示すように、周辺の第１の犠牲膜２１ｂを残し、第１の
エミッタ電極２７の先端部を露出させる。Ｓｉからなる
基板２０のエッチングには、ＨＦ＋ＨＮＯ₃＋ＣＨ₃Ｃ
ＯＯＨを用いる。シリコン酸化膜からなる第１の犠牲膜
２１のエッチングには、ＨＦ＋ＮＨ₄Ｆを用いる。

【０１７６】以上でエミッタ電極２７、２７ｄ及びゲー
ト電極２５ａを有する２電極構造の電界放射型素子が完
成する。Ｔｉからなるゲッター膜２２ｂは、導電膜であ
るので、第１のゲート電極２５ａと共にゲート電極とし
て機能する。この電界放射型素子は、エミッタ電極２
７、２７ｄとゲート電極２５ａ、２２ｂを有する。ゲッ
ター膜２２ｂは、第１のゲート電極２５ａの側壁上に形
成され、かつ第１のエミッタ電極２７の先端を囲むよう
に形成される。

【０１７７】光照射等によりゲッター膜２２ｂを加熱す
ることにより、ゲッター膜２２ｂを活性化させることが
できる。ゲッター膜２２ｂは、周囲の分子を吸着し、フ
ラットパネルディスプレイ内の真空度を向上させること
ができる。

【０１７８】図３１（Ａ）〜（Ｃ）、図３２（Ｄ）〜
（Ｆ）、図３３（Ｇ）〜（Ｉ）は、本発明の第３の実施
例による電界放射型素子の他の製造工程を示す図であ
る。

【０１７９】図３１（Ａ）に示すように、Ｓｉ等から基
板２０上に、Ｔｉからなるゲッター膜２０ｃをスパッタ
法により成膜する。ゲッター膜２０ｃは膜厚が０．１μ
ｍであり、第１のゲート電極としても機能する。スパッ
タは、ＤＣスパッタ装置を用いて、ターゲットとしてＴ
ｉを用い、Ａｒガスを導入しながら行う。なお、基板２
０とゲッター膜２０ｃの間には、シリコン酸化膜やシリ
コン窒化膜等のエッチングストッパ層を形成するのが好
ましい。

【０１８０】次に、リン又はボロンをドープした多結晶
シリコン膜をゲッター膜２０ｃ上に約０．２μｍスパッ
タ法により成膜する。スパッタは、例えばＤＣスパッタ
装置を用いて、リン又はボロンをドープしたシリコンを
ターゲットとし、Ａｒガスを導入しながら行う。

【０１８１】次に、所定のレジストパターンをマスクと
してリン又はボロンをドープした多結晶シリコン膜をエ
ッチングし、孔２３を有するゲート電極２５ａを形成す
る。孔２３は、円筒形状であり、直径が約０．５μｍ、
深さが約０．２μｍである。

【０１８２】次に、図３１（Ｂ）に示すように、シリコ
ン酸化膜からなる第１の犠牲膜（絶縁膜）２１をゲート
電極２５ａ及びゲッター膜２０ｃ上にＣＶＤ法により
０．１５μｍ成膜する。ＣＶＤは、例えばＯ₃とＴＥＯ
Ｓを原料ガスとし、基板温度を４００℃にして行う。

【０１８３】次に、第１の犠牲膜２１を異方的に全面エ
ッチング（エッチバック）して、図３１（Ｃ）に示すよ
うに、ゲート電極２５ａの側壁上にのみ第１の犠牲膜２
１ａをサイドスペーサとして残す。このエッチバック
は、マグネトロンＲＩＥ装置を用い、エッチングガスと
してＣＨＦ₃＋ＣＯ₂＋Ａｒを用い、反応室内圧力を５
０ｍＴｏｒｒにして行う。

【０１８４】次に、ゲート電極２５ａ及びサイドスペー
サ２１ａをマスクにして、ゲッター膜２０ｃをエッチン
グし、図３２（Ｄ）に示すように、ゲート電極２５ａ及
びサイドスペーサ２１ａの下にゲッター膜２０ｄを残
す。エッチングは、マグネトロンＲＩＥ装置を用い、エ
ッチングガスとしてＣｌ₂を用い、反応室内圧力を１２
５ｍＴｏｒｒにして行う。

【０１８５】次に、図３２（Ｅ）に示すように、シリコ
ン酸化膜からなる第２の犠牲膜（絶縁膜）２４を基板上
に常圧ＣＶＤ法により等方的に約０．１μｍ成膜する。
常圧ＣＶＤは、例えば原料ガスとしてＯ₃とＴＥＯＳを
用い、基板温度を４００℃にして行う。

【０１８６】次に、図３２（Ｆ）に示すように、ＴｉＮ
_Xからなる第１のエミッタ電極２７を第２の犠牲膜２４
上に反応性スパッタ法により約０．０５μｍ堆積する。
反応性スパッタは、例えばＤＣスパッタ装置を用いて、
ターゲットとしてＴｉを用い、Ｎ₂＋Ａｒガスを導入し
ながら行う。

【０１８７】次に、図３３（Ｇ）に示すように、Ｗから
なるブランケット膜２７ｃを第１のエミッタ電極２７上
にＣＶＤ法により等方的に約０．２μｍ堆積する。ＣＶ
Ｄは、例えば原料ガスとしてＷＦ₆＋Ｈ₂＋Ｎ₂＋Ａｒ
を用い、圧力を８０Ｔｏｒｒ、温度を４５０℃にして行
う。ブランケット膜２７ｃは、第２のエミッタ電極とし
て機能する。

【０１８８】次に、第２のエミッタ電極２７ｃを約０．
２μｍ異方的に全面エッチング（エッチバック）して、
図３３（Ｈ）に示すように、第１のエミッタ電極２７の
凹部にのみ第２のエミッタ電極２７ｄを残す。第１のエ
ミッタ電極２７の平坦部は露出する。このエッチバック
は、異方性ドライエッチングにより行う。例えば、マグ
ネトロンＲＩＥ装置を用いて、エッチングガスとしてＳ
Ｆ₆＋Ａｒ＋Ｈｅを用い、反応室内圧力を２８０ｍＴｏ
ｒｒにして、エッチングを行う。

【０１８９】次に、基板２０の全部及び第２の犠牲膜２
４の一部をエッチングにより除去して、図３３（Ｉ）に
示すように、周辺の第２の犠牲膜２４ｂを残し、第１の
エミッタ電極２７の先端部を露出する。Ｓｉからなる基
板２０のエッチングには、ＨＦ＋ＨＮＯ₃＋ＣＨ₃ＣＯ
ＯＨを用いる。シリコン酸化膜からなる第２の犠牲膜２
４のエッチングには、ＨＦ＋ＮＨ₄Ｆを用いる。

【０１９０】以上で、エミッタ電極２７、２７ｄ及びゲ
ート電極２５ａを有する２電極構造の電界放射型素子が
完成する。Ｔｉからなるゲッター膜２０ｄは導電膜であ
るので、ゲート電極２５ａと共にゲート電極として機能
する。この電界放射型素子は、エミッタ電極２７、２７
ｄ及びゲート電極２５ａ、２０ｄを有する。

【０１９１】ゲッター膜２０ｄは、ゲート電極２５ａの
下に形成され、かつ第１のエミッタ電極２７の先端を囲
むように形成される。ゲッター膜２０ｄを加熱すること
により、ゲッター膜２０ｄを活性化させ、フラットパネ
ルディスプレイ内の真空度を向上させることができる。

【０１９２】図３４（Ａ）〜（Ｃ）、図３５（Ｄ）〜
（Ｆ）、図３６（Ｇ）〜（Ｉ）は、本発明の第３の実施
例による電界放射型素子の他の製造工程を示す図であ
る。

【０１９３】まず、上記の図２８（Ａ）〜（Ｃ）に示し
た工程を行う。ただし、ゲッター膜２２ａの代わりに、
シリコン酸化膜からなる第１の犠牲膜を用いる。その
後、上記の図２９（Ｄ）と同様の工程を行う。そして、
さらに、サイドスペーサ２２ｂ及び基板２０を約０．１
μｍエッチングし、図３４（Ａ）に示すように、ゲート
電極２５ａの側壁上にサイドスペーサ（シリコン酸化
膜）２１ｂを形成する。基板２０ｆは凹部を有する。

【０１９４】次に、図３４（Ｂ）に示すように、Ｔｉか
らなるゲッター膜２２ａを基板上にスパッタ法により約
０．１０μｍ成膜する。スパッタは、ＤＣスパッタ装置
を用いて、Ａｒガスを導入しながら行う。基板上の凹部
は、深さに比べて直径が比較的小さいので、基板２０ｆ
上に形成されるゲッター膜２２ａはゲート電極２５ａ上
に形成されるものよりも薄い。ゲッター膜２２ａはゲー
ト電極としても機能する。

【０１９５】次に、ゲッター膜２２ａを異方的に全面エ
ッチング（エッチバック）して、凹部の底にあるゲッタ
ー膜２２ａを除去し、図３４（Ｃ）に示すように、凹部
の側壁上とゲート電極２５ａの上部にのみゲッター膜２
２ｂを残す。このエッチバックは、異方性ドライエッチ
ングにより行う。例えば、マグネトロンＲＩＥ装置を用
いて、エッチングガスとしてＣｌ₂を用い、反応室内圧
力を１２５ｍＴｏｒｒにして、エッチングを行う。

【０１９６】次に、図３５（Ｄ）に示すように、シリコ
ン酸化膜等の第２の犠牲膜（絶縁膜）２４を基板上に常
圧ＣＶＤ法により等方的に約０．１μｍ成膜する。常圧
ＣＶＤは、例えば原料ガスとしてＯ₃とＴＥＯＳを用
い、基板温度を４００℃にして行う。

【０１９７】次に、図３５（Ｅ）に示すように、ＴｉＮ
_Xからなる第１のエミッタ電極２７を第２の犠牲膜２４
上に反応性スパッタ法により約０．０５μｍ堆積する。
反応性スパッタは、ＤＣスパッタ装置を用いて、ターゲ
ットとしてＴｉを用い、Ｎ₂＋Ａｒを導入しながら行
う。

【０１９８】次に、図３５（Ｆ）に示すように、Ｗから
なるブランケット膜２７ｃを第１のエミッタ電極２７上
にＣＶＤ法により等方的に約０．２μｍ堆積する。ＣＶ
Ｄは、例えば原料ガスとしてＷＦ₆＋Ｈ₂＋Ｎ₂＋Ａｒ
を用い、圧力を８０Ｔｏｒｒ、温度を４５０℃にして行
う。ブランケット膜２７ｃは、第２のエミッタ電極とし
て機能する。

【０１９９】次に、第２のエミッタ電極２７ｃを約０．
２μｍ異方的に全面エッチング（エッチバック）して、
図３６（Ｇ）に示すように、第１のエミッタ電極２７の
凹部にのみ第２のエミッタ電極２７ｄを残し、第１のエ
ミッタ電極２７の平坦部を露出させる。このエッチバッ
クは、異方性ドライエッチングにより行う。例えば、マ
グネトロンＲＩＥ装置を用いて、エッチングガスとして
ＳＦ₆＋Ａｒ＋Ｈｅを用い、反応室内圧力を２８０ｍＴ
ｏｒｒにして、エッチングを行う。

【０２００】次に、基板２０ｆの全部及び第２の犠牲膜
２４の一部をエッチングにより除去し、図３６（Ｈ）に
示すように、周辺の第２の犠牲膜２４ｂを残し、第１の
エミッタ電極２７の先端部を露出させる。サイドスペー
サ（シリコン酸化膜）２１ｂは、第２の犠牲膜（シリコ
ン酸化膜）２４と共にエッチングされる。Ｓｉからなる
基板２０ｆのエッチングには、ＨＦ＋ＨＮＯ₃＋ＣＨ₃
ＣＯＯＨを用いる。シリコン酸化膜からなる第２の犠牲
膜２４のエッチングには、ＨＦ＋ＮＨ₄Ｆを用いる。

【０２０１】以上で、エミッタ電極２７、２７ｄ及びゲ
ート電極２５ａを有する２電極構造の電界放射型素子が
完成する。エミッタ電極２７、２７ｄは、２段形状を有
するので、先端を先鋭化しやすい。ゲッター膜（Ｔｉ）
２２ｂは、導電膜であるので、ゲート電極２５ａと共に
ゲート電極として機能する。この電界放射型素子は、エ
ミッタ電極２７、２７ｄ及びゲート電極２５ａ、２２ｂ
を有する。

【０２０２】ゲッター膜２２ｂは、ゲート電極２５ａの
上部及び内側に形成され、かつ第１のエミッタ電極２７
の先端を囲むように形成される。ゲッター膜２２ｂを活
性化させることにより、フラットパネルディスプレイ内
の真空度を向上させることができる。

【０２０３】サイドスペーサ２１ｂとしてシリコン酸化
膜を用いる場合を説明したが、サイドスペーサ２１ｂと
してシリコン窒化膜を用いれば、図３６（Ｉ）に示すよ
うに、上記のエッチングの後もサイドスペーサ２１ｂが
残る。

【０２０４】図３７（Ａ）〜（Ｃ）、図３８（Ｄ）〜
（Ｆ）、図３９（Ｇ）〜（Ｉ）は、本発明の第３の実施
例による電界放射型素子の他の製造工程を示す図であ
る。

【０２０５】図３７（Ａ）に示すように、Ｓｉ等からな
る基板２０上に、リン又はボロンをドープした多結晶シ
リコン膜をスパッタ法により約０．２μｍ成膜する。ス
パッタの条件は、上記と同じである。所定のレジストパ
ターンをマスクとして上記の多結晶シリコン膜をエッチ
ングして、基板２０上に孔（ゲートホール）を有するゲ
ート電極２５ａを形成する。孔は、直径が約０．５μ
ｍ、深さが約０．２μｍである。

【０２０６】次に、Ｔｉからなるゲッター膜２０ａを基
板２０及びゲート電極２５ａ上にスパッタ法により約
０．１μｍ成膜する。スパッタは、例えばＤＣスパッタ
装置を用いて、ターゲットとしてＴｉを用い、Ａｒガス
を導入しながら行う。ゲッター膜２２ａは、ゲート電極
としても機能する。

【０２０７】次に、図３７（Ｂ）に示すように、酸化シ
リコン膜からなる第１の犠牲膜（絶縁膜）２１をゲッタ
ー膜２２ａ上にＣＶＤ法により等方的に約０．１５μｍ
成膜する。ＣＶＤは、例えばＯ₃とＴＥＯＳを原料ガス
とし、基板温度を４００℃にして行う。

【０２０８】次に、第１の犠牲膜２１を異方的に全面エ
ッチング（エッチバック）して、図３７（Ｃ）に示すよ
うに、基板の凹部の側壁上にのみ第１の犠牲膜２１ａを
サイドスペーサとして残す。このエッチングは、マグネ
トロンＲＩＥ装置を用いて、エッチングガスとしてＣＨ
Ｆ₃＋ＣＯ₂＋Ａｒを用い、反応室内圧力を５０ｍＴｏ
ｒｒにして行う。

【０２０９】次に、サイドスペーサ２１ａをマスクにし
てゲッター膜２２ａをエッチングし、基板の凹部の底及
びゲート電極２５ａの上部に形成されているゲッター膜
２２ａを除去する。図３８（Ｄ）に示すように、ゲート
電極２５ａの側壁上にゲッター膜２２ｂ及び第１の犠牲
膜２１ｂが残る。

【０２１０】次に、図３８（Ｅ）に示すように、シリコ
ン酸化膜からなる第２の犠牲膜（絶縁膜）２４を基板上
に常圧ＣＶＤ法により約０．１μｍ成膜する。常圧ＣＶ
Ｄは、例えば原料ガスとしてＯ₃とＴＥＯＳを用い、基
板温度を４００℃にして行う。

【０２１１】次に、図３８（Ｆ）に示すように、ＴｉＮ
_Xからなる第１のエミッタ電極２７を第２の犠牲膜２４
上に反応性スパッタ法により約０．０５μｍ堆積する。
反応性スパッタは、ＤＣスパッタ装置を用いて、ターゲ
ットとしてＴｉを用い、Ｎ₂＋Ａｒガスを導入しながら
行う。

【０２１２】次に、図３９（Ｇ）に示すように、Ｗから
なるブランケット膜２７ｃを第１のエミッタ電極２７上
にＣＶＤ法により等方的に０．２μｍ堆積する。ＣＶＤ
は、例えば原料ガスとしてＷＦ₆＋Ｈ₂＋Ｎ₂＋Ａｒを
用い、圧力を８０Ｔｏｒｒ、温度を４５０℃にして行
う。ブランケット膜２７ｃは、第２のエミッタ電極とし
て機能する。

【０２１３】次に、第２のエミッタ電極２７ｃを約０．
２μｍ全面エッチング（エッチバック）して、図３９
（Ｈ）に示すように、第１のエミッタ電極２７の凹部に
のみ第２のエミッタ電極２７ｄを残し、第１のエミッタ
電極２７の平坦部を露出させる。このエッチバックは、
異方性ドライエッチングにより行う。例えば、マグネト
ロンＲＩＥ装置を用いて、エッチングガスとしてＳＦ₆
＋Ａｒ＋Ｈｅを用い、反応室内圧力を２８０ｍＴｏｒｒ
にして、エッチングを行う。

【０２１４】次に、基板２０と第１の犠牲膜２１ｂの全
部、及び第２の犠牲膜２４の一部をエッチングにより除
去して、図３９（Ｉ）に示すように、周辺の第２の犠牲
膜２４ｂを残し、第１のエミッタ電極２７の先端部を露
出させる。Ｓｉからなる基板２０のエッチングには、Ｈ
Ｆ＋ＨＮＯ₃＋ＣＨ₃ＣＯＯＨを用い、シリコン酸化膜
からなる第１及び第２の犠牲膜２１ｂ、２４のエッチン
グには、ＨＦ＋ＮＨ₄Ｆを用いる。

【０２１５】以上で、エミッタ電極２７、２７ｄ及びゲ
ート電極２５ａを有する２電極構造の電界放射型素子が
完成する。Ｔｉからなるゲッター膜２２ｂは、導電膜で
あるので、ゲート電極２５ａと共にゲート電極として機
能する。この電界放射型素子は、エミッタ電極２７、２
７ｄ及びゲート電極２５ａ、２２ｂを有する。

【０２１６】ゲッター膜２２ｂは、ゲートホール内のゲ
ート電極２５ａの側壁上に形成され、かつその側壁の下
部（下端）において内側に張り出し、第１のエミッタ電
極２７の先端を囲むように形成される。エミッタ電極２
７は、その先端がゲートホールに延びている。ゲッター
膜２２ｂを活性化させることにより、フラットパネルデ
ィスプレイ内の真空度を向上させることができる。

【０２１７】図３０（Ｉ）に示す電界放射型素子では、
エミッタ電極２７とゲッター膜２２ｂとの間隔がほぼ一
定であるので、その間にパーティクル（微粒子）が挟ま
り、エミッタとゲートがショートしてしまうことがあ
る。図３９（Ｉ）に示す電界放射型素子では、エミッタ
電極２７とゲッター膜２２ｂとの間隔が一定でないの
で、その間にパーティクルが挟まりにくく、エミッタと
ゲートとのショートを防止できる。

【０２１８】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。

【０２１９】

【発明の効果】以上説明したように、本発明によれは、
ゲート電極とゲッター材料が積層した電界放射型素子を
製造することができる。この電界放射型素子を用いてフ
ラットパネルディスプレイを形成する場合、上記のゲッ
ター材料を活性化させることにより、ゲート電極周辺の
真空度を高くすることができる。ゲート電極は、一般的
にエミッタ電極先端の近傍に設けられるので、エミッタ
電極先端周辺の真空度をも高くすることができる。

【図面の簡単な説明】

【図１】図１（Ａ）〜（Ｃ）は、本発明の第１の実施
例による電界放射型素子（２電極素子）の製造工程を示
す図である。

【図２】図２（Ｄ）〜（Ｆ）は、図１（Ｃ）に続く電
界放射型素子の製造工程を示す図である。

【図３】図３（Ｇ）〜（Ｉ）は、図２（Ｆ）に続く電
界放射型素子の製造工程を示す図である。

【図４】図４（Ｊ）〜（Ｌ）は、図３（Ｉ）に続く電
界放射型素子の製造工程を示す図である。

【図５】図５（Ｍ）〜（Ｏ）は、図４（Ｌ）に続く電
界放射型素子の製造工程を示す図である。

【図６】図６（Ａ）〜（Ｃ）は、本発明の第１の実施
例による電界放射型素子（２電極素子）の他の製造工程
を示す図である。

【図７】図７（Ｄ）〜（Ｆ）は、図６（Ｃ）に続く電
界放射型素子の製造工程を示す図である。

【図８】図８（Ａ）、（Ｂ）は、電界放射型素子を支
持基板で補強する方法を示す図である。

【図９】図９（Ｃ）、（Ｄ）は、電界放射型素子を支
持基板で補強する他の方法を示す図である。

【図１０】図１０（Ａ）〜（Ｃ）は、本発明の第１の
実施例による電界放射型素子（２電極素子）の他の製造
工程を示す図である。

【図１１】図１１（Ｄ）〜（Ｆ）は、図１０（Ｃ）に
続く電界放射型素子の製造工程を示す図である。

【図１２】図１２（Ａ）〜（Ｃ）は、本発明の第１の
実施例による電界放射型素子（２電極素子）の他の製造
工程を示す図である。

【図１３】図１３（Ｄ）〜（Ｆ）は、図１２（Ｃ）に
続く電界放射型素子の製造工程を示す図である。

【図１４】図１４（Ａ）〜（Ｃ）は、本発明の第１の
実施例による電界放射型素子（２電極素子）の他の製造
工程を示す図である。

【図１５】図１５（Ｄ）〜（Ｆ）は、図１４（Ｃ）に
続く電界放射型素子の製造工程を示す図である。

【図１６】図１６（Ａ）〜（Ｃ）は、本発明の第１の
実施例による電界放射型素子（２電極素子）の他の製造
工程を示す図である。

【図１７】図１７（Ｄ）〜（Ｆ）は、図１６（Ｃ）に
続く電界放射型素子の製造工程を示す図である。

【図１８】図１８（Ａ）〜（Ｃ）は、本発明の第２の
実施例による電界放射型素子（３電極素子）の製造工程
を示す図である。

【図１９】図１９（Ｄ）〜（Ｆ）は、図１８（Ｃ）に
続く電界放射型素子の製造工程を示す図である。

【図２０】図２０（Ｇ）〜（Ｉ）は、図１９（Ｆ）に
続く電界放射型素子の製造工程を示す図である。

【図２１】図２１（Ｊ）〜（Ｌ）は、図２０（Ｉ）に
続く電界放射型素子の製造工程を示す図である。

【図２２】図２１（Ｌ）に示す電界放射型素子の斜視
図である。

【図２３】図２３（Ａ）、（Ｂ）は、本発明の第２の
実施例による電界放射型素子（３電極素子）の他の製造
工程を示す図である。

【図２４】図２４（Ｃ）、（Ｄ）は、本発明の第２の
実施例による電界放射型素子（３電極素子）の他の製造
工程を示す図である。

【図２５】図２５（Ａ）〜（Ｃ）は、従来技術による
電界放射型素子の製造工程を示す図である。

【図２６】図２６（Ｄ）〜（Ｆ）は、図２５（Ｃ）に
続く電界放射型素子の製造工程を示す図である。

【図２７】電界放射型素子を用いたフラットパネルデ
ィスプレイの断面図である。

【図２８】図２８（Ａ）〜（Ｃ）は、本発明の第３の
実施例による電界放射型素子の製造工程を示す図であ
る。

【図２９】図２９（Ｄ）〜（Ｆ）は、図２８（Ｃ）に
続く電界放射型素子の製造工程を示す図である。

【図３０】図３０（Ｇ）〜（Ｉ）は、図２９（Ｆ）に
続く電界放射型素子の製造工程を示す図である。

【図３１】図３１（Ａ）〜（Ｃ）は、本発明の第３の
実施例による他の電界放射型素子の製造工程を示す図で
ある。

【図３２】図３２（Ｄ）〜（Ｆ）は、図３１（Ｃ）に
続く電界放射型素子の製造工程を示す図である。

【図３３】図３３（Ｇ）〜（Ｉ）は、図３２（Ｆ）に
続く電界放射型素子の製造工程を示す図である。

【図３４】図３４（Ａ）〜（Ｃ）は、本発明の第３の
実施例による他の電界放射型素子の製造工程を示す図で
ある。

【図３５】図３５（Ｄ）〜（Ｆ）は、図３４（Ｃ）に
続く電界放射型素子の製造工程を示す図である。

【図３６】図３６（Ｇ）〜（Ｉ）は、図３５（Ｆ）に
続く電界放射型素子の製造工程を示す図である。

【図３７】図３７（Ａ）〜（Ｃ）は、本発明の第３の
実施例による他の電界放射型素子の製造工程を示す図で
ある。

【図３８】図３８（Ｄ）〜（Ｆ）は、図３７（Ｃ）に
続く電界放射型素子の製造工程を示す図である。

【図３９】図３９（Ｇ）〜（Ｉ）は、図３８（Ｆ）に
続く電界放射型素子の製造工程を示す図である。

【符号の説明】

２０基板、２０ａ出発基板、２０ｂ第１
の積層膜、２０ｃ、２０ｄゲッター膜、２０
ｅ、２０ｆ基板、２１第１の犠牲膜（絶縁
膜）、２１ａ第１の犠牲膜（サイドスペーサ）、
２２第１の犠牲膜（反射防止膜）、２２ａ、
２２ｂゲッター膜、２２ｃレジスト膜、２
３、２３ａ、２３ｂ孔、２４、２４ｂ第２の犠
牲膜、２４ａ第２の犠牲膜（サイドスペーサ）、
２５、２５ａ、２５ｂゲート電極、２６第
３の犠牲膜、２７、２７ａ、２７ｂエミッタ電
極、２７ｃ、２７ｄ第２のエミッタ電極（ブランケッ
ト膜）、２８支持基板、２９ａ平坦化膜、
２９ｂ接着剤、３０抵抗層、３１エミ
ッタ配線、３２スリット開口、４１支持基
板、４２配線層、４３抵抗層、４４
エミッタ電極、４５ゲート電極、４６透明基
板、４７透明電極、４８蛍光材、４９排
気管、５０スペーサ、５１ゲッター、６１
基板、６２、６２ａゲート電極、６３、６
３ａレジスト膜、６４犠牲膜、６４ａサ
イドスペーサ、６５絶縁膜、６６エミッタ電
極、６７ゲートホール

Claims

【特許請求の範囲】

【請求項１】ゲート電極とゲッター材料とを積層する
工程を含む電界放射型素子の製造方法。
【請求項２】（ａ）基板の表面に導電性のゲート電極
を形成する工程と、（ｂ）前記ゲート電極上にゲッター材料を形成する工程
と、（ｃ）前記ゲッター材料の上にフォトリソグラフィによ
りレジストパターンを形成する工程と、（ｄ）前記レジストパターンをマスクとしてエッチング
を行い、前記ゲッター材料に前記ゲート電極に達する孔
を形成する工程と、（ｅ）前記レジストパターン又は前記ゲッター材料のい
ずれかをマスクとしてエッチングを行い、前記ゲート電
極に前記基板に達する孔を形成する工程と、（ｆ）前記工程（ｅ）の前又は後に前記レジストパター
ンを除去する工程と、（ｇ）前記ゲート電極及びゲッター材料を覆うように前
記基板上に第１の犠牲膜を形成する工程と、（ｈ）前記第１の犠牲膜をエッチバックすることにより
前記ゲート電極の孔及び／又は前記ゲッター材料の孔の
側壁上にサイドスペーサを残す工程と、（ｉ）前記ゲッター材料、ゲート電極及びサイドスペー
サを覆うように前記基板上に第２の犠牲膜を形成する工
程と、（ｊ）前記第２の犠牲膜上に導電性のエミッタ電極を形
成する工程と、（ｋ）前記第２の犠牲膜の少なくとも一部を除去するこ
とにより前記エミッタ電極を露出させる工程とを含む電
界放射型素子の製造方法。
【請求項３】（ａ）基板の表面にゲッター材料を形成
する工程と、（ｂ）前記ゲッター材料上に導電性のゲート電極を形成
する工程と、（ｃ）前記ゲート電極の上にフォトリソグラフィにより
レジストパターンを形成する工程と、（ｄ）前記レジストパターンをマスクとしてエッチング
を行い、前記ゲート電極に前記ゲッター材料に達する孔
を形成する工程と、（ｅ）前記レジストパターン又は前記ゲート電極のいず
れかをマスクとしてエッチングを行い、前記ゲッター材
料に前記基板に達する孔を形成する工程と、（ｆ）前記工程（ｅ）の前又は後に前記レジストパター
ンを除去する工程と、（ｇ）前記ゲート電極及びゲッター材料を覆うように前
記基板上に第１の犠牲膜を形成する工程と、（ｈ）前記第１の犠牲膜をエッチバックすることにより
前記ゲッター材料の孔及び／又は前記ゲート電極の孔の
側壁上にサイドスペーサを残す工程と、（ｉ）前記ゲート電極、ゲッター材料及びサイドスペー
サを覆うように前記基板上に第２の犠牲膜を形成する工
程と、（ｊ）前記第２の犠牲膜上に導電性のエミッタ電極を形
成する工程と、（ｋ）前記第２の犠牲膜の少なくとも一部を除去するこ
とにより前記エミッタ電極を露出させる工程とを含む電
界放射型素子の製造方法。
【請求項４】（ａ）基板の表面にゲッター材料からな
る導電性のゲート電極を形成する工程と、（ｂ）前記ゲート電極の上にフォトリソグラフィにより
レジストパターンを形成する工程と、（ｃ）前記レジストパターンをマスクとしてエッチング
を行い、前記ゲート電極に前記基板に達する孔を形成す
る工程と、（ｄ）前記レジストパターンを除去する工程と、（ｅ）前記ゲート電極を覆うように前記基板上に第１の
犠牲膜を形成する工程と、（ｆ）前記第１の犠牲膜をエッチバックすることにより
前記ゲート電極の孔の側壁上にサイドスペーサを残す工
程と、（ｇ）前記サイドスペーサを覆うように前記基板上に第
２の犠牲膜を形成する工程と、（ｈ）前記第２の犠牲膜上に導電性のエミッタ電極を形
成する工程と、（ｉ）前記第２の犠牲膜の少なくとも一部を除去するこ
とにより前記エミッタ電極を露出させる工程とを含む電
界放射型素子の製造方法。
【請求項５】（ａ）基板の表面にゲート電極を形成す
る工程と、（ｂ）前記ゲート電極上にフォトリソグラフィによりレ
ジストパターンを形成する工程と、（ｃ）前記レジストパターンをマスクとしてエッチング
を行い、前記ゲート電極に、前記基板に達する孔を形成
する工程と、（ｄ）前記レジストパターンを除去する工程と、（ｅ）前記ゲート電極を覆うように前記基板上にゲッタ
ー材料を形成する工程と、（ｆ）前記ゲッター材料をエッチバックすることによ
り、前記ゲート電極の側壁上にサイドスペーサを残す工
程と、（ｇ）前記ゲート電極及び前記ゲッター材料を覆うよう
に前記基板上に第１の犠牲膜を形成する工程と、（ｈ）前記第１の犠牲膜上にエミッタ電極を形成する工
程と、（ｉ）前記第１の犠牲膜の少なくとも一部を除去するこ
とにより、前記エミッタ電極を露出させる工程とを含む
電界放射型素子の製造方法。
【請求項６】（ａ）基板の表面にゲート電極を形成す
る工程と、（ｂ）前記ゲート電極の上にフォトリソグラフィにより
レジストパターンを形成する工程と、（ｃ）前記レジストパターンをマスクとしてエッチング
を行い、前記ゲート電極に、前記基板に達する孔を形成
する工程と、（ｄ）前記レジストパターンを除去する工程と、（ｅ）前記孔の側面及び底面を含み、前記ゲート電極を
覆うように前記基板上にゲッター材料を形成する工程
と、（ｆ）前記ゲッター材料を覆うように、かつ前記孔が埋
まらないように前記基板上に第１の犠牲膜を形成する工
程と、（ｇ）前記第１の犠牲膜をエッチバックすることによ
り、前記ゲッター材料及び前記ゲート電極の側壁上にサ
イドスペーサを残し、かつ前記孔の底面のゲッター材料
を露出する工程と、（ｈ）前記第１の犠牲膜をマスクにして前記ゲッター材
料をエッチングして、少なくとも孔の底部の前記ゲッタ
ー材料を除去し、前記基板に達する孔を形成する工程
と、（ｉ）前記第１の犠牲膜、前記ゲッター材料及び前記ゲ
ート電極を覆うように前記基板上に第２の犠牲膜を形成
する工程と、（ｊ）前記第２の犠牲膜上にエミッタ電極を形成する工
程と、（ｋ）前記第２の犠牲膜の少なくとも一部を除去するこ
とにより、前記エミッタ電極を露出させる工程とを含む
電界放射型素子の製造方法。
【請求項７】ゲートホールを有するゲート電極と、前記ゲート電極上に形成される絶縁膜と、前記絶縁膜上に形成され、かつ先端がゲートホールに延
びるエミッタ電極と、前記ゲートホール内のゲート電極の側壁上に形成され、
かつその側壁の下部において内側に張り出したゲッター
膜とを有する電界放射型素子。