JP2000057318A - 動画像復号方法及び装置 - Google Patents
動画像復号方法及び装置Info
- Publication number
- JP2000057318A JP2000057318A JP22351498A JP22351498A JP2000057318A JP 2000057318 A JP2000057318 A JP 2000057318A JP 22351498 A JP22351498 A JP 22351498A JP 22351498 A JP22351498 A JP 22351498A JP 2000057318 A JP2000057318 A JP 2000057318A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- buffer memory
- unit
- moving picture
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
Abstract
(57)【要約】
【課題】同期式ＲＡＭに対するアクセス効率をよくし、
また、要求仕様を満たすための設計を容易にする。 【解決手段】メモリ制御部１２は、バッファメモリ部２
１〜２５の各々に対しタイムスロットを周期的に割り当
て、各タイムスロットにおいて、対応するバッファメモ
リ部と同期式ＲＡＭ１１との間のアクセスを制御する。
同期式ＲＡＭ１１に対するアクセスが最も厳しいワース
トケースを想定してタイムスロットを定める。タイムス
ロット群を仮想１水平走査期間に［（１水平走査線上の
画素数）／２５６］個生成し、ここに［］は括弧内の値
の整数部分を意味する。データ量が圧縮率に依存して変
化するバッファメモリ２２に対しては、タイムスロット
終了時点を可変にし、又は、割込みにより例外的にタイ
ムスロットを生成してもよい。
また、要求仕様を満たすための設計を容易にする。 【解決手段】メモリ制御部１２は、バッファメモリ部２
１〜２５の各々に対しタイムスロットを周期的に割り当
て、各タイムスロットにおいて、対応するバッファメモ
リ部と同期式ＲＡＭ１１との間のアクセスを制御する。
同期式ＲＡＭ１１に対するアクセスが最も厳しいワース
トケースを想定してタイムスロットを定める。タイムス
ロット群を仮想１水平走査期間に［（１水平走査線上の
画素数）／２５６］個生成し、ここに［］は括弧内の値
の整数部分を意味する。データ量が圧縮率に依存して変
化するバッファメモリ２２に対しては、タイムスロット
終了時点を可変にし、又は、割込みにより例外的にタイ
ムスロットを生成してもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、動画像復号方法及
び装置に関する。
び装置に関する。
【０００２】
【従来の技術】動画像復号装置では、構成の簡単化のた
めに、１つのメモリバスに複数の処理部を接続し、メモ
リを、メモリ制御部を介してメモリバスに接続してい
る。このメモリには、ビデオ符号化データ、ビデオ復号
データ、ユーザデータ及びオーディオデータが格納され
る。メモリとしては通常のＤＲＡＭでもよいが、より高
速なアクセスを可能にするために、ランバスＤＲＡＭな
どの同期式ＲＡＭが用いられる。
めに、１つのメモリバスに複数の処理部を接続し、メモ
リを、メモリ制御部を介してメモリバスに接続してい
る。このメモリには、ビデオ符号化データ、ビデオ復号
データ、ユーザデータ及びオーディオデータが格納され
る。メモリとしては通常のＤＲＡＭでもよいが、より高
速なアクセスを可能にするために、ランバスＤＲＡＭな
どの同期式ＲＡＭが用いられる。
【０００３】動画像復号装置では、復号したビデオ信号
の１フレーム期間（例えば１／３０秒）で１フレーム分
の復号処理を行えばよい。しかし、画像によって符号化
データの圧縮率や予測方法が異なるので、画像によって
符号化データ量及びその復号処理時間が異なる。そこ
で、複数の処理部の各々に小バッファメモリを備え、メ
モリ制御部で各処理部からの割込要求を受け付けてバス
権調停を行っている。
の１フレーム期間（例えば１／３０秒）で１フレーム分
の復号処理を行えばよい。しかし、画像によって符号化
データの圧縮率や予測方法が異なるので、画像によって
符号化データ量及びその復号処理時間が異なる。そこ
で、複数の処理部の各々に小バッファメモリを備え、メ
モリ制御部で各処理部からの割込要求を受け付けてバス
権調停を行っている。
【０００４】
【発明が解決しようとする課題】しかし、画像によって
符号化データ量及び復号処理時間が異なることから、割
込要求が競合する場合があり、同期式ＲＡＭがランダム
アクセス的な使用となってメモリアクセス効率が悪くな
る。このため、ハードウエア全体の性能を高める必要が
あり、製品がコスト高になる原因となる。
符号化データ量及び復号処理時間が異なることから、割
込要求が競合する場合があり、同期式ＲＡＭがランダム
アクセス的な使用となってメモリアクセス効率が悪くな
る。このため、ハードウエア全体の性能を高める必要が
あり、製品がコスト高になる原因となる。
【０００５】また、ＬＳＩ設計においては開発期間短縮
のために一般にシミュレーションが行われるが、どのよ
うな条件でワーストケースのメモリアクセス要求が生ず
るかを特定するのが困難であるので、ワーストケースを
想定したシミュレーションしかできない。しかも、数秒
分のビットストリームについて設計シミュレーションを
行うのに数日要する場合もある。
のために一般にシミュレーションが行われるが、どのよ
うな条件でワーストケースのメモリアクセス要求が生ず
るかを特定するのが困難であるので、ワーストケースを
想定したシミュレーションしかできない。しかも、数秒
分のビットストリームについて設計シミュレーションを
行うのに数日要する場合もある。
【０００６】そこで、現状では、ＬＳＩを設計し製造し
た後に、これに多くのビットストリームを入力して実機
試験を行うことより、ＬＳＩの動作を保証している。し
かし、ワーストケースでの動作が保証されているかどう
か不明である。また、実機試験で動作が保証されなかっ
た場合には、ＬＳＩを設計変更し、同様の処理を繰り返
さなければならないので、ＬＳＩの開発期間が長くな
る。これを避けるために、必要以上の高性能のＬＳＩを
製造すると、コスト高となる。
た後に、これに多くのビットストリームを入力して実機
試験を行うことより、ＬＳＩの動作を保証している。し
かし、ワーストケースでの動作が保証されているかどう
か不明である。また、実機試験で動作が保証されなかっ
た場合には、ＬＳＩを設計変更し、同様の処理を繰り返
さなければならないので、ＬＳＩの開発期間が長くな
る。これを避けるために、必要以上の高性能のＬＳＩを
製造すると、コスト高となる。
【０００７】本発明の目的は、このような問題点に鑑
み、ＲＡＭに対するアクセス効率のよい動画像復号方法
及び装置を提供することにある。本発明の他の目的は、
要求仕様を満たすための設計が容易な動画像復号方法及
び装置を提供することにある。
み、ＲＡＭに対するアクセス効率のよい動画像復号方法
及び装置を提供することにある。本発明の他の目的は、
要求仕様を満たすための設計が容易な動画像復号方法及
び装置を提供することにある。
【０００８】
【課題を解決するための手段及びその作用効果】請求項
１では、複数の処理部の各々とメモリバスとの間にバッ
ファメモリ部が接続され、該メモリバスにメモリ制御部
を介しＲＡＭが接続された動画像復号装置であって、該
メモリ制御部は、複数の該バッファメモリ部の各々に対
しタイムスロットを周期的に割り当て、各タイムスロッ
トにおいて、対応する該バッファメモリ部と該ＲＡＭと
の間のアクセスを制御する。
１では、複数の処理部の各々とメモリバスとの間にバッ
ファメモリ部が接続され、該メモリバスにメモリ制御部
を介しＲＡＭが接続された動画像復号装置であって、該
メモリ制御部は、複数の該バッファメモリ部の各々に対
しタイムスロットを周期的に割り当て、各タイムスロッ
トにおいて、対応する該バッファメモリ部と該ＲＡＭと
の間のアクセスを制御する。
【０００９】ＲＡＭとしてはＳＲＡＭでもよいが、容量
が比較的大きいので、記憶密度が高くて安価なＤＲＡＭ
が実用的である。また、通常のＤＲＡＭであっても、ペ
ージモードのように行アドレスを指定してコラムアドレ
スを連続的に変化させることにより、ランダムアクセス
よりも高速アクセスが可能である（アクセス効率が高
い）が、ランバスＤＲＡＭやシンクロナスＤＲＡＭのよ
うに列アドレスを内部カウンタで連続的に変化させる同
期式ＤＲＡＭの方がより高速にアクセスできるので好ま
しい。
が比較的大きいので、記憶密度が高くて安価なＤＲＡＭ
が実用的である。また、通常のＤＲＡＭであっても、ペ
ージモードのように行アドレスを指定してコラムアドレ
スを連続的に変化させることにより、ランダムアクセス
よりも高速アクセスが可能である（アクセス効率が高
い）が、ランバスＤＲＡＭやシンクロナスＤＲＡＭのよ
うに列アドレスを内部カウンタで連続的に変化させる同
期式ＤＲＡＭの方がより高速にアクセスできるので好ま
しい。
【００１０】この動画像復号装置によれば、タイムスロ
ットでＲＡＭに対し連続的アクセスが行われるので、ア
クセス権が頻繁に切り替わってＲＡＭのアクセス効率が
低下するのを防止することができる。また、ＲＡＭに対
するアクセスが最も厳しいワーストケースを想定してタ
イムスロットを定めることができるので、動画像復号装
置の設計が容易になる。
ットでＲＡＭに対し連続的アクセスが行われるので、ア
クセス権が頻繁に切り替わってＲＡＭのアクセス効率が
低下するのを防止することができる。また、ＲＡＭに対
するアクセスが最も厳しいワーストケースを想定してタ
イムスロットを定めることができるので、動画像復号装
置の設計が容易になる。
【００１１】請求項２の動画像復号装置では、請求項１
において例えば図１に示す如く、多重ビットストリーム
を複数のビットストリームに分離するシステム多重分離
部と、順に縦続接続された可変長復号部、逆量子化部及
び逆ＤＣＴ部と、予測画像生成部と、該逆ＤＣＴ部及び
該予測画像生成部の出力が供給される加算器と、復号画
像データに基づいてビデオ信号を生成する画像出力部
と、上記メモリ制御部が接続されたメモリバスとを有
し、上記バッファメモリ部は、該システム多重分離部の
出力端と該メモリバスとの間に接続された第１バッファ
メモリ部（２１）と、該可変長復号部の入力端と該メモ
リバスとの間に接続された第２バッファメモリ部（２
２）と、該予測画像生成部の入力端と該メモリバスとの
間に接続された第３バッファメモリ部（２３）と、該加
算器の出力端と該メモリバスとの間に接続された第４バ
ッファメモリ部（２４）と、該復号画像出力部の入力端
と該メモリバスとの間に接続された第５バッファメモリ
部（２５）とを有する。
において例えば図１に示す如く、多重ビットストリーム
を複数のビットストリームに分離するシステム多重分離
部と、順に縦続接続された可変長復号部、逆量子化部及
び逆ＤＣＴ部と、予測画像生成部と、該逆ＤＣＴ部及び
該予測画像生成部の出力が供給される加算器と、復号画
像データに基づいてビデオ信号を生成する画像出力部
と、上記メモリ制御部が接続されたメモリバスとを有
し、上記バッファメモリ部は、該システム多重分離部の
出力端と該メモリバスとの間に接続された第１バッファ
メモリ部（２１）と、該可変長復号部の入力端と該メモ
リバスとの間に接続された第２バッファメモリ部（２
２）と、該予測画像生成部の入力端と該メモリバスとの
間に接続された第３バッファメモリ部（２３）と、該加
算器の出力端と該メモリバスとの間に接続された第４バ
ッファメモリ部（２４）と、該復号画像出力部の入力端
と該メモリバスとの間に接続された第５バッファメモリ
部（２５）とを有する。
【００１２】請求項３の動画像復号装置では、請求項２
において例えば図５に示す如く、上記メモリ制御部は、
クロックを計数し計数値が周期的に変化するカウンタ
と、該カウンタの計数値に基づいて上記タイムスロット
を生成するタイムスロット生成部（１２３）と、生成さ
れた該タイムスロットにおいて、対応する上記バッファ
メモリ部と上記ＲＡＭとの間のアクセスを制御するリー
ド／ライト制御部（１２５）とを有する。
において例えば図５に示す如く、上記メモリ制御部は、
クロックを計数し計数値が周期的に変化するカウンタ
と、該カウンタの計数値に基づいて上記タイムスロット
を生成するタイムスロット生成部（１２３）と、生成さ
れた該タイムスロットにおいて、対応する上記バッファ
メモリ部と上記ＲＡＭとの間のアクセスを制御するリー
ド／ライト制御部（１２５）とを有する。
【００１３】この動画像復号装置によれば、カウンタの
計数値に基づいてタイムスロットを生成するので、タイ
ムスロット幅の設定を容易に変更することができる。請
求項４の動画像復号装置では、請求項３において例えば
図６に示す如く、上記タイムスロット生成部は、タイム
スロット群を繰り返し生成し、各タイムスロット群は、
上記第２、第３及び第４バッファメモリ部の各々に対す
るタイムスロット（Ｖ、Ｐ及びＤ）を有する。
計数値に基づいてタイムスロットを生成するので、タイ
ムスロット幅の設定を容易に変更することができる。請
求項４の動画像復号装置では、請求項３において例えば
図６に示す如く、上記タイムスロット生成部は、タイム
スロット群を繰り返し生成し、各タイムスロット群は、
上記第２、第３及び第４バッファメモリ部の各々に対す
るタイムスロット（Ｖ、Ｐ及びＤ）を有する。
【００１４】この動画像復号装置によれば、第２、第３
及び第４バッファメモリ部の必要な容量を小さくするこ
とが可能となる。請求項５の動画像復号装置では、請求
項４において例えば図７又は図１０に示す如く、上記タ
イムスロット生成部はさらに、１水平走査期間の整数倍
の期間に上記第１及び第５バッファメモリ部に対するタ
イムスロット（Ｉ及びＡ）をそれぞれ１つ以上生成す
る。
及び第４バッファメモリ部の必要な容量を小さくするこ
とが可能となる。請求項５の動画像復号装置では、請求
項４において例えば図７又は図１０に示す如く、上記タ
イムスロット生成部はさらに、１水平走査期間の整数倍
の期間に上記第１及び第５バッファメモリ部に対するタ
イムスロット（Ｉ及びＡ）をそれぞれ１つ以上生成す
る。
【００１５】請求項６の動画像復号装置では、例えば図
９に示す如く、上記タイムスロット生成部は、上記第３
及び第４バッファメモリ部に対するタイムスロット幅
（Ｐ及びＤ）を一定にし、上記第２バッファメモリ部に
対するタイムスロット（Ｖ）の終了時点を、該第２バッ
ファメモリ部へのデータ格納により該第２バッファメモ
リ部の空領域が無くなった時点とする。
９に示す如く、上記タイムスロット生成部は、上記第３
及び第４バッファメモリ部に対するタイムスロット幅
（Ｐ及びＤ）を一定にし、上記第２バッファメモリ部に
対するタイムスロット（Ｖ）の終了時点を、該第２バッ
ファメモリ部へのデータ格納により該第２バッファメモ
リ部の空領域が無くなった時点とする。
【００１６】第２バッファメモリ部では１マクロブロッ
ク当たりのデータ量が圧縮率により異なるが、このよう
にすれば、第２バッファメモリ部についてＲＡＭの同一
行に対し連続アクセスできるデータ量が多くなるので、
ＲＡＭに対するアクセス効率が向上する。請求項７の動
画像復号装置では、請求項３において例えば図１１に示
す如く、上記タイムスロット生成部は、タイムスロット
群を繰り返し生成し、各タイムスロット群は、上記第１
〜第５バッファメモリ部の各々に対するタイムスロット
（Ｉ、Ｖ、Ｐ、Ｄ及びＡ）を有する。
ク当たりのデータ量が圧縮率により異なるが、このよう
にすれば、第２バッファメモリ部についてＲＡＭの同一
行に対し連続アクセスできるデータ量が多くなるので、
ＲＡＭに対するアクセス効率が向上する。請求項７の動
画像復号装置では、請求項３において例えば図１１に示
す如く、上記タイムスロット生成部は、タイムスロット
群を繰り返し生成し、各タイムスロット群は、上記第１
〜第５バッファメモリ部の各々に対するタイムスロット
（Ｉ、Ｖ、Ｐ、Ｄ及びＡ）を有する。
【００１７】この動画像復号装置によれば、各タイムス
ロットの周期が短くかつ一定になるので、第１〜第５バ
ッファメモリ部の必要な容量を削減することができる。
請求項８の動画像復号装置では、請求項７において例え
ば図１２及び図１３に示す如く、上記第２バッファメモ
リ部（２２）は、その未処理データ量が減少して設定値
になったときに割込要求信号（ＩＲＱＶ）を上記メモリ
制御部（１２Ａ）に供給し、上記タイムスロット生成部
（１２３Ａ）は、第１タイムスロット群を繰り返し生成
し、各第１タイムスロット群は、上記第１及び第３〜第
５バッファメモリ部の各々に対するタイムスロット
（Ｉ、Ｐ、Ｄ及びＡ）を有し、該タイムスロット生成部
はさらに、該割込要求信号に応答し、現第１タイムスロ
ット群の終了を待って第２タイムスロット群を生成し、
該第２タイムスロット群は、上記第１、第２及び第５バ
ッファメモリ部の各々に対するタイムスロット（Ｉ、Ｖ
及びＡ）を有する。
ロットの周期が短くかつ一定になるので、第１〜第５バ
ッファメモリ部の必要な容量を削減することができる。
請求項８の動画像復号装置では、請求項７において例え
ば図１２及び図１３に示す如く、上記第２バッファメモ
リ部（２２）は、その未処理データ量が減少して設定値
になったときに割込要求信号（ＩＲＱＶ）を上記メモリ
制御部（１２Ａ）に供給し、上記タイムスロット生成部
（１２３Ａ）は、第１タイムスロット群を繰り返し生成
し、各第１タイムスロット群は、上記第１及び第３〜第
５バッファメモリ部の各々に対するタイムスロット
（Ｉ、Ｐ、Ｄ及びＡ）を有し、該タイムスロット生成部
はさらに、該割込要求信号に応答し、現第１タイムスロ
ット群の終了を待って第２タイムスロット群を生成し、
該第２タイムスロット群は、上記第１、第２及び第５バ
ッファメモリ部の各々に対するタイムスロット（Ｉ、Ｖ
及びＡ）を有する。
【００１８】第２バッファメモリ部については１マクロ
ブロック当たり転送すべきデータ量が圧縮率により異な
るが、この動画像復号装置によれば、例外的な割り込み
処理により、第２バッファメモリ部についてＲＡＭの同
一行に対し連続アクセスできるデータ量が多くなるの
で、ＲＡＭに対するアクセス効率が向上する。請求項９
の動画像復号装置では、請求項８において例えば図１２
に示す如く、上記第１タイムスロット群幅と上記第２タ
イムスロット群幅は等しい。
ブロック当たり転送すべきデータ量が圧縮率により異な
るが、この動画像復号装置によれば、例外的な割り込み
処理により、第２バッファメモリ部についてＲＡＭの同
一行に対し連続アクセスできるデータ量が多くなるの
で、ＲＡＭに対するアクセス効率が向上する。請求項９
の動画像復号装置では、請求項８において例えば図１２
に示す如く、上記第１タイムスロット群幅と上記第２タ
イムスロット群幅は等しい。
【００１９】この動画像復号装置によれば、第１及び第
５バッファメモリ部に対するタイムスロットの周期が割
り込みによらず一定になるので、第１及び第５バッファ
メモリ部の容量を削減することができる。請求項１０の
動画像復号装置では、請求項４又は７において、上記タ
イムスロット生成部は、上記タイムスロット群を仮想ｋ
水平走査期間にｋ×［（１水平走査線上の画素数）／２
５６］個生成し、ここに［］は括弧内の値の整数部分を
意味する。
５バッファメモリ部に対するタイムスロットの周期が割
り込みによらず一定になるので、第１及び第５バッファ
メモリ部の容量を削減することができる。請求項１０の
動画像復号装置では、請求項４又は７において、上記タ
イムスロット生成部は、上記タイムスロット群を仮想ｋ
水平走査期間にｋ×［（１水平走査線上の画素数）／２
５６］個生成し、ここに［］は括弧内の値の整数部分を
意味する。
【００２０】この動画像復号装置によれば、マクロブロ
ック単位でバッファメモリ部がアクセス可能になるの
で、バッファメモリ部の容量を小さくすることができ
る。請求項１１では、請求項４乃至１０のいずれか１つ
において例えば図７（Ｃ）及び図８に示す如く、上記メ
モリ制御部は、上記カウンタの計数値に基づいて復号処
理期間を画像表示期間と対応させ、復号処理における垂
直ブランキング期間に相当する期間において、上記第１
バッファメモリ部に対するタイムスロット（Ｉ）のみ仮
想１水平走査期間に少なくとも１つ生成し、上記第２〜
第５バッファメモリ部に対するタイムスロットを生成せ
ず、空き時間において、上記ＲＡＭに対し画像データ以
外のデータのアクセスを制御する。
ック単位でバッファメモリ部がアクセス可能になるの
で、バッファメモリ部の容量を小さくすることができ
る。請求項１１では、請求項４乃至１０のいずれか１つ
において例えば図７（Ｃ）及び図８に示す如く、上記メ
モリ制御部は、上記カウンタの計数値に基づいて復号処
理期間を画像表示期間と対応させ、復号処理における垂
直ブランキング期間に相当する期間において、上記第１
バッファメモリ部に対するタイムスロット（Ｉ）のみ仮
想１水平走査期間に少なくとも１つ生成し、上記第２〜
第５バッファメモリ部に対するタイムスロットを生成せ
ず、空き時間において、上記ＲＡＭに対し画像データ以
外のデータのアクセスを制御する。
【００２１】第１バッファメモリ部へのビデオビットス
トリームは、転送時の転送レートが一定であるので、こ
の動画像復号装置によれば、第１バッファメモリ部に要
求される容量をできるだけ少なくすることができる。請
求項１２の動画像復号装置では、請求項２乃至１１のい
ずれか１つにおいて例えば図２に示す如く、上記システ
ム多重分離部は、入力ビットストリームをユーザデータ
識別パターンと比較してユーザデータを該入力ビットス
トリームから分離し、該ユーザデータが分離されたビッ
トストリームを上記第１バッファメモリ部に供給する。
トリームは、転送時の転送レートが一定であるので、こ
の動画像復号装置によれば、第１バッファメモリ部に要
求される容量をできるだけ少なくすることができる。請
求項１２の動画像復号装置では、請求項２乃至１１のい
ずれか１つにおいて例えば図２に示す如く、上記システ
ム多重分離部は、入力ビットストリームをユーザデータ
識別パターンと比較してユーザデータを該入力ビットス
トリームから分離し、該ユーザデータが分離されたビッ
トストリームを上記第１バッファメモリ部に供給する。
【００２２】ユーザデータについては、その量のワース
トケースがＭＰＥＧで規定されていないので、ユーザデ
ータのアクセスをタイムスロット制御から除外すること
により、ＲＡＭに要求される転送レートをできるだけ小
さくすることが可能となる。請求項１３の動画像復号装
置では、請求項２乃至１２のいずれか１つにおいて例え
ば図３に示す如く、上記第１〜５バッファメモリ部はい
ずれも、書込アドレス及び読出アドレスをそれぞれ保持
する入力ポインタ及び出力ポインタを備えたバッファメ
モリ（２２１）と、該書込アドレス及び読出アドレスに
基づいて該バッファメモリ内の未処理データ領域又は空
領域のサイズを演算する領域サイズ演算回路（２２２）
と、該サイズを設定値と比較してアクセス要求信号を生
成する比較回路（２２３）とを有する。
トケースがＭＰＥＧで規定されていないので、ユーザデ
ータのアクセスをタイムスロット制御から除外すること
により、ＲＡＭに要求される転送レートをできるだけ小
さくすることが可能となる。請求項１３の動画像復号装
置では、請求項２乃至１２のいずれか１つにおいて例え
ば図３に示す如く、上記第１〜５バッファメモリ部はい
ずれも、書込アドレス及び読出アドレスをそれぞれ保持
する入力ポインタ及び出力ポインタを備えたバッファメ
モリ（２２１）と、該書込アドレス及び読出アドレスに
基づいて該バッファメモリ内の未処理データ領域又は空
領域のサイズを演算する領域サイズ演算回路（２２２）
と、該サイズを設定値と比較してアクセス要求信号を生
成する比較回路（２２３）とを有する。
【００２３】この動画像復号装置によれば、メモリ制御
部でこのアクセス要求信号を用いることにより、メモリ
制御部での制御が簡単になる。請求項１４の動画像復号
装置では、請求項１３において例えば図４に示す如く、
上記比較回路は、未処理データ領域サイズが減少して所
定値（Ｓ０）以下になってから該未処理データ領域サイ
ズが最大値（Ｓmax）になるまでの間、上記アクセス要
求信号（ＲＱＶ）を活性化する。
部でこのアクセス要求信号を用いることにより、メモリ
制御部での制御が簡単になる。請求項１４の動画像復号
装置では、請求項１３において例えば図４に示す如く、
上記比較回路は、未処理データ領域サイズが減少して所
定値（Ｓ０）以下になってから該未処理データ領域サイ
ズが最大値（Ｓmax）になるまでの間、上記アクセス要
求信号（ＲＱＶ）を活性化する。
【００２４】請求項１５では、請求項１４において例え
ば図７（Ａ）に示す如く、上記メモリ制御部は、上記タ
イムスロットにおいて、該タイムスロットに対応した上
記アクセス要求信号が活性化されているときのみ対応す
る上記バッファメモリ部と上記ＲＡＭとの間のアクセス
を制御する。この動画像復号装置によれば、メモリ制御
部での制御がさらに簡単になる。
ば図７（Ａ）に示す如く、上記メモリ制御部は、上記タ
イムスロットにおいて、該タイムスロットに対応した上
記アクセス要求信号が活性化されているときのみ対応す
る上記バッファメモリ部と上記ＲＡＭとの間のアクセス
を制御する。この動画像復号装置によれば、メモリ制御
部での制御がさらに簡単になる。
【００２５】請求項１６の動画像復号装置では、請求項
１５において、上記メモリ制御部は、上記タイムスロッ
トの開始時点において該タイムスロットに対応した上記
アクセス要求信号が不活性であるとき、該タイムスロッ
トを、上記ＲＡＭに対し画像データ以外のデータのアク
セスを制御する。請求項１７の動画像復号装置では、請
求項２乃至１６のいずれか１つにおいて、上記第２バッ
ファメモリ部は、少なくとも、１マクロブロックの符号
化データの規格上許容最大量の記憶容量を有し、該第２
バッファメモリ部に対する上記タイムスロットの幅は、
少なくとも、上記ＲＡＭから該最大量のデータを読み出
して該第２バッファメモリ部へ転送するのに必要な時間
である。
１５において、上記メモリ制御部は、上記タイムスロッ
トの開始時点において該タイムスロットに対応した上記
アクセス要求信号が不活性であるとき、該タイムスロッ
トを、上記ＲＡＭに対し画像データ以外のデータのアク
セスを制御する。請求項１７の動画像復号装置では、請
求項２乃至１６のいずれか１つにおいて、上記第２バッ
ファメモリ部は、少なくとも、１マクロブロックの符号
化データの規格上許容最大量の記憶容量を有し、該第２
バッファメモリ部に対する上記タイムスロットの幅は、
少なくとも、上記ＲＡＭから該最大量のデータを読み出
して該第２バッファメモリ部へ転送するのに必要な時間
である。
【００２６】請求項１８の動画像復号装置では、請求項
２乃至１６のいずれか１つにおいて、上記第２バッファ
メモリ部は、少なくとも、〔（１マクロブロックの符号
化データの規格上許容最大量）×（該許容最大量のマク
ロブロックが１マクロブロックライン中に含まれる数
Ｎ）−Ａ×（Ｎ−１）〕の記憶容量を有し、ここにＡ＝
（１マクロブロックラインの符号化データの規格上許容
最大量）／（１マクロブロックラインのマクロブロック
数）であり、該第２バッファメモリ部に対する上記タイ
ムスロットの幅は、少なくとも、上記ＲＡＭから量Ａの
データを読み出して該第２バッファメモリ部へ転送する
のに必要な時間である。
２乃至１６のいずれか１つにおいて、上記第２バッファ
メモリ部は、少なくとも、〔（１マクロブロックの符号
化データの規格上許容最大量）×（該許容最大量のマク
ロブロックが１マクロブロックライン中に含まれる数
Ｎ）−Ａ×（Ｎ−１）〕の記憶容量を有し、ここにＡ＝
（１マクロブロックラインの符号化データの規格上許容
最大量）／（１マクロブロックラインのマクロブロック
数）であり、該第２バッファメモリ部に対する上記タイ
ムスロットの幅は、少なくとも、上記ＲＡＭから量Ａの
データを読み出して該第２バッファメモリ部へ転送する
のに必要な時間である。
【００２７】請求項１９では、複数の処理部がメモリ制
御部を介して同期式メモリをアクセスする動画像復号方
法において、複数の該処理部の各々と該ＲＡＭとの間に
各々備えられたバッファメモリ部を用意し、複数の該バ
ッファメモリ部の各々に対しタイムスロットを周期的に
割り当て、各タイムスロットにおいて、対応する該バッ
ファメモリ部と該ＲＡＭとの間のアクセスを許可する。
御部を介して同期式メモリをアクセスする動画像復号方
法において、複数の該処理部の各々と該ＲＡＭとの間に
各々備えられたバッファメモリ部を用意し、複数の該バ
ッファメモリ部の各々に対しタイムスロットを周期的に
割り当て、各タイムスロットにおいて、対応する該バッ
ファメモリ部と該ＲＡＭとの間のアクセスを許可する。
【００２８】請求項２０の動画像復号方法では、請求項
１９において、上記ＲＡＭに対するアクセスが最も厳し
いワーストケースを想定してタイムスロットを定める。
この動画像復号方法によれば、ワーストケースでのアク
セスが保証されるので、この保証のために実機試験を長
時間行う必要がない。請求項２１の動画像復号方法で
は、請求項２０において例えば図８に示す如く、復号処
理期間を画像表示期間と対応させて上記タイムスロット
を生成する。
１９において、上記ＲＡＭに対するアクセスが最も厳し
いワーストケースを想定してタイムスロットを定める。
この動画像復号方法によれば、ワーストケースでのアク
セスが保証されるので、この保証のために実機試験を長
時間行う必要がない。請求項２１の動画像復号方法で
は、請求項２０において例えば図８に示す如く、復号処
理期間を画像表示期間と対応させて上記タイムスロット
を生成する。
【００２９】請求項２２の動画像復号方法では、請求項
２１において、上記タイムスロット群を仮想ｋ水平走査
期間にｋ×［（１水平走査線上の画素数）／２５６］個
生成し、ここに［］は括弧内の値の整数部分を意味す
る。
２１において、上記タイムスロット群を仮想ｋ水平走査
期間にｋ×［（１水平走査線上の画素数）／２５６］個
生成し、ここに［］は括弧内の値の整数部分を意味す
る。
【００３０】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。 ［第１実施形態］図１は、本発明の第１実施形態の動画
像復号装置１０の概略構成とシステム多重分離部とを示
す。
施形態を説明する。 ［第１実施形態］図１は、本発明の第１実施形態の動画
像復号装置１０の概略構成とシステム多重分離部とを示
す。
【００３１】同期式ＲＡＭ１１には、ビデオ符号化デー
タ、ビデオ復号データ、ユーザデータ及びオーディオデ
ータの記憶領域が割り当てられている。同期式ＲＡＭ１
１は、例えばランバスＤＲＡＭであり、これにリクエス
トパケットを供給することにより、最初のデータのアク
セス後において高速アクセスが可能である。同期式ＲＡ
Ｍ１１は、メモリ制御部１２を介してメモリバス１３に
接続されている。同期式ＲＡＭ１１の高速性を確保する
ために、メモリバス１３にはバッファメモリ部２０〜２
６が接続されている。メモリ制御部１２により、同期式
ＲＡＭ１１に対するバッファメモリ部２１〜２５からの
アクセス要求が調停される。バッファメモリ部２１〜２
５はそれぞれ、ライト要求信号ＲＱＩ、リード要求信号
ＲＱＶ及びＲＱＰ、ライト要求信号ＲＱＤ並びにリード
要求信号ＲＱＡをメモリ制御部１２に供給する。メモリ
バス１３にはまた、オーディオ復号部２７及びＭＰＵ２
８が接続されている。
タ、ビデオ復号データ、ユーザデータ及びオーディオデ
ータの記憶領域が割り当てられている。同期式ＲＡＭ１
１は、例えばランバスＤＲＡＭであり、これにリクエス
トパケットを供給することにより、最初のデータのアク
セス後において高速アクセスが可能である。同期式ＲＡ
Ｍ１１は、メモリ制御部１２を介してメモリバス１３に
接続されている。同期式ＲＡＭ１１の高速性を確保する
ために、メモリバス１３にはバッファメモリ部２０〜２
６が接続されている。メモリ制御部１２により、同期式
ＲＡＭ１１に対するバッファメモリ部２１〜２５からの
アクセス要求が調停される。バッファメモリ部２１〜２
５はそれぞれ、ライト要求信号ＲＱＩ、リード要求信号
ＲＱＶ及びＲＱＰ、ライト要求信号ＲＱＤ並びにリード
要求信号ＲＱＡをメモリ制御部１２に供給する。メモリ
バス１３にはまた、オーディオ復号部２７及びＭＰＵ２
８が接続されている。
【００３２】バッファメモリ部２２と２４との間には可
変長復号部３０、逆量子化部３１、逆ＤＣＴ部３２及び
加算部３３がこの順に縦続接続されている。可変長復号
部３０には符号化画像データがバッファメモリ部２２か
ら供給され、加算部３３からバッファメモリ部２４へ復
号された画像データが蓄積される。バッファメモリ部２
３と加算部３３との間には、予測画像生成部３４が接続
されている。予測画像生成部３４は、可変長復号部３０
で分離された動きベクトル及びマクロブロックアドレス
インクリメントなどの情報を受け取り、マクロブロック
アドレスと動きベクトルとで定まる参照画像読出開始ア
ドレスをバッファメモリ部２３に知らせ、バッファメモ
リ部２３はこのアドレスから参照画像データを読み出
す。画像出力部３５には、復号された画像データがバッ
ファメモリ部２５から供給され、ＭＰＵ２８から、文字
データであるユーザデータをグラフィック変換したデー
タが供給される。
変長復号部３０、逆量子化部３１、逆ＤＣＴ部３２及び
加算部３３がこの順に縦続接続されている。可変長復号
部３０には符号化画像データがバッファメモリ部２２か
ら供給され、加算部３３からバッファメモリ部２４へ復
号された画像データが蓄積される。バッファメモリ部２
３と加算部３３との間には、予測画像生成部３４が接続
されている。予測画像生成部３４は、可変長復号部３０
で分離された動きベクトル及びマクロブロックアドレス
インクリメントなどの情報を受け取り、マクロブロック
アドレスと動きベクトルとで定まる参照画像読出開始ア
ドレスをバッファメモリ部２３に知らせ、バッファメモ
リ部２３はこのアドレスから参照画像データを読み出
す。画像出力部３５には、復号された画像データがバッ
ファメモリ部２５から供給され、ＭＰＵ２８から、文字
データであるユーザデータをグラフィック変換したデー
タが供給される。
【００３３】ＭＰＥＧ規格に従って、可変長復号部３
０、逆量子化部３１及び予測画像生成部３４ではマクロ
ブロック単位（１６×１６画素）で処理が行われ、逆Ｄ
ＣＴ部３２ではブロック単位（８×８画素）で処理が行
われる。バッファメモリ部２４では、１マクロブロック
に対しブロック単位で６回処理しても、マクロブロック
単位で処理してもよい。
０、逆量子化部３１及び予測画像生成部３４ではマクロ
ブロック単位（１６×１６画素）で処理が行われ、逆Ｄ
ＣＴ部３２ではブロック単位（８×８画素）で処理が行
われる。バッファメモリ部２４では、１マクロブロック
に対しブロック単位で６回処理しても、マクロブロック
単位で処理してもよい。
【００３４】動画像復号装置１０内の全体の制御は、全
体制御部３６により行われる。本第１実施形態では、同
期式ＲＡＭ１１に対するアクセス権が頻繁に切り替わっ
て同期式ＲＡＭ１１のアクセス効率が低下するのを避け
るため、バッファメモリ部２１〜２５からのアクセス要
求に対し、タイムスロット制御する。バッファメモリ部
２１〜２５の各々に対するアクセス用タイムスロット
は、同期式ＲＡＭ１１に対するアクセスが最も厳しいワ
ーストケースを想定して後述のように予め定められてい
る。ユーザデータ量は、ワーストケースがＭＰＥＧで規
定されていないので、タイムスロット制御から除外する
ことにより、メモリアクセス効率を向上させる。
体制御部３６により行われる。本第１実施形態では、同
期式ＲＡＭ１１に対するアクセス権が頻繁に切り替わっ
て同期式ＲＡＭ１１のアクセス効率が低下するのを避け
るため、バッファメモリ部２１〜２５からのアクセス要
求に対し、タイムスロット制御する。バッファメモリ部
２１〜２５の各々に対するアクセス用タイムスロット
は、同期式ＲＡＭ１１に対するアクセスが最も厳しいワ
ーストケースを想定して後述のように予め定められてい
る。ユーザデータ量は、ワーストケースがＭＰＥＧで規
定されていないので、タイムスロット制御から除外する
ことにより、メモリアクセス効率を向上させる。
【００３５】システム多重分離部４０の構成例を、図２
に示す。ＭＰＥＧ方式の多重化ビットストリームは、符
号化されているビデオビットストリームとオーディオビ
ットストリームとユーザデータビットストリームとが多
重され、パケット化されている。パケットヘッダには、
システムクロックレファランスＳＣＲ、ストリームＩＤ
及びプレゼンテーションタイムスタンプＰＴＳ等の情報
が含まれている。
に示す。ＭＰＥＧ方式の多重化ビットストリームは、符
号化されているビデオビットストリームとオーディオビ
ットストリームとユーザデータビットストリームとが多
重され、パケット化されている。パケットヘッダには、
システムクロックレファランスＳＣＲ、ストリームＩＤ
及びプレゼンテーションタイムスタンプＰＴＳ等の情報
が含まれている。
【００３６】多重化ビットストリームは、シフトレジス
タ４１を介しマルチプレクサ４２に供給される。シフト
レジスタ４１の並列出力は、分離制御回路４３によりユ
ーザデータ識別パターン４４と比較され、分離制御回路
４３から一致信号ＥＱがマルチプレクサ４２の制御入力
端に供給される。シフトレジスタ４１のビット数は、例
えば一連の‘パケットスタートコード’、‘ストリーム
ＩＤ’及び‘パケット長’の全ビット数である。ユーザ
データ識別パターン４４からパケットスタートコードと
ユーザデータのストリームＩＤとが供給される。分離制
御回路４３は比較器、ユーザデータ終了判定用カウンタ
４３１及び一致信号ＥＱを出力するフリップフロップ４
３２を備えている。
タ４１を介しマルチプレクサ４２に供給される。シフト
レジスタ４１の並列出力は、分離制御回路４３によりユ
ーザデータ識別パターン４４と比較され、分離制御回路
４３から一致信号ＥＱがマルチプレクサ４２の制御入力
端に供給される。シフトレジスタ４１のビット数は、例
えば一連の‘パケットスタートコード’、‘ストリーム
ＩＤ’及び‘パケット長’の全ビット数である。ユーザ
データ識別パターン４４からパケットスタートコードと
ユーザデータのストリームＩＤとが供給される。分離制
御回路４３は比較器、ユーザデータ終了判定用カウンタ
４３１及び一致信号ＥＱを出力するフリップフロップ４
３２を備えている。
【００３７】分離制御回路４３は、パケットスタートコ
ードの次のストリームＩＤがユーザデータを示している
ことを比較器で検出すると、該パケット長をカウンタ４
３１にロードし、フリップフロップ４３２をセットして
一致信号ＥＱを活性化する。これにより、マルチプレク
サ４２の出力が図１のバッファメモリ部２０側に切り換
えられる。カウンタ４３１のカウントはクロックでデク
リメントされ、カウントが０になるとフリップフロップ
４３２がリセットされて一致信号ＥＱが不活性になる。
これにより、マルチプレクサ４２の出力が主分離部４５
側に切り換えられる。主分離部４５は、入力ビットスト
リームからシステムタイムクロックＳＴＣなどの同期情
報を分離して図１の全体制御部３６に供給し、また、ス
トームＩＤに基づいて入力ビットストリームをビデオビ
ットストリームとオーディオビットストリームとに分離
し、それぞれ図１のバッファメモリ部２０及び２１に供
給する。
ードの次のストリームＩＤがユーザデータを示している
ことを比較器で検出すると、該パケット長をカウンタ４
３１にロードし、フリップフロップ４３２をセットして
一致信号ＥＱを活性化する。これにより、マルチプレク
サ４２の出力が図１のバッファメモリ部２０側に切り換
えられる。カウンタ４３１のカウントはクロックでデク
リメントされ、カウントが０になるとフリップフロップ
４３２がリセットされて一致信号ＥＱが不活性になる。
これにより、マルチプレクサ４２の出力が主分離部４５
側に切り換えられる。主分離部４５は、入力ビットスト
リームからシステムタイムクロックＳＴＣなどの同期情
報を分離して図１の全体制御部３６に供給し、また、ス
トームＩＤに基づいて入力ビットストリームをビデオビ
ットストリームとオーディオビットストリームとに分離
し、それぞれ図１のバッファメモリ部２０及び２１に供
給する。
【００３８】図３は、バッファメモリ部２２の構成例を
示す。ＦＩＦＯメモリ２２１は、入力ポートと出力ポー
トとを備えた２ポートＲＡＭであり、次の書き込みアド
レス及び読み出しアドレスを保持する入力ポインタＩＰ
及び出力ポインタＯＰを備えている。領域サイズ演算回
路２２２は、この出力ポインタＯＰの値と入力ポインタ
ＩＰの値とに基づいて、未処理データ領域サイズＳを算
出し、比較器２２３に供給する。比較器２２３は出力保
持型であり、領域サイズＳと設定値Ｓ０とを比較し、例
えば図４に示す如く、領域サイズＳが減少してＳ＝Ｓ０
になったことを検出すると、出力ＲＱＶを高レベルにし
てこれを保持する。この状態で、比較器２２３は領域サ
イズＳと設定値（容量）Ｓmaxとを比較し、Ｓ＝Ｓmaxと
なれば出力リード要求信号ＲＱＶを低レベルにリセット
する。
示す。ＦＩＦＯメモリ２２１は、入力ポートと出力ポー
トとを備えた２ポートＲＡＭであり、次の書き込みアド
レス及び読み出しアドレスを保持する入力ポインタＩＰ
及び出力ポインタＯＰを備えている。領域サイズ演算回
路２２２は、この出力ポインタＯＰの値と入力ポインタ
ＩＰの値とに基づいて、未処理データ領域サイズＳを算
出し、比較器２２３に供給する。比較器２２３は出力保
持型であり、領域サイズＳと設定値Ｓ０とを比較し、例
えば図４に示す如く、領域サイズＳが減少してＳ＝Ｓ０
になったことを検出すると、出力ＲＱＶを高レベルにし
てこれを保持する。この状態で、比較器２２３は領域サ
イズＳと設定値（容量）Ｓmaxとを比較し、Ｓ＝Ｓmaxと
なれば出力リード要求信号ＲＱＶを低レベルにリセット
する。
【００３９】このようなリード要求信号ＲＱＶをバッフ
ァメモリ部２２で生成することにより、メモリ制御部１
２での制御が簡単になる。バッファメモリ部２１及び２
３〜２５のいずれも、設定値Ｓ０及び容量Ｓmax以外は
バッファメモリ部２２と同様に構成されている。図１に
おいて、全体制御部３６は、不連続的なシステムタイム
クロックＳＴＣに基づいて連続的なシステムクロックＣ
ＬＫを生成し、このシステムクロックＣＬＫを分周して
仮想水平同期信号ＶＨＳＹＮＣ（復号処理では表示の水
平同期信号と無関係であるので「仮想」を付加した。以
下同様。）を生成し、仮想水平同期信号ＶＨＳＹＮＣを
分周して仮想垂直同期信号ＶＶＳＹＮＣを生成し、これ
らをタイムスロット生成用としてメモリ制御部１２に供
給する。
ァメモリ部２２で生成することにより、メモリ制御部１
２での制御が簡単になる。バッファメモリ部２１及び２
３〜２５のいずれも、設定値Ｓ０及び容量Ｓmax以外は
バッファメモリ部２２と同様に構成されている。図１に
おいて、全体制御部３６は、不連続的なシステムタイム
クロックＳＴＣに基づいて連続的なシステムクロックＣ
ＬＫを生成し、このシステムクロックＣＬＫを分周して
仮想水平同期信号ＶＨＳＹＮＣ（復号処理では表示の水
平同期信号と無関係であるので「仮想」を付加した。以
下同様。）を生成し、仮想水平同期信号ＶＨＳＹＮＣを
分周して仮想垂直同期信号ＶＶＳＹＮＣを生成し、これ
らをタイムスロット生成用としてメモリ制御部１２に供
給する。
【００４０】図５は、メモリ制御部１２の構成例を示
す。システムクロックＣＬＫ及び仮想水平同期信号ＶＨ
ＳＹＮＣはそれぞれカウンタ１２１及び１２２のクロッ
ク入力端ＣＫに供給されて、そのパルスがカウントされ
る。カウンタ１２１及び１２２のリセット入力端ＲＳＴ
にはそれぞれ仮想水平同期信号ＶＨＳＹＮＣ及び仮想垂
直同期信号ＶＶＳＹＮＣが供給され、そのパルスにより
カウントがゼロクリアされる。カウンタ１２１及び１２
２のカウントＣＮＴ及びＣＮＴＨはタイムスロット生成
部１２３に供給される。
す。システムクロックＣＬＫ及び仮想水平同期信号ＶＨ
ＳＹＮＣはそれぞれカウンタ１２１及び１２２のクロッ
ク入力端ＣＫに供給されて、そのパルスがカウントされ
る。カウンタ１２１及び１２２のリセット入力端ＲＳＴ
にはそれぞれ仮想水平同期信号ＶＨＳＹＮＣ及び仮想垂
直同期信号ＶＶＳＹＮＣが供給され、そのパルスにより
カウントがゼロクリアされる。カウンタ１２１及び１２
２のカウントＣＮＴ及びＣＮＴＨはタイムスロット生成
部１２３に供給される。
【００４１】タイムスロットは、タイムスロット生成部
１２３により以下のように定められる。１フレーム期間
（例えば１／３０秒）において、１フレーム分の復号処
理を行えばよい。通常、水平方向に７２０画素あり、こ
の場合、仮想１水平走査期間（１Ｈ）に処理すべきマク
ロブロック数は７２０÷（１６×１６）＝２．８以上で
ある。そこで、本第１実施形態では、１Ｈに３マクロブ
ロックのデータを処理できるように動画像復号装置１０
を設計する。
１２３により以下のように定められる。１フレーム期間
（例えば１／３０秒）において、１フレーム分の復号処
理を行えばよい。通常、水平方向に７２０画素あり、こ
の場合、仮想１水平走査期間（１Ｈ）に処理すべきマク
ロブロック数は７２０÷（１６×１６）＝２．８以上で
ある。そこで、本第１実施形態では、１Ｈに３マクロブ
ロックのデータを処理できるように動画像復号装置１０
を設計する。
【００４２】図６は、カウントＣＮＴとタイムスロット
の区切りとの関係を示す。タイムスロット生成部１２３
は、カウントＣＮＴが０及びＮ１〜Ｎ１０になったこと
を検出して、タイムスロットの区切りを決定する。図６
において、Ｉ及びＤはそれぞれ、図１のバッファメモリ
部２１及び２４から同期式ＲＡＭ１１へデータを転送す
るのに割り当てられるタイムスロットであり、Ｖ、Ｐ及
びＡはそれぞれ、図１の同期式ＲＡＭ１１からバッファ
メモリ部２２、２３及び２５へデータを転送するのに割
り当てられるタイムスロットである。
の区切りとの関係を示す。タイムスロット生成部１２３
は、カウントＣＮＴが０及びＮ１〜Ｎ１０になったこと
を検出して、タイムスロットの区切りを決定する。図６
において、Ｉ及びＤはそれぞれ、図１のバッファメモリ
部２１及び２４から同期式ＲＡＭ１１へデータを転送す
るのに割り当てられるタイムスロットであり、Ｖ、Ｐ及
びＡはそれぞれ、図１の同期式ＲＡＭ１１からバッファ
メモリ部２２、２３及び２５へデータを転送するのに割
り当てられるタイムスロットである。
【００４３】タイムスロット生成部１２３は、図７
（Ａ）に示す如く１Ｈにおいて、タイムスロットＩ及び
Ａを生成しさらにタイムスロットＶ、Ｐ及びＤからなる
タイムスロット群を繰り返し３回生成する。１フレーム
が７２０×４８０画素＝（７２０／１６）×（４８０／
１６）＝４５×３０マクロブロックである場合、４５×
３０／３＝４５０Ｈで１画像分の復号処理を行うことが
できる。したがって、復号処理については、１フレーム
期間に３０Ｈ余る。そこで、図８に示す如く、カウント
ＣＮＴＨが１〜２２５のトップフィールド復号期間の次
に、カウントＣＮＴＨが２２６〜２３９の余り期間を配
置し、カウントＣＮＴＨが２６３〜２８７のボトムフィ
ールド復号期間の次に、カウントＣＮＴＨが４８９〜５
０２の余り期間を配置する。この余り期間では、タイム
スロットＩ及びＡのみ生成すればよい。トップフィール
ド及びボトムフィールドの各々に対応して、カウントＣ
ＮＴＨが２４０〜２６２及び５０３〜２０５の垂直ブラ
ンキング期間がある。この期間では、タイムスロットＩ
のみ生成すればよい。
（Ａ）に示す如く１Ｈにおいて、タイムスロットＩ及び
Ａを生成しさらにタイムスロットＶ、Ｐ及びＤからなる
タイムスロット群を繰り返し３回生成する。１フレーム
が７２０×４８０画素＝（７２０／１６）×（４８０／
１６）＝４５×３０マクロブロックである場合、４５×
３０／３＝４５０Ｈで１画像分の復号処理を行うことが
できる。したがって、復号処理については、１フレーム
期間に３０Ｈ余る。そこで、図８に示す如く、カウント
ＣＮＴＨが１〜２２５のトップフィールド復号期間の次
に、カウントＣＮＴＨが２２６〜２３９の余り期間を配
置し、カウントＣＮＴＨが２６３〜２８７のボトムフィ
ールド復号期間の次に、カウントＣＮＴＨが４８９〜５
０２の余り期間を配置する。この余り期間では、タイム
スロットＩ及びＡのみ生成すればよい。トップフィール
ド及びボトムフィールドの各々に対応して、カウントＣ
ＮＴＨが２４０〜２６２及び５０３〜２０５の垂直ブラ
ンキング期間がある。この期間では、タイムスロットＩ
のみ生成すればよい。
【００４４】タイムスロット生成部１２３は、カウント
ＣＮＴＨの値に基づき、復号期間の各１Ｈで図７（Ａ）
のタイムスロット列を生成し、余り期間の各１Ｈで図７
（Ｂ）のタイムスロット列を生成し、垂直ブランキング
期間の各１Ｈで図７（Ｃ）のタイムスロット列を生成す
る。バッファメモリ部２１へのビデオビットストリーム
は、転送時の転送レートが一定であるので、垂直ブラン
キング期間においても１Ｈに１つのタイムスロットＩを
生成することにより、バッファメモリ部２１に要求され
る容量をできるだけ少なくすることができる。
ＣＮＴＨの値に基づき、復号期間の各１Ｈで図７（Ａ）
のタイムスロット列を生成し、余り期間の各１Ｈで図７
（Ｂ）のタイムスロット列を生成し、垂直ブランキング
期間の各１Ｈで図７（Ｃ）のタイムスロット列を生成す
る。バッファメモリ部２１へのビデオビットストリーム
は、転送時の転送レートが一定であるので、垂直ブラン
キング期間においても１Ｈに１つのタイムスロットＩを
生成することにより、バッファメモリ部２１に要求され
る容量をできるだけ少なくすることができる。
【００４５】タイムスロット生成部１２３は、例えば図
７（Ａ）〜（Ｃ）に示す如く、タイムスロットＩ、Ａ、
Ｖ、Ｐ、Ｄ及びタイムスロット無しをそれぞれタイムス
ロット値ＴＳ＝０〜５と対応させ、タイムスロット値Ｔ
Ｓを要求受付部１２４に供給する。要求受付部１２４
は、タイムスロット値ＴＳが０に変化した時点でライト
要求信号ＲＱＩが高レベルであればこれを受け付け、タ
イムスロット値ＴＳが１に変化した時点でリード要求信
号ＲＱＡが高レベルであればこれを受け付け、タイムス
ロット値ＴＳが２に変化した時点でリード要求信号ＲＱ
Ｖが高レベルであればこれを受け付け、タイムスロット
値ＴＳが３に変化した時点でリード要求信号ＲＱＰが高
レベルであればこれを受け付け、タイムスロット値ＴＳ
が４に変化した時点でライト要求信号ＲＱＤが高レベル
であればこれを受け付ける。そして、受け付けた要求信
号をリード／ライト制御部１２５に供給する。
７（Ａ）〜（Ｃ）に示す如く、タイムスロットＩ、Ａ、
Ｖ、Ｐ、Ｄ及びタイムスロット無しをそれぞれタイムス
ロット値ＴＳ＝０〜５と対応させ、タイムスロット値Ｔ
Ｓを要求受付部１２４に供給する。要求受付部１２４
は、タイムスロット値ＴＳが０に変化した時点でライト
要求信号ＲＱＩが高レベルであればこれを受け付け、タ
イムスロット値ＴＳが１に変化した時点でリード要求信
号ＲＱＡが高レベルであればこれを受け付け、タイムス
ロット値ＴＳが２に変化した時点でリード要求信号ＲＱ
Ｖが高レベルであればこれを受け付け、タイムスロット
値ＴＳが３に変化した時点でリード要求信号ＲＱＰが高
レベルであればこれを受け付け、タイムスロット値ＴＳ
が４に変化した時点でライト要求信号ＲＱＤが高レベル
であればこれを受け付ける。そして、受け付けた要求信
号をリード／ライト制御部１２５に供給する。
【００４６】リード／ライト制御部１２５は、この要求
信号に応答して、この要求信号が低レベルになるまで、
同期式ＲＡＭ１１をアクセスしてこの要求を満たす。図
７（Ａ）は、タイムスロット値ＴＳと要求信号との関係
を示している。この関係は、図７（Ｂ）及び図７（Ｃ）
のタイムスロット列についても同様である。タイムスロ
ット値ＴＳが変化した時点で、対応する要求信号が低レ
ベルになっているとき、並びに、図７（Ｂ）及び図７
（Ｃ）でＴＳ＝５である場合には、画像データ以外の処
理が行われる。すなわち、図１のバッファメモリ部２
０、２６、オーディオ復号部２７又はＭＰＵ２８に対し
バス権が与えられる。音声データ及びユーザデータは、
画像データ量に比し少ないので、このようにしても充分
な処理時間が確保される。
信号に応答して、この要求信号が低レベルになるまで、
同期式ＲＡＭ１１をアクセスしてこの要求を満たす。図
７（Ａ）は、タイムスロット値ＴＳと要求信号との関係
を示している。この関係は、図７（Ｂ）及び図７（Ｃ）
のタイムスロット列についても同様である。タイムスロ
ット値ＴＳが変化した時点で、対応する要求信号が低レ
ベルになっているとき、並びに、図７（Ｂ）及び図７
（Ｃ）でＴＳ＝５である場合には、画像データ以外の処
理が行われる。すなわち、図１のバッファメモリ部２
０、２６、オーディオ復号部２７又はＭＰＵ２８に対し
バス権が与えられる。音声データ及びユーザデータは、
画像データ量に比し少ないので、このようにしても充分
な処理時間が確保される。
【００４７】次に、図７（Ａ）を参照して、１Ｈにおけ
る動画像復号装置１０の動作を説明する。ビデオビット
ストリームがバッファメモリ部２１に蓄積され、ライト
要求信号ＲＱＩが高レベルに遷移する。タイムスロット
生成部１２３によりタイムスロットＩが生成され、要求
受付部１２４によりライト要求信号ＲＱＩが受け付けら
れ、リード／ライト制御部１２５によりバッファメモリ
部２１のデータが同期式ＲＡＭ１１のビデオ符号化デー
タ領域に転送される。
る動画像復号装置１０の動作を説明する。ビデオビット
ストリームがバッファメモリ部２１に蓄積され、ライト
要求信号ＲＱＩが高レベルに遷移する。タイムスロット
生成部１２３によりタイムスロットＩが生成され、要求
受付部１２４によりライト要求信号ＲＱＩが受け付けら
れ、リード／ライト制御部１２５によりバッファメモリ
部２１のデータが同期式ＲＡＭ１１のビデオ符号化デー
タ領域に転送される。
【００４８】バッファメモリ部２５に蓄積された復号画
像データが画像出力部３５で読み出される。画像出力部
３５は、フォーマット変換、表色変換及びアナログ変換
等を行ってビデオ信号ＶＳを生成する。場合により、番
組内容や字幕スーパーなどのユーザデータ（文字デー
タ）をグラフィック変換したデータがＭＰＵ２８から画
像出力部３５へ供給されて、バッファメモリ部２５から
の画像データと合成される。
像データが画像出力部３５で読み出される。画像出力部
３５は、フォーマット変換、表色変換及びアナログ変換
等を行ってビデオ信号ＶＳを生成する。場合により、番
組内容や字幕スーパーなどのユーザデータ（文字デー
タ）をグラフィック変換したデータがＭＰＵ２８から画
像出力部３５へ供給されて、バッファメモリ部２５から
の画像データと合成される。
【００４９】リード要求信号ＲＱＡが高レベルに遷移
し、タイムスロット生成部１２３によりタイムスロット
Ａが生成され、要求受付部１２４によりリード要求信号
ＲＱＡが受け付けられ、リード／ライト制御部１２５に
より同期式ＲＡＭ１１のビデオ復号データ領域のデータ
が１ライン分バッファメモリ部２５に転送される。バッ
ファメモリ部２２に蓄積された１マクロブロックのデー
タが可変長復号部３０で読み出されて、動きベクトルな
どの情報が分離されて予測画像生成部３４に供給され、
次に符号化データが量子化ＤＣＴ係数に変換される。予
測画像生成部３４では上記参照画像読出アドレスをバッ
ファメモリ部２３に供給する。バッファメモリ部２２の
データ蓄積量の低下に応じてリード要求信号ＲＱＶが高
レベルに遷移する。タイムスロット生成部１２３により
タイムスロットＶが生成され、要求受付部１２４により
リード要求信号ＲＱＶが受け付けられ、リード／ライト
制御部１２５により同期式ＲＡＭ１１のビデオ符号化デ
ータ領域のデータがバッファメモリ部２２に転送され
る。
し、タイムスロット生成部１２３によりタイムスロット
Ａが生成され、要求受付部１２４によりリード要求信号
ＲＱＡが受け付けられ、リード／ライト制御部１２５に
より同期式ＲＡＭ１１のビデオ復号データ領域のデータ
が１ライン分バッファメモリ部２５に転送される。バッ
ファメモリ部２２に蓄積された１マクロブロックのデー
タが可変長復号部３０で読み出されて、動きベクトルな
どの情報が分離されて予測画像生成部３４に供給され、
次に符号化データが量子化ＤＣＴ係数に変換される。予
測画像生成部３４では上記参照画像読出アドレスをバッ
ファメモリ部２３に供給する。バッファメモリ部２２の
データ蓄積量の低下に応じてリード要求信号ＲＱＶが高
レベルに遷移する。タイムスロット生成部１２３により
タイムスロットＶが生成され、要求受付部１２４により
リード要求信号ＲＱＶが受け付けられ、リード／ライト
制御部１２５により同期式ＲＡＭ１１のビデオ符号化デ
ータ領域のデータがバッファメモリ部２２に転送され
る。
【００５０】可変長復号部３０の出力が逆量子化部３１
によりＤＣＴ係数に変換され、次に逆ＤＣＴ部３２で空
間領域のデータに変換される。逆ＤＣＴ部３２の出力が
Ｉピクチャー（内部符号化画像）の場合には、予測画像
生成部３４の出力が０であり、逆ＤＣＴ部３２の出力が
Ｐピクチャー（前方向予測符号化画像）又はＢピクチャ
ー（双方向予測符号化画像）の場合には、予測画像生成
部３４は、参照画像をバッファメモリ部２３から読み出
し、予測画像を生成して加算部３３に供給する。
によりＤＣＴ係数に変換され、次に逆ＤＣＴ部３２で空
間領域のデータに変換される。逆ＤＣＴ部３２の出力が
Ｉピクチャー（内部符号化画像）の場合には、予測画像
生成部３４の出力が０であり、逆ＤＣＴ部３２の出力が
Ｐピクチャー（前方向予測符号化画像）又はＢピクチャ
ー（双方向予測符号化画像）の場合には、予測画像生成
部３４は、参照画像をバッファメモリ部２３から読み出
し、予測画像を生成して加算部３３に供給する。
【００５１】バッファメモリ部２２のデータ蓄積量の低
下に応じてリード要求信号ＲＱＰが高レベルに遷移す
る。タイムスロット生成部１２３によりタイムスロット
Ｐが生成され、要求受付部１２４によりリード要求信号
ＲＱＰが受け付けられ、リード／ライト制御部１２５に
より同期式ＲＡＭ１１のビデオ復号データ領域のデータ
がバッファメモリ部２３に転送される。
下に応じてリード要求信号ＲＱＰが高レベルに遷移す
る。タイムスロット生成部１２３によりタイムスロット
Ｐが生成され、要求受付部１２４によりリード要求信号
ＲＱＰが受け付けられ、リード／ライト制御部１２５に
より同期式ＲＡＭ１１のビデオ復号データ領域のデータ
がバッファメモリ部２３に転送される。
【００５２】加算部３３の演算結果が復号画像データと
してバッファメモリ部２４に１マクロブロック分蓄積さ
れる。バッファメモリ部２２のデータ蓄積量の上昇に応
じて、ライト要求信号ＲＱＤが高レベルに遷移する。タ
イムスロット生成部１２３によりタイムスロットＤが生
成され、要求受付部１２４によりライト要求信号ＲＱＤ
が受け付けられ、リード／ライト制御部１２５によりバ
ッファメモリ部２４のデータが同期式ＲＡＭ１１のビデ
オ復号データ領域に転送される。
してバッファメモリ部２４に１マクロブロック分蓄積さ
れる。バッファメモリ部２２のデータ蓄積量の上昇に応
じて、ライト要求信号ＲＱＤが高レベルに遷移する。タ
イムスロット生成部１２３によりタイムスロットＤが生
成され、要求受付部１２４によりライト要求信号ＲＱＤ
が受け付けられ、リード／ライト制御部１２５によりバ
ッファメモリ部２４のデータが同期式ＲＡＭ１１のビデ
オ復号データ領域に転送される。
【００５３】このようにして、１タイムスロット群の期
間（１マクロブロック処理期間）で、１マクロブロック
の符号化データが復号される。この処理が１Ｈに３回繰
り返し行われる。次に、タイムスロット幅、タイムスロ
ット当たりの最大データ転送量及びバッファメモリ部の
記憶容量の決定方法について説明する。
間（１マクロブロック処理期間）で、１マクロブロック
の符号化データが復号される。この処理が１Ｈに３回繰
り返し行われる。次に、タイムスロット幅、タイムスロ
ット当たりの最大データ転送量及びバッファメモリ部の
記憶容量の決定方法について説明する。
【００５４】１マクロブロック当たりのデータ量は処理
部により異なり、この量のデータを処理するのに必要な
時間も処理部により異なる。また、バッファメモリ部と
同期式ＲＡＭ１１間のデータ転送時間は同期式ＲＡＭ１
１のアクセス速度に依存する。図１において、システム
多重分離部４０からバッファメモリ部２１への１画像当
たりのデータ量は圧縮率により大きく異なるが、伝送時
のデータ転送レートは例えば６Ｍｂｐｓと一定であり、
これに基づいて、１Ｈ毎にバッファメモリ部２１から同
期式ＲＡＭ１１へ転送するのに必要な最大データ量、タ
イムスロット幅及びバッファメモリ部２１の容量を定め
る。
部により異なり、この量のデータを処理するのに必要な
時間も処理部により異なる。また、バッファメモリ部と
同期式ＲＡＭ１１間のデータ転送時間は同期式ＲＡＭ１
１のアクセス速度に依存する。図１において、システム
多重分離部４０からバッファメモリ部２１への１画像当
たりのデータ量は圧縮率により大きく異なるが、伝送時
のデータ転送レートは例えば６Ｍｂｐｓと一定であり、
これに基づいて、１Ｈ毎にバッファメモリ部２１から同
期式ＲＡＭ１１へ転送するのに必要な最大データ量、タ
イムスロット幅及びバッファメモリ部２１の容量を定め
る。
【００５５】同期式ＲＡＭ１１からバッファメモリ部２
２への１マクロブロック当たりのデータ転送量は、符号
化データ圧縮度により異なるが、以下のようにワースト
ケースを考えて上記値を定める。 （１）決定方法１ バッファメモリ部２２から可変長復号部３０へのデータ
転送量のワーストケースは、ＭＰＥＧ規格によれば次の
通りである。
２への１マクロブロック当たりのデータ転送量は、符号
化データ圧縮度により異なるが、以下のようにワースト
ケースを考えて上記値を定める。 （１）決定方法１ バッファメモリ部２２から可変長復号部３０へのデータ
転送量のワーストケースは、ＭＰＥＧ規格によれば次の
通りである。
【００５６】１マクロブロックライン中、最大９２１６
ビットのマクロブロック（正確には、９２１６ビットは
ＤＣＴ係数のビット数であり、さらに動きベクトルやマ
クロブロックアドレスなどの制御情報があり、１マクロ
ブロックの最大ビット数はこれより若干増える。）が多
くても２つで、残りのマクロブロックはいずれも、最大
でも４６０８ビットである。１マクロブロックラインが
４５マクロブロックである場合には、１マクロブロック
ラインのメモリ転送量のワーストケースは、９，２１６
ビット×２＋４，６０８ビット×４３＝２１６，５７６
ビットである。したがって、この場合の１マクロブロッ
ク当たりの平均ビット数は２１６，５７６／４５≒４，
８１３ビットとなる。
ビットのマクロブロック（正確には、９２１６ビットは
ＤＣＴ係数のビット数であり、さらに動きベクトルやマ
クロブロックアドレスなどの制御情報があり、１マクロ
ブロックの最大ビット数はこれより若干増える。）が多
くても２つで、残りのマクロブロックはいずれも、最大
でも４６０８ビットである。１マクロブロックラインが
４５マクロブロックである場合には、１マクロブロック
ラインのメモリ転送量のワーストケースは、９，２１６
ビット×２＋４，６０８ビット×４３＝２１６，５７６
ビットである。したがって、この場合の１マクロブロッ
ク当たりの平均ビット数は２１６，５７６／４５≒４，
８１３ビットとなる。
【００５７】２マクロブロックラインでのワーストケー
スでは、最初の１マクロブロックラインの終わりの２マ
クロブロックの各々が９，２１６ビットで、次の１マク
ロブロックラインの初めの２マクロブロックの各々が
９，２１６ビットで、続く１マクロブロックが４，６０
８ビットである。この場合、可変長復号部３０が１マク
ロブロックのデータを処理する毎に同期式ＲＡＭ１１か
らメモリ制御部１２を介しバッファメモリ部２２へ４，
８１３ビット転送するとすると、割り当てられたタイム
スロットＶで可変長復号部３０が処理をスキップしない
ようにするためにバッファメモリ部２２に必要な記憶容
量は、９，２１６ビット×４−４，８１３ビット×３＝
２２，４２５ビットである。このワーストケースの３マ
クロブロック処理期間で、可変長復号部３０が３マクロ
ブロック＝９，２１６ビット×３回処理し、この間にバ
ッファメモリ部２２へ４，８１３ビット×３回補給すれ
ば、次のマクロブロック処理期間の最初においてバッフ
ァメモリ部２２内には、２２，４２５−９，２１６×３
＋４，８１３×３＝９，２１６ビットのデータが残って
いる。次の１マクロブロック処理期間で可変長復号部３
０が９，２１６ビット処理し、４，８１３ビットがバッ
ファメモリ部２２に補給される。したがって、次の１マ
クロブロック処理期間で可変長復号部３０が、４，６０
８ビットを処理することができ、このワーストケースに
対処することができる。
スでは、最初の１マクロブロックラインの終わりの２マ
クロブロックの各々が９，２１６ビットで、次の１マク
ロブロックラインの初めの２マクロブロックの各々が
９，２１６ビットで、続く１マクロブロックが４，６０
８ビットである。この場合、可変長復号部３０が１マク
ロブロックのデータを処理する毎に同期式ＲＡＭ１１か
らメモリ制御部１２を介しバッファメモリ部２２へ４，
８１３ビット転送するとすると、割り当てられたタイム
スロットＶで可変長復号部３０が処理をスキップしない
ようにするためにバッファメモリ部２２に必要な記憶容
量は、９，２１６ビット×４−４，８１３ビット×３＝
２２，４２５ビットである。このワーストケースの３マ
クロブロック処理期間で、可変長復号部３０が３マクロ
ブロック＝９，２１６ビット×３回処理し、この間にバ
ッファメモリ部２２へ４，８１３ビット×３回補給すれ
ば、次のマクロブロック処理期間の最初においてバッフ
ァメモリ部２２内には、２２，４２５−９，２１６×３
＋４，８１３×３＝９，２１６ビットのデータが残って
いる。次の１マクロブロック処理期間で可変長復号部３
０が９，２１６ビット処理し、４，８１３ビットがバッ
ファメモリ部２２に補給される。したがって、次の１マ
クロブロック処理期間で可変長復号部３０が、４，６０
８ビットを処理することができ、このワーストケースに
対処することができる。
【００５８】（２）決定方法２ タイムスロット幅を広くし又はアクセス速度の高いＲＡ
Ｍ１１を用いることにより、１タイムスロットでバッフ
ァメモリ部２２へ９，２１６ビット補給すれば、バッフ
ァメモリ部２２に必要な記憶容量は９，２１６ビット
と、上記の場合よりも少なくなる。
Ｍ１１を用いることにより、１タイムスロットでバッフ
ァメモリ部２２へ９，２１６ビット補給すれば、バッフ
ァメモリ部２２に必要な記憶容量は９，２１６ビット
と、上記の場合よりも少なくなる。
【００５９】（３）決定方法３ また、ＭＰＥＧ規格にはよれば、１ピクチャ当たりの最
大ビット数は１．７５Ｍｂである。１ピクチャが６７５
マクロブロックの場合、１マクロブロック当たりの平均
ビット数は１．７５Ｍｂ／６７５≒２，７１９ビットと
なる。したがって、１タイムスロットでバッファメモリ
部２２へ２，７１９ビット補給するようにしてもよい。
この場合、明らかに（１）の場合よりもバッファメモリ
部２２に必要な記憶容量が大きくなる。
大ビット数は１．７５Ｍｂである。１ピクチャが６７５
マクロブロックの場合、１マクロブロック当たりの平均
ビット数は１．７５Ｍｂ／６７５≒２，７１９ビットと
なる。したがって、１タイムスロットでバッファメモリ
部２２へ２，７１９ビット補給するようにしてもよい。
この場合、明らかに（１）の場合よりもバッファメモリ
部２２に必要な記憶容量が大きくなる。
【００６０】以上の（１）〜（３）のように、１タイム
スロット当たり同期式ＲＡＭ１１からバッファメモリ部
２２へデータ伝送する量が、平均化されて少なくなるほ
ど、バッファメモリ部２２に必要な記憶容量は大きくな
る。バッファメモリ部２３から予測画像生成部３４への
１マクロブロック当たりのデータ転送量は、両方向予測
の場合にワーストケースとなるので、この場合に基づい
て、上記値を定める。
スロット当たり同期式ＲＡＭ１１からバッファメモリ部
２２へデータ伝送する量が、平均化されて少なくなるほ
ど、バッファメモリ部２２に必要な記憶容量は大きくな
る。バッファメモリ部２３から予測画像生成部３４への
１マクロブロック当たりのデータ転送量は、両方向予測
の場合にワーストケースとなるので、この場合に基づい
て、上記値を定める。
【００６１】ビデオビットストリームがバッファメモリ
部２１へ供給されているときのデータ転送レートは定ま
っており、また、バッファメモリ部２５から画像出力部
３５へのデータ転送レートは定まっており、これに基づ
いて、上記値を定める。例えば、ＭＰＵ２８がＲＡＭ１
１内のユーザデータ（文字データ）をグラフィックデー
タに変換してＲＡＭ１１内に書き込んでおき、これを読
み出して画像出力部３５に合成用データとして供給する
場合や、表示画面を２分割して２つの番組を表示させる
場合には、ＲＡＭ１１に対するアクセス回数が増えるの
で、ＲＡＭ１１に対する１タイムスロット当たりのデー
タアクセス量が少なくなって、バッファメモリ部の容量
を大きくする必要がある。そうでない場合には、ＲＡＭ
１１に対する１タイムスロット当たりのデータアクセス
量を多くして、バッファメモリ部の容量を少なくするこ
とにより、製造コストを低減した方が好ましい。
部２１へ供給されているときのデータ転送レートは定ま
っており、また、バッファメモリ部２５から画像出力部
３５へのデータ転送レートは定まっており、これに基づ
いて、上記値を定める。例えば、ＭＰＵ２８がＲＡＭ１
１内のユーザデータ（文字データ）をグラフィックデー
タに変換してＲＡＭ１１内に書き込んでおき、これを読
み出して画像出力部３５に合成用データとして供給する
場合や、表示画面を２分割して２つの番組を表示させる
場合には、ＲＡＭ１１に対するアクセス回数が増えるの
で、ＲＡＭ１１に対する１タイムスロット当たりのデー
タアクセス量が少なくなって、バッファメモリ部の容量
を大きくする必要がある。そうでない場合には、ＲＡＭ
１１に対する１タイムスロット当たりのデータアクセス
量を多くして、バッファメモリ部の容量を少なくするこ
とにより、製造コストを低減した方が好ましい。
【００６２】なお、上記余り期間及び垂直ブランキング
期間で他の処理を行っても余裕期間が確保される場合に
は、バッファメモリの容量を上述の場合よりも少なく
し、バッファメモリに１マクロブロック分のデータ存在
しない場合には処理部で処理をスキップし、これにより
処理がずれて、上記余り期間でも処理を実行するように
してもよい。
期間で他の処理を行っても余裕期間が確保される場合に
は、バッファメモリの容量を上述の場合よりも少なく
し、バッファメモリに１マクロブロック分のデータ存在
しない場合には処理部で処理をスキップし、これにより
処理がずれて、上記余り期間でも処理を実行するように
してもよい。
【００６３】［第２実施形態］図９は、図７（Ａ）に対
応した、本発明の第２実施形態のタイムスロット及びア
クセス要求信号を示す。バッファメモリ部２２への１マ
クロブロックのデータ量が圧縮率により大きく異なる。
そこでこの実施形態では、図５において、要求受付部１
２４に供給されるリード要求信号ＲＱＶをタイムスロッ
ト生成部１２３にも供給している。そして、タイムスロ
ット生成部１２３は、タイムスロットＶのみ、リード要
求信号ＲＱＶが立ち下がった時点でこのタイムスロット
を終了することにより、タイムスロット幅を可変にして
いる。
応した、本発明の第２実施形態のタイムスロット及びア
クセス要求信号を示す。バッファメモリ部２２への１マ
クロブロックのデータ量が圧縮率により大きく異なる。
そこでこの実施形態では、図５において、要求受付部１
２４に供給されるリード要求信号ＲＱＶをタイムスロッ
ト生成部１２３にも供給している。そして、タイムスロ
ット生成部１２３は、タイムスロットＶのみ、リード要
求信号ＲＱＶが立ち下がった時点でこのタイムスロット
を終了することにより、タイムスロット幅を可変にして
いる。
【００６４】これにより、同期式ＲＡＭ１１の同一行に
対し連続アクセスできるデータ量が多くなるので、同期
式ＲＡＭ１１に対するアクセス効率が向上する。 ［第３実施形態］図１０は、図７（Ａ）に対応した、本
発明の第２実施形態のタイムスロット及びアクセス要求
信号を示す。
対し連続アクセスできるデータ量が多くなるので、同期
式ＲＡＭ１１に対するアクセス効率が向上する。 ［第３実施形態］図１０は、図７（Ａ）に対応した、本
発明の第２実施形態のタイムスロット及びアクセス要求
信号を示す。
【００６５】この実施形態では、図７の１水平走査期間
を２水平走査期間とすることにより、タイムスロットＶ
とＰとＤとからなるタイムスロット群を、図７の場合の
２倍の６回繰り返し生成している。これにより、タイム
スロットＩ及びＡについて、同期式ＲＡＭ１１の同一行
に対し連続アクセスできるデータ量が多くなるので、ア
クセス効率が向上する。
を２水平走査期間とすることにより、タイムスロットＶ
とＰとＤとからなるタイムスロット群を、図７の場合の
２倍の６回繰り返し生成している。これにより、タイム
スロットＩ及びＡについて、同期式ＲＡＭ１１の同一行
に対し連続アクセスできるデータ量が多くなるので、ア
クセス効率が向上する。
【００６６】［第４実施形態］図１１は、図１０に対応
した、本発明の第４実施形態のタイムスロット列を示す
図である。この実施形態では、タイムスロットＩ及びＡ
をタイムスロットＶ、Ｐ及びＤのタイムスロット群に含
めることにより、タイムスロットＩ及びＡの周期も１マ
クロブロック処理期間にしている。
した、本発明の第４実施形態のタイムスロット列を示す
図である。この実施形態では、タイムスロットＩ及びＡ
をタイムスロットＶ、Ｐ及びＤのタイムスロット群に含
めることにより、タイムスロットＩ及びＡの周期も１マ
クロブロック処理期間にしている。
【００６７】これにより、バッファメモリ部２１及び２
５の必要な容量を削減することができる。図１１では、
図１０との関係で２水平走査期間について示している
が、１水平走査期間が丁度３マクロブロック処理期間に
等しくなっているので、１水平走査期間についてタイム
スロットを割り当てた場合と同じになる。
５の必要な容量を削減することができる。図１１では、
図１０との関係で２水平走査期間について示している
が、１水平走査期間が丁度３マクロブロック処理期間に
等しくなっているので、１水平走査期間についてタイム
スロットを割り当てた場合と同じになる。
【００６８】［第５実施形態］図１２は、本発明の第５
実施形態のメモリ制御部１２Ａを示す。この回路では、
バッファメモリ部２２から要求受付部１２４へのリード
要求信号ＲＱＶを、割込要求信号ＩＲＱＶとしてタイム
スロット生成部１２３Ａにも供給している。
実施形態のメモリ制御部１２Ａを示す。この回路では、
バッファメモリ部２２から要求受付部１２４へのリード
要求信号ＲＱＶを、割込要求信号ＩＲＱＶとしてタイム
スロット生成部１２３Ａにも供給している。
【００６９】タイムスロット生成部１２３Ａは、図１３
に示す如く、原則としてタイムスロット群からタイムス
ロットＶを除外している。そして、割込要求信号ＩＲＱ
Ｖが活性化されたときのみ例外として、現タイムスロッ
ト終了時点で、タイムスロットＰとＤとの替わりにタイ
ムスロットＶを割り当てたタイムスロット群の生成を開
始している。このタイムスロット群も、１マクロブロッ
ク処理期間を他のそれと等しくしている。そして、タイ
ムスロットＶの両側にタイムスロットＩ及びＡを割り当
てることにより、タイムスロットＩ及びＡの周期を割り
込みによらず一定にして、バッファメモリ部２１及び２
５の容量削減を図っている。
に示す如く、原則としてタイムスロット群からタイムス
ロットＶを除外している。そして、割込要求信号ＩＲＱ
Ｖが活性化されたときのみ例外として、現タイムスロッ
ト終了時点で、タイムスロットＰとＤとの替わりにタイ
ムスロットＶを割り当てたタイムスロット群の生成を開
始している。このタイムスロット群も、１マクロブロッ
ク処理期間を他のそれと等しくしている。そして、タイ
ムスロットＶの両側にタイムスロットＩ及びＡを割り当
てることにより、タイムスロットＩ及びＡの周期を割り
込みによらず一定にして、バッファメモリ部２１及び２
５の容量削減を図っている。
【００７０】なお、本発明には外にも種々の変形例が含
まれる。例えば、図５のカウンタ１２２を用いずに、そ
の出力の替わりにカウンタ１２１の上位ビットを用いて
もよい。また、バッファメモリ部２１〜２５からメモリ
制御部１２へ要求信号を供給しないで、タイムスロット
に対応するバッファメモリ部のアクセスを実行させるよ
うにしてもよい。
まれる。例えば、図５のカウンタ１２２を用いずに、そ
の出力の替わりにカウンタ１２１の上位ビットを用いて
もよい。また、バッファメモリ部２１〜２５からメモリ
制御部１２へ要求信号を供給しないで、タイムスロット
に対応するバッファメモリ部のアクセスを実行させるよ
うにしてもよい。
【００７１】同期式ＲＡＭ１１の替わりに、ページモー
ドなどのように行アドレスを指定し列アドレスを連続的
に変化させることによりアクセス効率がランダムアクセ
スの場合よりも高くなる非同期式ＲＡＭを用いてもよ
い。ＲＡＭ１１はＳＲＡＭであってもよいが、例えば少
なくても１６Ｍｂであるので、記憶密度がＳＲＡＭより
高くて安価なＤＲＡＭの方が実用的である。
ドなどのように行アドレスを指定し列アドレスを連続的
に変化させることによりアクセス効率がランダムアクセ
スの場合よりも高くなる非同期式ＲＡＭを用いてもよ
い。ＲＡＭ１１はＳＲＡＭであってもよいが、例えば少
なくても１６Ｍｂであるので、記憶密度がＳＲＡＭより
高くて安価なＤＲＡＭの方が実用的である。
【図１】本発明の第１実施形態の動画像復号装置の概略
構成とシステム多重分離部とを示すブロック図である。
構成とシステム多重分離部とを示すブロック図である。
【図２】図１中のシステム多重分離部の構成例を示すブ
ロック図である。
ロック図である。
【図３】図１中のバッファメモリ部の構成例を示すブロ
ック図である。
ック図である。
【図４】図３のバッファメモリ部の動作を示すタイムチ
ャートである。
ャートである。
【図５】図１中のメモリ制御部の構成例を示すブロック
図である。
図である。
【図６】図５の回路の動作を示すタイムチャートであ
る。
る。
【図７】（Ａ）は図５の回路の動作を示すタイムチャー
トであり、（Ｂ）及び（Ｃ）は１フレーム期間中の仮想
１水平期走査期間の位置により（Ａ）と異なるタイムス
ロット列を示す図である。
トであり、（Ｂ）及び（Ｃ）は１フレーム期間中の仮想
１水平期走査期間の位置により（Ａ）と異なるタイムス
ロット列を示す図である。
【図８】１フレーム期間におけるタイムスロット列の割
り当てを示す図である。
り当てを示す図である。
【図９】図７（Ａ）に対応した、本発明の第２実施形態
のタイムスロット及びアクセス要求信号を示すタイムチ
ャートである。
のタイムスロット及びアクセス要求信号を示すタイムチ
ャートである。
【図１０】図７（Ａ）に対応した、本発明の第３実施形
態のタイムスロット列を示す図である。
態のタイムスロット列を示す図である。
【図１１】図１０に対応した、本発明の第４実施形態の
タイムスロット列を示す図である。
タイムスロット列を示す図である。
【図１２】本発明の第５実施形態のメモリ制御部を示す
ブロック図である。
ブロック図である。
【図１３】図１１に対応した、本発明の第５実施形態の
タイムスロット列を示す図である。
タイムスロット列を示す図である。
１０ 動画像復号装置 １１ 同期式ＲＡＭ １２、１２Ａ メモリ制御部 １２１、１２２ カウンタ １２３、１２３Ａ タイムスロット生成部 １２５ リード／ライト制御部 １２４ 要求受付部 １３ メモリバス ２０〜２６ バッファメモリ部 ２２１ ＦＩＦＯメモリ ２２２ 領域サイズ演算回路 ２７ オーディオ復号部 ２８ ＭＰＵ ３０ 可変長復号部 ３１ 逆量子化部 ３２ 逆ＤＣＴ部 ３３ 加算部 ３５ 画像出力部 ３６ 全体制御部 ４０ システム多重分離部 Ｉ、Ａ、Ｖ、Ｐ、Ｄ タイムスロット ＲＱＩ、ＲＱＤ ライト要求信号 ＲＱＡ、ＲＱＶ、ＲＱＰ リード要求信号 ＩＲＱＶ 割込要求信号
フロントページの続き (72)発明者 高橋 秀長 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 吉富 耕治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5B057 AA01 CH11 CH14 CH16 5B061 BA01 BB37 RR03 RR05 5C059 KK06 MA05 MA23 MC11 ME01 PP04 RB02 SS30 UA09 UA29 UA33 UA36
Claims (22)
- 【請求項１】 複数の処理部の各々とメモリバスとの間
にバッファメモリ部が接続され、該メモリバスにメモリ
制御部を介しＲＡＭが接続された動画像復号装置であっ
て、 該メモリ制御部は、複数の該バッファメモリ部の各々に
対しタイムスロットを周期的に割り当て、各タイムスロ
ットにおいて、対応する該バッファメモリ部と該ＲＡＭ
との間のアクセスを制御する、ことを特徴とする動画像
復号装置。 - 【請求項２】 多重ビットストリームを複数のビットス
トリームに分離するシステム多重分離部と、順に縦続接
続された可変長復号部、逆量子化部及び逆ＤＣＴ部と、
予測画像生成部と、該逆ＤＣＴ部及び該予測画像生成部
の出力が供給される加算器と、復号画像データに基づい
てビデオ信号を生成する画像出力部と、上記メモリ制御
部が接続されたメモリバスとを有し、 上記バッファメモリ部は、該システム多重分離部の出力
端と該メモリバスとの間に接続された第１バッファメモ
リ部と、該可変長復号部の入力端と該メモリバスとの間
に接続された第２バッファメモリ部と、該予測画像生成
部の入力端と該メモリバスとの間に接続された第３バッ
ファメモリ部と、該加算器の出力端と該メモリバスとの
間に接続された第４バッファメモリ部と、該復号画像出
力部の入力端と該メモリバスとの間に接続された第５バ
ッファメモリ部とを有する、 ことを特徴とする請求項１記載の動画像復号装置。 - 【請求項３】 上記メモリ制御部は、 クロックを計数し計数値が周期的に変化するカウンタ
と、 該カウンタの計数値に基づいて上記タイムスロットを生
成するタイムスロット生成部と、 生成された該タイムスロットにおいて、対応する上記バ
ッファメモリ部と上記ＲＡＭとの間のアクセスを制御す
るリード／ライト制御部と、 を有することを特徴とする請求項２記載の動画像復号装
置。 - 【請求項４】 上記タイムスロット生成部は、タイムス
ロット群を繰り返し生成し、各タイムスロット群は、上
記第２、第３及び第４バッファメモリ部の各々に対する
タイムスロットを有することを特徴とする請求項３記載
の動画像復号装置。 - 【請求項５】 上記タイムスロット生成部はさらに、１
水平走査期間の整数倍の期間に上記第１及び第５バッフ
ァメモリ部に対するタイムスロットをそれぞれ１つ以上
生成することを特徴とする請求項４記載の動画像復号装
置。 - 【請求項６】 上記タイムスロット生成部は、上記第３
及び第４バッファメモリ部に対するタイムスロット幅を
一定にし、上記第２バッファメモリ部に対するタイムス
ロットの終了時点を、該第２バッファメモリ部へのデー
タ格納により該第２バッファメモリ部の空領域が無くな
った時点とすることを特徴とする請求項４又は５記載の
動画像復号装置。 - 【請求項７】 上記タイムスロット生成部は、タイムス
ロット群を繰り返し生成し、各タイムスロット群は、上
記第１〜第５バッファメモリ部の各々に対するタイムス
ロットを有することを特徴とする請求項３記載の動画像
復号装置。 - 【請求項８】 上記第２バッファメモリ部は、その未処
理データ量が減少して設定値になったときに割込要求信
号を上記メモリ制御部に供給し、 上記タイムスロット生成部は、第１タイムスロット群を
繰り返し生成し、各第１タイムスロット群は、上記第１
及び第３〜第５バッファメモリ部の各々に対するタイム
スロットを有し、該タイムスロット生成部はさらに、該
割込要求信号に応答し、現第１タイムスロット群の終了
を待って第２タイムスロット群を生成し、該第２タイム
スロット群は、上記第１、第２及び第５バッファメモリ
部の各々に対するタイムスロットを有する、 ことを特徴とする請求項７記載の動画像復号装置。 - 【請求項９】 上記第１タイムスロット群幅と上記第２
タイムスロット群幅は等しいことを特徴とする請求項８
記載の動画像復号装置。 - 【請求項１０】 上記タイムスロット生成部は、上記タ
イムスロット群を仮想ｋ水平走査期間にｋ×［（１水平
走査線上の画素数）／２５６］個生成し、ここに［］は
括弧内の値の整数部分を意味する、 ことを特徴とする請求項４又は７記載の動画像復号装
置。 - 【請求項１１】 上記メモリ制御部は、上記カウンタの
計数値に基づいて復号処理期間を画像表示期間と対応さ
せ、復号処理における垂直ブランキング期間に相当する
期間において、上記第１バッファメモリ部に対するタイ
ムスロットのみ仮想１水平走査期間に少なくとも１つ生
成し、上記第２〜第５バッファメモリ部に対するタイム
スロットを生成せず、空き時間において、上記ＲＡＭに
対し画像データ以外のデータのアクセスを制御すること
を特徴とする請求項４乃至１０のいずれか１つに記載の
動画像復号装置。 - 【請求項１２】 上記システム多重分離部は、入力ビッ
トストリームをユーザデータ識別パターンと比較してユ
ーザデータを該入力ビットストリームから分離し、該ユ
ーザデータが分離されたビットストリームを上記第１バ
ッファメモリ部に供給することを特徴とする請求項２乃
至１１のいずれか１つに記載の動画像復号装置。 - 【請求項１３】 上記第１〜５バッファメモリ部はいず
れも、 書込アドレス及び読出アドレスをそれぞれ保持する入力
ポインタ及び出力ポインタを備えたバッファメモリと、 該書込アドレス及び読出アドレスに基づいて該バッファ
メモリ内の未処理データ領域又は空領域のサイズを演算
する領域サイズ演算回路と、 該サイズを設定値と比較してアクセス要求信号を生成す
る比較回路と、 を有することを特徴とする請求項２乃至１２のいずれか
１つに記載の動画像復号装置。 - 【請求項１４】 上記比較回路は、未処理データ領域サ
イズが減少して所定値以下になってから該未処理データ
領域サイズが最大値になるまでの間、上記アクセス要求
信号を活性化することを特徴とする請求項１３記載の動
画像復号装置。 - 【請求項１５】 上記メモリ制御部は、上記タイムスロ
ットにおいて、該タイムスロットに対応した上記アクセ
ス要求信号が活性化されているときのみ対応する上記バ
ッファメモリ部と上記ＲＡＭとの間のアクセスを制御す
ることを特徴とする請求項１４記載の動画像復号装置。 - 【請求項１６】 上記メモリ制御部は、上記タイムスロ
ットの開始時点において該タイムスロットに対応した上
記アクセス要求信号が不活性であるとき、該タイムスロ
ットを、上記ＲＡＭに対し画像データ以外のデータのア
クセスを制御することを特徴とする請求項１５記載の動
画像復号装置。 - 【請求項１７】 上記第２バッファメモリ部は、少なく
とも、１マクロブロックの符号化データの規格上許容最
大量の記憶容量を有し、 該第２バッファメモリ部に対する上記タイムスロットの
幅は、少なくとも、上記ＲＡＭから該最大量のデータを
読み出して該第２バッファメモリ部へ転送するのに必要
な時間であることを特徴とする請求項２乃至１６のいず
れか１つに記載の動画像復号装置。 - 【請求項１８】 上記第２バッファメモリ部は、少なく
とも、〔（１マクロブロックの符号化データの規格上許
容最大量）×（該許容最大量のマクロブロックが１マク
ロブロックライン中に含まれる数Ｎ）−Ａ×（Ｎ−
１）〕の記憶容量を有し、ここにＡ＝（１マクロブロッ
クラインの符号化データの規格上許容最大量）／（１マ
クロブロックラインのマクロブロック数）であり、 該第２バッファメモリ部に対する上記タイムスロットの
幅は、少なくとも、上記ＲＡＭから量Ａのデータを読み
出して該第２バッファメモリ部へ転送するのに必要な時
間であることを特徴とする請求項２乃至１６のいずれか
１つに記載の動画像復号装置。 - 【請求項１９】 複数の処理部がメモリ制御部を介して
同期式メモリをアクセスする動画像復号方法において、 複数の該処理部の各々と該ＲＡＭとの間に各々備えられ
たバッファメモリ部を用意し、 複数の該バッファメモリ部の各々に対しタイムスロット
を周期的に割り当て、 各タイムスロットにおいて、対応する該バッファメモリ
部と該ＲＡＭとの間のアクセスを許可する、 ことを特徴とする動画像復号方法。 - 【請求項２０】 上記ＲＡＭに対するアクセスが最も厳
しいワーストケースを想定してタイムスロットを定める
ことを特徴とする請求項１９記載の動画像復号方法。 - 【請求項２１】 復号処理期間を画像表示期間と対応さ
せて上記タイムスロットを生成することを特徴とする請
求項２０記載の動画像復号方法。 - 【請求項２２】 上記タイムスロット群を仮想ｋ水平走
査期間にｋ×［（１水平走査線上の画素数）／２５６］
個生成し、ここに［］は括弧内の値の整数部分を意味す
る、 ことを特徴とする請求項２１記載の動画像復号方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22351498A JP4319268B2 (ja) | 1998-08-07 | 1998-08-07 | 動画像復号方法及び装置 |
| US09/365,865 US6658154B2 (en) | 1998-08-07 | 1999-08-03 | Method and device for decoding moving picture |
| DE1999135604 DE19935604B4 (de) | 1998-08-07 | 1999-08-03 | Vorrichtung zum Decodieren eines Bewegungsbildes |
| KR19990032215A KR100555284B1 (ko) | 1998-08-07 | 1999-08-06 | 동화상 복호 방법 및 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22351498A JP4319268B2 (ja) | 1998-08-07 | 1998-08-07 | 動画像復号方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000057318A true JP2000057318A (ja) | 2000-02-25 |
| JP4319268B2 JP4319268B2 (ja) | 2009-08-26 |
Family
ID=16799342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22351498A Expired - Fee Related JP4319268B2 (ja) | 1998-08-07 | 1998-08-07 | 動画像復号方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6658154B2 (ja) |
| JP (1) | JP4319268B2 (ja) |
| KR (1) | KR100555284B1 (ja) |
| DE (1) | DE19935604B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007257362A (ja) * | 2006-03-23 | 2007-10-04 | Sony Corp | 記憶装置及びそのアクセス制御方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100356897B1 (ko) * | 2000-03-30 | 2002-10-19 | 주식회사 텔레게이트 | 휴대용 데이터 저장 장치 |
| US6614438B1 (en) * | 2000-05-30 | 2003-09-02 | Koninlijke Philips Electronics N.V. | Data-processing arrangement for processing different types of data |
| JP4208398B2 (ja) * | 2000-10-05 | 2009-01-14 | 株式会社東芝 | 動画像復号再生装置、動画像復号再生方法及びマルチメディア情報受信装置 |
| US7440476B1 (en) * | 2003-06-27 | 2008-10-21 | Zoran Corporation | Method and apparatus for video capture |
| JP4361435B2 (ja) * | 2004-07-14 | 2009-11-11 | 株式会社エヌ・ティ・ティ・ドコモ | 動画像復号方法、動画像復号プログラム、動画像復号装置、動画像符号化方法、動画像符号化プログラム及び動画像符号化装置 |
| TWI266539B (en) * | 2005-01-13 | 2006-11-11 | Via Tech Inc | Decoding device with multi-buffers |
| DE102005004464A1 (de) * | 2005-01-31 | 2006-10-26 | Robert Bosch Gmbh | Verfahren zur Speicherung von Botschaften in einem Botschaftsspeicher und Botschaftsspeicher |
| TWI325274B (en) * | 2006-10-12 | 2010-05-21 | Ind Tech Res Inst | Method for mapping memory addresses, memory accessing apparatus and method thereof |
| JP4793933B2 (ja) * | 2007-03-12 | 2011-10-12 | 任天堂株式会社 | 画像処理プログラムおよび画像処理装置 |
| US9087260B1 (en) * | 2012-01-03 | 2015-07-21 | Google Inc. | Hierarchical randomized quantization of multi-dimensional features |
| US9276989B2 (en) * | 2012-03-30 | 2016-03-01 | Adobe Systems Incorporated | Buffering in HTTP streaming client |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04256298A (ja) * | 1991-02-08 | 1992-09-10 | Toshiba Corp | 動画像符号化装置 |
| JPH05268590A (ja) * | 1992-03-17 | 1993-10-15 | Nec Corp | 動画像符号化復号化回路 |
| DE69330043T2 (de) * | 1992-10-28 | 2001-07-19 | Victor Company Of Japan | Kodiervorrichtung und -verfahren mit variablen Übertragungsraten |
| JP2503853B2 (ja) * | 1992-12-16 | 1996-06-05 | 日本電気株式会社 | 動画像復号システム |
| US6104751A (en) * | 1993-10-29 | 2000-08-15 | Sgs-Thomson Microelectronics S.A. | Apparatus and method for decompressing high definition pictures |
| US5880786A (en) * | 1994-06-15 | 1999-03-09 | Hitachi, Ltd. | Apparatus for picture decoding having frame memories commonly connected to one data bus and one address bus |
| ES2247626T3 (es) * | 1996-04-12 | 2006-03-01 | Sony Corporation | Descodificador de datos y metodo de descodificacion de datos. |
| JP3743060B2 (ja) * | 1996-07-22 | 2006-02-08 | ヤマハ株式会社 | 自動録画装置 |
| US6219381B1 (en) * | 1997-05-26 | 2001-04-17 | Kabushiki Kaisha Toshiba | Image processing apparatus and method for realizing trick play |
| US6088047A (en) * | 1997-12-30 | 2000-07-11 | Sony Corporation | Motion compensated digital video decoding with buffered picture storage memory map |
| JPH11136681A (ja) * | 1997-10-30 | 1999-05-21 | Fujitsu Ltd | 動画像復号装置及び方法 |
-
1998
- 1998-08-07 JP JP22351498A patent/JP4319268B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-03 DE DE1999135604 patent/DE19935604B4/de not_active Expired - Fee Related
- 1999-08-03 US US09/365,865 patent/US6658154B2/en not_active Expired - Lifetime
- 1999-08-06 KR KR19990032215A patent/KR100555284B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007257362A (ja) * | 2006-03-23 | 2007-10-04 | Sony Corp | 記憶装置及びそのアクセス制御方法 |
| JP4609356B2 (ja) * | 2006-03-23 | 2011-01-12 | ソニー株式会社 | 記憶装置及びそのアクセス制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030169929A1 (en) | 2003-09-11 |
| KR100555284B1 (ko) | 2006-03-03 |
| KR20000017121A (ko) | 2000-03-25 |
| US6658154B2 (en) | 2003-12-02 |
| DE19935604A1 (de) | 2000-02-10 |
| JP4319268B2 (ja) | 2009-08-26 |
| DE19935604B4 (de) | 2006-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5623311A (en) | MPEG video decoder having a high bandwidth memory | |
| US5809538A (en) | DRAM arbiter for video decoder | |
| US5829007A (en) | Technique for implementing a swing buffer in a memory array | |
| EP0731422B1 (en) | Moving picture decoding circuit | |
| EP0710029B1 (en) | Signal processor for encoding and decoding | |
| US5488695A (en) | Video peripheral board in expansion slot independently exercising as bus master control over system bus in order to relief control of host computer | |
| US5880786A (en) | Apparatus for picture decoding having frame memories commonly connected to one data bus and one address bus | |
| US6119213A (en) | Method for addressing data having variable data width using a fixed number of bits for address and width defining fields | |
| JP2000057318A (ja) | 動画像復号方法及び装置 | |
| GB2311434A (en) | Image decompressing apparatus with efficient image data storage | |
| EP1602240A2 (en) | Array arrangement for memory words and combination of video prediction data for an effective memory access | |
| US5752266A (en) | Method controlling memory access operations by changing respective priorities thereof, based on a situation of the memory, and a system and an integrated circuit implementing the method | |
| JPH08305860A (ja) | 画像復号表示装置 | |
| JPH10178644A (ja) | 動画像復号装置 | |
| JPH1198099A (ja) | データ多重化方法および装置 | |
| JP2003122705A (ja) | デジタルカメラ | |
| JP4126959B2 (ja) | データ転送システム、およびアクセスモニタ装置 | |
| JPH08314793A (ja) | メモリアクセス制御方法および該方法を適用した半導体集積回路および画像復号装置 | |
| JP2002027477A (ja) | Ｍｐｅｇ画像処理装置およびそのデータ転送方法 | |
| JP2006115168A (ja) | 画像復号装置および画像表示装置 | |
| JP2008054183A (ja) | 動画像処理方法及び動画像処理装置 | |
| KR100288141B1 (ko) | 엠펙 비디오 인코더의 메모리 접속 장치 | |
| JPH10322643A (ja) | 画像データ処理方法及び装置 | |
| KR100281567B1 (ko) | 비디오 인코더의 스케쥴링 방법 | |
| Wang et al. | SDRAM bus schedule of HDTV video decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090130 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090528 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140605 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |