JP2003122705A - デジタルカメラ - Google Patents

Abstract

(57)【要約】 【課題】 従来のデジタルカメラでは、画像メモリのア
クセス速度が不十分であったり、メモリ制御が複雑であ
るため、CCDデータ取り込み、Y/C分離処理、モニター表
示処理、JPEG圧縮処理、外部メディア記録処理などの複
数の信号処理を並列に処理することが困難であり、トー
タルとしての信号処理時間が長くかかってしまうという
問題があった。 【解決手段】 本発明は、撮像素子の出力をデジタル化
する撮像回路と、デジタル化された映像信号を処理する
複数の信号処理回路と、前記複数の信号処理回路からの
メモリアクセス要求を調停するアービタと、メモリアク
セスを中継するメモリ制御回路と、メインメモリを備
え、アービタは予め定められた優先順位に従って最も優
先度の高い要求信号に応じてアクセス許可信号を出力
し、アクセス許可を受けた信号処理回路がメモリ制御回
路を介してメインメモリにアクセスする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は効率のよい画像メモ
リの制御により、画像信号処理時間を向上させたデジタ
ルカメラを提供することを目的とする。

【０００２】

【従来の技術】デジタルカメラで静止画もしくは動画を
撮影する際に、CCDデータ取り込み処理、輝度信号と色
差信号への分離処理（Y/C分離処理）、液晶モニターへ
の表示処理、JPEG圧縮処理、記録メディアへの記録処理
等の各信号処理において、各信号処理間で発生するデー
タを一時的に画像メモリに蓄積させて処理を行うことは
一般的である。

【０００３】

【発明が解決しようとする課題】従来のデジタルカメラ
ではこれらの処理を、画像メモリのアクセス速度が不十
分であったり、複数の画像処理により発生するメモリア
クセスを並列に処理することが複雑であるため、まずCC
Dデータ出力に同期して決められた期間内に終了させる
必要があるCCDデータ取り込みを優先して行い、１画面
分のCCDデータを画像メモリへの取り込み、その後１画
面分のY/C分離処理を行い、１画面分のY色差信号を画像
メモリへ取り込み、その後モニター表示処理、JPEG圧縮
処理、外部メディアへの記録処理などを行っていた。そ
のため、トータルとしての信号処理時間が長くかかって
しまうという問題があった。

【０００４】

【課題を解決するための手段】本発明は、撮像素子の出
力をデジタル化する撮像回路と、デジタル化された映像
信号を処理する複数の信号処理回路と、前記複数の信号
処理回路からのメモリアクセス要求を調停するアービタ
と、メモリアクセスを中継するメモリ制御回路と、メイ
ンメモリを備え、前記アービタはメモリアクセス要求信
号に応じて、予め定められた優先順位に従って最も優先
度の高い要求信号に対してアクセス許可信号を出力し、
アクセス許可を受けた信号処理回路がメモリ制御回路を
介してメインメモリにアクセスを行う。

【０００５】また前記複数の信号処理回路は、メモリア
クセスするデータを蓄えるバッファメモリを持ち信号処
理はバッファメモリ上のデータに対して行う。

【０００６】前記優先順位を決定する一つの方法として
は、メモリアクセスを一定時間内に終了させる必要があ
る信号処理回路に対しては上位の順位を与え、メモリア
クセスの遅延が許される信号処理回路に対しては下位の
順位を与える。

【０００７】また前記優先順位を決定する別の方法とし
ては、単位時間内にアクセスするデータ量がより多い信
号処理に対しては上位の順位を与え、単位時間内にアク
セスするデータ量がより少ない信号処理に対しては、下
位の順位を与える。

【０００８】１回の前記アクセス許可信号によって選択
された信号処理回路が行うメモリアクセス期間は予め決
められた一定期間与える。

【０００９】また１回の前記アクセス許可信号によって
選択された信号処理回路が行うメモリアクセス期間を与
える別の方法は、信号処理回路が単位時間内にアクセス
するデータ量に比例して信号処理毎に決められた期間与
える。

【００１０】前記前記複数の信号処理回路は各信号処理
回路毎に、１つもしくは２つのメモリアクセス要求信号
を持ち、１つだけメモリアクセス要求信号を持つ信号処
理回路は、バッファメモリ上の未処理のデータが一定量
を下回った場合、またはバッファメモリ上の処理済みの
データが一定量を上回った場合にメモリアクセス要求信
号を出力する。また、２つのメモリアクセス要求信号を
持つ信号処理回路は、バッファメモリ上の未処理のデー
タが第一の閾値を下回った場合、またはバッファメモリ
上の処理済みのデータが第一の閾値を上回った場合に第
一のメモリアクセス要求信号を出力し、バッファメモリ
上の未処理のデータが第一の閾値より小さい第二の閾値
を下回った場合、またはバッファメモリ上の処理済みの
データが第一の閾値より大きい第二の閾値を上回った場
合に第二のメモリアクセス要求信号を出力し、前記アー
ビタにおいては、第一のメモリアクセス要求信号に対し
ては下位の順位を与え、第二のメモリアクセス要求信号
に対しては上位の順位を与えた優先順位に従ってアクセ
ス許可信号を出力する。以上の様な手段により本発明
は、効率のよいメモリ制御により、複数の信号処理の並
列処理を実現させ、信号処理時間の向上により、撮影間
隔の短縮、高速連写機能、撮影データの液晶モニターへ
の表示速度などを向上させたデジタルカメラを提供でき
る。

【００１１】

【発明の実施の形態】（具体的な実施の形態） （実施の形態１）本実施の形態は、効率のよいメモリ制
御により、複数の信号処理の並列処理を実現させ、信号
処理時間の向上により、撮影間隔の短縮、高速連写機
能、撮影データの液晶モニターへの表示速度などを向上
させたデジタルカメラを実現するものである。

【００１２】以下、本発明の実施の形態１を図に基づい
て説明する。

【００１３】図１は、本発明の実施の形態１に係るデジ
タルカメラの構成図である。

【００１４】図１において、１０１は撮像素子の出力を
デジタル化する撮像回路であり、１０２はメインメモリ
にデータを書き込むもしくは、読み出す必要がある複数
の信号処理回路である。１０３は１０２の信号処理回路
からのメモリアクセス要求を調停するアービタであり、
１０４は１０２の信号処理回路からのメモリアクセスを
中継するメモリ制御回路であり、１０５はメインメモリ
であり１０６は撮像データに対するの信号処理後最終的
に生成された画像ファイルを保存する、記録メディアで
ある。

【００１５】１１０は複数の信号処理回路１０２からの
メモリアクセス要求信号であり、１１１はアービタ１０
３からのメモリアクセス許可信号である。１１２は複数
の信号処理回路１０２の各信号処理回路から出力される
メインメモリへのメモリアドレスであり、１１３はメモ
リ制御回路を中継して、メインメモリ１０５と複数の信
号処理回路１０２間のデータ転送である。

【００１６】１１４はアービタ１０３からメモリアクセ
ス許可が与えられた信号処理回路とメインメモリ間でデ
ータ転送ができるようにメモリ制御回路１０４で切り換
える、メモリアクセス切り換え信号である。１１５はメ
モリ制御回路１０４からメインメモリ１０５に与えるメ
モリアドレスであり、１１６はメモリ制御回路１０４と
メインメモリ１０５間のデータ転送であり、１１７はメ
モリ制御回路１１７からメインメモリ１０５に与えるコ
マンドである。

【００１７】アービタ１０３は複数の信号処理回路１０
２からのメモリアクセス要求信号に応じて信号処理回路
にアクセス許可信号を出力し、アクセス許可を受けた信
号処理回路がメモリ制御回路を介してメインメモリにア
クセスする構成になっている。

【００１８】図２に図１中のアービタ１０３の構成を示
す。

【００１９】アービタ１０３では、優先順位判定回路２
０１において、あらかじめ定められた優先順位に従って
複数の信号処理回路１０２の中で、最も優先度の高いメ
モリアクセス要求信号に対してアクセス許可信号を出
し、アクセス許可信号によって選択された信号処理回路
はメモリ制御回路を介してメモリアクセスを行う。

【００２０】このような請求項１の発明により、メモリ
アクセス要求をアービタ１０３によって統合して制御す
ることにより、１つのメインメモリに対して複数のメモ
リ制御手段をもつことなく簡単にメインメモリを制御で
き、複数の信号処理回路から同時にメモリアクセス、要
求が発生した場合でも、優先度の高い信号処理を優先し
て処理することができる。

【００２１】アクセス許可信号によって選択された信号
処理回路が行うメモリアクセスは、予め決められた一定
期間であり、アービタ１０３は一定期間事に、その時点
で最も優先順位が高い要求信号に応じてアクセス許可信
号を出力する。

【００２２】このような請求項２の発明により、一定時
間の短いタイムサイクルでメモリアクセスを切り換える
ことで、１つの信号処理で長い時間メインメモリとアク
セスすることがないため、優先順位の低い信号処理のメ
モリアクセスが長く待たされることがなく、複数の信号
処理を破綻することなく処理することができる。

【００２３】図３にメモリ制御回路１０４の構成を示
す。

【００２４】図３において、３０１はメモリアドレス切
換え処理回路であり、アービタによってアクセス許可が
与えられた信号処理回路からのメモリアドレスをメイン
メモリに与えるように切り換える構成になっている。３
０２はメモリデータ切換え処理回路であり、アービタに
よってアクセス許可が与えられた信号処理回路とメイン
メモリ間でデータやりとりの処理を行う回路である。３
０３はメモリコマンド生成回路であり、アービタによっ
てアクセス許可が与えられた信号処理回路が、書き込み
処理を行うか、読み出し処理を行うかに応じて切り換え
を行う回路である。メモリ制御回路１０４では、アービ
タ１０３から出力されたメモリアクセス切り換え信号に
よって、メモリアクセスが許可された信号処理回路がメ
インメモリとアクセスできるように切り換える構成にな
っている。

【００２５】図４に複数の信号処理回路１０２中の各信
号処理回路の構成を示す。図４において、４０１は信号
処理部、４０２はバッファメモリ、４０３はバッファメ
モリ制御回路、４０４はメモリアドレス発生回路であ
る。

【００２６】図４において、複数の信号処理回路１０２
中の各信号処理回路がメモリ制御回路１０４を中継し
て、メインメモリに書き込む処理を行う際には、信号処
理部４０１での信号処理後のデータを一旦バッファメモ
リ４０２に蓄え、バッファメモリ４０２上のデータが一
定量を上回った場合にバッファメモリ制御回路４０３は
アービタ１０３にアクセス要求信号を出力する。アービ
タによってアクセス要求が受け付けられ、メモリアクセ
スが許可されると、バッファメモリからのデータ読み出
しとメインメモリへデータを書き込むためのメモリアド
レスを出力する。

【００２７】このような請求項３の発明により、バッフ
ァメモリ上の未処理のデータが一定量を下回った場合、
またはバッファメモリ上の処理済みのデータが一定量を
上回った場合にメモリアクセス要求信号を出力してアク
セス権を獲得し、その上で信号処理回路が必要とするデ
ータのメインメモリからの取り込み、またはバッファメ
モリ上の処理済のデータのメインメモリへの吐き出しを
行うことにより、バッファメモリ上に信号処理回路が必
要とするデータがあり、かつ信号処理済みのデータを蓄
える余裕がある状態が自動的に維持されるので、メモリ
アクセスしていない期間も継続的に信号処理する事が可
能になる。

【００２８】また図４において、複数の信号処理回路１
０２中の各信号処理回路がメモリ制御回路１０４を中継
して、メインメモリからデータを読み出す処理を行う際
には、メインメモリから読み出したデータを一旦バッフ
ァメモリ４０２に蓄え、バッファメモリ４０２上のデー
タが一定量を下回った場合にバッファメモリ制御回路４
０３はアービタ１０３にアクセス要求信号を出力する。
アービタによってアクセス要求が受け付けられ、メモリ
アクセスが許可されると、バッファメモリへのデータ書
き込みとメインメモリからデータを読み出すためのメモ
リアドレスを出力する。

【００２９】複数の信号処理回路から同時にメモリアク
セス要求があった場合の優先順位の決め方は、一定時間
内に終了させる必要がある信号処理に関するものには上
位の順位を与え、メモリアクセスの遅延が許される信号
処理に対しては、下位の順位を与える。

【００３０】このような請求項４の発明により、メモリ
アクセスを一定時間内に終了させる必要がある信号処理
回路が破綻をきたさない様に処理でき、優先順位が高い
メモリアクセスがアクセスしない空き時間に、優先順位
が低いメモリアクセスが受け付けられるため、メモリア
クセスの空き時間を無くし、効率のよい複数の信号処理
を並列に行うことができる。

【００３１】信号処理回路１０２が持つバッファメモリ
４０２が十分に大きければ、メモリアクセスが間欠的で
あっても信号処理が停止することは無いが、必要以上の
バッファメモリを持つことは信号処理回路のコストを引
き上げることになるので、容量の最適化が必要である。

【００３２】よって、同時に発生するメモリアクセス要
求のうち２つ以上が一定時間内に終了させる必要がある
信号処理に関するものであったり、メモリアクセスの遅
延が許される信号処理に関するメモリアクセスの場合に
は、単位時間内にアクセスするデータ量がより多い信号
処理回路に対しては上位の順位を与え、単位時間内にア
クセスするデータ量がより少ない信号処理に対しては、
下位の順位を与える。

【００３３】このような請求項５の発明により、同期間
のメモリアクセス待ち時間において、単位時間内にアク
セスするデータ量がより多い信号処理回路の方が多くの
バッファ容量を必要とするため、単位時間内にアクセス
するデータ量がより多い信号処理回路に対しては上位の
順位を与えることで、バッファメモリの容量を抑えるこ
とができる。

【００３４】また、複数の信号処理回路１０２からのメ
モリアクセス要求が同時に発生し、最も高い優先順位の
信号処理回路がメモリアクセスしてから、順々に優先順
位の高いものからメモリアクセスし、最も優先順位が低
い信号処理回路がメモリアクセスするまでに各信号処理
回路が１回ずつメモリアクセスするような場合には、メ
モリアクセス要求を出してからメモリアクセス許可が与
えられるまでの時間の最大値、即ち最大待ち時間は信号
処理回路に与えられた順位に比例する。全期間を通して
信号処理回路を動作させ続ける為には、最大待ち時間の
間に信号処理回路が処理するデータをバッファメモリが
蓄える必要があるので、結局、バッファメモリとしては
信号処理回路のデータ処理の速度と、信号処理回路に与
えられた順位の積に比例した容量を備える必要がある。

【００３５】このような請求項６の発明により、信号処
理回路が持つバッファメモリの容量を必要最小限に抑え
ることができる。

【００３６】実際に複数のメモリアクセス要求が発生し
た場合の制御方法について、図５を用いて信号処理回路
A１０２１と信号処理回路B１０２２と信号処理回路C１
０２３から同時にメモリアクセス要求が発生した場合に
ついて説明する。信号処理回路A１０２１と信号処理回
路B１０２２と信号処理回路C１０２３から発生するメモ
リアクセス要求をそれぞれ要求A、要求B、要求Cとす
る。ここで、１回のメモリアクセス許可信号によって選
択された信号処理回路が行うメモリアクセス時間をTと
し、信号処理回路A１０２１と信号処理回路B１０２２と
信号処理回路C１０２３の単位時間当たりのデータ処理
量をそれぞれ、K、L、Mとし、メインメモリの処理速度
をNとする。

【００３７】ここで、上記３つの信号処理を破綻なく行
うための条件として、K＋L＋M＜Nを満足するメインメモ
リの処理速度が必要である。説明を簡単にするため、信
号処理回路A１０２１と信号処理回路B１０２２と信号処
理回路C１０２３はそれぞれメインメモリに書き込み処
理を行うものとし、それぞれのバッファメモリに、T期
間にメインメモリが処理するデータ量つまり、N×Tがバ
ッファメモリ上に蓄積されたらアービタに対して、メモ
リアクセス要求を出す。ここで、信号処理回路A１０２
１と信号処理回路B１０２２と信号処理回路C１０２３の
信号処理回路からのメモリアクセス要求をそれぞれ要求
A、要求B、要求Cとし、優先順位が要求A、要求B、要求C
の順番で与えられているとする。

【００３８】この様な条件において、メモリアクセス要
求と、メモリアクセス許可と、メインメモリとのデータ
アクセスの関係について、図５に示す。図５において優
先順位の判定はt=０時に最初の優先順位判定が行われ、
以降T期間毎に優先順位の判定を行う。また図５中のt=t
０において、信号処理回路A１０２１と信号処理回路B１
０２２と信号処理回路C１０２３上のバッファメモリに
おいてN×Tのデータ量が蓄積されたため、同時にメモリ
アクセス要求を出すものとする。図５では、説明を簡単
にするためにK=４、L=２、M=１、N=８の場合について説
明するが、本発明はこれに限られるものではない。

【００３９】t=T時において、要求A、要求B、要求Cの要
求が発生しており、この場合、優先順位が一番高い、要
求Aが受け付けられ、要求Aへのアクセス許可信号がHIに
なり、信号処理回路A１０２１はメインメモリにデータ
の書き込み処理を行う。要求Aのアクセス許可信号がHI
になったら、直後に要求AをLOに落とす。t=T時におい
て、要求Aが受け付けられたため、信号処理回路A１０２
１上のバッファメモリ上にN×Tのデータ量が蓄積される
のは、t=t０からN/K×T＝８/４T＝２T経過したt=t１の
タイミングにおいて要求Aを出す。

【００４０】t=２T時において、要求B、要求Cの要求が
発生しており、この場合、優先順位が一番高い、要求B
が受け付けられ、要求Bへのアクセス許可信号がHIにな
り、信号処理回路B１０２２はメインメモリにデータの
書き込み処理を行う。要求Aのアクセス許可信号がHIに
なったら、直後に要求BをLOに落とす。t=２T時におい
て、要求Bが受け付けられたため、信号処理回路B１０２
２上のバッファメモリ上にN×Tのデータ量が蓄積される
のは、t=t０からN/L×T＝８/２T＝４T経過したt=t２の
タイミングにおいて要求Bを出す。

【００４１】t=３T時において、要求A、要求Cの要求が
発生しており、この場合、優先順位が一番高い、要求A
が受け付けられ、要求Aへのアクセス許可信号がHIにな
り、信号処理回路A１０２１はメインメモリにデータの
書き込み処理を行う。要求Aのアクセス許可信号がHIに
なったら、直後に要求AをLOに落とす。t=３T時におい
て、要求Aが受け付けられたため、信号処理回路A１０２
１上のバッファメモリ上にN×Tのデータ量が蓄積される
のは、t=t０からN/K×T+t１＝８/４T+２T＝４T経過した
t=t２のタイミングにおいて要求Aを出す。

【００４２】t=４T時において、要求Cの要求だけが発生
しており、この場合、要求Cが受け付けられ、要求Cへの
アクセス許可信号がHIになり、信号処理回路C１０２３
はメインメモリにデータの書き込み処理を行う。要求C
のアクセス許可信号がHIになったら、直後に要求CをLO
に落とす。t=４T時において、要求Cが受け付けられたた
め、信号処理回路C１０２３上のバッファメモリ上にN×
Tのデータ量が蓄積されるのは、t=t０からN/M×T＝８/
１T＝８T経過したt=t４のタイミングにおいて要求Cを出
す。

【００４３】t=５T時において、要求A、要求Bの要求が
発生しており、この場合、優先順位が一番高い、要求A
が受け付けられ、要求Aへのアクセス許可信号がHIにな
り、信号処理回路A１０２１はメインメモリにデータの
書き込み処理を行う。要求Aのアクセス許可信号がHIに
なったら、直後に要求AをLOに落とす。t=５T時におい
て、要求Bが受け付けられたため、信号処理回路A１０２
１上のバッファメモリ上にN×Tのデータ量が蓄積される
のは、t=t０からN/K×T+t２＝８/４T+４T＝６T経過した
t=t３のタイミングにおいて要求Aを出す。

【００４４】t=６T時において、要求Bの要求だけが発生
しており、この場合、要求Bが受け付けられ、要求Bへの
アクセス許可信号がHIになり、信号処理回路B１０２２
はメインメモリにデータの書き込み処理を行う。要求B
のアクセス許可信号がHIになったら、直後に要求BをLO
に落とす。t=６T時において、要求Bが受け付けられたた
め、信号処理回路A１０２２上のバッファメモリ上にN×
Tのデータ量が蓄積されるのは、t=t０からN/L×T+t２＝
８/２T+４T＝８T経過したt=t４のタイミングにおいて要
求Bを出す。

【００４５】t=７T時において、要求Aの要求だけが発生
しており、この場合、要求Aが受け付けられ、要求Aへの
アクセス許可信号がHIになり、信号処理回路A１０２１
はメインメモリにデータの書き込み処理を行う。要求A
のアクセス許可信号がHIになったら、直後に要求AをLO
に落とす。t=７T時において、要求Aが受け付けられたた
め、信号処理回路A１０２１上のバッファメモリ上にN×
Tのデータ量が蓄積されるのは、t=t０からN/K×T+t３＝
８/４T+６T＝８T経過したt=t４のタイミングにおいて要
求Aを出す。

【００４６】t=８T時において、要求A、要求B、要求Cの
いずれの要求も発生していないため、この場合、メイン
メモリはどの信号処理回路ともデータ転送処理を行わな
い。

【００４７】t=t４時において,要求A、要求B、要求Cを
同時に出しているため、t=９T時においての優先順位の
判定は、t=T時と全く同様であり、以降上記説明の通り
のメインメモリとのデータ転送を繰り返す。

【００４８】以上の様な構成で制御を行うことで、上記
３つの回路の信号処理に破綻をきたすことなく、効率の
よいメモリ制御により複数の信号処理の並列処理を実現
させることができる。

【００４９】また、上記説明では、信号処理回路A１０
２１と信号処理回路B１０２２と信号処理回路C１０２３
について説明したが、本発明はそれに限られるわけでは
なく、信号処理回路A１０２１と信号処理回路B１０２２
と信号処理回路C１０２３からのメモリアクセス要求に
加えて、優先順位が低い複数の信号処理回路からの要求
があり、信号処理回路A１０２１と信号処理回路B１０２
２と信号処理回路C１０２３の信号処理以外の単位時間
当たりのデータ処理量がPであり、K＋L＋M＋P＜Nを満足
するならば、それら複数の信号処理も並列に処理するこ
とができる。

【００５０】図６に本実施の形態１のデジタルカメラに
おいて、高速連写撮影時の構成を示す。図６中の６０１
〜６０８は図１中の複数の信号処理回路１０２に相当す
るものであり、６０１は撮像回路１０１によりデジタル
化された撮像データをメインメモリに書き込み処理を行
うCCDデータ処理回路であり、６０２はCCDデータ処理回
路６０１で書き込み処理を行ったデータをメインメモリ
から読み出し、輝度信号と色差信号に分離（以下Y/C分
離）するY/C分離処理回路であり、６０３はY/C分離処理
回路６０２でY/C分離された信号を画像ファイル生成用
に画素数変換した記録用Y/Cデータをメインメモリに書
き込み処理を行う記録用Y/C生成処理回路であり、６０
４はY/C分離処理回路６０２でY/C分離された信号を液晶
表示用に画素数変換した表示用Y/Cデータを、メインメ
モリに書き込み処理を行う表示用Y/C生成処理回路であ
り、６０５は表示用Y/C生成処理回路６０４で書き込み
処理を行った表示用Y/Cデータをメインメモリから読み
出し、液晶表示させる表示データ読み出し処理回路６０
４であり、６０６は記録用Y/C生成処理回路６０３で書
き込み処理を行った記録用Y/Cデータをメインメモリか
ら読み出し、圧縮処理を行う圧縮処理回路であり、６０
７は圧縮処理回路６０６で生成された符号データをメイ
ンメモリに書き込み処理を行う符号データ処理回路であ
り、６０８は符号データ処理回路６０７で書き込み処理
を行ったデータをメインメモリから読み出し、記録メデ
ィアに記録処理を行うメディア記録処理回路である。

【００５１】以下、高速連写撮影モード時の動作につい
て、図７のタイミング図を用いて説明する。

【００５２】図７のの期間において、CCDは１コマ目
の撮像を行う。CCDから撮像した信号を出力する際の読
み出しの方法はフレーム読み出しで行い、まずの期間
において、CCD上の奇数ラインに相当する第１フィール
ド信号が出力され、デジタル信号に変換後、CCDデータ
処理回路６０１に入力され、そのデータをメインメモリ
への書き込み処理を行う。この期間において、各信号処
理回路６０１〜６０８から出力されるメモリアクセス要
求はCCDデータ処理回路６０１からのみであり、メイン
メモリを独占して書き込み処理を行う。

【００５３】ここでの期間においてCCDデータ処理回
路６０１における単位時間当たりの信号処理速度がaで
あるとし、メインメモリの単位時間当たりの信号処理速
度をNとすると、a<Nであれば、の期間における処理に
破綻をきたすことはない。

【００５４】図７のの期間においては、CCD上の偶数
ラインに相当する第２フィールド信号が出力され、デジ
タル信号に変換後、CCDデータ処理回路６０１に入力さ
れ、Y/C分離処理回路６０２においてメインメモリから
読み出され第１フィールド信号と、CCDデータ処理回路
６０１から出力される第２フィールド信号を用いてY/C
分離処理を行う。また、それと並行して、前記説明し
た、記録Y/C生成処理回路６０３と表示用Y/C生成処理回
路６０４と圧縮処理回路６０６と符号データ処理回路６
０７と符号データ処理回路６０８における処理を並行し
て行う。

【００５５】の期間において、各信号処理回路から同
時に発生するメインメモリへのメモリアクセス要求に対
し優先順位を決め、優先順位の最も高い信号処理にメモ
リアクセス許可を出す。Y/C分離処理回路６０２と記録Y
/C生成処理回路６０３と表示用Y/C生成処理回路６０４
の各信号処理はCCDの垂直同期信号に合わせての期間
内に終了させる必要があるため優先順位を高く設定し、
圧縮処理回路６０６と符号データ処理回路６０７とメデ
ィア記録処理回路６０８の各信号処理は、メモリアクセ
スの遅延が許されるので優先順位を低く設定する。

【００５６】ここでの期間においてY/C分離処理回路
６０２と、記録Y/C生成処理回路６０３と、表示用Y/C生
成処理回路６０４と圧縮処理回路６０６と符号データ処
理回路６０７とメディア記録処理回路６０８の各信号処
理における単位時間当たりの信号処理速度をそれぞれ、
b,c,d,e,f,gであるとし、メインメモリの単位時間当た
りの信号処理速度をNとすると、b＋c＋d＋e+f+g<Nであ
れば、の期間における処理に破綻をきたすことはな
い。

【００５７】図７のの期間においては、CCDは２コマ
目の露光を開始し、２コマ目の露光と並行して表示デー
タ読み出し処理回路６０５によって表示用Y/Cデータを
メインメモリから読み出し液晶表示させる処理と、の
期間から引き続き圧縮処理回路６０６と符号データ処理
回路６０７とメディア記録処理回路６０８による処理を
行う。

【００５８】ここでの期間において表示データ読み出
し処理回路６０５における単位時間当たりの信号処理速
度をそれぞれ、hであるとし、メインメモリの単位時間
当たりの信号処理速度をNとすると、e+f+g+h<Nであれ
ば、の期間における処理に破綻をきたすことはない。

【００５９】次に２コマ目の露光が終了後、CCDから２
コマ目の映像信号がフレーム読み出しで、まずCCD上の
奇数ラインに相当するフィールド信号が撮像回路からCC
Dデータ処理回路６０１に入力され、そのデータをメイ
ンメモリへ書き込み処理を行う。並行してから引き続
き表示データ読み出し処理回路６０５と圧縮処理回路６
０６と符号データ処理回路６０７とメディア記録処理回
路６０８による処理を行う。

【００６０】の期間において、a+e+f+g+h<Nであれば
の期間における処理に破綻をきたすことはない。

【００６１】の期間においては、の期間と同様にCC
D上の偶数ラインに相当する第２フィールド信号が出力
され、２コマ目のY/C分離処理６０２と記録Y/C生成処理
回路６０３と表示用Y/C生成処理回路６０４と圧縮処理
回路６０６と符号データ処理回路６０７とから引き続
き、１コマ目の表示用Y/C読み出し処理と、メディア記
録処理を行う。

【００６２】の期間において、b+c+d+e+f+g+h<Nであ
れば、の期間における処理に破綻をきたすことはな
い。

【００６３】の期間終了後、３コマ目の露光動作にな
るが、３コマ目の露光開始以降は、、、の繰り返
しになるため、説明を省略する。

【００６４】連写時において以上のような処理を行うこ
とで、複数の信号処理を並列に実行し、メインメモリア
クセスの空き時間をほとんど無くすことでCCDの駆動速
度と同じ速度で、高速連写を実現できる。

【００６５】以上のような本発明の実施の形態１によ
り、一定時間内に終了させる必要がある、CCDデータ処
理、Y/C分離処理、記録用Y/C生成処理、表示用Y/C生成
処理、表示用Y/C読み出し処理には信号処理には上位の
優先順位を与え、上位の優先順位の信号処理回路がアク
セスしない期間に、圧縮処理、符号データ処理、記録メ
ディア記録処理遅延が許される信号処理を行うことで、
複数の信号処理の並列処理を実現させ、信号処理時間の
向上により、撮影間隔の短縮、高速連写機能、撮影デー
タの液晶モニターへの表示速度などを向上させたデジタ
ルカメラを構築できる。

【００６６】（実施の形態２）本実施の形態２は、効率
のよいメモリ制御により、複数の信号処理の並列処理を
実現させ、信号処理時間の向上により、撮影間隔の短
縮、高速連写機能、撮影データの液晶モニターへの表示
速度などを向上するとともに、操作に対する応答速度を
向上させたデジタルカメラを実現するものである。

【００６７】以下、本発明の実施の形態２を図８に基づ
いて説明する。

【００６８】図８は、請求項７記載の本発明の実施の形
態２に係るデジタルカメラの構成図である。図８におい
て１０１は撮像素子の出力をデジタル化する撮像回路で
あり、１０２はメインメモリにデータを書き込むもしく
は、読み出す必要がある複数の信号処理回路である。

【００６９】１０３は１０２の信号処理回路からのメモ
リアクセス要求を調停するアービタであり、１０４は１
０２の信号処理回路からのメモリアクセスを中継するメ
モリ制御回路であり、１０５はメインメモリであり１０
６は撮像データに対するの信号処理後最終的に生成され
た画像ファイルを保存する、記録メディアである。

【００７０】１１０は複数の信号処理回路１０２からの
メモリアクセス要求信号であり、１１１はアービタ１０
３からのメモリアクセス許可信号である。１１２は複数
の信号処理回路１０２の各信号処理回路から出力される
メインメモリへのメモリアドレスであり、１１３はメモ
リ制御回路を中継して、メインメモリ１０５と複数の信
号処理回路１０２間のデータ転送である。１１４はアー
ビタ１０３からメモリアクセス許可が与えられた信号処
理回路とメインメモリ間でデータ転送ができるようにメ
モリ制御回路１０４で切り換える、メモリアクセス切り
換え信号である。

【００７１】１１５はメモリ制御回路１０４からメイン
メモリ１０５に与えるメモリアドレスであり、１１６は
メモリ制御回路１０４とメインメモリ１０５間のデータ
転送であり、１１７はメモリ制御回路１１７からメイン
メモリ１０５に与えるコマンドである。

【００７２】１１８はマイコンであり、ユーザーの操作
を受け付けて信号処理回路A,B,C〜ｎを操作するととも
に、メインメモリ上の表示データを操作して、液晶表示
にユーザーの操作に対応した応答画面を表示する。アー
ビタ１１９は複数の信号処理回路１０２およびマイコン
からのメモリアクセス要求信号に応じて信号処理回路に
アクセス許可信号を出力し、アクセス許可を受けた信号
処理回路がメモリ制御回路を介してメインメモリにアク
セスする構成になっている。

【００７３】図９に図８中のアービタ１１９の構成を示
す。アービタは優先順位判定回路とカウンタからなる。
優先順位判定回路はあらかじめ定められた優先順位に従
って複数の信号処理回路１０２とマイコンの中で、最も
優先度の高いメモリアクセス要求信号に対してアクセス
許可信号を出し、カウンタが０を示すまでアクセス許可
信号を保持する。カウンタは、カウンタが０の時に優先
順位判定回路がアクセス許可信号を出したならば、アク
セス許可信号毎に予め定められた値をロードし、以後、
０に達するまで１クロック毎にカウントダウンする。優
先順位判定回路はカウンタが０に達した時点で最も優先
度の高いメモリアクセス要求信号に対して新たなアクセ
ス許可信号を出す。本構成によれば、カウンタがロード
する値を大きくすれば長い時間アクセス許可が与えら
れ、カウンタがロードする値を小さくすれば短い時間だ
けアクセス許可が与えられる。

【００７４】図８において複数の信号処理回路を並列に
動作させる為には、一回のアクセス許可信号の長さを長
くして、メモリにメモリアドレスを与えたりデータバス
の転送方向を切り替えたりする頻度を抑え、これらに要
する時間の割合がデータ転送に要する時間と比較して、
より小さくなる方が望ましい。一方、マイコンは短い時
間を単位としてメインメモリにアクセスするので、長い
時間アクセス許可が与えられても無駄なだけであり、他
のメモリアクセスを要する信号処理回路の動作余裕を圧
迫する事になりかねない。

【００７５】しかし、本発明の請求項８によれば、長い
時間の連続アクセスを必要とする信号処理回路に対して
は図９においてカウンタがロードする値を大きく設定す
ることによりアクセス許可信号の継続時間を長くし、短
時間のアクセスしか必要としないマイコンに対してはカ
ウンタがロードする値を小さく設定することによりアク
セス許可信号の継続時間を短くすることで、アクセス許
可の割り当てを最適化することが出来る。

【００７６】また、本発明の請求項９はアクセス許可時
間の長さを最適化する技術である。先述のようにメモリ
にメモリアドレスを与えたりデータバスの転送方向を切
り替えたりする頻度を抑えることで、これらに要する時
間の比率を小さくし、マイコンおよび信号処理回路がデ
ータ転送を行う時間の比率を高めることができるが、デ
ータ転送を一定時間連続して行う為には、信号処理回路
がデータ転送を行う時間に比例したバッファメモリを持
たねばならないので、一回のアクセス許可時間を無闇に
長くすることはコストアップを招くことになる。本発明
の請求項９によれば、一定の時間を定めて各信号処理回
路がアクセスするデータ量を求め、各信号処理回路には
前記データ量に比例した容量のバッファメモリを持た
せ、アービタは前記データ量に比例した時間のアクセス
許可信号を出すようカウンタを設定する。この場合、ア
ービタは一定時間内に各信号処理回路に一回ずつアクセ
ス許可を与えればよいのでアクセス許可信号の切り替え
回数は最小であり、アクセス許可時間は各信号処理回路
のバッファ容量に合わせて最大であるので、限られたバ
ッファメモリ容量の制限の中でアクセス許可信号の切り
替えに伴うロスタイムを最小限に抑えることができる。
このように本発明の請求項９によれば、アクセス許可時
間の長さを最適化することができる。

【００７７】以上のような本発明の実施の形態２によ
り、マイコンに割り当てるアクセス許可信号の時間を短
く設定すれば、マイコンの優先順位を高くしても他の信
号処理回路のアクセスが待たされる時間は少ししか増え
ないので、マイコンからメインメモリへのアクセスを優
先して許可することによりアクセスタイムを短縮するこ
とができる。その結果、ユーザーの操作に対する応答
が、より短時間でメインメモリ上の表示データに反映さ
れることになり、ユーザーの使用感は、より良好にな
る。

【００７８】（実施の形態３）本実施の形態３は、効率
のよいメモリ制御により、複数の信号処理の並列処理を
実現させ、信号処理時間の向上により、撮影間隔の短
縮、高速連写機能、撮影データの液晶モニターへの表示
速度などを向上させたデジタルカメラを実現するもので
ある。

【００７９】以下、本発明の実施の形態３を図に基づい
て説明する。図１０は、請求項１０記載の本発明の実施
の形態３に係るデジタルカメラの構成図である。

【００８０】図１０において、１０１は撮像素子の出力
をデジタル化する撮像回路であり、１０２はメインメモ
リにデータを書き込むもしくは、読み出す必要がある複
数の信号処理回路である。１０３は１０２の信号処理回
路からのメモリアクセス要求を調停するアービタであ
り、１０４は１０２の信号処理回路からのメモリアクセ
スを中継するメモリ制御回路であり、１０５はメインメ
モリであり、１０６は撮像データに対するの信号処理後
最終的に生成された画像ファイルを保存する、記録メデ
ィアである。

【００８１】１２１は信号処理回路１０２からの第一の
メモリアクセス要求信号であり、１２１は信号処理回路
１０２からの第二のメモリアクセス要求信号、１１１は
アービタ１０３からのメモリアクセス許可信号である。
１１２は複数の信号処理回路１０２の各信号処理回路か
ら出力されるメインメモリへのメモリアドレスであり、
１１３はメモリ制御回路を中継して、メインメモリ１０
５と複数の信号処理回路１０２間のデータ転送である。
１１４はアービタ１０３からメモリアクセス許可が与え
られた信号処理回路とメインメモリ間でデータ転送がで
きるようにメモリ制御回路１０４で切り換える、メモリ
アクセス切り換え信号である。

【００８２】１１５はメモリ制御回路１０４からメイン
メモリ１０５に与えるメモリアドレスであり、１１６は
メモリ制御回路１０４とメインメモリ１０５間のデータ
転送であり、１１７はメモリ制御回路１１７からメイン
メモリ１０５に与えるコマンドである。１０２４は２つ
のメモリアクセス要求をもつ信号処理回路Dである。

【００８３】ここで信号処理回路１０２中のある信号処
理回路D１０２４が間欠的に多量のデータを出力するも
のであり、信号処理回路D１０２４が唯一つのメモリア
クセス要求信号しか持たないと仮定すると、信号処理回
路D１０２４に高い優先順位を与えれば、信号処理回路D
１０２４はバッファメモリが空になるまでメモリアクセ
ス要求信号を出し続けることになり、その間は優先順位
が下位の信号処理回路はメモリアクセスが出来なくなっ
てしまう恐れが有り、逆に、信号処理回路D１０２４に
他の信号処理回路より低い優先順位を与えれば、メモリ
アクセス許可信号を多量のデータの転送に必要なだけの
時間、確保できる保証が無くなって、信号処理回路から
メインメモリに未転送のデータがバッファメモリの容量
以上になったり（データオーバーフロー）、メインメモ
リから信号処理回路へ転送した信号処理未処理のデータ
がバッファメモリ上に存在しない状態（データアンダー
フロー）になる恐れがある。

【００８４】本発明の請求項１１は、このようなジレン
マを解消する為の技術である。本発明の請求項１１によ
れば、信号処理回路において、メモリアクセス要求信号
を出力する回路は二つの閾値と二つのメモリアクセス要
求出力を持ち、バッファメモリに第一の閾値を上回わる
データがある間は第一のメモリアクセス要求信号を出
し、前記アービタ１０３においては、第一のメモリアク
セス要求信号１１０１に対しては下位の順位を与えて、
他のアクセス要求が無い場合に限ってメモリアクセス許
可信号を与えるので、他の信号処理回路のメモリアクセ
スを妨げることがなく、信号処理回路がデータの出力を
始めてデータ量が第二の閾値を上回った時には第二のメ
モリアクセス要求信号１１０１を出し、前記アービタ１
０３においては第二のメモリアクセス要求信号に対して
は他の信号処理回路に優先してメモリアクセス許可を与
えるので、短時間でバッファメモリ上のデータ量を第二
の閾値以下に減らしてデータオーバーフローを回避する
ことができる。第二のメモリアクセス要求信号が出てい
る期間は、他のアクセス要求が受け付けられないが、信
号処理回路D１０２４が連続してメモリアクセス権を取
るためにバッファメモリのデータ量は急速に消費され、
第二のメモリアクセス要求信号が出ている期間は短時間
に抑えられるので、実用上問題ない。

【００８５】以上のような本発明の実施の形態３によ
り、異なる優先順位を持つ二つのメモリアクセス要求信
号を使い分けることにより、低い優先度のアクセス要求
信号によって他の信号処理回路がメモリアクセスしない
期間を有効に利用してデータ転送を行い、高い優先度の
アクセス要求信号によってデータオーバーフローまたは
データアンダーフローの回避を保証することが可能であ
り、これにより効率がよく信頼性が高いメモリシステム
を構築できる。

【００８６】

【発明の効果】このように本発明のデジタルカメラによ
れば、以上のように本発明のデジタルカメラによれば、
効率のよいメモリ制御により、複数の信号処理の並列処
理を実現させ、信号処理時間の向上により、撮影間隔の
短縮、高速連写機能、撮影データの液晶モニターへの表
示速度などを向上させたデジタルカメラを提供する。

【図面の簡単な説明】

【図１】本発明の実施の形態１のデジタルカメラの構成
を示すブロック図

【図２】同実施の形態１のアービタ回路の構成を示すブ
ロック図

【図３】同実施の形態１のメモリ制御回路の構成を示す
ブロック図

【図４】同実施の形態１の信号処理回路の構成を示すブ
ロック図

【図５】同実施の形態１のメインメモリとのデータアク
セスのタイミングを示すタイミング図

【図６】同実施の形態１の連写撮影機能を搭載したデジ
タルカメラの構成を示すブロック図

【図７】同実施の形態１の連写撮影モード時のタイミン
グを示すタイミング図

【図８】本発明の実施の形態２のデジタルカメラの構成
を示すブロック図

【図９】本発明の実施の形態２のアービタ回路の構成を
示すブロック図

【図１０】本発明の実施の形態３のデジタルカメラの構
成を示すブロック図

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/907 Ｈ０４Ｎ 5/907 Ｂ // Ｈ０４Ｎ 101:00 101:00 (72)発明者 岡部 吉正 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B060 CD13 5B061 BA01 BB16 BC05 GG13 QQ02 5C021 PA71 PA82 PA92 YC08 YC09 YC11 YC14 ZA01 5C022 AA13 AC01 AC42 AC69 5C052 GA02 GB06 GC05 GD09 GE06 GF05

Claims (11)

【特許請求の範囲】
1. 【請求項１】 撮像素子の出力をデジタル化する撮像回
   路と、デジタル化された映像信号を処理する複数の信号
   処理回路と、前記複数の信号処理回路からのメモリアク
   セス要求を調停するアービタと、メモリアクセスを中継
   するメモリ制御回路と、メインメモリを備え、前記複数
   の信号処理回路は各々メモリアクセス要求信号を出力
   し、前記アービタは、予め定められた優先順位に従って
   最も優先度の高い要求信号に応じてアクセス許可信号を
   出し、前記許可信号によって選択された信号処理回路は
   前記メモリ制御回路を介してメモリアクセスを行うこと
   を特徴とするデジタルカメラ。
2. 【請求項２】 １回の前記許可信号によって選択された
   信号処理回路が行うメモリアクセスは予め決められた一
   定期間であり、前記アービタは前記一定期間毎に、その
   時点で最も優先順位が高い要求信号に応じてアクセス許
   可信号を出力することを特徴とする請求項１記載のデジ
   タルカメラ。
3. 【請求項３】 前記信号処理回路はメモリアクセスする
   データを蓄えるバッファメモリを持ち、信号処理はバッ
   ファメモリ上のデータに対して行い、バッファメモリ上
   の未処理のデータが一定量を下回った場合、またはバッ
   ファメモリ上の処理済みのデータが一定量を上回った場
   合にメモリアクセス要求信号を出力することを特徴とす
   る請求項１記載のデジタルカメラ。
4. 【請求項４】 前記優先順位は、メモリアクセスを一定
   時間内に終了させる必要がある信号処理回路に対しては
   上位の順位を与え、メモリアクセスの遅延が許される信
   号処理回路に対しては下位の順位を与えることを特徴と
   する請求項１記載のデジタルカメラ。
5. 【請求項５】 前記優先順位は、単位時間内にアクセス
   するデータ量がより多い信号処理回路に対しては上位の
   順位を与え、単位時間内にアクセスするデータ量がより
   少ない信号処理回路に対しては下位の順位を与えること
   を特徴とする請求項１記載のデジタルカメラ。
6. 【請求項６】 請求項３記載のバッファメモリの容量
   が、前記信号処理回路のデータ処理の速度と、前記信号
   処理回路に与えられた順位の積に比例して定められてい
   ることを特徴とする請求項１記載のデジタルカメラ。
7. 【請求項７】 撮像素子の出力をデジタル化する撮像回
   路と、デジタル化された映像信号を処理する複数の信号
   処理回路と、前記複数の信号処理回路からのメモリアク
   セス要求を調停するアービタと、メモリアクセスを中継
   するメモリ制御回路と、メインメモリを備え、 前記複数の信号処理回路はメモリアクセス要求信号を出
   力し、前記アービタは、予め定められた優先順位に従っ
   て最も優先度の高い要求信号に応じてアクセス許可信号
   を出し、前記許可信号によって選択された信号処理回路
   は前記メモリ制御回路を介してメモリアクセスを行い、
   前記アービタは優先順位判定回路とカウンタによって構
   成されることを特徴とするデジタルカメラ。
8. 【請求項８】 前記許可信号によって選択された信号処
   理回路が行うメモリアクセスは予め信号処理回路毎に決
   められた期間であり、前記アービタはアクセス許可信号
   の出力後、前記信号処理回路毎に決められた期間の後
   に、その時点で最も優先順位が高い要求信号に応じてア
   クセス許可信号を出力することを特徴とする請求項７記
   載のデジタルカメラ。
9. 【請求項９】 前記予め信号処理回路毎に決められた期
   間は、信号処理回路が単位時間内にアクセスするデータ
   量に比例して設定することを特徴とする請求項８記載の
   デジタルカメラ。
10. 【請求項１０】 撮像素子の出力をデジタル化する撮像
    回路と、デジタル化された映像信号を処理する複数の信
    号処理回路と、前記複数の信号処理回路からのメモリア
    クセス要求を調停するアービタと、メモリアクセスを中
    継するメモリ制御回路と、メインメモリを備え、前記複
    数の信号処理回路はメモリアクセス要求信号を出力し、
    前記アービタは、予め定められた優先順位に従って最も
    優先度の高い要求信号に応じてアクセス許可信号を出
    し、前記許可信号によって選択された信号処理回路は前
    記メモリ制御回路を介してメモリアクセスを行い、前記
    複数の信号処理回路のうち、少なくとも１つの信号処理
    回路が、２つのメモリアクセス要求信号を出力すること
    を特徴とするデジタルカメラ。
11. 【請求項１１】 前記信号処理回路において、メモリア
    クセス要求信号を出力する回路は二つの閾値と二つのメ
    モリアクセス要求出力を持ち、バッファメモリ上の未処
    理のデータが第一の閾値を下回った場合、またはバッフ
    ァメモリ上の処理済みのデータが第一の閾値を上回った
    場合に第一のメモリアクセス要求信号を出力し、バッフ
    ァメモリ上の未処理のデータが第一の閾値より小さい第
    二の閾値を下回った場合、またはバッファメモリ上の処
    理済みのデータが第一の閾値より大きい第二の閾値を上
    回った場合に第二のメモリアクセス要求信号を出力し、
    前記アービタにおいては、第一のメモリアクセス要求信
    号に対しては下位の順位を与え、第二のメモリアクセス
    要求信号に対しては上位の順位を与えた優先順位に従っ
    てアクセス許可信号を出力することを特徴とする請求項
    １０記載のデジタルカメラ。