ES2247626T3

ES2247626T3 - Descodificador de datos y metodo de descodificacion de datos.

Info

Publication number: ES2247626T3
Application number: ES97915698T
Authority: ES
Inventors: Ikuo Tsukagoshi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-04-12
Filing date: 1997-04-10
Publication date: 2006-03-01
Anticipated expiration: 2017-04-10
Also published as: DE69734496D1; WO1997039578A1; KR19990022850A; JP4642161B2; DE69734496T2; EP0833508A1; KR100666285B1; US6067653A; EP0833508B1; EP0833508A4

Abstract

EN UN DESCODIFICADOR SE INTRODUCEN DATOS DE UNA CADENA DE BITS QUE INCLUYEN SEÑALES DE IMAGENES DIGITALES Y DATOS DE CARACTER. UN MULTIPLEXADOR (1) EXTRAE LOS DATOS DE CARACTERES DE TIPO MAPAS DE BITS QUE SE INTRODUCEN EN UN DESCODIFICADOR DE DATOS (7). LA UNIDAD DE DETECCION DE PALABRA (20) DEL DESCODIFICADOR DE DATOS (7) DETECTA LAS LINEAS QUE CONTIENEN DATOS DE ERROR. UN PROCESADOR DE LINEA (40) DETECTA LAS LINEAS EN LAS QUE EXISTAN ERRORES Y ALMACENA EN UN REGISTRO LAS DIRECCIONES DE LOS DELIMITADORES DE LAS LINEAS ANTES Y DESPUES DE LAS LINEAS QUE CONTENGAN ERRORES. SE VISUALIZAN LOS DATOS A LA VEZ QUE SE LEEN LAS LINEAS EN UN BUFER DE MEMORIA (22) Y SE DESCODIFICAN LOS DATOS; UN SALTO ALEATORIO DEL BUFER DE MEMORIA (22) PUEDE VISUALIZAR VARIAS VECES UNA LINEA ARBITRARIA E IGNORAR DETERMINADAS LINEAS. EN LUGAR DE LEER LAS LINEAS EN LAS QUE EXISTAN ERRORES, SE ACCEDE A LAS LINEAS SITUADAS ANTES Y DESPUES DE LAS LINEAS QUE CONTENGAN ERRORES EN LA MEMORIA PARA INTERPORLAR LINEA A LINEA LOS DATOS DE CARACTER.

Description

Aparato descodificador de datos y método de descodificación de datos.

El presente invento se refiere a un aparato descodificador de datos y a un método de descodificación de datos que permiten que un error que tiene lugar por ejemplo en datos de vídeo, datos de audio, y subtítulos sea interpolado con otros datos y un área de presentación sea variada de modo interactivo en correspondencia a una orden o comando emitido por el usuario.

Técnica antecedente

Cuando un programa de vídeo creado en un país extranjero es reproducido, a veces se presentan subtítulos en una parte inferior o en un lado derecho de la pantalla. En los programas de disco de vídeo y en los programas de retransmisión por televisión tradicionales, tales subtítulos han sido superpuestos en imágenes de vídeo.

Por otro lado, en el CAPTAIN (Sistema de Red de Información de Acceso Telefónico de Carácter y Diseño que da servicio en Japón), tales subtítulos son enviados como código de carácter o diseños de puntos. En el sistema CD-G (Graphics), con subcódigo usado para grabar datos gráficos pueden grabarse subtítulos.

A continuación, se describirá el formato de datos del sistema CD-R. Como se ha mostrado en la fig. 17A, los datos de una imagen están compuestos de subcódigo de un byte y datos de 32 bytes.

Los datos de 32 bytes están compuestos de datos de audio de 24 bytes y un código de corrección de error de ocho bytes. Los datos de audio de 24 bytes están compuestos de 12 muestras. Seis muestras están asignadas a cada uno de los canales L y R. Cada muestra está compuesta por dos bytes.

Además, como se ha mostrado en la fig. 17B, un bloque está compuesto por un subcódigo de 98 imágenes. La fig. 17C muestra el contenido de un bloque. Como se ha mostrado en la fig. 17C, el subcódigo de las imágenes individuales está representado con ocho canales P, Q, R, S, T, U, V, y W. Los subcódigos de las dos primeras de las 98 imágenes son diseños de sincronización S0 y S1. En el subcódigo de las 96 imágenes restantes, pueden grabarse distintos datos de subcódigo.

Sin embargo, los datos de búsqueda de pista han sido asignados a datos de canales P y Q de subcódigo de un byte (los bits individuales están indicados por P a W). Así, los datos gráficos pueden ser asignados a 6 x 96 bits de los canales restantes R a W.

Como los datos de un bloque son ajustados a una frecuencia de 75 Hz, la tasa o índice de datos de una imagen resulta de 75 x 98 bytes. Así, la tasa de datos de subcódigo es 7,35 kbytes/seg.

La fig. 18 muestra un formato de transmisión de tales datos gráficos. Como se ha mostrado en la fig. 18, un paquete está compuesto por 96 símbolos. Un símbolo está compuesto por datos de seis bits de cada uno de los canales R a W. Además, un paquete está compuesto por cuatro paquetes. Cada paquete está compuesto por un total de 24 símbolos que son símbolos de 0 a 23. La información de modo está asignada a tres bits R, S, y T del símbolo 0. La información de elemento está asignada a tres bits U, V, y W del símbolo 0. Con una combinación de la información de modo y de la información de elemento, son definidos los modos mostrados en la Tabla 1.

\vskip1.000000\baselineskip

TABLA 1

Modo	Elemento
000	000	Modo 0
001	000	Modo gráficos
001	001	Modo gráficos TV
111	000	Modo usuario

\vskip1.000000\baselineskip

Una instrucción ha sido asignada al símbolo 1. Un modo, un elemento, y una paridad contra una instrucción han sido asignados a los símbolos 2 y 3. Así, un área para datos gráficos son sustancialmente 12 símbolos que van desde el símbolo 4 al símbolo 19. Una paridad para 20 símbolos que van desde el símbolo 0 al símbolo 19 es asignada para cuatro símbolos que van desde el símbolo 20 al símbolo 23.

De tal manera, en el sistema CD-G, los datos gráficos pueden ser asignados como datos binarios a un área de 6 x 12 elementos de imagen de cada paquete. La tasa de datos de paquetes es 75 (Hz) x 4 = 300 paquetes/segundo. Suponiendo que un carácter es asignado al área de 6 x 12 elementos de imagen, pueden ser enviados 300 caracteres por segundo.

Como una pantalla definida en el sistema CD-G está compuesta por 288 elementos de imagen horizontales x 192 líneas, como viene dado por la expresión siguiente, se necesitan 2,56 seg. para enviar caracteres para una pantalla.

[(288/6) x (192/12) / 300 = 2,56 ]

En este caso, para representar datos en notación hexadecimal, cada elemento de imagen requiere cuatro bits. Así, para un diseño de carácter, deben enviarse cuatro diseños diferentes. Por consiguiente, el tiempo de transmisión resultante asciende a 10,24 seg. que es cuatro veces 2,56 seg.

Sin embargo, cuando tiene lugar un error en datos de vídeo, datos gráficos, o datos de elemento de imagen tales como datos de subtítulo que han sido comprimidos y codificados por ejemplo por el método de codificación de longitud de recorrido o método de codificación DPCM, los datos restantes de la línea corriente no son presentados correctamente. Así, el usuario no puede ver confortablemente la imagen resultante en la presentación.

Para resolver este problema, puede usarse una estructura para hacer que los datos de una imagen/campo que tienen un error no sean emitidos. Alternativamente, puede usarse una estructura que hace que tales datos sean silenciados. Sin embargo, desde un punto de vista del usuario, no es conveniente hacer que los datos que tienen un error no sean emitidos en absoluto. Por ejemplo, si se desea realizar una función en cuyo caso el grado de un error es pequeño, los datos que tienen el error son interpolados con otros datos y en el caso de que el grado del error es grande, los datos que tienen el error no son emitidos.

La patente Norteamericana nº A-4.837.634 describe un aparato descodificador de datos para recibir datos obtenidos por codificación por compresión empleada en archivos de facsímil o imagen electrónica. El aparato incluye dos memorias tampones de línea comprendiendo cada una un registro de desplazamiento de un número de bits al menos igual a los números de elementos de imagen en una línea de exploración. La señales de imagen descodificadas son introducidas a través de las dos memorias tampón de línea. Esto permite la corrección de errores de descodificación porque, si ocurre un error en la descodificación mientras una memoria tampón de línea está siendo cargada, la impresión desde esa memoria tampón es prohibida y en vez de ello ejecutada con señales de imagen de una línea precedente almacenada en la otra memoria tampón de línea.

El presente invento proporciona un aparato descodificador de datos según la reivindicación 1ª del mismo y un método de descodificación de datos según la reivindicación 10ª del presente documento.

De acuerdo con la descripción detallada a continuación, cuando la información de subtítulo o similar que tiene un error es suministrada, una línea que tiene el error es sustituida por otra línea que usa información que es accedida aleatoriamente en una memoria tampón. Alternativamente, cuando un error es emitido frecuentemente, se prohíbe que una línea que tiene el error sea presentada.

Hay dos métodos para detectar un error. En el primer método, cuando los datos son escritos en una memoria tampón, se detecta un error. En el segundo método, cuando los datos son leídos desde una memoria tampón, se detecta un error. Sin embargo, en el primer método, aunque la posición de un error es detectada antes de que los datos sean presentados, se requiere un circuito que detecte el final de cada línea.

Por otro lado, en el segundo método, es necesario almacenar un indicador o banderola de error en la memoria tampón tanto como los datos. Además, como un error detectado es presentado sobre la base en tiempo real, los datos que tienen el error son emitidos directamente. Para resolver este problema, se ha usado el primer método.

Además, el método de detección de error es realizado detectando el código de identificación de final de línea. Los datos de imagen son a menudo comprimidos por el método de codificación de longitud de recorrido. En este caso, el código de final de línea (End_Of_Line) que representa el final de una línea es un único código. Para detectar el código de final de línea, puede determinarse qué línea está siendo escrita en la actualidad.

Consiguientemente, una línea que tiene un error puede ser sustituida por otra línea. Alternativamente, puede impedirse que una línea que tiene un error sea presentada. Además, tal sustitución o prohibición puede ser usada en cualquier momento en un estado de reproducción normal/estado de reproducción especial (también referida aquí más adelante como trucada).

El invento será descrito adicionalmente a continuación, a modo de ejemplo, con referencia a los dibujos adjuntos, en los que:

La fig. 1 es un diagrama de bloques que muestra una estructura total de un sistema reproductor que tiene un aparato descodificador de subtítulos/gráficos;

La fig. 2 es un diagrama de bloques que muestra una estructura total de una unidad codificadora de datos que tiene un medio para realizar una corriente de subtítulos;

\newpage

Las figs. 3A, 3B y 3C son diagramas esquemáticos para explicar datos de subtítulo que son introducidos a una unidad codificadora de datos de subtítulo;

La fig. 4 es un ejemplo de una tabla de consulta de colores;

La fig. 5 es un diagrama de bloques que muestra la estructura de un descodificador de datos que descodifica datos de subtítulos/gráficos de acuerdo con el presente invento;

La fig. 6 es una lista que muestra el contenido de información enviado desde un controlador de sistema a un controlador del descodificador de datos y viceversa;

La fig. 7 es una lista que muestra el contenido de información enviado desde el controlador de sistema al controlador del descodificador de datos y viceversa;

La fig. 8 es un gráfico para explicar un método de gestión de la memoria tampón para almacenar/presentar una corriente de subtítulos;

La fig. 9 es un diagrama de bloques que muestra un modelo de una memoria tampón para explicar el método de gestión de la memoria tampón;

La fig. 10 es un diagrama esquemático que muestra estados multiplicados de corriente en estado de reproducción normal y en estado de reproducción especial;

La fig. 11 es un diagrama de bloques que muestra funciones de un procesador de línea;

La fig. 12 es un diagrama de bloques que muestra un ejemplo de detector de código de identificación de final de línea;

La fig. 13 es un diagrama esquemático que muestra datos que son almacenados en un registro FIFO y que son leídos desde el mismo;

La fig. 14 es un diagrama esquemático que muestra un resultado tratado del procesador de línea;

Las figs. 15A, 15B y 15C son diagramas esquemáticos que muestran un resultado tratado del procesador de línea;

La fig. 16 es un diagrama de bloques que muestra una estructura total de un receptor de televisión digital de acuerdo con el presente invento;

Las figs. 17A, 17B, y 17C son diagramas esquemáticos que muestran el subcódigo de un CD tradicional que maneja datos gráficos; y

La fig. 18 es un diagrama esquemático que muestra una estructura de datos de un CD tradicional que almacena datos gráficos.

Mejores modos de poner en práctica el invento

Un aparato descodificador de subtítulos recibe una corriente de bits de gráficos/subtítulos que ha sido multiplexada y datos de vídeo que han sido descodificados. Después de que una corriente de bits de los datos de subtítulos multiplexados es almacenada en una memoria tampón de código, la corriente de bits es descodificada en un tiempo predeterminado. Los datos de gráficos/subtítulos descodificados son superpuestos con datos de vídeo.

Tal aparato descodificador será descrito brevemente con referencia a un sistema descodificador en un reproductor mostrado en la fig. 1. Por ejemplo, una señal reproducida desde un disco 15 de vídeo digital que es un medio de grabación de información es enviada a un descodificador/desmultiplexador 1. Los datos digitales grabados en el disco 15 son leídos por un reproductor óptico (no mostrado). Cuando una señal es reproducida desde el disco 15, un servosistema 16 controla el modo de eje, foco, y seguimiento de pista.

Los datos resultantes son descodificados en canal y corregidos los errores en asociación con una memoria 2. Los datos de vídeo, datos de subtítulos, y datos de audio resultantes son enviados a un descodificador de vídeo 3, a un descodificador de datos 7, y a un descodificador de audio 11, respectivamente. El descodificador de vídeo 3 descodifica la corriente de bits recibida en datos de vídeo en asociación con una memoria 4.

Un circuito de buzón 5 realiza un proceso de filtrado que disminuye la dirección vertical de la pantalla en tres cuartas partes del modo en que una imagen es presentada con una proporción de círculo perfecta del 100% en un monitor con una relación de aspecto de 4 : 3 en el caso de que una salida del descodificador de vídeo 3 esté en el modo comprimido. En este caso, se ha usado una memoria 6 para ajustar el tiempo equivalente a 1/4 parte del campo. Además, datos emitidos desde el descodificador de vídeo 3 pueden ser enviados no a través del circuito de buzón 5 como datos de vídeo emitidos directamente en el modo comprimido.

El descodificador de audio 11 descodifica la corriente de bits recibida en datos de audio en asociación con una memoria 12. Los datos de audio descodificados son suministrados a un convertidor D/A 13. El convertidor D/A 13 convierte los datos de audio descodificados en una señal de audio analógica. La señal de audio resultante es suministrada a un circuito de audio.

El descodificador de datos 7 descodifica los datos de la corriente de bits recibidos desde el desmultiplexador 1. Después de ello, el descodificador de datos 7 superpone la corriente de bits descodificada con datos gráficos tales como subtítulos. Los datos de vídeo superpuestos son suministrados a un codificador compuesto 8. El codificador compuesto 8 convierte los datos de vídeo superpuestos en una señal de vídeo que corresponde al sistema NTSC, al sistema PAL, o al sistema SECAM. La señal resultante es suministrada a un convertidor D/A 10 de vídeo. El convertidor D/A 10 convierte la señal recibida desde el convertidor D/A en una señal de vídeo analógica.

Además, hay previsto un controlador de sistema 14 que controla totalmente las operaciones anteriores. El controlador de sistema 14 hace que una orden de usuario y distinta información sean presentadas en un modo de presentación 9 y que esta orden e información sean superpuestas en él.

En el reproductor de vídeo digital antes descrito, el descodificador de datos 7 superpone los datos de vídeo reproducidos con datos gráficos tales como subtítulos. Para una fácil comprensión del presente invento, con referencia a la fig. 2, se describirá brevemente un sistema de codificación que codifica datos gráficos/de subtítulos.

Con referencia a la fig. 2, una señal de vídeo recibida desde una cámara de vídeo 51 es suministrada a una unidad codificadora de vídeo 52. La unidad codificadora de vídeo 52 tiene un controlador de tasa 52a. Un verificador 68 de memoria tampón de subtítulos (en lo sucesivo denominado circuito SBV) controla la cantidad de datos que han de ser generados con la información de control requerida. De modo similar, se controla la tasa de compresión de los datos de vídeo correspondiente a una señal de control de tasa de bits que es emitida desde el circuito SBV 68.

En otras palabras, como se describirá más adelante, una unidad 57 codificadora de subtítulos rodeada por una línea de puntos en la fig. 2 codifica datos de subtítulo. Cuando la cantidad de datos codificados es pequeña, incluso si la cantidad de datos de vídeo es aumentada, la cantidad total de datos no aumenta. En contraste, cuando la cantidad de datos de subtítulos es grande, la cantidad de datos para los datos de vídeo es disminuida.

Cuando son codificados datos de los que es cuantificado cada elemento de imagen con cuatro bits para una página equivalente a una pantalla, si la cantidad resultante de datos excede el tamaño de una memoria tampón de código del circuito SBV 68, tiene lugar una saturación. En este caso, en el proceso de codificación para la página, la gradación es disminuida a partir de cuatro bits. Después de ello, los datos resultantes son vueltos a cuantificar por un circuito de cuantificación 64.

Los datos de vídeo resultantes son comprimidos, codificados, y segmentados en paquetes por la unidad codificadora de vídeo 52. Los datos de vídeo resultantes (por ejemplo, señales componentes 4: 2 : 2) son suministrados a un multiplexador 58.

De modo similar, una señal de audio recibida desde un micrófono 53 es suministrada a una unidad codificadora de audio 54. La unidad codificadora de audio 54 realiza un proceso de señal tal como convertir la señal de audio en una señal digital. Además, la unidad codificadora de audio 54 comprime, codifica, y segmenta en paquetes la señal digital. En este caso, con un grabador de cinta en vez del micrófono 53, puede suministrarse una señal de audio reproducida desde el grabador de cinta a la unidad codificadora de audio 54. La unidad codificadora de audio 54 codifica la señal de audio y envía la señal de audio codificada al multiplexador 58.

Por otro lado, son suministrados datos de subtítulos generados por un generador de caracteres 55 o datos de subtítulos recibidos desde un escáner o explorador de coma flotante 56 a la unidad 57 codificadora de subtítulos. La unidad 57 codificadora de subtítulos comprime, codifica, y segmenta en paquetes los datos de subtítulo recibidos desde el generador de caracteres 55 o el explorador de coma flotante 56 y luego suministra los datos resultantes al multiplexador 58.

El multiplexador 58 multiplexa los datos segmentados en paquetes recibidos desde la unidad 57 codificadora de subtítulos, la unidad codificadora de vídeo 52, y la unidad codificadora de audio 54 que corresponden por ejemplo al método multiplexador de división de tiempo. Además, el multiplexador 58 realiza un proceso de señal para corrección de errores y un proceso de modulación tal como EFM (modulación de ocho a catorce), QPSK, o QAM. Después de ello, los datos resultantes son grabados en un medio de grabación tal como un disco 91 o enviados a un receptor a través de un canal. Correspondiendo a datos grabados en el medio de grabación tal como el disco 91, es fabricado el disco de vídeo digital 15. En el caso de la retransmisión de televisión digital, después de haber realizado un proceso predeterminado para los datos resultantes, los datos son enviados a un satélite de comunicación (difusión).

A continuación, se describirá el funcionamiento de la unidad 57 codificadora de subtítulos. El generador de caracteres 55 genera datos de subtítulos que corresponden a una imagen de vídeo codificada por la unidad 57 codificadora de vídeo. Los datos de subtítulos resultantes son alimentados a un contacto a de un conmutador 61 de la unidad 57 codificadora de subtítulos. Los datos clave son suministrados a un contacto b del conmutador 61 desde el generador de caracteres 55. El conmutador 61 es conmutado al contacto a o al contacto b en un instante predeterminado para seleccionar datos de subtítulos o datos clave. Los datos seleccionados son suministrados al circuito de cuantificación 64 a través de un circuito de filtro digital 72 y un contacto b de un conmutador 62.

La unidad 57 codificadora de subtítulos tiene también un circuito DPCM 65, un circuito codificador 66 de longitud de recorrido, un circuito codificador 67 de longitud variable, y el circuito SBV 68 antes descrito que codifica los datos de subtítulo. En la fig. 2, los números de referencia 81, 82, 83, y 84 son circuitos y unidades que generan distintos tipos de datos de subtítulos con una función de limpieza para la tabla de consulta de colores 71, función de aparición/desaparición gradual, y función de control de color.

Los datos que han sido codificados de la manera antes descrita (particularmente, datos emitidos del multiplexador 58) corresponden a una señal reproducida suministrada al descodificador de datos y al desmultiplexador de datos 1 mostrado en la fig. 1.

A continuación, serán descritos los datos de subtítulo (o datos de captación). El brillo del fondo de los caracteres de un subtítulo está diseñado de modo que el usuario pueda ver claramente los caracteres del subtítulo. Así, los datos de subtítulo están compuestos por datos clave y datos de relleno. A continuación, con referencia a las figs. 3A, 3B, y 3C se describirán estos datos. Un nivel de señal mostrado en la fig. 3 corresponde a un nivel en la tabla de consulta de colores.

Por ejemplo, como se ha mostrado en la fig. 3A, se ha supuesto que un carácter A está presente como un subtítulo. La fig. 3B muestra datos de relleno de una línea horizontal. Como se ha mostrado en la fig. 3B, en el período T3, los datos de relleno tienen un nivel correspondiente a la luminancia del carácter que ha de ser presentado. En períodos T1 y T2 que preceden al período T3 y en períodos T4 y T5 que siguen al período T3, los datos de relleno tienen el nivel mínimo. De tal manera, los datos de relleno están compuestos de un diseño de caracteres que han de ser presentados y un nivel de luminancia del diseño (particularmente, información de diseño del subtítulo).

Por otro lado, como se ha mostrado en las fig. 3C, en el período T3 cuyo carácter se ha presentado, los datos clave tienen el nivel mínimo. En períodos T1 y T5 que preceden y siguen ligeramente al período T3, los datos clave tienen el máximo nivel. En el período T2 entre el período T1 y el período T3 y en el período T4 entre el período T3 y el período T5, los datos clave tienen un nivel intermedio predeterminado entre el nivel máximo y el nivel mínimo. En el período T2, los datos clave varían gradualmente desde el nivel máximo hasta el nivel mínimo. En contraste, en el período T4, los datos clave varían gradualmente des el nivel mínimo al nivel máximo.

En otras palabras, en el período T3, la señal de vídeo de la imagen de vídeo de fondo es atenuada sustancialmente a un nivel negro. En contraste, en el período T1 y en el período T5, la señal de relleno correspondiente al subtítulo es silenciada a un nivel predeterminado. En el período T2 y en el período T4, la imagen de vídeo de fondo es atenuada con una relación correspondiente al valor de los datos clave. En esta realización, como el valor de los datos clave es grande, la relación de atenuación de la imagen de vídeo de fondo disminuye (así, la relación de atenuación de los datos de relleno aumenta). Cuando el valor de los datos clave es pequeño, la relación de atenuación de la imagen de vídeo de fondo aumenta (la relación de atenuación de los datos de relleno disminuye).

Así, en el período cuyo carácter es presentado, la imagen de vídeo de fondo es silenciada sustancial y completamente. En la proximidad del carácter, como la imagen de vídeo de fondo es silenciada gradualmente, el subtítulo (caracteres) puede ser impedido de ser presentado indistintamente.

Cuando la graduación de los datos de subtítulo está representada como se ha mostrado en las figs. 3A, 3B, y 3C, en la unidad codificadora mostrada en la fig. 2, la tabla de consulta en color 71 genera un valor de luminancia de datos de relleno y una relación de mezclado K como los datos clave y envía el valor de luminancia y la relación de mezclado K al aparato descodificador. Si es necesario, la tabla de consulta de colores multiplexada ha sido descargada al registro en el aparato descodificador. Después de ello, los datos que han de ser descodificados son introducidos.

La fig. 4 muestra un ejemplo de la tabla de consulta de colores. Con referencia a la fig. 4, la luminancia (Y), la diferencia de color (Cr y Cb) y los datos clave (K) (que representan la proporción de mezclado con el fondo) están registrados hasta con ocho bits cada uno. Las figs. 3A, 3B, y 3C muestran niveles de la señal de luminancia y datos clave. Los valores de los niveles mostrados en la fig. 3 corresponden a los niveles de los de la tabla de consulta de colores mostrada en la fig. 4.

Un aparato descodificador correspondiente a la unidad 57 codificadora de subtítulos en la unidad codificadora mostrada en la fig. 2 es un descodificador de datos que procesa una señal reproducida por el reproductor mostrado en la fig. 1.

La fig. 5 es un diagrama de bloques que muestra la estructura detallada del descodificador de datos 7 que realiza el proceso de descodificación de gráficos/subtítulos.

Una parte 20 que detecta palabras recibe una corriente de bits de datos como una señal estroboscópica desde el multiplexador 1. La parte 20 que detecta palabras detecta información de indicación de tiempo, un error de encabezamiento, y un error de datos a partir de la señal estroboscópica y envía la información extraída a un controlador 35. El controlador 35 almacena la información de posición de presentación, actualiza datos de la tabla de consulta de colores, y datos de elemento de imagen de mapa de bits a una memoria tampón 22 a través de un procesador de línea 40 (que será descrito posteriormente).

El controlador 35 recibe un PTS (Indicación de Tiempo de Presentación de datos) desde la parte 20 que detecta palabras y envía el PTS al controlador de sistema 14 mostrado en la fig. 1. Después de ello el descodificador de datos 7 comienza a descodificar los datos de gráficos/subtítulos recibidos desde el controlador de sistema 14.

En el modo de reproducción normal, los datos de gráficos/subtítulos son leídos repetidamente durante una duración alineada de byte para cada imagen desde la memoria tampón 22. La duración puede ser disminuida por un reloj sincronizador de sistema o con un impulso de disminución recibido desde el controlador de sistema 14. El controlador 35 gestiona la dirección de la memoria tampón 22 y controla el acceso a la misma de tal modo que sincronice la memoria tampón 22 correspondiente a una indicación de tiempo de presentación. La gestión de programa del acceso de memoria es realizada con la tasa de datos y la tasa de presentación recibidas desde el desmultiplexador 1 mostrado en la fig. 1.

Suponiendo que la tasa de datos de los datos recibidos desde el desmultiplexador 1 es de hasta 20 Mbps, cuando el puerto I/O de la memoria tiene ocho bits, los datos son escritos en la memoria tampón 22 a 2,5 MHz. Por otro lado, los datos son leídos desde la memoria tampón 22 con una señal de posición de presentación multiplexada en la parte de encabezamiento de la corriente de bits en el tiempo apropiado desde una sincronización V (señal de sincronización vertical) y una sincronización H (señal de sincronización horizontal) después de que una señal de comienzo de descodificación es recibida desde el controlador de sistema 14. Suponiendo que la tasa de muestreo de elemento de imagen está en 13,5 MHz y las operaciones de lectura/escritura de la memoria son conmutadas en el período de reloj, como los datos son escritos en la memoria tampón 22 a 2,5 MHz, la menor tasa que satisface tales condiciones es 13,5 MHz x 1 / 4 = 3,375.

3,375 MHz es asignada como la tasa de escritura de datos de la memoria tampón de código. Los datos son leídos desde la memoria tampón 22 en el período de tiempo restante. En otras palabras, el período de tiempo restante es 13,5 - 3,375 = 10,125. 10,125 MHz representa que los datos son leídos tres veces en cuatro ciclos con un reloj de 13,5 MHz. En el caso de una línea de transmisión de datos de memoria con 8 bits, para leer sucesivamente datos desde la memoria tres veces en los cuatro ciclos, cuando la longitud de datos leídos es 8 bits x 3 / 4 = 6 bits y los datos de cada elemento de imagen están compuestos por 6 bits o menos, los datos pueden ser presentados en base de tiempo real.

Cuando una señal "Especial" recibida desde el controlador de sistema 14 es "anormal", el controlador 35 envía al controlador de sistema 14 una señal "ack Especial" que representa que el modo de reproducción especial ha sido recibido correctamente.

En el modo de reproducción especial, cuando la operación de n veces avance rápido/retroceso rápido es realizada, se generan impulsos de disminución a una tasa de n veces. En el modo pausa, como los impulsos de disminución no son generados, la misma imagen es descodificada repetidamente. Después de que el controlador 35 ha detectado el EOP (final de página) recibido desde un circuito de codificación inversa de longitud variable 23, un circuito 24 de codificación inversa de longitud de recorrido, había descodificado los datos, y el EOP ha sido contado para un valor equivalente a la duración, luego el controlador 35 recibe un indicador "final de presentación" procedente del circuito 24 de codificación inversa de longitud de recorrido.

En el caso de que el indicador "final de presentación" no haya sido ajustado, cuando la parte 20 de detección de palabra detecta el EOP de la página siguiente, el controlador 35 envía una señal "saturación de la memoria tampón" al controlador de sistema 14 de tal modo que haga que el desmultiplexador 1 pare de enviar datos. El controlador 35 actualiza la posición de inicio de la presentación para cada imagen cuando el controlador de sistema 14 ordena al controlador 35 hacerlo.

Cuando la memoria tampón 22 está compuesta por una RAM externa, la RAM externa debe tener una capacidad de almacenamiento que sea equivalente al menos a dos páginas para presentación y almacenamiento que satisfaga tanto la compensación del retraso en el proceso de descodificación de vídeo como el ancho de banda de

\hbox{acceso descrito antes.}

Cuando el controlador 35 escribe datos en la memoria tampón 22 para compensar el retraso de los datos de vídeo, el controlador 35 envía la indicación del tiempo de presentación (PTS) al controlador de sistema 14. El controlador de sistema 14 envía una orden de inicio de descodificación al controlador 35 del descodificador de datos 7 al mismo tiempo que el retraso (alrededor de un campo) del proceso descodificador de vídeo y el retraso del proceso de buzón son añadidos al tiempo en el que el reloj de sincronización del regulador de sistema 14 coincide con la PTS.

El retraso de descodificación es considerado debido a que el multiplexador 58 (véase fig. 2) de la unidad codificadora multiplexa datos de vídeo, datos de audio, y datos adicionales suponiendo que el retraso de los datos descodificados del mismo es cero.

Cuando un reloj de sincronización de sistema es suministrado al descodificador de datos 7, no es necesario enviar la indicación de tiempo de presentación (PTS) al controlador de sistema 14. En este caso, en el momento en el que la PTS coincide con el tiempo de sistema en el descodificador de datos 7, los datos son leídos desde la memoria tampón 22 y luego es realizado el proceso de descodificación.

El circuito de codificación inversa 23 de longitud variable realiza un proceso de codificación inversa de longitud variable para datos leídos desde la memoria tampón 22 y emite un par de nivel y recorrido. Ocasionalmente, los datos pueden ser enviados no a través del circuito de codificación inversa 23 de longitud variable.

El circuito de codificación inversa 24 de longitud de recorrido genera niveles correspondientes al número de recorridos. Los datos que son emitidos desde el circuito de codificación inversa 24 de longitud de recorrido son tratados como datos de elemento de imagen. Ocasionalmente, los datos pueden ser enviados no a través del circuito de codificación inversa 24 de longitud de recorrido.

Cuando la relación de aspecto de la pantalla del monitor es 4 : 3, un circuito de filtrado 25 de interpolación 3 : 4 filtra datos para que sean comprimidos horizontalmente y presentados con una relación de compresión de 3 : 4 de modo que se obtengan datos con una relación de círculo completo de 100%. Después de ello, los datos resultantes son superpuestos con los datos de vídeo. En este caso, el controlador 35 lee los datos desde la memoria tampón 22 más rápido que los impulsos de sincronización horizontal por 90 elementos de imagen. Cuando la relación de aspecto del monitor es 16 : 9, los datos son enviados no a través del filtro (particularmente, el filtro es puenteado). El estado de si el filtro es o no puenteado es seleccionado con una señal "XSqueeze" suministrada desde el controlador de sistema 14 al controlador 35. Cuando una pluralidad de corrientes que corresponden a una pluralidad de fuentes son enviadas, el filtro de interpolación 25 de 3 : 4 es puenteado.

Un circuito 26 de tabla de consulta de colores emite niveles de una señal de luminancia Y y señales de diferencia de color U y V registradas en la tabla de consulta de colores (CLUT) y los datos clave K que representan una relación de mezclado de los datos de vídeo de fondo y las señales Y, U, y V en la tabla de consulta de colores con ocho bits cada uno en la escala completa. Dependiendo de la estructura de los datos de la tabla de consulta de colores, el circuito de tabla de consulta de colores 26 puede emitir tales datos con cuatro bits cada uno.

La tabla de consulta de colores es descargable. Los datos clave K son enviados como una relación de mezclado a una parte mezcladora 34. Una pluralidad de CLUT puede estar dispuesta y seleccionada correspondiendo a una señal de control. Además, con un bit de entrada (por ejemplo, el bit más significativo) de un CLUT, puede realizarse una operación de limpieza de color que varía de tiempo en tiempo.

Cuando una señal "superponer/no superponer" es conectada, la parte mezcladora 34 (también denominada como dispositivo para superponer) superpone los datos gráficos tales como subtítulos con datos de vídeo correspondientes a una relación de mezclado de los mismos. En este punto, la parte mezcladora 34 realiza el proceso de superposición en el instante designado con una señal de "Position" o una señal de "U_Position". Cuando un coeficiente de desaparición ha sido designado a la información de modo, el coeficiente de desaparición es multiplicado por los datos de diseño a una velocidad designada de modo que realice las operaciones de aparición/desaparición. Cuando la señal "superpuesta/no superpuesta" es desconectada, sólo son emitidos los datos de vídeo. La señal resultante de la que cada dato ha sido descodificado y superpuesto es enviada desde el descodificador de datos al convertidor D/A 10 a través de codificador compuesto 8.

Las figs. 6 y 7 muestran el número de bits y la definición de cada señal mostrada en la fig. 5.

A continuación, se describirá una operación de gestión de la memoria tampón de subtítulo realizada por la unidad codificadora de subtítulos en el lado de codificación (véase fig. 2) y el descodificador de datos 7 (reproductor) en el lado de descodificación (véase fig. 5).

Una corriente de subtítulos para reproducción normal es codificada en la unidad codificadora de modo que distinta información de control (Normal/Trucada, Información de Posición, información de codificación de subtítulos, código de tiempo, EOP, valor de límite superior, etc.) es añadida a los datos de diseño del mapa de bits y un método de gestión de la memoria tampón de subtítulos es satisfecho en el circuito SBV 68 para subtítulos.

Cuando una corriente de subtítulos para la reproducción especial es enviada a la memoria tampón de código en el aparato descodificador, es presentada inmediatamente. Así, no es necesario considerar el retraso de la corriente que ha sido descodificada. Consiguientemente, el método de gestión para la memoria tampón de subtítulos en la reproducción normal no puede ser aplicado como es.

Las figs. 8 y 9 son un gráfico y un diagrama esquemático para explicar el método de gestión para la memoria tampón de subtítulos. En la fig. 8, el eje vertical representa el tamaño de datos recibidos. En la fig. 8, la distancia entre (A) y (B) representa el tamaño de la memoria tampón de código. El eje horizontal representa el tiempo T. La fig. 9 muestra un modelo de la memoria tampón descodificadora de subtítulos para explicar el método de gestión de la memoria tampón. Una memoria tampón 220 está compuesta por una memoria tampón de código 221 y una memoria de presentación 222.

Las pendientes de las líneas inclinadas (A) y (B) representan la tasa de bits de la corriente de bits de los datos de subtítulos. El área entre las líneas inclinadas (A) y (B) representa el estado de almacenamiento de datos de la memoria tampón. Cuando los datos son codificados a una tasa fija, las pendientes de las líneas (A) y (B) son constantes. Sin embargo, cuando los datos son codificados a una tasa variable, las pendientes de las pendientes (A) y (B) varían de tiempo en tiempo.

Cuando una línea escalonada (C) sobresale desde la línea (B) hacia la derecha, la línea (C) representa que la memoria tampón está saturada. Cuando la línea (C) sobresale desde la línea (A), la línea (C) representa que la memoria tampón está infrautilizada. Así, la memoria tampón de subtítulos es gestionada de modo que se impida que resulte saturada e infrautilizada.

Las piezas de datos de página S0, S1, S2, S3 y S4 que son introducidas a una tasa de datos de la pendiente (B) son enviadas desde la memoria tampón de código 221 a la memoria tampón de presentación 222 en los tiempos de presentación PTS(S0), PTS(S1), PTS(S2) y PTS(S3), respectivamente. Así, son presentados los subtítulos. En la fig. 8, un borde ascendente de la línea escalonada representa el estado de que los datos están siendo enviados. Además, una línea horizontal de la línea escalonada (C) representa que los datos están siendo almacenados en la memoria tampón de código 221. En la fig. 8, "duración" representa la duración de presentación designadas correspondiente a un parámetro intrínseco a cada subtítulo. La duración de presentación de cada subtítulo no es constante (final de cada imagen) de modo diferente a los datos de vídeo.

La gestión de la memoria tampón mostrada en la fig. 8 está basada en un modelo de memoria tampón de descodificador mostrada en la fig. 9. En la fig. 8, una memoria tampón 221 almacena una corriente de datos de subtítulos. Después de que la memoria tampón 221 ha almacenado datos de al menos una página, cuando el valor del reloj del sistema (SC: Referencia de Reloj de Sistema) coincide con el tiempo de presentación (PTS: Indicación de Tiempo de Presentación) los datos de una página son enviados desde la memoria tampón de código de almacenamiento 221 a la memoria tampón de presentación 222. Esta parte puede ser realizada actualizando un indicador en un dispositivo. Así, se ha considerado que no hay retraso en el envío de datos.

Con la memoria tampón de presentación 222, los datos son presentados inmediatamente. Por ejemplo, con un intervalo de supresión vertical, un analizador sintáctico 227 analiza sintácticamente distintos encabezamientos. Un circuito 223 de codificación inversa de longitud variable o un circuito 224 de codificación inversa de longitud de recorrido descodifican datos y envían datos de mapa de bits a un circuito CLUT 226 directamente o a través de un filtro 225.

La memoria tampón 220, el circuito 223 de codificación inversa de longitud variable, el circuito 224 de codificación inversa de longitud de recorrido, el circuito CLUT 226, y el filtro 225 mostrados en la fig. 9 son equivalentes al circuito 23 de codificación inversa de longitud variable, al circuito 24 de codificación inversa de longitud de recorrido, al circuito CLUT 26, y al filtro 25 del descodificador de vídeo 7 mostrado en la fig. 5, respectivamente.

A continuación, se describirá el proceso del descodificador de vídeo 7 en el estado de reproducción especial. La fig. 10 es un diagrama esquemático que muestra una corriente de subtítulos para el modo de reproducción normal y una corriente de subtítulos para el modo de reproducción especial. Las piezas de datos (1), (2), (3), (4), (5), (6), y (7) que han sido segmentadas por paquetes y divididas en el tiempo representan datos de subtítulos de una página para el modo de reproducción normal. Además, inmediatamente después de un punto de entrada, los datos de una página para la reproducción especial son codificados. En el caso de un reproductor de discos de vídeo digital, una dirección a la que el reproductor es hecha saltar en el modo de reproducción de avance rápido y en el modo de reproducción de rebobinado es un punto de entrada. En realidad, los datos de vídeo están a veces inmediatamente presentes después de un punto de entrada. En este caso, la unidad codificadora multiplexa la corriente de subtítulos para la reproducción especial en sectores que preceden inmediatamente o siguen inmediatamente a los datos de vídeo representados por el punto de entrada.

En el aparato descodificador de subtítulos, la parte 20 de detección de palabras envía una corriente para la reproducción especial o una corriente para la reproducción normal a una memoria tampón de código de la memoria tampón 20 correspondiente a la información "seleccionar Corriente" recibida desde el controlador 14 del sistema.

De modo similar, cuando la información "seleccionar Corriente" representa una de una pluralidad de corrientes de subtítulos correspondiente a una pluralidad de fuentes, la parte 20 de detección de palabras selecciona solamente una corriente de subtítulos correspondiente a una fuente predeterminada. Cuando los datos de vídeo son presentados en el monitor con una relación de aspecto de 4 : 3, se prefiere presentar tanto los datos de vídeo como los datos de subtítulos con la misma relación de aspecto. Por otro lado, cuando los datos de vídeo son presentados en un monitor con una relación de aspecto de 16 : 9, los datos de vídeo son introducidos al monitor en un modo de compresión de 4 : 3 y a continuación expandidos a una relación de aspecto de 16 : 9 por el monitor. De modo similar, en el caso de que la relación de aspecto de los datos de subtítulo sea de 4 : 3 que es la misma que la relación de aspecto de los datos de vídeo, cuando la relación de aspecto de los datos de subtítulo es expandida a 16 : 9 por el monitor, los datos de subtítulo son presentados como con datos de vídeo. En este punto, se prefiere seleccionar una apropiada de la pluralidad de fuentes.

De acuerdo con el aparato actual, en el descodificador de datos 7, cuando una corriente suministrada desde el desmultiplexador 1 es escrita en una memoria tampón 22, si la parte 20 de detección de palabras detecta una error de encabezamiento, los datos del mapa de bits no son escritos en la memoria tampón 22, sino desechados. Sin embargo, si la parte 20 de detección de palabras detecta un error de datos, detecta una línea que tiene el error e interpola el error de datos con datos de otra línea.

En otras palabras, el procesador de línea 40 mostrado en la fig. 5 detecta una línea que tiene un error y almacena las direcciones de los finales de las líneas que inmediatamente preceden e inmediatamente siguen a la línea que tiene el error al registro. Así, cuando el procesador de líneas 40 lee, descodifica, y presenta datos recibidos desde la memoria tampón 22, el procesador de línea 40 puede presentar una línea particular una pluralidad de veces o borrar una línea particular accediendo aleatoriamente a la memoria tampón 22. En el caso de que datos codificados sean datos de subtítulos, si una línea tiene un error, cuando las líneas que inmediatamente preceden o inmediatamente siguen a la línea que tiene el error son accedidas, los datos pueden ser interpolados para cada línea.

El desmultiplexador 58 del aparato descodificador suministra un indicador de error junto con los datos de la corriente. Así, comprobando el indicador de error, se ha determinado si los datos tienen un error o no cuando los datos son escritos en la memoria tampón 22. En este punto, es usada una única palabra añadida al final de cada línea como código de identificación de final de línea EOL.

La fig. 11 es un diagrama de bloques que muestra una estructura detallada del procesador de líneas 40 mostrado en la fig. 5. Después de que la parte de detección de palabras 20 ha detectado información de tiempo, un error de encabezamiento, y un error de datos, una corriente de datos y un indicador de error son enviados al procesador de línea 40. Un detector 401 de final de línea detecta el final de cada línea con el código de identificación de final de línea EOL.

El detector 401 de final de línea tiene una estructura de circuito como se ha mostrado en la fig. 12. En la fig. 12, un comparador compara sucesivamente los datos A de una línea recibida desde el desmultiplexador con el código de ajuste B. Cuando los datos A coinciden con el código de ajuste B, el comparador emite un indicador de detección a un contador 402. Siempre que se escriben datos de una línea, el indicador de detección es enviado al contador 402. Así, el contador 402 funciona como un contador de líneas. Una señal de salida del contador 402 es enviada al registro FIFO LN 403.

El indicador de error es suministrado desde el desmultiplexador 1 a un circuito de retardo y nueva línea 404. En el circuito 404 de retardo y nueva línea el indicador de error hace que los datos de corriente sean retrasados durante el periodo de tiempo en el que los datos de corriente son retrasados por el detector 401 de final de línea y el contador 402. Sólo cuando el número de líneas del indicador de error no coincide con el número de líneas almacenado en el registro FIFO LN 403, el indicador de error hace que el estado de señal de un terminal de habilitación de escritura del registro FIFO LN 403 sea activo.

Incluso si la misma línea tiene una pluralidad de errores, el número de línea es almacenado en el registro FIFO LN 403 solamente una vez. Así, el número de líneas que ha de ser interpolado depende del número de etapas del registro FIFO LN 403.

Por otro lado, para almacenar una dirección de un EOL en la memoria tampón 22, el indicador de detección recibido desde el detector 401 de final de línea es suministrado a terminales de habilitación de escritura de un registro FIFO P 411 y un registro FIFO C 412 que graba una dirección recibida desde el controlador 35 a través de un circuito 413 de ERR_LN (que se describirá posteriormente). Así, direcciones de código EOL almacenadas en la memoria tampón 22 son almacenadas en los registros FIFO P 411 y C 412.

El número de líneas de datos almacenados en el registro FIFO P 411 es diferente del número de líneas de datos almacenados en el registro FIFO C 412. Por ejemplo, como se ha mostrado en la fig. 14, cuando tiene lugar un error en una línea N y datos de una línea (N - 1) son presentados repetidamente en vez de los datos de la línea N, la dirección del EOL de una línea (N - 2) debe ser almacenada. El registro FIFO P 411 almacena la dirección de la línea (N - 2). Cuando una error es detectado en los datos de la línea N que está siendo escrita en la memoria tampón 22, la dirección del EOL de la línea (N -2) es enviada al registro FIFO P 411 a través de un registro de tres etapas 410.

El registro 410 hace circular los datos de la corriente en tres etapas del registro de modo que suministre una dirección de EOL de dos líneas precedentes al registro FIFO 411. En realidad, el registro 410 es habilitado con una señal de salida del detector 401 de final de línea de modo que la dirección del EOL de cada línea sea siempre almacenada. Por otro lado, como el registro FIFO C 412 almacena la dirección del EOL de una línea que tiene un error, la direcciones escrita en el instante en el que es detectado el EOL de la línea corriente.

El circuito 413 ERR_LN hace que los niveles de señal de los terminales de habilitación de escritura del registro FIFO P 411 y del registro FIFO C 412 resulten activos con la señal de habilitación de escritura WE recibida desde el circuito 404 de retraso y nueva línea y el indicador de detección recibido desde el detector 401 de final de línea.

En el ejemplo mostrado en la fig. 14, cuando los datos de una línea (N - 2) a datos de una línea (N + 4) son almacenados en la memoria tampón 22, una dirección ADR (EOL_N - 2) y una dirección ADR (EOL_N + 1) son almacenados en el registro FIFO P 411. Además, una dirección ADR (EOL_N) y una dirección ADR (EOL_N + 3) son almacenadas en el registro FIFO C 412.

Cuando los datos son leídos desde la memoria tampón 22, los datos son enviados al analizador sintáctico 405 y la línea de comienzo de presentación es ajustada a un registro 406. Los datos de salida del registro 406 y el número de línea que tiene un error almacenados en el registro FIFO 403 son añadidos mediante un sumador 407. El sumador 407 emite un número de línea al que se ha añadido un desplazamiento. El número de línea resultante debe ser obtenido más fácilmente que la línea de presentación real. Así, al generador de temporización 400 genera una sincronización V, una sincronización H, una sincronización- V y una sincronización- H. Las sincronización- V y sincronización- H son generadas más temprano que la sincronización V y la sincronización H, respectivamente.

Con los impulsos síncronos más tempranos sincronización- V y sincronización- H, en un comparador 409, cuando el número de línea de error recibida desde el sumador 407 coincide con el número de línea de error recibido desde un contador DSP 408, los niveles de señal de los terminales de habilitación de lectura del registro FIFO P 411, el registro FIFO C 412, y el registro FIFO LN 403 resultan activos. Así, la dirección de final ADR (EOL_N-2) de dos líneas precedentes y la dirección de final de línea ADR (EOL_N) de la línea corriente son leídos desde el registro FIFO P 411 y el registro FIFO C, respectivamente.

El controlador 35 referencia las dos direcciones que se ha leído. Además, el controlador 35 referencia la dirección ADR (EOL_N-2) recibida desde el registrador FIFO P 411 en vez de leer datos de la línea corriente que tiene un error y accede a la memoria tampón en el instante de una sincronización H del sistema de presentación. Después de que el controlador 35 ha leído la línea inmediatamente precedente, el controlador 35 referencia la dirección ADR (EOL_N) recibida desde el registro FIFO C 412 y accede a la memoria tampón en el instante de una sincronización H del sistema de presentación. La fig. 13 es un diagrama de tiempos que muestra tal proceso de lectura. Así, como se ha mostrado en la fig. 14, en contraste con una imagen (1) de un subtítulo que no tiene un error, una línea que tiene un error es interpolada con otra línea que no tiene un error como una imagen (2).

Suponiendo que cada uno de los registros FIFO LN 403, el registro FIFO P411, y el registro FIFO C 412 tiene un estado N, los errores en N líneas incluyendo las de una imagen/campo que no están presentadas y almacenadas en la memoria tampón pueden ser interpolados. Cuando tienen lugar errores en más de N líneas, estos errores no pueden ser interpolados. En tal caso, se requieren contramedidas para prohibir que tal imagen/campo sea presentado. En otras palabras, dependiendo de la estrategia de cuantas líneas de una o una pluralidad de imágenes/campo son interpoladas, el número de etapas de cada registro FIFO es determinado.

En el caso de que el número de etapas de cada circuito FIFO sea suficiente, cuando un conmutador 415 es posicionado en un terminal B independientemente de si los datos tienen o no un error, los números de línea de todas las líneas y direcciones del código de identificación de final de línea de los mismos son almacenados en el registro FIFO LN 403, el registro FIFO P 411, y el registro FIFO C 412. Así, puede accederse a cualquier línea de presentación. Cuando el usuario emite una nueva orden de desplazamiento vertical al controlador 35 a través del controlador de sistema 14, el controlador 35 empieza a contar impulsos de sincronización H antes de hacer que el contador DSP 408 cuente, elimina información que ha de ser borrada del registro FIFO LN 403, del registro FIFO P 411, y del registro FIFO C 412, y suministra valores de salto a un puerto de sustracción de un sustractor 416. Así, los datos de presentación almacenados en la memoria tampón 22 son hechos saltar un número predeterminado de líneas. Cuando controlador 35 varía los datos de presentación para cada imagen, los datos pueden ser desplazados
verticalmente.

A continuación, tal proceso será descrito con referencia a la fig. 15. Cuando los datos mostrados en la fig. 15A son almacenados en la memoria tampón 22, los datos pueden ser presentados como se ha mostrado en la fig. 15B. Alternativamente, los datos pueden ser presentados desde una línea particular de la misma como se ha mostrado en la fig. 15C.

El ejemplo antes descrito está aplicado a un reproductor de discos de vídeo digital. Sin embargo, el presente invento puede ser aplicado a otro aparato descodificador. La fig. 16 muestra la estructura de un receptor de televisión digital que ponen práctica el presente invento.

Una señal de RF recibida desde una antena receptora 300 es suministrada a un sintonizador 302 de un extremo frontal 301. El sintonizador 302 está conectado a un desmodulador QPSK 303 y a un circuito de corrección de error 304. El circuito de corrección de error 304 emite una corriente de transporte correspondiente a la norma MPEG2. Un desmultiplexador 1 separa la corriente en paquetes de vídeo, paquetes de audio, y paquetes de datos.

Una memoria 2 conectada al desmultiplexador 1 tiene un área 2a que almacena una EPG (Guía Eléctrica de Programas) que son datos de fuente. Además, los datos de subtítulo están colocados en paquetes de datos. Los datos de vídeo recibidos desde el desmultiplexador 1 son suministrados a un descodificador de vídeo 3. El descodificador de vídeo 3 descodifica datos de vídeo MPEG y emite datos de vídeo. Los datos de audio recibidos desde el desmultiplexador 1 son suministrados a un descodificador de audio 11. El descodificador de audio 11 descodifica los datos de audio MPEG y emite datos de audio.

Los datos de mapa de bits (datos de EPG o datos de subtítulos) recibidos desde el desmultiplexador 1 son suministrados a un descodificador de datos 7. Los datos de subtítulo son procesados por el descodificador de datos 7 que es equivalente al de la realización antes descrita mostrada en la fig. 1. En el caso de los datos EPG, como no tiene una indicación de tiempo (PTS), con una orden de usuario o similar, los datos EPG son enviados directamente a una memoria tampón de presentación (no a través de una memoria tampón de código) e inmediatamente presentados. Alternativamente, los datos EPG pueden ser enviados pero no a través del circuito 23 de codificación inversa de longitud variable, del circuito 24 de codificación inversa de longitud de recorrido, y del filtro 25 (así, son puenteados).

En la fig. 16, por simplicidad, un módulo de seguridad (que incluye un lector de tarjetas IC) que efectúa una acceso condicional (CA), un enlace que recibe una orden de usuario, y una parte de conexión de línea de teléfono que envía información al cliente están omitidos.

En el caso de un receptor de televisión digital, cuando los datos de subtítulo y los datos de EPG son escritos en la memoria tampón, el descodificador 7 de datos identifica líneas que tienen errores, determina todos los errores antes de que los datos sean presentados, y luego accede a la memoria tampón. Así, incluso si una línea tiene un error, la línea puede ser interpolada con líneas adyacentes.

Además, el presente invento puede ser aplicado al caso de que datos gráficos sean presentados con un CD-G.

Como se ha descrito antes, incluso si líneas correspondientes al número de etapas de cada memoria tampón FIFO tienen errores, antes de que los datos sean presentados, como las líneas que tienen errores pueden ser determinadas, una línea que precede inmediatamente o sigue inmediatamente a la línea que tiene un error puede ser presentada. Alternativamente, líneas que tienen errores pueden ser conservadas suprimidas, no presentadas. Así, cuando una imagen/campo no tiene muchos errores, las líneas que tienen errores pueden ser interpoladas y presentadas. Consiguientemente, datos que tienen un error pueden ser presentados tantas veces como sea posible. Así, el usuario es informado convenientemente desde un punto de vista de entretenimiento.

Además, como una línea puede ser accedida aleatoriamente, cuando una línea particular es presentada de forma repetida, no se requiere una memoria adicional. Así, el coste del aparato descodificador no aumenta como una ventaja del mismo.

Además, correspondiendo una orden interactiva del usuario, un área para datos gráficos y similares puede ser limitada/seleccionada. Además, los datos pueden ser desplazados verticalmente. Así, pueden ser estructuradas distintas aplicaciones.

Claims

1. Un aparato descodificador de datos para recibir datos de una corriente de bits que incluye al menos una señal de vídeo digital y datos de carácter, comprendiendo el aparato: medios de extracción (1) para extraer datos de carácter a partir de los datos de corriente de bits recibidos; medios (40) de detección de error para detectar, en los datos de carácter extraídos, una línea que tiene un error; medios (401) de detección de final de línea para detectar el final de cada línea; primeros medios de registro (411) para almacenar la dirección de código EOL de final de línea (N-2) que ocurre dos líneas antes que una línea N que tiene un error; segundos medios de registro (412) para almacenar la dirección de un código de final de línea de la línea N que tiene un error; una memoria tampón (22) para almacenar temporalmente cada línea de los datos de carácter extraídos; y medios (35, 40) de tratamiento de líneas operativos para leer desde dicha memoria tampón (22), en vez de una línea N que tiene un error, una línea N-1 que ocurre una línea antes de la línea que tiene un error, de acuerdo con la dirección almacenada en dichos primeros medios de registro (411), y a continuación leer desde dicha memoria tampón (22) una línea N+1 que ocurre una línea después de la línea N que tiene un error, de acuerdo con la dirección almacenada en dichos segundos medios de registro (402).

2. Un aparato descodificador de datos, según la reivindicación 1ª, en el que los datos de carácter son datos de mapa de bits.

3. Un aparato descodificador de datos según la reivindicación 2ª, en el que, en vez de leer una línea que tiene un error, la memoria tampón (22) es accedida aleatoriamente de modo que lea datos de líneas que preceden inmediatamente o siguen inmediatamente a la línea que tiene una error.

4. Un aparato descodificador de datos según la reivindicación 3ª, en el que dichos medios (40) de detección de error tienen: medios contadores (402) que cuentan siempre que se ha detectado un código de identificación de final de línea contenido en los datos de carácter; y un registro (403) de valor de cómputo para almacenar el valor de cómputo de dichos medios contadores como un número de línea cuando el error es detectado, y en el que dichos medios (35, 40) de tratamiento de línea tienen: un circuito (408) para generar un número de línea que precede al número de línea de una línea que es leída desde dicha memoria tampón (22) de modo que presente realmente datos de carácter; medios (409) de comparación de número de línea para comparar el número de línea generado con el número de línea de una línea que tiene un error y está almacenada en dicho registro (403) de valor de cómputo; y medios (35) de lectura de datos para leer datos de una línea que precede inmediatamente o sigue inmediatamente al número de línea generado desde dicha memoria tampón (22) cuando los números de línea coinciden con el resultado comparado de dichos medios (409) de comparación de número de línea.

5. Un aparato descodificador de datos según la reivindicación 4ª, que comprende medios reproductores (16) para reproducir información almacenada en un medio de registro y emitir los datos de corriente de bits.

6. Un aparato descodificador de datos según la reivindicación 5ª, en el que los datos de carácter son datos de un subtítulo.

7. Un aparato descodificador de datos según la reivindicación 4ª, que comprende medios receptores (301) para recibir una señal de transmisión de televisión digital, desmodular la señal recibida, y emitir los datos de corriente de bits.

8. Un aparato descodificador de datos según la reivindicación 7ª, en el que los datos de carácter son datos de un subtítulo.

9. Un aparato descodificador de datos según la reivindicación 7ª, en el que los datos de carácter son datos de una guía de programa.

10. Un método de descodificación de datos para recibir datos de corriente de bits que incluyen al menos una señal de vídeo digital y datos de carácter, comprendiendo el método las operaciones de: extraer (1) datos de carácter de los datos de corriente de bits recibidos; detectar (40), en los datos de carácter extraídos, una línea que tiene una error; detectar (401) el final de cada línea; almacenar (411) una primera dirección que es la dirección de un código de final de línea EOL de la línea N-2 que ocurre dos líneas antes de una línea N que tiene un error; almacenar (412) una segunda dirección que es la dirección de un código de final de línea de la línea N que tiene un error; almacenar temporalmente cada línea de los datos de carácter extraídos en una memoria tampón (22); y leer a partir de dicha memoria tampón (22), en vez de una línea N que tiene una error, una línea N-1 que ocurre una línea antes de la línea que tiene una error, de acuerdo con dicha primera dirección almacenada, y luego leer a partir de dicha memoria tampón (22) y una línea N+1 que ocurre una línea después de la línea N que tiene un error, de acuerdo con dicha

\hbox{segunda dirección
almacenada.}

11. Un método de descodificación de datos según la reivindicación 10ª, en el que los datos de carácter son datos de mapa de bits.

12. Un método de descodificación de datos según la reivindicación 11ª, en el que en vez de leer una línea que tiene un error, la memoria tampón (22) es accedida aleatoriamente de modo que lea datos de líneas que preceden inmediatamente o siguen inmediatamente a la línea que tiene un error.

13. Un método de descodificación de datos según la reivindicación 12ª, en el que la operación (40) de detección de error tiene las operaciones de: incrementar un contador (402) siempre que sea detectado un código de identificación de final de línea contenido en los datos de carácter; y almacenar (403) el valor de cómputo de la operación del contador como un número de línea cuando el error es detectado; y en el que la operación de lectura tiene las operaciones de: generar (408) un número de línea que precede al número de línea de una línea que es leída desde la memoria tampón (22) de manera que presente realmente los datos de carácter; comparar (409) el número de línea generado con dicho valor de cómputo almacenado como un número de línea; y leer datos de una línea que precede inmediatamente o sigue inmediatamente al número de línea generado desde la memoria tampón (22) cuando los números de línea coinciden con el resultado comparado de la operación de comparación de número de línea.

14. Un método de descodificación de datos según la reivindicación 13ª, que comprende la operación de reproducir (16) información almacenada en un medio de grabación y emitir los datos de corriente de bits.

15. Un método de descodificación de datos según la reivindicación 14ª, en el que los datos de carácter son datos de un subtítulo.

16. Un método de descodificación de datos según la reivindicación 13ª, que comprende las operaciones de recibir (301) una señal de retransmisión de televisión digital, desmodular la señal recibida, y emitir los datos de corriente de bits.

17. Un método de descodificación de datos según la reivindicación 16ª, en el que los datos de carácter son datos de un subtítulo.

18. Un método de descodificación de datos según la reivindicación 16ª, en el que los datos de carácter son datos de una guía de programa.