JPH10322643A - 画像データ処理方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】より簡単な構成でメモリの容量を低減し又は画
像縮小処理のために動作周波数を上げる必要をなくし
て、製造コストを低減する。 【解決手段】ｍ個（ｍ≧２）の論理バンクに分割された
Ｂピクチャの画像データに対し、論理バンクのデータ量
に等しい容量の物理バンクをｐ個（２≦ｐ＜ｍ）フレー
ムメモリ１４Ａ内に確保し、該論理バンクの画像データ
を空き状態の該物理バンクに書き込み、該物理バンクに
一時記憶されている画像データを表示用として読み出
し、バンク単位の読み出しが完了する毎に該物理バンク
を空き状態にする。１／Ｎスロー再生のときは各フィー
ルドについて符号化画像データをバッファメモリからＮ
回繰り返し読み出させる。フレームメモリ１４Ａに画像
データを書き込むのに縮小変換回路を通すか否か、該フ
レームメモリから画像データを読み出した後に該縮小変
換回路を通すか否かを選択できるようにする切換回路を
備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリに対し画像
データをアクセスする画像データ処理方法及び装置に関
する。

【０００２】

【従来の技術】図８は、ＭＰＥＧ方式で符号化された画
像データＤＡＴ０を復号して表示画像データを得る従来
の画像復号装置の概略構成を示す。符号化画像データＤ
ＡＴ０は、可変長復号回路１０で量子化ＤＣＴ係数に変
換され、逆量子化回路１１でＤＣＴ係数に変換され、逆
ＤＣＴ回路１２で画像データＤＡＴ１に変換される。

【０００３】画像データＤＡＴ１がＩピクチャの場合に
は、加算回路１３を素通りし、画像データＤＡＴ１がＰ
ピクチャ又はＢピクチャの場合には、画像データＤＡＴ
１は予測誤差データであり、メモリ制御・予測画像生成
回路１５からの予測画像データＤＡＴ３と加算回路１３
で加算される。予測画像生成回路は動き補償と予測復号
を行う回路である。加算回路１３の出力は、復号画像デ
ータＤＡＴ２としてフレームメモリ１４に一時記憶され
る。メモリ制御・予測画像生成回路１５は、可変長復号
回路１０で分離された予測モード及び動きベクトルに基
づき、フレームメモリ１４から参照用復号画像データＤ
ＡＴ４を読み出して予測画像データＤＡＴ３を生成し、
加算回路１３に供給する。

【０００４】参照画像は、画像データＤＡＴ１がＰピク
チャ（前方向予測符号化画像）の場合には、過去のＩピ
クチャ（内部符号化画像）又はＰピクチャであり、画像
データＤＡＴ１がＢピクチャ（双方向予測符号化画像）
の場合には、過去のＩピクチャ又はＰピクチャ、及び、
未来のＩピクチャ又はＰピクチャである。ここに、「過
去」及び「未来」は、符号化前の画像の順番に関するも
のである。

【０００５】フレームメモリ１４は、参照画像用の２フ
レーム分と、バッファ用の１フレーム分との合計３フレ
ーム分の記憶容量を持っている。図９は、順次供給され
る画像データＤＡＴ０（ＤＡＴ２）のピクチャタイプと
フレームメモリ１４内の画像記憶状態Ｓ１〜Ｓ９を示し
ている。図９中、Ｉ、Ｐ、及びＢはピクチャタイプを示
しており、これらに付された番号は画像データＤＡＴ０
（ＤＡＴ２）の時間的順番を示している。

【０００６】符号化画像データＤＡＴ０は、ピクチャＩ
１、Ｂ２、Ｂ３、Ｐ４、Ｂ５、Ｂ６、・・・の順に可変
長復号回路１０へ供給され、この順に画像データＤＡＴ
２がフレームメモリ１４に一時記憶される。一時記憶さ
れた画像は、符号化前の画像の順番に、表示画像データ
ＤＡＴ５として読み出される。Ｂピクチャは参照されず
に表示画像データＤＡＴ５として読み出され、Ｉピクチ
ャ又はＰピクチャは、次のＩピクチャ又はＰピクチャの
前迄のＢピクチャの再生後に再生される。すなわち、表
示画像データＤＡＴ５は、図９中に括弧を付したピクチ
ャＢ２、Ｂ３、Ｉ１、Ｂ５、Ｂ６、Ｐ４、・・・の順に
フレームメモリ１４から読み出される。

【０００７】フレームメモリ１４は、上述のように３フ
レーム分の容量を持っているが、製造コスト低減上、こ
の容量をできるだけ低減したほうが好ましい。そこで、
Ｉピクチャ用又はＰピクチャ用の２つのデータメモリを
それぞれ２Ｎ個のスロットに分割し、また、Ｂピクチャ
が参照されずに表示画像データＤＡＴ５として読み出さ
れるという点に着目し、Ｂピクチャ用としてＮ＋４個の
スロットを有するデータメモリと、２Ｎ＋６個のスロッ
ト番号を記憶するためのスロット管理メモリとを用い、
次のような処理を行う画像処理装置が提案されている
（特開平８−２９８６６６号公報）。

【０００８】（１）スロット管理メモリの先頭からＮ＋
４ワードにそれぞれ０〜Ｎ＋３の初期値を格納させてお
き、書き込みポインタＷＰ及び読み出しポインタＲＰに
それぞれ初期値０及びＮ＋４を格納しておき、（２）書
き込みポインタＷＰの内容でスロット管理メモリをアド
レス指定してスロット番号を読み出し、（書き込みポイ
ンタＷＰの内容）＋１でスロット管理メモリをアドレス
指定してスロット番号を読み出し、（３）データメモリ
の、読み出した２個のスロット番号のスロットにデータ
を書き込み、かつ、データメモリのスロット読み出し順
を予測して該２個のスロット番号を、スロット管理メモ
リの他のアドレスへそれぞれ格納し、（４）書き込みポ
インタを２だけ増加させ、（５）読み出しポインタＲＰ
の内容でスロット管理メモリをアドレス指定してスロッ
ト番号を読み出し、（読み出しポインタＲＰの内容）＋
１でスロット管理メモリをアドレス指定してスロット番
号を読み出し、（６）データメモリの、読み出した２個
のスロット番号からデータを読み出し、（７）読み出し
ポインタを２だけ増加させる、という処理を繰り返し行
う。

【０００９】他方、横：縦＝１６：９の画像を、この比
が４：３の通常のＣＲＴに歪み無く出力する場合、図１
０に示す如く、ピクチャ１６をピクチャ１７に縮小する
レターボックス変換を行う必要がある。ハッチングを付
したライン１８１からライン１８２まで及びライン１８
３からライン１８４までは、ＣＲＴ上の黒表示部を示し
ている。

【００１０】図８において、表示モードが縮小モードの
場合には、切換回路１９がレターボックス変換回路２０
側に切り換えられ、フレームメモリ１４から読み出され
た表示画像データＤＡＴ５がレターボックス変換回路２
０で上記のように縮小され、切換回路１９を通り表示画
像データＤＡＴ５として取り出される。表示モードが通
常モードの場合には、切換回路１９がフレームメモリ１
４の出力側に切り換えられ、表示画像データＤＡＴ５が
切換回路１９を通り表示画像データＤＡＴ６として取り
出される。表示画像データＤＡＴ６は、不図示の回路
で、フォーマット変換され次いでアナログ値に変換され
て表示用のビデオ信号になる。

【００１１】

【発明が解決しようとする課題】しかし、上記特開平８
−２９８６６６号公報に開示された装置では、例えば４
８０ラインの画像の場合、Ｎ＝４８０／（８×２）＝３
０であり、スロット管理メモリは２Ｎ＋６＝６６個のス
ロット番号を記憶しなければならず、また、データメモ
リのスロット読み出し順を予測しなければならないの
で、構成が複雑である。しかも、Ｉピクチャ用又はＰピ
クチャ用の２つのデータメモリをそれぞれ２Ｎ個のスロ
ットに分割しているので、構成がさらに複雑になる。

【００１２】また、図１０において、表示モードが通常
モードの場合には、ライン１８１からライン１８４まで
の期間中に１画像分の表示画像データＤＡＴ５をフレー
ムメモリ１４から読み出せば良いが、表示モードが縮小
モードの場合には、ライン１８２からライン１８３まで
の通常より短い期間中に１画像分の表示画像データＤＡ
Ｔ５をフレームメモリ１４から読み出してレターボック
ス変換しなければならないので、通常モードの場合より
も高速処理が必要となり、製造コスト上昇の原因とな
る。

【００１３】本発明の目的は、このような問題点に鑑
み、より簡単な構成でメモリ容量を低減し又は画像縮小
処理のために動作周波数を上げる必要をなくして、製造
コストを低減することができる画像データ処理方法及び
装置を提供することにある。

【００１４】

【課題を解決するための手段及びその作用効果】請求項
１では、画像データを復号する画像データ処理装置にお
いて、１フレーム分の復号画像データ量をＦとし、ｍ及
びｐがｍ≧２、２≦ｐ＜ｍ及び（１バンクの復号画像デ
ータ量）×ｍ＝Ｆを満たす整数であるとしたとき、復号
画像データ格納用としてｐバンクの記憶領域を有するメ
モリと、該メモリに復号画像データを書き込ませ、該メ
モリに書き込まれた復号画像データを読み出させるため
に、該復号画像データをｍバンクに分割して各バンクに
論理バンク番号を割り当てたときの論理バンク番号を出
力する主制御回路と、該メモリ内のｐバンクの記憶領域
の各バンクに物理バンク番号を割り当てたときに、該論
理バンク番号を空いている物理バンク番号に割り当て、
該割り当てられた物理バンク番号を、該メモリからバン
ク単位の読み出しが完了する毎に空き状態にし、該主制
御回路から出力された論理バンク番号を、該論理バンク
番号が割り当てられている物理バンク番号に変換するバ
ンク管理回路と、該書き込み及び読み出しを実行するた
めに、該変換された物理番号に対応したアドレスを先頭
アドレスとして該メモリ内の１バンク分の復号画像デー
タを順次アクセスするメモリ制御回路とを有する。

【００１５】この画像データ処理装置によれば、画像デ
ータを論理バンクに分割しこれをメモリ内に確保した物
理バンクに割り当て、バンク単位で画像データを書き込
み、読み出し、開放することにより、１フレーム分より
少ない容量で従来の１フレーム分の役割を果たすことが
でき、また、上記構成のバンク管理回路を用いているの
で、簡単な構成でメモリの容量低減が可能になるという
効果を奏し、画像データ処理装置の製造コスト低減に寄
与する。

【００１６】さらに、主制御回路は論理バンク番号を出
力すればよいので、その処理及び構成が簡単になるとい
う効果を奏する。請求項２の画像データ処理装置では、
請求項１において、上記バンク管理回路は、割り当て制
御信号がアクティブの時に、供給されている物理バンク
番号と論理バンク番号との対応関係を記憶することによ
り上記割り当てを行い、該割り当てに基づいて上記論理
バンク番号を上記物理バンク番号に変換する論理／物理
バンク番号変換部と、該物理バンク番号の各々につい
て、該論理バンク番号のいずれかが割り当てられている
割り当て状態であるか割り当てられていない空き状態で
あるかを示す割り当て状態記憶部と、上記主制御回路か
らの物理バンク割り当て要求に応答して、該割り当て状
態記憶部の内容を参照して該空き状態を検出し、検出さ
れた該空き状態を該割り当て状態にし、該割り当て状態
にした物理バンク番号及びアクティブにした該割り当て
制御信号を該論理／物理バンク番号変換部に供給する空
き物理バンク検出・割り当て部とを有する。

【００１７】この画像データ処理装置によれば、簡単な
構成の割り当て状態記憶部と空き物理バンク検出・割り
当て部とを備えることにより、主制御回路から物理バン
ク割り当て要求と論理番号とを出力するだけで論理バン
クが物理バンクに割り当てられるので、論理バンクの物
理バンクへの割り当てが容易に行われるという効果を奏
する。

【００１８】請求項３では、請求項２において、上記バ
ンク管理回路はさらに、上記メモリ制御回路が１バンク
分の読み出しアドレスをアクセス完了したことを検出し
て、上記割り当て状態記憶部の、該１バンクの物理バン
ク番号に対応した上記割り当て状態を上記空き状態にさ
せる物理バンク開放部を有する。この画像データ処理装
置によれば、物理バンクの開放が主制御回路と独立して
行われるので、主制御回路での処理が簡単になるという
効果を奏する。

【００１９】請求項４の画像データ処理装置では、請求
項２又は３において、上記空き物理バンク検出・割り当
て部は、物理バンク検索要求に応答して、上記割り当て
状態記憶部の内容を参照して上記空き状態を検出し、検
出された該空き状態を上記割り当て状態にし、該割り当
て状態にした物理バンク番号を上記論理／物理バンク番
号変換部に供給しかつ割り当て完了通知を出力する空き
物理バンク検出部と、該物理バンク検索要求を出力し、
上記物理バンク割り当て要求を受け且つ該割り当て完了
通知を受けた時に、アクティブにした上記割り当て制御
信号を該論理／物理バンク番号変換部に供給する物理バ
ンク割り当て部とを有する。

【００２０】この画像データ処理装置によれば、物理バ
ンク割り当て要求前の物理バンク検索要求により空き物
理バンク番号が得られるので、物理バンク割り当て要求
に対し高速に、論理バンクの物理バンクへの割り当てを
行うことができるという効果を奏する。請求項５の画像
データ処理装置では、請求項１乃至４のいずれか１つに
おいて、上記メモリは、符号化画像データのバッファ記
憶領域を有し、上記メモリ制御回路は、遅延のために符
号化画像データを該バッファ記憶領域に一時記憶させ、
該バッファ記憶領域から該符号化画像データを読み出さ
せ、該読み出された符号化画像データを復号して該メモ
リへ供給する復号回路を有し、上記主制御回路は、速度
１／Ｎのスロー再生要求に応答して該メモリ制御回路に
対し、トップフィールド及びボトムフィールドの各々に
ついて該メモリの該バッファ記憶領域からＮ回繰り返し
読み出させ且つ該読み出しに応じて上記ｐバンクの記憶
領域に対する復号画像データの上記書き込み及び表示用
読み出しを行わせる。

【００２１】この画像データ処理装置によれば、バンク
構成で復号画像データ用メモリ記憶容量を１フレーム分
より少なくしても、速度１／Ｎのスロー再生を行うこと
が可能になるという効果を奏する。請求項６では、請求
項５において、上記主制御回路は、ポーズ再生要求に応
答して、速度１／∞のスロー再生要求に対する制御動作
と同一の動作を行う。

【００２２】請求項７の画像データ処理装置では、請求
項１乃至６のいずれか１つにおいて、上記画像データは
ＭＰＥＧ方式の画像データであり、上記物理バンクの記
憶容量は、１マクロブロックラインの整数倍である。こ
の画像データ処理装置によれば、バンク分割による画像
データ処理の複雑化が回避されるという効果を奏する。

【００２３】請求項８の画像データ処理装置では、請求
項１乃至６のいずれか１つにおいて、上記画像データは
ＭＰＥＧ方式の画像データであり、上記物理バンクの記
憶容量は、１マクロブロックラインの半分の奇数倍であ
る。この画像データ処理装置によれば、フィールド単位
で画像データを処理する場合に、バンク分割による画像
データ処理の複雑化が回避されるという効果を奏する。

【００２４】請求項９では、１フレーム分の復号画像デ
ータ量をＦとし、ｍ及びｐがｍ≧２、２≦ｐ＜ｍ及び
（１バンクの復号画像データ量）×ｍ＝Ｆを満たす整数
であるとしたとき、復号画像データをｍバンクに分割し
て各バンクに論理バンク番号を割り当て、復号画像デー
タ格納用としてメモリにｐバンクの記憶領域を確保し、
該記憶領域の各バンクに物理バンク番号を割り当て、論
理バンク番号を空いている物理バンク番号に割り当て、
該割り当てられた物理バンク番号を、該メモリからバン
ク単位の読み出しが完了する毎に空き状態にし、割り当
てた論理バンク番号の各々について該論理バンク番号
を、該論理バンク番号が割り当てられている物理バンク
番号に変換し、該変換された物理番号に対応したアドレ
スを先頭アドレスとして該メモリ内の１バンク分の復号
画像データを順次アクセスして、該メモリに復号画像デ
ータを書き込ませ、該メモリに書き込まれた復号画像デ
ータを読み出させる。

【００２５】請求項１０の画像データ処理方法では、請
求項９において、遅延のために、符号化画像データを上
記メモリのバッファ記憶領域に一時記憶させ該バッファ
記憶領域から該符号化画像データを読み出させ、該読み
出された符号化画像データを復号して該メモリへ供給
し、速度１／Ｎのスロー再生要求に応答して、トップフ
ィールド及びボトムフィールドの各々について該メモリ
の該バッファ記憶領域からＮ回繰り返し読み出させ且つ
該読み出しに応じて上記ｐバンクの記憶領域に対する復
号画像データの上記書き込み及び表示用読み出しを行わ
せる。

【００２６】請求項１１では、復号された画像データが
一時記憶されるメモリと、該メモリに該画像データを書
き込み、該メモリ内の該画像データを参照して予測画像
を生成し、該メモリから符号化前の画像順に該画像デー
タを読み出すメモリ制御・予測画像生成回路と、を有す
る画像データ処理装置において、ブロック単位で画像が
縮小するように、該画像データを変換する縮小変換回路
と、該メモリに該画像データを書き込むのに該縮小変換
回路を通すか否か、該メモリから該画像データを読み出
した後に該縮小変換回路を通すか否かを選択できるよう
にする切換回路とを有し、該メモリ制御・予測画像生成
回路は、該メモリへの該画像データの書き込みであるか
該メモリからの該画像データの読み出しであるか、表示
モードが縮小モードであるか否か、及び、該画像データ
が非参照画像のものであるか否かに応じて、該切換回路
を制御する制御回路を有する。

【００２７】この画像データ処理装置によれば、縮小表
示モードのときにメモリから表示画像データを読み出す
場合、データ読み出し量が従来より少なくなるので、画
像データ処理速度を従来よりも遅くすることができると
いう効果を奏し、画像データ処理装置の製造コスト低減
に寄与する。請求項１２の画像データ処理装置では、請
求項１１において、上記制御回路は、上記メモリへの画
像データの書き込みにおいて、表示モードが縮小モード
且つ該画像データが非参照画像のものである第１の場合
には、該画像データが上記縮小変換回路を通って該メモ
リへ書き込まれるように上記切換回路を制御し、該第１
の場合でない場合には、該画像データが該縮小変換回路
を通らないで該メモリへ書き込まれるように該切換回路
を制御し、該メモリからの該画像データの読み出しにお
いて、該第１の場合又は該表示モードが縮小モードでな
い第２の場合には、該メモリから読み出された該画像デ
ータが該縮小変換回路を通らないように該切換回路を制
御し、該第１の場合でなくかつ該第２の場合でない場合
には、該メモリから読み出された該画像データが該縮小
変換回路を通るように該切換回路を制御する。

【００２８】請求項１３の画像データ処理装置では、請
求項１１において、ブロック単位で画像が縮小するよう
に、画像データを変換する縮小変換回路と、上記メモリ
に画像データを書き込むのに該縮小変換回路を通すか否
か、該メモリから画像データを読み出した後に該縮小変
換回路を通すか否かを選択できるようにする切換回路と
を有し、上記メモリ制御・予測画像生成回路は、該メモ
リへの該画像データの書き込みであるか該メモリからの
該画像データの読み出しであるか、表示モードが縮小モ
ードであるか否か、及び、該画像データが非参照画像の
ものであるか否かに応じて、該切換回路を制御する制御
回路を有する。

【００２９】請求項１４では、符号化された画像データ
を復号する画像データ処理方法において、復号画像一時
記憶用メモリと復号画像サイズを縮小するための縮小変
換回路とを用い、該メモリへの復号画像データの書き込
みにおいて、表示モードが縮小モード且つ該復号画像デ
ータが非参照画像のものである第１の場合には、該復号
画像データを、縮小変換回路に通して該メモリへ書き込
ませ、該第１の場合でない場合には、該復号画像データ
を該縮小変換回路に通さずに該メモリへ書き込ませ、該
メモリからの該復号画像データの表示用読み出しにおい
て、該第１の場合又は該表示モードが縮小モードでない
第２の場合には、該復号画像データを該メモリから読み
出させ該縮小変換回路を通さないようにし、該第１の場
合でなくかつ該第２の場合でない場合には、該メモリか
ら読み出した該画像データを該縮小変換回路に通す。

【００３０】

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。 ［第１実施形態］図１は、図８に対応した本発明の第１
実施形態の画像復号装置の概略構成を示す。図８と同一
構成要素には同一符号を付してその説明を省略する。

【００３１】この装置は、フレームメモリ１４Ａに画像
データを書き込むのにレターボックス変換回路２０を通
すか否か、フレームメモリ１４Ａから画像データを読み
出した後にレターボックス変換回路２０を通すか否かを
選択できるようにするために、図８の切換回路１９の替
わりに、切換回路２１〜２４を備えている。画像書き込
みにおいて、表示モードが縮小モード且つ復号画像デー
タＤＡＴ２が非参照画像であるＢピクチャの場合には、
切換回路２１が加算回路１３の出力側に切り換えられ、
切換回路２２が切換回路２３側に切り換えられ、切換回
路２３が切換回路２２側に切り換えられる。これによ
り、復号画像データＤＡＴ２がレターボックス変換回路
２０で縮小され、復号画像データＤＡＴ２Ａとしてフレ
ームメモリ１４Ａに一時記憶される。レターボックス変
換回路２０では、１６×１６画素が１６×１２画素に縮
小される。

【００３２】画像書き込みにおいて、上記以外の場合に
は、切換回路２３が加算回路１３の出力側に切り換えら
れる。これにより、復号画像データＤＡＴ２が復号画像
データＤＡＴ２Ａとしてフレームメモリ１４Ａに一時記
憶される。画像読み出しにおいて、表示モードが縮小モ
ード且つ表示画像データＤＡＴ５がＢピクチャの場合、
又は、表示モードが縮小モードでない場合には、切換回
路２４がフレームメモリ１４Ａの出力側に切り換えられ
る。これにより、表示画像データＤＡＴ５が表示画像デ
ータＤＡＴ６として、切換回路２４から取り出される。
したがって、フレームメモリ１４ＡからＢピクチャの表
示画像データＤＡＴ５を読み出す場合、データ読み出し
量が従来の３／４と少なくなり、従来のような高速処理
をする必要がない。

【００３３】画像読み出しにおいて、上記以外の場合、
すなわち表示モードが縮小モード且つ表示画像データＤ
ＡＴ５がＢピクチャでない場合には、切換回路２１がフ
レームメモリ１４Ａの出力側に切り換えられ、切換回路
２２が切換回路２４側に切り換えられ、切換回路２４が
切換回路２２側に切り換えられる。これにより、表示画
像データＤＡＴ５がレターボックス変換回路２０で縮小
され、表示画像データＤＡＴ６として切換回路２４から
取り出される。この場合、従来と同一になるが、読み出
された表示画像データを不図示のバッファメモリに格納
しておくことにより、縮小表示画像全体としての処理速
度を従来よりも低減することができる。

【００３４】［第２実施形態］次に、表示モードが縮小
モードであるかどうかによらずフレームメモリ１４Ａの
記憶容量低減を可能にする第２実施形態の画像復号装置
を説明する。以下の説明において、レターボックス変換
については、図１又は図８のいずれの構成であってもよ
い。

【００３５】最初に、記憶容量低減を可能にするバンク
及びその使用方法の概略を説明する。最大画素数の表示
モードにおいて、フレームメモリ１４Ａの記憶容量は
２．Ｘフレームと表される。０．Ｘフレームは、Ｂピク
チャ用であり、２バンク（書き込み用の１バンクと読み
出し用の１バンク）以上である。ここに１バンクは、例
えば、画像上の１６ライン分である１マクロブロックラ
インの整数倍である。これは、図１の可変長復号回路１
０、逆量子化回路１１及び逆ＤＣＴ回路１２において、
１６×１６画素の１マクロブロック単位で処理が行われ
ることに対応している。

【００３６】図５（Ａ）に示す如く、Ｂピクチャをバン
クで分割したものを論理バンクと称し、フレームメモリ
１４Ａ内の０．Ｘフレーム分の記憶領域をバンクで分割
したものを物理バンクと称す。図５（Ａ）では、Ｂピク
チャの容量が４バンクであり、０．Ｘフレームが２バン
クである場合を示している。復号画像データＤＡＴ２Ａ
がＢピクチャの場合、その論理バンク１〜４は、フレー
ムメモリ１４Ａの物理バンクＡ及びＢへ、図５（Ａ）〜
（Ｇ）に示すように格納される。図５（Ａ）が、論理バ
ンクの物理バンクへの割当を表しているのに対し、図５
（Ｂ）〜（Ｇ）は、論理バンクへの物理バンクの割当及
び論理バンクの表示を時間順に表したものである。

【００３７】最初、物理バンクＡと物理バンクＢとは空
き状態になっており、物理バンクＡに論理バンク１の内
容が書き込まれる（図５（Ｂ））。次に、物理バンクＢ
に論理バンク２の内容が書き込まれ、同時に物理バンク
Ａの内容が表示画像データＤＡＴ５として読み出される
（図５（Ｃ））。この書き込みと読み出しは非同期であ
る。物理バンクＡからの読み出しが完了すると、次に物
理バンクＢからの読み出しが開始される（図５
（Ｄ））。物理バンクＡが空いているので、次に論理バ
ンク３の内容が物理バンクＡに書き込まれる（図５
（Ｅ））。物理バンクＢからの読み出しが完了すると、
物理バンクＡからの読み出しが続いて行われる（図５
（Ｆ））。次に、論理バンク４の内容が物理バンクＢに
書き込まれ、また、物理バンクＡからの読み出しが完了
すると、物理バンクＢからの読み出しが開始される（図
５（Ｇ））。

【００３８】物理バンクＡ及びＢは、図４に示す如く、
フレームメモリ１４Ａ内でリローケータブルになってい
る。図４は、図９に対応しており、順次供給される画像
データＤＡＴ０（ＤＡＴ２Ａ）のピクチャタイプとフレ
ームメモリ１４内の画像記憶状態ＳＴ１〜ＳＴ９を示し
ている。図４中、Ｉ、Ｐ、及びＢはピクチャタイプを示
しており、これらに付された番号は符号化画像データＤ
ＡＴ０（ＤＡＴ２Ａ）の時間的順番を示している。ま
た、図４中の（）内は表示画像として読み出されるピク
チャを示している。

【００３９】次に、フレームメモリ１４Ａへの復号画像
データＤＡＴ２Ａの書き込み及びフレームメモリ１４Ａ
からの表示画像データＤＡＴ５の読み出しの概略を説明
する。（ＳＴ１）ピクチャＩ１がフレームメモリ１４Ａ
に書き込まれる。次の書き込みアドレスＡＤｆは、ＡＤ
ｆ＝（ピクチャＩ１の格納最終アドレス）＋１である。

【００４０】（ＳＴ２）アドレスＡＤｆから物理バンク
が確保される。ピクチャＩ１を参照画像としてピクチャ
Ｂ２の予測画像｛Ｉ１｝が生成され、誤差画像としての
ピクチャＢ２の画像データＤＡＴ１に加算されてピクチ
ャＢ２が復号され、フレームメモリ１４Ａの物理バンク
に書き込まれる。次に、ピクチャＢ２が表示画像データ
ＤＡＴ５として読み出される。以下、これらを簡単に、 ｛Ｉ１｝＋Ｂ２→Ｂ２、Ｂ２表示 と表す。ピクチャＢ２の表示が完了すると、ピクチャＢ
２が格納されている領域が解放されるので、 ＡＤｆ＝（ピクチャＩ１の格納最終アドレス）＋１ となる。物理バンクは、Ｂピクチャ格納開始前に、アド
レスＡＤｆからｎバンク分、例えば２バンク分確保され
る。

【００４１】 （ＳＴ３）｛Ｉ１｝＋Ｂ３→Ｂ３、Ｂ３表示 （ＳＴ４）｛Ｉ１｝＋Ｐ４→Ｐ４、Ｉ１表示 ピクチャＰ４は、解放されたピクチャＢ３の領域の開始
位置と同じ位置から格納される。ピクチャＩ１の表示が
完了しても、まだ参照画像として利用されるので、 ＡＤｆ＝（ピクチャＰ４の格納最終アドレス）＋１ となる。

【００４２】 （ＳＴ５）｛Ｉ１＋Ｐ４｝＋Ｂ５→Ｂ５、Ｂ５表示 ピクチャＢ５の表示が完了すると、ピクチャＢ５が格納
されている領域が解放されるので、 ＡＤｆ＝（ピクチャＰ４の格納最終アドレス）＋１ となる。

【００４３】 （ＳＴ６）｛Ｉ１＋Ｐ４｝＋Ｂ６→Ｂ６、Ｂ６表示 （ＳＴ７）｛Ｐ４｝＋Ｐ７→Ｐ７、ピクチャＰ４表示 アドレスＡＤｆからピクチャＰ７が格納され、フレーム
メモリ１４Ａの最終アドレスまで進むと、フレームメモ
リ１４Ａの先頭アドレスへ戻って、残りのピクチャＰ７
が格納される。すなわち、フレームメモリ１４Ａは、そ
のアドレスが論理的にループ状に連結されている。

【００４４】 ＡＤｆ＝（ピクチャＰ７の格納最終アドレス）＋１ となる。 （ＳＴ８）｛Ｐ４＋Ｐ７｝＋Ｂ８→Ｂ８、Ｂ８表示 （ＳＴ９）｛Ｐ４＋Ｐ７｝＋Ｂ９→Ｂ９、Ｂ９表示 このようにして、符号化前のピクチャＢ２、Ｂ３、Ｉ
１、Ｂ５、Ｂ６、Ｐ４、Ｂ８、Ｂ９、Ｐ７の順に表示画
像が得られる。

【００４５】図２は、上述のようなバンク及びその使用
方法を用いた本発明の第２実施形態の画像復号装置の概
略構成を示す。この装置では、バッファメモリ制御回路
２５によりバッファメモリ２６のリード／ライト状態が
制御され且つバッファメモリ２６がアドレス指定され
て、多重ビットストリームから分離されたビデオビット
ストリームＶＢＳがバッファメモリ２６に高速に一時格
納され、格納されたデータがバッファメモリ２６から低
速に読み出され、符号化画像データＤＡＴ０として復号
回路２７内の可変長復号回路に供給される。

【００４６】復号回路２７は、図８中の可変長復号回路
１０、逆量子化回路１１、逆ＤＣＴ回路１２、加算回路
１３、及び、メモリ制御・予測画像生成回路１５の予測
画像生成回路部から成る。図８の場合と同様に、復号回
路２７にはフレームメモリ１４Ａから参照用復号画像デ
ータＤＡＴ４が供給され、復号回路２７はこれを用いて
予測復号し、復号画像データＤＡＴ２としてフレームメ
モリ１４Ａへ供給する。

【００４７】復号・表示制御回路２８には、ビデオビッ
トストリームＶＢＳを分離する際に不図示のシステムデ
コーダで分離されたシステムクロックレファランスＳＣ
Ｒ、デコーディングタイムスタンプＤＴＳやプレゼンテ
ーションタイムスタンプＰＴＳ等の制御情報ＣＩ１、復
号回路２７内の可変長復号回路で分離されたピクチャー
コーディングタイプ、テンポラルレファランス、動きベ
クトルや画像サイズ等の制御情報ＣＩ２及び操作者の操
作に基づいて生成されたポーズ再生要求信号ＰＲＱ、ス
ロー再生要求信号ＳＲＱ及び再生速度１／Ｎ等の制御情
報が供給される。復号・表示制御回路２８は、これら制
御情報に基づき復号及び表示のための各種制御データを
生成して、バッファメモリ制御回路２５、復号回路２
７、フレームメモリ制御回路２９、バンク管理回路３０
及び表示回路３１に供給する。復号・表示制御回路２８
は、先頭アドレスレジスタ回路２８１を備えており、こ
れは、バッファメモリ書き込み先頭アドレスＢＷ、バッ
ファメモリ読み出し先頭アドレスＢＲ、フレームメモリ
書き込み先頭アドレスＦＷ、フレームメモリ参照画像読
み出し先頭アドレスＦＲ１及びＦＲ２並びにフレームメ
モリ表示画像読み出し先頭アドレスＦＲ３の各々を保持
するレジスタからなる。復号・表示制御回路２８は、上
記制御情報に基づいてこれらレジスタの内容を設定す
る。

【００４８】リセット時にバッファメモリ書き込み先頭
アドレスＢＷがバッファメモリ制御回路２５のアドレス
カウンタ２５１にロードされ、バッファメモリ制御回路
２５によりバッファメモリ２６が書き込み状態にされ、
ビデオビットストリームＶＢＳがバッファメモリ２６に
書き込まれる。この際、アドレスカウンタ２５１がクロ
ックでインクリメントされ、バッファメモリ２６内の最
終アドレスまでデータが書き込まれると、バッファメモ
リ制御回路２５によりバッファメモリ２６の先頭アドレ
スがアドレスカウンタ２５１にロードされ、ビデオビッ
トストリームＶＢＳの書き込みが続行される。復号・表
示制御回路２８からバッファメモリ制御回路２５へ復号
開始指令及びバッファメモリ読み出し先頭アドレスＢＲ
が供給され、バッファメモリ読み出し先頭アドレスＢＲ
がアドレスカウンタ２５１にロードされ、バッファメモ
リ制御回路２５によりバッファメモリ２６が読み出し状
態にされ、アドレスカウンタ２５１がクロックでインク
リメントされて、符号化画像データＤＡＴ０が読み出さ
れる。この際、復号回路２７内の可変長復号回路で分離
された制御情報が復号・表示制御回路２８へ供給され
る。

【００４９】バッファメモリ２６への書き込みとバッフ
ァメモリ２６からの読み出しとは、バッファメモリ制御
回路２５により時分割並列処理され、書き込みと読み出
しの一方から他方の制御へ移る際には、アドレスカウン
タ２５１の内容が不図示の一方のレジスタに退避され、
退避されていた他方のレジスタの内容がアドレスカウン
タ２５１に復帰される。

【００５０】読み出しアドレスは、通常は書き込み順で
連続的であるが、後述のスロー再生のときには同一内容
の繰り返し読み出しを行う必要があり、この場合、復号
・表示制御回路２８からバッファメモリ制御回路２５へ
バッファメモリ読み出し先頭アドレスＢＲが供給されて
アドレスカウンタ２５１にロードされる。フレームメモ
リ１４Ａに対し１画像のアクセスを開始する場合には、
ピクチャータイプによらず次のような処理が行われる。

【００５１】すなわち、復号画像データＤＡＴ２をフレ
ームメモリ１４Ａへ書き込み開始する場合には、復号・
表示制御回路２８からフレームメモリ制御回路２９へ書
き込み開始指令及びフレームメモリ書き込み先頭アドレ
スＦＷが供給され、このアドレスがアドレスカウンタ２
９１にロードされる。表示用復号画像データＤＡＴ５を
フレームメモリ１４Ａから読み出し開始する場合には、
復号・表示制御回路２８からフレームメモリ制御回路２
９へ表示画像読み出し開始指令及びフレームメモリ表示
画像読み出し先頭アドレスＦＲ３が供給され、このアド
レスがアドレスカウンタ２９１にロードされる。参照用
復号画像データＤＡＴ４をフレームメモリ１４Ａから読
み出し開始する場合には、復号・表示制御回路２８から
フレームメモリ制御回路２９へ参照画像読み出し開始指
令及びフレームメモリ参照画像読み出し先頭アドレスＦ
Ｒ１、２つの参照画像を用いる場合にはさらにフレーム
メモリ参照画像読み出し先頭アドレスＦＲ２が供給さ
れ、フレームメモリ制御回路２９により、先頭アドレス
ＦＲ１及びＦＲ２が時間をずらしてアドレスカウンタ２
９１にロードされる。上記バッファメモリ制御回路２５
の場合と同様に、アドレスカウンタ２９１がクロックで
インクリメントされ、フレームメモリ１４Ａに対する読
み出し及び書き込みがフレームメモリ制御回路２９によ
り時分割並列処理される。

【００５２】フレームメモリ１４Ａに対しＢピクチャー
の論理バンクをアクセス開始する場合には、さらに次の
ような処理が行われる。すなわち、Ｂピクチャーの論理
バンクの復号画像データＤＡＴ２をフレームメモリ１４
Ａへ書き込み開始する場合には、復号・表示制御回路２
８からバンク管理回路３０へ物理バンク割り当て要求Ｒ
Ｑ２及び書き込み論理バンク番号Ｌ１Ｎが供給され、物
理バンク割り当て要求ＲＱ２が受け付けられると、書き
込み論理バンク番号Ｌ１Ｎがバンク管理回路３０で物理
バンク番号Ｐ１Ｎに変換されてフレームメモリ制御回路
２９に供給される。フレームメモリ制御回路２９は、Ｆ
Ｗ＋Ｐ１Ｎ・ＢＮＫをアドレスカウンタ２９１へロード
してフレームメモリ１４Ａへの書き込み制御を行う。こ
こに、ＢＮＫは予め定められた１物理バンクの記憶容量
値であり、バンク管理回路３０から供給される。各画像
について初回はＰ１Ｎ＝０である。

【００５３】Ｂピクチャーの論理バンクの表示用復号画
像データＤＡＴ５をフレームメモリ１４Ａから読み出し
開始する場合には、復号・表示制御回路２８からバンク
管理回路３０へ読み出し論理バンク番号Ｌ２Ｎが供給さ
れ、読み出し論理バンク番号Ｌ２Ｎがバンク管理回路３
０で物理バンク番号Ｐ２Ｎに変換されてフレームメモリ
制御回路２９に供給される。フレームメモリ制御回路２
９は、ＦＲ３＋Ｐ２Ｎ・ＢＮＫをアドレスカウンタ２９
１へロードしてフレームメモリ１４Ａからの読み出し制
御を行う。各画像について初回はＰ２Ｎ＝０である。

【００５４】表示用復号画像データＤＡＴ５は表示回路
３１に供給され、フォーマット変換及びアナログ変化等
が行われて表示装置用のビデオ信号ＶＳが生成される。
バンク管理回路３０の構成例を、図３に示す。この回路
３０は、構成要素３２〜３７を備えている。物理バンク
数演算部３２は、上述の０．Ｘフレームのバンク数ｎを
次式で算出する。

【００５５】ｎ＝［（ＡＤＲｅ−ＡＤＲｓ＋１−２ＦＬ
Ｍ）／ＢＮＫ］ ここに、ＡＤＲｓはフレームメモリ１４Ａのスタートア
ドレス、ＡＤＲｅはフレームメモリ１４Ａのエンドアド
レス、ＦＬＭは表示モードで定まる１フレームの記憶容
量、［］は小数点以下切り捨てによる整数化の記号であ
る。物理バンク数ｎは、空き物理バンク検出部３３に供
給される。

【００５６】物理バンク割り当てレジスタ３４は、ｎの
最大値Ｎに等しい数のビットを備えており、図３はＮ＝
４の場合を示しいる。物理バンク割り当てレジスタ３４
の各ビットは、物理バンクに対応しており、物理バンク
割り当てフラグＦＡ〜ＦＤとして用いられる。このフラ
グは、‘１’のとき論理バンク割り当て済みを示し、
‘０’のとき割り当てられてないことを示すものとす
る。

【００５７】空き物理バンク検出部３３は、物理バンク
割り当て部３５からの物理バンク検索要求ＲＱ１に応答
して、物理バンク割り当てレジスタ３４の一端からｎビ
ットにつき、‘０’の第ｉビットを検出し、このビット
を‘１’に反転させ、検出物理バンク番号ＰＤＮ＝ｉを
論理／物理バンク番号変換部３６に供給し、物理バンク
割り当て部３５に割り当て完了通知ＡＣＫ１を供給す
る。該ｎビットが全て‘１’の場合には、そのいずれか
が‘０’になるのを待って前記処理を行う。

【００５８】復号・表示制御回路２８は、物理バンク割
り当て部３５に物理バンク割り当て要求ＲＱ２を供給
し、同時に、次に復号すべき画像データＤＡＴ１の復号
書き込み論理バンク番号Ｌ１Ｎを論理／物理バンク番号
変換部３６に供給する。物理バンク割り当て部３５は、
物理バンク割り当て要求ＲＱ２発行前に物理バンク検索
要求ＲＱ１を空き物理バンク検出部３３に供給してお
り、割り当て完了通知ＡＣＫ１と物理バンク割り当て要
求ＲＱ２との両方を受けたときに、割り当て制御信号Ｃ
ＮＴ１を論理／物理バンク番号変換部３６に供給し、こ
れと同時に、復号・表示制御回路２８に対し物理バンク
割り当て通知ＡＣＫ２を供給する。物理バンク割り当て
部３５は、割り当て制御信号ＣＮＴ１の出力後に、次の
論理バンクの復号の為に、物理バンク割り当て要求ＲＱ
２受取前に物理バンク検索要求ＲＱ１を空き物理バンク
検出部３３に供給する。

【００５９】論理／物理バンク番号変換部３６は、マッ
ピングレジスタＭＲ１〜ＭＲ４を備えており、復号書き
込み論理バンク番号Ｌ１ＮでマッピングレジスタＭＲ１
〜ＭＲ４の１つがアドレス指定され、指定されたもの
に、割り当て制御信号ＣＮＴ１のタイミングで検出物理
バンク番号ＰＤＮが保持される。論理／物理バンク番号
変換部３６は、フレームメモリ制御回路２９からの要求
に応じ、マッピングレジスタＭＲ１〜ＭＲ４の順にサイ
クリックにその内容を読み出し、物理バンク番号Ｐ１Ｎ
としてフレームメモリ制御回路２９に供給する。フレー
ムメモリ制御回路２９は、上述のＦＷ＋Ｐ１Ｎ・ＢＮＫ
を算出し、これをアドレスカウンタ２９１にロードす
る。アドレスカウンタ２９１の内容ＡＤｆはクロックで
インクリメントされ、このアドレスＡＤｆに復号画像デ
ータＤＡＴ２Ａが順次書き込まれる。

【００６０】復号・表示制御回路２８は、次に表示すべ
き論理バンク番号Ｌ２Ｎを論理／物理バンク番号変換部
３６及び物理バンク開放部３７に供給する。論理／物理
バンク番号変換部３６は、読み出し論理バンク番号でマ
ッピングレジスタＭＲ１〜ＭＲ４の１つをアドレス指定
し、その内容を物理バンク番号Ｐ２Ｎとしてフレームメ
モリ制御回路２９に供給する。フレームメモリ制御回路
２９は、上述のＦＲ３＋Ｐ２Ｎ・ＢＮＫを算出し、これ
をアドレスカウンタ２９１にロードし、フレームメモリ
１４Ａに対し読み出し制御を行う。これにより、フレー
ムメモリ１４Ａから表示画像データＤＡＴ５が順次読み
出される。

【００６１】物理バンク開放部３７は、アドレスカウン
タ２９１の内容ＡＤｆがＦＲ３＋（Ｐ２Ｎ＋１）・ＢＮ
Ｋ−１に一致したことを不図示の一致検出回路で検出す
ることにより、１バンク分の表示アドレスの読み出しが
完了したと判定して、読み出し論理バンク番号の変化直
前に読み出し論理バンク番号の内容を保持した表示済論
理バンク番号Ｌ３Ｎ及びバンク開放制御信号ＣＮＴ２を
論理／物理バンク番号変換部３６に供給する。論理／物
理バンク番号変換部３６は、これに応答して、表示済論
理バンク番号Ｌ３ＮでマッピングレジスタＭＲ１〜ＭＲ
４の１つをアドレス指定し、その内容Ｘに対応した物理
バンク割り当てレジスタ３４の第Ｘビットをゼロクリア
させ、この内容Ｘを初期化する。

【００６２】図６は、図３の回路の動作を示すタイムチ
ャートである。 （ｔ０１）物理バンク検索要求ＲＱ１が空き物理バンク
検出部３３に供給される。 （ｔ０２）空き物理バンク検出部３３から物理バンクＡ
を示す検出物理バンク番号ＰＤＮ（＝０、物理バンクＢ
を示す検出物理バンク番号ＰＤＮは１）が出力され、物
理バンク割り当てレジスタ３４の内容が‘１０００’と
なる。

【００６３】（ｔ０３）復号・表示制御回路２８から復
号書き込み論理バンク番号Ｌ１Ｎ及び物理バンク割り当
て要求ＲＱ２が出力される。 （ｔ０４）物理バンク割り当て部３５から論理／物理バ
ンク番号変換部３６及び復号・表示制御回路２８へそれ
ぞれ割り当て制御信号ＣＮＴ１及び物理バンク割り当て
通知ＡＣＫ２が供給される。

【００６４】（ｔ０５）物理バンクＡに対応した検出物
理バンク番号ＰＤＮがマッピングレジスタＭＲ１に保持
される。図６中のハッチングは内容が初期化されている
ことを示している。次の時刻ｔ１１〜ｔ１５について
は、時刻ｔ０１〜ｔ０５と同様である。 （ｔ１７）読み出し論理バンク番号Ｌ２Ｎが論理／物理
バンク番号変換部３６及び物理バンク開放部３７に供給
され、論理／物理バンク番号変換部３６からＰ２Ｎ＝０
が出力され、物理バンクＡから論理バンク１の内容の読
み出しが開始される。

【００６５】（ｔ２１）物理バンク検索要求ＲＱ１が空
き物理バンク検出部３３に供給される。 （ｔ２３）復号・表示制御回路２８から復号書き込み論
理バンク番号Ｌ１Ｎ及び物理バンク割り当て要求ＲＱ２
が出力される。 （ｔ２７）読み出し論理バンク番号Ｌ２Ｎが論理／物理
バンク番号変換部３６及び物理バンク開放部３７に供給
される。

【００６６】（ｔ２６）論理／物理バンク番号変換部３
６により物理バンク割り当てレジスタ３４の最上位ビッ
トがゼロクリアされ、マッピングレジスタＭＲ１の内容
がクリアされる。論理／物理バンク番号変換部３６から
Ｐ２Ｎ＝１が出力され、物理バンクＢから論理バンク２
の内容の読み出しが開始される。 （ｔ２２）空き物理バンク検出部３３から物理バンクＡ
を示す検出物理バンク番号ＰＤＮが出力され、物理バン
ク割り当てレジスタ３４の内容が‘１１００’となる。

【００６７】（ｔ２４）物理バンク割り当て部３５から
論理／物理バンク番号変換部３６及び復号・表示制御回
路２８へそれぞれ割り当て制御信号ＣＮＴ１及び物理バ
ンク割り当て通知ＡＣＫ２が供給される。 （ｔ２５）物理バンクＡに対応した検出物理バンク番号
ＰＤＮ＝０がマッピングレジスタＭＲ３に保持される。

【００６８】次の時刻ｔ３１〜ｔ３７については、上記
同様であるのでその説明を省略する。本第２実施形態に
よれば、以上のようなＢピクチャの処理により、バンク
分割によるフレームメモリ１４Ａの容量低減が可能とな
る。次に、スロー再生処理について説明する。

【００６９】復号・表示制御回路２８へのスロー再生要
求信号ＳＲＱに応答して、このとき設定されている再生
速度１／Ｎに基づき、再生速度が通常の１／Ｎになるよ
うに復号及び表示の制御が行われる。Ｉピクチャー又は
Ｐピクチャーの場合には、フレームメモリ１４Ａから読
み出される画像の各フィールドについてＮ回繰り返し読
み出せば良く、従来と同一方法で行われる。この場合、
バッファメモリ２６から復号回路２７へのデータ転送レ
ートの平均値は通常再生の場合の１／Ｎになる。

【００７０】Ｂピクチャーの場合には、上述のように１
つの論理バンクの表示用復号画像データの読み出しが完
了すると、次の論理バンクの画像データで上書きされて
前の論理バンクの画像データが消失するので、画像の各
フィールドについてバッファメモリ２６からＮ回繰り返
し読み出させる。この場合、Ｎ回繰り返しと再生速度１
／Ｎとの組み合わせにより、バッファメモリ２６から復
号回路２７へのデータ転送レートの平均値は通常再生の
場合と同じになる。

【００７１】図７（Ａ）は、１／２スロー再生モードの
場合のＢピクチャーの復号画像順を示しており、画像５
０〜５３の順に復号される。画像５０〜５３は同一フレ
ームのものであり、画像５０及び５１は同一トップフィ
ールドＴＦのものであり、画像５２及び５３は同一ボト
ムフィールドＢＦのものである。Ｂピクチャーのピクチ
ャヘッダの制御情報ＣＩ２が復号回路２７から復号・表
示制御回路２８へ供給される毎に、復号・表示制御回路
２８からバッファメモリ制御回路２５へ復号開始指令及
びバッファメモリ読み出し先頭アドレスＢＲがバッファ
メモリ制御回路２５へ供給され、バッファメモリ読み出
し先頭アドレスＢＲがアドレスカウンタ２５１にロード
される。バッファメモリ制御回路２５へのバッファメモ
リ読み出し先頭アドレスＢＲの供給は、同一フレームの
トップフィールドトップフィールドＴＦ及びボトムフィ
ールドボトムフィールドＢＦの各々について、同一値が
２回繰り返され、図７（Ａ）に示すようにＢＲ１、ＢＲ
１、ＢＲ２、ＢＲ２の順になる。これにより、バッファ
メモリ２６から復号回路２７へ同一フレームの同一トッ
プフィールドＴＦの符号化画像データＤＡＴ０が２回復
号回路２７へ供給され、次に同一フレームの同一ボトム
フィールドＢＦの符号化画像データＤＡＴ０が２回復号
回路２７へ供給される。フレーム構造の場合には、バッ
ファメモリ２６からの読み出しラインを１ライン毎にス
キップすることにより１フィールド分読み出して、フィ
ールド構造の場合と同一になるようにする。

【００７２】Ｂピクチャーについては、復号・表示制御
回路２８から復号回路２７へ供給されるピクチャコーデ
ィングタイプを含む復号指令ＤＲＱ並びにフレームメモ
リ制御回路２９及びバンク管理回路３０へ供給される制
御データは、復号・表示制御回路２８からバッファメモ
リ制御回路２５への制御データの上記２回繰り返しに応
じて、２回繰り返され、表示画像順は上記復号画像順に
等しくなる。

【００７３】図７（Ｃ）は、実線の走査線が表示画面上
のトップフィールド画像ＴＦＰを示しており、点線の走
査線が表示画面上のボトムフィールド画像ＢＦＰを示し
ている。復号・表示制御回路２８から表示回路３１へ
は、表示用復号画像データＤＡＴ５が画像５１のとき、
トップフィールドＴＦをボトムフィールド画像ＢＦＰと
して表示させる制御データを供給し、表示用復号画像デ
ータＤＡＴ５が画像５２のとき、ボトムフィールドＢＦ
をトップフィールド画像ＴＦＰとして表示させる制御信
号を供給する。これにより、フィールド画像のデータで
擬似的にフレーム画像が表示される。この点は、ピクチ
ャタイプによらない。

【００７４】図７（Ｂ）は、１／３スロー再生モードの
場合のＢピクチャーの復号画像順を示しており、画像６
０〜６５の順に復号される。画像６０〜６５は同一フレ
ームのものであり、画像６０〜６２は同一トップフィー
ルドＴＦのものであり、画像６３〜６５は同一ボトムフ
ィールドＢＦのものである。復号・表示制御回路２８か
ら出力される制御データの上記２回繰り返しはこの場
合、３回になる。なお、フィールド画像６２及び６３に
ついては、フレーム構造の場合、両者を１フレーム画像
として復号してもよい。

【００７５】１／４以下の速度のスロー再生モードにつ
いても上記同様である。ポーズ再生要求信号ＰＲＱに応
答して行われるポーズ再生の動作は、１／∞スロー再生
の場合と同一である。本第２実施形態によれば、バンク
構成でフレームメモリ１４Ａの記憶容量を３フレーム分
より少なくしても、以上のような動作により、スロー再
生やポーズ再生を行うことが可能となる。

【００７６】なお、本発明には外にも種々の変形例が含
まれる。例えば、Ｂピクチャ用の物理バンクは、フレー
ムメモリ１４Ａ内の予め定められた領域に確保するよう
にしてもよい。物理バンクの記憶容量は、トップフィー
ルドとボトムフィールドとに分けて管理するために、１
マクロブロックラインの半分の奇数倍であってもよい。

【００７７】フレームメモリ１４Ａとバッファメモリ２
６とはメモリ内のソフト的分割領域であってもよく、ま
た、バッファメモリ制御回路２５とフレームメモリ制御
回路２９とを１つのメモリ制御回路で構成しアドレスカ
ウンタ２５１と２９１とを１つのアドレスカウンタに統
一した構成であってもよい。また、本発明は、レターボ
ックス変換回路２０の替わりに他の画像縮小変換回路を
用いた場合に適用してもよい。

【図面の簡単な説明】

【図１】本発明の第１実施形態の画像復号装置の概略構
成図である。

【図２】本発明の第２実施形態の画像復号装置の概略構
成図である。

【図３】図２中のバンク管理回路の構成例を示すブロッ
ク図である。

【図４】図２の装置による画像復号処理の説明図であ
る。

【図５】Ｂピクチャのバンク割当説明図である。

【図６】図３の回路の動作を示すタイムチャートであ
る。

【図７】Ｂピクチャのスロー再生説明図である。

【図８】従来の画像復号装置の概略構成を示すブロック
図である。

【図９】図８の装置による画像復号処理の説明図であ
る。

【図１０】レターボックス変換説明図である。

【符号の説明】

１０ 可変長復号回路 １１ 逆量子化回路 １２ 逆ＤＣＴ回路 １３ 加算回路 １４、１４Ａ フレームメモリ １５、１５Ａ メモリ制御・予測画像生成回路 ２０ レターボックス変換回路 ２１〜２４ 切換回路 ２５ バッファメモリ制御回路 ２５１、２９１ アドレスカウンタ ２６ バッファメモリ ２７ 復号回路 ２８ 復号・表示制御回路 ２８１ 先頭アドレスレジスタ回路 ２９ フレームメモリ制御回路 ３０ バンク管理回路 ３１ 表示回路 ３２ 物理バンク数演算部 ３３ 空き物理バンク検出部 ３４ 物理バンク割り当てレジスタ ３５ 物理バンク割り当て部 ３６ 論理／物理バンク番号変換部 ３７ 物理バンク開放部 ＭＲ１〜ＭＲ４ マッピングレジスタ Ｌ１Ｎ 書き込み論理バンク番号 Ｌ２Ｎ 読み出し論理バンク番号 ＲＱ２ 物理バンク割り当て要求 ＤＡＴ０ 符号化画像データ ＤＡＴ１ 画像データ ＤＡＴ２、ＤＡＴ２Ａ 復号画像データ ＤＡＴ３ 予測画像データ ＤＡＴ４ 参照用復号画像データ ＤＡＴ５ 表示用復号画像データ ＣＩ１、ＣＩ２ 制御情報 ＰＷ バッファメモリ書き込み先頭アドレス ＢＲ バッファメモリ読み出し先頭アドレス ＦＷ フレームメモリ書き込み先頭アドレス ＦＲ１、ＦＲ２ フレームメモリ参照画像読み出し先頭
アドレス ＦＲ３ フレームメモリ表示画像読み出し先頭アドレス ＰＲＱ ポーズ再生要求信号 ＳＲＱ スロー再生要求信号 １／Ｎ 再生速度 ＤＲＱ 復号開始指令

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加茂 良彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 松岡 武 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 竹平 真則 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 河野 忠美 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 太田 光彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 石塚 正則 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (14)

【特許請求の範囲】
1. 【請求項１】 １フレーム分の画像データ量をＦとし、
   ｍ及びｐがｍ≧２、２≦ｐ＜ｍ及び（１バンクの画像デ
   ータ量）×ｍ＝Ｆを満たす整数であるとしたとき、画像
   データ格納用としてｐバンクの記憶領域を有するメモリ
   と、 該メモリに画像データを書き込ませ、該メモリに書き込
   まれた画像データを読み出させるために、該画像データ
   をｍバンクに分割して各バンクに論理バンク番号を割り
   当てたときの論理バンク番号を出力する主制御回路と、 該メモリ内のｐバンクの記憶領域の各バンクに物理バン
   ク番号を割り当てたときに、該論理バンク番号を空いて
   いる物理バンク番号に割り当て、該割り当てられた物理
   バンク番号を、該メモリからバンク単位の読み出しが完
   了する毎に空き状態にし、該主制御回路から出力された
   論理バンク番号を、該論理バンク番号が割り当てられて
   いる物理バンク番号に変換するバンク管理回路と、 該書き込み及び読み出しを実行するために、該変換され
   た物理番号に対応したアドレスを先頭アドレスとして該
   メモリ内の１バンク分の画像データを順次アクセスする
   メモリ制御回路と、 を有することを特徴とする画像データ処理装置。
2. 【請求項２】 上記バンク管理回路は、 割り当て制御信号がアクティブの時に、供給されている
   物理バンク番号と論理バンク番号との対応関係を記憶す
   ることにより上記割り当てを行い、該割り当てに基づい
   て上記論理バンク番号を上記物理バンク番号に変換する
   論理／物理バンク番号変換部と、 該物理バンク番号の各々について、該論理バンク番号の
   いずれかが割り当てられている割り当て状態であるか割
   り当てられていない空き状態であるかを示す割り当て状
   態記憶部と、 上記主制御回路からの物理バンク割り当て要求に応答し
   て、該割り当て状態記憶部の内容を参照して該空き状態
   を検出し、検出された該空き状態を該割り当て状態に
   し、該割り当て状態にした物理バンク番号及びアクティ
   ブにした該割り当て制御信号を該論理／物理バンク番号
   変換部に供給する空き物理バンク検出・割り当て部と、 を有することを特徴とする請求項１記載の画像データ処
   理装置。
3. 【請求項３】 上記バンク管理回路はさらに、 上記メモリ制御回路が１バンク分の読み出しアドレスを
   アクセス完了したことを検出して、上記割り当て状態記
   憶部の、該１バンクの物理バンク番号に対応した上記割
   り当て状態を上記空き状態にさせる物理バンク開放部を
   有することを特徴とする請求項２記載の画像データ処理
   装置。
4. 【請求項４】 上記空き物理バンク検出・割り当て部
   は、 物理バンク検索要求に応答して、上記割り当て状態記憶
   部の内容を参照して上記空き状態を検出し、検出された
   該空き状態を上記割り当て状態にし、該割り当て状態に
   した物理バンク番号を上記論理／物理バンク番号変換部
   に供給しかつ割り当て完了通知を出力する空き物理バン
   ク検出部と、 該物理バンク検索要求を出力し、上記物理バンク割り当
   て要求を受け且つ該割り当て完了通知を受けた時に、ア
   クティブにした上記割り当て制御信号を該論理／物理バ
   ンク番号変換部に供給する物理バンク割り当て部と、 を有することを特徴とする請求項２又は３記載の画像デ
   ータ処理装置。
5. 【請求項５】 上記メモリは、符号化画像データのバッ
   ファ記憶領域を有し、 上記メモリ制御回路は、遅延のために符号化画像データ
   を該バッファ記憶領域に一時記憶させ、該バッファ記憶
   領域から該符号化画像データを読み出させ、 該読み出された符号化画像データを復号して該メモリへ
   供給する復号回路を有し、 上記主制御回路は、速度１／Ｎのスロー再生要求に応答
   して該メモリ制御回路に対し、トップフィールド及びボ
   トムフィールドの各々について該メモリの該バッファ記
   憶領域からＮ回繰り返し読み出させ且つ該読み出しに応
   じて上記ｐバンクの記憶領域に対する画像データの上記
   書き込み及び表示用読み出しを行わせる、 ことを特徴とする請求項１乃至４のいずれか１つに記載
   の画像データ処理装置。
6. 【請求項６】 上記主制御回路は、ポーズ再生要求に応
   答して、速度１／∞のスロー再生要求に対する制御動作
   と同一の動作を行うことを特徴とする請求項５記載の画
   像データ処理装置。
7. 【請求項７】 上記画像データはＭＰＥＧ方式の画像デ
   ータであり、上記物理バンクの記憶容量は、１マクロブ
   ロックラインの整数倍であることを特徴とする請求項１
   乃至６のいずれか１つに記載の画像データ処理装置。
8. 【請求項８】 上記画像データはＭＰＥＧ方式の画像デ
   ータであり、上記物理バンクの記憶容量は、１マクロブ
   ロックラインの半分の奇数倍であることを特徴とする請
   求項１乃至６のいずれか１つに記載の画像データ処理装
   置。
9. 【請求項９】 １フレーム分の画像データ量をＦとし、
   ｍ及びｐがｍ≧２、２≦ｐ＜ｍ及び（１バンクの画像デ
   ータ量）×ｍ＝Ｆを満たす整数であるとしたとき、画像
   データをｍバンクに分割して各バンクに論理バンク番号
   を割り当て、画像データ格納用としてメモリにｐバンク
   の記憶領域を確保し、該記憶領域の各バンクに物理バン
   ク番号を割り当て、 論理バンク番号を空いている物理バンク番号に割り当
   て、該割り当てられた物理バンク番号を、該メモリから
   バンク単位の読み出しが完了する毎に空き状態にし、割
   り当てた論理バンク番号の各々について該論理バンク番
   号を、該論理バンク番号が割り当てられている物理バン
   ク番号に変換し、 該変換された物理番号に対応したアドレスを先頭アドレ
   スとして該メモリ内の１バンク分の画像データを順次ア
   クセスして、該メモリに画像データを書き込ませ、該メ
   モリに書き込まれた画像データを読み出させる、 ことを特徴とする画像データ処理方法。
10. 【請求項１０】 遅延のために、符号化画像データを上
    記メモリのバッファ記憶領域に一時記憶させ該バッファ
    記憶領域から該符号化画像データを読み出させ、該読み
    出された符号化画像データを復号して該メモリへ供給
    し、 速度１／Ｎのスロー再生要求に応答して、トップフィー
    ルド及びボトムフィールドの各々について該メモリの該
    バッファ記憶領域からＮ回繰り返し読み出させ且つ該読
    み出しに応じて上記ｐバンクの記憶領域に対する画像デ
    ータの上記書き込み及び表示用読み出しを行わせる、 ことを特徴とする請求項９記載の画像データ処理方法。
11. 【請求項１１】 復号された画像データが一時記憶され
    るメモリと、 該メモリに該画像データを書き込み、該メモリ内の該画
    像データを参照して予測画像を生成し、該メモリから符
    号化前の画像順に該画像データを読み出すメモリ制御・
    予測画像生成回路と、 を有する画像データ処理装置において、 ブロック単位で画像が縮小するように、該画像データを
    変換する縮小変換回路と、 該メモリに該画像データを書き込むのに該縮小変換回路
    を通すか否か、該メモリから該画像データを読み出した
    後に該縮小変換回路を通すか否かを選択できるようにす
    る切換回路とを有し、 該メモリ制御・予測画像生成回路は、該メモリへの該画
    像データの書き込みであるか該メモリからの該画像デー
    タの読み出しであるか、表示モードが縮小モードである
    か否か、及び、該画像データが非参照画像のものである
    か否かに応じて、該切換回路を制御する制御回路を有す
    る、 ことを特徴とする画像データ処理装置。
12. 【請求項１２】 上記制御回路は、 上記メモリへの画像データの書き込みにおいて、表示モ
    ードが縮小モード且つ該画像データが非参照画像のもの
    である第１の場合には、該画像データが上記縮小変換回
    路を通って該メモリへ書き込まれるように上記切換回路
    を制御し、該第１の場合でない場合には、該画像データ
    が該縮小変換回路を通らないで該メモリへ書き込まれる
    ように該切換回路を制御し、 該メモリからの該画像データの読み出しにおいて、該第
    １の場合又は該表示モードが縮小モードでない第２の場
    合には、該メモリから読み出された該画像データが該縮
    小変換回路を通らないように該切換回路を制御し、該第
    １の場合でなくかつ該第２の場合でない場合には、該メ
    モリから読み出された該画像データが該縮小変換回路を
    通るように該切換回路を制御する、 ことを特徴とする請求項１１記載の画像データ処理装
    置。
13. 【請求項１３】 ブロック単位で画像が縮小するよう
    に、画像データを変換する縮小変換回路と、 上記メモリに画像データを書き込むのに該縮小変換回路
    を通すか否か、該メモリから画像データを読み出した後
    に該縮小変換回路を通すか否かを選択できるようにする
    切換回路とを有し、 上記メモリ制御・予測画像生成回路は、該メモリへの該
    画像データの書き込みであるか該メモリからの該画像デ
    ータの読み出しであるか、表示モードが縮小モードであ
    るか否か、及び、該画像データが非参照画像のものであ
    るか否かに応じて、該切換回路を制御する制御回路を有
    する、 ことを特徴とする請求項１１記載の画像データ処理装
    置。
14. 【請求項１４】 符号化された画像データを復号する画
    像データ処理方法において、復号画像一時記憶用メモリ
    と復号画像サイズを縮小するための縮小変換回路とを用
    い、 該メモリへの復号画像データの書き込みにおいて、表示
    モードが縮小モード且つ該復号画像データが非参照画像
    のものである第１の場合には、該復号画像データを、縮
    小変換回路に通して該メモリへ書き込ませ、 該第１の場合でない場合には、該復号画像データを該縮
    小変換回路に通さずに該メモリへ書き込ませ、 該メモリからの該復号画像データの表示用読み出しにお
    いて、該第１の場合又は該表示モードが縮小モードでな
    い第２の場合には、該復号画像データを該メモリから読
    み出させ該縮小変換回路を通さないようにし、該第１の
    場合でなくかつ該第２の場合でない場合には、該メモリ
    から読み出した該画像データを該縮小変換回路に通す、 ことを特徴とする画像データ処理方法。