JP2000039902A - フェールセーフコントローラ - Google Patents

フェールセーフコントローラ

Info

Publication number
JP2000039902A
JP2000039902A JP10207303A JP20730398A JP2000039902A JP 2000039902 A JP2000039902 A JP 2000039902A JP 10207303 A JP10207303 A JP 10207303A JP 20730398 A JP20730398 A JP 20730398A JP 2000039902 A JP2000039902 A JP 2000039902A
Authority
JP
Japan
Prior art keywords
output
control
signal
unit
fail
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10207303A
Other languages
English (en)
Other versions
JP4243742B2 (ja
Inventor
Takeshi Takehara
剛 竹原
Shinichiro Yamaguchi
伸一朗 山口
Naoto Miyazaki
直人 宮崎
Michio Fujiwara
道雄 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20730398A priority Critical patent/JP4243742B2/ja
Priority to EP99929892A priority patent/EP1132788B1/en
Priority to DE69911992T priority patent/DE69911992T2/de
Priority to PCT/JP1999/003871 priority patent/WO2000005630A1/ja
Publication of JP2000039902A publication Critical patent/JP2000039902A/ja
Application granted granted Critical
Publication of JP4243742B2 publication Critical patent/JP4243742B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】 【課題】 フェールセーフコントローラにおいて、演算
処理プログラムの作成・変更を容易にし、システムの生
産性向上を図る。 【解決手段】 フェールセーフコントローラ1には、制
御演算部10と出力部11とが設けられている。制御演
算部10は制御対象の状態入力3を取り込んで演算処理
を行うとともに、その演算処理結果を演算出力12とし
て出力する。出力部11は、タイマ110、交番信号出
力部111及び出力監視部112を有し、制御演算部1
0からの演算出力12をタイマ割込み113により、制
御演算部10での演算処理とは非同期で交番信号に変換
するとともに、交番信号出力部111からの出力信号1
14を監視して制御出力2の出力/停止を制御する。ま
た、制御演算部10からは制御周期開始トリガ13が出
力され、交番信号出力部111と出力監視部112にそ
れぞれ入力されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はフェールセーフコン
トローラに係り、特に、制御対象を制御するための制御
出力として、交番信号を用いたフェールセーフコントロ
ーラに関する。
【0002】
【従来の技術】信号機や踏切の制御装置においては、制
御装置の故障が発生してシステムを停止せざるを得ない
場合に、システムとして安全な状態で(例えば信号機を
赤にする、踏切を閉じた状態にする)停止させる必要が
ある。
【0003】システムの安全性を高めるための手法とし
て、鉄道分野のように制御周期の長い制御システムでは
制御出力として交番信号(交流信号のようなもの)を用
いる手法がある。以下、この手法について図9を用いて
説明する。
【0004】フェールセーフコントローラ1は、制御対
象6の状態を入力3として取り込み、制御演算処理を実
行する。フェールセーフコントローラ1は、演算処理の
結果を一定周期の交番信号または固定値信号に変換して
制御出力2として出力する。制御出力2は整流回路4に
入力され、整流回路4は、一定周期の交番信号が入力さ
れたときのみ論理値1を出力し、それ以外の信号が入力
された場合には論理値0を出力する。制御対象6は、整
流回路4の出力が論理値0のときに安全な状態に駆動さ
れ、整流回路4の出力が論理値1のときに危険が伴う状
態に駆動される。したがって、コントローラ1の出力2
は、交番信号であるときに危険側出力と定義され、固定
値信号であるときに安全側出力と定義される。
【0005】コントローラ1に異常が発生した場合、制
御出力2としては論理値1または論理値0として固定さ
れることが多いが、固定値信号は安全側出力とみなされ
るので、制御対象6が危険側に駆動されることはなく、
システムを安全な状態に保つことができる。
【0006】この交番信号を生成する方法としては、図
10に示すように、制御演算処理プログラム中に、交番
信号周期毎に交番信号を生成する交番出力処理ルーチン
を埋め込む手法がある(これは、通常、シングルスレッ
ド構造と呼ばれている)。交番出力処理は、その制御周
期の間の出力が危険側出力であるならば、出力の値の反
転出力(1の場合に0に、0の場合に1にする)を繰り
返し、制御周期の間の出力が安全側であるならば、出力
の値を制御周期の間一定にする。システムに異常が発生
し、制御演算処理が停止すると、交番出力処理も同時に
停止し、出力は固定値となり安全側出力が出続けるの
で、システムの安全性は保たれる。
【0007】
【発明が解決しようとする課題】しかしながら、図10
に示した手法では、制御演算処理プログラムを作成した
後に、交番信号周期毎にプログラムを分割し、交番出力
処理ルーチンを埋め込む必要がある。またプログラムの
変更をする場合において、交番信号周期がずれないよう
に、再度プログラムの分割を行う必要が生じる。
【0008】このように従来の技術では、制御周期や制
御演算処理内容の一部の変更であっても、プログラム分
割が必要となるため、プログラムの生産効率が非常に悪
くなってしまう。また、交番信号の周期は、制御演算周
期に比べ十分小さいことが要求されるため、制御演算処
理に交番出力処理を埋め込むためには、多大な労力が必
要とされる。
【0009】また、フェールセーフコントローラにおい
ても低価格化の要求が高まっており、開発費や開発期間
の削減が重要である。このため、システムの共通化が必
須となっている。共通化を実現するためには、各応用へ
の展開が容易に可能となるようなシステム構成が必要で
ある。そのためにも、交番信号出力処理を容易にする方
法が望まれている。
【0010】本発明の目的は、演算処理プログラムの作
成・変更を容易に行うことができ、システムの生産性向
上を図ることが可能なフェールセーフコントローラを提
供することである。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の発明は、制御対象の状態入力を取
り込んで演算処理を行い、その演算処理結果を交番信号
に変換するとともに、その交番信号に基づいてシステム
を安全側に制御するフェールセーフコントローラにおい
て、前記状態入力を取り込んで演算処理を行うととも
に、その演算処理結果を出力する制御演算部と、前記制
御演算部から出力された演算処理結果を該制御演算部で
の演算処理とは非同期で交番信号に変換し、その交番信
号を前記制御対象を制御するための制御出力として出力
するとともに、前記交番信号を監視して、前記制御演算
部に異常が発生していることが分かったときは交番信号
の出力を抑止する出力部とを備えたことを特徴としてい
る。
【0012】上記構成によれば、交番信号の出力処理を
行う出力部が制御演算部から分離されるため、制御演算
部は交番信号の出力処理を意識することなく演算処理プ
ログラムの作成・変更を容易に行うことができ、演算処
理系の生産性が向上する。
【0013】上記構成のように制御演算部から出力部を
分離すると、制御演算部で異常が発生し、交番信号を発
生させる指令が制御演算部から出力部に対して出続けた
場合、フェールセーフコントローラは危険側出力を出力
し続ける可能性がある。ところが、請求項1に記載の発
明では、出力部が交番信号を監視して、制御演算部に異
常が発生していることが分かったときは交番信号の出力
を抑止するので、システムの安全性を保つことができ
る。
【0014】交番信号の出力処理のタイミングを合わせ
るために、前記制御演算部は、請求項2のように、前記
出力部に対して、交番信号に変換する処理の開始を指示
する信号を送るように構成されている。
【0015】また、前記出力部には、請求項3のよう
に、交番信号の周期を設定するタイマが設けられてい
る。
【0016】交番信号を監視して交番信号の出力を抑止
するには請求項4のように構成することができる。すな
わち、請求項4に記載の発明は、前記出力部が、変換し
た交番信号の交番回数を計測する計測手段と、交番回数
の上限値を設定する上限値設定手段と、前記計測手段で
計測した交番回数が前記上限値設定手段で設定された交
番回数の上限値に達したときに、前記制御出力の出力を
停止する出力制御手段とを有することを特徴としてい
る。
【0017】なお、前記上限値設定手段は、請求項5の
ように、設定した交番回数の上限値を変更できるよう構
成されている。また前記出力制御手段は、請求項6のよ
うに、前記計測手段で計測した交番回数が前記上限値設
定手段で設定された交番回数の上限値に達したとき、そ
の旨を外部に通達するように構成されている。
【0018】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。図1は本発明に係るフ
ェールセーフコントローラの全体構成を示している。図
において、フェールセーフコントローラ1は制御対象の
状態入力3を取り込んで制御演算処理を実行し、その演
算処理結果を交番信号または固定値信号に変換して制御
出力2として出力する。このようなフェールセーフコン
トローラ1は、例えば踏切制御システムでは、踏切への
列車の接近を踏切制御装置に通達する踏切制御子や、踏
切装置に故障が発生した場合に踏切故障を通達する踏切
故障検出器などの入力装置からの入力情報に合わせて、
列車の接近・通過を光と音で警報する踏切警報機や、道
路の通行を遮断する踏切遮断機等を制御するために設置
される。
【0019】フェールセーフコントローラ1は、制御演
算部10と出力部11とから構成されている。制御演算
部10は制御演算処理を実行して演算出力12を出力す
るとともに、制御周期のはじめに、制御周期開始トリガ
13としてパルス信号を出力し、出力部2に制御周期の
開始を通達する。制御周期開始トリガ13は、出力部1
1内の交番信号出力部111と出力監視部112にそれ
ぞれ入力される。
【0020】出力部11は、交番信号の周期を設定する
タイマ110と、演算出力12を基に交番信号を生成す
る交番信号出力部111と、交番信号出力部111から
の交番出力114を監視して制御出力2の出力/停止を
制御する出力監視部112とから構成されている。
【0021】タイマ110は、交番信号の周期毎にタイ
マ割込み113を出力する。従来のシングルスレッド構
造では、制御演算部の処理の流れにより交番信号周期を
管理しているため、制御演算部と交番出力処理部を独立
に動作させることができなかった。本実施の形態では、
交番信号の周期はタイマ110により管理されるため、
出力部11は、タイマ割込み113により、制御演算部
10での演算処理とは非同期に交番信号を出力すること
が可能となる。
【0022】交番信号出力部111は、演算出力12の
値を制御周期開始トリガ13が入力される毎に取り込
む。また交番信号出力部111は、タイマ割込み113
が入力される毎に、取り込んだ演算結果が論理値1の場
合には、タイマ割込み113が入力される以前の出力の
値を反転し(1を0に、0を1にする)、論理値0の場
合には、タイマ割込み113が入力される以前の出力の
値を維持して、交番出力114として出力する。
【0023】出力監視部112は、制御周期開始トリガ
13により交番出力114の観測を開始し、実際に制御
対象に渡される制御出力2の出力を制御する。
【0024】制御演算部10は、出力部11に対して演
算出力12と制御周期開始トリガ13を受け渡すだけ
で、出力部11からの干渉は受けない。また、出力部1
1は、タイマ110からのタイマ割込み113により交
番信号生成処理を実行する。このため、制御演算部10
は、出力の信号変換を意識する必要はなくなり、制御演
算部10と出力部11とを非同期に動作させることがで
きる。
【0025】図2は、図1に示した制御演算部10及び
出力部11の動作のタイムチャートである。制御演算部
10は、制御周期のはじめに制御周期開始トリガ13を
出力する。次に、制御演算を行うために、制御対象の状
態入力3を取り込む。取り込んだ値を基にして制御演算
が実行され、演算が終了すると演算出力12を出力す
る。次の制御周期に遷移する時には、制御周期開始トリ
ガ13が出力され、以降では同様の処理が繰り返され
る。
【0026】出力部11は、制御周期開始トリガ13が
入力されると、前制御周期の演算出力12を取り込む。
そして、出力部11は、タイマ割込み113によって、
取り込んだ演算結果の値を交番信号に変換する処理が起
動される。このように、同一の制御周期の間は、制御演
算部10と出力部11は互いに干渉することなく、それ
ぞれ独立に動作する。
【0027】図3は、図1に示した交番信号出力部11
1の構成図である。交番信号出力部111は、図3に示
すように、演算出力12の値を保持するレジスタ111
0と、交番信号を生成して交番出力1114を出力する
交番出力生成部1111と、出力された交番出力111
4を保持する出力レジスタ1112とから構成されてい
る。
【0028】レジスタ1110は、制御周期開始トリガ
13が入力されたときに、演算出力12の値を取り込
む。そしてレジスタ1110は、取り込んだ演算出力1
2の値を、再度、制御周期開始トリガ13が入力される
まで保持する。すなわち、一つの制御周期の間は、レジ
スタ1110の値は変化せず、次の制御周期へ遷移する
場合においてのみレジスタ1110の値が変化する。出
力レジスタ1112は、出力レジスタ1112への交番
出力1114が変化するまで交番出力114の値を保持
する。
【0029】交番出力生成部1111は、タイマ割込み
113により動作が起動する。以下図4のフローチャー
トを参照して交番出力生成部1111の動作を説明す
る。交番出力生成部1111は、ステップ11110に
おいて、レジスタ1110からの出力1113の値が論
理値1か、または論理値0かを判断する。論理値1であ
る場合には、ステップ11111において、出力レジス
タ1112に保持されている値を反転(論理値1のとき
論理値0に、論理値0のとき論理値1に)する。論理値
0である場合には、出力レジスタ1112に保持されて
いる値を変化させず、出力レジスタ1112へ入力す
る。以上の処理が実行された後、割り込み処理が終了す
る。このようにして、交番出力生成部1111は、レジ
スタに保持された演算結果を交番信号または固定値信号
に変換することができる。
【0030】出力レジスタ1112への入力値の変化
は、タイマ割り込み113により交番出力生成部111
1の動作が起動したときであるので、交番出力114の
信号周期は、タイマ割り込み113の発生間隔により決
定される。
【0031】図5は、図1に示した出力監視部112の
構成図である。出力監視部112は、交番出力114の
交番回数を計測するカウンタ1121と、予め設定され
た交番回数の上限値1124を保持する設定レジスタ1
120と、カウンタ1121からの値1125と予め設
定されたカウンタ上限値1124とを比較する大小比較
器1122と、交番信号の出力/停止を制御する出力制
御部1123とから構成されている。なお、ここでは、
カウンタ1121は計測手段を、設定レジスタ1120
は上限値設定手段を、大小比較器1122と出力制御部
1123は出力制御手段をそれぞれ構成している。
【0032】カウンタ1121は、交番出力114が出
力されている場合に、交番出力114の立ち上がりを見
て、交番信号の出力回数を計測する。カウンタ1121
は、制御周期開始トリガ13が1パルス入力されると値
がリセットされる。大小比較器1122は、カウンタ1
121からの値1125が、設定レジスタ1120から
の上限値1124よりも大きくなった場合に、出力停止
信号1126を論理値1として出力する。
【0033】出力停止信号1126は出力制御部11に
入力され、出力制御部11は、出力停止信号1126が
論理値1となると、制御出力2として交番信号が出力さ
れることを抑止する。このとき、カウンタ1121は計
測動作を継続しており、カウンタ1121からの値11
25はカウンタ上限値1124よりも大きい状態を維持
し続ける。このため、大小比較器1122は出力停止信
号1126を論理値1として出力し続け、これによっ
て、制御出力2は固定値を、すなわち安全側出力として
出力され続ける。
【0034】カウンタ1121からの値1125がカウ
ンタ上限値1124よりも大きくなるのは、制御周期以
上の時間が経過しても制御周期開始トリガ13からパル
ス信号が出力されず、カウンタ1121がリセットされ
ない状態である。この状態を、制御演算部10に異常が
発生した状態と見なすことにより、システムの安全性を
確保することができる。
【0035】ここで、カウンタ上限値1124が小さい
と、制御周期の途中でカウンタ1121の値1125が
カウンタ上限値1124より大きくなり、システムに異
常がないにも関わらず出力が停止される可能性がある。
そこで、制御周期をTc、交番信号周期をTxとし、カ
ウンタ上限値をNrとすると、 Nr>(Tc/Tx) の条件を満たすようにNrを設定することにより、制御
周期の間の交番信号出力が保証される。
【0036】また、出力停止信号1126を、外部に送
信することにより、出力監視部112で検出した異常を
上位の制御装置に通達したり、システムの電源を遮断し
たりするように構成することも可能である。
【0037】図6は、図5に示したカウンタ1121の
動作と、出力に関する各信号を時系列で表したタイムチ
ャートである。図6において、T1のタイミングで制御
周期開始トリガ13の立ち下がりを見て、カウンタ11
21の値がリセットされる。T1で演算出力14の値が
1であるので、交番出力114は交番信号が出力され
る。カウンタ1121は、交番出力114の交番回数を
計測する。T2のタイミングまでに、カウンタの値は設
定値に達しないため、T2まで制御出力2は交番信号を
出力し続ける。
【0038】T2で制御周期開始トリガ13の立ち下が
りを検出すると、カウンタ1121の値は再びリセット
される。T2で演算出力14の値が0であるので、交番
出力114は固定した値(図では0固定)が出力され
る。カウンタ1121は、交番出力114の信号変化が
ないために計測を行わず、カウンタ1121の値は増加
しない。
【0039】次に、T3のタイミングからT1のタイミ
ングと同様にカウンタ1121の値の増加が開始する
が、ここで制御演算部10において異常が発生し、演算
処理が停止すると、制御周期が経過しても制御周期開始
トリガ13が現れず、カウンタ1121が計測を続け
る。
【0040】そして、T4のタイミングでカウンタ11
21からの値1125が設定値1124よりも大きくな
ると、T4以降は出力停止信号1126に論理値1が出
力される。制御出力2は、T4まで交番信号を出力して
いるが、出力停止信号1126によりT4以降の制御出
力2は論理値0を出力し続け、システムは安全側に保た
れる。
【0041】最も単純な応用例としては、システム自身
の健全性を交番信号で出力する事が考えられる。この場
合は、特別な制御演算は必要なく、演算出力14は常に
論理値1であり、制御演算部10は制御周期毎に制御周
期開始トリガ13としてパルス信号を出力するだけでよ
い。これにより交番出力部11は交番信号を出力し続け
る。システムに異常が発生し、制御演算部10の処理が
停止すると、制御周期開始トリガ13が出力されなくな
るため、出力監視部112により交番信号出力が抑止さ
れる。したがって、交番信号の出力の有無で、システム
の健全性を知ることができる。
【0042】以上の説明では本発明をハードウェア的に
実施した例を示したが、図7のように各構成要素をソフ
トウェアとして実現することも可能である。この場合、
アプリケーションプログラム70の一部に制御演算部7
00を、OS/ミドルウェア71の一部に交番出力部7
10と出力監視部711とを、ハードウェア72の一部
にタイマ720をそれぞれ割り当てる。アプリケーショ
ンプログラム70は状態入力75に基づいて一定制御周
期で処理を実行しており、ハードウェア72内部のタイ
マ720により交番周期毎にタイマ割込み76が発生
し、割込み処理として、演算出力73を参照して交番出
力処理が実行される。OS/ミドルウェア71は、割込
み処理の実行回数を計測することにより、出力監視処理
が実行され、出力74の出力/停止を制御することが可
能である。
【0043】図8は、図7に示したシステム構成におけ
る制御演算部700と交番出力部710の動作のタイム
チャートである。制御演算部700の実行中に、交番信
号周期毎のタイマ割込み76により、交番出力部710
に処理が移行する。交番出力部710の処理が終了する
と制御演算部700に処理が復帰する。交番信号周期は
タイマ割込み76によって管理されるため、制御演算部
700は、交番周期毎の出力処理を意識する必要はな
い。したがって、タイマ割込み76を用いることによ
り、制御演算部700と交番出力部710とは、互いに
非同期に動作することが可能である。
【0044】
【発明の効果】以上説明したように、本発明によれば、
交番信号の出力処理を行う出力部が制御演算部から分離
されるため、制御演算部は交番信号の出力処理を意識す
ることなく演算処理プログラムの作成・変更を行うこと
ができ、システムの生産性向上を図ることが可能とな
る。
【0045】また、出力部は交番出力を監視して、制御
演算部に異常が発生していると分かったときには交番出
力を停止するので、システムの安全性を確保することが
可能となる。
【図面の簡単な説明】
【図1】本発明に係るフェールセーフコントローラの全
体構成図である。
【図2】図1に示した制御演算部及び出力部の動作のタ
イムチャートである。
【図3】図1に示した交番出力部の詳細構成図である。
【図4】図3に示した交番出力生成部での交番信号生成
のフローチャートである。
【図5】図1に示した出力監視部の詳細構成図である。
【図6】図5に示したカウンタの動作及び信号のタイム
チャートである。
【図7】本発明をソフトウェアとして実施した場合の一
例を示した図である。
【図8】図7に示した制御演算部及び交番出力部の動作
のタイムチャートである。
【図9】交番信号出力を用いてシステムを安全側に制御
する一例を示した図である。
【図10】従来の交番信号出力方法(シングルスレッド
構造)を示した図である。
【符号の説明】
1 フェールセーフコントローラ 2 制御出力 3 状態入力 6 制御対象 10 制御演算部 11 出力部 12 演算出力 13 制御周期開始トリガ 110 タイマ 111 交番信号出力部 112 出力監視部 113 タイマ割込み 114 交番出力 1110 レジスタ 1111 交番出力生成部 1112 出力レジスタ 1120 設定レジスタ 1121 カウンタ 1122 大小比較器 1123 出力制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮崎 直人 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 藤原 道雄 茨城県ひたちなか市市毛1070番地 株式会 社日立製作所水戸工場内 Fターム(参考) 5H209 AA09 CC05 DD04 GG04 HH08 HH26 JJ07 JJ09

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 制御対象の状態入力を取り込んで演算処
    理を行い、その演算処理結果を交番信号に変換するとと
    もに、その交番信号に基づいてシステムを安全側に制御
    するフェールセーフコントローラにおいて、 前記状態入力を取り込んで演算処理を行うとともに、そ
    の演算処理結果を出力する制御演算部と、 前記制御演算部から出力された演算処理結果を該制御演
    算部での演算処理とは非同期で交番信号に変換し、その
    交番信号を前記制御対象を制御するための制御出力とし
    て出力するとともに、前記交番信号を監視して、前記制
    御演算部に異常が発生していることが分かったときは交
    番信号の出力を抑止する出力部と、 を備えたことを特徴とするフェールセーフコントロー
    ラ。
  2. 【請求項2】 請求項1に記載のフェールセーフコント
    ローラにおいて、 前記制御演算部は、前記出力部に対して、交番信号に変
    換する処理の開始を指示する信号を送ることを特徴とす
    るフェールセーフコントローラ。
  3. 【請求項3】 請求項1に記載のフェールセーフコント
    ローラにおいて、 前記出力部は、交番信号の周期を設定するタイマを有す
    ることを特徴とするフェールセーフコントローラ。
  4. 【請求項4】 請求項1に記載のフェールセーフコント
    ローラにおいて、 前記出力部は、変換した交番信号の交番回数を計測する
    計測手段と、交番回数の上限値を設定する上限値設定手
    段と、前記計測手段で計測した交番回数が前記上限値設
    定手段で設定された交番回数の上限値に達したときに、
    前記制御出力の出力を停止する出力制御手段と、を有す
    ることを特徴とするフェールセーフコントローラ。
  5. 【請求項5】 請求項4に記載のフェールセーフコント
    ローラにおいて、 前記上限値設定手段は、設定した交番回数の上限値の変
    更が可能であることを特徴とするフェールセーフコント
    ローラ。
  6. 【請求項6】 請求項4に記載のフェールセーフコント
    ローラにおいて、 前記出力制御手段は、前記計測手段で計測した交番回数
    が前記上限値設定手段で設定された交番回数の上限値に
    達したとき、その旨を外部に通達することを特徴とする
    フェールセーフコントローラ。
JP20730398A 1998-07-23 1998-07-23 フェールセーフコントローラ Expired - Fee Related JP4243742B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP20730398A JP4243742B2 (ja) 1998-07-23 1998-07-23 フェールセーフコントローラ
EP99929892A EP1132788B1 (en) 1998-07-23 1999-07-16 Fail-safe controller
DE69911992T DE69911992T2 (de) 1998-07-23 1999-07-16 Fehlersichere steuerung
PCT/JP1999/003871 WO2000005630A1 (fr) 1998-07-23 1999-07-16 Organe de commande a securite integree

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20730398A JP4243742B2 (ja) 1998-07-23 1998-07-23 フェールセーフコントローラ

Publications (2)

Publication Number Publication Date
JP2000039902A true JP2000039902A (ja) 2000-02-08
JP4243742B2 JP4243742B2 (ja) 2009-03-25

Family

ID=16537551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20730398A Expired - Fee Related JP4243742B2 (ja) 1998-07-23 1998-07-23 フェールセーフコントローラ

Country Status (1)

Country Link
JP (1) JP4243742B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088880A (ja) * 2007-09-28 2009-04-23 Hitachi Ltd 広域ネットワーク通信装置の故障時通信切断回路
JP2012174221A (ja) * 2011-02-24 2012-09-10 Hitachi Ltd 制御装置、通信制御装置及び列車制御装置、並びに列車制御システム
WO2022224897A1 (ja) 2021-04-20 2022-10-27 株式会社日立製作所 デジタル出力装置およびデジタル出力の生成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4641503B2 (ja) 2006-02-03 2011-03-02 キヤノン株式会社 シート給送装置及び画像形成装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324598A (ja) * 1991-04-25 1992-11-13 Mitsubishi Electric Corp 異常報知装置
JPH05100701A (ja) * 1991-10-03 1993-04-23 Tashiro Giken:Kk 動力制御機
JPH086602A (ja) * 1994-06-17 1996-01-12 Hitachi Ltd フェイルセーフ回路と安全保護装置
JPH09139957A (ja) * 1995-11-14 1997-05-27 Mitsubishi Electric Corp グラフィック表示装置
JPH10129487A (ja) * 1996-10-28 1998-05-19 Nippon Signal Co Ltd:The 車両制御用コンピュータシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324598A (ja) * 1991-04-25 1992-11-13 Mitsubishi Electric Corp 異常報知装置
JPH05100701A (ja) * 1991-10-03 1993-04-23 Tashiro Giken:Kk 動力制御機
JPH086602A (ja) * 1994-06-17 1996-01-12 Hitachi Ltd フェイルセーフ回路と安全保護装置
JPH09139957A (ja) * 1995-11-14 1997-05-27 Mitsubishi Electric Corp グラフィック表示装置
JPH10129487A (ja) * 1996-10-28 1998-05-19 Nippon Signal Co Ltd:The 車両制御用コンピュータシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088880A (ja) * 2007-09-28 2009-04-23 Hitachi Ltd 広域ネットワーク通信装置の故障時通信切断回路
JP2012174221A (ja) * 2011-02-24 2012-09-10 Hitachi Ltd 制御装置、通信制御装置及び列車制御装置、並びに列車制御システム
WO2022224897A1 (ja) 2021-04-20 2022-10-27 株式会社日立製作所 デジタル出力装置およびデジタル出力の生成方法

Also Published As

Publication number Publication date
JP4243742B2 (ja) 2009-03-25

Similar Documents

Publication Publication Date Title
US8476860B2 (en) Electric power converter
WO2016170840A1 (ja) 駆動制御装置
JP4243742B2 (ja) フェールセーフコントローラ
KR102644538B1 (ko) 모터 제어를 위한 pwm 듀티의 연산 수행을 감시하는 시스템
JP2003091329A (ja) クロック監視装置及び監視方法
JP2006031727A (ja) フェールセーフコントローラ
EP1132788B1 (en) Fail-safe controller
JP3630583B2 (ja) フェールセーフスイッチのオンライン診断方法および装置
JP2000276202A (ja) フェールセーフコントローラ
JP2009005443A (ja) 可変電圧可変周波数電源装置及びその待機系異常検出方法
JP7338418B2 (ja) インバータの運転停止装置
JP2018195128A (ja) 診断装置
JP2017187860A (ja) コントローラ制御装置
WO2013093999A1 (ja) フェイルセーフな電子制御装置
JP2011004562A (ja) パルス制御装置
JP2005025397A (ja) 温度異常/復旧検出時のクロック制御方式
JP6572300B2 (ja) 制御装置及び電力変換装置
JPH1165986A (ja) タイマの障害検出システム及び検出方法並びに検出方法を実行するためのプログラムを記録した記録媒体
JP2005104596A (ja) エレベーターの制御装置
JP4083954B2 (ja) 異常監視装置及び異常監視方法
JPH08275516A (ja) 電源装置
JP2007169032A (ja) 乗客コンベアの制御装置
JPS59139872A (ja) 電力変換装置のゲ−ト信号発生装置
JPH02259803A (ja) プラント制御装置
JPWO2018037523A1 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees