JPH08275516A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH08275516A JPH08275516A JP7074279A JP7427995A JPH08275516A JP H08275516 A JPH08275516 A JP H08275516A JP 7074279 A JP7074279 A JP 7074279A JP 7427995 A JP7427995 A JP 7427995A JP H08275516 A JPH08275516 A JP H08275516A
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- signal
- reset
- cpu
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵの故障、暴走が発生したような場合に
も電源トランスを駆動するトランジスタに供給されるパ
ルス信号を停止させることにより、電源の出力を停止す
ることができる電源装置を提供することを目的とする。 【構成】 トランスと、パルス信号に基づいて前記トラ
ンスを駆動するトランジスタと、前記パルス信号を制御
するための制御装置を有する電源装置において、前記制
御装置の異常を検知するとともに異常検知信号を発生す
る異常検知手段と、前記パルス信号と異常検知信号の論
理積を得る論理回路を有し、前記論理回路の出力を前記
トランスを駆動するためのトランジスタの入力とするよ
う構成した。
も電源トランスを駆動するトランジスタに供給されるパ
ルス信号を停止させることにより、電源の出力を停止す
ることができる電源装置を提供することを目的とする。 【構成】 トランスと、パルス信号に基づいて前記トラ
ンスを駆動するトランジスタと、前記パルス信号を制御
するための制御装置を有する電源装置において、前記制
御装置の異常を検知するとともに異常検知信号を発生す
る異常検知手段と、前記パルス信号と異常検知信号の論
理積を得る論理回路を有し、前記論理回路の出力を前記
トランスを駆動するためのトランジスタの入力とするよ
う構成した。
Description
【０００１】
【産業上の利用分野】本願発明は、ＣＰＵ等からなる制
御装置によってパルス信号のデュ−ティ比の変更、ＯＮ
／ＯＦＦを制御するごとく構成された電源装置に関する
ものである。
御装置によってパルス信号のデュ−ティ比の変更、ＯＮ
／ＯＦＦを制御するごとく構成された電源装置に関する
ものである。
【０００２】
【従来の技術】従来、特開昭５３−５０４５５号、特開
昭５４−１２９４５６６号、特開平５−１１９５５２
号、特開平５−３１６６３４号公報に記載されているよ
うに、電源装置に異常が発生した場合にソフトウェアに
より当該異常に対応するよう構成された装置が知られて
いる。
昭５４−１２９４５６６号、特開平５−１１９５５２
号、特開平５−３１６６３４号公報に記載されているよ
うに、電源装置に異常が発生した場合にソフトウェアに
より当該異常に対応するよう構成された装置が知られて
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ごとき従来技術においては、電源の異常をソフト的に処
理し、過電流等を停止するものであるため、例えば、Ｃ
ＰＵそのものが暴走したような場合、及びＣＰＵがハ−
ド的に故障した場合には、これに対応することが出来な
かった。
ごとき従来技術においては、電源の異常をソフト的に処
理し、過電流等を停止するものであるため、例えば、Ｃ
ＰＵそのものが暴走したような場合、及びＣＰＵがハ−
ド的に故障した場合には、これに対応することが出来な
かった。
【０００４】本願発明は、かかる技術課題を解決するも
のであって、その目的とするところは、ＣＰＵの故障、
暴走が発生したような場合にも電源トランスを駆動する
トランジスタに供給されるパルス信号を停止させること
により、電源の出力を停止することができる電源装置を
提供することにある。
のであって、その目的とするところは、ＣＰＵの故障、
暴走が発生したような場合にも電源トランスを駆動する
トランジスタに供給されるパルス信号を停止させること
により、電源の出力を停止することができる電源装置を
提供することにある。
【０００５】
【課題を解決するための手段】本願発明はかかる目的を
達成するために、トランスと、パルス信号に基づいて前
記トランスを駆動するトランジスタと、前記パルス信号
を制御するための制御装置を有する電源装置において、
前記制御装置の異常を検知するとともに異常検知信号を
発生する異常検知手段と、前記パルス信号と異常検知信
号の論理積を得る論理回路を有し、前記論理回路の出力
を前記トランスを駆動するためのトランジスタの入力と
するよう構成した。
達成するために、トランスと、パルス信号に基づいて前
記トランスを駆動するトランジスタと、前記パルス信号
を制御するための制御装置を有する電源装置において、
前記制御装置の異常を検知するとともに異常検知信号を
発生する異常検知手段と、前記パルス信号と異常検知信
号の論理積を得る論理回路を有し、前記論理回路の出力
を前記トランスを駆動するためのトランジスタの入力と
するよう構成した。
【０００６】
【実施例】本願発明の一実施例について説明する。図１
は、本願発明の一実施例の電源装置である。
は、本願発明の一実施例の電源装置である。
【０００７】図１に示す電源装置は、ＡＣ入力を整流す
る整流回路Ｄ１、整流された脈流電圧を平滑化するコン
デンサＣ１、メイントランスＴ１、メイントランスＴ１
をスイッチング動作させるためのＦＥＴ型トランジスタ
ＦＥＴ１、２次側の出力を整流するダイオ−ドＤ２、２
次側の出力を平滑化するコンデンサＣ２等によって構成
されている。
る整流回路Ｄ１、整流された脈流電圧を平滑化するコン
デンサＣ１、メイントランスＴ１、メイントランスＴ１
をスイッチング動作させるためのＦＥＴ型トランジスタ
ＦＥＴ１、２次側の出力を整流するダイオ−ドＤ２、２
次側の出力を平滑化するコンデンサＣ２等によって構成
されている。
【０００８】さらに、トランジスタＦＥＴ１のゲ−トに
入力するパルス信号のＯＮ／ＯＦＦを制御するためのＣ
ＰＵとパルス信号発生装置ＰＧとリセットＩＣ１、リセ
ット信号をラッチするラッチ回路１と、パルス信号とリ
セット信号を入力とし、これらの２つの信号の論理積を
得、この論理積の結果を出力する論理回路２、２次側の
出力電圧を検出する出力電圧検出回路３、２次側出力電
流を検出するための出力電流検出回路４、メイントラン
スＴ１に流れる電流を検出するための入力電流検出回路
５とを有している。図中符号ＡＤは、それらの検出信号
の値をＡ／Ｄ変換するためのＡ／Ｄコンバ−タである。
尚、パルス信号は１次側、２次側間の絶縁のためパルス
トランスＴ２によってＦＥＴをＯＮ／ＯＦＦする。
入力するパルス信号のＯＮ／ＯＦＦを制御するためのＣ
ＰＵとパルス信号発生装置ＰＧとリセットＩＣ１、リセ
ット信号をラッチするラッチ回路１と、パルス信号とリ
セット信号を入力とし、これらの２つの信号の論理積を
得、この論理積の結果を出力する論理回路２、２次側の
出力電圧を検出する出力電圧検出回路３、２次側出力電
流を検出するための出力電流検出回路４、メイントラン
スＴ１に流れる電流を検出するための入力電流検出回路
５とを有している。図中符号ＡＤは、それらの検出信号
の値をＡ／Ｄ変換するためのＡ／Ｄコンバ−タである。
尚、パルス信号は１次側、２次側間の絶縁のためパルス
トランスＴ２によってＦＥＴをＯＮ／ＯＦＦする。
【０００９】Ａ／Ｄコンバ−タは、出力電圧検出回路３
により入力されたフィ−ドバック信号をＡ／Ｄ変換す
る。ＣＰＵは、その値が一定値になるように演算し、パ
ルス信号の振幅、または、周波数を変化させることによ
り出力電圧を定電圧制御している。さらに、各フィ−ド
バック信号をもとに過電流、可電圧を検知することも可
能であり、電源出力、負荷側の異常時にはパルス信号を
停止させることにより電源の出力を停止させることも可
能である。
により入力されたフィ−ドバック信号をＡ／Ｄ変換す
る。ＣＰＵは、その値が一定値になるように演算し、パ
ルス信号の振幅、または、周波数を変化させることによ
り出力電圧を定電圧制御している。さらに、各フィ−ド
バック信号をもとに過電流、可電圧を検知することも可
能であり、電源出力、負荷側の異常時にはパルス信号を
停止させることにより電源の出力を停止させることも可
能である。
【００１０】ＣＰＵの動作は、ウオッチドッグタイマと
リセットＩＣ１により監視されている。即ち、本実施例
においては、これらによって、異常検出回路が形成され
る。尚、前述のウオッチドッグタイマとリセットＩＣ１
による異常検出回路は当業者にとっては周知のものと介
されるので説明は省略する。
リセットＩＣ１により監視されている。即ち、本実施例
においては、これらによって、異常検出回路が形成され
る。尚、前述のウオッチドッグタイマとリセットＩＣ１
による異常検出回路は当業者にとっては周知のものと介
されるので説明は省略する。
【００１１】トランスを駆動するトランジスタＦＥ１に
供給されるパルス信号は、パルス信号発生器ＰＧからの
パルスとリセットＩＣ１により出力されるリセット信号
とを論理回路２に与えその結果求められる論理積として
のパルス信号である。尚、トランジスタＦＥＴ１に入力
されるパルス信号がトランスＴ２を介して入力されるも
のであることは前述したとおりである。
供給されるパルス信号は、パルス信号発生器ＰＧからの
パルスとリセットＩＣ１により出力されるリセット信号
とを論理回路２に与えその結果求められる論理積として
のパルス信号である。尚、トランジスタＦＥＴ１に入力
されるパルス信号がトランスＴ２を介して入力されるも
のであることは前述したとおりである。
【００１２】ＣＰＵが正常動作を行っている場合に、リ
ッセト信号をハイ（Ｈｉｇｈ）レベルにすれば、パルス
発生器ＰＧからのパルス信号がハイ（Ｈｉｇｈ）レベル
のときトランジスタＦＥＴ１が駆動される。即ち、ハイ
アクティブでトランジスタＦＥＴ１がスイッチングされ
る。
ッセト信号をハイ（Ｈｉｇｈ）レベルにすれば、パルス
発生器ＰＧからのパルス信号がハイ（Ｈｉｇｈ）レベル
のときトランジスタＦＥＴ１が駆動される。即ち、ハイ
アクティブでトランジスタＦＥＴ１がスイッチングされ
る。
【００１３】ＣＰＵが誤動作した場合を検討する。も
し、リセットＩＣ１からなるリセット回路がないとすれ
ば、ＣＰＵが誤動作した際には、例えば、パルス信号が
常にハイ（Ｈｉｇｈ）状態になっているごとく、パルス
信号のデュ−ティが広すぎる状態では、メイントランス
であるトランスＴ１が磁気飽和をおこし、トランスＴ
１、及びトランジスタＦＥＴ１の破壊につながる。
し、リセットＩＣ１からなるリセット回路がないとすれ
ば、ＣＰＵが誤動作した際には、例えば、パルス信号が
常にハイ（Ｈｉｇｈ）状態になっているごとく、パルス
信号のデュ−ティが広すぎる状態では、メイントランス
であるトランスＴ１が磁気飽和をおこし、トランスＴ
１、及びトランジスタＦＥＴ１の破壊につながる。
【００１４】従って、リセット回路を備えＣＰＵの誤動
作時にはリセットＩＣ１からのリセット信号によりＣＰ
Ｕをリセットし、パルス信号をハイレベルからロ−レベ
ルにすることにより、ＣＰＵが暴走したような誤動作状
態においても電源装置の安全回路として機能させること
ができる。
作時にはリセットＩＣ１からのリセット信号によりＣＰ
Ｕをリセットし、パルス信号をハイレベルからロ−レベ
ルにすることにより、ＣＰＵが暴走したような誤動作状
態においても電源装置の安全回路として機能させること
ができる。
【００１５】このように、ＣＰＵがソフト的にエラ−を
起こしたような場合であれば、前述のリセット回路のみ
によっても電源装置の安全を確保することができるが、
ＣＰＵがハ−ド的に故障したような場合には、リセット
ＩＣ１によりロ−（Ｌｏｗ）レベルのリセット信号が出
力されたとしてもパルス信号がロ−レベルになるという
保証はない。従って、本実施例においては、前述のよう
に、パルス信号発生器ＰＧからのパルスとリセットＩＣ
１により出力されるリセット信号とを論理回路２に与え
そのの結果求められる論理積としてのパルス信号により
トランジスタを駆動するようにしたものである。
起こしたような場合であれば、前述のリセット回路のみ
によっても電源装置の安全を確保することができるが、
ＣＰＵがハ−ド的に故障したような場合には、リセット
ＩＣ１によりロ−（Ｌｏｗ）レベルのリセット信号が出
力されたとしてもパルス信号がロ−レベルになるという
保証はない。従って、本実施例においては、前述のよう
に、パルス信号発生器ＰＧからのパルスとリセットＩＣ
１により出力されるリセット信号とを論理回路２に与え
そのの結果求められる論理積としてのパルス信号により
トランジスタを駆動するようにしたものである。
【００１６】図２は、本実施例におけるパルス信号、リ
セット信号、及び両者の論理積として与えられる信号を
図示したものである。尚、図２は、ＣＰＵが正常に動作
している場合について記載したものである。
セット信号、及び両者の論理積として与えられる信号を
図示したものである。尚、図２は、ＣＰＵが正常に動作
している場合について記載したものである。
【００１７】本実施例によれば、ＣＰＵがハ−ド的に故
障しパルス信号のハイレベルが、ある一定期間継続して
出力さると、リセットＩＣ１によってロ−レベルのリセ
ット信号が出力されＣＰＵをリセットするごとく働きか
ける。一方、前記リッセト信号はラッチ回路１によりロ
−レベルが保持され、このロ−レベルの信号が論理積を
求める論理回路２の一方の入力とされる。
障しパルス信号のハイレベルが、ある一定期間継続して
出力さると、リセットＩＣ１によってロ−レベルのリセ
ット信号が出力されＣＰＵをリセットするごとく働きか
ける。一方、前記リッセト信号はラッチ回路１によりロ
−レベルが保持され、このロ−レベルの信号が論理積を
求める論理回路２の一方の入力とされる。
【００１８】従って、ＣＰＵがハ−ド的に故障し、リセ
ット信号によてリセットされず、パルス信号がロ−レベ
ルとならい場合であっても、すなわち、論理回路に入力
されるパルス信号がどのような状態であっても、ラッチ
回路１によって保持されたリセット信号がロ−レベルで
あれば、論回路２の出力はロ−レベルに維持されため、
ＦＥＴ１をＯＦＦ状態にすることができ、電源装置の出
力を停止させることができるものである。
ット信号によてリセットされず、パルス信号がロ−レベ
ルとならい場合であっても、すなわち、論理回路に入力
されるパルス信号がどのような状態であっても、ラッチ
回路１によって保持されたリセット信号がロ−レベルで
あれば、論回路２の出力はロ−レベルに維持されため、
ＦＥＴ１をＯＦＦ状態にすることができ、電源装置の出
力を停止させることができるものである。
【００１９】
【発明の効果】以上説明したように本願発明によれば、
パルス信号を制御するＣＰＵが暴走した場合のみなら
ず、ハ−ド的に故障したような場合であってもパルス信
号を停止させ、これをもって、電源装置の出力を停止さ
れることができ、安全な電源装置を得ることができるも
のである。
パルス信号を制御するＣＰＵが暴走した場合のみなら
ず、ハ−ド的に故障したような場合であってもパルス信
号を停止させ、これをもって、電源装置の出力を停止さ
れることができ、安全な電源装置を得ることができるも
のである。
【００２０】
図１は、一実施例の電源装置の回路図である。図２は、
論理回路２における信号を示す。
論理回路２における信号を示す。
【００２１】
１ ラッチ回路 ２ 論理回路 ３ 出力電圧検出回路 ４ 出力電流検
出回路 ５ 入力電流検出回路
出回路 ５ 入力電流検出回路
Claims (1)
- 【請求項１】 トランスと、パルス信号に基づいて前記
トランスを駆動するトランジスタと、前記パルス信号を
制御するための制御装置を有する電源装置において、前
記制御装置の異常を検知するとともに異常検知信号を発
生する異常検知手段と、前記パルス信号と異常検知信号
の論理積を得る論理回路を有し、前記論理回路の出力を
前記トランスを駆動するためのトランジスタの入力とす
ることを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7074279A JPH08275516A (ja) | 1995-03-30 | 1995-03-30 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7074279A JPH08275516A (ja) | 1995-03-30 | 1995-03-30 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08275516A true JPH08275516A (ja) | 1996-10-18 |
Family
ID=13542522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7074279A Pending JPH08275516A (ja) | 1995-03-30 | 1995-03-30 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08275516A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113970885A (zh) * | 2020-07-23 | 2022-01-25 | 费希尔控制国际公司 | 用于智能过程控制设备的离散逻辑安全系统 |
-
1995
- 1995-03-30 JP JP7074279A patent/JPH08275516A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113970885A (zh) * | 2020-07-23 | 2022-01-25 | 费希尔控制国际公司 | 用于智能过程控制设备的离散逻辑安全系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5687049A (en) | Method and circuit for protecting power circuits against short circuit and over current faults | |
| JP2783555B2 (ja) | 電力変換装置 | |
| US20160006237A1 (en) | Method and device for safe voltage connection of a drive inverter | |
| US5571062A (en) | Treadmill safety module | |
| JPH06217556A (ja) | インバ−タの電流制限方法及びその回路 | |
| JPH08275516A (ja) | 電源装置 | |
| US6278597B1 (en) | Conditional over-voltage protection for redundant phase-shift converters | |
| JPH02223377A (ja) | プライマリ方式スイッチング・レギュレータ制御回路の保護回路 | |
| JP3543692B2 (ja) | オゾン発生装置 | |
| JPS5815492A (ja) | パルス幅制御変換器の制御方法 | |
| TWI815225B (zh) | 電力轉換裝置 | |
| KR930020824A (ko) | 인버터 구동장치의 자기 진단방법 | |
| JPH1169846A (ja) | 電力変換装置 | |
| JP3122909B2 (ja) | 負荷駆動回路 | |
| JP2527280Y2 (ja) | 電源システム | |
| JPH09321594A (ja) | 半導体素子駆動回路 | |
| JP2599820Y2 (ja) | スイッチング電源装置 | |
| JPS63268432A (ja) | 短絡保護回路 | |
| JP3551329B2 (ja) | サーボドライブの電源供給方法とその装置 | |
| JP3601255B2 (ja) | インバータ装置の負荷短絡検出方法 | |
| JPS5943834Y2 (ja) | 電流形インバ−タの転流失敗検出装置 | |
| JPH06153511A (ja) | コンバータ装置 | |
| JPS62107675A (ja) | スイツチング電源の保護回路 | |
| JPH0785660B2 (ja) | 電力変換装置 | |
| JPH0363314B2 (ja) |