WO2022224897A1 - デジタル出力装置およびデジタル出力の生成方法 - Google Patents
デジタル出力装置およびデジタル出力の生成方法 Download PDFInfo
- Publication number
- WO2022224897A1 WO2022224897A1 PCT/JP2022/017771 JP2022017771W WO2022224897A1 WO 2022224897 A1 WO2022224897 A1 WO 2022224897A1 JP 2022017771 W JP2022017771 W JP 2022017771W WO 2022224897 A1 WO2022224897 A1 WO 2022224897A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- output
- alternating
- units
- alternating signal
- digital output
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000006243 chemical reaction Methods 0.000 claims abstract description 42
- 230000005856 abnormality Effects 0.000 claims description 20
- 238000012545 processing Methods 0.000 abstract description 25
- 230000008569 process Effects 0.000 abstract description 2
- 230000002159 abnormal effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0428—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
Definitions
- one typical digital output device includes two arithmetic units, a matching unit for collating the arithmetic results of the two arithmetic units, and the two arithmetic units. and two output conversion units that respectively receive output instructions based on the calculation results of, the matching unit outputs a first alternating signal if the respective calculation results match, and each of the two output conversion units: If the output instruction is an alternating output instruction, a second alternating signal is output, and if the output instruction is an alternating stop instruction, a non-alternating signal is output.
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
車上保安装置1は、内部に演算器AおよびB(3および4)と照合部5を有するフェールセーフCPU2、出力部AおよびB(13および14)、フェールセーフAND10、交流アンプ11並びにリレー12を備える。本構成では、演算器AおよびBがそれぞれ交番信号を発生させ、出力部AおよびBそれぞれは、演算器AおよびBそれぞれからの交番信号を基にして、フェールセーフAND10に対して交番信号を出力する。
図4に示す構成では、フェールセーフAND10に出力する交番信号の生成を演算器AおよびBが実施している。具体的な手法の一例として、演算器AおよびBは、内部にタイマ(図示せず)を持ち、これに従い一定の周期で外部出力を発生させるためのトリガを生成する(501)。トリガが発生した場合、演算器AおよびBは、割込み処理に従い外部出力を生成する処理を実行する(505)。この時、演算器AおよびBは、例えば、外部出力部内に実装したレジスタ(図示せず)への0/1の指示を切り替えることで、演算器AおよびBは、交流アンプ11のチャージに必要な周波数で交番信号を生成する(502)。この処理は、タイマ割込みにより動作し、交番信号を出力する場合は、0/1の切り替えを、交番信号を停止する場合はどちらか一方の値を出力部に対して指示する。出力部AおよびBは、演算器AおよびBから入力された0/1の信号を電気的な信号に変換してフェールセーフAND10に出力する(503)。一方で、交番信号の出力を停止する場合は、割り込み処理は常時発生し、常に0もしくは1を書き込み続ける(504)。
しかし近年、車上保安装置と地上装置や他装置との通信における情報量が増加し、また、保安装置に求められる機能が複雑化し高機能化してきたことにより、CPUの処理負荷が増加する傾向にある。その結果、ソフトウェア処理による交番信号の生成が他のCPU処理を圧迫するという課題が生じている。
上記した以外の課題、構成および効果は、以下の発明を実施するための形態における説明により明らかにされる。
車上保安装置1は、フェールセーフCPU2を有し、このフェールセーフCPU2は、2つの演算器3および4とそれぞれの演算器の演算結果を照合する照合部5とを有する。ここで、2つの演算器3および4を、それぞれ演算器Aおよび演算器Bとし、それぞれの演算器AおよびBそれぞれに対応する出力チャネル(図1では図示せず)を、それぞれチャネルAおよびチャネルB、と称する。
演算器Aおよび演算器Bは、それぞれの演算結果(251もしくは252)に基づき、交番出力指示(201)もしくは交番停止指示(202)を出力変換部AおよびBに対して出力する。
照合部5が演算器Aおよび演算器Bの演算結果に不一致を検出した場合や、少なくとも2つの演算器AおよびBのいずれかが異常を検知し動作を停止させた場合(301)など、フェールセーフCPU2が異常を検知した際には照合部5からの交番信号が停止する(302)。
以上のとおり、本発明の実施例に係る車上保安装置の構成は、異常発生時に対するフェールセーフ性を持つ。
このため、図1に示す構成では、演算器AおよびBそれぞれが出力変換部AおよびBそれぞれの状態を監視できるように、出力変換部AおよびBそれぞれの交番信号を受けることでそれぞれの出力状態を監視するチェック部AおよびBを設けている。
3,4 演算器、5 照合部、6,7 出力変換部、
8,9 チェック部、10 フェールセーフAND、
11 交流アンプ、12 リレー、13,14 出力部
201,202 演算器から出力変換部への指示
203,204 演算器から出力変換部への指示に応じた交番信号出力の変化
205 照合部からの照合結果の信号
206,207 フェールセーフANDからの出力信号
208,209 フェールセーフANDからの出力信号の状態に応じた交流アンプの状態変化
210,211 交流アンプの状態に応じたリレーの状態変化
251,252 演算器の演算処理
301 フェールセーフCPUでの異常検知
302 異常検知による照合結果の交番信号の停止
501 演算器内部での交番信号生成のための割り込み信号
502 演算器から出力部に対する出力指示
503 出力部からの出力状態
504 出力部からの交番信号停止
505 演算器内部での出力信号生成処理
601 チェック部で検知する交番信号
602,603,606,609 演算器が取得するチェック部のカウント値
604,605,607,610 演算器によるカウント値取得および確認
608 演算部からの指示と出力変換部からの出力が不一致となる場合
611 演算器内部のチェック部における確認処理の起動タイミング
Claims (9)
- 2つの演算器と、
前記2つの演算器それぞれの演算結果を照合する照合部と、
前記2つの演算器それぞれの演算結果に基づく出力指示をそれぞれ受ける2つの出力変換部と
を備え、
前記照合部は、前記2つの演算器それぞれの演算結果が一致していれば第1の交番信号を出力し、
前記2つの出力変換部それぞれは、前記出力指示が交番出力指示であれば、第2の交番信号を出力し、前記出力指示が交番停止指示であれば、非交番信号を出力する
ことを特徴とするデジタル出力装置。 - 請求項1に記載のデジタル出力装置であって、
前記2つの出力変換部それぞれが出力する前記第2の交番信号をそれぞれカウントする2つのチェック部を備え、
前記2つの演算器それぞれは、対応する前記2つのチェック部それぞれからのカウント値を取得し、当該カウント値から、前記交番出力指示の状態で前記2つの出力変換部それぞれが前記第2の交番信号を出力しているか、および、前記交番停止指示の状態で前記2つの出力変換部それぞれが前記非交番信号を出力しているか、を判断する、
ことを特徴とするデジタル出力装置。 - 請求項2に記載のデジタル出力装置であって、
前記2つの演算器それぞれは、前記2つのチェック部それぞれから取得する前記カウント値を一定時間に複数回チェックする
ことを特徴とするデジタル出力装置。 - 請求項2または3に記載のデジタル出力装置であって、
当該デジタル出力装置の初期化時に、前記2つの演算器それぞれは、模擬的に前記交番出力指示を出力することで前記2つのチェック部それぞれから取得する前記カウント値に基づいて、前記2つの出力変換部および前記2つのチェック部の健全性を確認する
ことを特徴とするデジタル出力装置。 - 請求項2から4のいずれか1項に記載のデジタル出力装置であって、
前記2つの演算器それぞれは、対応する前記2つのチェック部それぞれから取得した前記カウント値を相互に照合して自らの異常を検知する
ことを特徴とするデジタル出力装置。 - 請求項2から4のいずれか1項に記載のデジタル出力装置であって、
前記2つの出力変換部および前記2つのチェック部をロジックICまたはFPGAで構成する
ことを特徴とするデジタル出力装置。 - 請求項1から6のいずれか1項に記載のデジタル出力装置であって、
外部出力部を更に備え、
前記外部出力部は、前記第1の交番信号および2つの前記第2の交番信号の論理積を取って外部出力信号を生成する
ことを特徴とするデジタル出力装置。 - 2つの演算器それぞれの演算結果を照合し、照合結果が一致していれば第1の交番信号を出力する第1のステップと、
前記2つの演算器それぞれの演算結果に基づいて、交番出力を指示する場合は、第2の交番信号を出力し、交番停止を指示する場合は、非交番信号を出力する第2のステップと
を有するデジタル出力の生成方法。 - 請求項8に記載のデジタル出力の生成方法であって、
前記第2の交番信号をカウントしたカウント値から、前記交番出力の指示状態で前記第2の交番信号が出力されているか、および、前記交番停止の指示状態で前記非交番信号が出力されているか、を判断する第3のステップ
を更に有するデジタル出力の生成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP22791671.5A EP4328676A1 (en) | 2021-04-20 | 2022-04-14 | Digital output apparatus and method for generating digital output |
JP2023515440A JPWO2022224897A1 (ja) | 2021-04-20 | 2022-04-14 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-071043 | 2021-04-20 | ||
JP2021071043 | 2021-04-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2022224897A1 true WO2022224897A1 (ja) | 2022-10-27 |
Family
ID=83723001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2022/017771 WO2022224897A1 (ja) | 2021-04-20 | 2022-04-14 | デジタル出力装置およびデジタル出力の生成方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP4328676A1 (ja) |
JP (1) | JPWO2022224897A1 (ja) |
WO (1) | WO2022224897A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10133900A (ja) * | 1996-10-29 | 1998-05-22 | Hitachi Ltd | 冗長システム |
JP2000039902A (ja) | 1998-07-23 | 2000-02-08 | Hitachi Ltd | フェールセーフコントローラ |
JP2000276202A (ja) * | 1999-03-29 | 2000-10-06 | Hitachi Ltd | フェールセーフコントローラ |
JP2005006376A (ja) * | 2003-06-10 | 2005-01-06 | Toshiba Corp | 電気車のフェールセーフcpu処理装置 |
JP2012103882A (ja) * | 2010-11-10 | 2012-05-31 | Nippon Signal Co Ltd:The | 2重系演算処理装置の監視装置 |
JP2013085318A (ja) * | 2011-10-06 | 2013-05-09 | Hitachi Ltd | フェールセーフ装置 |
-
2022
- 2022-04-14 EP EP22791671.5A patent/EP4328676A1/en active Pending
- 2022-04-14 JP JP2023515440A patent/JPWO2022224897A1/ja active Pending
- 2022-04-14 WO PCT/JP2022/017771 patent/WO2022224897A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10133900A (ja) * | 1996-10-29 | 1998-05-22 | Hitachi Ltd | 冗長システム |
JP2000039902A (ja) | 1998-07-23 | 2000-02-08 | Hitachi Ltd | フェールセーフコントローラ |
JP2000276202A (ja) * | 1999-03-29 | 2000-10-06 | Hitachi Ltd | フェールセーフコントローラ |
JP2005006376A (ja) * | 2003-06-10 | 2005-01-06 | Toshiba Corp | 電気車のフェールセーフcpu処理装置 |
JP2012103882A (ja) * | 2010-11-10 | 2012-05-31 | Nippon Signal Co Ltd:The | 2重系演算処理装置の監視装置 |
JP2013085318A (ja) * | 2011-10-06 | 2013-05-09 | Hitachi Ltd | フェールセーフ装置 |
Also Published As
Publication number | Publication date |
---|---|
EP4328676A1 (en) | 2024-02-28 |
JPWO2022224897A1 (ja) | 2022-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7877627B1 (en) | Multiple redundant computer system combining fault diagnostics and majority voting with dissimilar redundancy technology | |
US8010846B1 (en) | Scalable self-checking processing platform including processors executing both coupled and uncoupled applications within a frame | |
CA1228655A (en) | Digital fail operational automatic flight control system utilizing redundant dissimilar data processing | |
US10576990B2 (en) | Method and device for handling safety critical errors | |
US7047440B1 (en) | Dual/triple redundant computer system | |
US9453881B2 (en) | Oscillation circuit, integrated circuit, and abnormality detection method | |
JP2001063492A (ja) | 車両安全制御装置の電子制御装置 | |
JP5682323B2 (ja) | 安全制御システム | |
WO2006080227A1 (ja) | 情報処理装置および情報処理方法 | |
US20120150492A1 (en) | Method and Device for Monitoring a Device Equipped with a Microprocessor | |
JP2011198205A (ja) | 二重系制御システム | |
RU2703681C1 (ru) | Модуль центрального процессора промышленного контроллера | |
US20120166880A1 (en) | Independently based diagnostic monitoring | |
WO2022224897A1 (ja) | デジタル出力装置およびデジタル出力の生成方法 | |
US10120742B2 (en) | Power supply controller system and semiconductor device | |
KR101448013B1 (ko) | 항공기용 다중 컴퓨터의 고장 허용 장치 및 방법 | |
JP3529994B2 (ja) | 照合回路 | |
RU2536990C1 (ru) | Двухканальная система для регулирования движения поездов | |
JP6584055B2 (ja) | システム復帰回路及びシステム復帰方法 | |
US20230001939A1 (en) | Vehicle mounted electronic control apparatus | |
Akita et al. | Safety and fault-tolerance in computer-controlled railway signalling systems | |
JPS6091415A (ja) | デイジタル制御装置 | |
JP6660818B2 (ja) | 制御装置 | |
EP1684157A1 (en) | Circuit for controlling power supply to electronic processing circuits, and especially electronic processing circuits having a redundant architecture | |
JPS58178451A (ja) | マイクロコンピユ−タ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22791671 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2023515440 Country of ref document: JP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2022791671 Country of ref document: EP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2022791671 Country of ref document: EP Effective date: 20231120 |