JP2000031091A - 二重側壁の隆起型シリサイド化ソ―ス／ドレインｃｍｏｓトランジスタ - Google Patents
二重側壁の隆起型シリサイド化ソ―ス／ドレインｃｍｏｓトランジスタInfo
- Publication number
- JP2000031091A JP2000031091A JP11049168A JP4916899A JP2000031091A JP 2000031091 A JP2000031091 A JP 2000031091A JP 11049168 A JP11049168 A JP 11049168A JP 4916899 A JP4916899 A JP 4916899A JP 2000031091 A JP2000031091 A JP 2000031091A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- reactive material
- depositing
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 48
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 239000003870 refractory metal Substances 0.000 claims description 48
- 238000000151 deposition Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 26
- 229910052697 platinum Inorganic materials 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 18
- 239000010703 silicon Substances 0.000 abstract description 18
- 238000005530 etching Methods 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 230000008018 melting Effects 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 239000010936 titanium Substances 0.000 description 14
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000277331 Salmonidae Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229940000488 arsenic acid Drugs 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- ISIJQEHRDSCQIU-UHFFFAOYSA-N tert-butyl 2,7-diazaspiro[4.5]decane-7-carboxylate Chemical compound C1N(C(=O)OC(C)(C)C)CCCC11CNCC1 ISIJQEHRDSCQIU-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 超高密度、超小型形状回路の製造のための単
純で信頼性が有り、コスト効率の高いサリサイドＣＭＯ
Ｓプロセス／構造体を提供する。 【解決手段】 シリサイド化素子を形成する方法は、素
子範囲を形成することによって基板を調製する工程と、
基板と任意のシリサイド層との間に位置する構造体を設
ける工程と、形成された構造体の上全体に第１の反応性
材料の第１の層を形成する工程と、構造体の選択部分に
絶縁領域を設ける工程と、絶縁領域および第１の反応性
材料の第１の層の上全体に第２の反応性材料の第２の層
を形成する工程と、第１の反応性材料および第２の反応
性材料を反応させてシリサイド層を形成する工程と、未
反応の反応性材料を除去する工程と、シリサイド層上に
位置する構造体を形成する工程と、素子をメタライズす
る工程とを含む。
純で信頼性が有り、コスト効率の高いサリサイドＣＭＯ
Ｓプロセス／構造体を提供する。 【解決手段】 シリサイド化素子を形成する方法は、素
子範囲を形成することによって基板を調製する工程と、
基板と任意のシリサイド層との間に位置する構造体を設
ける工程と、形成された構造体の上全体に第１の反応性
材料の第１の層を形成する工程と、構造体の選択部分に
絶縁領域を設ける工程と、絶縁領域および第１の反応性
材料の第１の層の上全体に第２の反応性材料の第２の層
を形成する工程と、第１の反応性材料および第２の反応
性材料を反応させてシリサイド層を形成する工程と、未
反応の反応性材料を除去する工程と、シリサイド層上に
位置する構造体を形成する工程と、素子をメタライズす
る工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、浅いソースおよび
ドレイン領域の、非常に短いチャネル長を有するＳＩＭ
ＯＸおよびＭＯＳトランジスタ上に形成された高性能Ｃ
ＭＯＳに関する。
ドレイン領域の、非常に短いチャネル長を有するＳＩＭ
ＯＸおよびＭＯＳトランジスタ上に形成された高性能Ｃ
ＭＯＳに関する。
【０００２】
【従来の技術】ＭＯＳ回路は概して、バリア、導電性媒
体、または中間層として高融点金属または高融点金属の
シリサイドを用いる。高融点金属およびそのシリサイド
は、比較的低い抵抗率および低い接触抵抗を有し、導電
体膜および導電体層として望ましい。
体、または中間層として高融点金属または高融点金属の
シリサイドを用いる。高融点金属およびそのシリサイド
は、比較的低い抵抗率および低い接触抵抗を有し、導電
体膜および導電体層として望ましい。
【０００３】
【発明が解決しようとする課題】しかし、公知のサリサ
イド処理は、深いサブミクロンＭＯＳトランジスタ上で
作用しない。なぜなら、このような処理は、概して多量
のシリコンを消費しすぎるからである。更に、シリサイ
ド層の均一な堆積を達成する際の不純物および課題は、
製造上の問題を引き起こす。シリコンの選択的なエピタ
キシャル成長またはポリシリコンの選択的な堆積は、専
門的な製造機器を必要とする。更に、サリサイド処理の
選択性は、アニールされた膜の表面状態に強く依存す
る。
イド処理は、深いサブミクロンＭＯＳトランジスタ上で
作用しない。なぜなら、このような処理は、概して多量
のシリコンを消費しすぎるからである。更に、シリサイ
ド層の均一な堆積を達成する際の不純物および課題は、
製造上の問題を引き起こす。シリコンの選択的なエピタ
キシャル成長またはポリシリコンの選択的な堆積は、専
門的な製造機器を必要とする。更に、サリサイド処理の
選択性は、アニールされた膜の表面状態に強く依存す
る。
【０００４】本発明の目的は、超高密度、超小型形状回
路の製造のための単純で信頼性が有り、コスト効率の高
いサリサイドＣＭＯＳ処理／構造体を開発することであ
る。
路の製造のための単純で信頼性が有り、コスト効率の高
いサリサイドＣＭＯＳ処理／構造体を開発することであ
る。
【０００５】
【課題を解決するための手段】本発明の１つの局面によ
れば、シリサイド化素子を形成する方法は、素子範囲を
基板上に形成することにより該基板を調製する工程と、
該基板と任意のシリサイド層との間に位置する構造体を
設ける工程と、形成された該構造体の上全体に第１の反
応性材料の第１の層を形成する工程と、該構造体の選択
部分に絶縁領域を設ける工程と、該絶縁領域および該第
１の反応性材料の該第１の層の上全体に第２の反応性材
料の第２の層を形成する工程と、該第１の反応性材料お
よび該第２の反応性材料を反応させてシリサイド層を形
成する工程と、未反応の該反応性材料を除去する工程
と、該シリサイド層上に位置する構造体を形成する工程
と、素子をメタライズする工程と、を含む。これによ
り、上記目的が達成される。
れば、シリサイド化素子を形成する方法は、素子範囲を
基板上に形成することにより該基板を調製する工程と、
該基板と任意のシリサイド層との間に位置する構造体を
設ける工程と、形成された該構造体の上全体に第１の反
応性材料の第１の層を形成する工程と、該構造体の選択
部分に絶縁領域を設ける工程と、該絶縁領域および該第
１の反応性材料の該第１の層の上全体に第２の反応性材
料の第２の層を形成する工程と、該第１の反応性材料お
よび該第２の反応性材料を反応させてシリサイド層を形
成する工程と、未反応の該反応性材料を除去する工程
と、該シリサイド層上に位置する構造体を形成する工程
と、素子をメタライズする工程と、を含む。これによ
り、上記目的が達成される。
【０００６】好ましくは、上記反応させる工程が、約５
００℃から９００℃の間の温度で約１０秒から５０秒間
の範囲の持続時間で上記構造体を高速熱アニールするこ
とを含む。
００℃から９００℃の間の温度で約１０秒から５０秒間
の範囲の持続時間で上記構造体を高速熱アニールするこ
とを含む。
【０００７】好ましくは、上記第１の反応性材料の上記
第１の層を、上記形成された構造体の上全体に形成する
工程が、ポリシリコンの層を堆積することを含み、上記
第２の反応性材料の上記第２の層を形成する工程が、Ｎ
ｉ、Ｃｏ、Ｔｉ、およびＰｔからなる高融点金属の群か
ら選択される高融点金属の層を堆積することを含む。
第１の層を、上記形成された構造体の上全体に形成する
工程が、ポリシリコンの層を堆積することを含み、上記
第２の反応性材料の上記第２の層を形成する工程が、Ｎ
ｉ、Ｃｏ、Ｔｉ、およびＰｔからなる高融点金属の群か
ら選択される高融点金属の層を堆積することを含む。
【０００８】好ましくは、上記第１の反応性材料の上記
第１の層を、上記形成された構造体の上全体に形成する
工程が、Ｎｉ、Ｃｏ、Ｔｉ、およびＰｔからなる高融点
金属の群から選択される高融点金属の層を堆積すること
を含み、上記第２の反応性材料の上記第２の層を形成す
る工程が、ポリシリコンの層を堆積することを含む。
第１の層を、上記形成された構造体の上全体に形成する
工程が、Ｎｉ、Ｃｏ、Ｔｉ、およびＰｔからなる高融点
金属の群から選択される高融点金属の層を堆積すること
を含み、上記第２の反応性材料の上記第２の層を形成す
る工程が、ポリシリコンの層を堆積することを含む。
【０００９】好ましくは、上記第１の反応性材料の上記
第１の層を、上記形成された構造体の上全体に形成する
工程が、Ｎｉ、ＣｏおよびＰｔからなる高融点金属の群
から選択される高融点金属の層を堆積すること、および
該第１の反応性材料の該第１の層の上にＴｉの層を堆積
することを含み、該構造体の上記選択部分に上記絶縁領
域を設ける工程が、Ｔｉ層を酸化してＴｉＯ2を形成す
ることを含み、上記第２の反応性材料の上記第２の層を
形成する工程が、ポリシリコンの層を堆積することを含
む。
第１の層を、上記形成された構造体の上全体に形成する
工程が、Ｎｉ、ＣｏおよびＰｔからなる高融点金属の群
から選択される高融点金属の層を堆積すること、および
該第１の反応性材料の該第１の層の上にＴｉの層を堆積
することを含み、該構造体の上記選択部分に上記絶縁領
域を設ける工程が、Ｔｉ層を酸化してＴｉＯ2を形成す
ることを含み、上記第２の反応性材料の上記第２の層を
形成する工程が、ポリシリコンの層を堆積することを含
む。
【００１０】本発明の別の局面では、シリサイド化素子
を形成する方法は、素子範囲を基板上に形成することに
より該基板を調製する工程と、該基板と任意のシリサイ
ド層との間に位置する構造体を設ける工程と、形成され
た該構造体の上全体にポリシリコンの層を堆積する工程
と、該構造体の選択部分に絶縁領域を設ける工程と、該
絶縁領域と該ポリシリコン層との上全体にＮｉ、Ｃｏ、
Ｔｉ、およびＰｔからなる高融点金属の群から選択され
る高融点金属の層を堆積する工程と、該ポリシリコンと
該高融点金属とを反応させてシリサイド層を形成する工
程と、未反応の該高融点金属を除去する工程と、該シリ
サイド層上に位置する構造体を形成する工程と、素子を
メタライズする工程と、を含む。これにより、上記目的
が達成される。
を形成する方法は、素子範囲を基板上に形成することに
より該基板を調製する工程と、該基板と任意のシリサイ
ド層との間に位置する構造体を設ける工程と、形成され
た該構造体の上全体にポリシリコンの層を堆積する工程
と、該構造体の選択部分に絶縁領域を設ける工程と、該
絶縁領域と該ポリシリコン層との上全体にＮｉ、Ｃｏ、
Ｔｉ、およびＰｔからなる高融点金属の群から選択され
る高融点金属の層を堆積する工程と、該ポリシリコンと
該高融点金属とを反応させてシリサイド層を形成する工
程と、未反応の該高融点金属を除去する工程と、該シリ
サイド層上に位置する構造体を形成する工程と、素子を
メタライズする工程と、を含む。これにより、上記目的
が達成される。
【００１１】好ましくは、上記反応させる工程が、約５
００℃から９００℃の間の温度で約１０秒から５０秒間
の範囲の持続時間で上記構造体を高速熱アニールするこ
とを含む。
００℃から９００℃の間の温度で約１０秒から５０秒間
の範囲の持続時間で上記構造体を高速熱アニールするこ
とを含む。
【００１２】本発明の更に別の局面によれば、シリサイ
ド化素子を形成する方法は、素子範囲を基板上に形成す
ることにより該基板を調製する工程と、該基板と任意の
シリサイド層との間に位置する構造体を設ける工程と、
形成された該構造体の上全体に高融点金属の層を堆積す
る工程と、該構造体の選択部分に絶縁領域を設ける工程
と、該絶縁領域および第１の反応性材料の第１の層の上
全体にポリシリコン層を堆積する工程と、該第１の反応
性材料および第２の反応性材料を反応させてシリサイド
層を形成する工程と、未反応の該反応性材料を除去する
工程と、該シリサイド層上に位置する構造体を形成する
工程と、素子をメタライズする工程と、を含む。これに
より、上記目的が達成される。
ド化素子を形成する方法は、素子範囲を基板上に形成す
ることにより該基板を調製する工程と、該基板と任意の
シリサイド層との間に位置する構造体を設ける工程と、
形成された該構造体の上全体に高融点金属の層を堆積す
る工程と、該構造体の選択部分に絶縁領域を設ける工程
と、該絶縁領域および第１の反応性材料の第１の層の上
全体にポリシリコン層を堆積する工程と、該第１の反応
性材料および第２の反応性材料を反応させてシリサイド
層を形成する工程と、未反応の該反応性材料を除去する
工程と、該シリサイド層上に位置する構造体を形成する
工程と、素子をメタライズする工程と、を含む。これに
より、上記目的が達成される。
【００１３】好ましくは、上記反応させる工程が、約５
００℃から９００℃の間の温度で約１０秒から５０秒間
の範囲の持続時間で上記構造体を高速熱アニールするこ
とを含む。
００℃から９００℃の間の温度で約１０秒から５０秒間
の範囲の持続時間で上記構造体を高速熱アニールするこ
とを含む。
【００１４】好ましくは、上記高融点金属の層を堆積す
る工程が、ＣｏおよびＰｔからなる高融点金属の群から
選択される高融点金属の層を堆積すること、および上記
第１の反応性材料の上記第１の層の上にＴｉの層を堆積
することを含み、上記構造体の選択部分に上記絶縁領域
を設ける工程が、Ｔｉを酸化してＴｉＯ2を形成するこ
とを含み、上記第２の反応性材料の第２の層を形成する
工程が、ポリシリコン層を堆積することを含む。
る工程が、ＣｏおよびＰｔからなる高融点金属の群から
選択される高融点金属の層を堆積すること、および上記
第１の反応性材料の上記第１の層の上にＴｉの層を堆積
することを含み、上記構造体の選択部分に上記絶縁領域
を設ける工程が、Ｔｉを酸化してＴｉＯ2を形成するこ
とを含み、上記第２の反応性材料の第２の層を形成する
工程が、ポリシリコン層を堆積することを含む。
【００１５】好ましくは、上記高融点金属層を堆積する
工程が、Ｎｉ、Ｃｏ、Ｔｉ、およびＰｔからなる高融点
金属の群から選択される高融点金属を堆積することを含
む。
工程が、Ｎｉ、Ｃｏ、Ｔｉ、およびＰｔからなる高融点
金属の群から選択される高融点金属を堆積することを含
む。
【００１６】シリサイド化素子を形成する本発明の方法
は、素子範囲を基板上に形成して基板を調製する工程
と、基板と任意のシリサイド層との間に位置する構造体
を設ける工程と、形成された構造体の上全体に第１の反
応性材料の第１の層を形成する工程と、構造体の選択部
分に絶縁領域を設ける工程と、絶縁領域および第１の反
応性材料の第１の層の上全体に第２の反応性材料の第２
の層を形成する工程と、第１の反応性材料と第２の反応
性材料とを反応させてシリサイド層を形成する工程と、
未反応の反応性材料を除去する工程と、シリサイド層上
に位置する構造体を形成する工程と、素子をメタライズ
する工程と、を含む。
は、素子範囲を基板上に形成して基板を調製する工程
と、基板と任意のシリサイド層との間に位置する構造体
を設ける工程と、形成された構造体の上全体に第１の反
応性材料の第１の層を形成する工程と、構造体の選択部
分に絶縁領域を設ける工程と、絶縁領域および第１の反
応性材料の第１の層の上全体に第２の反応性材料の第２
の層を形成する工程と、第１の反応性材料と第２の反応
性材料とを反応させてシリサイド層を形成する工程と、
未反応の反応性材料を除去する工程と、シリサイド層上
に位置する構造体を形成する工程と、素子をメタライズ
する工程と、を含む。
【００１７】以下に本発明の作用を説明する。ＳＯＩ／
ＣＭＯＳ素子において、ソース・ドレイン・ゲート上に
ポリシリコンを形成し、その上にさらにＴｉ、Ｃｏなど
の高融点金属を堆積させて、熱処理によってシリサイド
膜を形成することにより、半導体素子の縮小化および高
信頼性化が可能になる。
ＣＭＯＳ素子において、ソース・ドレイン・ゲート上に
ポリシリコンを形成し、その上にさらにＴｉ、Ｃｏなど
の高融点金属を堆積させて、熱処理によってシリサイド
膜を形成することにより、半導体素子の縮小化および高
信頼性化が可能になる。
【００１８】
【発明の実施の形態】本発明による構造体および構造体
を形成する方法は、ＳＩＭＯＸ（Separationby IMplant
ation of Oxygen)基板を用いて説明される。同一の技術
が、バルクシリコン素子にも適用され得る。
を形成する方法は、ＳＩＭＯＸ（Separationby IMplant
ation of Oxygen)基板を用いて説明される。同一の技術
が、バルクシリコン素子にも適用され得る。
【００１９】出発物質は、非常に薄い表層シリコン膜を
有するＳＩＭＯＸウエハである。図１を参照すると、Ｓ
ＩＭＯＸウエハの一部分が、概して参照符号１０で示さ
れている。ウエハ１０は、本明細書中で基板とも呼ばれ
る単結晶シリコン部分１２を有する。埋め込み酸化物層
１４は、１００ｎｍと３００ｎｍとの間の厚さを有し、
シリコン膜層は、１００ｎｍ未満の厚さを有する。ウエ
ハは、その上に素子範囲を形成するよう調製される。構
造体は、活性領域エッチングおよび閾値電圧調節イオン
注入によって処理される。バルクシリコンが用いられる
場合、ウェル拡散が用いられ、続いて、ＬＯＣＯＳまた
は適切な分離形成、閾値電圧調節、およびイオン注入が
行われる。いずれの場合においても、次の工程はゲート
酸化、ポリシリコン堆積、ゲート電極エッチング、およ
びＬＤＤイオン注入であり、これらによって基板とシリ
サイド層との間に位置する構造体を形成する。
有するＳＩＭＯＸウエハである。図１を参照すると、Ｓ
ＩＭＯＸウエハの一部分が、概して参照符号１０で示さ
れている。ウエハ１０は、本明細書中で基板とも呼ばれ
る単結晶シリコン部分１２を有する。埋め込み酸化物層
１４は、１００ｎｍと３００ｎｍとの間の厚さを有し、
シリコン膜層は、１００ｎｍ未満の厚さを有する。ウエ
ハは、その上に素子範囲を形成するよう調製される。構
造体は、活性領域エッチングおよび閾値電圧調節イオン
注入によって処理される。バルクシリコンが用いられる
場合、ウェル拡散が用いられ、続いて、ＬＯＣＯＳまた
は適切な分離形成、閾値電圧調節、およびイオン注入が
行われる。いずれの場合においても、次の工程はゲート
酸化、ポリシリコン堆積、ゲート電極エッチング、およ
びＬＤＤイオン注入であり、これらによって基板とシリ
サイド層との間に位置する構造体を形成する。
【００２０】図１に示される構造体は、基板１２と、埋
め込み酸化物層１４と、表層シリコン膜の残遺物である
２つのシリコン領域１６および１８を含む。各シリコン
領域１６および１８の一部分はドープされ、Ｎ+領域１
６ａおよび１６ｂと、Ｐ+領域１８ａおよび１８ｂとを
それぞれ形成する。各領域の中心部分は、未処理シリコ
ンのままである。領域１６および１８のドーピング密度
は、それぞれボロン１．０×１０16ｃｍ-3から１．０×
１０18ｃｍ-3およびボロン５．０×１０15ｃｍ-3から
５．０×１０17ｃｍ-3である。Ｎ-領域のドーピング密
度は、ヒ素または亜リン酸１．０×１０18ｃｍ-3から
５．０×１０19ｃｍ-3である。Ｐ+領域のドーピング密
度は、ボロン１．０×１０18ｃｍ-3から５．０×１０19
ｃｍ-3である。シリコン領域１６および１８は、酸化物
キャップ２０および２２によりそれぞれ包囲される。ゲ
ートポリシリコン領域２４および２６は、シリコン領域
１６および１８の上全体にそれぞれ配置される。上記の
工程は、任意の従来のプロセスで達成され得る。
め込み酸化物層１４と、表層シリコン膜の残遺物である
２つのシリコン領域１６および１８を含む。各シリコン
領域１６および１８の一部分はドープされ、Ｎ+領域１
６ａおよび１６ｂと、Ｐ+領域１８ａおよび１８ｂとを
それぞれ形成する。各領域の中心部分は、未処理シリコ
ンのままである。領域１６および１８のドーピング密度
は、それぞれボロン１．０×１０16ｃｍ-3から１．０×
１０18ｃｍ-3およびボロン５．０×１０15ｃｍ-3から
５．０×１０17ｃｍ-3である。Ｎ-領域のドーピング密
度は、ヒ素または亜リン酸１．０×１０18ｃｍ-3から
５．０×１０19ｃｍ-3である。Ｐ+領域のドーピング密
度は、ボロン１．０×１０18ｃｍ-3から５．０×１０19
ｃｍ-3である。シリコン領域１６および１８は、酸化物
キャップ２０および２２によりそれぞれ包囲される。ゲ
ートポリシリコン領域２４および２６は、シリコン領域
１６および１８の上全体にそれぞれ配置される。上記の
工程は、任意の従来のプロセスで達成され得る。
【００２１】絶縁体として機能する酸化シリコン層また
は窒化シリコン層が、基板全体の上に亘って堆積され
る。この絶縁層の厚さは、５０ｎｍから１００ｎｍの間
である。本明細書に記載の実施形態では、酸化シリコン
が用いられる。図２を参照すると、構造体はプラズマエ
ッチングされ、絶縁性の酸化物層の上部部分を除去し、
ゲート電極２４および２６の側壁に酸化物を残す。これ
らの側壁は、酸化物キャップ２０および２２の残りの部
分と結合して酸化物カップ２８および３０を形成し、な
らびに酸化物側壁３２、３４、３６および３８をシリコ
ン領域１６および１８の端部に形成する。
は窒化シリコン層が、基板全体の上に亘って堆積され
る。この絶縁層の厚さは、５０ｎｍから１００ｎｍの間
である。本明細書に記載の実施形態では、酸化シリコン
が用いられる。図２を参照すると、構造体はプラズマエ
ッチングされ、絶縁性の酸化物層の上部部分を除去し、
ゲート電極２４および２６の側壁に酸化物を残す。これ
らの側壁は、酸化物キャップ２０および２２の残りの部
分と結合して酸化物カップ２８および３０を形成し、な
らびに酸化物側壁３２、３４、３６および３８をシリコ
ン領域１６および１８の端部に形成する。
【００２２】構造体の一部分は、ｎＭＯＳおよびｐＭＯ
ＳそれぞれのためのＮ+およびＰ+ソース／ドレイン用イ
オン注入のためのフォトレジストによって覆われる。Ｎ
+およびＰ+ソース／ドレインイオン、すなわち、Ｎ+領
域にはＡｓイオンおよびＰ+領域にはＢＦ2イオン、が注
入される。Ｎ+領域への注入は、１０ｋｅＶから６０ｋ
ｅＶのエネルギーレベルおよび１．０×１０15ｃｍ-2か
ら５×１０15ｃｍ-2のドーズ量で行われ、Ｐ+領域への
注入は、１０ｋｅＶから６０ｋｅＶのエネルギーレベル
および１×１０15ｃｍ-2から５．０×１０15ｃｍ-2のド
ーズ量で行われ、Ｎ+領域４０および４２、ならびにＰ+
領域４４および４６を形成する。これらの領域は、最終
的に素子のソース／ドレイン領域となる。ゲートポリシ
リコンは、ゲートポリシリコンの直下の範囲にイオンが
注入されるのを防止し、この範囲は、シリコン領域１６
および１８として元の状態のまま残る。シリコン領域１
６および１８は、ＬＤＤ領域であり、領域４０および４
６はソース領域、領域４２および４４はドレイン領域で
ある。
ＳそれぞれのためのＮ+およびＰ+ソース／ドレイン用イ
オン注入のためのフォトレジストによって覆われる。Ｎ
+およびＰ+ソース／ドレインイオン、すなわち、Ｎ+領
域にはＡｓイオンおよびＰ+領域にはＢＦ2イオン、が注
入される。Ｎ+領域への注入は、１０ｋｅＶから６０ｋ
ｅＶのエネルギーレベルおよび１．０×１０15ｃｍ-2か
ら５×１０15ｃｍ-2のドーズ量で行われ、Ｐ+領域への
注入は、１０ｋｅＶから６０ｋｅＶのエネルギーレベル
および１×１０15ｃｍ-2から５．０×１０15ｃｍ-2のド
ーズ量で行われ、Ｎ+領域４０および４２、ならびにＰ+
領域４４および４６を形成する。これらの領域は、最終
的に素子のソース／ドレイン領域となる。ゲートポリシ
リコンは、ゲートポリシリコンの直下の範囲にイオンが
注入されるのを防止し、この範囲は、シリコン領域１６
および１８として元の状態のまま残る。シリコン領域１
６および１８は、ＬＤＤ領域であり、領域４０および４
６はソース領域、領域４２および４４はドレイン領域で
ある。
【００２３】図３を参照すると、第１の反応性材料の第
１の層４８が、既に形成された構造体上に堆積され、続
いて、構造体の選択部分に絶縁領域５０、５２、５４、
および５６が形成され、第２の反応性材料の第２の層５
８が堆積される。第１の実施形態において、第１の層４
８はポリシリコンの薄い層であり、構造体の上全体に５
０ｎｍから１００ｎｍの間の厚さまで堆積される。酸化
シリコンまたは窒化シリコンの層が、５０ｎｍから１０
０ｎｍの間の厚さに堆積され、絶縁領域を形成する。あ
るいは、酸化物層は熱プロセスによって１０ｎｍから５
０ｎｍの厚さに形成され得る。酸化物または窒化物層
は、プラズマエッチングされ、酸化ストリップまたは窒
化ストリップ５０、５２、５４および５６をそれぞれゲ
ート電極２４および２６それぞれの側壁に形成する。第
２の層５８は、高融点金属の薄い層から形成されてお
り、ＣＶＤまたはスパッタリングによって堆積される。
高融点金属はＣｏ，Ｔｉ，Ｎｉ，およびＰｔであり得、
５ｎｍと５０ｎｍとの間の厚さまで堆積される。
１の層４８が、既に形成された構造体上に堆積され、続
いて、構造体の選択部分に絶縁領域５０、５２、５４、
および５６が形成され、第２の反応性材料の第２の層５
８が堆積される。第１の実施形態において、第１の層４
８はポリシリコンの薄い層であり、構造体の上全体に５
０ｎｍから１００ｎｍの間の厚さまで堆積される。酸化
シリコンまたは窒化シリコンの層が、５０ｎｍから１０
０ｎｍの間の厚さに堆積され、絶縁領域を形成する。あ
るいは、酸化物層は熱プロセスによって１０ｎｍから５
０ｎｍの厚さに形成され得る。酸化物または窒化物層
は、プラズマエッチングされ、酸化ストリップまたは窒
化ストリップ５０、５２、５４および５６をそれぞれゲ
ート電極２４および２６それぞれの側壁に形成する。第
２の層５８は、高融点金属の薄い層から形成されてお
り、ＣＶＤまたはスパッタリングによって堆積される。
高融点金属はＣｏ，Ｔｉ，Ｎｉ，およびＰｔであり得、
５ｎｍと５０ｎｍとの間の厚さまで堆積される。
【００２４】構造体はフォトレジストによって覆われ、
図４に示すように、高融点金属がシリサイドを中に有さ
ない範囲からエッチングにより除去される。５００℃か
ら９００℃の間の温度で１０秒から５０秒間の高速熱ア
ニール（ＲＴＡ）中に高融点金属とシリコンとの反応と
してシリサイド化が起こり、その結果、図５に示すよう
に、シリサイド層６０、６２、６４、６６、および６８
が形成される。
図４に示すように、高融点金属がシリサイドを中に有さ
ない範囲からエッチングにより除去される。５００℃か
ら９００℃の間の温度で１０秒から５０秒間の高速熱ア
ニール（ＲＴＡ）中に高融点金属とシリコンとの反応と
してシリサイド化が起こり、その結果、図５に示すよう
に、シリサイド層６０、６２、６４、６６、および６８
が形成される。
【００２５】未反応の高融点金属は選択的なエッチング
によって除去され、図６に示す構成が得られる。このエ
ッチングの際に用いられる溶液は、Ｔｉに対してＮＨ4
ＯＨ＋Ｈ2Ｏ2＋Ｈ2Ｏ、Ｐｔに対してＨＮＯ3＋ＨＣｌお
よびＮｉまたはＣｏに対してＨＣｌ＋Ｈ2Ｏ2などであ
る。
によって除去され、図６に示す構成が得られる。このエ
ッチングの際に用いられる溶液は、Ｔｉに対してＮＨ4
ＯＨ＋Ｈ2Ｏ2＋Ｈ2Ｏ、Ｐｔに対してＨＮＯ3＋ＨＣｌお
よびＮｉまたはＣｏに対してＨＣｌ＋Ｈ2Ｏ2などであ
る。
【００２６】残りの酸化物が、稀釈されたＢＨＦ溶液中
で選択的にエッチングされ、かつポリシリコンがＮＨＯ
3：Ｈ2Ｏ2：Ｈ2Ｏ溶液中で選択的にエッチングされるこ
とによって、図７に示す構成が得られる。ゲートポリシ
リコン２４および２６の上に位置するシリサイド層６０
および６２は、オーバーハング構造を有することに留意
されるべきである。ポリシリコンの厚さは１００ｎｍを
上回らないので、オーバーハング構造は１００ｎｍより
も薄い。よって、製造プロセス中に適切な品質管理があ
ればステップカバレッジの問題はない。
で選択的にエッチングされ、かつポリシリコンがＮＨＯ
3：Ｈ2Ｏ2：Ｈ2Ｏ溶液中で選択的にエッチングされるこ
とによって、図７に示す構成が得られる。ゲートポリシ
リコン２４および２６の上に位置するシリサイド層６０
および６２は、オーバーハング構造を有することに留意
されるべきである。ポリシリコンの厚さは１００ｎｍを
上回らないので、オーバーハング構造は１００ｎｍより
も薄い。よって、製造プロセス中に適切な品質管理があ
ればステップカバレッジの問題はない。
【００２７】従来のプロセスに従って、素子製造を完了
し、シリサイド層の上、上方、または側面に沿って配置
される、まだ形成されていない構造体を形成する。構造
体は、ＣＶＤによって堆積された４００ｎｍから６００
ｎｍの間の厚さの酸化物７０で覆われる。酸化物層７０
が酸化物カップ２８および３０と結合する。構造体はメ
タライゼーションのための孔を形成するようにエッチン
グされ、金属が堆積されて、ソース電極７２、ゲート電
極７４、共用ドレイン電極７６、ゲート電極７８、およ
びソース電極８０を形成する。完成したＣＭＯＳ対の断
面図を図８に示す。
し、シリサイド層の上、上方、または側面に沿って配置
される、まだ形成されていない構造体を形成する。構造
体は、ＣＶＤによって堆積された４００ｎｍから６００
ｎｍの間の厚さの酸化物７０で覆われる。酸化物層７０
が酸化物カップ２８および３０と結合する。構造体はメ
タライゼーションのための孔を形成するようにエッチン
グされ、金属が堆積されて、ソース電極７２、ゲート電
極７４、共用ドレイン電極７６、ゲート電極７８、およ
びソース電極８０を形成する。完成したＣＭＯＳ対の断
面図を図８に示す。
【００２８】本発明の別の形態では、高融点金属が第１
の反応性層として堆積され、側壁絶縁体が形成され、ポ
リシリコンの層が第２の反応性層として堆積される。こ
の場合はポリシリコンである第２の反応性層の部分は、
図４に示すように選択的にエッチングされる。その後シ
リサイド化が続き、そしてポリシリコンおよび高融点金
属の選択的なエッチングが行われる。
の反応性層として堆積され、側壁絶縁体が形成され、ポ
リシリコンの層が第２の反応性層として堆積される。こ
の場合はポリシリコンである第２の反応性層の部分は、
図４に示すように選択的にエッチングされる。その後シ
リサイド化が続き、そしてポリシリコンおよび高融点金
属の選択的なエッチングが行われる。
【００２９】高融点金属がＮｉ、ＣｏまたはＰｔである
場合、Ｔｉの薄い層が最初の金属層の上に堆積され得
る。Ｔｉ層の厚さは、５ｎｍから２０ｎｍなどの非常に
小さい厚さであり得る。次いで、ウエハが大気に曝さ
れ、Ｔｉが酸化チタンに変換される。必要であれば、ウ
エハは４０℃から２５０℃の温度に加熱され、全てのＴ
ｉを酸化チタンに変換する。酸化チタンはプラズマエッ
チングされ、ゲート電極の側壁に酸化チタン側壁を形成
する。ポリシリコンが堆積され、フォトレジストが塗布
され、シリサイドが必要でない範囲からポリシリコンが
エッチングにより除去される。その後、ウエハは、シリ
サイド層を形成するために処理される。
場合、Ｔｉの薄い層が最初の金属層の上に堆積され得
る。Ｔｉ層の厚さは、５ｎｍから２０ｎｍなどの非常に
小さい厚さであり得る。次いで、ウエハが大気に曝さ
れ、Ｔｉが酸化チタンに変換される。必要であれば、ウ
エハは４０℃から２５０℃の温度に加熱され、全てのＴ
ｉを酸化チタンに変換する。酸化チタンはプラズマエッ
チングされ、ゲート電極の側壁に酸化チタン側壁を形成
する。ポリシリコンが堆積され、フォトレジストが塗布
され、シリサイドが必要でない範囲からポリシリコンが
エッチングにより除去される。その後、ウエハは、シリ
サイド層を形成するために処理される。
【００３０】本発明の好適な実施形態およびそれらのい
くつかの改変が開示されたが、添付の請求の範囲に規定
された本発明の範囲を逸脱することなく更なる変更およ
び改変がなされ得ることが理解される。
くつかの改変が開示されたが、添付の請求の範囲に規定
された本発明の範囲を逸脱することなく更なる変更およ
び改変がなされ得ることが理解される。
【００３１】
【発明の効果】上述のように、本発明によれば、超高密
度、超小型形状回路の製造のための、簡便で信頼性が高
いサリサイドＣＭＯＳ処理およびその構造体を、高いコ
スト効率で提供できる。
度、超小型形状回路の製造のための、簡便で信頼性が高
いサリサイドＣＭＯＳ処理およびその構造体を、高いコ
スト効率で提供できる。
【図１】最初のウエハ調製およびＬＤＤ注入後の構造体
の前断面図ある。
の前断面図ある。
【図２】Ｎ+およびＰ+領域の形成後の構造体の前断面図
である。
である。
【図３】高融点金属層の堆積後の構造体の前断面図であ
る。
る。
【図４】高融点金属層のエッチング後の構造体の前断面
図である。
図である。
【図５】シリサイド化後の構造体の構造体の前断面図で
ある。
ある。
【図６】未反応の高融点金属の選択的エッチング後の前
断面図である。
断面図である。
【図７】酸化物層およびポリシリコン層の選択的エッチ
ング後の前断面図である。
ング後の前断面図である。
【図８】完成した構造体の前断面図である。
１０ ウエハ １２ 単結晶シリコン基板 １４ 酸化物層 １６、１８ シリコン領域 ２０、２２ 酸化物キャップ ２４、２６ ゲートポリシリコン領域 ２８、３０ 酸化物カップ ３２、３４、３６、３８ 酸化物側壁 ４０、４２ Ｎ+領域 ４４、４６ Ｐ+領域 ５０、５２、５４、５６ 絶縁領域 ６０、６２、６４、６６、６８ シリサイド層 ７０ 酸化物 ７２、８０ ソース電極 ７４、７８ ゲート電極 ７６ 共用ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シェン テン スー アメリカ合衆国 ワシントン 98607， カマス， エヌダブリュー トロウト コ ート 2216 (72)発明者 ジャー セン マー アメリカ合衆国 ワシントン 98684， バンクーバー， エスイー ソロモン ル ープ 1511
Claims (11)
- 【請求項１】 素子範囲を基板上に形成することにより
該基板を調製する工程と、 該基板と任意のシリサイド層との間に位置する構造体を
設ける工程と、 形成された該構造体の上全体に第１の反応性材料の第１
の層を形成する工程と、 該構造体の選択部分に絶縁領域を設ける工程と、 該絶縁領域および該第１の反応性材料の該第１の層の上
全体に第２の反応性材料の第２の層を形成する工程と、 該第１の反応性材料および該第２の反応性材料を反応さ
せてシリサイド層を形成する工程と、 未反応の該反応性材料を除去する工程と、 該シリサイド層上に位置する構造体を形成する工程と、 素子をメタライズする工程と、を含む、シリサイド化素
子を形成する方法。 - 【請求項２】 前記反応させる工程が、約５００℃から
９００℃の間の温度で約１０秒から５０秒間の範囲の持
続時間で前記構造体を高速熱アニールすることを含む、
請求項１に記載の方法。 - 【請求項３】 前記第１の反応性材料の前記第１の層
を、前記形成された構造体の上全体に形成する工程が、
ポリシリコンの層を堆積することを含み、前記第２の反
応性材料の前記第２の層を形成する工程が、Ｎｉ、Ｃ
ｏ、Ｔｉ、およびＰｔからなる高融点金属の群から選択
される高融点金属の層を堆積することを含む、請求項１
に記載の方法。 - 【請求項４】 前記第１の反応性材料の前記第１の層
を、前記形成された構造体の上全体に形成する工程が、
Ｎｉ、Ｃｏ、Ｔｉ、およびＰｔからなる高融点金属の群
から選択される高融点金属の層を堆積することを含み、
前記第２の反応性材料の前記第２の層を形成する工程
が、ポリシリコンの層を堆積することを含む、請求項１
に記載の方法。 - 【請求項５】 前記第１の反応性材料の前記第１の層
を、前記形成された構造体の上全体に形成する工程が、
Ｎｉ、ＣｏおよびＰｔからなる高融点金属の群から選択
される高融点金属の層を堆積すること、および該第１の
反応性材料の該第１の層の上にＴｉの層を堆積すること
を含み、該構造体の前記選択部分に前記絶縁領域を設け
る工程が、Ｔｉ層を酸化してＴｉＯ2を形成することを
含み、前記第２の反応性材料の前記第２の層を形成する
工程が、ポリシリコンの層を堆積することを含む、請求
項１に記載の方法。 - 【請求項６】 素子範囲を基板上に形成することにより
該基板を調製する工程と、 該基板と任意のシリサイド層との間に位置する構造体を
設ける工程と、 形成された該構造体の上全体にポリシリコンの層を堆積
する工程と、 該構造体の選択部分に絶縁領域を設ける工程と、 該絶縁領域と該ポリシリコン層との上全体にＮｉ、Ｃ
ｏ、Ｔｉ、およびＰｔからなる高融点金属の群から選択
される高融点金属の層を堆積する工程と、 該ポリシリコンと該高融点金属とを反応させてシリサイ
ド層を形成する工程と、 未反応の該高融点金属を除去する工程と、 該シリサイド層上に位置する構造体を形成する工程と、 素子をメタライズする工程と、を含む、シリサイド化素
子を形成する方法。 - 【請求項７】 前記反応させる工程が、約５００℃から
９００℃の間の温度で約１０秒から５０秒間の範囲の持
続時間で前記構造体を高速熱アニールすることを含む、
請求項６に記載の方法。 - 【請求項８】 素子範囲を基板上に形成することにより
該基板を調製する工程と、 該基板と任意のシリサイド層との間に位置する構造体を
設ける工程と、 形成された該構造体の上全体に高融点金属の層を堆積す
る工程と、 該構造体の選択部分に絶縁領域を設ける工程と、 該絶縁領域および第１の反応性材料の第１の層の上全体
にポリシリコン層を堆積する工程と、 該第１の反応性材料および第２の反応性材料を反応させ
てシリサイド層を形成する工程と、 未反応の該反応性材料を除去する工程と、 該シリサイド層上に位置する構造体を形成する工程と、 素子をメタライズする工程と、を含む、シリサイド化素
子を形成する方法。 - 【請求項９】 前記反応させる工程が、約５００℃から
９００℃の間の温度で約１０秒から５０秒間の範囲の持
続時間で前記構造体を高速熱アニールすることを含む、
請求項８に記載の方法。 - 【請求項１０】 前記高融点金属の層を堆積する工程
が、ＣｏおよびＰｔからなる高融点金属の群から選択さ
れる高融点金属の層を堆積すること、および前記第１の
反応性材料の前記第１の層の上にＴｉの層を堆積するこ
とを含み、前記構造体の選択部分に前記絶縁領域を設け
る工程が、Ｔｉを酸化してＴｉＯ2を形成することを含
み、前記第２の反応性材料の第２の層を形成する工程
が、ポリシリコン層を堆積することを含む、請求項８に
記載の方法。 - 【請求項１１】 前記高融点金属層を堆積する工程が、
Ｎｉ、Ｃｏ、Ｔｉ、およびＰｔからなる高融点金属の群
から選択される高融点金属を堆積することを含む、請求
項８に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/113,667 US6368960B1 (en) | 1998-07-10 | 1998-07-10 | Double sidewall raised silicided source/drain CMOS transistor |
| US09/113.667 | 1998-07-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031091A true JP2000031091A (ja) | 2000-01-28 |
| JP3866874B2 JP3866874B2 (ja) | 2007-01-10 |
Family
ID=22350804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04916899A Expired - Fee Related JP3866874B2 (ja) | 1998-07-10 | 1999-02-25 | シリサイド化素子を形成する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6368960B1 (ja) |
| EP (1) | EP0971404A1 (ja) |
| JP (1) | JP3866874B2 (ja) |
| KR (1) | KR100314054B1 (ja) |
| TW (1) | TW411507B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809039B2 (en) | 2000-08-29 | 2004-10-26 | Nec Electronics Corporation | Method for forming a silicide layer |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140160A (en) | 1997-07-28 | 2000-10-31 | Micron Technology, Inc. | Method for fabricating a simplified CMOS polysilicon thin film transistor and resulting structure |
| GB0230140D0 (en) * | 2002-12-24 | 2003-01-29 | Koninkl Philips Electronics Nv | Thin film transistor method for producing a thin film transistor and electronic device having such a transistor |
| US7078298B2 (en) * | 2003-05-20 | 2006-07-18 | Sharp Laboratories Of America, Inc. | Silicon-on-nothing fabrication process |
| KR100922557B1 (ko) * | 2007-12-27 | 2009-10-21 | 주식회사 동부하이텍 | Ｃｍｏｓ 트랜지스터 및 그 제조 방법 |
| US8728861B2 (en) * | 2011-10-12 | 2014-05-20 | The United States Of America As Represented By The Secretary Of The Air Force | Fabrication method for ZnO thin film transistors using etch-stop layer |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168072A (en) | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
| US5365111A (en) | 1992-12-23 | 1994-11-15 | Advanced Micro Devices, Inc. | Stable local interconnect/active area silicide structure for VLSI applications |
| JPH0730104A (ja) | 1993-07-08 | 1995-01-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5464782A (en) | 1994-07-05 | 1995-11-07 | Industrial Technology Research Institute | Method to ensure isolation between source-drain and gate electrode using self aligned silicidation |
| DE19536249A1 (de) | 1995-09-28 | 1997-04-10 | Siemens Ag | Verfahren zur Herstellung einer Vielzahl von mikroelektronischen Schaltungen auf SOI |
| US5691212A (en) * | 1996-09-27 | 1997-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS device structure and integration method |
| US5648287A (en) * | 1996-10-11 | 1997-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of salicidation for deep quarter micron LDD MOSFET devices |
| US6015740A (en) | 1997-02-10 | 2000-01-18 | Advanced Micro Devices, Inc. | Method of fabricating CMOS devices with ultra-shallow junctions and reduced drain area |
-
1998
- 1998-07-10 US US09/113,667 patent/US6368960B1/en not_active Expired - Fee Related
-
1999
- 1999-02-25 JP JP04916899A patent/JP3866874B2/ja not_active Expired - Fee Related
- 1999-03-04 TW TW088103320A patent/TW411507B/zh not_active IP Right Cessation
- 1999-03-15 EP EP99301978A patent/EP0971404A1/en not_active Withdrawn
- 1999-04-29 KR KR1019990015372A patent/KR100314054B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809039B2 (en) | 2000-08-29 | 2004-10-26 | Nec Electronics Corporation | Method for forming a silicide layer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100314054B1 (ko) | 2001-11-15 |
| US6368960B1 (en) | 2002-04-09 |
| JP3866874B2 (ja) | 2007-01-10 |
| TW411507B (en) | 2000-11-11 |
| KR20000011249A (ko) | 2000-02-25 |
| EP0971404A1 (en) | 2000-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7211515B2 (en) | Methods of forming silicide layers on source/drain regions of MOS transistors | |
| US6528381B2 (en) | Method of forming silicide | |
| US6784506B2 (en) | Silicide process using high K-dielectrics | |
| US6451679B1 (en) | Ion mixing between two-step titanium deposition process for titanium salicide CMOS technology | |
| KR100722936B1 (ko) | 모스 전계효과 트랜지스터 및 그 제조방법 | |
| US20080206973A1 (en) | Process method to optimize fully silicided gate (FUSI) thru PAI implant | |
| US6258682B1 (en) | Method of making ultra shallow junction MOSFET | |
| JP3866874B2 (ja) | シリサイド化素子を形成する方法 | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3129867B2 (ja) | 半導体装置の製造方法 | |
| JPH1140679A (ja) | 半導体装置およびその製造方法 | |
| JP3362722B2 (ja) | 半導体装置の製造方法 | |
| US6440826B1 (en) | NiSi contacting extensions of active regions | |
| US7960280B2 (en) | Process method to fully salicide (FUSI) both N-poly and P-poly on a CMOS flow | |
| KR100604496B1 (ko) | 반도체 소자의 제조방법 | |
| JPH07245396A (ja) | 半導体装置及びその製造方法 | |
| KR100588780B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100545902B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3639745B2 (ja) | 半導体装置の製造方法 | |
| KR100334866B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| JP3918218B2 (ja) | 半導体装置の製造方法 | |
| JPH07249761A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2005086179A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006032712A (ja) | 半導体装置及びその製造方法 | |
| KR20050064010A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |