JP2000030476A - 不揮発性半導体記憶装置および閾値電圧書込み方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来の不揮発性半導体記憶装置では一定の
電圧の書込み電圧を用いて閾値電圧を設定していたた
め、閾値電圧のばらつきが大きかったり、書込み時間の
長期化を招いていた。 【解決手段】 書込み電圧を、書込み段階に応じてだん
だんと小さくなるようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は不揮発性メモリセ
ルを有する不揮発性半導体記憶装置および閾値電圧書込
み方法に係り、特に、不揮発性メモリセルに所定の閾値
電圧を精度良く且つ効率よく書込みを行なうための改良
に関するものである。

【０００２】

【従来の技術】図７は特開平７−２４９２９４号公報な
どに開示された従来の不揮発性半導体記憶装置の一部の
構成を示すブロック図である。図において、１，２，３
はそれぞれフローティングゲートを有し、ゲート電極に
ワード線が接続されるとともにソース電極が接地された
トランジスタからなる不揮発性メモリセルであり、４は
これら複数の不揮発性メモリセル１，２，３のドレイン
電極に接続されたビット線であり、２９は書込みパルス
を発生するパルス発生回路、８は高圧側電源端子、９，
１０，１１，１２はそれぞれこの高圧側電源端子８とビ
ット線４との間において互いのドレイン電極とソース電
極が直列に接続された制御トランジスタであり、上記書
込みパルスは上記複数の制御トランジスタのうちの１つ
（９）のゲート電極に印加されている。

【０００３】次に動作について説明する。パルス発生回
路２９から書込みパルスが出力されると、それに応じた
書込み電圧がビット線４および各不揮発性メモリセル
１，２，３のドレイン電圧に印加される。そして、書込
みを行う不揮発性メモリセル（例えば１）のゲート電極
には高圧側電源電圧が供給されているので、上記書込み
パルスの印加に応じてゲート電極からドレイン電極に移
動するホットエレクトロンの一部がトンネル酸化膜を突
き抜けてフローティングゲートに注入される。そして、
この書込みパルスを何度か供給することにより、上記フ
ローティングゲートには所定量の電荷が蓄積され、これ
により所定の読み出し閾値電圧が設定される。

【０００４】図８はこのような従来の不揮発性半導体記
憶装置における累積書込みパルス数と読み出し閾値電圧
との関係を示す書込み特性図である。図において、横軸
は累積書込みパルス数、縦軸は読み出し閾値電圧であ
る。同図に示すように、書込みパルスが供給されるたび
に読み出し閾値電圧は上昇し、最終的には所望の閾値電
圧が得られるまで累積書込み電圧は上昇する。

【０００５】

【発明が解決しようとする課題】従来の不揮発性半導体
記憶装置および閾値電圧書込み方法は以上のように構成
されているので、一連の書込みにおいて使用される書込
みを制御する電圧は一定である。その結果、閾値電圧の
ばらつきを抑えようとする場合には、低い電圧を有する
書込みパルスを用いて一連の書込み動作を繰り返すこと
となって書込み時間の長期化を来し、逆に、書込み時間
を抑えようとする場合には、高い電圧を有する書込みパ
ルスを用いて一連の書込み動作を繰り返すこととなって
閾値電圧のばらつきを顕在化させてしまうという課題が
あった。

【０００６】そして、不揮発性半導体記憶装置の揮発不
良をベークによってスクリーニングテストするような場
合においては、そのテスト電圧と各不揮発性メモリセル
１，２，３の閾値電圧との電圧差を非常に小さく設定す
る必要があって（書込み深さを浅く揃える必要があ
り）、不揮発性メモリセル１，２，３の累積書込み電圧
の電圧ばらつきを非常に小さく抑える必要があるので、
非常に長い書込み時間が必要となってしまっていた。ま
た、一般的な不揮発性半導体記憶装置では、このような
スクリーニングテストをその各製造段階、例えばウェハ
段階、チップ段階、パッケージング段階などにおいてそ
れぞれ行っており、記憶容量の増大に伴ってこの書込み
時間の長期化は深刻な問題となっている。

【０００７】この発明は上記のような課題を解決するた
めになされたもので、不揮発性メモリセルに所定の閾値
電圧を精度良く且つ効率よく書込みを行なうことができ
る不揮発性半導体記憶装置および閾値電圧書込み方法を
得ることを目的とする。

【０００８】

【課題を解決するための手段】この発明に係る閾値電圧
書込み方法は、不揮発性半導体記憶装置の不揮発性メモ
リセルに閾値電圧を書込む閾値電圧書込み方法におい
て、上記不揮発性メモリセルのドレイン端子に印加する
書込み電圧を暫時低下させつつ上記不揮発性メモリセル
への閾値電圧の書込みを行なうものである。

【０００９】この発明に係る不揮発性半導体記憶装置
は、不揮発性メモリセルと、当該不揮発性メモリセルに
閾値電圧を書込む際に利用される標準書込み電圧を出力
する標準電圧発生回路と、上記標準書込み電圧よりも高
い初期書込み電圧を出力する１又は複数の初期電圧発生
回路と、上記標準書込み電圧および上記１又は複数の初
期書込み電圧が入力され、これらの書込み電圧を切替え
て上記不揮発性メモリセルのドレイン端子に供給し且つ
当該ドレイン端子の電圧が暫時低下するように供給する
ドレイン電圧制御回路とを備えたものである。

【００１０】この発明に係る不揮発性半導体記憶装置
は、不揮発性メモリセルの累積書込み電圧が入力され、
この累積書込み電圧が目標閾値電圧よりも低い暫定閾値
電圧を超えたら切替信号を出力する切替信号発生回路を
設け、ドレイン電圧制御回路は上記切替信号に基づいて
不揮発性メモリセルのドレイン端子に供給する書込み電
圧を切替えるものである。

【００１１】この発明に係る不揮発性半導体記憶装置
は、初期電圧発生回路による書込み回数をカウントし、
このカウント値に応じた初期書込み制御信号を出力する
初期書込み監視回路を設け、ドレイン電圧制御回路は上
記初期書込み制御信号に基づいて上記初期書込み時に使
用する書込み電圧を変更するものである。

【００１２】この発明に係る不揮発性半導体記憶装置
は、初期書込み制御信号を記憶する初期書込み情報メモ
リを設け、ドレイン電圧制御回路はこの初期書込み情報
メモリに記憶された初期書込み制御信号に基づいて上記
初期書込み時に使用する書込み電圧を選択するものであ
る。

【００１３】この発明に係る不揮発性半導体記憶装置
は、不揮発性メモリセルと、上記不揮発性メモリセルの
ドレイン端子と電源電圧との間に接続された１又は複数
のトランジスタと、上記１又は複数のトランジスタのう
ちの１つのトランジスタのゲートに接続されたドレイン
電圧制御端子とを備えたものである。

【００１４】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による不
揮発性半導体記憶装置の一部の構成を示すブロック図で
ある。図において、１，２，３はそれぞれフローティン
グゲートを有し、ゲート電極にワード線が接続されると
ともにソース電極が接地されたトランジスタからなる不
揮発性メモリセルであり、４はこれら複数の不揮発性メ
モリセル１，２，３のドレイン電極に接続されたビット
線であり、５は不揮発性メモリセル１，２，３に所定の
電圧ばらつき精度で閾値電圧までの書込みを行なうこと
ができる標準書込み電圧を出力する標準電圧発生回路、
６はこの標準書込み電圧よりも高い初期書込み電圧を出
力する初期電圧発生回路、７は標準書込み電圧および初
期書込み電圧が入力される２つのスイッチ７ａ，７ｂを
有するドレイン電圧制御回路、８は高圧側電源端子、
９，１０，１１，１２はそれぞれこの高圧側電源端子８
とビット線４との間において互いのドレイン電極とソー
ス電極が直列に接続された制御トランジスタ、１３は上
記ビット線４に接続されたセンスアンプである。また、
制御トランジスタ９のゲート電極には電圧パルスが書込
み許可信号として入力され、制御トランジスタ１０のゲ
ート電極には書込み電圧が入力され、制御トランジスタ
１２および制御トランジスタ１２のゲート電極には上記
ビット線のセレクト信号が入力されており、以下におい
て、制御トランジスタ９をパルス入力制御トランジスタ
（トランジスタ）、制御トランジスタ１０を書込み電圧
入力制御トランジスタ（ドレイン電圧制御回路、トラン
ジスタ）、制御トランジスタ１１および制御トランジス
タ１２をそれぞれセレクト制御トランジスタ（トランジ
スタ）とよぶ。

【００１５】次に動作について説明する。まず、不揮発
性メモリセル１に対して閾値電圧を書込む動作について
説明する。この際、高圧側電源端子８および不揮発性メ
モリセル１のゲート電極には上記初期書込み電圧よりも
高い第一電源電圧が供給され、他の不揮発性メモリセル
２，３のゲート電極には上記初期書込み電圧よりも低い
第二電源電圧が供給される。また、セレクト制御トラン
ジスタ１１，１２にはセレクト信号が入力される。

【００１６】このような設定状態において、ドレイン電
圧制御回路７はまず初期電圧発生回路６に接続されたス
イッチ７ａをＯＮ制御して高電圧の初期書込み電圧を出
力するとともにパルス入力制御トランジスタ９に書き込
み許可信号としてのパルスを入力する。これにより、パ
ルス入力制御トランジスタ９および書込み電圧入力制御
トランジスタ１０は動作し、この初期書込み電圧に応じ
たパルス電圧がビット線４に印加される。すると、書込
みを行なう不揮発性メモリセル１では上記パルス電圧が
ドレイン電極として印加されることになるため、このパ
ルス電圧が印加されている期間において、ソース電極か
らドレイン電極へのホットエレクトロンの移動が生じ、
このホットエレクトロンの一部がトンネル酸化膜を突き
抜けてフローティングゲートへの電荷注入が行われる。
これに対して書込みを行なわない不揮発性メモリセル
２，３ではゲート電極に低い電圧が印加されているた
め、ホットエレクトロンの一部がトンネル酸化膜を突き
抜けることはなく、フローティングゲートへの電荷注入
は行われない。

【００１７】このような高電圧の初期書込みパルスの出
力を所定の回数繰り返した後、ドレイン電圧制御回路７
は、ＯＮ制御するスイッチをスイッチ７ａからスイッチ
７ｂに切替え、低電圧の標準書込み電圧を出力する。そ
して、この標準書込み電圧による書込みを繰り返して、
書込みを行なった不揮発性メモリセル１の累積書込み電
圧を所定の閾値電圧に設定する。なお、この所定の閾値
電圧に設定する際には標準書込み電圧を用いているの
で、不揮発性メモリセル１の最終的な累積書込み電圧は
閾値電圧に対して所定の電圧ばらつき精度にて書込みを
行うことができる。また、他の不揮発性メモリセル２，
３に書込みを行なう場合には同様に、当該不揮発性メモ
リセル２，３のゲート電極に第一電源電圧を供給し、こ
の状態で書込みパルスを印加すればよい。

【００１８】次に不揮発性メモリセル１，２，３の読み
出し動作について説明する。読み出しを行う不揮発性メ
モリセル（例えば１）のゲート電極に第二電源電圧を供
給し、この状態でセンスアンプ１３が上記ビット線４に
電流の供給制御を行う。そして、所定の閾値電圧に書込
みがなされている場合には、上記読み出しを行う不揮発
性メモリセル（例えば１）ではフローティングゲートに
注入された電荷のためにソースとドレインとの間に反転
領域が形成されることはなく、ビット線４に電流が流れ
ることはない。逆に、所定の閾値電圧に書込みがなされ
ていない場合には、読み出しを行う不揮発性メモリセル
（例えば２）ではフローティングゲートに電荷は注入さ
れておらず、上記ゲート電極の電圧によりソースとドレ
インとの間に反転領域が形成され、ビット線に電流が流
れる。なお、センスアンプ１３はこのビット線４に流れ
る電流に応じたレベルを有する検出電圧信号を出力す
る。

【００１９】図２はこの発明の実施の形態１による累積
書込みパルス数と読み出し閾値電圧との関係を示す書込
み特性図である。図において、横軸は累積書込みパルス
数、縦軸は読み出し閾値電圧である。同図から明らかな
ように、書込みの初期段階では高い電圧の書込みパルス
によって一気に書込みがなされ、書込みの後期段階では
低い電圧の書込みパルスによってゆっくりと書込みがな
され、その結果累積書込み電圧が所定の閾値電圧まで書
込みがなされている。なお、同図において、Ａは上記所
定の閾値電圧よりも少し低い電圧レベルに設定された暫
定閾値電圧であり、ドレイン電圧制御回路７はこの暫定
閾値電圧まで累積書込み電圧を書込んだら上記書込みパ
ルスの電圧を切替えるように設定されている。

【００２０】以上のように、この実施の形態１によれ
ば、不揮発性メモリセル１，２，３に閾値電圧を書込む
際に利用される標準書込み電圧を出力する標準電圧発生
回路５と、上記標準書込み電圧よりも高い初期書込み電
圧を出力する初期電圧発生回路６と、上記標準書込み電
圧および上記初期書込み電圧が入力され、最初に初期書
込み電圧、後に標準書込み電圧を上記不揮発性メモリセ
ル１，２，３のドレイン端子に暫時低下するように供給
するドレイン電圧制御回路７およびパルス入力制御トラ
ンジスタ９とを設けて、少ない書込み回数で累積書込み
電圧を一気に高め、且つ、標準書込み電圧に基づく電圧
ばらつき精度にて閾値電圧を書込むことができる。従っ
て、従来のように標準書込み電圧のみで閾値電圧までの
書込みを行なった場合に比べて少ない書込み回数で閾値
電圧までの書込みを行なうことができ、しかも、従来の
ように標準書込み電圧のみで閾値電圧までの書込みを行
なった場合と同等に閾値電圧のばらつきを抑えることが
できる効果がある。また、この実施の形態１においては
従来よりも書込み時間を短縮することができるので、そ
の分、標準書込み電圧を従来よりも低い電圧にすること
により、従来と同等の書込み時間で閾値電圧までの書込
みを行なうことができ、しかも、従来よりも電圧ばらつ
きを抑えることもできる効果がある。

【００２１】従って、この実施の形態１によれば、閾値
電圧のばらつきを抑えつつ書込み時間をも抑えることが
できるので、例えば、不揮発性半導体記憶装置の揮発不
良をベークによってスクリーニングテストするような場
合においても不揮発性メモリセル１，２，３の累積書込
み電圧の電圧ばらつきを非常に小さく抑えつつ短時間で
書込みを行うことができ、一般的な不揮発性半導体記憶
装置においてその各製造段階において上記ベークによる
スクリーニングテストを行っても短時間に書込みを行う
ことができ、出荷テスト時間を格段に短縮させる効果が
ある。

【００２２】実施の形態２．図３はこの発明の実施の形
態２による不揮発性半導体記憶装置の一部の構成を示す
ブロック図である。図において、１４は不揮発性メモリ
セル１，２，３の読み出し値に応じて変化する判定信号
（切替信号）を出力するセンスアンプ（切替信号発生回
路）、１５は標準書込み電圧や初期書込み電圧とともに
この判定信号が入力され、この判定信号が変化したらが
ＯＮ制御するスイッチをスイッチ１５ａからスイッチ１
５ｂに切替えて書込み電圧を出力するドレイン電圧制御
回路、１６は閾値電圧を出力する閾値電圧発生回路、１
７は暫定閾値電圧を出力する暫定閾値電圧発生回路、１
８は閾値電圧あるいは暫定閾値電圧が入力される２つの
スイッチ１８ａ，１８ｂを有し、書込み時の初期状態に
おいてはスイッチ１８ｂをＯＮ制御して各不揮発性メモ
リセル１，２，３のゲート電極（ワード線）に暫定閾値
電圧を出力し、書込み時の後期状態においてはスイッチ
１８ａをＯＮ制御して各不揮発性メモリセル１，２，３
のゲート電極（ワード線）に閾値電圧を出力するベリフ
ァイ電圧切替え回路である。これ以外の構成は実施の形
態１と同様であり同一の符号を付して説明を省略する。

【００２３】次に動作について説明する。初期書込みパ
ルスが所定の不揮発性メモリセル（例えば１）に入力さ
れると、その度にベリファイ電圧切替え回路１８は、当
該不揮発性メモリセル（例えば１）のゲート電極に暫定
閾値電圧を出力し、センスアンプ１４はその暫定閾値電
圧に基づく累積書込み電圧の読み出し判定結果に応じた
判定信号を出力する。そして、この初期書込みパルスに
よる書込みと判定動作とを繰り返すうちに、フローティ
ングゲートの電荷注入量が増加して累積書込み電圧が暫
定閾値電圧を超えるので、上記暫定閾値電圧に基づく累
積書込み電圧の読み出し判定結果が変化し、それに応じ
た判定信号も変化する。

【００２４】判定信号が変化すると、ドレイン電圧制御
回路１５はＯＮ制御するスイッチをスイッチ１５ａから
スイッチ１５ｂに切替えて低電圧の標準書込み電圧を出
力し、ベリファイ電圧切替え回路１８は、当該不揮発性
メモリセル（例えば１）のゲート電極に出力する電圧を
閾値電圧に切替える。そして、この標準書込み電圧によ
る書込みと判定動作を繰り返し、センスアンプ１４の閾
値電圧に基づく累積書込み電圧の読み出し判定結果（判
定信号）が再び変化したら、ＷＲＥＮ信号によるパルス
出力を終了する。これ以外の動作は実施の形態１と同様
であり説明を省略する。

【００２５】以上のように、この実施の形態２によれ
ば、不揮発性メモリセル１，２，３の累積書込み電圧が
入力され、この累積書込み電圧が目標閾値電圧よりも低
い暫定閾値電圧を超えたら判定信号を出力するセンスア
ンプ１４を設け、ドレイン電圧制御回路１５は上記判定
信号に基づいて不揮発性メモリセル１，２，３のドレイ
ン端子に供給する書込み電圧を初期書込み電圧から標準
書込み電圧に切替えるので、累積書込み電圧が閾値電圧
を超える前に確実に書込みパルスの電圧を低下させるこ
とができる効果がある。従って、不揮発性半導体記憶装
置の書込み特性ばらつきによらず、暫定閾値電圧を超え
た時点で確実に書込みパルスの電圧を初期書込み電圧か
ら標準書込み電圧に切替えることができ、暫定閾値電圧
を閾値電圧に近接して設定し、書込み回数の削減効果を
最大限に発揮させつつも、累積書込み電圧が誤って閾値
電圧を超えてしまうことを防止することができる効果が
ある。

【００２６】実施の形態３．図４はこの発明の実施の形
態３による不揮発性半導体記憶装置の一部の構成を示す
ブロック図である。図において、１９，２０，２１はそ
れぞれ不揮発性メモリセル１，２，３に対する初期書込
み電圧の書込み回数をカウントする初期書込み回数カウ
ンタ（初期書込み監視回路）、２２は標準的な初期書込
み電圧の書込み回数を記憶する基準カウンタ（初期書込
み監視回路）、２３はこれら４つのカウンタ１９，２
０，２１，２２のカウント値が入力されて、上記初期書
込み電圧の書込み回数の平均値と上記標準的な初期書込
み電圧の書込み回数とを比較し、これらの大小関係に応
じて異なる初期書込み制御信号を出力する比較器（初期
書込み監視回路）、２４は初期電圧発生回路６の初期書
込み電圧よりも高い電圧を有する特高初期書込み電圧を
出力する特高初期電圧発生回路（初期電圧発生回路）、
２５は標準書込み電圧、初期書込み電圧や特高初期書込
み電圧が入力される３つのスイッチ２５ａ，２５ｂ，２
５ｃを有し、上記初期書込み制御信号に応じたスイッチ
をＯＮ制御して初期書込み電圧を出力し、判定信号が変
化したらがＯＮ制御するスイッチをスイッチ２５ｂに切
替えて後期書込み電圧を出力するドレイン電圧制御回路
である。これ以外の構成は実施の形態２と同様であり同
一の符号を付して説明を省略する。

【００２７】次に動作について説明する。不揮発性半導
体記憶装置に対する閾値書込みを開始すると、ドレイン
電圧制御回路２５は初期書込み電圧に基づく初期書込み
電圧を発生し、この初期書込み電圧により最初の不揮発
性メモリセル１，２，３の書込みが開始される。そし
て、初期書込み回数カウンタ（例えば１９）は最初の不
揮発性メモリセル（例えば１）に対する初期書込みパル
スの書込み回数をカウントし、その回数を記憶する。そ
して、この最初の不揮発性メモリセル（例えば１）に対
する閾値電圧の書込みが終了したら、ドレイン電圧制御
回路２５は再び初期書込み電圧に基づく初期書込み電圧
を発生し、この初期書込み電圧により２番目の不揮発性
メモリセル（例えば２）の書込みが開始される。このよ
うな動作を繰り返すことにより、上記複数の初期書込み
回数カウンタ１９，２０，２１には順次所定の初期書込
み回数が記憶される。

【００２８】全ての初期書込み回数カウンタ１９，２
０，２１に所定の初期書込み回数が記憶されると、比較
器２３は全ての初期書込み回数カウンタ１９，２０，２
１の初期書込み回数の平均値と基準カウンタ２２に記憶
された標準的な書込み回数とを比較し、これらの大小関
係に応じて異なる初期書込み制御信号を出力する。

【００２９】そして、ドレイン電圧制御回路２５は、こ
の初期書込み制御信号に応じて初期書込み電圧に使用す
る電圧を標準書込み電圧、初期書込み電圧、特高初期書
込み電圧の内から選択し、その電圧に変更する。この実
施の形態３では、全ての初期書込み回数カウンタ１９，
２０，２１の初期書込み回数の平均値が基準カウンタ２
２に記憶された標準的な書込み回数よりも所定値以上大
きい場合の初期書込み制御信号が入力されたときには、
特高初期書込み電圧を初期書込み電圧として使用し、全
ての初期書込み回数カウンタ１９，２０，２１の初期書
込み回数の平均値が基準カウンタ２２に記憶された標準
的な書込み回数よりも所定値以上小さい場合の初期書込
み制御信号が入力されたときには、標準書込み電圧を初
期書込み電圧として使用し、これ以外の場合の初期書込
み制御信号が入力されたときには、初期書込み電圧を初
期書込み電圧として使用するように設定した。これ以外
の動作は実施の形態２と同様であり説明を省略する。

【００３０】以上のように、この実施の形態３によれ
ば、不揮発性半導体記憶装置の初めの数ビット（この実
施の形態では３）を初期書込み電圧により書込むととも
に、初期書込み回数カウンタ１９，２０，２１がそれに
よる書込み回数をカウントし、比較器２３がこのカウン
ト値に応じた初期書込み制御信号を出力し、ドレイン電
圧制御回路２５はこの初期書込み制御信号に基づいて初
期書込み時に使用する書込み電圧を変更する。従って、
不揮発性メモリセル１，２，３の不揮発性半導体記憶装
置の特性ばらつきがあったとしても、それに応じて最適
な書込み電圧を用いて初期書込みを行なうことができる
効果がある。

【００３１】実施の形態４．図５はこの発明の実施の形
態４による不揮発性半導体記憶装置の一部の構成を示す
ブロック図である。図において、２６は初期書込み制御
信号を記憶する初期書込み情報メモリセルである。これ
以外の構成は実施の形態３と同様であり同一の符号を付
して説明を省略する。

【００３２】次に動作について説明する。初期書込み情
報メモリセル２６は、不揮発性半導体記憶装置の最初の
テストにおいて、比較器２３から出力される初期書込み
制御信号を記憶する。そして、２回目以降のテストにお
いては、ドレイン電圧制御回路２５は、書込み開始時に
初期書込み情報メモリセル２６に記憶された初期書込み
制御信号を呼び出し、この呼び出した初期書込み制御信
号に応じて初期書込み電圧に使用する電圧を標準書込み
電圧、初期書込み電圧、特高初期書込み電圧のうちから
選択する。これ以外の動作は実施の形態３と同様であり
説明を省略する。

【００３３】以上のように、この実施の形態４によれ
ば、初期書込み制御信号を記憶する初期書込み情報メモ
リセル２６を設け、ドレイン電圧制御回路２５は２回目
以降の書込みテストにおいてはこの初期書込み情報メモ
リセル２６に記憶された初期書込み制御信号に基づいて
上記初期書込み時に使用する書込み電圧を選択するの
で、２回目以降のテストにおいては常に最適な書込み電
圧を用いて初期書込みを行なうことができる効果があ
る。

【００３４】実施の形態５．図６はこの発明の実施の形
態５による不揮発性半導体記憶装置の一部の構成を示す
ブロック図である。図において、２７は書込み電圧入力
制御トランジスタ１０のベース電極に接続され、不揮発
性半導体記憶装置の外部の回路に接続されるドレイン電
圧制御端子、２８はこのドレイン電圧制御端子２７に接
続されて任意の電圧を発生することができる外部パルス
発生装置である。これ以外の構成は実施の形態１と同様
であり同一の符号を付して説明を省略する。

【００３５】次に動作について説明する。書込み時にお
いて、外部電圧発生装置２８は、まず、ドレイン電圧制
御端子２７に初期書込み電圧を有する外部初期書込み電
圧を入力する。これにより書込み電圧入力制御トランジ
スタ１０は動作し、所定の不揮発性メモリセル（例えば
１）のフローティングゲートには電荷が注入され、この
不揮発性メモリセル（例えば１）の読み出し閾値電圧が
上昇する。外部電圧発生装置２８は、この初期書込み電
圧による外部初期書込みパルスを所定の回数出力した
後、標準書込み電圧を有する外部初期書込み電圧を出力
する。そして、この標準書込み電圧の外部初期書込みパ
ルスによる書込みを繰り返して、不揮発性メモリセル
（例えば１）の累積書込み電圧を所定の閾値電圧に設定
する。なお、この所定の閾値電圧に設定する際には標準
書込み電圧を用いているので、不揮発性メモリセル（例
えば１）の最終的な累積書込み電圧は閾値電圧に対して
所定の電圧ばらつき精度にて書込みを行うことができ
る。これ以外の動作は実施の形態１と同様であり説明を
省略する。

【００３６】この実施の形態５によれば、不揮発性メモ
リセル１，２，３と、上記不揮発性メモリセル１，２，
３のドレイン端子と電源電圧との間に接続された複数の
制御トランジスタ９，１０，１１，１２と、上記複数の
制御トランジスタのうちの１つの制御トランジスタ（書
込み電圧入力制御トランジスタ１０）のゲートに接続さ
れたドレイン電圧制御端子２７とを備えているので、こ
のドレイン電圧制御端子２７に印加する電圧を初期書込
み電圧から標準書込み電圧に低下させつつ不揮発性メモ
リセル１，２，３への閾値電圧の書込みを行なうことが
できる。従って、例えば、初期電圧としては標準書込み
電圧よりも高い書込み電圧をドレイン電圧制御端子２７
に印加して少ない書込み回数で累積書込み電圧を一気に
高め、且つ、最終的にはドレイン電圧制御端子２７に標
準書込み電圧を印加して少しずつ累積書込み電圧を上昇
させることにより、従来のように標準書込み電圧のみで
閾値電圧までの書込みを行なった場合に比べて少ない書
込み回数で閾値電圧までの書込みを行なうことができ、
しかも、従来のように標準書込み電圧のみで閾値電圧ま
での書込みを行なった場合と同等に閾値電圧のばらつき
を抑えることができる効果がある。

【００３７】従って、この実施の形態５によれば、閾値
電圧のばらつきを抑えつつ書込み時間をも抑えることが
できるので、例えば、不揮発性半導体記憶装置の揮発不
良をベークによってスクリーニングテストするような場
合においても不揮発性メモリセル１，２，３の累積書込
み電圧の電圧ばらつきを非常に小さく抑えつつ短時間で
書込みを行うことができ、一般的な不揮発性半導体記憶
装置においてその各製造段階において上記ベークによる
スクリーニングテストを行っても短時間に書込みを行う
ことができ、出荷テスト時間を格段に短縮させる効果が
ある。

【００３８】

【発明の効果】以上のように、この発明によれば、不揮
発性メモリセルのドレイン端子に印加する書込み電圧を
暫時低下させつつ上記不揮発性メモリセルへの閾値電圧
の書込みを行なうので、例えば、初期電圧としては標準
書込み電圧よりも高い書込み電圧を使用して少ない書込
み回数で累積書込み電圧を一気に高め、且つ、最終的に
は標準書込み電圧にて少しずつ累積書込み電圧を上昇さ
せることができるので、従来のように標準書込み電圧の
みで閾値電圧までの書込みを行なった場合に比べて少な
い書込み回数で閾値電圧までの書込みを行なうことがで
き、しかも、従来のように標準書込み電圧のみで閾値電
圧までの書込みを行なった場合と同等に閾値電圧のばら
つきを抑えることができる効果がある。

【００３９】この発明によれば、揮発性メモリセルに閾
値電圧を書込む際に利用される標準書込み電圧を出力す
る標準電圧発生回路と、上記標準書込み電圧よりも高い
初期書込み電圧を出力する１又は複数の初期電圧発生回
路と、上記標準書込み電圧および上記１又は複数の初期
書込み電圧が入力され、これらの書込み電圧を切替えて
上記不揮発性メモリセルのドレイン端子に供給し且つ当
該ドレイン端子の電圧が暫時低下するように供給するド
レイン電圧制御回路とを設けて、初期電圧としては標準
書込み電圧よりも高い書込み電圧を使用して少ない書込
み回数で累積書込み電圧を一気に高め、且つ、最終的に
は標準書込み電圧にて少しずつ累積書込み電圧を上昇さ
せることができるので、従来のように標準書込み電圧の
みで閾値電圧までの書込みを行なった場合に比べて少な
い書込み回数で閾値電圧までの書込みを行なうことがで
き、しかも、従来のように標準書込み電圧のみで閾値電
圧までの書込みを行なった場合と同等に閾値電圧のばら
つきを抑えることができる効果がある。

【００４０】この発明によれば、不揮発性メモリセルの
累積書込み電圧が入力され、この累積書込み電圧が目標
閾値電圧よりも低い暫定閾値電圧を超えたら切替信号を
出力する切替信号発生回路を設け、ドレイン電圧制御回
路は上記切替信号に基づいて不揮発性メモリセルのドレ
イン端子に供給する書込み電圧を切替えるので、累積書
込み電圧が目標とする閾値電圧を超える前に確実に書込
み電圧を低下させることができる効果がある。

【００４１】この発明によれば、初期電圧発生回路によ
る書込み回数をカウントし、このカウント値に応じた初
期書込み制御信号を出力する初期書込み監視回路を設
け、ドレイン電圧制御回路は上記初期書込み制御信号に
基づいて上記初期書込み時に使用する書込み電圧を変更
するので、不揮発性メモリセルの特性にばらつきがあっ
たとしても、それに応じて最適な書込み電圧を用いて初
期書込みを行なうことができる効果がある。

【００４２】この発明によれば、初期書込み制御信号を
記憶する初期書込み情報メモリを設け、ドレイン電圧制
御回路はこの初期書込み情報メモリに記憶された初期書
込み制御信号に基づいて上記初期書込み時に使用する書
込み電圧を選択するので、一端初期書込み監視回路から
初期書込み制御信号が出力された後は、常に最適な書込
み電圧を用いて初期書込みを行なうことができる効果が
ある。

【００４３】この発明によれば、不揮発性メモリセル
と、上記不揮発性メモリセルのドレイン端子と電源電圧
との間に接続された１又は複数のトランジスタと、上記
１又は複数のトランジスタのうちの１つのトランジスタ
のゲートに接続されたドレイン電圧制御端子とを備えて
いるので、このドレイン電圧制御端子に印加する電圧を
暫時低下させつつ上記不揮発性メモリセルへの閾値電圧
の書込みを行なうことができる。従って、例えば、初期
電圧としては標準書込み電圧よりも高い書込み電圧をド
レイン電圧制御端子に印加して少ない書込み回数で累積
書込み電圧を一気に高め、且つ、最終的にはドレイン電
圧制御端子に標準書込み電圧を印加して少しずつ累積書
込み電圧を上昇させることにより、従来のように標準書
込み電圧のみで閾値電圧までの書込みを行なった場合に
比べて少ない書込み回数で閾値電圧までの書込みを行な
うことができ、しかも、従来のように標準書込み電圧の
みで閾値電圧までの書込みを行なった場合と同等に閾値
電圧のばらつきを抑えることができる効果がある。

【００４４】従って、以上の発明においては、閾値電圧
のばらつきを抑えつつ書込み時間をも抑えることができ
るので、例えば、不揮発性半導体記憶装置の揮発不良を
ベークによってスクリーニングテストするような場合に
おいても不揮発性メモリセルの累積書込み電圧の電圧ば
らつきを非常に小さく抑えつつ短時間で書込みを行うこ
とができ、一般的な不揮発性半導体記憶装置においてそ
の各製造段階において上記ベークによるスクリーニング
テストを行っても、短時間に書込みを行うことができる
効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による不揮発性半導
体記憶装置の一部の構成を示すブロック図である。

【図２】 この発明の実施の形態１による累積書込みパ
ルス数と読み出し閾値電圧との関係を示す書込み特性図
である。

【図３】 この発明の実施の形態２による不揮発性半導
体記憶装置の一部の構成を示すブロック図である。

【図４】 この発明の実施の形態３による不揮発性半導
体記憶装置の一部の構成を示すブロック図である。

【図５】 この発明の実施の形態４による不揮発性半導
体記憶装置の一部の構成を示すブロック図である。

【図６】 この発明の実施の形態５による不揮発性半導
体記憶装置の一部の構成を示すブロック図である。

【図７】 従来の不揮発性半導体記憶装置の一部の構成
を示すブロック図である。

【図８】 従来の不揮発性半導体記憶装置における累積
書込みパルス数と読み出し閾値電圧との関係を示す書込
み特性図である。

【符号の説明】

１，２，３ 不揮発性メモリセル、５ 標準電圧発生回
路、６ 初期電圧発生回路、７，１５，２５ ドレイン
電圧制御回路、９ パルス入力制御トランジスタ（トラ
ンジスタ）、１０ 書込み電圧入力制御トランジスタ
（ドレイン電圧制御回路、トランジスタ）、１１，１２
セレクト制御トランジスタ（トランジスタ）、１４
センスアンプ（切替信号発生回路）、１９，２０，２１
初期書込み回数カウンタ（初期書込み監視回路）、２
２ 基準カウンタ（初期書込み監視回路）、２３ 比較
器（初期書込み監視回路）、２４ 特高初期電圧発生回
路（初期電圧発生回路）、２６ 初期書込み情報メモリ
セル、２７ ドレイン電圧制御端子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中平 小百合 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5B025 AA01 AC01 AD04 AE05

Claims (6)

【特許請求の範囲】
1. 【請求項１】 不揮発性半導体記憶装置の不揮発性メモ
   リセルに閾値電圧を書込む閾値電圧書込み方法におい
   て、 上記不揮発性メモリセルのドレイン端子に印加する書込
   み電圧を暫時低下させつつ上記不揮発性メモリセルへの
   閾値電圧の書込みを行なうことを特徴とするメモリセル
   への閾値電圧書込み方法。
2. 【請求項２】 不揮発性メモリセルと、当該不揮発性メ
   モリセルに閾値電圧を書込む際に利用される標準書込み
   電圧を出力する標準電圧発生回路と、上記標準書込み電
   圧よりも高い初期書込み電圧を出力する１又は複数の初
   期電圧発生回路と、上記標準書込み電圧および上記１又
   は複数の初期書込み電圧が入力され、これらの書込み電
   圧を切替えて上記不揮発性メモリセルのドレイン端子に
   供給し且つ当該ドレイン端子の電圧が暫時低下するよう
   に供給するドレイン電圧制御回路とを備えた不揮発性半
   導体記憶装置。
3. 【請求項３】 不揮発性メモリセルの累積書込み電圧が
   入力され、この累積書込み電圧が目標閾値電圧よりも低
   い暫定閾値電圧を超えたら切替信号を出力する切替信号
   発生回路を設け、ドレイン電圧制御回路は上記切替信号
   に基づいて不揮発性メモリセルのドレイン端子に供給す
   る書込み電圧を切替えることを特徴とする請求項２記載
   の不揮発性半導体記憶装置。
4. 【請求項４】 初期電圧発生回路による書込み回数をカ
   ウントし、このカウント値に応じた初期書込み制御信号
   を出力する初期書込み監視回路を設け、ドレイン電圧制
   御回路は上記初期書込み制御信号に基づいて上記初期書
   込み時に使用する書込み電圧を変更することを特徴とす
   る請求項２記載の不揮発性半導体記憶装置。
5. 【請求項５】 初期書込み制御信号を記憶する初期書込
   み情報メモリを設け、ドレイン電圧制御回路はこの初期
   書込み情報メモリに記憶された初期書込み制御信号に基
   づいて上記初期書込み時に使用する書込み電圧を選択す
   ることを特徴とする請求項４記載の不揮発性半導体記憶
   装置。
6. 【請求項６】 不揮発性メモリセルと、上記不揮発性メ
   モリセルのドレイン端子と電源電圧との間に接続された
   １又は複数のトランジスタと、上記１又は複数のトラン
   ジスタのうちの１つのトランジスタのゲートに接続され
   たドレイン電圧制御端子とを備えた不揮発性半導体記憶
   装置。