JP6479604B2 - 半導体装置および半導体装置の制御方法 - Google Patents
半導体装置および半導体装置の制御方法 Download PDFInfo
- Publication number
- JP6479604B2 JP6479604B2 JP2015158251A JP2015158251A JP6479604B2 JP 6479604 B2 JP6479604 B2 JP 6479604B2 JP 2015158251 A JP2015158251 A JP 2015158251A JP 2015158251 A JP2015158251 A JP 2015158251A JP 6479604 B2 JP6479604 B2 JP 6479604B2
- Authority
- JP
- Japan
- Prior art keywords
- initialization
- threshold voltage
- cell
- control
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
Description
図1を参照して、マイクロコンピュータ1は、高速バスHBUSと周辺バスPBUSとを有する。特に限定されないが、高速バスHBUSと周辺バスPBUSとは、それぞれデータバス、アドレスバスおよびコントロールバスを有する。バスを2バス構成に分離することにより、各バスにかかる負荷を軽くし、高速アクセス動作を実現する。
図2を参照して、シーケンサ3は、バスインタフェース302,306と、ステートマシン304とを含む。
図3を参照して、メモリモジュール2は、2個の不揮発性メモリセルを用いて、1ビットの情報記憶を行う。具体的には、メモリセルアレイ270は、それぞれ書き換え可能な2個の不揮発性メモリセルMC1,MC2を1ビットの相補セルCCとして備える。
図4を参照して、ここでは複数の種類のメモリセルが示されている。
本実施形態において、メモリモジュール2を構成するメモリセルMC1,MC2は、スプリットゲート型フラッシュメモリセルを用いて説明するが、他のメモリセルを用いてもよい。
図5を参照して、各メモリセルMC1,MC2は、低閾値電圧状態または高閾値電圧状態を保持することができる。メモリセルMC1,MC2から成る一つの相補セルCCによる情報記憶は、メモリセルMC1,MC2に相補データを格納することによって実現される。具体的には、相補セルCCの一方のメモリセルMC1をポジセル、他方のメモリセルMC2をネガセルとする。
図6を参照して、シーケンサ3は、CPU5から与えられる書き込みコマンドに応答して、メモリセルMC1,MC2の書き込みアドレス情報と電圧印加条件とをメモリモジュール2に出力する(ステップS102)。
図7を参照して、ここでは、図6の書き込み動作(ステップS104)において、相補セルCCにデータ「1」を書き込む例が示されている。
以下、メモリゲートMGに加える電圧をゲート電圧とも称する。
図8は、従来の相補セルのデータ初期化フローを例示する図である。
[実施形態1−弱いイニシャライズを用いた相補セルの初期化]
図11は、実施形態1に従う初期化方法で初期化した場合の、相補セル(データ「0」)を構成する両メモリセルの閾値電圧分布の遷移を示す図である。
図12は、実施形態1に従う初期化方法で初期化した場合の、相補セルを構成する両メモリセルの閾値電圧分布の遷移を示す図である。
図14は、図13の初期化フローに対応するメモリゲートに印加する電圧のタイミングチャートを説明する図である。
[実施形態2−強いデータの書き込みを用いた相補セルの初期化]
図15は、実施形態2に従う初期化方法で初期化した場合の、相補セル(データ0)を構成する両メモリセルの閾値電圧分布の遷移を示す図である。
図16は、実施形態2に従う初期化方法で初期化した場合の、相補セル(データ「1」)を構成する両メモリセルの閾値電圧分布の遷移を示す図である。
[実施形態3−プレライトを行う相補セルの初期化]
実施形態3に従う相補セルの初期化方法では、シーケンサ3は、実施形態1,2で行った初期化方法に加え、プレライト制御を行う。プレライト制御とは、相補セルCCに対してデータ「0」の書き込み制御およびデータ「1」の書き込み制御を行う制御を表す。
図21は、図20の初期化フローに対応するメモリゲートに印加する電圧のタイミングチャートを説明する図である。図20と図13、および図21と図14では、プレライト制御以外の制御は同じである。したがって、同じ部分の説明については繰り返さない。
[実施形態4−高速イニシャライズモードと高セキュリティイニシャライズモードとの切り替え]
実施形態1〜3に従う相補セルの初期化方法は、従来の相補セルの初期化方法と比べ、確実な初期化を行うことができるが、初期化処理にかかる時間が長くなる。相補セルのユーザの中には、相補セルに対して高いセキュリティよりも、高速処理を求める者もいる。
Claims (12)
- 各々が、閾値電圧の相違によって2値データを保持する、第1記憶素子および第2記憶素子を有する複数の相補セルを含むメモリアレイと、
前記相補セルを初期化するための制御回路とを備え、
前記制御回路は、
前記相補セルの前記第1記憶素子および前記第2記憶素子の両方の閾値電圧を下げ、前記第1記憶素子および前記第2記憶素子の少なくとも一方の閾値電圧を第1の書き込みレベルよりも低く初期化レベルよりも高い中間レベルに変更する第1の初期化制御を実行し、
前記相補セルの前記第1記憶素子と前記第2記憶素子とのいずれか一方の閾値電圧を前記第1の書き込みレベルに変更する第1の書き込み制御を実行し、
前記相補セルの前記第1記憶素子と前記第2記憶素子との両方の閾値電圧を前記初期化レベルに変更する第2の初期化制御を実行する、半導体装置。 - 前記制御回路は、
前記第2の初期化制御の前に、
前記相補セルの前記第1記憶素子と前記第2記憶素子との両方の閾値電圧を前記第1の書き込みレベルに変更する第2の書き込み制御を実行する、請求項1記載の半導体装置。 - 前記制御回路は、前記相補セルを初期化するための選択可能な第1および第2の初期化モードを有し、
前記第1の初期化モードにおいて、前記第1の初期化制御、前記第1の書き込み制御、前記第2の初期化制御を実行し、
前記第2の初期化モードにおいて、前記第2の初期化制御を実行する、請求項1記載の半導体装置。 - 前記制御回路は、
前記第1および第2の初期化モードにおいて、さらに前記相補セルの前記第1記憶素子と前記第2記憶素子との両方の閾値電圧を前記第1の書き込みレベルに変更する第3の書き込み制御を実行する、請求項3記載の半導体装置。 - 各々が、閾値電圧の相違によって2値データを保持する、第1記憶素子および第2記憶素子を有する複数の相補セルを含むメモリアレイと、
前記相補セルを初期化するための制御回路とを備え、
前記制御回路は、
前記相補セルの前記第1記憶素子および前記第2記憶素子とのいずれか一方の閾値電圧を第1の書き込みレベルよりも高い第2の書き込みレベルに変更する第1の書き込み制御を実行し、
前記相補セルの前記第1記憶素子と前記第2記憶素子との両方の閾値電圧を初期化レベルに変更する第1の初期化制御を実行する、半導体装置。 - 前記制御回路は、
前記第1の初期化制御の前に、
前記相補セルの前記第1記憶素子と前記第2記憶素子との両方の閾値電圧を前記第1の書き込みレベルに変更する第2の書き込み制御を実行する、請求項5記載の半導体装置。 - 前記制御回路は、前記相補セルを初期化するための選択可能な第1および第2の初期化モードを有し、
前記第1の初期化モードにおいて、前記第1の書き込み制御、前記第1の初期化制御を実行し、
前記第2の初期化モードにおいて、前記第1の初期化制御を実行する、請求項5記載の半導体装置。 - 前記制御回路は、
前記第1および第2の初期化モードにおいて、さらに前記相補セルの前記第1記憶素子と前記第2記憶素子との両方の閾値電圧を前記第1の書き込みレベルに変更する第3の書き込み制御を実行する、請求項7記載の半導体装置。 - 前記第1記憶素子または前記第2記憶素子は、スプリットゲート型フラッシュメモリセルまたはスタックド・ゲート型フラッシュメモリセルである、請求項1〜8のいずれか1項に記載の半導体装置。
- 各々が、閾値電圧の相違によって2値データを保持する、第1記憶素子および第2記憶素子を有する複数の相補セルを含むメモリアレイを備える半導体装置の制御方法であって、
前記相補セルの前記第1記憶素子および前記第2記憶素子の両方の閾値電圧を下げ、前記第1記憶素子および前記第2記憶素子の少なくとも一方の閾値電圧を第1の書き込みレベルよりも低く初期化レベルよりも高い中間レベルに変更する第1の初期化制御を実行するステップと、
前記相補セルの前記第1記憶素子と前記第2記憶素子とのいずれか一方の閾値電圧を前記第1の書き込みレベルに変更する第1の書き込み制御を実行するステップと、
前記相補セルの前記第1記憶素子と前記第2記憶素子との両方の閾値電圧を前記初期化レベルに変更する第2の初期化制御を実行するステップとを備える、半導体装置の制御方法。 - 前記第2の初期化制御の前に、前記相補セルの前記第1記憶素子と前記第2記憶素子との両方の閾値電圧を前記第1の書き込みレベルに変更する第2の書き込み制御を実行するステップをさらに備える、請求項10に記載の半導体装置の制御方法。
- 各々が、閾値電圧の相違によって2値データを保持する、第1記憶素子および第2記憶素子を有する複数の相補セルを含むメモリアレイを備える半導体装置の制御方法であって、
前記相補セルの前記第1記憶素子および前記第2記憶素子とのいずれか一方の閾値電圧を第1の書き込みレベルよりも高い第2の書き込みレベルに変更する第1の書き込み制御を実行するステップと、
前記相補セルの前記第1記憶素子と前記第2記憶素子との両方の閾値電圧を初期化レベルに変更する第1の初期化制御を実行するステップとを備える、半導体装置の制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015158251A JP6479604B2 (ja) | 2015-08-10 | 2015-08-10 | 半導体装置および半導体装置の制御方法 |
US15/167,596 US9747990B2 (en) | 2015-08-10 | 2016-05-27 | Semiconductor device and control method of the semiconductor device |
US15/667,487 US10102913B2 (en) | 2015-08-10 | 2017-08-02 | Semiconductor device and control method of the semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015158251A JP6479604B2 (ja) | 2015-08-10 | 2015-08-10 | 半導体装置および半導体装置の制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017037692A JP2017037692A (ja) | 2017-02-16 |
JP2017037692A5 JP2017037692A5 (ja) | 2018-07-05 |
JP6479604B2 true JP6479604B2 (ja) | 2019-03-06 |
Family
ID=57996015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015158251A Active JP6479604B2 (ja) | 2015-08-10 | 2015-08-10 | 半導体装置および半導体装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9747990B2 (ja) |
JP (1) | JP6479604B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6479604B2 (ja) * | 2015-08-10 | 2019-03-06 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5311784B2 (ja) * | 2006-10-11 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2009272028A (ja) * | 2008-04-07 | 2009-11-19 | Renesas Technology Corp | 半導体集積回路およびその動作方法 |
JP2010211894A (ja) * | 2009-03-12 | 2010-09-24 | Renesas Electronics Corp | 差動センスアンプ |
CN105518791A (zh) * | 2013-08-15 | 2016-04-20 | 瑞萨电子株式会社 | 半导体器件 |
CN105283919B (zh) * | 2014-03-31 | 2020-08-28 | 瑞萨电子株式会社 | 半导体装置 |
JP6479604B2 (ja) * | 2015-08-10 | 2019-03-06 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の制御方法 |
-
2015
- 2015-08-10 JP JP2015158251A patent/JP6479604B2/ja active Active
-
2016
- 2016-05-27 US US15/167,596 patent/US9747990B2/en active Active
-
2017
- 2017-08-02 US US15/667,487 patent/US10102913B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170047121A1 (en) | 2017-02-16 |
US10102913B2 (en) | 2018-10-16 |
JP2017037692A (ja) | 2017-02-16 |
US20170330630A1 (en) | 2017-11-16 |
US9747990B2 (en) | 2017-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4084922B2 (ja) | 不揮発性記憶装置の書込み方法 | |
US9070474B2 (en) | Nonvolatile semiconductor memory device | |
JP4510072B2 (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
US8737131B2 (en) | Programming memory cells using smaller step voltages for higher program levels | |
US7260016B2 (en) | Non-volatile semiconductor memory device and writing method therefor | |
US7248504B2 (en) | Data processing device | |
US7623372B2 (en) | Nonvolatile semiconductor memory for storing multivalued data | |
US7619920B2 (en) | NAND type flash memory and write method of the same | |
JP2010113758A (ja) | 不揮発性半導体記憶装置のためのページバッファ回路とその制御方法 | |
JP2008065939A (ja) | 不揮発性半導体格納装置 | |
JP6097398B2 (ja) | 半導体装置 | |
JP4955372B2 (ja) | 下部ビット線と上部ビット線が電圧制御ブロックを共有する3−レベル不揮発性半導体メモリ装置 | |
US7248503B2 (en) | Semiconductor nonvolatile storage device | |
JP4104151B2 (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のプログラム方法 | |
JP6479604B2 (ja) | 半導体装置および半導体装置の制御方法 | |
US7672160B2 (en) | 3-level non-volatile semiconductor memory devices and related methods | |
JP2008152866A (ja) | 不揮発性記憶装置、および不揮発性記憶装置の制御方法 | |
US8446764B2 (en) | Control voltage generation circuit and non-volatile memory device including the same | |
JP2009301679A (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
KR100657148B1 (ko) | 플래시 메모리 및 그 레퍼런스 셀 제어 방법 | |
JPH06139785A (ja) | 不揮発性半導体記憶装置 | |
JP2004133993A (ja) | フラッシュメモリのページバッファ | |
JP2008282455A (ja) | 多値半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180522 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6479604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |