JP2000023483A - スキャナモ−タ制御装置 - Google Patents
スキャナモ−タ制御装置Info
- Publication number
- JP2000023483A JP2000023483A JP10186687A JP18668798A JP2000023483A JP 2000023483 A JP2000023483 A JP 2000023483A JP 10186687 A JP10186687 A JP 10186687A JP 18668798 A JP18668798 A JP 18668798A JP 2000023483 A JP2000023483 A JP 2000023483A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cpu
- scanner
- reset
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Position Or Direction (AREA)
- Stopping Of Electric Motors (AREA)
- Control Of Direct Current Motors (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Facsimile Scanning Arrangements (AREA)
- Emergency Protection Circuit Devices (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【課題】 スキャナ駆動中のＣＰＵリセットによるスキ
ャナ制御異常を抑制する。その実効性を高くする。 【解決手段】 原稿走査スキャナを駆動するモータ１２
の駆動および停止を制御しリセット信号によってリセッ
トされるＣＰＵを含む制御回路と、電源電圧Ｖccを監視
し設定値以下に低下するときリセット信号を発生する監
視回路１０と、を含むスキャナモ−タ制御装置におい
て、電圧Ｖccが第１設定値ＶREF1以下に低下するとき第
１信号Ｓ１＝Ｌを発生し、第１設定値ＶREF1より低い第
２設定値ＶREF2以下に低下するとき第２信号Ｓ２＝Ｌを
発生する監視回路１１，１０を備え、ＣＰＵは、モータ
駆動中の第１信号Ｓ１＝Ｌに応答しての停止制御を行な
い、第２信号Ｓ２＝Ｌによってリセットされる。第１信
号Ｓ１＝Ｌは割込ポ−トＩＮＴ Ｂに印加され、ＣＰＵ
１４は割込処理にて停止制御を行なう。第１信号Ｓ１＝
Ｌは優先度が最も高い割込ポ−トに印加される。
ャナ制御異常を抑制する。その実効性を高くする。 【解決手段】 原稿走査スキャナを駆動するモータ１２
の駆動および停止を制御しリセット信号によってリセッ
トされるＣＰＵを含む制御回路と、電源電圧Ｖccを監視
し設定値以下に低下するときリセット信号を発生する監
視回路１０と、を含むスキャナモ−タ制御装置におい
て、電圧Ｖccが第１設定値ＶREF1以下に低下するとき第
１信号Ｓ１＝Ｌを発生し、第１設定値ＶREF1より低い第
２設定値ＶREF2以下に低下するとき第２信号Ｓ２＝Ｌを
発生する監視回路１１，１０を備え、ＣＰＵは、モータ
駆動中の第１信号Ｓ１＝Ｌに応答しての停止制御を行な
い、第２信号Ｓ２＝Ｌによってリセットされる。第１信
号Ｓ１＝Ｌは割込ポ−トＩＮＴ Ｂに印加され、ＣＰＵ
１４は割込処理にて停止制御を行なう。第１信号Ｓ１＝
Ｌは優先度が最も高い割込ポ−トに印加される。
Description
【０００１】
【発明の属する技術分野】本発明は、原稿を走査するス
キャナを駆動する電気モータの、ＣＰＵを用いる駆動，
停止の制御に関し、特に、電源電圧低下時の制御に関す
る。
キャナを駆動する電気モータの、ＣＰＵを用いる駆動，
停止の制御に関し、特に、電源電圧低下時の制御に関す
る。
【０００２】
【従来技術】スキャナを駆動する電気モ−タには通常Ｄ
Ｃサ−ボモ−タが用いられ、所要のスキャナ速度特性
（例えば図６）を実現するように、速度制御が行なわれ
る。この速度制御を行なう制御回路は、現在はＣＰＵを
主体とするものが一般的である。 例えば、特開昭６１
−１６６６０２号公報に開示されているように、スリッ
ト露光型の複写機においては、コンタクトガラス上に画
像面を下にした原稿を載置し、下方からスキャナで走査
して投影光像を感光体に結像させる。この場合のスキャ
ナの駆動は、ＤＣサーボモータにより行われ、最近では
ＣＰＵによりスキャナの駆動が制御されるのが一般的で
ある。原稿画像をスキャナにてＣＣＤに結像してＣＣＤ
のビデオ信号（アナログ電圧）を画像デ−タ（デジタル
デ−タ）に変換するスキャナもある。
Ｃサ−ボモ−タが用いられ、所要のスキャナ速度特性
（例えば図６）を実現するように、速度制御が行なわれ
る。この速度制御を行なう制御回路は、現在はＣＰＵを
主体とするものが一般的である。 例えば、特開昭６１
−１６６６０２号公報に開示されているように、スリッ
ト露光型の複写機においては、コンタクトガラス上に画
像面を下にした原稿を載置し、下方からスキャナで走査
して投影光像を感光体に結像させる。この場合のスキャ
ナの駆動は、ＤＣサーボモータにより行われ、最近では
ＣＰＵによりスキャナの駆動が制御されるのが一般的で
ある。原稿画像をスキャナにてＣＣＤに結像してＣＣＤ
のビデオ信号（アナログ電圧）を画像デ−タ（デジタル
デ−タ）に変換するスキャナもある。
【０００３】図６は、目標とするＤＣサーボモータの動
作速度線図であり、図７はこのモータ制御装置の構成を
示す。通常、複写機におけるスキャナの動作は、大きく
スキャン動作（ｔ１〜ｔ３）とリターン動作（ｔ４〜ｔ
６）に分けて考えることができ、スキャン動作とリター
ン動作も加速時（ｔ１，ｔ４）、定速時（ｔ２，ｔ
５）、ブレーキ時（ｔ３，ｔ６）に大別される。ＣＰＵ
は、スキャン指令に応答して原稿走査方向のスキャン駆
動を開始してモ−タを加速し（ｔ１）、そして原稿走査
領域の直前で定速制御を開始し（ｔ２）、原稿走査領域
を出てから減速制御に切換え（ｔ３）、モ−タの回転停
止又はその直前に戻り（リタ−ン）駆動に切換えて加速
を開始し（ｔ４）、所定の高速度に達すると定速制御に
切換え（ｔ５）、ホ−ムポジションの所定距離前で減速
制御に切換え（ｔ６）、ホ−ムポジションにスキャナを
位置決めしてモ−タ駆動を停止する。
作速度線図であり、図７はこのモータ制御装置の構成を
示す。通常、複写機におけるスキャナの動作は、大きく
スキャン動作（ｔ１〜ｔ３）とリターン動作（ｔ４〜ｔ
６）に分けて考えることができ、スキャン動作とリター
ン動作も加速時（ｔ１，ｔ４）、定速時（ｔ２，ｔ
５）、ブレーキ時（ｔ３，ｔ６）に大別される。ＣＰＵ
は、スキャン指令に応答して原稿走査方向のスキャン駆
動を開始してモ−タを加速し（ｔ１）、そして原稿走査
領域の直前で定速制御を開始し（ｔ２）、原稿走査領域
を出てから減速制御に切換え（ｔ３）、モ−タの回転停
止又はその直前に戻り（リタ−ン）駆動に切換えて加速
を開始し（ｔ４）、所定の高速度に達すると定速制御に
切換え（ｔ５）、ホ−ムポジションの所定距離前で減速
制御に切換え（ｔ６）、ホ−ムポジションにスキャナを
位置決めしてモ−タ駆動を停止する。
【０００４】
【発明が解決しようとする課題】ここで、複写動作中に
複写機への電力の供給が停止した状態を考えてみる。停
電、又は複写機の電源ＳＷのＯＦＦ等により複写機に電
力が供給されなくなり、電源回路１６の出力電圧が低下
すると、ＣＰＵに与えられる動作電圧は、細かい時間単
位の時間スケ−ル上で微視的に見ると、次第に低下す
る。電源電圧が、電圧監視回路１０に設定された基準電
圧ＶREF以下に低下したとき、電圧監視回路１０がリセ
ット信号Ｓを発生してＣＰＵに与える。このリセット信
号Ｓを受けるとＣＰＵはリセット状態になり、その動作
を停止し、スキャナモ−タの制御が停止する。この時
に、スキャナが例えば図６のｔ５の、高速リタ−ン移動
状態であったとすると、スキャナは最高速度のままスキ
ャナフレームに衝突し、スキャナの破損を招く。
複写機への電力の供給が停止した状態を考えてみる。停
電、又は複写機の電源ＳＷのＯＦＦ等により複写機に電
力が供給されなくなり、電源回路１６の出力電圧が低下
すると、ＣＰＵに与えられる動作電圧は、細かい時間単
位の時間スケ−ル上で微視的に見ると、次第に低下す
る。電源電圧が、電圧監視回路１０に設定された基準電
圧ＶREF以下に低下したとき、電圧監視回路１０がリセ
ット信号Ｓを発生してＣＰＵに与える。このリセット信
号Ｓを受けるとＣＰＵはリセット状態になり、その動作
を停止し、スキャナモ−タの制御が停止する。この時
に、スキャナが例えば図６のｔ５の、高速リタ−ン移動
状態であったとすると、スキャナは最高速度のままスキ
ャナフレームに衝突し、スキャナの破損を招く。
【０００５】本発明は、スキャナ駆動中のＣＰＵリセッ
トによるスキャナ制御異常を抑制することを第１の目的
とし、その実効性を高くすることを第２の目的とする。
トによるスキャナ制御異常を抑制することを第１の目的
とし、その実効性を高くすることを第２の目的とする。
【０００６】
【課題を解決するための手段】（１）本発明は、原稿を
走査するスキャナを駆動する電気モータ(12)の駆動およ
び停止を制御しリセット信号によってリセットされるＣ
ＰＵ(14)を含む制御回路(15)と、電源回路(16)の電圧を
監視し該電圧が設定値以下に低下するとき前記リセット
信号を発生する電圧監視回路(10)と、を含むスキャナモ
−タ制御装置において、前記電源回路(16)の電圧(Vcc)
が第１設定値ＶREF1以下に低下するとき第１信号(S1)を
発生し、第１設定値ＶREF1より低い第２設定値ＶREF2以
下に低下するとき第２信号(S2)を発生する電圧監視回路
(11,10)を備え、前記ＣＰＵ(14)は、電気モータ駆動中
の第１信号(S1=L)に応答して電気モ−タ(13)の停止制御
を行ない、第２信号(S2=L)によってリセットされる、こ
とを特徴とする。
走査するスキャナを駆動する電気モータ(12)の駆動およ
び停止を制御しリセット信号によってリセットされるＣ
ＰＵ(14)を含む制御回路(15)と、電源回路(16)の電圧を
監視し該電圧が設定値以下に低下するとき前記リセット
信号を発生する電圧監視回路(10)と、を含むスキャナモ
−タ制御装置において、前記電源回路(16)の電圧(Vcc)
が第１設定値ＶREF1以下に低下するとき第１信号(S1)を
発生し、第１設定値ＶREF1より低い第２設定値ＶREF2以
下に低下するとき第２信号(S2)を発生する電圧監視回路
(11,10)を備え、前記ＣＰＵ(14)は、電気モータ駆動中
の第１信号(S1=L)に応答して電気モ−タ(13)の停止制御
を行ない、第２信号(S2=L)によってリセットされる、こ
とを特徴とする。
【０００７】これによれば、リセット信号である第２信
号(S2=L)が発生する前に、第１信号(S1=L)が発生し、こ
れに応答してＣＰＵ(14)が電気モ−タ(12)を停止制御す
る。この停止制御によってスキャナに制動が加わり、ス
キャナ速度が減速する。第１信号(S1=L)が発生してから
第２信号(S2=L)が発生するまでの時間は短いが、第２信
号(S2=L)が発生するまで停止制御による減速分、スキャ
ナが故障に至る可能性が低減する。この停止制御を、発
電制動への、モ−タ通電回路の切換えとすれば、スキャ
ナの緊急減速効果がより高い。 （２）第１信号(S1=L)はＣＰＵ(14)の割込入力ポ−ト(I
NT B)に印加され、ＣＰＵ(14)は割込処理にて電気モ−
タ(12)の停止制御を行なう。
号(S2=L)が発生する前に、第１信号(S1=L)が発生し、こ
れに応答してＣＰＵ(14)が電気モ−タ(12)を停止制御す
る。この停止制御によってスキャナに制動が加わり、ス
キャナ速度が減速する。第１信号(S1=L)が発生してから
第２信号(S2=L)が発生するまでの時間は短いが、第２信
号(S2=L)が発生するまで停止制御による減速分、スキャ
ナが故障に至る可能性が低減する。この停止制御を、発
電制動への、モ−タ通電回路の切換えとすれば、スキャ
ナの緊急減速効果がより高い。 （２）第１信号(S1=L)はＣＰＵ(14)の割込入力ポ−ト(I
NT B)に印加され、ＣＰＵ(14)は割込処理にて電気モ−
タ(12)の停止制御を行なう。
【０００８】第１信号(S1=L)を、ＣＰＵ(14)の割込入力
ポ−トではない通常の入力ポ−トに与える場合には、Ｃ
ＰＵ(14)は繰返し入力ポ−トの信号レベルの変化(Hから
L)への切換わりを監視しなければならず、ＣＰＵ(14)の
負担が重くなる。これを軽減するために第１信号の信号
レベルの監視周期を長くすると、信号レベルの変化認知
遅れが大きくなり、その分、第２信号(S2=L)が発生する
までの停止制御時間が短くなる。第１信号(S1=L)をＣＰ
Ｕ(14)の割込入力ポ−ト(INT B)に与えることにより、
信号レベル変化監視の負担が軽減し、しかも、信号レベ
ルの変化認知遅れが短く、第１信号(S1)の信号レベルの
変化(HからL)に応答した停止制御の効果が高い。 （３）ＣＰＵ(14)は複数の割込入力ポ−トを有し、第１
信号(S1=L)は優先度が最も高い割込入力ポ−トに印加さ
れ、ＣＰＵ(14)は最高優先の割込処理にて電気モ−タ(1
2)の停止制御を行なう。
ポ−トではない通常の入力ポ−トに与える場合には、Ｃ
ＰＵ(14)は繰返し入力ポ−トの信号レベルの変化(Hから
L)への切換わりを監視しなければならず、ＣＰＵ(14)の
負担が重くなる。これを軽減するために第１信号の信号
レベルの監視周期を長くすると、信号レベルの変化認知
遅れが大きくなり、その分、第２信号(S2=L)が発生する
までの停止制御時間が短くなる。第１信号(S1=L)をＣＰ
Ｕ(14)の割込入力ポ−ト(INT B)に与えることにより、
信号レベル変化監視の負担が軽減し、しかも、信号レベ
ルの変化認知遅れが短く、第１信号(S1)の信号レベルの
変化(HからL)に応答した停止制御の効果が高い。 （３）ＣＰＵ(14)は複数の割込入力ポ−トを有し、第１
信号(S1=L)は優先度が最も高い割込入力ポ−トに印加さ
れ、ＣＰＵ(14)は最高優先の割込処理にて電気モ−タ(1
2)の停止制御を行なう。
【０００９】ＣＰＵ(14)には一般に複数の割込入力ポ−
トがあり、それらの間に優先度が与えられている。複数
の割込入力ポ−トに実質上同時に割り込み信号が加わる
と、優先度が高い方の割込入力ポ−トへの割込要求が優
先されるため、優先度が低い方の割込要求は待たされる
ことになる。第１信号(S1=L)を優先度が最も高い割込入
力ポ−トに印加することにより、ＣＰＵ(14)が電源電圧
低下時には最優先で電気モ−タ(12)の停止制御を行な
う。これにより、信号レベル変化監視の負担が軽減し、
しかも、信号レベルの変化認知遅れが短く、第１信号(S
1)の信号レベルの変化(HからL)に応答した停止制御がよ
り効果的に実現する。
トがあり、それらの間に優先度が与えられている。複数
の割込入力ポ−トに実質上同時に割り込み信号が加わる
と、優先度が高い方の割込入力ポ−トへの割込要求が優
先されるため、優先度が低い方の割込要求は待たされる
ことになる。第１信号(S1=L)を優先度が最も高い割込入
力ポ−トに印加することにより、ＣＰＵ(14)が電源電圧
低下時には最優先で電気モ−タ(12)の停止制御を行な
う。これにより、信号レベル変化監視の負担が軽減し、
しかも、信号レベルの変化認知遅れが短く、第１信号(S
1)の信号レベルの変化(HからL)に応答した停止制御がよ
り効果的に実現する。
【００１０】本発明の他の目的および特徴は、図面を参
照した以下の実施例の説明より明らかになろう。
照した以下の実施例の説明より明らかになろう。
【００１１】
【実施例】−第１実施例− 図１に、本発明の第１実施例の概要を示す。スキャナを
駆動するＤＣサーボモータ１２は、モータ駆動回路１３
から通電され、モータ駆動回路１３は、ＣＰＵ１４から
の指示に応じて、正転（スキャン）駆動通電，逆転（リ
タ−ン）駆動通電，加速，定速，減速および制動を行な
う。ＣＰＵ１４には電源回路１６が動作電圧Ｖccを与
え、電源回路１６はまたモ−タ駆動回路１３にモ−タ駆
動電圧ＶMを与える。
駆動するＤＣサーボモータ１２は、モータ駆動回路１３
から通電され、モータ駆動回路１３は、ＣＰＵ１４から
の指示に応じて、正転（スキャン）駆動通電，逆転（リ
タ−ン）駆動通電，加速，定速，減速および制動を行な
う。ＣＰＵ１４には電源回路１６が動作電圧Ｖccを与
え、電源回路１６はまたモ−タ駆動回路１３にモ−タ駆
動電圧ＶMを与える。
【００１２】電圧監視回路１０，１１は、制御回路１５
の主体であるＣＰＵ１４を含む制御素子の電源電圧Ｖcc
の低下を監視する。電圧監視回路１０の基準電圧ＶREF2
は、制御回路１５を構成するＣＰＵ１４を含む制御素子
の定格電圧よりも低い値に設定されている。電圧監視回
路１１の基準電圧ＶREF1は、制御回路１５を構成するＣ
ＰＵ１４を含む制御素子の定格電圧よりも低く、且つＶ
REF2よりも高い値に設定されており、制御素子の定格電
圧＞ＶREF1＞ＶREF2なる関係がある。
の主体であるＣＰＵ１４を含む制御素子の電源電圧Ｖcc
の低下を監視する。電圧監視回路１０の基準電圧ＶREF2
は、制御回路１５を構成するＣＰＵ１４を含む制御素子
の定格電圧よりも低い値に設定されている。電圧監視回
路１１の基準電圧ＶREF1は、制御回路１５を構成するＣ
ＰＵ１４を含む制御素子の定格電圧よりも低く、且つＶ
REF2よりも高い値に設定されており、制御素子の定格電
圧＞ＶREF1＞ＶREF2なる関係がある。
【００１３】図２に、電源電圧Ｖccと電圧監視回路１
０，１１の出力信号Ｓ２，Ｓ１を示す。電圧監視回路１
０は、電源電圧Ｖccが基準電圧ＶREF2よりも低くなった
ときに、Ｌレベルのリセット信号Ｓ２を出力し、ＣＰＵ
１４のリセット入力端子ＲＳＴに与える。電圧監視回路
１１は、電源電圧Ｖccが基準電圧ＶREF1よりも低くなっ
たときに、Ｌレベルの信号Ｓ１を、ＣＰＵ１４のポ−ト
Ａに与える。
０，１１の出力信号Ｓ２，Ｓ１を示す。電圧監視回路１
０は、電源電圧Ｖccが基準電圧ＶREF2よりも低くなった
ときに、Ｌレベルのリセット信号Ｓ２を出力し、ＣＰＵ
１４のリセット入力端子ＲＳＴに与える。電圧監視回路
１１は、電源電圧Ｖccが基準電圧ＶREF1よりも低くなっ
たときに、Ｌレベルの信号Ｓ１を、ＣＰＵ１４のポ−ト
Ａに与える。
【００１４】リセット入力端子ＲＳＴの信号が高レベル
ＨからＬに切換わると、ＣＰＵ１４はリセット状態とな
り、その動作を停止する。
ＨからＬに切換わると、ＣＰＵ１４はリセット状態とな
り、その動作を停止する。
【００１５】図３に、ＣＰＵ１４のスキャナ制御機能の
大要を示す。原稿走査が指示されるとＣＰＵ１４は、図
６に示す速度パタ−ンでスキャナを往（スキャン），復
（リタ−ン）駆動する速度制御（ステップ１）を開始
し、定周期でポ−トＡ（信号Ｓ１）の信号レベルを読込
んで、それがＨからＬに切換わったかをチェックする
（ステップ２）。信号Ｓ１がＬに切換わることなく、ス
キャナの往，復動が終わると、スキャナ制御を終了す
る。スキャナの往，復動が終わるまでに、電源電圧Ｖ cc
の低下により信号Ｓ１がＬに切換わると、これに応答し
てＣＰＵ１４は、モ−タ駆動回路１３を制動（ブレ−
キ）に切換える（ステップ４）。この制動への切換わり
により、モ−タ１２が発電制動となり、急速かつ強力な
制動力がスキャナに加わる。電源電圧Ｖccが更に低下し
たときにリセット信号Ｓ２がＨからＬに切換わって、こ
れによってＣＰＵ１４はリセット状態となり動作を停止
する。
大要を示す。原稿走査が指示されるとＣＰＵ１４は、図
６に示す速度パタ−ンでスキャナを往（スキャン），復
（リタ−ン）駆動する速度制御（ステップ１）を開始
し、定周期でポ−トＡ（信号Ｓ１）の信号レベルを読込
んで、それがＨからＬに切換わったかをチェックする
（ステップ２）。信号Ｓ１がＬに切換わることなく、ス
キャナの往，復動が終わると、スキャナ制御を終了す
る。スキャナの往，復動が終わるまでに、電源電圧Ｖ cc
の低下により信号Ｓ１がＬに切換わると、これに応答し
てＣＰＵ１４は、モ−タ駆動回路１３を制動（ブレ−
キ）に切換える（ステップ４）。この制動への切換わり
により、モ−タ１２が発電制動となり、急速かつ強力な
制動力がスキャナに加わる。電源電圧Ｖccが更に低下し
たときにリセット信号Ｓ２がＨからＬに切換わって、こ
れによってＣＰＵ１４はリセット状態となり動作を停止
する。
【００１６】このように複写機が複写動作を実行中で、
ＤＣサーボモータ１２がスキャナを駆動している時に、
停電、又は複写機の電源ＳＷのＯＦＦ等により複写機に
電力が供給されなくなった場合でも、ＣＰＵ１４がリセ
ットされる前にスキャナの停止制御を行なうことによ
り、スキャナの破損を防止することができる。
ＤＣサーボモータ１２がスキャナを駆動している時に、
停電、又は複写機の電源ＳＷのＯＦＦ等により複写機に
電力が供給されなくなった場合でも、ＣＰＵ１４がリセ
ットされる前にスキャナの停止制御を行なうことによ
り、スキャナの破損を防止することができる。
【００１７】−第２実施例− 図４に本発明の第２実施例の概要を示す。この実施例で
は、ＣＰＵ１４には複数の割込入力ポ−トがあり、それ
らの中の、スキャナ駆動（一往復動制御）の間に発生す
ることがある割込要求を受ける割込入力ポ−トの中の、
優先度が最高の割込入力ポ−トＢに、電圧監視回路１１
が発生する信号Ｓ１が与えられる。その他のハ−ドウェ
ア構成は、上述の第１実施例と同様である。
は、ＣＰＵ１４には複数の割込入力ポ−トがあり、それ
らの中の、スキャナ駆動（一往復動制御）の間に発生す
ることがある割込要求を受ける割込入力ポ−トの中の、
優先度が最高の割込入力ポ−トＢに、電圧監視回路１１
が発生する信号Ｓ１が与えられる。その他のハ−ドウェ
ア構成は、上述の第１実施例と同様である。
【００１８】スキャナ駆動（一往復動制御）に入るとき
図４に示すＣＰＵ１４は、割込入力ポ−トＢの割込みを
許可し、スキャナ駆動を終了すると該割込みを禁止す
る。したがってＣＰＵ１４は、スキャナ駆動中のみ、割
込入力ポ−トＢへの割込要求に応じた割込処理を実行す
る。
図４に示すＣＰＵ１４は、割込入力ポ−トＢの割込みを
許可し、スキャナ駆動を終了すると該割込みを禁止す
る。したがってＣＰＵ１４は、スキャナ駆動中のみ、割
込入力ポ−トＢへの割込要求に応じた割込処理を実行す
る。
【００１９】図５に、割込みが許可されているとき（ス
キャナ駆動中）に、割込入力ポ−トＢに割込要求（Ｓ１
＝Ｌ）が加わったときの、割込処理を示す。ここでは、
上述の第１実施例のステップ４に設定されている制動
（ブレ−キ）と同じ制御を行なう。この第２実施例で
は、ＣＰＵ１４は、信号Ｓ１のレベルの切換わり監視を
行なう必要がなく、ＣＰＵ１４の負担が軽減すると共
に、電源電圧低下に対する応答（モ−タ停止制御）が早
く、スキャナの制動効果が高い。最高優先度の割込入力
ポ−トに信号Ｓ１を与えるので、電源電圧低下に対する
応答性がきわめて高い。
キャナ駆動中）に、割込入力ポ−トＢに割込要求（Ｓ１
＝Ｌ）が加わったときの、割込処理を示す。ここでは、
上述の第１実施例のステップ４に設定されている制動
（ブレ−キ）と同じ制御を行なう。この第２実施例で
は、ＣＰＵ１４は、信号Ｓ１のレベルの切換わり監視を
行なう必要がなく、ＣＰＵ１４の負担が軽減すると共
に、電源電圧低下に対する応答（モ−タ停止制御）が早
く、スキャナの制動効果が高い。最高優先度の割込入力
ポ−トに信号Ｓ１を与えるので、電源電圧低下に対する
応答性がきわめて高い。
【図１】 本発明の第１実施例の概要を示すブロック図
である。
である。
【図２】 図１に示す電源回路１６の出力電圧Ｖｃｃの
変化に対する電圧監視回路１０，１１の出力信号Ｓ２，
Ｓ１の変化を示すタイムチャ−トである。
変化に対する電圧監視回路１０，１１の出力信号Ｓ２，
Ｓ１の変化を示すタイムチャ−トである。
【図３】 図１に示すＣＰＵ１４の、スキャナ制御の機
能概要を示すフロ−チャ−トである。
能概要を示すフロ−チャ−トである。
【図４】 本発明の第２実施例の概要を示すブロック図
である。
である。
【図５】 図４に示すＣＰＵ１４の割込処理を示すフロ
−チャ−トである。
−チャ−トである。
【図６】 スキャナの一往復駆動の間の、スキャナ速度
変化を示すタイムチャ−トである。
変化を示すタイムチャ−トである。
【図７】 従来のスキャナモ−タ制御装置の概要を示す
ブロック図である。
ブロック図である。
１０，１１：電圧監視回路 １２：ＤＣサーボモ
ータ １３：モータ駆動回路 １４：ＣＰＵ １５：制御回路 １６：電源回路
ータ １３：モータ駆動回路 １４：ＣＰＵ １５：制御回路 １６：電源回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０２Ｈ 3/20 Ｈ０２Ｈ 3/20 Ｄ ５Ｈ５３０ Ｈ０２Ｐ 3/06 Ｈ０２Ｐ 3/06 Ｆ ５Ｈ５７１ Ｈ０４Ｎ 1/04 １０５ Ｈ０４Ｎ 1/04 １０５ Ｆターム(参考） 2H076 AA07 AA21 EA16 5C072 AA01 BA13 CA18 EA05 NA06 UA13 UA20 5G004 AA04 AB02 BA08 DC04 DC14 FA01 GA02 5H209 AA13 BB08 CC01 DD13 GG06 HH04 HH06 5H303 AA27 BB06 CC05 DD01 JJ09 LL02 LL03 MM02 5H530 AA12 BB10 CC01 CC06 CC24 CC26 CD34 CE15 CF01 CF03 CF06 5H571 AA13 BB06 BB07 CC08 EE02 FF01 FF02 FF03 FF06 FF09 GG05 JJ02 JJ03 LL23 MM08 MM13 MM14
Claims (3)
- 【請求項１】 原稿を走査するスキャナを駆動する電気
モータの駆動および停止を制御しリセット信号によって
リセットされるＣＰＵを含む制御回路と、電源回路の電
圧を監視し該電圧が設定値以下に低下するとき前記リセ
ット信号を発生する電圧監視回路と、を含むスキャナモ
−タ制御装置において、 前記電源回路の電圧が第１設定値ＶREF1以下に低下する
とき第１信号を発生し、第１設定値ＶREF1より低い第２
設定値ＶREF2以下に低下するとき第２信号を発生する電
圧監視回路を備え、前記ＣＰＵは、電気モータ駆動中の
第１信号に応答して電気モ−タの停止制御を行ない、第
２信号によってリセットされる、ことを特徴とするスキ
ャナモ−タ制御装置。 - 【請求項２】 第１信号はＣＰＵの割込入力ポ−トに印
加され、ＣＰＵは割込処理にて電気モ−タの停止制御を
行なう、請求項１記載のスキャナモ−タ制御装置。 - 【請求項３】 ＣＰＵは複数の割込入力ポ−トを有し、
第１信号は優先度が最も高い割込入力ポ−トに印加さ
れ、ＣＰＵは最高優先の割込処理にて電気モ−タの停止
制御を行なう、請求項２記載のスキャナモ−タ制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10186687A JP2000023483A (ja) | 1998-07-01 | 1998-07-01 | スキャナモ−タ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10186687A JP2000023483A (ja) | 1998-07-01 | 1998-07-01 | スキャナモ−タ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000023483A true JP2000023483A (ja) | 2000-01-21 |
Family
ID=16192889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10186687A Pending JP2000023483A (ja) | 1998-07-01 | 1998-07-01 | スキャナモ−タ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000023483A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103723A (ja) * | 2009-11-10 | 2011-05-26 | Seiko Epson Corp | 液体吐出装置 |
| WO2013084277A1 (ja) | 2011-12-05 | 2013-06-13 | 三菱電機株式会社 | 電源電圧監視機能を有する電子制御装置及びそれを備えた車両ステアリング制御装置 |
-
1998
- 1998-07-01 JP JP10186687A patent/JP2000023483A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103723A (ja) * | 2009-11-10 | 2011-05-26 | Seiko Epson Corp | 液体吐出装置 |
| WO2013084277A1 (ja) | 2011-12-05 | 2013-06-13 | 三菱電機株式会社 | 電源電圧監視機能を有する電子制御装置及びそれを備えた車両ステアリング制御装置 |
| KR20160104746A (ko) | 2011-12-05 | 2016-09-05 | 미쓰비시덴키 가부시키가이샤 | 전원 전압 감시 기능을 갖는 전자 제어 장치 및 그것을 구비한 차량 스티어링 제어 장치 |
| KR20160105924A (ko) | 2011-12-05 | 2016-09-07 | 미쓰비시덴키 가부시키가이샤 | 전원 전압 감시 기능을 갖는 전자 제어 장치 및 그것을 구비한 차량 스티어링 제어 장치 |
| US9981684B2 (en) | 2011-12-05 | 2018-05-29 | Mitsubishi Electric Corporation | Vehicle power steering control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2283623A (en) | Method of starting electric motor | |
| JP2000023483A (ja) | スキャナモ−タ制御装置 | |
| JPH11252990A (ja) | Ｐｗｍ方式によるモータ制御装置 | |
| US20010015629A1 (en) | Structure of plural motor assembly and method for controlling the same | |
| JPH11308894A (ja) | 電動機の停電時処理方法 | |
| US10396697B2 (en) | Motor operating systems and methods thereof | |
| JP2001275374A (ja) | モータ制御装置および記憶媒体 | |
| JP3800917B2 (ja) | モータ制御装置および記憶媒体 | |
| JP2632700B2 (ja) | 副走査駆動用パルスモータのテスト方法 | |
| US4842431A (en) | Multi-speed cooling fan for printing device | |
| JP3749658B2 (ja) | 電源電圧保持装置 | |
| JPS6163831A (ja) | 複写機光学系の速度異常時制御方法 | |
| JP2007049337A (ja) | 画像形成装置 | |
| US11835900B2 (en) | Motor control apparatus that controls motor, based on command values of excitation current and of torque current, and image forming apparatus | |
| JP3227164B2 (ja) | 画像形成装置 | |
| JPH03207289A (ja) | ブラシレスモータの駆動装置 | |
| WO2022138794A1 (ja) | モータ制御装置、モータ制御方法、および、プログラム | |
| JP2988069B2 (ja) | シリアルプリンタ | |
| JP2541165B2 (ja) | サ―ボシステムの位置決め方法 | |
| JP2917405B2 (ja) | 電動機の商用運転・インバータ運転切換制御方法 | |
| JPH06148551A (ja) | ポリゴンミラー駆動装置の異常検出装置 | |
| JP3091647B2 (ja) | ファクシミリ装置におけるステッピングモータ駆動制御装置 | |
| JPH09261993A (ja) | ブラシレスモータの制御方法 | |
| JPH1042584A (ja) | 画像入出力装置 | |
| JPH0980536A (ja) | 像ブレ補正装置 |