JP2000023460A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2000023460A JP2000023460A JP10189240A JP18924098A JP2000023460A JP 2000023460 A JP2000023460 A JP 2000023460A JP 10189240 A JP10189240 A JP 10189240A JP 18924098 A JP18924098 A JP 18924098A JP 2000023460 A JP2000023460 A JP 2000023460A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output
- circuit
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 直流入力電圧が所定の電圧よりも高くなって
も、重負荷時トランスの飽和でスイッチング素子が破壊
されないスイッチング電源装置を提供する。 【解決手段】 トランスＴと整流平滑回路によって得ら
れた第１の直流出力の電圧を電圧検出回路６で検出し、
制御回路１０が検出電圧及び第２の直流出力から第１の
直流出力に比例する第１の制御信号ＶC1を生成すると共
に、直流入力電源の電圧ＶDCに比例する第２の制御信号
ＶC2を生成し、これらの第１及び第２の制御信号と三角
波信号ＶＲとの比較結果でパワースイッチング素子Ｑ1
のオン幅を制御する。
も、重負荷時トランスの飽和でスイッチング素子が破壊
されないスイッチング電源装置を提供する。 【解決手段】 トランスＴと整流平滑回路によって得ら
れた第１の直流出力の電圧を電圧検出回路６で検出し、
制御回路１０が検出電圧及び第２の直流出力から第１の
直流出力に比例する第１の制御信号ＶC1を生成すると共
に、直流入力電源の電圧ＶDCに比例する第２の制御信号
ＶC2を生成し、これらの第１及び第２の制御信号と三角
波信号ＶＲとの比較結果でパワースイッチング素子Ｑ1
のオン幅を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、直流入力電圧が上
昇し、負荷が重負荷となってもトランスが飽和すること
のない回路を有するスイッチング電源装置に関する。
昇し、負荷が重負荷となってもトランスが飽和すること
のない回路を有するスイッチング電源装置に関する。
【０００２】
【従来の技術】図５は、従来のＤＣ−ＤＣコンバータで
あり、１、２は直流入力端子、３、４は直流出力端子で
ある。また、Ｔは、１次巻線Ｎ１，２次巻線Ｎ2a，
Ｎ2b，３次巻線Ｎ3を有するトランス、Ｑ1はパワートラ
ンジスタ、Ｄ1〜Ｄ4はダイオード、Ｌ、Ｃ1は平滑用の
リアクトルとコンデンサ、６は電圧検出回路、５は制御
回路である。前述のダイオードＤ1〜Ｄ3、リアクトル
Ｌ、コンデンサＣ1を本説明では総称して第１の整流平
滑回路と称し、３次巻線Ｎ3に接続されているダイオー
ドＤ4及びコンデンサＣ2とを総称して第２の整流平滑回
路と称する。
あり、１、２は直流入力端子、３、４は直流出力端子で
ある。また、Ｔは、１次巻線Ｎ１，２次巻線Ｎ2a，
Ｎ2b，３次巻線Ｎ3を有するトランス、Ｑ1はパワートラ
ンジスタ、Ｄ1〜Ｄ4はダイオード、Ｌ、Ｃ1は平滑用の
リアクトルとコンデンサ、６は電圧検出回路、５は制御
回路である。前述のダイオードＤ1〜Ｄ3、リアクトル
Ｌ、コンデンサＣ1を本説明では総称して第１の整流平
滑回路と称し、３次巻線Ｎ3に接続されているダイオー
ドＤ4及びコンデンサＣ2とを総称して第２の整流平滑回
路と称する。
【０００３】電圧検出回路６において、Ｒ1〜Ｒ4は出力
電圧検出用の抵抗、Ｄｚは基準電圧用の定電圧素子、Ｑ
2は誤差増幅用のトランジスタ、Ｄｐｃはフォトカプラ
ーの一部を構成する発光ダイオードである。この電圧検
出回路６には第１の整流平滑回路からの第１の直流出力
電圧が加わるようにされている。
電圧検出用の抵抗、Ｄｚは基準電圧用の定電圧素子、Ｑ
2は誤差増幅用のトランジスタ、Ｄｐｃはフォトカプラ
ーの一部を構成する発光ダイオードである。この電圧検
出回路６には第１の整流平滑回路からの第１の直流出力
電圧が加わるようにされている。
【０００４】制御回路５において、Ｒ5〜Ｒ8は抵抗、Ｑ
ｐｃは上記フォトカプラーの一部を構成するフォトトラ
ンジスタ、ＯＳＣは三角波基準電圧発生回路、ＣＯＭＰ
は比較回路である。この制御回路５の電源Ｖｃｃは第２
の整流平滑回路の第２の直流出力から得ている。
ｐｃは上記フォトカプラーの一部を構成するフォトトラ
ンジスタ、ＯＳＣは三角波基準電圧発生回路、ＣＯＭＰ
は比較回路である。この制御回路５の電源Ｖｃｃは第２
の整流平滑回路の第２の直流出力から得ている。
【０００５】次に動作を説明する。制御回路５からパワ
ートランジスタＱ1に比較回路ＣＯＭＰからのゲート信
号が付与されると、パワートランジスタＱ1はオンにな
り、トランスＴの１次巻線Ｎ1に電流が流れ、２次巻線
Ｎ2a，Ｎ2bに上向きの電圧が誘起する。この電圧は、ダ
イオードＤ1〜Ｄ3によって整流され、Ｌ，Ｃ1の平滑回
路で平滑される。
ートランジスタＱ1に比較回路ＣＯＭＰからのゲート信
号が付与されると、パワートランジスタＱ1はオンにな
り、トランスＴの１次巻線Ｎ1に電流が流れ、２次巻線
Ｎ2a，Ｎ2bに上向きの電圧が誘起する。この電圧は、ダ
イオードＤ1〜Ｄ3によって整流され、Ｌ，Ｃ1の平滑回
路で平滑される。
【０００６】また、パワートランジスタＱ1が比較回路
ＣＯＭＰによってオフになった時は、２次巻線Ｎ2a，Ｎ
2bに下向きの電圧が誘起し、ダイオードＤ1〜Ｄ3によっ
て整流され、Ｌ，Ｃ１によって平滑されて、出力端子
３，４に第１の直流出力電圧を得る。
ＣＯＭＰによってオフになった時は、２次巻線Ｎ2a，Ｎ
2bに下向きの電圧が誘起し、ダイオードＤ1〜Ｄ3によっ
て整流され、Ｌ，Ｃ１によって平滑されて、出力端子
３，４に第１の直流出力電圧を得る。
【０００７】前述の第１の直流出力の電圧は、電圧検出
回路６で検出され、フォトカプラーを介して制御回路５
に帰還される。
回路６で検出され、フォトカプラーを介して制御回路５
に帰還される。
【０００８】制御回路５では、図６に示すように第１の
直流出力の電圧に比例した制御電圧ＶC1がフォトトラン
ジスタＱPCと抵抗Ｒ6との間に生成され、この制御電圧
ＶC1と三角波基準電圧発生回路ＯＳＣによる三角波基準
電圧ＶRとが比較回路ＣＯＭＰで比較され、その比較出
力であるゲート信号ＶGSがパワートランジスタＱ1のゲ
ートに送出される。
直流出力の電圧に比例した制御電圧ＶC1がフォトトラン
ジスタＱPCと抵抗Ｒ6との間に生成され、この制御電圧
ＶC1と三角波基準電圧発生回路ＯＳＣによる三角波基準
電圧ＶRとが比較回路ＣＯＭＰで比較され、その比較出
力であるゲート信号ＶGSがパワートランジスタＱ1のゲ
ートに送出される。
【０００９】
【発明が解決しようとする課題】ところで、上記した従
来のＤＣ−ＤＣコンバータにおいては、直流入力電圧が
高くなり、この時、負荷短絡が生じると、パワートラン
ジスタＱ1のオンデューティー比が大きくなって、パワ
ートランジスタＱ1の電圧ＶDSは図７に示すようにな
る。
来のＤＣ−ＤＣコンバータにおいては、直流入力電圧が
高くなり、この時、負荷短絡が生じると、パワートラン
ジスタＱ1のオンデューティー比が大きくなって、パワ
ートランジスタＱ1の電圧ＶDSは図７に示すようにな
る。
【００１０】ここで、ＶＤＣは直流入力電圧、Ｖｆは１
次巻線Ｎ1のスパイク電圧である。１次巻線Ｎ1のスパイ
ク電圧Ｖｆは、巻線Ｎ2bの電圧が出力電圧にクランプさ
れているため、ほぼ一定であり、入力電圧に比例して高
くならない。このため、図７中、トランスの鉄心内の磁
束を表す（ア）の部分と（イ）の部分との面積が等しく
ならず、トランスが飽和する欠点があった。
次巻線Ｎ1のスパイク電圧である。１次巻線Ｎ1のスパイ
ク電圧Ｖｆは、巻線Ｎ2bの電圧が出力電圧にクランプさ
れているため、ほぼ一定であり、入力電圧に比例して高
くならない。このため、図７中、トランスの鉄心内の磁
束を表す（ア）の部分と（イ）の部分との面積が等しく
ならず、トランスが飽和する欠点があった。
【００１１】本発明は、上記に鑑みてなされたもので、
その目的は、直流入力電圧が所定の電圧よりも高くなっ
ても、重負荷時トランスが飽和してスイッチング素子が
破壊されることのないスイッチング電源装置を提供する
ことにある。
その目的は、直流入力電圧が所定の電圧よりも高くなっ
ても、重負荷時トランスが飽和してスイッチング素子が
破壊されることのないスイッチング電源装置を提供する
ことにある。
【００１２】
【課題を解決するための手段】本発明は、直流入力電源
に接続されたトランスの１次巻線にスイッチング素子を
直列に接続し、トランスの二次巻線に誘発する交流電力
を整流、平滑した直流出力を検出し、この直流出力の検
出電圧に基づいてスイッチング素子のオン幅を制御する
スイッチング電源装置において、直流出力の検出電圧、
直流入力電源の電圧及び基準パルス信号との関係に応じ
てスイッチング素子のオン幅を制御する回路とを備えた
ことを要旨とする。
に接続されたトランスの１次巻線にスイッチング素子を
直列に接続し、トランスの二次巻線に誘発する交流電力
を整流、平滑した直流出力を検出し、この直流出力の検
出電圧に基づいてスイッチング素子のオン幅を制御する
スイッチング電源装置において、直流出力の検出電圧、
直流入力電源の電圧及び基準パルス信号との関係に応じ
てスイッチング素子のオン幅を制御する回路とを備えた
ことを要旨とする。
【００１３】このため、直流出力の電圧、直流入力電源
の電圧の変動に応じたオン幅でスイッチング素子が制御
される。
の電圧の変動に応じたオン幅でスイッチング素子が制御
される。
【００１４】また、本発明のスイッチング電源装置は、
直流入力電源に接続された１次巻線と２次巻線と３次巻
線とを有するトランスと、１次巻線に直列接続されたス
イッチング素子と、トランスの２次巻線に誘起する第１
の交流電力を整流及び平滑した第１の直流出力を得る第
１の整流平滑回路と、トランスの３次巻線に誘発する第
２の交流電力を整流及び平滑した第２の直流出力を得る
第２の整流平滑回路と、第１の直流出力の電圧を検出
し、該検出電圧が所定電圧以上に成ったとき所定幅のパ
ルス光を発射させる電圧検出回路と、第２の直流出力の
電圧をパルス光のレベルに応じたて変化させた第１の制
御信号を生成すると共に、直流入力電源の電圧に比例す
る第２の制御信号を生成し、これらの第１及び第２の制
御信号と基準三角波信号との比較結果で得られるデュー
ティ比のゲート信号でスイッチング素子を制御する制御
回路とを備えたことを要旨とする。
直流入力電源に接続された１次巻線と２次巻線と３次巻
線とを有するトランスと、１次巻線に直列接続されたス
イッチング素子と、トランスの２次巻線に誘起する第１
の交流電力を整流及び平滑した第１の直流出力を得る第
１の整流平滑回路と、トランスの３次巻線に誘発する第
２の交流電力を整流及び平滑した第２の直流出力を得る
第２の整流平滑回路と、第１の直流出力の電圧を検出
し、該検出電圧が所定電圧以上に成ったとき所定幅のパ
ルス光を発射させる電圧検出回路と、第２の直流出力の
電圧をパルス光のレベルに応じたて変化させた第１の制
御信号を生成すると共に、直流入力電源の電圧に比例す
る第２の制御信号を生成し、これらの第１及び第２の制
御信号と基準三角波信号との比較結果で得られるデュー
ティ比のゲート信号でスイッチング素子を制御する制御
回路とを備えたことを要旨とする。
【００１５】このため、スイッチング素子がオンオフ動
作を行って、トランスの１次巻線にパルス的な電流を流
すと、２次巻線側に第１の交流電力が生成され、この第
１の交流電力が整流平滑された第１の直流出力となる。
作を行って、トランスの１次巻線にパルス的な電流を流
すと、２次巻線側に第１の交流電力が生成され、この第
１の交流電力が整流平滑された第１の直流出力となる。
【００１６】また、直流入力電源によって３次巻線に発
生する第２の交流電力が整流平滑された第２の直流出力
となる。
生する第２の交流電力が整流平滑された第２の直流出力
となる。
【００１７】このような状態のときに電圧検出回路が第
１の直流出力の電圧を検出し、検出電圧が所定電圧以上
に成ったとき所定幅のパルス光を発射させる。このパル
ス光は、制御回路によって受光される。制御回路は第２
の直流出力の電圧をパルス光のレベルに応じたて変化さ
せた第１の制御信号を生成すると共に、直流入力電源の
電圧に比例する第２の制御信号を生成する。
１の直流出力の電圧を検出し、検出電圧が所定電圧以上
に成ったとき所定幅のパルス光を発射させる。このパル
ス光は、制御回路によって受光される。制御回路は第２
の直流出力の電圧をパルス光のレベルに応じたて変化さ
せた第１の制御信号を生成すると共に、直流入力電源の
電圧に比例する第２の制御信号を生成する。
【００１８】そして、これらの第１及び第２の制御信号
と基準三角波信号との比較結果で得られるデューティ比
のゲート信号でスイッチング素子が制御される。
と基準三角波信号との比較結果で得られるデューティ比
のゲート信号でスイッチング素子が制御される。
【００１９】
【発明の実施の形態】（第１の実施の形態）図１は、本
発明の第１の実施の形態に係るＤＣ−ＤＣコンバータの
回路図である。本実施の形態は、図５と同様に、直流入
力端子１，２間には、トランスＴの１次巻線Ｎ1とトラ
ンジスタＱ1が直列に接続されている。また、直流出力
端子３，４間には、トランスＴの２次巻線Ｎ2aとダイオ
ードＤ1と平滑用のリアクトルＬとが直列に接続され、
平滑用のコンデンサＣ1が、これらと並列に接続されて
平滑回路を形成している。ダイオードＤ1と平滑用のリ
アクトルＬとを結ぶ結線と直流出力端子４との間には、
ダイオードＤ2が接続されている。
発明の第１の実施の形態に係るＤＣ−ＤＣコンバータの
回路図である。本実施の形態は、図５と同様に、直流入
力端子１，２間には、トランスＴの１次巻線Ｎ1とトラ
ンジスタＱ1が直列に接続されている。また、直流出力
端子３，４間には、トランスＴの２次巻線Ｎ2aとダイオ
ードＤ1と平滑用のリアクトルＬとが直列に接続され、
平滑用のコンデンサＣ1が、これらと並列に接続されて
平滑回路を形成している。ダイオードＤ1と平滑用のリ
アクトルＬとを結ぶ結線と直流出力端子４との間には、
ダイオードＤ2が接続されている。
【００２０】また、直流出力端子４，３間には、トラン
スＴの２次巻線Ｎ2bとダイオードＤ3が直列に接続され
ている。
スＴの２次巻線Ｎ2bとダイオードＤ3が直列に接続され
ている。
【００２１】また、直流出力端子３は、電圧検出回路６
の端子６aに接続され、直流出力端子４は、電圧検出回
路６の端子６bに接続されている。
の端子６aに接続され、直流出力端子４は、電圧検出回
路６の端子６bに接続されている。
【００２２】さらに、トランスＴの３次巻線Ｎ3の上部
出力端子は、制御回路１０の抵抗Ｒ５の一方に接続さ
れ、トランスＴの３次巻線Ｎ3の下部出力端子は、ダイ
オードＤ4を介して制御回路１０の抵抗６の他方に接続
されている。
出力端子は、制御回路１０の抵抗Ｒ５の一方に接続さ
れ、トランスＴの３次巻線Ｎ3の下部出力端子は、ダイ
オードＤ4を介して制御回路１０の抵抗６の他方に接続
されている。
【００２３】また、制御回路１０の比較回路１３からの
比較出力は、パワートランジスタＱ1のゲートに送出さ
れている。
比較出力は、パワートランジスタＱ1のゲートに送出さ
れている。
【００２４】さらに、本実施の形態で用いる制御回路１
０は以下に説明する構成となっている。制御回路１０に
おいて、Ｒ5〜Ｒ8は抵抗、Ｑｐｃは上記フォトカプラー
の一部を構成するフォトトランジスタ、１１は三角波基
準電圧発生回路（ＯＳＣ）、１２は比較回路（ＣＯＭ
Ｐ）である。
０は以下に説明する構成となっている。制御回路１０に
おいて、Ｒ5〜Ｒ8は抵抗、Ｑｐｃは上記フォトカプラー
の一部を構成するフォトトランジスタ、１１は三角波基
準電圧発生回路（ＯＳＣ）、１２は比較回路（ＣＯＭ
Ｐ）である。
【００２５】この制御回路１０の抵抗Ｒ7と抵抗Ｒ8は直
列回路１３を形成している。この直列回路１３は、一方
が直流入力端１に接続されている。つまり、直流入力電
源の電圧が直列回路１３に直接加わるようにしている。
列回路１３を形成している。この直列回路１３は、一方
が直流入力端１に接続されている。つまり、直流入力電
源の電圧が直列回路１３に直接加わるようにしている。
【００２６】また、制御回路１０の比較回路１２は、フ
ォトトランジスタＱｐｃのエミッタと抵抗Ｒ6の分圧点
ｋからの制御電圧ＶC1と、直列回路１３の抵抗Ｒ7と抵
抗Ｒ8の分圧点ｆの制御電圧ＶC2と、三角波基準電圧発
生回路１１の三角波信号ＶＲとを入力し、これらの比較
結果をゲート信号ＶGSとしてパワートランジスタＱ1の
ゲートに送出する。
ォトトランジスタＱｐｃのエミッタと抵抗Ｒ6の分圧点
ｋからの制御電圧ＶC1と、直列回路１３の抵抗Ｒ7と抵
抗Ｒ8の分圧点ｆの制御電圧ＶC2と、三角波基準電圧発
生回路１１の三角波信号ＶＲとを入力し、これらの比較
結果をゲート信号ＶGSとしてパワートランジスタＱ1の
ゲートに送出する。
【００２７】次に、本発明の第１の実施の形態に係るＤ
Ｃ−ＤＣコンバータの動作を説明する。図２は制御回路
の拡大図である。図３は、本発明の第１の実施の形態に
係るＤＣ−ＤＣコンバータの制御回路１２の制御信号Ｖ
C1，ＶC2とトランジスタＱ1のゲート信号ＶGSとの関係
を示すタイミングチャートである。
Ｃ−ＤＣコンバータの動作を説明する。図２は制御回路
の拡大図である。図３は、本発明の第１の実施の形態に
係るＤＣ−ＤＣコンバータの制御回路１２の制御信号Ｖ
C1，ＶC2とトランジスタＱ1のゲート信号ＶGSとの関係
を示すタイミングチャートである。
【００２８】制御回路１０からトランジスタＱ1にゲー
ト信号ＶGSが付与されると、トランジスタＱ1はオンに
なり、トランスＴの１次巻線Ｎ1に電流が流れ、２次巻
線Ｎ2a，Ｎ2bに上向きの電圧が誘起する。この電圧は、
ダイオードＤ1〜Ｄ3によって整流され、Ｌ，Ｃ1の平滑
回路で平滑される。トランジスタＱ1がオフになった時
は、２次巻線Ｎ2a，Ｎ2bに下向きの電圧が誘起し、ダイ
オードＤ1〜Ｄ3によって整流され、Ｌ，Ｃ1によって平
滑されて、出力端子３，４に出力電圧を得る。
ト信号ＶGSが付与されると、トランジスタＱ1はオンに
なり、トランスＴの１次巻線Ｎ1に電流が流れ、２次巻
線Ｎ2a，Ｎ2bに上向きの電圧が誘起する。この電圧は、
ダイオードＤ1〜Ｄ3によって整流され、Ｌ，Ｃ1の平滑
回路で平滑される。トランジスタＱ1がオフになった時
は、２次巻線Ｎ2a，Ｎ2bに下向きの電圧が誘起し、ダイ
オードＤ1〜Ｄ3によって整流され、Ｌ，Ｃ1によって平
滑されて、出力端子３，４に出力電圧を得る。
【００２９】この第１の直流出力は、出力電圧検出回路
６で検出され、フォトカプラーを介して制御回路１２に
帰還される。
６で検出され、フォトカプラーを介して制御回路１２に
帰還される。
【００３０】具体的には、第１の直流出力は出力電圧検
出回路６の抵抗Ｒ1、Ｒ2によって分圧され、この分圧値
でトランジスタＱ2をオンする。また、第１の直流出力
は抵抗Ｒ3を介してツェナーダイオードＤＺのカソード
に加えられ、第１の直流出力の電圧が所定電圧以上のと
きにツェナーダイオードＤＺがオン状態となって抵抗Ｒ
4、発光ダイオードＤＰＣを介して第１の直流出力によ
る電流を流して発光ダイオードＤＰＣから光を発生させ
て制御回路１０のフォトトランジスタＱPCをオンさせて
第２の整流平滑回路（Ｃ2、Ｄ4）からの第２の直流出力
を抵抗Ｒ6に流す。
出回路６の抵抗Ｒ1、Ｒ2によって分圧され、この分圧値
でトランジスタＱ2をオンする。また、第１の直流出力
は抵抗Ｒ3を介してツェナーダイオードＤＺのカソード
に加えられ、第１の直流出力の電圧が所定電圧以上のと
きにツェナーダイオードＤＺがオン状態となって抵抗Ｒ
4、発光ダイオードＤＰＣを介して第１の直流出力によ
る電流を流して発光ダイオードＤＰＣから光を発生させ
て制御回路１０のフォトトランジスタＱPCをオンさせて
第２の整流平滑回路（Ｃ2、Ｄ4）からの第２の直流出力
を抵抗Ｒ6に流す。
【００３１】すなわち、第１の直流出力に比例した電流
がフォトカプラーのフォトトランジスタＱｐｃを流れ
る。
がフォトカプラーのフォトトランジスタＱｐｃを流れ
る。
【００３２】ここまでの動作は、図５に示す従来の技術
と同様であるが、本実施の形態では、制御回路１０の比
較回路１２は、フォトトランジスタＱｐｃのエミッタと
抵抗Ｒ6の分圧点ｋからの制御電圧ＶC1と、直列回路１
３の抵抗Ｒ7と抵抗Ｒ8の分圧点ｆの制御電圧ＶC2と、三
角波基準電圧発生回路１１の三角波信号ＶＲとを入力し
ているので、下記に説明する動作を行う。
と同様であるが、本実施の形態では、制御回路１０の比
較回路１２は、フォトトランジスタＱｐｃのエミッタと
抵抗Ｒ6の分圧点ｋからの制御電圧ＶC1と、直列回路１
３の抵抗Ｒ7と抵抗Ｒ8の分圧点ｆの制御電圧ＶC2と、三
角波基準電圧発生回路１１の三角波信号ＶＲとを入力し
ているので、下記に説明する動作を行う。
【００３３】まず、直流入力電源の電圧ＶDCが所定の電
圧である時は、制御信号ＶC1のレベルは、第１の直流出
力の電圧に比例した信号をフィードバックさせてフォト
トランジスタＱＰＣをオンさせて第２の直流出力を抵抗
Ｒ5と抵抗Ｒ6で得た得たものであるから、図３に示すよ
うな位置にあるが、制御信号ＶC1のレベルは、第１の直
流出力の電圧の大きさに応じて上下に移動する。すなわ
ち、第１の直流出力の電圧が高い時は上方に移動し、図
３に示すように、三角信号ＶＲとの交点間が狭まるから
ゲート信号ＶGSのパルス幅は狭くなる。
圧である時は、制御信号ＶC1のレベルは、第１の直流出
力の電圧に比例した信号をフィードバックさせてフォト
トランジスタＱＰＣをオンさせて第２の直流出力を抵抗
Ｒ5と抵抗Ｒ6で得た得たものであるから、図３に示すよ
うな位置にあるが、制御信号ＶC1のレベルは、第１の直
流出力の電圧の大きさに応じて上下に移動する。すなわ
ち、第１の直流出力の電圧が高い時は上方に移動し、図
３に示すように、三角信号ＶＲとの交点間が狭まるから
ゲート信号ＶGSのパルス幅は狭くなる。
【００３４】また、逆に出力電圧が低い時は下方に移動
し、図３に示すように、三角信号ＶＲとの交点間が広が
るからゲート信号ＶCSのパルス幅は広くなる。このよう
にして直流出力は常に一定に制御される。
し、図３に示すように、三角信号ＶＲとの交点間が広が
るからゲート信号ＶCSのパルス幅は広くなる。このよう
にして直流出力は常に一定に制御される。
【００３５】一方、抵抗Ｒ7と抵抗Ｒ8との分圧点におけ
る制御信号ＶC2は、比較回路１２のマイナス入力端に入
力するので、制御信号ＶC1が低下して制御信号ＶC2に到
達すると、制御信号ＶC2と三角波信号ＶRとの比較を行
う。
る制御信号ＶC2は、比較回路１２のマイナス入力端に入
力するので、制御信号ＶC1が低下して制御信号ＶC2に到
達すると、制御信号ＶC2と三角波信号ＶRとの比較を行
う。
【００３６】すなわち、制御信号ＶC1は、制御信号ＶC2
によってトランジスタＱ1のオン幅が制限されるように
しているものであり、そのレベルは、直流入力電源の電
圧ＶＤＣの大きさに応じて変化する。
によってトランジスタＱ1のオン幅が制限されるように
しているものであり、そのレベルは、直流入力電源の電
圧ＶＤＣの大きさに応じて変化する。
【００３７】したがって、起動時、負荷短絡時等の重負
荷時出力電圧の低下により制御信号ＶC1のレベルが制御
信号ＶC2のレベルより下方に移動し、ゲート信号のパル
ス幅を広げようとしても、制御信号ＶC2により制限さ
れ、これ以上広がらない。
荷時出力電圧の低下により制御信号ＶC1のレベルが制御
信号ＶC2のレベルより下方に移動し、ゲート信号のパル
ス幅を広げようとしても、制御信号ＶC2により制限さ
れ、これ以上広がらない。
【００３８】次に、直流入力電圧が所定電圧より高いと
きは、従来例を説明する図７で示したとおり、重負荷時
において、トランスＴが飽和しやすくなる。
きは、従来例を説明する図７で示したとおり、重負荷時
において、トランスＴが飽和しやすくなる。
【００３９】しかし、本発明に係るＤＣ−ＤＣコンバー
タにおいては、直流入力電源の電圧ＶDCに応じて制御信
号ＶC2のレベルは上下に変化するようになっているの
で、制御信号ＶC2は上方に移動し、ゲート信号ＶGSの最
大パルス幅を制限する。
タにおいては、直流入力電源の電圧ＶDCに応じて制御信
号ＶC2のレベルは上下に変化するようになっているの
で、制御信号ＶC2は上方に移動し、ゲート信号ＶGSの最
大パルス幅を制限する。
【００４０】例えば、制御信号ＶC2が上昇した場合は制
御信号ＶC1との間隔が短くなり、制御信号ＶC1が低下し
ても制御信号ＶC2によって早くリミッタがかかることに
なる。すなわち、トランジスタＱ1のオン幅は制御信号
ＶC2によって制限された幅以上に広がらない。このよう
にしてトランスＴの飽和を防いでいる。
御信号ＶC1との間隔が短くなり、制御信号ＶC1が低下し
ても制御信号ＶC2によって早くリミッタがかかることに
なる。すなわち、トランジスタＱ1のオン幅は制御信号
ＶC2によって制限された幅以上に広がらない。このよう
にしてトランスＴの飽和を防いでいる。
【００４１】（第２の実施の形態）図４は、本発明の第
２の実施の形態の制御回路の主要箇所の構成図である。
第１の実施の形態では、制御信号ＶC2は、図１の制御回
路１０に示すように、常時直流入力電圧に応じて、その
レベルを変化させるようにしたが、図４に示すように、
フォトトランジスタＱPCのエミッタに抵抗１０と抵抗Ｒ
6とを直列接続した直列回路と、抵抗Ｒ7にカソードを接
続しアノードを抵抗Ｒ10と抵抗Ｒ6の分圧点ｊに接続し
たツェナーダイオードＤHとを備え、分圧点ｊにおける
信号を制御信号ＶC2として比較回路１２に送出するよう
にしてもよい、すなわち、実施の形態２においては、定
電圧電源Ｖｃｃである第２の直流出力を定電圧素子であ
るツェナーダイオードＤＨに加えることにより、直流入
力電源の電圧ＶDCが所定の電圧に達するまでは、制御信
号ＶC2のレベルを一定とし、直流入力電源の電圧ＶDCが
所定電圧以上となった時は、制御信号ＶC2のレベルを変
化させる。
２の実施の形態の制御回路の主要箇所の構成図である。
第１の実施の形態では、制御信号ＶC2は、図１の制御回
路１０に示すように、常時直流入力電圧に応じて、その
レベルを変化させるようにしたが、図４に示すように、
フォトトランジスタＱPCのエミッタに抵抗１０と抵抗Ｒ
6とを直列接続した直列回路と、抵抗Ｒ7にカソードを接
続しアノードを抵抗Ｒ10と抵抗Ｒ6の分圧点ｊに接続し
たツェナーダイオードＤHとを備え、分圧点ｊにおける
信号を制御信号ＶC2として比較回路１２に送出するよう
にしてもよい、すなわち、実施の形態２においては、定
電圧電源Ｖｃｃである第２の直流出力を定電圧素子であ
るツェナーダイオードＤＨに加えることにより、直流入
力電源の電圧ＶDCが所定の電圧に達するまでは、制御信
号ＶC2のレベルを一定とし、直流入力電源の電圧ＶDCが
所定電圧以上となった時は、制御信号ＶC2のレベルを変
化させる。
【００４２】
【発明の効果】以上のように本発明によれば、スイッチ
ング素子の最大オンデューティー比が直流入力電源の電
圧、直流出力の電圧によって制限されるようになってい
るので、直流入力電圧が高い時における起動時、又は負
荷短絡時等の重負荷時において、従来生じていたトラン
スの飽和による障害、すなわち、スイッチング素子が過
大な電流によって破壊される事故を防止することができ
る。
ング素子の最大オンデューティー比が直流入力電源の電
圧、直流出力の電圧によって制限されるようになってい
るので、直流入力電圧が高い時における起動時、又は負
荷短絡時等の重負荷時において、従来生じていたトラン
スの飽和による障害、すなわち、スイッチング素子が過
大な電流によって破壊される事故を防止することができ
る。
【００４３】また、本発明によれば、２次側の第１の直
流出力及び直流入力電源に比例する第２の直流出力の変
動に応じた第１の制御信号と、直流入力電源の電圧に比
例する第２の制御信号とを生成し、第２の制御信号を基
準として第１の制御信号と三角波信号との関係を比較
し、三角波信号と第２の制御信号との範囲の間での第１
の制御信号と三角波信号との交わる間がオン幅とする。
流出力及び直流入力電源に比例する第２の直流出力の変
動に応じた第１の制御信号と、直流入力電源の電圧に比
例する第２の制御信号とを生成し、第２の制御信号を基
準として第１の制御信号と三角波信号との関係を比較
し、三角波信号と第２の制御信号との範囲の間での第１
の制御信号と三角波信号との交わる間がオン幅とする。
【００４４】従って、直流入力電源の電圧によって第１
の制御信号の変動範囲が制限されるようになるので、例
えば直流入力電圧が高い時における起動時、又は負荷短
絡時の重負荷時において、トランスの飽和を防止でき
る。
の制御信号の変動範囲が制限されるようになるので、例
えば直流入力電圧が高い時における起動時、又は負荷短
絡時の重負荷時において、トランスの飽和を防止でき
る。
【図１】本発明の第１の実施の形態に係るＤＣ−ＤＣコ
ンバータの回路図である。
ンバータの回路図である。
【図２】本発明の第１の実施の形態の制御回路の拡大図
である。
である。
【図３】本発明の第１の実施の形態に係る制御信号
ＶC1，ＶC2とトランジスタＱ1のゲート信号ＶGSとの関
係を示すタイミングチャートである。
ＶC1，ＶC2とトランジスタＱ1のゲート信号ＶGSとの関
係を示すタイミングチャートである。
【図４】本発明の第２の実施の形態に係るＤＣ−ＤＣコ
ンバータの制御回路の主要部の回路図である。
ンバータの制御回路の主要部の回路図である。
【図５】従来のＤＣ−ＤＣコンバータの回路図である。
【図６】従来のＤＣ−ＤＣコンバータの制御信号ＶC1と
トランジスタＱ1のゲート信号ＶGSとの関係を示すタイ
ミングチャートである。
トランジスタＱ1のゲート信号ＶGSとの関係を示すタイ
ミングチャートである。
【図７】従来のＤＣ−ＤＣコンバータにおけるトランス
の飽和原因を示す説明図である。
の飽和原因を示す説明図である。
１ 直流入力端子 ２ 直流入力端子 ３ 直流出力端子 ４ 直流出力端子 ６ 電圧検出回路 １０ 制御回路 １２ 比較回路 Ｄ1〜Ｄ4 ダイオード Ｌ 平滑用リアクトル Ｎ1 トランスＴの１次捲線 Ｎ2a，Ｎ2b トランスＴの２次捲線 Ｎ3 トランスＴの３次捲線 Ｑ1，Ｑ2 トランジスタ Ｒ1〜Ｒ8 抵抗
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H730 AS01 BB23 BB57 DD04 DD43 EE03 EE07 EE08 EE10 FD01 FD11 FF02 FF11 FF19 FG05 FG26
Claims (5)
- 【請求項１】 直流入力電源に接続されたトランスの１
次巻線にスイッチング素子を直列に接続し、前記トラン
スの二次巻線に誘起する交流電力を整流、平滑した直流
出力を検出し、この直流出力の検出電圧に基づいて前記
スイッチング素子のオン幅を制御するスイッチング電源
装置において、 前記直流出力の検出電圧、前記直流入力電源の電圧及び
基準パルス信号との関係に応じて前記スイッチング素子
のオン幅を制御する回路とを設けたことを特徴とするス
イッチング電源装置。 - 【請求項２】 前記回路は、 前記スイッチング素子のオン幅を、前記直流入力電源の
電圧に逆比例させることを特徴とする請求項１記載のス
イッチング電源装置。 - 【請求項３】 前記回路は、 前記スイッチング素子が最大に広げることのできるオン
幅を、前記直流入力電源の電圧が所定の電圧に達するま
では一定とし、前記直流入力電源の電圧が所定の電圧以
上となった時に変化させることを特徴とする請求項１又
は２記載のスイッチング電源装置。 - 【請求項４】 前記回路は、 前記直流出力の電圧に対応した第１の制御信号を生成す
ると共に、前記直流入力電源の電圧に比例する第２の制
御信号を生成し、これらの第１及び第２の制御信号と基
準三角波信号との比較結果を前記スイッチング素子のオ
ン幅の制御に用いることを特徴とする請求項１記載のス
イッチング電源装置。 - 【請求項５】 直流入力電源に接続された１次巻線と２
次巻線と３次巻線とを有するトランスと、 前記１次巻線に直列接続されたスイッチング素子と、 前記トランスの２次巻線に誘起する第１の交流電力を整
流及び平滑した第１の直流出力を得る第１の整流平滑回
路と、 前記トランスの３次巻線に誘起する第２の交流電力を整
流及び平滑した第２の直流出力を得る第２の整流平滑回
路と、 前記第１の直流出力の電圧を検出する電圧検出回路と、 前記第１の直流出力の電圧に対応した第１の制御信号を
生成すると共に、前記直流入力電源の電圧に比例する第
２の制御信号を生成し、これらの第１及び第２の制御信
号と基準三角波信号との比較結果で得られるデューティ
比のゲート信号で前記スイッチング素子を制御する制御
回路とを有することを特徴とするスイッチング電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189240A JP2000023460A (ja) | 1998-07-03 | 1998-07-03 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189240A JP2000023460A (ja) | 1998-07-03 | 1998-07-03 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000023460A true JP2000023460A (ja) | 2000-01-21 |
Family
ID=16237969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10189240A Pending JP2000023460A (ja) | 1998-07-03 | 1998-07-03 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000023460A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007312531A (ja) * | 2006-05-19 | 2007-11-29 | Cosel Co Ltd | スイッチング電源用制御回路 |
| CN116915073A (zh) * | 2023-09-06 | 2023-10-20 | 深圳莱福德科技股份有限公司 | 一种拓宽恒流输出电压范围的方法 |
-
1998
- 1998-07-03 JP JP10189240A patent/JP2000023460A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007312531A (ja) * | 2006-05-19 | 2007-11-29 | Cosel Co Ltd | スイッチング電源用制御回路 |
| CN116915073A (zh) * | 2023-09-06 | 2023-10-20 | 深圳莱福德科技股份有限公司 | 一种拓宽恒流输出电压范围的方法 |
| CN116915073B (zh) * | 2023-09-06 | 2024-01-05 | 深圳莱福德科技股份有限公司 | 一种拓宽恒流输出电压范围的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101030920B1 (ko) | 스위칭 전원 장치 | |
| US4223378A (en) | Switching regulator | |
| JP3534400B2 (ja) | スイッチング電源回路 | |
| US6917530B2 (en) | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and or current to a load | |
| JP2000023460A (ja) | スイッチング電源装置 | |
| JP3155715B2 (ja) | 自励式スイッチング電源回路 | |
| JPS64917B2 (ja) | ||
| JPS6326626B2 (ja) | ||
| JPH0537666Y2 (ja) | ||
| JP3139699B2 (ja) | スイッチング電源回路 | |
| JP2857794B2 (ja) | 安定化電源装置 | |
| JP2734766B2 (ja) | スイッチングレギュレータ | |
| JPH0595676A (ja) | トランス結合型２次直流電源生成装置 | |
| JPH0261232B2 (ja) | ||
| JPS6219107Y2 (ja) | ||
| JPH0241654A (ja) | リンギングチョークコンバータ電源装置 | |
| JPS631024B2 (ja) | ||
| JPH0223105Y2 (ja) | ||
| JP2514581Y2 (ja) | Ｄｃ／ｄｃコンバータの電子ダミー回路 | |
| JPH04347530A (ja) | 直流電源回路 | |
| JP2005110386A (ja) | スイッチング電源装置 | |
| JPH028552Y2 (ja) | ||
| JPH07222440A (ja) | スイッチング電源 | |
| JP2988094B2 (ja) | リンギングチョークコンバータ | |
| JPH01114370A (ja) | スイッチング電源 |