JP2000003208A - 出力ユニットの異常時出力方法および装置 - Google Patents

出力ユニットの異常時出力方法および装置

Info

Publication number
JP2000003208A
JP2000003208A JP16797198A JP16797198A JP2000003208A JP 2000003208 A JP2000003208 A JP 2000003208A JP 16797198 A JP16797198 A JP 16797198A JP 16797198 A JP16797198 A JP 16797198A JP 2000003208 A JP2000003208 A JP 2000003208A
Authority
JP
Japan
Prior art keywords
output
register
unit
abnormality
output unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16797198A
Other languages
English (en)
Inventor
Mitsuru Furukawa
満 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP16797198A priority Critical patent/JP2000003208A/ja
Publication of JP2000003208A publication Critical patent/JP2000003208A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)
  • Safety Devices In Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】 【課題】出力状態の保持、全点オフの出力では、プログ
ラマブルコントローラの外部に出力ユニットを介して接
続される機器の状態によっては、その機器が異常動作を
するものがあった。 【解決手段】プログラマブルコントローラの出力ユニッ
ト4の異常時出力装置において、前記出力ユニット4の
異常を検出する異常検出回路7と、前記出力ユニット4
の正常時に外部機器へ出力する通常時出力レジスタ5
と、前記出力ユニット4の異常時に前記異常検出回路7
からの出力によって前記外部機器へ出力する異常時出力
レジスタ6とを備えたことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プログラマブルコ
ントローラの出力ユニットの異常時の出力方法および出
力ユニットの回路構成に関する。
【0002】
【従来の技術】プログラマブルコントローラは、ラダー
プログラムにより負荷の制御を行うCPUユニットと、
外部とデータあるいは信号の授受を行うI/Oユニッ
ト、各ユニットに電源を供給する電源ユニット、各ユニ
ットを装着する基本マザーボードによって構成される。
従来、I/Oユニットの一部である出力ユニット内部の
状態監視用ウォッチドッグタイマ(以下、WDTと称す
る)がカウントアップする異常が発生した場合には、出
力ユニットはWDT異常が発生したときの出力状態を保
持するか、あるいは全点オフ信号を出力していた。
【0003】
【発明が解決しようとする課題】しかし、出力状態の保
持、全点オフの出力では、プログラマブルコントローラ
の外部に出力ユニットを介して接続される機器には様々
の種類のものがあり、機器によっては、前述の出力状態
の保持または全点オフ信号の出力によって暴走する可能
性があった。たとえば、N点出力ユニットにおいて、m
点目はオンでモータが回転し、n点目はオンでブレーキ
がかかるとしたとき、異常発生時は、m点目のモータは
オフで、n点目のブレーキはオンがよい(m、nは自然
数N以下の自然数)。ところが全点オフの場合はモータ
は止まるがブレーキが解除されているため、外部機器が
動いて危険が生じる可能性がある。異常発生時の出力状
態の保持としたときは、モータはオンでブレーキはオフ
のままなので、そのまま暴走を続ける可能性がある。し
たがって、本発明は、出力ユニットに異常が発生したと
きに、外部に接続された機器が異常動作をしないような
手段を提供することを目的とするものである。
【0004】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、プログラマブルコントローラの出力ユニ
ットの異常時出力方法において、前記出力ユニットに異
常が発生したとき、前記出力ユニットの出力を通常時出
力レジスタの出力から異常時出力レジスタの出力へ切り
替えることを特徴とし、また、プログラマブルコントロ
ーラの出力ユニットの異常時出力装置において、前記出
力ユニットの異常を検出する異常検出回路と、前記出力
ユニットの正常時に外部機器へ出力する通常時出力レジ
スタと、前記出力ユニットの異常時に前記異常検出回路
からの出力によって前記外部機器へ出力する異常時出力
レジスタとを備えたことを特徴とするものである。
【0005】
【発明の実施の形態】本発明の一実施例を図において、
説明する。図1はプログラマブルコントローラの構成を
説明するための図である。実施例のプログラマブルコン
トローラは、1は基本ラックであり、この上に電源ユニ
ット2とCPUユニット3、出力ユニット4を装着して
いる。図2は出力ユニット4の内部構造を示す図であ
る。出力ユニット4は内部に通常時出力レジスタ5、異
常時出力レジスタ6、異常検出回路7を備えている。8
はNAND回路であり、異常時出力レジスタ6からの出
力があるときは通常時出力レジスタ5からの出力を禁止
するように構成されている。このように構成された出力
ユニット4において、CPUユニット3のコマンドによ
り、あらかじめ異常時の出力状態が異常時出力レジスタ
6に格納される。異常検出回路7が異常を検出したとき
に、外部機器への出力が通常時出力レジスタ5から異常
時出力レジスタ6に切り替わる。本実施例ではNAND
回路8を用いているが、適宜その手段は選択しうるもの
である。異常検出時の出力を全点オン、または全点オフ
にしたいときは異常時出力レジスタ6にあらかじめその
データを格納しておく。なお、出力ユニットにおいてW
DT異常発生時の出力を保持する場合は、通常時出力レ
ジスタ5から異常時出力レジスタ6への切り替えを行わ
ないように設定する。これにより、異常時の出力を任意
の状態、すなわち全点オン、全点オフ、出力状態の保持
などに選定することが可能となる。
【0006】
【発明の効果】本発明により、出力ユニットにWDT異
常が発生したときに、外部に接続された個々の機器に対
して個別にオンまたはオフの信号を出力するように設定
することができるので、外部に接続された機器の異常動
作を防止できる。
【0007】
【図面の簡単な説明】
【図1】プログラマブルコントローラの構成を説明する
ための図
【図2】出力ユニット4の内部構造を示す図
【符号の説明】
1 基本ラック 6 異常時
出力レジスタ 2 電源ユニット 7 異常検
出回路 3 CPUユニット 8 NAN
D回路 4 出力ユニット 5 通常時出力レジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 プログラマブルコントローラの出力ユニ
    ットの異常時出力方法において、前記出力ユニットに異
    常が発生したとき、前記出力ユニットの出力を通常時出
    力レジスタの出力から異常時出力レジスタの出力へ切り
    替えることを特徴とする出力ユニットの異常時出力方
    法。
  2. 【請求項2】 プログラマブルコントローラの出力ユニ
    ットの異常時出力装置において、前記出力ユニットの異
    常を検出する異常検出回路と、前記出力ユニットの正常
    時に外部機器へ出力する通常時出力レジスタと、前記出
    力ユニットの異常時に前記異常検出回路からの出力によ
    って前記外部機器へ出力する異常時出力レジスタとを備
    えたことを特徴とする出力ユニットの異常時出力装置。
JP16797198A 1998-06-16 1998-06-16 出力ユニットの異常時出力方法および装置 Pending JP2000003208A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16797198A JP2000003208A (ja) 1998-06-16 1998-06-16 出力ユニットの異常時出力方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16797198A JP2000003208A (ja) 1998-06-16 1998-06-16 出力ユニットの異常時出力方法および装置

Publications (1)

Publication Number Publication Date
JP2000003208A true JP2000003208A (ja) 2000-01-07

Family

ID=15859432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16797198A Pending JP2000003208A (ja) 1998-06-16 1998-06-16 出力ユニットの異常時出力方法および装置

Country Status (1)

Country Link
JP (1) JP2000003208A (ja)

Similar Documents

Publication Publication Date Title
JP2009104246A (ja) プログラマブルコントローラおよびその異常時復旧方法
JP2000003208A (ja) 出力ユニットの異常時出力方法および装置
JP2018525712A (ja) プロセッサシステムのプログラムカウンタ構造を保護する方法及び装置並びに中断要求の処理を監視する方法及び装置
JP2508305B2 (ja) 初期値決定装置
JP6787658B2 (ja) 処理装置、交通信号装置及び情報表示装置
JPH064301A (ja) 時分割割込制御方式
JP6788145B2 (ja) 処理装置、交通信号装置及び情報表示装置
JP2511099B2 (ja) 電動機の制御装置
JPH02281343A (ja) Cpu動作の監視方式
JPH0540510A (ja) 制御装置
JPH0256012B2 (ja)
JPS61169036A (ja) システム監視装置
JPH0668015A (ja) アサイン情報保持回路
JP2004094695A (ja) ハードウェア保護制御回路
JP2774595B2 (ja) Cpuシステムの動作監視装置
JPH05324407A (ja) Cpu監視方式
JPH0311445A (ja) データ記憶制御装置
JPH10312229A (ja) 電源制御装置
JPH04127206A (ja) 制御装置の異常監視装置
JPH0635757A (ja) Cpuの異常検出装置
JPH10200602A (ja) マスター/スレーブ通信システム
JPS62151901A (ja) 機構及び駆動回路の保護方式
JPH04290146A (ja) I/o制御装置
JPH02310634A (ja) プログラム暴走監視方式
JPH0398147A (ja) 蓄積データ制御方式