ITVA20100026A1 - Metodo di rilevazione di posizioni di fotoni che impingono su un fotodiodo a valanga geiger-mode, relativi fotodiodi a valanga geiger-mode e processo di fabbricazione - Google Patents
Metodo di rilevazione di posizioni di fotoni che impingono su un fotodiodo a valanga geiger-mode, relativi fotodiodi a valanga geiger-mode e processo di fabbricazione Download PDFInfo
- Publication number
- ITVA20100026A1 ITVA20100026A1 IT000026A ITVA20100026A ITVA20100026A1 IT VA20100026 A1 ITVA20100026 A1 IT VA20100026A1 IT 000026 A IT000026 A IT 000026A IT VA20100026 A ITVA20100026 A IT VA20100026A IT VA20100026 A1 ITVA20100026 A1 IT VA20100026A1
- Authority
- IT
- Italy
- Prior art keywords
- cathode
- anode
- photodiode
- diffusion
- avalanche
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000001514 detection method Methods 0.000 title description 4
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 238000009792 diffusion process Methods 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000010791 quenching Methods 0.000 claims description 11
- 230000000171 quenching effect Effects 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 9
- 101800000863 Galanin message-associated peptide Proteins 0.000 claims description 6
- 102100028501 Galanin peptides Human genes 0.000 claims description 6
- 238000009412 basement excavation Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims 2
- 239000012808 vapor phase Substances 0.000 claims 2
- 230000002596 correlated effect Effects 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 238000003491 array Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 239000007943 implant Substances 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 102100028188 Cystatin-F Human genes 0.000 description 1
- 101710169749 Cystatin-F Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009766 low-temperature sintering Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002600 positron emission tomography Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Description
CAMPO DELL'INVENZIONE
Nel settore della rilevazione di fotoni, la rilevazione di singoli fotoni sta attraendo interesse per molte applicazioni. In particolare, la presente invenzione si riferisce a array di fotodiodi a valanga geiger-mode (GMAP) monolitici, sensori di posizione e a relativi sistemi integrati di lettura.
BACKGROUND
Gli array rilevatori sono utilizzati in un'ampia varietà di sistemi per immagini per applicazioni industriali o scientifiche. Per esempio, gli array rilevatori sono stati recentemente largamente utilizzati nelle tecniche per immagini mediche nucleari come la tomografia per emissione di positroni (PET). In questa applicazione, raggi gamma a 511 keV, emessi dal corpo umano, colpiscono scintillatori a pixel che creano luce in risposta alla radiazione ricevuta. Ciascun pixel illuminato dello scintillatore a pixel à ̈ rilevato nell'array rilevatore da un rispettivo fotodiodo, che converte la luce in segnali elettrici usati per scopi di immagine. Durante la raccolta dei dati, ciascun pixel fornisce un segnale di uscita elettrico proporzionale al flusso fotonico assorbito. Questi segnali di uscita sono quindi elaborati per creare un'immagine delle caratteristiche interne del soggetto [1].
La tecnologia dei Charged Coupled Devices (CCD) à ̈ comunemente utilizzata per applicazioni di immagine dovute alla sua elevata efficienza quantistica nello spettro visibile e basso rumore di lettura anche a frequenze di scansione relativamente elevate. Negli ultimi anni sono stati sviluppati sensori CMOS-Active Pixel (APS) ed utilizzati per applicazioni di immagine ad alta velocità come per esempio nell'ottica adattativa, nel tracciamento di stelle, nei sistemi di lettura a frequenza video veloce. I dispositivi CCD mostrano migliori performance in termini di elevato "fill factor" e di conseguenza elevata efficienza quantistica e basso rumore. Tuttavia i dispositivi CMOS APS sono sempre più utilizzati a causa delle loro migliori performance in termini di tempo, costi di fabbricazione e "foundry access" [2].
E' stato fatto un grande sforzo recentemente per la realizzazione di array per immagini GMAP (Geiger-Mode Avalanche Photodiodes), i quali, sfruttando il più rapido tempo di risposta (<100 ps) dei fotodiodi, può permettere una generazione di immagini in tre dimensioni degli oggetti utilizzando tecniche eseguite in tempo reale. Il packaging di questi dispositivi e l'integrazione del rilevatore con l'elettronica à ̈ materia relativamente complessa e sono state sviluppate diverse tecniche negli ultimi anni per realizzare soluzioni di packaging compatte e poco costose.
In ogni caso à ̈ necessario disporre di array di grande area e di elevato fill factor i cui pixel devono essere individualmente indirizzabili indirizzando circuiti di pilotaggio e lettura adatti e indipendenti per ciascun pixel dell'array. Maggiore à ̈ il numero di pixel nell'array, maggiore sarà il range dinamico e di conseguenza più accurata sarà l'informazione spaziale fornita dall'intero fotorilevatore. Inoltre, come à ̈ ovvio, maggiore à ̈ l'intera dimensione e il fattore di riempimento (fill factor) geometrico dell'array, maggiore à ̈ la sua sensibilità .
Nei tipici sistemi di fabbricazione di semiconduttori, i chip sono realizzati in grande numero su una singola grande fetta (wafer) di materiale semiconduttore, tipicamente silicio. I singoli chip sono definiti con piccoli pad di metallo (in genere in prossimità dei loro bordi) che servono come connessioni ad un eventuale supporto meccanico. I chip sono quindi separati dal wafer e attaccati ai loro supporti, tipicamente attraverso piccoli fili (wire bonding). Questi fili eventualmente portano a dei pin sulla parte esterna dei supporti, che sono collegati al resto del circuito che costituisce il sistema elettronico. Per ciò che à ̈ stato detto prima, à ̈ necessario collegare ciascun pixel nell'array ad un'appropriata circuiteria esterna così che per array con un elevato numero di pixel à ̈ virtualmente impossibile utilizzare il "wire bonding" per il packaging.
Una possibile soluzione per superare questo problema potrebbe essere di utilizzare il Chip Scale Package (CSP), che à ̈ un package a singolo die, direttamente montabile sulla superficie con un'area che non eccede 1.2 volte l'area del die originario. I vantaggi offerti dai Chip Scale Package includono dimensioni ridotte (footprint e spessore ridotti), minor peso, processo di assemblaggio relativamente più semplice, minori costi complessivi di produzione, e miglioramento delle performance elettriche. I CSP sono anche tolleranti alle variazioni di dimensioni del die, dato che ridotte dimensione del die possono ancora essere aggiustate attraverso il design dell'"interposer" senza variare la footprint dei CPS.
Il Chip Scale Packaging può combinare i vantaggi di diverse tecnologie di packaging, come il vantaggio nelle dimensioni e nelle performances del semplice assemblaggio di die e l'affidabilità dei dispositivi incapsulati. La significativa riduzione delle dimensioni e del peso offerte dai CSP li rende ideali per uso nei dispositivi mobili come i telefoni cellulari, i laptop, i palmtop e le telecamere digitali.
Un'altra possibile soluzione à ̈ di utilizzare la tecnologia delle Through Silicon Vias (TSV) per l'integrazione del rilevatore con l'elettronica. Una TSV à ̈ una connessione elettrica verticale (via) che passa completamente attraverso un wafer di silicio o die e al momento à ̈ potenzialmente la tecnica migliore di integrazione di sistemi a semiconduttore. In questo caso, il die rilevatore e i chip di elettronica sono impilati verticalmente e i contatti partendo dalla parte superiore del rilevatore sono eseguiti attraverso le vias fino alla parte posteriore del die e quindi saldate in maniera appropriata al circuito di pilotaggio e lettura.
La tecnologia delle through-via ha fatto notevoli passi in avanti nell'ultima metà degli anni 90, quando importanti tecnologie di processo come il deep silicon etching, il wafer thinning e il wafer/chip bonding furono sviluppate. Tuttavia l'elevata complessità della tecnologia e gli elevati costi richiesti per il loro sviluppo li rendono difficili da applicare a prodotti lowend [3].
La lettura dell'uscita di pixel digitale per il dispositivo con array GMAP Ã ̈ disponibile in pochi circuiti prototipi basati sulla tecnologia CMOS APS. Diversi brevetti in questa direzione sono stati depositati dal gruppo di E. Charbon a nome dell'Ecole Polytechnique Federal de Lausanne [4] e successivamente dal gruppo di T. Frach a nome della Philips Intellectual Property and Standards [5]. In entrambi questi approcci, le diverse parti del sistema di lettura integrato, anche realizzato in tecnologia CMOS, sono posti vicino a ciascun diodo e al bordo dell'array.
Strutture innovative di diodi a valanga Geiger-mode sono divulgate nelle domande di brevetto US 2009/184317 e US 2009/0184384, a nome della stessa Richiedente. Questi fotodiodi sono equipaggiati con un transistore integrato di quenching e hanno inoltre uno schermo metallico definito in una trincea ricoperta di ossido per ridurre gli effetti di cross-talk tra diversi fotodiodi cointegrati.
Sfortunatamente, i fotodiodi a valanga Geiger-mode necessitano di una complessa circuiteria di lettura.
La tecnologia CMOS utilizzata introduce alcuni limiti alle applicazioni del dispositivo:
· complessità di approccio: sono richiesti almeno due circuiti, per polarizzare il dispositivo e per leggere il segnale di uscita. Ciò, ovviamente, aumenta i costi di fabbricazione del dispositivo, in particolare dovuti alla realizzazione del sistema di lettura, e riduce in maniera significativa il rapporto tra l'area sensibile e l'intera area (fattore di riempimento geometrico), influenzando di conseguenza la sensibilità dell'array;
· la tecnologia CMOS non à ̈ ottimizzata per rilevatori ad alta sensibilità , che hanno problemi di rumore come conteggi al buio (dark count), afterpulsing e così via [6].
SOMMARIO
Sono stati trovati nuovi fotodiodi a valanga Geiger-mode e metodi per rilevare la posizione in cui impingono dei fotoni su un fotodiodo a valanga Geiger-mode che permettono una grande semplificazione del circuito per rilevare quando una corrente di moltiplicazione a valanga sta attraversando il fotodiodo.
Tipicamente, tutti i fotodiodi a valanga integrati Geiger-mode hanno regioni resistive di anodo e di catodo attraverso le quali circolano correnti di moltiplicazione a valanga attivate dai fotoni ricevuti. Secondo questa pubblicazione, viene realizzata almeno una struttura metallica capacitivamente accoppiata alla regione resistiva di anodo oppure a quella di catodo. Quando una corrente attraversa queste regioni, impulsi correlati ad eventi di moltiplicazione a valanga del fotodiodo sono rilevati su un terminale della struttura metallica.
Secondo un altro aspetto, una pluralità di fotodiodi a valanga Geigermode sono integrati su uno stesso strato semiconduttore per formare un array, le strutture metalliche di fotodiodi della stessa colonna (o, equivalentemente, della stessa riga) sono elettricamente connesse ad un rispettivo pad di colonna (o di riga), e sono elettricamente isolate da strutture metalliche simili dei fotodiodi di una diversa colonna.
Diversamente dagli array di fotodiodi disponibili, che hanno solo pad di catodo e di anodo, il nuovo array ha almeno un terzo pad, collegato alle relative strutture metalliche di riga o di colonna, su cui à ̈ disponibile un segnale di uscita ogni volta che un fotone impinge su un fotodiodo inversamente polarizzato accoppiato capacitivamente ad esso.
Secondo una forma di realizzazione preferita, la struttura metallica di ciascun fotodiodo circonda o la regione resistiva di anodo o la regione resistiva di catodo del fotodiodo e agisce efficacemente anche come schermo metallico che riduce il cross talk.
Un processo di fabbricazione del nuovo fotodiodo a valanga e due diversi metodi di rilevazione di impulsi di ciascun fotodiodo dell'array sono qui divulgati.
L'invenzione à ̈ definita nelle rivendicazioni allegate.
BREVE DESCRIZIONE DEI DISEGNI
La Figura 1 mostra la nuova struttura di due fotodiodi a valanga affiancati;
la Figura 2 mostra un circuito equivalente di un array 2x2 di nuovi fotodiodi a valanga nella configurazione di lettura con condensatore di anodo;
la Figura 3 illustra forme d'onda esemplificative della corrente di fotodiodo e della corrente letta sui nodi di uscita di colonne dell'array di nuovi fotodiodi a valanga con configurazione di lettura con condensatore di anodo;
la Figura 4 Ã ̈ una vista in pianta di un layout di un array 4x4 di nuovi fotodiodi a valanga;
la Figura 5 Ã ̈ una vista in pianta di un layout di un singolo fotodiodo a valanga;
la Figura 6 Ã ̈ una vista dettagliata dell'array di FIG.4;
le Figure da 7 a 11 mostrano fasi di un processo di produzione di un array di nuovi fotodiodi a valanga.
DESCRIZIONE DI FORME DI REALIZZAZIONE ESEMPLIFICATIVE
Una nuova struttura esemplificativa di un array di fotodiodi a valanga Geiger-mode à ̈ schematicamente illustrata in FIG. 1. Nell'esempio illustrato sono mostrati solo due fotodiodi, ma l'array può essere composto di qualsiasi numero di fotodiodi organizzati in righe e colonne.
Il nuovo fotodiodo a valanga ha tre terminali invece di due: un contatto di catodo 14, un contatto di anodo 7, una struttura metallica 5 avente un terminale 16 su cui gli impulsi correlati ad eventi di moltiplicazione a valanga del fotodiodo possono essere rilevati. La struttura metallica 5 à ̈ definita in una trincea ricoperta di un dielettrico 4, preferibilmente ossido di silicio, ed à ̈ quindi capacitivamente accoppiata con una regione del fotodiodo, che nell'esempio illustrato à ̈ la diffusione di anodo 6.
Altri dettagli della forma di realizzazione di FIG.1, come la definizione delle regioni di catodo e di anodo e la definizione delle strutture metalliche, saranno discussi più avanti. Ciò che conta à ̈ che il fotodiodo a valanga ha una diffusione di anodo o di catodo che oppone una resistenza (anche se essa può essere relativamente piccola) alla circolazione di una corrente di moltiplicazione a valanga, ed una struttura metallica accoppiata capacitivamente con questa diffusione resistiva di anodo o di catodo. Nell'esempio mostrato di FIG. 1, la struttura metallica 5 à ̈ accoppiata capacitivamente alla diffusione resistiva di anodo 6.
Invertendo i tipi di drogaggio, à ̈ possibile invertire i ruoli delle diffusioni di anodo e di catodo ed avere una struttura metallica capacitivamente accoppiata con la diffusione di catodo. Per questa ragione, nella descrizione che segue si farà riferimento al caso in cui la struttura metallica à ̈ capacitivamente accoppiata alla diffusione resistiva di anodo, però le stesse considerazioni valgono, mutatis mutandis, per una struttura metallica che in tale struttura di array integrato (duale) equivalente sarebbe capacitivamente accoppiata alla diffusione di catodo.
Preferibilmente, ma non necessariamente, la struttura metallica 5 Ã ̈ definita in modo da circondare ciascun fotodiodo e schermarlo lateralmente d fotoni emessi da fotodiodi adiacenti durante gli eventi di moltiplicazioni a valanga (cross-talk ottico). Inoltre, il rivestimento dielettrico 4 previene effetti di cross-talk elettrico tra fotodiodi.
Per semplificare le connessioni degli anodi ad un potenziale di riferimento (massa), ciascun fotodiodo ha contatti di anodo frontali e l'intero array ha un contatto di anodo comune posteriore in corrispondenza di una diffusione di anodo 3 posteriore, praticamente cortocircuitata ai contatti di anodo frontali attraverso la diffusione anodica 6 che si estende dalla superficie frontale in profondità fino alla diffusione anodica 3 posteriore.
Il fatto che segnali correlati ad eventi di moltiplicazione a valanga sono resi disponibili su un terminale elettricamente distinto dai contatti di anodo e di catodo, semplifica enormemente il circuito di lettura per il nuovo fotodiodo, mantenendo tutti i vantaggi dei fotodiodi precedenti delle domande di brevetto US 2009/0184384 e US 2009/0184317.
Per meglio comprendere come il nuovo fotodiodo può generare segnali di uscita sui terminali 16, si fa riferimento al circuito equivalente di un array 2x2 di nuovi fotodiodi a moltiplicazione a valanga, mostrato in FIG. 2. Ciascun fotodiodo può essere modellato come un diodo ideale GMAP che ha una resistenza di anodo R_GMAP di valore relativamente piccolo, una resistenza RQ collegata al catodo di valore relativamente grande, che funziona da resistore di quenching del fotodiodo, e una capacità C_IMAG rappresentata dalla struttura metallica (schermo metallico) 5 accoppiata capacitivamente alla diffusione resistiva di anodo 6 attraverso lo strato di ossido 4.
Secondo una tecnica di polarizzazione comune, l'anodo à ̈ riferito a massa e i fotodiodi sono inversamente polarizzati con una tensione di polarizzazione inversa V_bias. Quando un fotone impinge sulla superficie esposta di un fotodiodo, una corrente di moltiplicazione a valanga circola attraverso di esso e anche attraverso la diffusione resistiva di anodo accoppiata capacitivamente alla struttura metallica. Quindi, un repentino incremento della corrente di moltiplicazione a valanga causa un impulso di corrente sulla struttura metallica 5.
Una forma di realizzazione esemplificativa della corrente di moltiplicazione a valanga che attraversa il diodo GMAP à ̈ illustrata nel grafico di FIG. 3. Quando un fotone impinge sull'area attiva di un fotodiodo polarizzato inversamente, una corrente di moltiplicazione a valanga viene generata e circola attraverso l'anodo e il catodo del fotodiodo, raggiunge un picco, quindi decade esponenzialmente a causa della resistenza di quenching RQ. La capacità C_IMAG à ̈ attraversata da una corrente proporzionale alla derivata temporale della caduta di tensione sulla resistenza R_GMAP. Quindi, con la nuova struttura di fotodiodo a valanga à ̈ possibile rilevare quasi istantaneamente un fotone ricevuto.
Non à ̈ necessario avere picchi relativamente grandi della corrente di moltiplicazione a valanga attraverso il diodo GMAP per rilevare in maniera affidabile quando à ̈ stato ricevuto un fotone. Quindi, à ̈ anche possibile ridurre l'intervallo temporale in cui avviene la corrente a valanga, rendendo così il fotodiodo più velocemente pronto per ricevere un altro fotone. Infatti, un impulso di corrente può essere sentito sul terminale 16 quando viene assorbito un fotone. Questo impulso à ̈ sufficientemente grande per essere letto facilmente senza necessità di ulteriori stadi di amplificazione.
I valori delle capacità C_IMAG possono essere determinati come un compromesso tra la massimizzazione del picco del segnale di uscita e la minimizzazione degli effetti di cross-talk elettrico tra diversi fotodiodi dell'array.
I valori di altri elementi sono tipici della tecnologia CMAP, in cui il substrato à ̈ utilizzato per implementare i resistori RGMAP, i cui valori sono di poche centinaia di Ohm. I segnali di uscita possono essere letti attraverso un circuito molto semplice composto di una resistenza di piccolo valore (decine di Ohm).
Secondo un aspetto innovativo, le strutture metalliche (schermi) 5 dei fotodiodi che appartengono ad una stessa colonna (o equivalentemente ad una stessa riga) sono elettricamente connesse in comune e sono elettricamente separate dalle strutture metalliche 5 di fotodiodi che appartengono ad una diversa colonna (riga). Come sarà meglio spiegato in seguito, ciò semplifica ulteriormente le operazioni di scansione dei fotodiodi dell'array.
La struttura della forma di realizzazione preferita del nuovo fotodiodo à ̈ descritta in dettaglio nel capitolo seguente facendo riferimento alla FIG.1.
Descrizione della struttura del dispositivo
Una forma di realizzazione preferita di una struttura verticale di due GMAP 1 affiancati à ̈ mostrata in FIG.1.
L'area attiva del GMAP à ̈ definita dalla diffusione ad arricchimento p 8 (anodo); questa diffusione ad arricchimento 8 identifica anche la regione attiva ad elevato campo elettrico. L'anodo à ̈ contattato da un bus metallico collegato ad uno strato 6 di contatto dell'anodo p<+>o da una metallizzazione posteriore del substrato p<+>3.
Una deposizione di uno strato di polisilicio sottile n<+>9b,n+ drogato con arsenico e una diffusione 9a,n+ compongono lo strato di catodo. Un bus metallico 14 Ã ̈ utilizzato per contattare questo strato (catodo).
Per fabbricare grandi array, i progettisti devono trovare soluzioni ai problemi di breakdown, un processo di produzione a bassa difettività per ridurre il rumore, integrazione di grandi resistenze attorno ciascuna area di pixel per un effetto di fotomoltiplicazione e problemi di isolamento elettrico ed ottico e i diversi pixel.
Per evitare problemi di edge breakdown, à ̈ necessario realizzare una struttura di confine efficace per la giunzione p-n di ciascun pixel 1. Una soluzione à ̈ creare una zona localizzata 8 di aumentato drogaggio di anodo al di sotto del catodo. L'altra possibilità à ̈ di creare un anello di svuotamento 11 attorno al catodo. Nella forma di realizzazione preferita mostrata, entrambe le zone 8 e l'anello di svuotamento 11 sono presenti.
Uno dei problemi più importanti nella fabbricazione di GMAP à ̈ la riduzione del rumore. La principale sorgente di rumore à ̈ correlata alla difettività della regione attiva di pixel, in particolare nella formazione del catodo. Il modo standard di realizzare lo strato di catodo à ̈ un impianto sulla parte superiore del silicio, lo svantaggio à ̈ la formazione di difetti "end-ofrange" nella regione attiva di pixel. Se uno strato di polisilicio viene prima depositato e quindi impiantato, i difetti "end-of-range" non dovrebbero raggiungere la regione di area attiva. Ciò non à ̈ vero per la coda esponenziale del profilo della distribuzione dei difetti. Dato che il nuovo dispositivo à ̈ sensibile anche ad un singolo difetti, gli inventori hanno trovato sperimentalmente che pure questo approccio non era sufficientemente buono.
Nella forma di realizzazione preferita, viene usata una deposizione di polisilicio drogato e una diffusione 9a,n+ per realizzare uno strato di catodo.
Con questa tecnica, un impianto diretto di silicio viene evitato riducendo così la difettività .
C'à ̈ anche la possibilità di combinare la deposizione di polisilicio drogato e un impianto ionico per ottenere un polisilicio con diverse concentrazioni di drogaggio, realizzando così un resistore integrato di quenching 10, connesso direttamente alla metallizzazione di catodo.
Un'altra possibilità per realizzare resistenze integrate di quenching à ̈ l'uso di uno strato conduttivo dedicato con resistività determinata in maniera appropriata, per esempio una seconda deposizione di polisilicio drogato.
Per ridurre l'effetto di cross-talk tra GMAP affiancati, viene realizzata una trincea polarizzata 15 scavata nel silicio, prima ossidata 4 e quindi riempita di metallo 5. Questa trincea 15 circonda completamente ciascun GMAP 1 ed à ̈ collegata alle trincee 15 dei GMAP vicini sulla stessa colonna. La trincea 15 si oppone, con il riempimento metallico 5, al flusso dei fotoni e, con lo strato di ossido 4, al flusso degli elettroni. Per ridurre ulteriormente il flusso di elettroni di cross-talk, à ̈ possibile circondare ciascun diodo 1 con un substrato p<+>3 e uno strato 6 di contatto di anodo p<+>, in cui la vita media degli elettroni à ̈ molto corta.
I condensatori integrati C_IMAG, utilizzati per leggere digitalmente i segnali di uscita dei GMAP, sono implementati utilizzando le trincee polarizzate menzionate in precedenza.
Descrizione del layout
La FIG. 4 Ã ̈ un layout di un array 4x4 di nuovi fotodiodi a valanga Geiger-mode.
I catodi GMAP sono collegati ai pad 17 attraverso una striscia conduttiva 21, in comune con gli altri pixel che appartengono alla stessa riga (un pad 17 per ciascuna riga). Il segnale letto à ̈ prelevato sui pad 16. Questi pad sono collegati alle trincee 18 che appartengono ai GMAP che sono nella stessa colonna (un pad 16 per ciascuna colonna). La trincea 18 circonda completamente ciascun GMAP ed à ̈ collegata alle trincee dei GMAP vicini sulla stessa colonna. E' da notare che colonne di trincee sono separate le une dalle altre.
I catodi sono contattati per righe mediante bus metallici frontali 21, i contatti di anodo sono sulla parte posteriore del wafer. Opzionalmente, TSV (Through-Silicon Vias) possono essere usate sia per i contatti di catodo che di anodo per fornire collegamenti dal lato posteriore.
I catodi di fotodiodi dell'array che appartengono ad una stessa riga sono collegati ad uno stesso pad di riga, e schermi metallici di fotodiodi di una stessa colonna sono collegati elettricamente ad un rispettivo pad di colonna e separati da schermi metallici di fotodiodi di una diversa colonna.
Le FIGG. 5 e 6 sono viste ingrandite del layout esemplificativo di FIG.
4. Ciascun pixel 22 Ã ̈ collegato alla corrispondente striscia conduttiva 21 attraverso il resistore 19. Il resistore 19 Ã ̈ collegato al catodo di pixel mediante i contatti 23 e 24 e collegato con un bus metallico.
Il resistore 19 serve anche per smorzare la moltiplicazione a valanga del GMAP 22 una volta che si scarica la capacità di cella. Il contatto di trincea 25 à ̈ utilizzato per connettere ciascuna colonna di trincee 18 al pad 16 attraverso una striscia metallica.
Il layout illustrato permette due diverse modalità di lettura dei fotodiodi a moltiplicazione a valanga Geiger-Mode dell'array:
- leggere un pixel alla volta per righe polarizzando una riga e leggere impulsi di corrente su un pad di colonna alla volta;
- leggere un pixel polarizzando tutte le righe simultaneamente e leggere i segnali di corrente disponibili sul corrispondente pad di riga e pad di colonna del pixel.
La prima tecnica di lettura, descritta in precedenza, consiste essenzialmente nell'azione di lettura per un pixel alla volta con una temporizzazione prestabilita attraverso l'abilitazione di una riga di polarizzazione e una colonna di lettura. Facendo riferimento al circuito equivalente di FIG. 2, quando la riga 1 Ã ̈ abilitata, Ã ̈ possibile leggere i pixel GMAP_11 nella colonna 1 e immediatamente dopo il pixel GMAP_12 commutando dalla colonna 1 alla colonna 2 nell'abilitazione in lettura.
Nella seconda tecnica di lettura, entrambi i segnali di colonna e i segnali di riga che provengono dallo stesso pixel sono letti nello stesso istante abilitando la polarizzazione in tutte le righe simultaneamente. Per esempio, se il pixel GMAP_11 rileva un fotone, due segnali contemporanei sono disponibili sulla riga 1 e sulla colonna 1.
Generalmente i fotodiodi Geiger Mode a Moltiplicazione a Valanga (GMAP) hanno una corrente di buio molto bassa. Ciascun GMAP à ̈ polarizzato al di sopra della condizione di breakdown e resta quiescente finché, in condizioni di buio, il primo portatore della corrente di buio attiva una moltiplicazione a valanga dovuta a meccanismi di ionizzazione per impatto. In questo intervallo temporale, che à ̈ lungo a seconda della difettività della regione attiva di pixel, una coppia lacuna-elettrone generata dall'assorbimento del fotone può iniziare una moltiplicazione a valanga che segna la rilevazione del fotone. Poiché il processo di moltiplicazione al di sopra della soglia di breakdown presenta un meccanismo che si auto sostiene, un circuito di spegnimento ("quenching"), attivo o passivo, deve essere utilizzato per resettare il pixel e renderlo pronto a rilevare un altro fotone [7]. Il quenching passivo consiste semplicemente in un resistore di grande resistenza in serie al GMAP. Quando il GMAP à ̈ attivato da un fotone, la corrente di moltiplicazione a valanga attraversa il resistore e quindi la polarizzazione sul pixel si abbassa fino a un punto che la catena di moltiplicazione non à ̈ più auto sostenuta e la moltiplicazione a valanga viene smorzata. La polarizzazione sul pixel quindi comincia ad aumentare di nuovo con una crescita esponenziale, resettando il GMAP per l'arrivo di un altro fotone [7].
Questo approccio garantisce l'uguaglianza di tutti gli eventi di moltiplicazione a valanga e non richiede alcuna amplificazione grazie al suo elevato guadagno.
Processo di fabbricazione
In questa sezione viene descritto un diagramma di flusso esemplificativo per fabbricare array di GMAP con trincee. Questo diagramma di flusso à ̈ stato progettato anche per trovare soluzioni, alcune delle quali innovative, agli altri difficili problemi menzionati in precedenza. In particolare, sono da notare le seguenti caratteristiche:
- la deposizione dello strato di polisilicio (o di materiale equivalente), drogato in situ, che forma il catodo;
- la seconda deposizione di polisilicio drogato (o materiale equivalente) per realizzare i resistori di smorzamento (quenching) integrati; - la realizzazione di trincee comprendendo il riempimento di metallo; - i contatti delle trincee per collegare ciascuna colonna di trincee al rispettivo pad;
- la realizzazione di una copertura antiriflesso mediante deposizione di strati specifici sull'area attiva del dispositivo;
- la possibilità di evitare con cura il breakdown di bordo ("edge breakdown") combinando l'effetto dell'anello di guardia con lo strato ad arricchimento centrale;
- la realizzazione di una giunzione p-n attiva molto-(ultra)-stretta usando la deposizione di polisilicio drogato in situ;
- il processo per realizzare il resistore integrato di quenching attorno ciascun pixel usando polisilicio a diverse concentrazioni di drogaggio. Il processo per fabbricare la struttura illustrata in FIG. 1 comincia con la crescita epitassiale di uno strato drogato con boro di tipo p-.
Le regioni p<+>sono quindi create con uno step di impianto di boro ad elevato dosaggio, in modo da ridurre la resistenza di contatto dell'anodo e fornire un percorso a bassa resistenza alla corrente di moltiplicazione a valanga. Gli step richiesti sono:
ß ossidazione termica per accrescere uno strato di ossido
ß litografia
ß scavo dell'ossido
Tenendo a mente che un impianto ad elevato dosaggio viene richiesto per il drogaggio p<+>, viene accresciuto un ossido pre-impiantato di 500 ̧1000 Ã…. Senza questa precauzione, le impurità di metallo residue dal processo di impianto possono contaminare il wafer.
ß Pre-impianto di 500 ̧1000 Ã…
ß Impianto ionico di boro.
La struttura ottenuta à ̈ illustrata in FIG.7,.
Ora vengono illustrati gli step critici per formare la giunzione attiva. Durante questi step, à ̈ importante mantenere la giunzione libra da contaminanti, evitando lo scavo a secco, gli stress di silicio, processi di impianto e così via. Sfortunatamente, per quanto riguarda l'implementazione, la regione ad arricchimento p richiede una bassa energia di impianto del boro, con una concentrazione di picco di 1 a 5×10<16>cm<-3>, seguita da un annealing ad alta temperatura.
Per ridurre la contaminazione della regione impiantata prima di ricoprirla con uno strato di polisilicio, l'area attiva più grande della regione ad arricchimento à ̈ dapprima aperta ed à ̈ eseguito l'impianto attraverso una maschera di resist, invece che di una maschera di ossido.
Sono eseguiti i seguenti step:
ß Rimozione dell'ossido:
ß Ossidazione termica di 3000 ̧5000 Ã…
ß Litografia dell'area attiva
ß Scavo in umido dell'ossido
Lo scavo dell'ossido mediante un processo in umido evita qualsiasi possibile danno da radiazione nell'area attiva.
Nel processo successivo, una maschera di resist à ̈ adottata per l'impianto del boro.
Sono eseguiti i seguenti step:
ß Ossidazione mediante pre-impianto di 200 ̧400 Ã…
ß Litografia ad arricchimento
ß Impianto di arricchimento
La struttura risultante à ̈ mostrata in FIG.8.
Nello stesso modo, utilizzando una maschera di resist, si realizza l'anello di svuotamento attorno al catodo.
A questo stadio per ridurre il danno, creato dagli ioni impiantati, e per attivare elettricamente i droganti, si effettua un annealing termico a 1150 °C per 2 ̧4 ore.
Questo elevato bilancio termico produce un profilo di drogaggio di arricchimento richiesto dalle simulazioni elettriche. Si ottiene una tensione di 30 Volt riproducibile di breakdown della giunzione.
Lo strato di polisilicio, drogato in situ, che forma il catodo, viene depositato dopo la rimozione dell'ossido pre-impiantato mediante un attacco in umido. Più in dettaglio, la sequenza di passi à ̈ la seguente:
ß Attacco in umido dell'ossido pre-implantato
ß Deposizione di N Poly
Uno strato spesso 500 ̧1000 Ã… à ̈ stato scelto come buon compromesso tra uno strato sottile per la rilevazione di fotoni alle lunghezze d'onda degli UV, e la fattibilità con l'attrezzatura disponibile in una stanza pulita. L'uso del polisilicio non à ̈ un vincolo, à ̈ solo la soluzione preferita.
ß Litografia N Poly
ß Scavo N Poly
Prima dell'iniezione di arsenico dal polisilicio nello strato epitassiale, viene depositato uno strato di ossido CVD. L'effetto di questo strato à ̈ triplice. Primo, esso previene la diffusione all'esterno di arsenico quando il wafer à ̈ soggetto a annealing termico. Secondo, esso costituisce lo strato di passivazione per la regione di area attiva. Terzo, esso protegge l'area attiva durante i seguenti step di fabbricazione.
Per iniettare l'arsenico sono state adottate diverse condizioni di annealing termico rapido. Le performance in termini di conteggio al buio migliorano quando la giunzione metallurgica à ̈ in profondità nel semiconduttore. Nell'ultima generazione, l'annealing à ̈ eseguito a 1000 °C.
La struttura risultante à ̈ mostrata in FIG.9.
A questo stadio, c'à ̈ la possibilità di realizzare i resistori integrati di quenching usando uno strato conduttivo dedicato con resistività appropriata, per esempio una seconda deposizione di polisilicio drogato (o materiale equivalente).
La realizzazione della trincea à ̈ eseguita come descritta nei seguenti paragrafi.
Per mezzo di una maschera di litografia chiamata Optical Trench, sono definite trincee attorno ai pixel con una profondità di circa 1 mm. Con uno scavo a secco specificamente progettato e calibrato, sono scavate nel silicio trincee profonde di circa 8 ̧10 mm. I lati della trincea sono coperti con un sottile ossido termico, spesso 100 ̧200 Ã… e un CVD TEOS, spesso 500 ̧1000 (FIG. 10).
L'ultima azione per la fabbricazione di trincee à ̈ il riempimento di metallo e, per ottenere l'isolamento elettrico dalle strisce di metallo seguenti, la parte superiore della trincea ottica à ̈ coperta depositando uno strato spesso di TEOS e SOG sul wafer.
L'area attiva del dispositivo à ̈ quindi coperta con strati specifici (per esempio nitruro di silicio su ossido) per realizzare uno strato antiriflesso. Lo spessore di questi strati à ̈ scelto per minimizzare il riflesso ottico di superficie a lunghezza d'onda fissata.
I contatti sono quindi formati usando scavi di ossido e il metallo standard à ̈ depositato mediante sputtering. Dopo lo sviluppo della fotomaschera di metallo e il successivo attacco, un processo di sinterizzazione a bassa temperatura in idrogeno termina il processo di fabbricazione (FIG. 11). Questa operazione passiva con idrogeno i "dangling bond" all'interfaccia tra ossido e silicio.
Quando la giunzione metallurgica à ̈ chiusa alla superficie, lo strato elettronico superficiale, che può aumentare la frequenza di generazione SHR, dovrebbe essere ridotta a eliminata.
Concentrazioni di drogante preferite sono indicate nella seguente tabella:
strato epitassiale (2) tra 1e15 e 5e15 atomi/cm³ diffusione di anodo sepolta (3) tra 1e18 e 1e19 atomi/cm³ seconda diffusione di anodo (6) tra 5e17 e 5e18 atomi/cm³ diffusione di arricchimento (8) tra 1e16 e 5e16 atomi/cm³ diffusione di anello di svuotamento (11) tra 1e16 e 5e16 atomi/cm³ prima diffusione di catodo (9a) tra 5e18 e 1e19 atomi/cm³ secondo strato di catodo (9b) tra 1e19 e 5e19 atomi/cm³ Le rivendicazioni come originariamente depositate sono parte integrale della divulgazione qui fornita.
BIBLIOGRAFIA
[1] M. Mazzillo, G. Condorelli, A. Campisi, E. Sciacca, M. Belluso, S.
Billotta, D. Sanfilippo, G. Fallica, L. Cosentino, P. Finocchiaro, S. Privitera, S. Tudisco, S. Lombardo, E. Rimini, G. Bonanno, “Silicon Photon Avalanche Photodiodes Array†, Sensors and Actuators A 138 (2007) 306–312.
[2] G. Bonanno, M. Belluso, R. Cosentino, S. Scuderi, “CMOS-APS for astrophysical applications†, Memorie Sait 2003, Vol.74, pp.800-803.
[3] V. Kripesh, Seung Wook Yoon, V P Ganesh, Rajnish Kumar Sharma, S. Mohanraj, Mahadeven Iyer, “3D System in Package using Stacked Silicon Platform technology“, IEEE Transactions on Advanced Packaging, Vol.28, No.3, August, pp.377 (2005).
[4] C. Niclass E. Charbon, P. Besse, A. Rochas, “Integrated Imager Circuit Comprising a Monolithic Array of Single Photon Avalanche Diodes†, patent No. US 7262402 B2, Aug.28, 2007.
[5] T. Frach, K. Fielder, “Digital Silicon Photomultiplier for TOF-PET†, patent No. US 2007/0203309 A1, Aug.28, 2008.
[6] E. Sciacca, A. C. Giudice, D. Sanfilippo, F. Zappa, S. Lombardo, R.
Consentino, C. Di Franco, M. Ghioni, G. Fallica, G. Bonanno, S. Cova, E. Rimini, “Silicon planar technology for single-photon optical detectors†, IEEE Trans. Electron Devices, vol. 50, no. 4, pp. 918, Apr.
2003, and references therein.
[7] S. Cova, M. Ghioni, A. Lacaita, C. Samori, and F. Zappa, “Avalanche photodiodes and quenching circuits for single-photon detection†, Applied Optics, Vol.35, No.12, pg.1956, 20 April 1996.
FIGURA 3
Output Currents Correnti di uscita GMAP signal Segnale GMAP Imaging signal Segnale di immagine Current Corrente
Time Tempo
DA FIGURA 7 A FIGURA 11
oxide ossido
epidaxy epitassia
substrate substrato enrichment arricchimento anode anodo
ring anello
poly resistor resistore di polisilicio cathode catodo
trench trincea
metal trench trincea metallica
Claims (10)
- RIVENDICAZIONI 1. Un fotodiodo a valanga Geiger-mode integrato in uno strato semiconduttore avente regioni resistive di anodo e di catodo, comprendente almeno una struttura metallica accoppiata capacitivamente almeno ad una regione resistiva di anodo o ad una regione resistiva di catodo e collegata ad un pad di uscita elettricamente isolato dall'anodo e dal catodo del fotodiodo, su cui sono rilevati impulsi correlati ad eventi di moltiplicazione a valanga del fotodiodo.
- 2. Il fotodiodo a valanga Geiger-mode della rivendicazione 1, avente: una prima diffusione di anodo (3) pesantemente drogata (p+) elettricamente contattata di un primo tipo di conduttività realizzata in un substrato di silicio; uno schermo metallico definito in una trincea (15) scavata nel substrato a partire da una superficie frontale in profondità a raggiungere detta prima diffusione di anodo (3) ed internamente ricoperta di uno strato isolante (4), adatto a circondare e schermare lateralmente il fotodiodo, costituente detta struttura metallica; una regione di catodo (9a, 9b) di un secondo tipo di conduttività (n+) contattata da una rispettiva metallizzazione di catodo (14); una seconda diffusione di anodo (6) pesantemente drogata (p<+>) di detto primo tipo di conduttività , che circonda detta regione di catodo (9a, 9b) e che si estende da detta superficie frontale del substrato in profondità a raggiungere detta prima diffusione di anodo (3) pesantemente drogata (p+); una metallizzazione che collega detto schermo metallico a detto terminale di uscita.
- 3. Il fotodiodo della rivendicazione 2, comprendente inoltre una seconda metallizzazione di anodo (7) definita su detta superficie frontale e in contatto con detta seconda diffusione di anodo (6) pesantemente drogata (p+).
- 4. Il fotodiodo della rivendicazione 3, comprendente inoltre: una diffusione sepolta di arricchimento (8) drogata (p) di detto primo tipo di conduttività ; una diffusione di anello di svuotamento (11) leggermente drogata (n-) di un secondo tipo di conduttività , formata in detto substrato (2) che circonda detta diffusione di anodo di arricchimento (8) e che si estende fino ad una superficie frontale del substrato di silicio; una diffusione di catodo (9a) pesantemente drogata (n+) di detto secondo tipo di conduttività , formata da detta superficie frontale del substrato racchiusa da detta diffusione ad anello (11) in profondità a raggiungere detta diffusione di anodo di arricchimento (8), in modo da collegare la diffusione di anello di svuotamento (11) alla diffusione di anodo di arricchimento (8); uno strato di catodo (9b) pesantemente drogato (n+) di detto secondo tipo di conduttività , depositato su detta diffusione di anodo di arricchimento (8); detta metallizzazione di catodo (14) essendo definita su detto strato di catodo (9b).
- 5. L'array della rivendicazione 4, in cui il fotodiodo a valanga comprende inoltre uno strato conduttivo (10) adatto a costituire un resistore di quenching del fotodiodo, depositato su detto secondo strato di catodo (9b) pesantemente drogato (n+), detta metallizzazione di catodo (14) essendo definita almeno parzialmente su detto strato (10).
- 6. Un metodo di rilevazione della posizione in cui fotoni impingono su un fotodiodo a valanga Geiger-mode avente percorsi di corrente resistivi di anodo e di catodo, comprendente le operazioni di: fornire ed installare una struttura metallica accoppiata capacitivamente o a detta regione resistiva di anodo o di catodo, collegata ad un terminale di uscita elettricamente isolato dai terminali di anodo e catodo del fotodiodo; polarizzare inversamente detto fotodiodo a valanga; rilevare detti fotoni rilevando impulsi correlati agli eventi di moltiplicazione a valanga del fotodiodo su detto terminale di uscita.
- 7. Un array fotorilevatore multipixel di fotodiodi a valanga secondo una delle rivendicazioni da 1 a 5 organizzato in righe e colonne singolarmente indirizzabili integrate in un substrato di silicio, in cui metallizzazioni di catodo di fotodiodi di una stessa riga sono elettricamente collegati in comune attraverso bus metallici ad un pad di riga; schermi metallici di fotodiodi a valanga appartententi ad una stessa colonna sono elettricamente collegati in comune e ad un pad di colonna, e isolati da schermi metallici di fotodiodi delle altre colonne.
- 8. Un processo di fabbricazione per un array fotorilevatore multipixel di fotodiodi a valanga della rivendicazione 6, quando dipendente dalla rivendicazione 5, in un substrato di silicio avente una prima diffusione di anodo (3) sepolta elettricamente contattata di un primo tipo di conduttività con una concentrazione di drogante compresa tra 1e18 e 1e19 atomi/cm³, comprendente le seguenti operazioni: a) accrescere un primo strato epitassiale (2) relativamente sottile con una concentrazione di drogante compresa tra 1e15 e 5e15 atomi/cm³ di detto primo tipo di conduttività , su un lato frontale di esso; b) impiantare detta seconda diffusione di anodo (6) con una concentrazione di drogante compresa tra 5e17 e 5e18 atomi/³ di detto primo tipo di conduttività su un lato frontale di esso, ed accrescere uno strato di ossido sulla seconda diffusione di anodo (6) dal lato frontale eccetto sull'area destinata alla prima diffusione di catodo (9a); c) definire attraverso fotolitografia sul lato frontale detta diffusione di arricchimento (8) con una concentrazione di drogante compresa tra 1e16 e 5e16 atomi/cm³ di detto primo tipo di conduttività , detta diffusione di anello di svuotamento (11) con una concentrazione di drogante compresa tra 1e16 e 5e16 atomi/cm³ di tipo opposto di conduttività , e detta prima diffusione di catodo (9a) con una concentrazione di drogante compresa tra 5e18 e 1e19 atomi/cm³ di detto tipo opposto di conduttività ; d) depositare in maniera conforme detto secondo strato di catodo (9b) con una concentrazione di drogante compresa tra 1e19 e 5e19 atomi/cm³ di detto tipo opposto di conduttività ; e) scavare dette trincee (5) mediante fotolitografia e scavo a secco; f) depositare da fase vapore uno strato di TEOS in maniera conforme; g) ricoprire dette trincee (5) con uno strato isolante e riempirle di metallo; h) depositare da fase vapore uno strato di TEOS e SOG in maniera conforme; i) definire detta metallizzazione di catodo e di anodo mediante fotomascheratura e scavo.
- 9. Un metodo di lettura di un array monolitico sensore di posizione di fotodiodi a Valanga Geiger-Mode (GMAP) della rivendicazione 6 un pixel alla volta, attraverso le seguenti operazioni: - polarizzare catodi di fotodiodi di una riga dell'array; - leggere uno alla volta segnali di corrente disponibili su pad di colonna dell'array.
- 10. Un metodo di lettura di un array monolitico sensore di posizione di fotodiodi a Valanga Geiger-Mode (GMAP) della rivendicazione 6 un pixel alla volta, attraverso le seguenti operazioni: - polarizzare catodi di fotodiodi di tutte le righe dell'array simultaneamente; - leggere uno alla volta segnali di corrente disponibili su pad di colonna dell'array e su pad di riga dell'array.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITVA2010A000026A IT1399075B1 (it) | 2010-03-23 | 2010-03-23 | Metodo di rilevazione di posizioni di fotoni che impingono su un fotodiodo a valanga geiger-mode, relativi fotodiodi a valanga geiger-mode e processo di fabbricazione |
| US13/053,595 US8723100B2 (en) | 2010-03-23 | 2011-03-22 | Method of detecting impinging position of photons on a geiger-mode avalanche photodiode, related geiger-mode avalanche photodiode and fabrication process |
| US13/460,007 US8860166B2 (en) | 2010-03-23 | 2012-04-30 | Photo detector array of geiger mode avalanche photodiodes for computed tomography systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITVA2010A000026A IT1399075B1 (it) | 2010-03-23 | 2010-03-23 | Metodo di rilevazione di posizioni di fotoni che impingono su un fotodiodo a valanga geiger-mode, relativi fotodiodi a valanga geiger-mode e processo di fabbricazione |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ITVA20100026A1 true ITVA20100026A1 (it) | 2011-09-24 |
| IT1399075B1 IT1399075B1 (it) | 2013-04-05 |
Family
ID=43012637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ITVA2010A000026A IT1399075B1 (it) | 2010-03-23 | 2010-03-23 | Metodo di rilevazione di posizioni di fotoni che impingono su un fotodiodo a valanga geiger-mode, relativi fotodiodi a valanga geiger-mode e processo di fabbricazione |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8723100B2 (it) |
| IT (1) | IT1399075B1 (it) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1399075B1 (it) * | 2010-03-23 | 2013-04-05 | St Microelectronics Srl | Metodo di rilevazione di posizioni di fotoni che impingono su un fotodiodo a valanga geiger-mode, relativi fotodiodi a valanga geiger-mode e processo di fabbricazione |
| WO2012019640A1 (en) * | 2010-08-10 | 2012-02-16 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Silicon photoelectric multiplier with multiple "isochronic" read-out |
| IT1402264B1 (it) | 2010-09-16 | 2013-08-28 | St Microelectronics Srl | Array fotorilevatore multi-pixel di fotodiodi a valanga geiger-mode |
| TWI458111B (zh) * | 2011-07-26 | 2014-10-21 | Univ Nat Central | 水平式累崩型光檢測器結構 |
| US9917118B2 (en) * | 2011-09-09 | 2018-03-13 | Zecotek Imaging Systems Pte. Ltd. | Photodetector array and method of manufacture |
| FR2984607A1 (fr) * | 2011-12-16 | 2013-06-21 | St Microelectronics Crolles 2 | Capteur d'image a photodiode durcie |
| US9634156B2 (en) * | 2012-05-25 | 2017-04-25 | Sensl Technologies Ltd. | Semiconductor photomultiplier and readout method |
| JP5984617B2 (ja) * | 2012-10-18 | 2016-09-06 | 浜松ホトニクス株式会社 | フォトダイオードアレイ |
| WO2014097519A1 (ja) * | 2012-12-18 | 2014-06-26 | パナソニック株式会社 | 半導体光検出器 |
| KR101968351B1 (ko) * | 2013-01-28 | 2019-08-13 | 서울대학교산학협력단 | 반도체 장치 및 그 제조 방법 |
| US11114480B2 (en) | 2013-03-15 | 2021-09-07 | ActLight SA | Photodetector |
| US11837669B2 (en) | 2013-03-15 | 2023-12-05 | ActLight SA | Photo detector systems and methods of operating same |
| US10964837B2 (en) | 2013-03-15 | 2021-03-30 | ActLight SA | Photo detector systems and methods of operating same |
| US9160949B2 (en) * | 2013-04-01 | 2015-10-13 | Omnivision Technologies, Inc. | Enhanced photon detection device with biased deep trench isolation |
| JP6383516B2 (ja) | 2013-04-19 | 2018-08-29 | ライトスピン テクノロジーズ、インク． | 集積アバランシェ・フォトダイオード・アレイ |
| JP6239758B2 (ja) * | 2013-08-13 | 2017-11-29 | ゼコテック フォトニクス インコーポレイテッドＺｅｃｏｔｅｋ Ｐｈｏｔｏｎｉｃｓ Ｉｎｃ． | マルチピクセル型アバランシェ光ダイオード |
| JP6386847B2 (ja) * | 2014-09-19 | 2018-09-05 | 浜松ホトニクス株式会社 | 紫外線センサ及び紫外線検出装置 |
| WO2016178678A1 (en) * | 2015-05-06 | 2016-11-10 | Lightspin Technologies, Inc. | Integrated avalanche photodiode arrays |
| US9634154B1 (en) * | 2015-10-30 | 2017-04-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Schottky diode having a well with peripherial cathod regions and center andoe region |
| EP3206234B1 (en) * | 2016-02-09 | 2023-08-09 | ams AG | Semiconductor element with a single photon avalanche diode and method for manufacturing such semiconductor element |
| EP3255456B1 (en) * | 2016-06-07 | 2021-01-06 | ams AG | Optical sensor arrangement and method for manufacturing an optical sensor arrangement |
| CN109564953B (zh) | 2016-07-27 | 2022-06-14 | 浜松光子学株式会社 | 光检测装置 |
| WO2018021411A1 (ja) * | 2016-07-27 | 2018-02-01 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP7058479B2 (ja) | 2016-10-18 | 2022-04-22 | ソニーセミコンダクタソリューションズ株式会社 | 光検出器 |
| CN116525632A (zh) * | 2016-10-18 | 2023-08-01 | 索尼半导体解决方案公司 | 光检测设备 |
| US10529884B2 (en) | 2017-11-09 | 2020-01-07 | LightSpin Technologies Inc. | Virtual negative bevel and methods of isolating adjacent devices |
| EP3553824B1 (en) * | 2017-11-15 | 2022-07-20 | Sony Semiconductor Solutions Corporation | Photodetection element and method for manufacturing same |
| JP7169071B2 (ja) | 2018-02-06 | 2022-11-10 | ソニーセミコンダクタソリューションズ株式会社 | 画素構造、撮像素子、撮像装置、および電子機器 |
| US10636818B2 (en) * | 2018-04-04 | 2020-04-28 | Avago Technologies International Sales Pte. Limited | Semiconductor device and sensor including a single photon avalanche diode (SPAD) structure |
| JP7129199B2 (ja) * | 2018-04-11 | 2022-09-01 | キヤノン株式会社 | 光検出装置、光検出システム及び移動体 |
| JP6975110B2 (ja) | 2018-09-13 | 2021-12-01 | 株式会社東芝 | 光検出素子、光検出システム、ライダー装置及び車 |
| FR3089348B1 (fr) | 2018-11-30 | 2020-10-30 | Commissariat Energie Atomique | procede de fabrication d’une matrice de diodes a base de germanium et a faible courant d’obscurité |
| JP2020155503A (ja) * | 2019-03-19 | 2020-09-24 | 株式会社東芝 | 光検出装置 |
| DE102019204701A1 (de) * | 2019-04-02 | 2020-10-08 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Avalanche-Photodioden-Array |
| US11251217B2 (en) * | 2019-04-17 | 2022-02-15 | ActLight SA | Photodetector sensor arrays |
| EP3748698A1 (en) * | 2019-06-03 | 2020-12-09 | Ams Ag | Semiconductor body, avalanche photodiode and method for fabricating a semiconductor body |
| EP3761376A1 (en) * | 2019-07-01 | 2021-01-06 | IMEC vzw | Single-photon avalanche diode detector array |
| JP7222851B2 (ja) | 2019-08-29 | 2023-02-15 | 株式会社東芝 | 光検出器、光検出システム、ライダー装置、及び車 |
| US11346924B2 (en) | 2019-12-09 | 2022-05-31 | Waymo Llc | SiPM with cells of different sizes |
| JP2021135229A (ja) * | 2020-02-28 | 2021-09-13 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP2022039524A (ja) * | 2020-08-28 | 2022-03-10 | 株式会社東芝 | 半導体装置 |
| WO2022170476A1 (zh) * | 2021-02-09 | 2022-08-18 | 深圳市大疆创新科技有限公司 | 激光接收电路及其控制方法、测距装置、移动平台 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000038248A1 (en) * | 1998-12-18 | 2000-06-29 | The Secretary Of State For Defence | Improvements in avalanche photo-diodes |
| EP1132724A2 (en) * | 2000-03-09 | 2001-09-12 | Politechnico di Milano | Circuit for high precision detection of the time of arrival of photons falling on single photon avalanche diodes |
| US20090184317A1 (en) * | 2008-01-18 | 2009-07-23 | Stmicroelectronics S.R.L. | Array of mutually insulated geiger-mode avalanche photodiodes, and corresponding manufacturing process |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646845B2 (en) | 2004-09-28 | 2010-01-12 | SOCPRA Sciences Sante et Humaines S.E.C. | Method and system for low radiation computed tomography |
| US7262402B2 (en) | 2005-02-14 | 2007-08-28 | Ecole Polytechnique Federal De Lausanne | Integrated imager circuit comprising a monolithic array of single photon avalanche diodes |
| RU2411542C2 (ru) | 2005-04-22 | 2011-02-10 | Конинклейке Филипс Электроникс Н.В. | Цифровой кремниевый фотоумножитель для врп-пэт |
| US7403589B1 (en) | 2007-03-27 | 2008-07-22 | General Electric Company | Photon counting CT detector using solid-state photomultiplier and scintillator |
| DE102007037020B3 (de) * | 2007-08-06 | 2008-08-21 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Avalanche-Photodiode |
| ITTO20080046A1 (it) * | 2008-01-18 | 2009-07-19 | St Microelectronics Srl | Schiera di fotodiodi operanti in modalita' geiger reciprocamente isolati e relativo procedimento di fabbricazione |
| US7956332B2 (en) | 2008-10-29 | 2011-06-07 | General Electric Company | Multi-layer radiation detector assembly |
| IT1392366B1 (it) * | 2008-12-17 | 2012-02-28 | St Microelectronics Rousset | Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile, schiera di fotodiodi e relativo procedimento di fabbricazione |
| IT1393781B1 (it) * | 2009-04-23 | 2012-05-08 | St Microelectronics Rousset | Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile ad effetto jfet, schiera di fotodiodi e relativo procedimento di fabbricazione |
| US8084795B2 (en) * | 2009-05-22 | 2011-12-27 | James Nan Hsi Pan | Resonant cavity complementary optoelectronic transistors |
| WO2011081693A2 (en) * | 2009-10-12 | 2011-07-07 | The Regents Of The University Of California | Low noise, stable avalanche photodiode |
| US8860166B2 (en) * | 2010-03-23 | 2014-10-14 | Stmicroelectronics S.R.L. | Photo detector array of geiger mode avalanche photodiodes for computed tomography systems |
| IT1399075B1 (it) * | 2010-03-23 | 2013-04-05 | St Microelectronics Srl | Metodo di rilevazione di posizioni di fotoni che impingono su un fotodiodo a valanga geiger-mode, relativi fotodiodi a valanga geiger-mode e processo di fabbricazione |
| IT1399690B1 (it) * | 2010-03-30 | 2013-04-26 | St Microelectronics Srl | Fotodiodo a valanga operante in modalita' geiger ad elevato rapporto segnale rumore e relativo procedimento di fabbricazione |
-
2010
- 2010-03-23 IT ITVA2010A000026A patent/IT1399075B1/it active
-
2011
- 2011-03-22 US US13/053,595 patent/US8723100B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000038248A1 (en) * | 1998-12-18 | 2000-06-29 | The Secretary Of State For Defence | Improvements in avalanche photo-diodes |
| EP1132724A2 (en) * | 2000-03-09 | 2001-09-12 | Politechnico di Milano | Circuit for high precision detection of the time of arrival of photons falling on single photon avalanche diodes |
| US20090184317A1 (en) * | 2008-01-18 | 2009-07-23 | Stmicroelectronics S.R.L. | Array of mutually insulated geiger-mode avalanche photodiodes, and corresponding manufacturing process |
Non-Patent Citations (1)
| Title |
|---|
| COVA ET AL: "Avalanche photodiodes and quenching circuits for single-photon detection", APPLIED OPTICS, OPTICAL SOCIETY OF AMERICA, US LNKD- DOI:10.1364/AO.35.001956, vol. 35, no. 12, 20 April 1996 (1996-04-20), pages 1956 - 1976, XP002263907, ISSN: 0003-6935 * |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1399075B1 (it) | 2013-04-05 |
| US8723100B2 (en) | 2014-05-13 |
| US20110272561A1 (en) | 2011-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ITVA20100026A1 (it) | Metodo di rilevazione di posizioni di fotoni che impingono su un fotodiodo a valanga geiger-mode, relativi fotodiodi a valanga geiger-mode e processo di fabbricazione | |
| US8138530B2 (en) | CMOS image sensor having a crosstalk prevention structure | |
| US7271025B2 (en) | Image sensor with SOI substrate | |
| CN101641789B (zh) | 用以减小像素阵列中的接地电阻的方法、设备和系统 | |
| US7821046B2 (en) | Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels | |
| KR101343733B1 (ko) | 광 검출 시스템, 와이드 밴드갭 반도체 초점판 어레이 모듈및 실리콘 탄화물 픽셀 어레이 제조방법 | |
| US20130040417A1 (en) | Substrate bias for cmos imagers | |
| US9106854B2 (en) | Pixel sensor cell with hold node for leakage cancellation and methods of manufacture and design structure | |
| KR101804268B1 (ko) | 후면수광 이미지 센서에서 노이즈 차단을 위한 깊은 가드링 구조 및 잡음방지영역을 갖는 이미지센서 및 그 제조방법 | |
| CN213716903U (zh) | 半导体器件及硅光电倍增管 | |
| JP2022526587A (ja) | アバランシェフォトダイオードアレイ | |
| JP7162204B2 (ja) | 光検出器 | |
| Stefanov et al. | Fully depleted pinned photodiode CMOS image sensor with reverse substrate bias | |
| KR102442444B1 (ko) | N-형 포토다이오드 및 p-형 포토다이오드를 가진 이미지 센서 | |
| KR101693921B1 (ko) | 소자분리 영역을 갖는 컨택트 에치 저지층을 통해 금속 컨택트가 결합된 이미지 센서 | |
| EP3331034B1 (en) | Radiation-hard high-speed photodiode device | |
| KR100997329B1 (ko) | 이미지센서 및 그 제조방법 | |
| TWI647829B (zh) | 具有降低串擾之互補金氧半導體影像感測器 | |
| EP3355082B1 (en) | Radiation detector panel assembly structure | |
| US20230244449A1 (en) | Random number generator | |
| Minoglou et al. | Backside illuminated CMOS image sensors optimized by modeling and simulation | |
| US8860167B2 (en) | Image sensor and method for manufacturing the same | |
| Volodin et al. | Simulation and optimization of the CMOS structure with vertically integrated single-contact photodetectors with separation of colors in the visible spectral region |