ITTO20130410A1 - Dispositivo di potenza a supergiunzione e relativo procedimento di fabbricazione - Google Patents

Dispositivo di potenza a supergiunzione e relativo procedimento di fabbricazione

Info

Publication number
ITTO20130410A1
ITTO20130410A1 IT000410A ITTO20130410A ITTO20130410A1 IT TO20130410 A1 ITTO20130410 A1 IT TO20130410A1 IT 000410 A IT000410 A IT 000410A IT TO20130410 A ITTO20130410 A IT TO20130410A IT TO20130410 A1 ITTO20130410 A1 IT TO20130410A1
Authority
IT
Italy
Prior art keywords
regions
process according
semiconductor material
semiconductor
column
Prior art date
Application number
IT000410A
Other languages
English (en)
Inventor
Tiziana Cuscani
Carlo Magro
Giuseppe Morale
Domenico Murabito
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000410A priority Critical patent/ITTO20130410A1/it
Priority to US14/283,045 priority patent/US9324803B2/en
Publication of ITTO20130410A1 publication Critical patent/ITTO20130410A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Description

DESCRIZIONE
“DISPOSITIVO DI POTENZA A SUPERGIUNZIONE E RELATIVO PROCEDIMENTO DI FABBRICAZIONEâ€
La presente invenzione à ̈ relativa ad un dispositivo di potenza a semiconduttore e ad un relativo procedimento di fabbricazione. In particolare, l’invenzione si riferisce ad un procedimento di fabbricazione di un dispositivo di potenza del tipo comprendente strutture colonnari utilizzate per il bilanciamento di carica del dispositivo, e al relativo dispositivo.
Come à ̈ noto, negli ultimi anni si à ̈ cercato di aumentare l’efficienza dei suddetti dispositivi in termini di aumento della tensione di rottura e di diminuzione della resistenza di uscita dei dispositivi stessi.
I brevetti U.S. N. 6,586,798 B1, U.S. N. 6,228,719 B1, U.S. N. 6,300,171 B1 e U.S. N. 6,404,010, tutti a nome della richiedente descrivono metodi per il superamento dei problemi sopra esposti. In questi brevetti vengono descritti dei dispositivi di potenza MOS comprendenti strutture colonnari di un primo tipo di conducibilità (ad esempio P), intervallate da zone di strato epitassiale di un secondo tipo di conducibilità (qui N). Sostanzialmente, per la realizzazione delle strutture colonnari, viene effettuata una sequenza di fasi di crescita di strati epitassiali di tipo N, ciascuna fase seguita da una fase di impianto di drogante di tipo P. L’impilamento delle regioni impiantate forma così delle strutture colonnari che rappresentano un’estensione delle regioni di body del dispositivo all’interno dello strato epitassiale che costituisce la regione di pozzo (drain) del dispositivo. La concentrazione di carica del drogante introdotto tramite gli impianti, ovvero la concentrazione delle strutture colonnari di tipo P così formate, à ̈ uguale, ma di segno opposto, rispetto alla concentrazione di carica introdotta per via epitassiale. Pertanto, grazie all’equilibrio di carica così ottenuto, si possono realizzare dei dispositivi di potenza a conduzione verticale con elevata tensione di rottura e con bassa resistenza di uscita, dovuta all’elevata concentrazione dello strato epitassiale (tecnologia MD).
Inoltre, à ̈ noto anche che aumentando la densità delle strisce (″strip″) elementari che formano il dispositivo, ovvero impacchettando sempre più il dispositivo stesso, à ̈ possibile aumentare ulteriormente la concentrazione di carica dello strato epitassiale, ottenendo dispositivi che, a parità di tensione di rottura (legata all’altezza delle colonne), hanno resistenza di uscita sempre più bassa.
D’altra parte, però, per aumentare la densità delle strisce elementari del dispositivo à ̈ necessario ridurre il budget termico subito dal dispositivo e conseguentemente aumentare il numero delle fasi di crescita epitassiale.
Questo determina un aumento del costo del dispositivo, del tempo di ciclo e dei difetti creati dalle varie fasi di crescita epitassiale. In particolare, con riferimento a quest’ultimo problema, ciascun difetto lasciato all’interfaccia tra uno strato epitassiale e quello successivo rende meno efficiente il dispositivo.
Esistono, inoltre, soluzioni che cercano di realizzare l’equilibrio di carica tramite la formazione di scavi (trench) e riempimento di tali scavi con strati successivi di polisilicio, ossido termico, ossido deposto. Tuttavia, anche queste soluzioni non risolvono il problema della difettosità.
Gli approcci che prevedono il riempimento totale o parziale mediante dielettrici incorrono principalmente in due problemi: difettosità indotte da stress dovuti al fatto che il dielettrico ha un coefficiente di dilatazione termica differente da quello del silicio in cui à ̈ immerso, e difficoltà nell’ottenere un processo di riempimento semplice e ripetibile nel caso in cui l’†aspect ratio†delle trincee (rapporto tra profondità e larghezza delle trincee) sia elevato. Per superare queste difficoltà à ̈ stato proposto, secondo US 7,944,018, di lasciare le trincee vuote e sigillarle solo in corrispondenza della loro apertura superficiale, così da non renderle accessibili dall’esterno del dispositivo. Questo metodo ha lo svantaggio di essere di difficile realizzazione, in quanto richiede fasi di impiantazione ionica all’interno delle trincee utilizzando una pluralità di angoli di impianto, così da raggiungere in modo uniforme la parete interna delle trincee, e la presenza di fasi intermedie di riempimento, seppur temporaneo, delle trincee. Questo à ̈ dovuto al fatto che la natura dei materiali disponibili per chiudere superficialmente le trincee à ̈ tale che, per preservarli durante tutte le fasi di formazione del dispositivo, essi possono essere depositati solo durante le fasi terminali di fabbricazione.
Altri approcci prevedono un riempimento delle trincee mediante silicio epitassiale (WO 2007/116420), ma tuttavia presentano altri inconvenienti dovuti essenzialmente alla relativamente elevata durata del processo di riempimento e/o alla difficoltà di ripetibilità. Infatti, per evitare di chiudere l’accesso alla trincea prima che il riempimento della stessa sia completato, à ̈ opportuno rallentare il processo di crescita del silicio epitassiale all’interno della trincea. In questo modo, la durata del processo di riempimento della trincea aumenta considerevolmente. Diversamente, velocizzando la fase di riempimento della trincea, si possono formare micro cavità internamente alla trincea stessa, distribuite casualmente, e rendendo così scarsamente ripetibile il processo in termini di controllo della carica introdotta, con conseguente impatto sulle prestazioni dei dispositivi così fabbricati.
Scopo della presente invenzione à ̈ mettere a disposizione un procedimento di fabbricazione di un dispositivo a semiconduttore di potenza, ed il dispositivo così fabbricato, in modo da risolvere i problemi delle soluzioni note in modo semplice e riducendo al minimo la difettosità presente nel dispositivo.
Secondo la presente invenzione vengono realizzati un procedimento per fabbricare un dispositivo a semiconduttore di potenza e un relativo dispositivo a semiconduttore di potenza, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- le figure 1-4 mostrano una porzione di una fetta a semiconduttore sottoposta a fasi di lavorazione secondo la presente invenzione;
- le figure 5 e 6 mostrano, mediante grafici, l’effetto di variazione di parametri di processo sul tasso di crescita di una regione epitassiale mostrata in figura 4, secondo la presente invenzione;
- le figure 7-8 mostrano ulteriori fasi di lavorazione della fetta a semiconduttore delle figure 1-4, secondo la presente invenzione;
- le figure 9-13 mostrano, utilizzando un dettaglio ingrandito della fetta a semiconduttore di figura 8, fasi di completamento della lavorazione della fetta a semiconduttore per ottenere un dispositivo di potenza a semiconduttore, secondo un ulteriore aspetto della presente invenzione; e
- le figure 14-17 mostrano rispettivi dispositivi di potenza a semiconduttore lavorati secondo il procedimento delle figure 1-8.
La figura 1 mostra, in vista in sezione laterale, una porzione di un fetta 1 di materiale semiconduttore, tipicamente silicio, comprendente un substrato 2 di tipo N+ o N++, preferibilmente con resistività inferiore a 10 mΩ·cm, ed uno strato epitassiale 3 di tipo N o N+ rispettivamente, con resistività preferibilmente compresa fra 2 Ω·cm e 10 mΩ·cm. Inoltre, sulla superficie superiore 4 dello strato epitassiale 3 à ̈ formato uno strato di maschera (nel seguito, “hard mask†) 5, ad esempio di ossido di silicio SiO2depositato. Risulta evidente che l’hard mask 5 può essere di un materiale diverso dall’ossido di silicio, e scelto secondo necessità.
Per meglio illustrare fasi di lavorazione dello strato di hard mask 5, la figura 2 mostra la fetta 1 di figura 1 in vista prospettica.
Con riferimento alla figura 2, lo strato di hard mask 5 viene definito, depositando uno strato di resist (non mostrato), modellando mediante tecnica fotolitografica lo strato di resist, ed effettuando un attacco secco (“dry†) dello strato di hard mask 5, in modo da rimuovere porzioni selettive dell’hard mask, indicata ancora con il numero di riferimento 5, in corrispondenza di regioni dello strato epitassiale 3 in cui si desidera formare trincee profonde (come illustrato in fasi di fabbricazione seguenti). In particolare, l’hard mask 5, lavorata come descritto con riferimento alla figura 2, include una pluralità di strisce separate reciprocamente da finestre 6, anch'esse a forma di striscia.
Quindi, figura 3, utilizzando l'hard mask 5, viene effettuato un attacco dry anisotropo dello strato epitassiale 3, con una miscela di, ad esempio, SF6/HBr/O2, in modo da formare trincee (″trench″) profonde 8. Le trincee 8 vengono realizzate in modo che la rispettiva larghezza, a livello della superficie 4 lungo la direzione X, sia compresa tra 0,8 e 3.5 µm, preferibilmente pari a 2 µm. La profondità delle trincee 8 nello strato epitassiale 3, misurata lungo la direzione Z a partire dalla superficie 4, à ̈ scelta secondo necessità, tipicamente da 20 a 60 µm, in particolare 30-50 µm.
La distanza (″distance″) tra due trincee 8 affacciate lungo la direzione X à ̈ scelta secondo necessità sulla base del dispositivo elettronico che si vuole realizzare, ad esempio compresa tra 2 e 10 µm.
L’attacco dello strato epitassiale 3 à ̈ tale per cui le trincee 8 risultano essere delimitate, al termine dell’attacco, da una parete interna 8b sostanzialmente verticale lungo Z. Tuttavia, in trincee 8 particolarmente profonde (es., pari ad alcune decine di µm) l'angolo tra la parete 8b delle trincee 8 e la superficie 4 dello strato epitassiale 3 può essere inferiore a 90°, ad esempio compreso tra circa 85 e 89,5 gradi.
In seguito, per eliminare i prodotti di reazione che aderiscono all’interno delle trincee 8 e rimuovere l’hard mask 5, viene realizzato un lavaggio in più fasi, utilizzando i seguenti agenti chimici:
• prima fase: H2SO4+ H2O2,
• seconda fase: HF,
• terza fase: NH4OH H2O2,
• quarta fase: HCl H2O2.
Risulta evidente che, a seconda del tipo di chimica di attacco utilizzata per realizzare le trincee 8, il lavaggio può comprendere fasi e agenti chimici diversi da quelli sopra indicati, e scelti secondo necessità in modo di per sé ovvio al tecnico del ramo.
Nel caso in cui si ritenga che la chimica di attacco utilizzata per realizzare le trincee 8 non generi prodotti di reazione che aderiscono all’interno delle trincee 8, il summenzionato lavaggio può essere omesso, e si procede con la sola rimozione dell’hard mask 5, mediante tecnica nota.
Quindi, la fetta 1 viene sottoposta ad un trattamento ad alta temperatura in ambiente di idrogeno, al fine di eliminare il danno introdotto dall'attacco dry e qualsiasi traccia di ossido nativo. I parametri relativi a questo processo sono, in particolare:
• pressione: 40-760 Torr,
• flusso di H2: 30-300 l/m,
• temperatura della fetta 1: 1000-1150°C,
• tempo di trattamento: 1-30 min.
In questa fase, l'annealing ad alta temperatura e in ambiente inerte porta all'esposizione, sul fondo 8a delle trincee 8, dei piani cristallini <100> e <130> e, lungo le pareti laterali 8b, il piano cristallino <010>, o <110>, a seconda dell’orientazione cristallografica delle fette (“wafer†) di partenza.
In una successiva fase di processo, mostrata in figura 4, le trincee 8 vengono parzialmente riempite con silicio drogato di tipo P (boro), cresciuto epitassialmente.
A causa dell'assenza dell'hard mask 5, la crescita epitassiale di silicio drogato P nelle trincee 8 procede sia dal fondo 8a delle trincee 8 che dalla parete interna 8b delle stesse trincee 8, ed anche in corrispondenza della superficie 4 esposta.
È noto che la velocità di crescita epitassiale in ciascuna trincea 8 tende ad essere maggiore in corrispondenza di regioni della parete interna 8b situate in prossimità della superficie 4 rispetto regioni della parete interna 8b situate in prossimità del fondo 8a delle trincee 8. Questo effetto, se non controllato, potrebbe produrre una chiusura prematura delle trincee 8 con conseguente formazione di un ampio vuoto (″void″) all’interno di ogni trincea 8a ed una copertura della parete interna 8b non uniforme.
Per tale motivo, secondo un aspetto della presente invenzione, la fase di crescita à ̈ controllata in modo da ottenere trincee 8 aventi rispettive pareti laterali 8b ed il fondo 8a uniformemente coperti da silicio epitassiale; inoltre, ciascuna trincea 8 presenta una singola cavità avente dimensione e forma controllata e ripetibile. Nella forma di realizzazione della presente invenzione qui di seguito descritta, il processo di crescita epitassiale di silicio P nelle trincee 8 comprende una unica fase di crescita epitassiale, in cui il tasso di crescita lungo l’intera estensione delle pareti laterali 8b e del fondo 8a à ̈ modulato mediante una contestuale fase di attacco dello strato epitassiale in crescita. Questo effetto à ̈ ottenuto, in particolare, sfruttando il comportamento competitivo di acido cloridrico (HCl) e di diclorosilano (DCS – SiH2Cl2), dove il diclorosilano alimenta, in modo di per sé noto, la crescita di silicio epitassiale e l’acido cloridrico ha la funzione di contestuale attacco dello strato di silicio epitassiale in formazione. La scelta di un opportuno rapporto tra il flusso di HCl e il flusso di DCS (ФHCl/ФDCS) immessi nella camera di reazione consente di bilanciare i comportamenti antagonisti di crescita e attacco del silicio epitassiale all’interno delle trincee 8.
In particolare, in corrispondenza di regioni delle pareti interne 8b delle trincee 8 situate in prossimità della superficie 4, la crescita come detto tende ad essere più veloce; tuttavia, in corrispondenza delle stesse regioni, anche l’azione di rimozione dell’HCl tende ad essere più efficace. Al contrario, in regioni delle pareti interne 8b delle trincee 8 situate in prossimità del fondo delle trincee 8, l’azione di attacco dell’HCl à ̈ meno efficace. Ne consegue che un dosaggio ottimale di DCS e di HCl consente di ottenere come risultato una crescita di silicio epitassiale uniforme in qualsiasi regione delle pareti laterali 8b e del fondo 8a delle trincee 8, in modo sostanzialmente indipendente dalla profondità considerata, misurata lungo Z, in ciascuna trincea 8.
Risulta evidente che à ̈ possibile osservare un differente tasso di crescita in corrispondenza dei diversi piani cristallini esposti dall’attacco dry delle trincee, come precedentemente indicato. Questo fatto, tuttavia, non influisce in modo significativo sulla formazione dello strato di silicio epitassiale nelle trincee 8. Inoltre, poiché i piani cristallini esposti sono gli stessi per tutte le trincee 8 della fetta 1, la crescita epitassiale à ̈ uniforme e ripetibile per tutte le trincee 8 considerate.
Il controllo del drogaggio dello strato di silicio epitassiale in crescita avviene immettendo, nella stessa camera di crescita, un flusso di diborano. Tale flusso può essere mantenuto costante nel tempo in virtù del fatto che, secondo un aspetto della presente invenzione, i flussi di DCS e HCl sono mantenuti costanti durante l’intero processo di riempimento parziale delle trincee 8.
Tuttavia, sia la quantità di diborano che una possibile variazione del flusso di diborano sono scelti in base a necessità specifiche del dispositivo elettronico che si sta fabbricando, ad esempio per garantire un bilanciamento di carica necessario alla struttura del dispositivo elettronico che verrà realizzato.
Gli intervalli di valori dei parametri relativi alla fase di figura 4 (formazione dello strato di silicio epitassiale nelle trincee 8 e contestuale formazione di una cavità 10) sono:
• pressione compresa nell'intervallo da 30 a 80 Torr, preferibilmente nell'intervallo da 40 a 70 Torr, ancora più preferibilmente nell’intervallo da 50 a 60 Torr, ad esempio circa 55 Torr;
• temperatura compresa nell'intervallo 900-1100°C, in particolare tra 1000 °C e 1050 °C, preferibilmente nell'intervallo 1010-1020°C, ad esempio circa 1015°C; • flusso del vettore (“carrier†) H2compreso nell'intervallo 15-50 litri standard al minuto (l/m), preferibilmente nell'intervallo 30-40 l/m, ad esempio 35 l/m;
• flusso di diclorosilano (DCS) nell’intervallo da 100
<6>sccm (pari a circa 1.6·10<->m<3>/s) a 250 sccm (pari a circa 4.2·10<-6>m<3>/s), in particolare pari a circa 125 sccm (pari a circa 2·10<-6>m<3>/s);
• flusso di acido cloridrico (HCl) da 400 sccm (pari a circa 6.7·10<-6>m<3>/s) a 900 sccm (pari a circa 15·10<-6>m<3>/s), preferibilmente pari a circa 580 sccm (pari a circa 9.7·10<-6>m<3>/s);
• tempo di crescita compreso fra 30 minuti e 1 ora.
La Richiedente ha verificato che, quando la temperatura à ̈ scelta nell’intervallo 1000-1050 °C e la pressione nell’intervallo 40-70 Torr, si ottengono risultati ottimi in termini di copertura uniforme delle pareti laterali 8b delle trincee 8 e formazione di una singola cavità avente forma e dimensioni controllate e ripetibili. Il risultato à ̈ ancora migliore quando la temperatura à ̈ scelta nell’intervallo 1010-1020 °C e la pressione nell’intervallo 50-60 Torr. I valori di flusso di DCS e HCl sono scelti negli intervalli precedentemente specificati, ed i risultati migliori sono stati ottenuti con flusso di DCS nell’intervallo 100-200 sccm e flusso di HCl nell’intervallo 500-600 sccm.
Inoltre, risulta evidente che il tempo di crescita precedentemente indicato à ̈ esemplificativo, ed à ̈ in particolare scelto in base alla profondità della trincea 8. Ad esempio, per trincee 8 profonde circa 30 µm, utilizzando i summenzionati parametri, il tempo di crescita à ̈ pari a circa 30 minuti; per trincee 8 profonde circa 50 µm, utilizzando i summenzionati parametri, il tempo di crescita à ̈ pari a circa 1 ora.
Inoltre, quanto qui descritto può essere applicato alla crescita di silicio epitassiale utilizzando sorgenti di silicio diverse dal DCS, quali ad esempio Triclorosilano, Tetracloruro di Silicio, Silano.
Inoltre, quanto qui descritto può essere applicato alla crescita di altri materiali semiconduttori diversi dal silicio.
Inoltre, a seconda del materiale cresciuto, possono essere utilizzati altri gas di attacco in alternativa all’HCl.
Sempre con riferimento alla figura 4, la fase di crescita epitassiale porta alla formazione di regioni di riempimento 9 che si estendono in corrispondenza del fondo 8a di ciascuna trincea 8 e della parete interna 8b di ciascuna trincea 8. Inoltre, porzioni superficiali 9a delle regioni di riempimento 9, si estendono in prossimità della, e sopra alla, superficie 4, occludendo la parte superiore di ciascuna rispettiva trincea 8. All’interno di ciascuna trincea 8 si estende una rispettiva regione cava (“void region†) o cavità (“cavity†) 10, avente, in vista in sezione sul piano XZ, una estensione principale lungo la direzione Z, separata dalla parete 8b e dal fondo 8a della rispettiva trincea 8 mediante la regione di riempimento 9. Sempre in vista in sezione, ciascuna cavità 10 à ̈ delimitata superiormente ed inferiormente da porzioni terminali 10a e 10b, estendentisi in corrispondenza di estremità tra loro opposte della cavità 10, lungo uno stesso asse A parallelo alla direzione Z.
La figura 5 mostra l’andamento del tasso di crescita della regione di riempimento 9 in funzione della profondità (misurata lungo Z a partire dalla superficie 4) della rispettiva trincea 8, per tre valori di rapporto ФHCl/ФDCS.
In figura 5 sono mostrate una prima curva C1, una seconda curva C2 ed una terza curva C3.
La seconda curva C2 à ̈ identificativa di un rapporto R2=(ФHCl/ФDCS)=(506sccm/110sccm) pari a 4.6. La prima curva C1 à ̈ identificativa di un rapporto R1=(ФHCl/ФDCS) molto maggiore di 4.6, mentre la terza curva C3 à ̈ identificativa di un rapporto R3=(ФHCl/ФDCS) molto minore di 4.6, così che R1>R2>R3.
Come si nota dalla figura 5, in corrispondenza di regioni della trincea 8 prossime alla superficie 4 (profondità trincea 8 prossima allo zero) il tasso di crescita identificato dalla curva C1 à ̈ molto basso, segno che il flusso di HCl à ̈ tale per cui una elevata percentuale dello strato epitassiale in crescita viene rimosso. La trincea, pertanto non si riempie in modo uniforme lungo tutta la sua profondità.
Al contrario, sempre considerando una profondità della trincea 8 prossima allo zero, il tasso di crescita identificato dalla curva C3 à ̈ molto elevato, segno che il flusso di HCl ha valore basso e tale da non contrastare adeguatamente la formazione dello strato epitassiale in prossimità della superficie 4. In questa situazione, la trincea 8 tende a chiudersi molto rapidamente, con elevata probabilità che la copertura della parete laterale 8b mediante la regione di riempimento 9 non sia completa ed uniforme.
Invece, il tasso di crescita identificato dalla curva C2 mostra una crescita dell’epitassia sostanzialmente uniforme indipendentemente dalla profondità considerata per la trincea 8. In questa situazione, il rapporto R2tra flusso di DCS e flusso di HCl à ̈ ottimale, e l’effetto antagonista tra formazione della regione di riempimento 9 ed attacco della stessa raggiunge un equilibrio ottimo.
La richiedente ha verificato che la situazione identificata dalla curva C2 à ̈ ottenibile con valori del rapporto ФHCl/ФDCS nell’intervallo 3.5-5.5, preferibilmente nell'intervallo da 4 a 5, ancora più preferibilmente nell’intervallo da 4.2 a 4.8, ad esempio circa 4.6.
La figura 6 mostra l’andamento del tasso di crescita della regione di riempimento 9 in funzione della profondità della trincea 8, per tre diversi valori di temperatura (T1, T2, T3) e tre diversi valori di pressione (P1, P2, P3) della camera in cui avviene la crescita epitassiale della regione di riempimento 9.
La prima coppia temperatura-pressione (T1, P1) à ̈ scelta pari a (1050 ºC, 70 Torr); la seconda coppia temperatura-pressione (T2, P2) à ̈ scelta pari a (1025 ºC, 55 Torr); e la terza coppia temperatura-pressione (T3, P3) à ̈ scelta pari a (1000 ºC, 40 Torr). Come si nota dalla figura 6, scelto un valore di rapporto ФHCl/ФDCS che consenta di ottenere una crescita epitassiale sostanzialmente uniforme indipendentemente dalla profondità della trincea 8, all’aumentare del valore sia della pressione che della temperatura il tasso di crescita aumenta. I valori di pressione e temperatura sono scelti, in particolare, all’interno degli intervalli precedentemente indicati.
Con riferimento alla figura 7, si procede con una fase di trattamento termico ad alta temperatura della fetta 1, in ambiente saturo di un gas inerte, in particolare scelto tra idrogeno (H2), elio (He), argon (Ar), azoto (N2), preferibilmente H2o N2, allo scopo di rilasciare stress e difettosità reticolari all’interno di ciascuna trincea 8 parzialmente riempita.
I parametri del trattamento termico di figura 7 sono i seguenti:
• pressione: 40-760 Torr,
• flusso di gas (H2, He, Ar, N2): 10-100 l/m,
• temperatura: 1000-1200°C,
• tempo di trattamento: 10 min-120 min.
Il processo termico summenzionato causa la formazione di due micro-cavità (“micro-voids†) 12 in corrispondenza di porzioni terminali 10a e 10b, opposte tra loro lungo la direzione Z, di ciascuna cavità 10. Nella vista in sezione di figura 7, queste micro-cavità 12 sono illustrate di forma sostanzialmente ovale, tuttavia esse possono assumere forme non perfettamente ovali. È importante notare che la formazione delle micro-cavità 12 avviene sempre in corrispondenza delle porzioni terminali 10a e 10b delle cavità 10, e non in altre porzioni delle regioni di riempimento 9. In questo modo, la cavità 10 e le microcavità 12 concorrono a realizzare un’unica cavità (o macrocavità) interna a ciascuna trincea 8 e completamente circondata dalla regione di riempimento 9. La formazione delle micro-cavità 12 à ̈ stata verificata dalla Richiedente ed à ̈ dovuta a fenomeni di mobilità superficiale degli atomi di silicio in corrispondenza dell’interfaccia tra la cavità 10 e il relativo strato di riempimento 9 che circonda la cavità 10 durante la fase di trattamento termico, e a fasi di assestamento del reticolo cristallino della regione di riempimento 9 che avvengono sempre durante la stessa fase di trattamento termico.
Il processo di crescita epitassiale descritto con riferimento alla figura 4 avviene anche in corrispondenza della superficie 4 esposta, la quale, a fine processo, presenta un caratteristico strato orizzontale (estendentesi sul piano XY) di di silicio tipo P con solchi (″groove″) localizzati in corrispondenza dell’apertura delle trincee 8, ora parzialmente riempite ed occluse. Lo strato (indicato con 9a’) di silicio epitassiale P che si estende sulla superficie 4, à ̈ presente anche alla periferia del dispositivo (non mostrata) dove non sono presenti trincee (o colonne) 8. In tal caso, lo strato di silicio epitassiale 9a’ à ̈ vantaggiosamente utilizzabile come strato di anello della struttura di bordo del dispositivo che si intende realizzare.
In alternativa, qualora sia richiesta una superficie planare, la struttura di figura 7 viene sottoposta ad una fase di planarizzazione, ad esempio tramite CMP (Chemical Mechanical Polishing), in modo da scoprire la superficie 4 della fetta, come mostrato in figura 8.
È quindi possibile procedere con fasi, di per sé note, di fabbricazione di un dispositivo elettronico che include la struttura a colonne, o trincee parzialmente riempite, appena descritta. Queste ulteriori fasi non sono di per sé oggetto della presente invenzione. Nel seguito, tuttavia, verranno descritti alcuni esempi di realizzazione di dispositivi di potenza basati sulla struttura con trincee a bilanciamento di carica ottenute secondo quanto descritto precedentemente, con riferimento alle figure 1-8, ovvero dopo la planarizzazione della fetta 1.
In particolare, la profondità delle trincee 8, a parità di spessore dello strato epitassiale 3, determina la classe di tensione del dispositivo finale: per esempio trincee 8 (e quindi regioni di riempimento 9) aventi una profondità pari a 5 µm consentono di ottenere dispositivi in grado di sopportare tensioni fino a 100 V, mentre trincee 8 aventi una profondità pari a 30 µm consentono di ottenere dispositivi in grado di sopportare tensioni fino a 600 V. In generale, le soluzioni qui descritte consentono di ottenere dispositivi con tensioni di rottura comprese fra 50 e 2000 V.
Le figure 9-13 rappresentano solo una porzione superficiale della fetta 1, contenente in modo esemplificativo due strisce, ed evidenziata in figura 8 con un rettangolo 15 in linea tratteggiata.
Inizialmente, in modo non mostrato, una regione di bordo del dispositivo viene realizzata lungo il perimetro del dispositivo, in modo di per sé noto.
Quindi, in area attiva, viene dapprima cresciuto termicamente uno strato di ossido 16 (ossido di “gate†), di spessore compreso ad esempio tra 20 nm e 150 nm e quindi viene depositato uno strato di polisilicio 17 di spessore compreso ad esempio tra 200 e 700 nm. Gli strati di polisilicio 17 e di ossido 16 vengono attaccati tramite una maschera di resist, ad esempio allineata mediante opportuna tecnica di zero layer, in modo da formare aperture 18 sovrastanti le regioni di riempimento 9, chiamate anche colonne 9 (figure 9 e 10). In alternativa, lo strato di ossido può anche non essere attaccato e gli impianti successivi vengono effettuati attraverso tale strato di ossido.
Utilizzando le aperture 18 viene effettuato un impianto di “body†; in particolare viene impiantato boro con una dose di impianto compresa tra 1·e13 e 1·e14 atomi/cm2 ed energia compresa fra 80 e 200 keV. Dopo l'esecuzione di un processo termico di diffusione, si ottiene la struttura di figura 11, nella quale le regioni di body di tipo P+ sono indicate con il numero di riferimento 19.
Quindi, figura 12, mediante una maschera, non mostrata, viene effettuato un impianto di body profondo (“deep body implant†); in particolare viene impiantato boro con una dose di impianto compresa tra 5·e14 e 5·e15 atomi/cm2 ed energia compresa fra 80 e 300 keV. Dopo l'esecuzione di un processo termico di attivazione, si ottiene la struttura di figura 12, nella quale le regioni di deep body di tipo P++ sono indicate con il numero di riferimento 20.
In seguito, figura 13, mediante una maschera, non mostrata, viene effettuato un impianto di sorgente; in particolare viene impiantato fosforo o arsenico con una dose di impianto compresa tra 5·e14 e 5·e15 atomi/cm2 ed energia compresa fra 60 e 200 keV, in modo da formare regioni di sorgente 21 all'interno delle regioni di body 19. Viene quindi depositato uno strato di dielettrico intermedio 22 con spessore compreso fra 500 nm e 1 µm e viene eseguito un processo termico di attivazione. Quindi vengono aperti i contatti, ottenendo la struttura di figura 13. Il processo di attacco dello strato di dielettrico intermedio 22 può essere interamente dry o avere una prima parte in umido e una seconda parte dry.
Successivamente, mediante processo di sputtering, viene realizzata la metallizzazione del fronte della fetta 1. Si ottiene quindi uno strato metallico 26, il cui spessore dipende dalla portata in corrente da garantire al dispositivo (figura 14, in cui l’intera porzione della fetta 1, lavorata secondo le fasi delle figure 9-13, à ̈ mostrata).
Il processo prosegue con fasi finali note, includenti l’attacco dello strato metallico 26, la deposizione di uno strato di passivazione e una successiva fase di mascheratura ed attacco dello strato di passivazione.
Infine segue il processo di finitura del lato retro della fetta 1.
La figura 15 mostra una variante della struttura di figura 14, in cui le colonne 9 si estendono per tutto lo spessore dello strato epitassiale 3 e terminano inferiormente all'interno del substrato 2.
La figura 16 mostra una ulteriore variante della struttura di figura 14, in cui uno strato tampone o ″buffer″ 30 di tipo N e resistività compresa tra 100 mΩcm e 5 Ωcm e si estende fra il substrato 2 e lo strato epitassiale 3. In questo caso, le colonne 9 terminano all'interno dello strato buffer 30.
I dispositivi elettronici delle figure 14-16 sono di tipo planare; tuttavia, risulta evidente che il procedimento di fabbricazione secondo la presente invenzione si applica in modo analogo a dispositivi elettronici di tipo “trench gate†.
La figura 17 mostra, a titolo esemplificativo, un dispositivo trench gate 29 provvisto di una pluralità di trincee 8 che si estendono tra regioni di porta 35 adiacenti, in cui ciascuna trincea 8 à ̈ provvista di una rispettiva regione di riempimento 9 ottenuta secondo il procedimento della presente invenzione e presenta una rispettiva cavità interna 10 e micro-cavità 12 formanti un unica regione di vuoto completamente circondata dalla rispettiva regione di riempimento 9. Il dispositivo trench gate 29 presenta inoltre, in modo di per sé noto, non oggetto della presente invenzione e dunque qui non descritto in dettaglio, regioni di polarizzazione di porta 32, regioni di isolamento di porta 34 e una metallizzazione superiore 36.
I vantaggi del trovato secondo la presente invenzione, e del relativo procedimento di fabbricazione, emergono in maniera evidente dalla descrizione precedente.
Il metodo descritto secondo la presente invenzione consente di realizzare trincee profonde drogate per dispositivi elettronici di potenza in modo rapido (in una unica fase di fabbricazione e utilizzando un’unica attrezzatura) ed economico. Inoltre si evitano problemi di stress indotti da riempimenti delle trincee con dielettrici e si evita il riscorso all’impiantazione ionica per drogare, con due angoli opposti molto piccoli rispetto alla verticale, la parete interna delle trincee per la formazione della supergiunzione.
Inoltre, secondo la presente invenzione, il processo di riempimento e drogaggio delle trincee à ̈ altamente ripetibile in quanto si evitano problemi legati alla formazione casuale di una pluralità di micro cavità interne alle trincee.
Inoltre il processo descritto presenta una particolare semplicità realizzativa, rispetto ai processi che richiedono una pluralità di fasi di crescita epitassiale, e quindi consente di ridurre il tempo di ciclo. Ciò fa sì che i costi produttivi dei dispositivi siano notevolmente inferiori rispetto a quelli ottenibili con i processi noti.
Rispetto ai processi che richiedono una pluralità di fasi di crescita epitassiale, il processo descritto consente inoltre di ottenere uno strato epitassiale di migliore qualità, con difettosità ridotta.
Con il processo descritto, à ̈ possibile realizzare dispositivi di diverse classi di tensione (dalle medie tensioni, 50-100 V, fino a 1000-2000 V) variando unicamente la profondità delle trincee, e quindi a sostanziale parità di costi.
Inoltre, esso consente di ottenere miglioramenti delle prestazioni in quanto à ̈ possibile aumentare la densità delle strisce (riducendo ulteriormente la resistività dell’epitassia) variando opportunamente il processo di riempimento epitassiale.
Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
Ad esempio, anche se il processo descritto fa riferimento ad una fetta di tipo N dotata di colonne di tipo P, Ã ̈ possibile ottenere strutture duali, in cui una fetta di tipo P alloggia colonne di tipo N. In questo caso, la fase di crescita epitassiale per formare le regioni di riempimento 9 delle trincee 8 include immettere nella camera di crescita agenti droganti di tipo N.
Il metodo secondo la presente invenzione à ̈ applicabile alla fabbricazione di generici dispositivi di potenza (quali ad esempio diodi, transistori MOSFET, transistori IGBT, transistori bipolare, ecc.) con tensioni di rottura nell’intervallo compreso tra circa 50 V e 2000 V.

Claims (23)

  1. RIVENDICAZIONI 1. Procedimento di fabbricazione di un dispositivo semiconduttore di potenza, comprendente le fasi di: - formare uno scavo (8) in un corpo semiconduttore (1) avente un primo tipo di conducibilità; - riempire parzialmente detto scavo (8) con materiale semiconduttore tramite crescita epitassiale in modo da ottenere una prima colonna (9) avente un secondo tipo di conducibilità e presentante una cavità (10, 12) interna, caratterizzato dal fatto che detta crescita epitassiale include alimentare (“supply†) contemporaneamente un gas contenente ioni droganti di detto secondo tipo di conducibilità, un gas alogenuro, e un gas contenente atomi di detto materiale semiconduttore, in modo tale che il rapporto (R, R2) tra detto gas alogenuro e detto gas contenente atomi di detto materiale semiconduttore sia un valore da 3.5 a 5.5.
  2. 2. Procedimento secondo la rivendicazione 1, in cui detto materiale semiconduttore à ̈ silicio (Si).
  3. 3. Procedimento secondo la rivendicazione 2, in cui detto gas contenente atomi di detto materiale semiconduttore à ̈ diclorosilano (SiH2Cl2) e detto gas alogenuro à ̈ acido cloridrico (HCl).
  4. 4. Procedimento secondo la rivendicazione 3, in cui il diclorosilano e l’acido cloridrico vengono alimentati secondo rispettivi flussi costanti, il flusso del diclorosilano essendo compreso tra circa 100 sccm e 250 sccm ed il flusso dell’acido cloridrico essendo compreso tra circa 400 sccm e 900 sccm.
  5. 5. Procedimento secondo la rivendicazione 4, in cui il flusso di diclorosilano à ̈ pari a circa 110 sccm.
  6. 6. Procedimento secondo la rivendicazione 4 o 5 in cui il flusso dell’acido cloridrico à ̈ pari a circa 506 sccm.
  7. 7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui dette fasi di alimentare contemporaneamente il gas contenente atomi di detto materiale semiconduttore e il gas alogenuro sono eseguite in un ambiente a temperatura compresa tra 1000°C e 1050°C.
  8. 8. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui dette fasi di alimentare contemporaneamente il gas contenente atomi di detto materiale semiconduttore e il gas alogenuro sono eseguite in un ambiente a pressione compresa tra 40 e 70 Torr.
  9. 9. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui dette fasi di alimentare contemporaneamente il gas contenente atomi di detto materiale semiconduttore e il gas alogenuro sono eseguite in presenza di un gas vettore (“carrier gas†).
  10. 10. Procedimento secondo qualsiasi delle rivendicazioni precedenti, in cui detta fase di alimentare un gas contenente ioni droganti comprende alimentare diborano.
  11. 11. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre, dopo detta fase di crescita epitassiale, la fase di eseguire un primo trattamento termico di detto corpo semiconduttore (1) ad una temperatura compresa tra 1000°C e 1200°C, in un ambiente saturo di un gas inerte.
  12. 12. Procedimento secondo la rivendicazione 11, in cui detto gas inerte à ̈ scelto tra azoto (N2), idrogeno (H2), elio (He), argon (Ar).
  13. 13. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui detta fase di formare uno scavo (8) comprende coprire detto corpo semiconduttore (1) con una maschera (5) e attaccare regioni selettive di detto corpo semiconduttore (1) non protette da detta maschera (5), detta fase di riempire detto scavo (8) essendo eseguita in assenza di detta maschera hard (5).
  14. 14. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui detto corpo semiconduttore (1) presenta una superficie (4), detta formare uno scavo (8) includendo formare lo scavo (8) a partire da detta superficie (4), detta fase di crescita epitassiale essendo seguita da una fase di pulizia chimico-meccanica (“chemical-mechanical polishing†- CMP) di porzioni superficiali (9a) di detto materiale semiconduttore (9) estendentisi al di sopra di detta superficie (4).
  15. 15. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui detta fase di formare uno scavo (8) comprende una fase di attacco a secco di detto corpo semiconduttore (1) tramite una miscela di SF6/HBr/O2.
  16. 16. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente, dopo detta fase di formare uno scavo (8) e prima di detta fase di crescita epitassiale, effettuare una operazione di lavaggio ed un secondo trattamento termico.
  17. 17. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre le fasi di: formare almeno una seconda colonna (9) analoga a detta prima colonna (9) e distanziata da detta prima colonna (9); formare regioni di porta isolate (16, 17, 25) al di sopra di detto corpo semiconduttore (1), fra la prima e la seconda colonna; impiantare regioni di body (19) di detto secondo tipo di conducibilità in detto corpo di materiale semiconduttore, dette regioni di body essendo allineate a, ed avendo livello di drogaggio maggiore di, dette prima e seconda colonna (9); formare regioni di sorgente (21) di detto primo tipo di conducibilità all'interno di dette regioni di body (19); e formare regioni di contatto metalliche (26) in contatto elettrico con dette regioni di body (19) e dette regioni di sorgente (21).
  18. 18. Dispositivo a semiconduttore di potenza, comprendente: un corpo semiconduttore (1) avente un primo tipo di conducibilità presentante una superficie (4) estendentesi su un piano orizzontale (XY); uno scavo (8) in detto corpo semiconduttore; una prima colonna (9), includente una regione di materiale semiconduttore estendentesi in corrispondenza di pareti laterali (8b) e di un fondo (8a) di detto scavo (8), detta regione di materiale semiconduttore alloggiando ioni droganti di un secondo tipo di conducibilità, caratterizzato dal fatto che detta prima colonna (9) include inoltre una singola cavità (10, 12) completamente circondata da detta regione di materiale semiconduttore ed avente, in vista in sezione laterale, una estensione principale sostanzialmente allineata con una direzione verticale (Z) ortogonale a detto piano orizzontale (XY).
  19. 19. Dispositivo secondo la rivendicazione 18, in cui detto materiale semiconduttore à ̈ silicio (Si).
  20. 20. Dispositivo secondo la rivendicazione 18 o 19, in cui detta cavità (10, 12) include una regione cava (“void region†) principale (10) e regioni cave secondarie (12) estendentisi a capi opposti, lungo detta direzione verticale (Z), della regione cava principale (10), le regioni cave secondarie essendo in collegamento fluidico con la regione cava principale.
  21. 21. Dispositivo secondo una qualsiasi delle rivendicazioni 18-20, in cui detta prima colonna (9) presenta una larghezza compresa fra 0,8 e 3.5 µm, profondità compresa fra 20 e 60 µm.
  22. 22. Dispositivo secondo una qualsiasi delle rivendicazioni 18-21, comprendente inoltre: almeno una seconda colonna (9), analoga a detta prima colonna, e distanziata da detta prima colonna (9); regioni di porta isolate (16, 17, 25) estendentisi al di sopra di detto corpo semiconduttore (1), fra dette prima e seconda colonna; regioni di body (19) di detto secondo tipo di conducibilità estendentisi in detto corpo semiconduttore (1), dette regioni di body (19) essendo allineate a ed avendo livello di drogaggio maggiore di dette colonne (9); regioni di sorgente (21) di detto primo tipo di conducibilità estendentisi all'interno di dette regioni di body (19); e regioni di contatto metalliche (26) estendentisi al di sopra di detto corpo semiconduttore (1) e di dette regioni di porta isolate (16, 17, 25) e in contatto elettrico con dette regioni di body e dette regioni di sorgente.
  23. 23. Dispositivo secondo una qualsiasi delle rivendicazioni 17-20, comprendente una pluralità di colonne (9) analoghe a detta prima colonna (9), in cui la distanza tra due colonne (9) adiacenti lungo una direzione parallela al piano orizzontale (XY) à ̈ compresa tra 2 e 10 µm.
IT000410A 2013-05-22 2013-05-22 Dispositivo di potenza a supergiunzione e relativo procedimento di fabbricazione ITTO20130410A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT000410A ITTO20130410A1 (it) 2013-05-22 2013-05-22 Dispositivo di potenza a supergiunzione e relativo procedimento di fabbricazione
US14/283,045 US9324803B2 (en) 2013-05-22 2014-05-20 Superjunction power device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000410A ITTO20130410A1 (it) 2013-05-22 2013-05-22 Dispositivo di potenza a supergiunzione e relativo procedimento di fabbricazione

Publications (1)

Publication Number Publication Date
ITTO20130410A1 true ITTO20130410A1 (it) 2014-11-23

Family

ID=48877452

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000410A ITTO20130410A1 (it) 2013-05-22 2013-05-22 Dispositivo di potenza a supergiunzione e relativo procedimento di fabbricazione

Country Status (2)

Country Link
US (1) US9324803B2 (it)
IT (1) ITTO20130410A1 (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016163004A (ja) * 2015-03-05 2016-09-05 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017050423A (ja) * 2015-09-02 2017-03-09 株式会社東芝 半導体装置の製造方法
JP2017054958A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072398A1 (en) * 2005-09-29 2007-03-29 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment
US20110244664A1 (en) * 2010-03-31 2011-10-06 Liu Jiquan Method of manufacturing superjunction structure
WO2012020290A2 (en) * 2010-07-26 2012-02-16 Stmicroelectronics S.R.L. Process for filling deep trenches in a semiconductor material body, and semiconductor device resulting from the same process

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228719B1 (en) 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
EP1009036B1 (en) 1998-12-09 2007-09-19 STMicroelectronics S.r.l. High-voltage MOS-gated power device, and related manufacturing process
EP1011146B1 (en) 1998-12-09 2006-03-08 STMicroelectronics S.r.l. Method of manufacturing an integrated edge structure for high voltage semiconductor devices
EP1160873A1 (en) 2000-05-19 2001-12-05 STMicroelectronics S.r.l. MOS technology power device
JP5072221B2 (ja) * 2005-12-26 2012-11-14 株式会社東芝 半導体装置及びその製造方法
CN101461066A (zh) 2006-04-11 2009-06-17 意法半导体股份有限公司 用于制造半导体功率器件的工艺及相应器件
US7944018B2 (en) 2006-08-14 2011-05-17 Icemos Technology Ltd. Semiconductor devices with sealed, unlined trenches and methods of forming same
JP2011142269A (ja) * 2010-01-08 2011-07-21 Toshiba Corp 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072398A1 (en) * 2005-09-29 2007-03-29 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment
US20110244664A1 (en) * 2010-03-31 2011-10-06 Liu Jiquan Method of manufacturing superjunction structure
WO2012020290A2 (en) * 2010-07-26 2012-02-16 Stmicroelectronics S.R.L. Process for filling deep trenches in a semiconductor material body, and semiconductor device resulting from the same process

Also Published As

Publication number Publication date
US9324803B2 (en) 2016-04-26
US20140346588A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
CN103824777B (zh) 使用经掺杂的凸起源极和漏极区的源极和漏极掺杂
CN104051266B (zh) 用于鳍式场效应晶体管的鳍形状及其形成方法
KR101511423B1 (ko) ＦｉｎＦＥＴ들 및 이를 형성하기 위한 방법들
US10141431B1 (en) Epitaxy source/drain regions of FinFETs and method forming same
CN104733529B (zh) 半导体器件的鳍结构
KR100855977B1 (ko) 반도체 소자 및 그 제조방법
TWI785126B (zh) 半導體裝置結構及其形成方法
KR20160051512A (ko) 소스/드레인 클래딩을 갖는 ＦｉｎＦＥＴｓ
US9099321B2 (en) Method for fabricating power semiconductor device
KR20150114931A (ko) 반도체 소자의 소스/드레인 구조
TWI509710B (zh) 具有改良之閘極高度均勻性的半導體裝置及其製造方法
TWI662606B (zh) 半導體裝置及其形成方法
JP2008535213A (ja) 埋込みドープ領域を有する半導体デバイスの製造方法
CN108987253A (zh) 半导体装置的形成方法
CN106449405B (zh) 半导体结构的形成方法
ITTO20130410A1 (it) Dispositivo di potenza a supergiunzione e relativo procedimento di fabbricazione
US20190172949A1 (en) Fabricating method of fin structure with tensile stress and complementary finfet structure
US20140213023A1 (en) Method for fabricating power semiconductor device
ITTO20000319A1 (it) Procedimento per la fabbricazione di strutture di giunzione a sacche profonde.
US9431286B1 (en) Deep trench with self-aligned sinker
CN108615731A (zh) 一种半导体器件及其制造方法
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
CN109216256B (zh) 沟槽隔离结构及其制造方法
TWI460823B (zh) 製造溝槽式金屬氧化物半導體場效電晶體的方法
TWI741847B (zh) 積體晶片以及形成隔離結構的方法