ITTO20101080A1 - Dispositivo elettronico a semiconduttore provvisto di un elemento isolatore galvanico integrato, e relativo procedimento di assemblaggio - Google Patents

Dispositivo elettronico a semiconduttore provvisto di un elemento isolatore galvanico integrato, e relativo procedimento di assemblaggio Download PDF

Info

Publication number
ITTO20101080A1
ITTO20101080A1 IT001080A ITTO20101080A ITTO20101080A1 IT TO20101080 A1 ITTO20101080 A1 IT TO20101080A1 IT 001080 A IT001080 A IT 001080A IT TO20101080 A ITTO20101080 A IT TO20101080A IT TO20101080 A1 ITTO20101080 A1 IT TO20101080A1
Authority
IT
Italy
Prior art keywords
inductive element
electronic circuit
plate
transformer
transformer substrate
Prior art date
Application number
IT001080A
Other languages
English (en)
Inventor
Antonello Santangelo
Santo Alessandro Smerzi
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITTO2010A001080A priority Critical patent/IT1404038B1/it
Priority to US13/338,733 priority patent/US8592944B2/en
Publication of ITTO20101080A1 publication Critical patent/ITTO20101080A1/it
Application granted granted Critical
Publication of IT1404038B1 publication Critical patent/IT1404038B1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

DESCRIZIONE
“DISPOSITIVO ELETTRONICO A SEMICONDUTTORE PROVVISTO DI UN ELEMENTO ISOLATORE GALVANICO INTEGRATO, E RELATIVO PROCEDIMENTO DI ASSEMBLAGGIOâ€
La presente invenzione à ̈ relativa ad un dispositivo elettronico a semiconduttore provvisto di un elemento isolatore galvanico integrato, in particolare per il trasferimento isolato di segnali di dati e/o di potenza tra due circuiti elettronici integrati, e ad un relativo procedimento di assemblaggio.
Come noto, in numerose applicazioni elettroniche à ̈ richiesto il trasferimento di segnali, che trasportano una qualche forma di informazione, o di potenza o energia elettrica, tra due distinti circuiti elettrici/elettronici, senza che tra questi ultimi sia presente una qualunque connessione elettrica mediante conduttori metallici (ovvero senza che si verifichi un passaggio di corrente elettrica attraverso un percorso di collegamento ohmico); in altre parole, à ̈ richiesto che i due distinti circuiti elettronici comunichino senza contatto, essendo “galvanicamente†isolati.
Ad esempio, un isolamento galvanico à ̈ comunemente richiesto in apparecchiature medicali (ad esempio per proteggere gli utenti da scariche elettriche), in applicazioni di automazione industriale (ad esempio, per la separazione delle parti operanti ad alta tensione/potenza da quelle di controllo, o per prevenire “ground-loop†distruttivi nel caso di interconnessioni a differenti potenziali di massa), o in applicazioni automotive (ad esempio nella realizzazione di motori elettrici per veicoli ibridi) o di elettronica di consumo (ad esempio nella realizzazione di convertitori AC/DC o DC/DC isolati).
Uno dei due circuiti elettronici, ed in particolare le relative porzioni conduttrici al potenziale di riferimento, possono trovarsi ad un potenziale anche molto diverso rispetto alle corrispondenti porzioni del secondo circuito elettronico. Questa differenza di potenziale può anche essere variabile, e ciò impedisce l’utilizzo di un unico conduttore comune rispetto al quale riferire i segnali. In definitiva, esistono applicazioni che devono garantire un isolamento tra due circuiti elettronici (anche per tensioni fino a qualche kV), che non può essere risolto con schemi di tipo “level shifter†, in quanto non si otterrebbe in tal modo un completo isolamento e diventerebbe inoltre difficile e costoso realizzare componenti a semiconduttore con tensioni di lavoro così elevate.
Numerose soluzioni sono state proposte per la realizzazione di isolatori galvanici in tecnologia integrata (ovvero, mediante l’utilizzo delle tecniche di fabbricazione dell’industria dei semiconduttori o, complessivamente, della microelettronica); in generale, gli isolatori galvanici integrati sono ad oggi divisi in tre classi principali, a seconda del principio operativo utilizzato.
Una prima classe include gli optoaccoppiatori, che prevedono la trasmissione di segnali mediante l’utilizzo di una radiazione luminosa attraverso un mezzo ad essa trasparente, ed in particolare l’utilizzo di una coppia LED-fototransistore per effettuare una doppia conversione elettro-ottica, in trasmissione e ricezione. I problemi principali legati a tale classe di isolatori sono dovuti alla bassa efficienza del processo di fabbricazione ed alla limitata velocità di trasferimento dati (cosiddetto ″bit rate″) raggiungibile, data dalla conversione di segnale, sopra menzionata, dal dominio ottico a quello elettrico e viceversa; inoltre, à ̈ noto che in generale le prestazioni degli optoaccoppiatori sono destinate a degradare nel tempo.
Ad una seconda classe appartengono gli isolatori ad accoppiamento capacitivo, in cui l’isolamento galvanico à ̈ garantito dalla presenza di un opportuno dielettrico interposto tra due conduttori (che realizzano le armature di un condensatore). Gli isolatori ad accoppiamento capacitivo, pur consentendo di raggiungere elevate velocità di trasferimento, sono limitati da una ridotta immunità ai transitori di tensione (cosiddetti dV/dt), che si verificano ad esempio quando la differenza di potenziale tra i due circuiti elettronici da isolare varia in maniera repentina; tali transitori provocano la generazione di elevate correnti potenzialmente distruttive. Inoltre, questa tipologia di isolatori non consente di trasferire il contenuto in corrente continua dei segnali, ed in particolare non consente il trasferimento di potenza elettrica.
La terza classe comprende isolatori che prevedono l’utilizzo di campi magnetici variabili per il trasferimento di segnali, ed in particolare l’utilizzo di un accoppiamento di tipo induttivo, o magnetico.
All’interno di tale classe, vi sono ad esempio gli isolatori basati sull’effetto GMR (Giant Magneto-Resistance). In tali isolatori, un primo circuito realizza una spira pilotata da un generatore, la cui corrente rappresenta il segnale da trasferire (ad esempio mediante opportune modulazioni), per generare un campo magnetico variabile. Tale campo magnetico modula la resistenza di sensori magnetoresistivi presenti su un secondo circuito, che deve essere isolato rispetto al primo. La variazione della resistenza dei sensori magnetoresistivi, opportunamente disposti in una configurazione circuitale a ponte, produce una tensione che riproduce il segnale trasmesso. L’isolamento galvanico viene assicurato dal materiale isolante che separa fisicamente i due circuiti.
Altri isolatori, basati sull’accoppiamento induttivo, utilizzano un trasformatore, per implementare la trasmissione isolata dei segnali tra un primo ed un secondo circuito elettronico. In generale, tali isolatori prevedono l’utilizzo di due bobine, o spire, di materiale conduttivo, ad esempio metallico, disposte in prossimità tra di loro e separate da un opportuno mezzo dielettrico; tali bobine realizzano gli avvolgimenti primario e secondario di un trasformatore, per il trasferimento isolato di segnali di dati e/o di potenza.
Vantaggiosamente, essendo un sistema intrinsecamente simmetrico, un trasformatore può essere utilizzato in maniera inversa per trasferire informazione dall’avvolgimento secondario all’avvolgimento primario, consentendo pertanto la realizzazione di un sistema bidirezionale. Inoltre, gli isolatori galvanici basati sull’accoppiamento induttivo consentono di ottenere elevate velocità di trasferimento, mantenendo un’elevata insensibilità ai transitori di modo comune.
Varie soluzioni sono state ad oggi proposte per la realizzazione integrata di trasformatori per isolamento galvanico.
Ad esempio, US 7,064,442 e US 2008/0179963 descrivono rispettivi dispositivi elettronici, comprendenti in generale, e come schematizzato in figura 1, un primo ed un secondo circuito elettronico integrato (IC – Integrated Circuit) 2, 3 (aventi funzioni rispettivamente di “trasmettitore†e “ricevitore†dei segnali da trasferire), integranti rispettivi componenti elettronici, realizzati rispettivamente in una prima ed in una seconda piastrina (die) 4, 5 di materiale semiconduttore; ed inoltre un trasformatore 6, interamente integrato in una terza piastrina 7, anch’essa di materiale semiconduttore, ad esempio silicio, interposta tra le piastrine 4, 5 del primo e del secondo circuito elettronico integrato 2, 3, in modo da realizzare l’isolamento galvanico richiesto tra i circuiti stessi. La prima, la seconda e la terza piastrina 4, 5, 7 sono assemblate all’interno di uno stesso contenitore o incapsulamento (package), indicato schematicamente con 8, ed opportune strutture di collegamento elettrico 9 sono previste, ad esempio con tecniche di wire bonding (ovvero con l’utilizzo di fili di collegamento), tra un avvolgimento primario 6a del trasformatore 6 ed il primo circuito elettronico integrato 2, e tra un avvolgimento secondario 6b dello stesso trasformatore 6 ed il secondo circuito elettronico integrato 3.
Il trasformatore 6 può essere realizzato nella relativa terza piastrina 7, con un processo “verticale†, al termine del quale cioà ̈ gli avvolgimenti primario 6a e secondario 6b sono separati verticalmente da un opportuno strato dielettrico; o con un processo “orizzontale†, al termine del quale cioà ̈ le porzioni conduttive che definiscono sia l’avvolgimento primario 6a che l’avvolgimento secondario 6b sono realizzate sulla stessa superficie di uno strato dielettrico. Quest’ultima soluzione può essere tuttavia svantaggiosa, in quanto l’isolamento tra gli avvolgimenti primario e secondario del trasformatore deve essere in tal caso garantito non soltanto attraverso lo spessore dello strato dielettrico, ma anche sulla superficie dello stesso strato dielettrico.
In generale, la suddetta soluzione per la realizzazione del trasformatore di isolamento galvanico presenta alcuni inconvenienti legati alla necessità di prevedere complesse strutture di collegamento elettrico 9 per la connessione elettrica delle diverse parti distinte di cui sono composti i relativi dispositivi elettronici, ed inoltre legati all’occupazione di area all’interno del package.
Un’ulteriore soluzione di tipo noto per la realizzazione di un trasformatore come isolatore galvanico, prevede l’utilizzo di due sole piastrine di materiale semiconduttore, come schematicamente illustrato nella figura 2.
In particolare, in una prima piastrina, nuovamente indicata con 4, viene realizzato il primo circuito elettronico integrato 2, ad esempio avente funzione di trasmettitore dei segnali da trasferire; in una seconda piastrina 5, disposta in modo da essere fisicamente distinta ed isolata dalla prima, a meno di opportuni collegamenti elettrici (ad esempio realizzati con la tecnica del wire bonding), vengono invece realizzati sia il secondo circuito elettronico integrato 3, avente funzioni di ricevitore, che il trasformatore 6, atto a realizzare l’isolamento galvanico tra il primo ed il secondo circuito elettronico integrato 2, 3. La prima e la seconda piastrina 4, 5 sono convenientemente assemblate all’interno di un unico package.
In maggiore dettaglio, il secondo circuito elettronico integrato 3 (mostrato schematicamente in figura 2, come comprendente una pluralità di regioni drogate 3a) viene realizzato con tecniche standard di fabbricazione (ad esempio di tipo CMOS, cosiddette di “baseline CMOS processing†, o di tipo DMOS) in uno strato strutturale 10 della seconda piastrina 5. Al di sopra dello strato strutturale 10 à ̈ presente uno strato di passivazione 11, di materiale dielettrico, all’interno del quale sono realizzati vari livelli di metallizzazione, di cui la figura 2 mostra a titolo di esempio soltanto uno strato di metallizzazione inferiore 12 (disposto in prossimità dello strato strutturale 10), ed uno strato di metallizzazione superiore 13 (disposto a distanza dello stesso strato strutturale 10).
Tali livelli di metallizzazione, opportunamente collegati verticalmente tra loro, ove necessario, realizzano collegamenti elettrici verso il secondo circuito elettronico integrato 3. Inoltre, porzioni dello strato di metallizzazione superiore 13, opportunamente conformate a bobina, realizzano l’avvolgimento secondario 6b del trasformatore 6.
Al di sopra dello strato di metallizzazione superiore 13 e dello strato di passivazione 11 à ̈ inoltre disposto uno strato isolante 14, di materiale dielettrico, ad esempio Poliammide, avente un dato spessore, sulla cui superficie esterna (non a contatto degli strati sottostanti) à ̈ realizzato l’avvolgimento primario 6a dello stesso trasformatore 6, verticalmente in corrispondenza dell’avvolgimento secondario 6b, ad esempio con tecniche di deposizione di uno strato conduttivo (quale ad esempio l’oro). Tale avvolgimento primario 6a à ̈ collegato elettricamente al primo circuito elettronico integrato 2 nella prima piastrina 4, mediante strutture di collegamento elettrico 9, ad esempio includenti fili di collegamento.
Il suddetto strato isolante 14 viene deposto al di sopra dello strato di passivazione 11, ad esempio con tecniche di deposizione da precursore liquido; inoltre, lo strato isolante 14 viene opportunamente rimosso in corrispondenza dei contatti elettrici verso il secondo circuito elettronico integrato 3, così da consentirne il collegamento elettrico verso l’esterno, mediante opportuni elementi di collegamento 15 (ad esempio nuovamente con la tecnica del wire bonding).
Pur presentando alcuni vantaggi specifici, ad esempio in termini di una riduzione degli ingombri e della complessità dei collegamenti elettrici, anche tale soluzione non à ̈ esente da svantaggi, alcuni dei quali affliggono in generale le realizzazioni note sino ad ora proposte.
In particolare, la realizzazione del trasformatore 6 richiede opportune fasi di post-lavorazione, cosiddette di post-processing, che vengono eseguite al di sopra dello strato strutturale 10 in cui à ̈ già stato realizzato, in questo caso, il secondo circuito elettronico integrato 3; tali lavorazioni possono pertanto arrecare danni al sottostante circuito integrato, ad esempio a causa dei cicli termici ad esse associate, ed in generale comportano un aumento della complessità e dei costi realizzativi dei risultanti dispositivi elettronici.
Inoltre, le caratteristiche di isolamento galvanico del trasformatore 6 sono legate in questo caso alle caratteristiche intrinseche e geometriche dello strato isolante 14, fisicamente interposto tra gli avvolgimenti primario e secondario 6a, 6b dello stesso trasformatore 6. Tuttavia, le tecniche di post-processing consentono di realizzare spessori di materiale isolante non superiori ad una data soglia (ad esempio, avente un valore tipico non superiore a 20 Î1⁄4m), venendosi dunque così a costituire un limite ben preciso per la massima tensione di isolamento raggiungibile.
Un’ulteriore soluzione per la realizzazione di un isolamento galvanico tra due circuiti integrati di un dispositivo elettronico, proposta dalla stessa richiedente e descritta ad esempio in EP-A-1 990 914, prevede l’utilizzo di opportune tecniche di modulazionedemodulazione per trasmettere un segnale a radio frequenza da una prima micro-antenna posta su un primo circuito integrato, verso una seconda micro-antenna posizionata su un secondo circuito integrato. I due circuiti integrati, e le rispettive micro-antenne, sono realizzati in rispettivi die di materiale semiconduttore, che possono essere posizionati uno sull’altro all’interno di uno stesso package, in modo tale da consentire la comunicazione tra le stesse micro-antenne.
Tale soluzione consente di ottenere elevate velocità di trasferimento, con ridotti costi e complessità realizzativi; tuttavia, i segnali trasferiti possono talvolta risultare deboli, a causa delle perdite indotte dai substrati dei suddetti die, che si vengono a frapporre tra le micro-antenne. Inoltre, le tecniche di modulazione/demodulazione utilizzate richiedono l’utilizzo di circuiti di trasmissione/ricezione dedicati, comportando un aumento della complessità circuitale.
Scopo della presente invenzione à ̈ quindi quello di fornire un isolatore galvanico integrato, che consenta, almeno in parte, di risolvere i problemi delle strutture note, ed in particolare non richieda, per la sua realizzazione, fasi di post-lavorazione dei circuiti elettronici integrati di cui realizza l’isolamento galvanico.
Secondo la presente invenzione vengono forniti un dispositivo elettronico, provvisto di un elemento isolatore galvanico integrato, ed un relativo procedimento di assemblaggio, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- le figure 1 e 2 mostrano schematicamente realizzazioni note di isolatori galvanici integrati;
- le figure 3 e 4 mostrano viste schematiche dall’alto di un elemento isolatore galvanico e di un dispositivo elettronico incorporante tale elemento isolatore galvanico, secondo un aspetto della presente invenzione;
- la figura 5 mostra una sezione schematica del dispositivo elettronico di figura 4, dopo l’incapsulamento in un relativo contenitore; e
- la figura 6 mostra una sezione ingrandita e dettagliata di un elemento isolatore galvanico del dispositivo elettronico di figura 5.
Come sarà descritto in dettaglio nel seguito, un aspetto particolare della presente invenzione prevede di risolvere il problema dell’isolamento galvanico tra due circuiti elettronici integrati, ciascuno realizzato in un rispettivo die di materiale semiconduttore, garantendo sia il trasferimento di informazioni o dati che il trasporto di potenza o energia, mediante l’utilizzo di un trasformatore (o, in generale, di un elemento di accoppiamento induttivo o elettromagnetico), che viene solo in parte realizzato su un primo die in cui à ̈ integrato un primo dei due circuiti elettronici, e nella rimanente parte realizzato su di un opportuno substrato, distinto e separato da entrambi i die in cui sono integrati i circuiti elettronici. Tale substrato viene disposto opportunamente sul suddetto primo die, e sull’associato circuito elettronico integrato, in modo tale da realizzare il trasformatore, che garantisce l’accoppiamento induttivo, o elettromagnetico, tra i relativi avvolgimenti primario e secondario, ed inoltre l’isolamento galvanico richiesto tra i due circuiti elettronici integrati.
In generale, uno degli avvolgimenti del trasformatore viene realizzato, utilizzando tecniche note di fabbricazione della microelettronica, sullo stesso die in cui à ̈ realizzato uno dei due circuiti elettronici integrati che devono comunicare tra di loro e che devono risultare galvanicamente isolati (ad esempio essendo realizzato utilizzando l’ultimo livello di metallizzazione normalmente previsto in tecnologia CMOS, o DMOS); mentre l’altro avvolgimento viene realizzato in maniera a sé stante su uno specifico substrato, che può dunque essere ottimizzato per le specifiche esigenze di isolamento galvanico richiesto, e che viene solo successivamente accoppiato al suddetto circuito elettronico integrato, senza dunque che siano richieste fasi addizionali di post-processing che potrebbero ad esempio degradarne le prestazioni.
In maggiore dettaglio, e facendo riferimento alle figure 3 e 4, un dispositivo elettronico, indicato con 20, comprende un primo circuito elettronico integrato 21, ad esempio un circuito trasmettitore di opportuni segnali di dati o di potenza, integrato in un primo die 22, di materiale semiconduttore, ad esempio silicio; il primo circuito elettronico integrato 21 à ̈ realizzato nel primo die 22 con tecniche standard di fabbricazione dell’industria dei semiconduttori, ad esempio con tecnologia CMOS, o DMOS.
Il primo die 22 porta inoltre prime piazzole di contatto 23, di un opportuno materiale conduttivo, accessibili in corrispondenza di una sua superficie superiore 22a e realizzate in modo di per sé noto, destinate a consentire il collegamento elettrico, ad esempio con la tecnica del wire bonding, del primo circuito elettronico integrato 21 dall’esterno del dispositivo elettronico 20.
Inoltre, in corrispondenza della superficie superiore 22a del primo die 22 à ̈ realizzata una prima induttanza (o bobina) 24, costituita da un elemento induttivo, ad esempio da una spira di materiale conduttivo, nell’esempio illustrato conformata ad anello (loop) genericamente quadrato; in particolare, la prima induttanza 24 viene realizzata, come sarà descritto in dettaglio in seguito, in uno strato di metallizzazione superiore (top metal level) della struttura del primo die 22, come generalmente previsto in tecnologia CMOS, o DMOS, in modo da essere collegata elettricamente ad una o più regioni del primo circuito elettronico integrato 21.
Il dispositivo elettronico 20 comprende inoltre un substrato trasformatore 25, costituito di materiale isolante a bassa perdita ed elevata rigidità dielettrica, quale ad esempio: un materiale plastico; un polimero; Poliestere; Polietilene; Poliammide (KAPTON™); Pyralux™; una fibra di vetro; una resina; una resina epossidica; ceramica; o vetro.
In corrispondenza di una superficie superiore 25a di tale substrato trasformatore 25 viene realizzata una seconda induttanza (o bobina) 26, costituita da un rispettivo elemento induttivo, di materiale conduttivo, ad esempio conformata a spirale quadrata, ed avente un primo ed un secondo terminale 26a, 26b. Per la realizzazione della seconda induttanza 26 sul materiale isolante di cui à ̈ costituito il substrato trasformatore 25 possono essere utilizzate diverse tecniche, di per sé note, in funzione tra l’altro della tipologia dello stesso materiale isolante.
Ad esempio, nel caso in cui il substrato trasformatore 25 sia costituito da uno strato di Poliammide, può essere utilizzato un processo di laminazione, comunemente utilizzato nella realizzazione dei circuiti stampati (PCB – Printed Circuit Board) flessibili, per la definizione del materiale conduttivo dell’elemento induttivo. Utilizzando tale tecnica, si può ad esempio incollare uno strato di rame di diversi micron di spessore sullo strato di Poliammide; successivamente, tale strato di rame può essere definito mediante processi fotolitografici e di attacco per la formazione, sulla superficie superiore 25a del substrato trasformatore 25, di un’opportuna geometria di induttore (ad esempio del tipo a spirale, o ad anello), e dei relativi terminali 26a, 26b. In modo di per sé noto, la definizione del substrato trasformatore 25 può inoltre essere il risultato di un’operazione di taglio e separazione a partire da un unico strato o fetta di materiale, che viene opportunamente suddiviso in una pluralità di “die†(dopo essere stato eventualmente assottigliato, a seconda delle specifiche esigenze di spessore ed associato isolamento galvanico).
In un differente esempio realizzativo, il substrato trasformatore 25 può essere costituito di vetro; in modo noto, sono infatti disponibili, e comunemente utilizzati, substrati di vetro, anche in forma di fette (wafer) circolari, che possono subire processi di lavorazione tipici dell’industria dei semiconduttori. In tal caso, à ̈ possibile depositare, e successivamente definire, direttamente sulla superficie superiore 25a del substrato trasformatore 25 un opportuno strato metallico, ad esempio di rame, utilizzando tecniche proprie della microelettronica.
Secondo un aspetto della presente invenzione, e come schematizzato in figura 3, durante l’assemblaggio del dispositivo elettronico 20, il substrato trasformatore 25 viene disposto sulla superficie superiore 22a del primo die 22, verticalmente in corrispondenza dell’area occupata dalla prima induttanza 24 (indicata con un riquadro tratteggiato). In tal modo, la prima induttanza 24, realizzata nel primo die 22, e la seconda induttanza 26, realizzata sul substrato trasformatore 25, vengono a definire insieme un elemento isolatore galvanico integrato 28, in particolare un trasformatore di cui la prima induttanza 24 costituisce un avvolgimento primario e la seconda induttanza 26 costituisce un avvolgimento secondario, ed in cui il materiale isolante di cui à ̈ costituito il substrato trasformatore 25 contribuisce a realizzare una barriera di isolamento galvanico.
In particolare, il substrato trasformatore 25 viene incollato sulla superficie superiore 22a del primo die 22, mediante un opportuno strato adesivo (qui non illustrato), ad esempio costituito di un opportuno materiale epossidico o acrilico, o in generale di un materiale con elevata rigidità dielettrica, buona adesione e compatibilità chimica e meccanica con il materiale costitutivo del primo die 21 (ed inoltre rispetto al tipo di package che viene utilizzato, come sarà discusso in seguito). Anche tale strato adesivo contribuisce a realizzare l’isolamento galvanico tra gli avvolgimenti primario e secondario del trasformatore dell’elemento isolatore galvanico 28.
Il dispositivo elettronico 20 comprende inoltre, come illustrato nella figura 4, un secondo circuito elettronico integrato 30, ad esempio un circuito ricevitore di opportuni segnali di dati o di potenza trasmessi dal primo circuito elettronico 21, integrato in un secondo die 32, di materiale semiconduttore, ad esempio silicio; il secondo circuito elettronico integrato 30 à ̈ realizzato nel secondo die 32 con tecniche standard di fabbricazione dell’industria dei semiconduttori, ad esempio con tecnologia CMOS, o DMOS.
Il secondo die 32 porta seconde piazzole di contatto 33a, accessibili in corrispondenza di una sua superficie superiore 32a e destinate a consentire il collegamento elettrico, ad esempio con la tecnica del wire bonding, del secondo circuito elettronico integrato 30 dall’esterno del dispositivo elettronico 20.
Inoltre, primi elementi di collegamento elettrico 34, ad esempio fili elettrici realizzati con la tecnica del wire bonding, collegano elettricamente i terminali 26a, 26b della seconda induttanza 26, accessibili dall’esterno del substrato trasformatore 25, con terze piazzole di contatto 33b, portate anch’esse dalla superficie superiore 32a del secondo die 32, in modo da realizzare il collegamento elettrico tra il secondo circuito elettronico 30 e l’avvolgimento secondario dell’elemento isolatore galvanico 28.
Come illustrato anche in figura 5, il primo die 22, con sovrapposto il substrato trasformatore 25, ed il secondo die 32 sono alloggiati all’interno di un package 35, formato, in modo di per sé noto, con un opportuno materiale di incapsulamento (solitamente definito come “molding compound†) che circonda gli stessi die, ad esempio costituito da un materiale plastico.
In particolare, il primo die 22 à ̈ fissato ad un primo supporto, generalmente noto come “leadframe†36, ad esempio di materiale metallico, in particolare in corrispondenza di una sua superficie inferiore 22b, opposta verticalmente alla superficie superiore 22a. Analogamente, il secondo die 32 à ̈ fissato ad un secondo supporto (o “leadframe†) 37, ad esempio anch’esso di materiale metallico, fisicamente distinto ed isolato elettricamente rispetto al primo supporto 36. In modo di per sé noto nell’ambito delle tecniche di packaging, il primo ed il secondo supporto 36, 37 sono disposti affiancati in maniera planare, ad uno stesso livello rispetto a reofori 39, che fuoriescono dal package 35 per consentire il collegamento elettrico con l’esterno, ad esempio con un circuito stampato (PCB), qui non illustrato, a cui il package 35 à ̈ destinato ad essere accoppiato, ad esempio tramite saldatura.
All’interno del package 35, secondi elementi di collegamento elettrico 40, ad esempio fili elettrici realizzati con la tecnica del wire bonding, collegano elettricamente le prime piazzole di contatto 23 (qui non illustrate) portate dal primo die 22, e le seconde piazzole di contatto 33a (qui non illustrate) portate dal secondo die 32, con rispettivi reofori 39 del package 35.
La figura 6 mostra un esempio di assemblaggio e realizzazione del primo die 22 e del substrato trasformatore 25, in particolare relativamente alla realizzazione dell’elemento isolatore galvanico 28.
Il primo circuito integrato 21 (che viene mostrato schematicamente come comprendente una pluralità di regioni drogate 21a) viene realizzato con tecniche standard di fabbricazione (ad esempio di “baseline CMOS processing†) in uno strato strutturale 41 del primo die 22. Lo strato strutturale 41, ad esempio di silicio, presenta elevata resistività, al fine di minimizzare le perdite dell’elemento isolatore galvanico 28.
Al di sopra dello strato strutturale 41 à ̈ presente uno strato di passivazione 42, di materiale dielettrico (ad esempio ossido di silicio o nitruro di silicio), all’interno del quale sono realizzati vari livelli di metallizzazione (di cui sono mostrati a titolo di esempio soltanto uno strato di metallizzazione inferiore 43, ed uno strato di metallizzazione superiore 44, che convenientemente può avere uno spessore di materiale metallico maggiore). Una porzione superficiale (disposta a distanza rispetto allo strato strutturale 41) dello strato di passivazione 42, indicata con 42a, riveste superiormente lo strato di metallizzazione superiore 44, e definisce inoltre la superficie superiore 22a del primo die 22. Lo strato di passivazione 42 può essere realizzato come multistrato, ovvero essere costituito da una pluralità di strati sovrapposti, di cui la suddetta porzione superficiale 42a costituisce uno strato superiore.
In particolare, prime porzioni dello strato di metallizzazione superiore 43, accessibili dall’esterno del primo die 22 attraverso opportune aperture realizzate attraverso la porzione superficiale 42a dello strato di passivazione 42, definiscono le prime piazzole di contatto 23, atte a consentire il collegamento elettrico del primo circuito elettronico integrato 21 verso l’esterno del dispositivo elettronico 20, mediante i secondi elementi di collegamento elettrico 40.
Seconde porzioni dello stesso strato di metallizzazione superiore 43, opportunamente conformate a bobina o spira, definiscono invece la prima induttanza 24 del trasformatore dell’elemento isolatore galvanico 28; mentre terze porzioni dello stesso strato di metallizzazione superiore 43, collegate elettricamente alle suddette seconde porzioni, realizzano, insieme ad opportuni elementi di connessione verticali (estendentisi attraverso lo strato di passivazione 41 ed i vari livelli di metallizzazione previsti), il collegamento elettrico tra la stessa prima induttanza 24 ed il primo circuito elettronico integrato 21.
Al fine di minimizzare le perdite del trasformatore, risulta conveniente evitare, nella regione dello strato strutturale 41 limitrofa alla suddetta prima induttanza 24, la realizzazione di qualunque tipo di drogaggio supplementare (rispetto ad un eventuale drogaggio di base dello stesso strato strutturale 41). Inoltre, risulta vantaggioso realizzare lo strato di metallizzazione superiore 43 con un materiale avente ridotta resistività, quale ad esempio il rame, che possa inoltre essere realizzato con elevati spessori.
Al di sopra della superficie superiore 22a del primo die 22 (e della porzione superficiale 42a dello strato di passivazione 42, che può però alternativamente anche non essere presente), à ̈ fissato il substrato trasformatore 25, verticalmente in corrispondenza della regione dello stesso primo die 22 in cui à ̈ realizzata la prima induttanza 24. In particolare, una superficie inferiore 25b dello stesso substrato trasformatore 25, ovvero la superficie opposta alla superficie superiore 25a, à ̈ incollata alla superficie superiore 22a del primo die 22 mediante uno strato adesivo 45, di opportuno materiale isolante (come precedentemente descritto).
Convenientemente, le dimensioni trasversali (ovvero in un piano orizzontale trasversale alla direzione verticale dell’impilamento tra il primo die 22 ed il substrato trasformatore 25) dello stesso substrato trasformatore 25, che possono ad esempio dell’ordine di un migliaio di Î1⁄4m<2>, sono tali per cui almeno parte della superficie superiore 22a del primo die 22 rimanga libera (ovvero non coperta dallo stesso substrato trasformatore 25), così che rimangano libere ed accessibili dall’esterno le prime piazzole di contatto 23, in particolare per rendere possibile la saldatura delle stesse prime piazzole di contatto 23 con i secondi elementi di collegamento elettrico 40, a loro volta collegati, ad una estremità opposta, con rispettivi reofori 39 del package 35.
In alternativa, nel caso (non illustrato) in cui le dimensioni trasversali del substrato trasformatore 25 siano tali da sovrapporsi, anche solo in parte, alla regione del primo die 22 in cui sono realizzate le prime piazzole di contatto 23, possono essere realizzate attraverso lo stesso substrato trasformatore 25 opportune aperture che consentano l’accesso alle stesse prime piazzole di contatto 23.
In ogni caso, sulla superficie superiore 25a del substrato trasformatore 25 viene realizzata la seconda induttanza 26, ad esempio conformata a spirale, in posizione verticalmente corrispondente a quella della prima induttanza 24, in modo tale da definire nella direzione verticale il trasformatore dell’elemento isolatore galvanico 28.
In particolare, lo spessore totale di materiale dielettrico interposto tra la prima e la seconda induttanza 24, 26, definito dalla somma degli spessori del substrato trasformatore 25, dello strato adesivo 45 e dell’eventuale porzione superficiale 42a dello strato di passivazione 42, può essere scelto e definito in fase progettuale, in maniera tale da soddisfare al grado di isolamento richiesto (ad esempio, tale spessore può variare da 25 Î1⁄4m a 150 Î1⁄4m). In maniera evidente, più alta à ̈ la tensione di isolamento richiesta, maggiore risulta lo spessore richiesto e minore l’accoppiamento induttivo/elettromagnetico tra i due elementi induttivi (prima e seconda induttanza 24, 26). Le perdite saranno però in ogni caso contenute grazie alle proprietà elettriche intrinseche del materiale del substrato trasformatore 25 (che può essere selezionato in maniera specifica ed apposita per tali esigenze), alle caratteristiche degli altri strati dielettrici eventualmente interposti, ed alla elevata resistività del materiale semiconduttore del primo die 22.
In maniera non illustrata, a protezione dello strato conduttivo con cui si realizza la seconda induttanza 26, può essere disposto al di sopra della superficie superiore 25a del substrato trasformatore 25, un opportuno ulteriore strato di passivazione, ad esempio anch’esso di Poliammide, attraverso il quale vengono convenientemente praticate delle aperture in corrispondenza dei terminali 26a, 26b della stessa seconda induttanza 26 (per consentire così la saldatura dei primi elementi di collegamento elettrico 34, ed il trasferimento dei segnali dal primo al secondo circuito elettronico integrato 21, 30). Tale ulteriore strato di passivazione può alternativamente essere realizzato mediante deposizione di un opportuno materiale dielettrico, quale ad esempio nitruro di silicio o ossido di silicio, a partire da un precursore liquido.
I vantaggi del dispositivo elettronico dotato di isolatore galvanico, e del relativo procedimento di assemblaggio, emergono in maniera evidente dalla descrizione precedente.
In particolare, si sottolinea nuovamente il fatto che la realizzazione di uno solo dei due elementi induttivi del trasformatore di isolamento galvanico in un substrato distinto rispetto ai die in cui sono realizzati i circuiti elettronici integrati che devono essere isolati (e tra cui deve essere assicurato il trasferimento di segnali di dati e/o di potenza) consente di avere una maggiore libertà progettuale nella selezione dei materiali, delle dimensioni e nel conseguimento delle desiderate caratteristiche elettriche. Inoltre, l’assemblaggio di tale substrato per la realizzazione del trasformatore di isolamento galvanico non richiede fasi di post-processing degli stessi die dei circuiti elettronici, così da evitare possibili danneggiamenti e ridurre la complessità ed i costi realizzativi. L’occupazione di spazio e la complessità dei collegamenti risultano inoltre migliorati.
La realizzazione dell’induttanza nel substrato dedicato può vantaggiosamente essere realizzata con tecniche di per sé standard nell’industria dei semiconduttori, o in generale della lavorazione microelettronica.
La soluzione descritta risulta ad esempio particolarmente vantaggiosa per il trasferimento isolato, tramite trasformatore, di potenza tra due circuiti elettronici integrati. In particolare, la presente richiedente ha verificato sperimentalmente che, utilizzando una configurazione risonante per entrambi gli avvolgimenti primario e secondario del trasformatore ed una elevata frequenza di lavoro (ad esempio pari a 350 MHz), si può trasferire potenza con una elevata efficienza, in particolare con valore teorico anche pari a circa l’80%.
Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti, senza per questo uscire dall’ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
In particolare, à ̈ evidente che la configurazione descritta delle induttanze 24, 26 può essere utilizzata, oltre che per la definizione degli avvolgimenti primario e secondario di un trasformatore di isolamento, anche per la realizzazione di una micro-antenna di trasmissione e, rispettivamente, di una micro-antenna di ricezione, nel caso in cui l’elemento isolatore galvanico 28 realizzi un trasferimento wireless di tipo elettromagnetico di segnali di dati o di potenza da trasmettere, opportunamente modulati (venendo a variare in tal caso le condizioni di pilotaggio e polarizzazione degli elementi induttivi, in modo che risulterà evidente agli esperti del settore).
Inoltre, à ̈ evidente che il procedimento di assemblaggio può analogamente prevedere la realizzazione di una pluralità di elementi induttivi nel substrato trasformatore 25 e nel primo die 22, e di relativi accoppiamenti induttivi tra gli stessi elementi. In particolare, tale soluzione può essere vantaggiosa per ottenere una pluralità di percorsi di trasmissione e ricezione simultanei (ad esempio per la realizzazione di una comunicazione dati full-duplex). In tal caso, risulta infatti sufficiente, prima del taglio della fetta di materiale che porta alla definizione del substrato trasformatore 25, realizzare sulla superficie della stessa fetta, un numero desiderato di induttanze per ciascun substrato, mediante la definizione di uno stesso strato conduttivo.
La geometria degli elementi costituenti il dispositivo elettronico 20 può inoltre variare rispetto a quanto descritto ed illustrato; ad esempio, le induttanze 24, 26 possono avere una differente conformazione, ad esempio le relative spire possono avere una conformazione genericamente circolare, anziché quadrata.

Claims (15)

  1. RIVENDICAZIONI 1. Dispositivo elettronico (20), comprendente: - un primo circuito elettronico (21) integrato in una prima piastrina (22); - un secondo circuito elettronico (30) integrato in una seconda piastrina (32); ed - un elemento isolatore galvanico (28) atto ad isolare galvanicamente, e a consentire il trasferimento di segnali tra, detti primo (21) e secondo (30) circuito elettronico, caratterizzato dal fatto che detto elemento isolatore galvanico (28) comprende: un substrato trasformatore (25), distinto rispetto a dette prima (22) e seconda (30) piastrina; un primo elemento induttivo (24) integrato in detta prima piastrina (22); ed un secondo elemento induttivo (26), integrato in detto substrato trasformatore (25) e disposto in modo tale da essere operativamente accoppiato a detto primo elemento induttivo (24).
  2. 2. Dispositivo secondo la rivendicazione 1, in cui detta prima piastrina (22) comprende uno strato strutturale (41) di materiale semiconduttore, in cui à ̈ integrato detto primo circuito elettronico (21), ed uno strato dielettrico (42), sovrapposto a detto strato strutturale (41); ed in cui detto primo elemento induttivo (24) à ̈ realizzato in uno strato di metallizzazione superiore (43) di detta prima piastrina (22), disposto in corrispondenza di una porzione superiore (42a) di detto strato dielettrico (42), a distanza da detto strato strutturale (41); detto substrato trasformatore (25) essendo disposto al di sopra di detta prima piastrina (22), in modo tale che detto secondo elemento induttivo (26) sia sovrapposto verticalmente, ed accoppiato magneticamente, a detto primo elemento induttivo (24), così da formare un trasformatore.
  3. 3. Dispositivo secondo la rivendicazione 2, in cui detto substrato trasformatore (25) à ̈ costituito di un materiale dielettrico, e detto secondo elemento induttivo (26) à ̈ disposto in corrispondenza di una superficie superiore (25a) di detto substrato trasformatore (25), opposta ad una superficie inferiore (25b) accoppiata a detta prima piastrina (22); ed in cui detto isolamento galvanico à ̈ realizzato almeno attraverso uno spessore di detto substrato trasformatore (25).
  4. 4. Dispositivo secondo la rivendicazione 2 o 3, in cui detto substrato trasformatore (25) Ã ̈ fissato a detta prima piastrina (22) mediante uno strato adesivo (45), costituito di materiale isolante; ed in cui uno spessore complessivo di detto strato adesivo (45) e di detto substrato trasformatore (25), interposto tra detti primo (24) e secondo (26) elemento induttivo, contribuisce a definire detto isolamento galvanico.
  5. 5. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui detto substrato trasformatore (25) Ã ̈ costituito di materiale dielettrico, scelto nel gruppo comprendente: un materiale plastico; un polimero; Poliestere; Polietilene; Poliammide (KAPTONâ„¢); Pyraluxâ„¢; una fibra di vetro; una resina; una resina epossidica; ceramica; vetro.
  6. 6. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui detti primo (24) e secondo (26) elemento induttivo includono una rispettiva spira di materiale conduttore.
  7. 7. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui detta prima piastrina (22) e detta seconda piastrina (32) sono disposte affiancate all’interno di uno stesso contenitore (35), al di sopra di un primo (36) e, rispettivamente, secondo (37) supporto, tra di loro elettricamente isolati; detti primo (36) e secondo (37) supporto essendo collegati a rispettivi elementi di connessione elettrica (39) fuoriuscenti da detto contenitore (35), per il collegamento elettrico verso l’esterno di detto dispositivo elettronico (20).
  8. 8. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui detto primo elemento induttivo (24) Ã ̈ collegato elettricamente a detto primo circuito elettronico (21) per il tramite di elementi di collegamento integrati in detta prima piastrina (21); ed in cui detto secondo elemento induttivo (26) Ã ̈ collegato elettricamente a detto secondo circuito elettronico (30) per il tramite di elementi di collegamento (34) estendentisi tra detto substrato trasformatore (25) e detta seconda piastrina (32).
  9. 9. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui detto primo circuito elettronico (21) include un circuito trasmettitore di detti segnali, accoppiato elettricamente a detto primo elemento induttivo (24); e detto secondo circuito elettronico (30) include un circuito ricevitore di detti segnali trasmessi da detto primo circuito elettronico (21), accoppiato elettricamente a detto secondo elemento induttivo (26).
  10. 10. Procedimento di assemblaggio di un dispositivo elettronico (20), comprendente le fasi di: - integrare un primo circuito elettronico (21) in una prima piastrina (22); - integrare un secondo circuito elettronico (30) in una seconda piastrina (32); e - realizzare un elemento isolatore galvanico (28) atto ad isolare galvanicamente, e a consentire il trasferimento di segnali tra, detti primo (21) e secondo (30) circuito elettronico, caratterizzato dal fatto che detta fase di realizzare un elemento isolatore galvanico (28) comprende: - integrare un primo elemento induttivo (24) in detta prima piastrina (22); - integrare un secondo elemento induttivo (26) in un substrato trasformatore (25), distinto rispetto a dette prima (22) e seconda (30) piastrina; - disporre detto secondo elemento induttivo (26) in modo tale da essere operativamente accoppiato a detto primo elemento induttivo (24), così da formare detto elemento isolatore galvanico (28) tra detti primo (21) e secondo (30) circuito elettronico.
  11. 11. Procedimento secondo la rivendicazione 10, in cui detta fase di integrare detto primo circuito elettronico (21) comprende realizzare detto primo circuito elettronico (21) in uno strato strutturale (41) di materiale semiconduttore di detta prima piastrina (22), e detta fase di integrare detto primo elemento induttivo (24) comprende definire uno strato di metallizzazione superiore (43) di detta prima piastrina (22), disposto in corrispondenza di una porzione superiore (42a) di uno strato dielettrico (42), sovrapposto a detto strato strutturale (41); ed in cui detta fase di disporre comprende, al termine di dette fasi di integrare detti primo (24) e secondo (26) elemento induttivo, posizionare detto substrato trasformatore (25) al di sopra di detta prima piastrina (22), in modo che detto secondo elemento induttivo (26) sia disposto verticalmente in corrispondenza di detto primo elemento induttivo (24), in modo da formare un trasformatore.
  12. 12. Procedimento secondo la rivendicazione 11, in cui detta fase di posizionare comprende fissare detto substrato trasformatore (25) a detta prima piastrina (22) mediante uno strato adesivo (45), costituito di materiale isolante.
  13. 13. Procedimento secondo la rivendicazione 12 o 13, in cui detta fase di posizionare comprende posizionare detto substrato trasformatore (25) al di sopra di detta prima piastrina (22), in modo da lasciare scoperte piazzole di contatto (23) realizzate, almeno in parte, in detto strato di metallizzazione superiore (43), per il contatto elettrico di detto primo circuito elettronico (21) dall’esterno di detto dispositivo elettronico (20).
  14. 14. Procedimento secondo una qualsiasi delle rivendicazioni 10-13, comprendente inoltre: disporre dette prima (22) e seconda (32) piastrina affiancate all’interno di uno stesso contenitore (35), al di sopra di un primo (36) e, rispettivamente, di un secondo (37) supporto, tra di loro elettricamente isolati; e collegare detti primo e secondo (37) supporto a rispettivi elementi di connessione elettrica (39) fuoriuscenti da detto contenitore (35), per il collegamento elettrico verso l’esterno di detto dispositivo elettronico (20).
  15. 15. Procedimento secondo una qualsiasi delle rivendicazioni 10-14, in cui detta fase di formare un elemento isolatore galvanico (28) non prevede fasi di postlavorazione di dette prima (22) e/o seconda (32) piastrina.
ITTO2010A001080A 2010-12-29 2010-12-29 Dispositivo elettronico a semiconduttore provvisto di un elemento isolatore galvanico integrato, e relativo procedimento di assemblaggio IT1404038B1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
ITTO2010A001080A IT1404038B1 (it) 2010-12-29 2010-12-29 Dispositivo elettronico a semiconduttore provvisto di un elemento isolatore galvanico integrato, e relativo procedimento di assemblaggio
US13/338,733 US8592944B2 (en) 2010-12-29 2011-12-28 Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITTO2010A001080A IT1404038B1 (it) 2010-12-29 2010-12-29 Dispositivo elettronico a semiconduttore provvisto di un elemento isolatore galvanico integrato, e relativo procedimento di assemblaggio

Publications (2)

Publication Number Publication Date
ITTO20101080A1 true ITTO20101080A1 (it) 2012-06-30
IT1404038B1 IT1404038B1 (it) 2013-11-08

Family

ID=43737467

Family Applications (1)

Application Number Title Priority Date Filing Date
ITTO2010A001080A IT1404038B1 (it) 2010-12-29 2010-12-29 Dispositivo elettronico a semiconduttore provvisto di un elemento isolatore galvanico integrato, e relativo procedimento di assemblaggio

Country Status (2)

Country Link
US (1) US8592944B2 (it)
IT (1) IT1404038B1 (it)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113383A1 (ja) * 2009-03-31 2010-10-07 日本電気株式会社 半導体装置
US9136213B2 (en) 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
US8772909B1 (en) * 2012-10-04 2014-07-08 Vlt, Inc. Isolator with integral transformer
US9508485B1 (en) 2012-10-04 2016-11-29 Vlt, Inc. Isolator with integral transformer
US9929038B2 (en) * 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
DE102013103055A1 (de) * 2013-03-26 2014-10-02 Hella Kgaa Hueck & Co. Induktive Sensorvorrichtung mit wenigstens einer Spule
ITMI20130482A1 (it) * 2013-03-29 2014-09-30 St Microelectronics Srl Dispositivo elettronico integrato per il monitoraggio di pressione all'interno di una struttura solida
JP6238175B2 (ja) * 2013-04-15 2017-11-29 パナソニックＩｐマネジメント株式会社 電磁共鳴結合器及び高周波伝送装置
US9466413B2 (en) 2013-06-28 2016-10-11 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
JP6294034B2 (ja) * 2013-09-05 2018-03-14 ルネサスエレクトロニクス株式会社 センサ装置
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
US9160423B2 (en) 2013-12-12 2015-10-13 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
US10992346B2 (en) 2014-03-26 2021-04-27 Nxp Usa, Inc. Systems and devices with common mode noise suppression structures and methods
US9219028B1 (en) 2014-12-17 2015-12-22 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
US9967984B1 (en) 2015-01-14 2018-05-08 Vlt, Inc. Power adapter packaging
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
US9576891B1 (en) 2015-10-01 2017-02-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device
US9793203B2 (en) 2015-10-02 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device
US9812389B2 (en) 2015-10-01 2017-11-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device
US10204732B2 (en) 2015-10-23 2019-02-12 Analog Devices Global Dielectric stack, an isolator device and method of forming an isolator device
US9941565B2 (en) 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator
TWI595518B (zh) 2015-11-04 2017-08-11 財團法人工業技術研究院 電隔離器構裝結構及電隔離器的製造方法
US10497506B2 (en) * 2015-12-18 2019-12-03 Texas Instruments Incorporated Methods and apparatus for isolation barrier with integrated magnetics for high power modules
TWI573315B (zh) 2016-01-19 2017-03-01 財團法人工業技術研究院 電隔離器電路
EP3293889B1 (en) 2016-09-13 2019-02-27 Allegro MicroSystems, LLC Signal isolator having bidirectional diagnostic signal exchange
EP3382344B1 (en) * 2017-03-30 2021-12-15 Melexis Technologies SA Fault detection
TWI649540B (zh) 2017-10-26 2019-02-01 財團法人工業技術研究院 無電池旋轉編碼器
CN109872869B (zh) 2017-12-04 2021-12-28 万国半导体(开曼)股份有限公司 一种隔离耦合结构
TWI642147B (zh) * 2018-01-29 2018-11-21 新加坡商光寶新加坡有限公司 用於電容耦合隔離器的電容耦合封裝結構
TWI667889B (zh) * 2018-03-31 2019-08-01 關鍵禾芯科技股份有限公司 收發晶片封裝結構及車用雷達偵測裝置
WO2020176467A1 (en) 2019-02-26 2020-09-03 Texas Instruments Incorporated Isolated transformer with integrated shield topology for reduced emi
US11115244B2 (en) 2019-09-17 2021-09-07 Allegro Microsystems, Llc Signal isolator with three state data transmission
US11387316B2 (en) * 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
US11538741B2 (en) * 2020-02-17 2022-12-27 Texas Instruments Incorporated Multi-chip module leadless package
US11462494B2 (en) * 2020-09-28 2022-10-04 Nxp Usa, Inc. Semiconductor device package having galvanic isolation and method therefor
DE112021004773T5 (de) * 2020-10-16 2024-02-15 Rohm Co., Ltd. Halbleiterbauteil
US11502068B2 (en) 2021-03-03 2022-11-15 Nxp Usa, Inc. Semiconductor device package having galvanic isolation and method therefor
US20240038650A1 (en) * 2022-07-28 2024-02-01 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US7064442B1 (en) * 2003-07-02 2006-06-20 Analog Devices, Inc. Integrated circuit package device
EP1990914A2 (en) * 2007-05-11 2008-11-12 STMicroelectronics S.r.l. Integrated galvanic isolator using wireless transmission
US20100264515A1 (en) * 2009-04-20 2010-10-21 Nec Electronics Corporation Semiconductor device
US20100265024A1 (en) * 2009-04-20 2010-10-21 Nec Electronics Corporation Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183587C (zh) 1996-04-08 2005-01-05 德克萨斯仪器股份有限公司 用于把两个集成电路直流上相互隔离的方法和设备
US7745918B1 (en) 2004-11-24 2010-06-29 Amkor Technology, Inc. Package in package (PiP)
US9019057B2 (en) 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
CN101730918B (zh) * 2007-05-08 2013-03-27 斯卡尼梅特里科斯有限公司 超高速信号传送/接收
US7800222B2 (en) * 2007-11-29 2010-09-21 Infineon Technologies Ag Semiconductor module with switching components and driver electronics
US8278730B2 (en) * 2009-10-28 2012-10-02 Infineon Technologies Austria Ag High voltage resistance coupling structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US7064442B1 (en) * 2003-07-02 2006-06-20 Analog Devices, Inc. Integrated circuit package device
EP1990914A2 (en) * 2007-05-11 2008-11-12 STMicroelectronics S.r.l. Integrated galvanic isolator using wireless transmission
US20100264515A1 (en) * 2009-04-20 2010-10-21 Nec Electronics Corporation Semiconductor device
US20100265024A1 (en) * 2009-04-20 2010-10-21 Nec Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
US20120168901A1 (en) 2012-07-05
IT1404038B1 (it) 2013-11-08
US8592944B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
ITTO20101080A1 (it) Dispositivo elettronico a semiconduttore provvisto di un elemento isolatore galvanico integrato, e relativo procedimento di assemblaggio
US9929038B2 (en) Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
US9362987B2 (en) Methods of manufacturing and operating die-to-die inductive communication devices
US9431379B2 (en) Signal transmission arrangement
CN104253104B (zh) 管芯-管芯感应通信装置及方法
US9466413B2 (en) Die-to-die inductive communication devices and methods
US9219028B1 (en) Die-to-die inductive communication devices and methods
CN102290329B (zh) 形成具有lc滤波器和ipd滤波器的rf fem的半导体器件和方法
CN106611741B (zh) 电介质堆叠，隔离设备并形成隔离设备的方法
US20150280785A1 (en) Systems and devices with common mode noise suppression structures and methods
US20080278275A1 (en) Miniature Transformers Adapted for use in Galvanic Isolators and the Like
CN105529157B (zh) 紧凑的嵌入式隔离变压器装置和制造该装置的方法
US20140266546A1 (en) High Density Packaging for Efficient Power Processing with a Magnetic Part
JP2012009821A (ja) 狭体コイル・アイソレータ
US20140070913A1 (en) System and Method for a Coreless Transformer
CN108573895A (zh) 半导体封装装置及制造半导体封装装置的方法
CN103367269A (zh) 用于射频应用的隔离混合基板
CN103021981A (zh) 集成电路及制造方法
CN114823082A (zh) 具有改进特性的无源部件
CN110211782A (zh) 扼流装置和用于扼流装置的容纳部
CN111599799B (zh) 集成电路
CN116864494B (zh) 扇出型封装结构和扇出型封装结构制作方法
CN108401368A (zh) 一种电路板和电子设备
KR101686582B1 (ko) 유도결합 통신수단을 구비한 전자소자
JP2012160604A (ja) コイル内蔵基板および電子部品モジュール