ITMI942565A1 - Processo fotolitografico per contatto per la realizzazione di linee metalliche su un substrato - Google Patents
Processo fotolitografico per contatto per la realizzazione di linee metalliche su un substrato Download PDFInfo
- Publication number
- ITMI942565A1 ITMI942565A1 IT94MI002565A ITMI942565A ITMI942565A1 IT MI942565 A1 ITMI942565 A1 IT MI942565A1 IT 94MI002565 A IT94MI002565 A IT 94MI002565A IT MI942565 A ITMI942565 A IT MI942565A IT MI942565 A1 ITMI942565 A1 IT MI942565A1
- Authority
- IT
- Italy
- Prior art keywords
- lines
- photoresist
- substrate
- exposure energy
- mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 title claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 238000010304 firing Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000001228 spectrum Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 7
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- OWYWGLHRNBIFJP-UHFFFAOYSA-N Ipazine Chemical compound CCN(CC)C1=NC(Cl)=NC(NC(C)C)=N1 OWYWGLHRNBIFJP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000009423 ventilation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
La presente invenzione ha per oggetto un processo fotolitografico per contatto per la realizzazione di linee metalliche submicrometriche, in particolare di linee per dispositivi quali FET, MESFET e circuiti integrati, con dimensioni diverse da quelle riportate sulle maschere, mediante tecniche fotolitografiche per contatto. In particolare si riescono ad ottenere, mediante questa tecnica, linee metalliche aventi larghezza al di sotto dei 0,5 ?m.Variando l'energia di esposizione del fotoresist di tipo reversal si riescono a controllare le dimensioni della linea che si vuole realizzare.Con un'energia di esposizione inferiore a quella normalmente usata si ottengono linee di dimensioni minori di quelle riportate sulla maschera. Con un'energia di esposizione superiore a quella normalmente usata si ottengono linee di dimensioni maggiori di quelle riportate sulla maschera.
Description
D E S C R I Z I O N E:
La presente invenzione ha per oggetto un processo fotolitografico per contatto atto alla realizzazione di linee metalliche su un substrato il quale viene ricoperto di fotoresist di tipo reversai ed esposto alla luce tramite una maschera riproducente il tracciato delle linee.
Il processo, oggetto della presente invenzione, è, in particolare, adatto per realizzare linee per dispositivi tipo FET, MESFET e circuiti integrati.
Le tecniche fotolitografiche per contatto oggi conosciute permettono di ottenere linee metalliche su un substrato, avente larghezza inferiore a 1 μm , con ottime rese di processo. Tuttavia quando si vogliono ottenere linee di lunghezza inferiore a 0.5 μπι esse risultano inadatte per limiti intrinseci della tecnica stessa. Per ovviare a questa limitazione, vengono usati metodi e tecnologie basate, per esempio, sullimpiego di fasci elettronici o raggi X le quali richiedono complesse apparecchiature molto costose ed attrezzature altrettanto complesse e costose per la realizzazione ed il controllo del processo. Scopo dell’ invenzione è quello di ovviare agli inconvenienti della tecnica nota realizzando un processo che permetta di ottenere linee metalliche su un substrato aventi larghezza anche inferiore ai 0.5 μm e sia nel contempo semplice, ad alta resa e poco costoso sia in termini di investimenti iniziali che di esercizio e manutenzione.
Tale scopo viene raggiunto mediante un processo per la realizzazione di linee metalliche come descritto nella rivendicazione 1.
Ulteriori caratteristiche dell’ invenzione sono descritte nelle rivendicazioni dipendenti.
Variando l’energia di esposizione del fotoresist di tipo reversai si riesce a controllare le dimensioni della linea che si vuole realizzare. Con un energia di esposizione inferiore a quella normalmente usata si ottengono linee di dimensioni minori di quelle riportate sulla maschera. Con un energia di esposizione superiore a quella normalmente usata si ottengono linee di dimensioni maggiori di quelle riportate sulla maschera. In particolare con maschere aventi linee da 0.5 μm è possibile secondo l’invenzione ottenere linee da 0.25 μm con ottime rese di produzione e con tecniche non costose e complesse come quelle dell’arte nota. Inoltre, sempre con la stessa tecnica, variando solo alcuni parametri del processo, è possibile ottenere linee fino a 1.2 μm sempre con le stesse maschere. Quindi con un solo set di maschere è possibile ottenere linee di dimensioni diverse e per di più con tecniche semplici e poco costose. In particolare si riescono a raggiungere dimensioni molto ridotte delle linee senza ricorrere a particolari attrezzature e processi.
La presente invenzione verrà ora illustrata in maggiore dettaglio dalla seguente descrizione di alcune forme di realizzazione non limitative con l’ausilio delle figure allegate in cui nelle figure da 1A a 1F è rappresentato il processo di realizzazione di linee di tipo normale; nelle figure da 2A a 2N, è rappresentato il processo di realizzazione di linee di tipo cosiddetto a fungo; e nelle figure da 3 A a 3H è rappresentato il processo di realizzazione di linee di tipo cosiddetto a fungo con rautoallineamento della struttura.
Per processo autoallineato si intende un processo nel quale viene effettuata una sola mascheratura per ottenere una geometria con struttura a fungo come quella di fig. 3H.
Viene ora descritto il processo, secondo una forma preferita di realizzazione delle linee metalliche, per ottenere linee da 0.25 μm con maschere da 0.5 μm , e vengono quindi descritti tre processi applicativi relativi alla realizzazione di linee di tipo normale, del tipo cosiddetto a fungo per diminuire la resistenza elettrica ed un’altra linea del tipo a fungo con lautoallineamento della struttura. Le seguenti fasi sono quelle strettamente necessarie per la preparazione del substrato al fine di ottenere le linee volute.
Deposizione sul substrato o su wafer del fotoresist di tipo reversai ad esempio quello della ditta Olin-Ciba Geigy denominato OCG875cs20 mediante spinner, cioè con rotazione del substrato a una velocità di 6500 RPM per 30", in modo da ottenere la copertura del substrato con uno spessore uniforme di fortoresist. Cottura del fotoresist ad una temperatura compresa tra 70 e 90 °C per 30’ con un forno a ventilazione forzata. Valore ottimale per linee da 0.25 pm, 80°C.
Fotolitografia per contatto utilizzando un set di maschere con riportato linee da 0.5 μm , con uno spettro di esposizione centrato intorno ai 400 μm e con una energia di esposizione, nel caso di realizzazione di linee di 0.25 μm , compresa tra 20 e 28 mJ, e nel caso di realizzazione di linee di 1.2 μm , compresa tra 200 e 300 mJ. Sono stati trovati i valori ottimali nel primo caso pari a 24 mJ (8mW/cm2 per 3"), e nel secondo caso pari a 256 mJ (8mW/cm2 per 32"). Normalmente, per ottenere linee della stessa dimensione di quelle riportate sulle maschere, viene usata una energia di esposizione pari a circa 120 mJ.
Ricottura del fotoresist ad una temperatura compresa tra 100 e 120 °C con tempi compresi tra 2’ 30" e T 30". Valore ottimale per linee da 0.25 μm , 110°C, per 5’.
Esposizione totale del fotoresist con una energia di esposizione compresa tra 2000 e 2800 mJ. Valore ottimale pari a 2400 mJ (8mW/cm2 per 300").
Sviluppo della mascheratura con soluzione basica standard, con normalità pari a 0.45, effettuato con due immersioni di circa 55" e di 12", per rimuovere il resisi nelle zone opportune.
Il processo completo per la realizzazione di linee di tipo normale risulta composto dalle seguente fasi con riferimento alle figure da 1A a 1F.
Si stende sul substrato 100 un primo strato di fotoresist positivo 101, e si effettuano le cotture necessarie per l’eliminazione dei solventi e lindurimento della resina.
Si stende un secondo strato 102 di fotoresist del tipo reversai e si effettuano tutte le fasi come descritto sopra. Al termine si otterrà una struttura come da fig 1B.
Con una prima evaporazione, realizzata con cannone elettronico in ambiente ad alto vuoto, si metallizza sottilmente il fronte del wafer in modo da ottenere uno strato di metallo 103 da utilizzarsi come maschera nel proseguo del processo. Quindi si elimina il fotoresist 102 e si ottiene una struttura come da fig. 1C. Mediante un attacco secco del tipo RIE, cioè un attacco realizzato tramite plasma con gas reattivo (ossigeno) in una camera a piatti piani paralleli e con alimentazione a radio frequenza, viene asportato parte del fotoresist 101 ottenendo una struttura come fig. 1D. Con una seconda evaporazione effettuata come la precedente si deposita su tutto il fronte del wafer una metallizzazione 104 ottenendo una struttura de! tipo di fig. 1E. Vengono quindi asportati mediante opportuno solvente gli strati 101, 103 e la parte superiore dello strato 104, per ottenere la struttura di fig. 1F.
Il processo completo per la realizzazione di linee del tipo cosiddetto a fungo risulta composto dalle seguente fasi con riferimento alle figure da 2A a 2N.
Si deposita sul substrato 200 un primo strato di nitruro di silicio 201.
Si stende un primo strato di fotoresist del tipo reversai 202 e si effettuano tutte le fasi come descritto sopra. Al termine si otterrà una struttura come da fig 2B.
Con una prima evaporazione come sopra si metallizza sottilmente il fronte del wafer in modo da ottenere uno strato 203 di metallo da utilizzarsi come maschera nel prosieguo del processo. Quindi si elimina il fotoresist 202 e si ottiene una struttura come da fig. 2C. Mediante un attacco secco del tipo RIE come il precedente ma utilizzante un gas diverso (freon 14) viene asportato parte del nitruro di silicio 201 ottenendo una struttura come fig. 2D.
A questo punto è possibile scegliere due strade diverse equivalenti. La prima comporta una seconda evaporazione la quale deposita su tutto il fronte del wafer una metallizzazione 204 come fìg. 2E. Si stende un secondo strato 205 di fotoresist reversai . Si effettua una seconda mascheratura per ottenere linee da circa 1 .2 μπι secondo quanto descritto sopra per ottenere la struttura di fìg. 2G. Viene effettuato un attacco bagnato con soluzione idonea per i metalli depositati della metallizzazione 204 (fig. 2H) e si asporta il secondo strato 205 di fotoresist reversai per ottenere la struttura di fig. 21. Per la seconda si stende sul fronte del wafer un secondo strato 206 di fotoresist positivo come da fìg. 2L. Si effettua una seconda mascheratura per ottenere linee tra 0.5 μm e 0.8 μνη secondo le tecniche usuali per ottenere la struttura di fig. 2M. Con una seconda evaporazione si deposita la metallizzazione 204 (fig. 2N) e quindi si asporta il secondo strato di fororesist 206 e la sovrastante metallizzazione 204.
Il processo completo per la realizzazione di linee del tipo cosiddetto a fungo con lautoallineamento della struttura risulta composto dalle seguente fasi con riferimento alle figure da 3A a 3H.
Si deposita sul substrato 300 uno strato sottile di nitruro di silicio 301 tramite tecnica al plasma ed un primo strato di fotoresist positivo 302, e si effettuano le cotture per l’indurimento dello strato.
Si stende un secondo strato 303 di fotoresist del tipo reversai e si effettuano tutte le fasi come descritto sopra. Al termine si otterrà una struttura come da fig 3B. Con una prima evaporazione si metallizza sottilmente il fronte del wafer in modo da ottenere uno strato di metallo 304 da utilizzarsi come maschera nel prosieguo del processo. Quindi si elimina il fotoresist 303 e si ottiene una struttura come da fig. 3C. Mediante un attacco secco del tipo RIE come quello del processo precedente viene asportato parte del fotoresist 302 ottenendo una struttura come quella illustrata in fig.
3D. Con un attacco secco utilizzando ancora la tecnica RIE con gas freon 14 viene asportato il nitruro di silicio 301 come da figura 3E. Si ha poi una parziale rimozione dei materiali con tecnica RIE per ottenere l’allargamento dello strato 302 e 304 come da figura 3F. Con una seconda evaporazione si deposita su tutto il fronte del wafer uno strato metallico 305 come da figura 3G. Si asportano mediante opportuno solvente gli strati 302, 304, e la parte superiore dello strato 305, per ottenere la struttura di fig. 3H.
Claims (4)
- RIVENDICAZIONI 1 Processo fotolitografico per contatto atto alla realizzazione di linee metalliche su un substrato il quale viene ricoperto di fotoresist di tipo reversai ed esposto alla luce tramite maschera riproducente il tracciato di dette linee caratterizzato dal fatto che il rapporto tra la larghezza delle linee da realizzare e la larghezza delle tracce corrispondenti sulla maschera viene variato agendo sulla energia di esposizione.
- 2 Processo secondo la rivendicazione 1 caratterizzato dal fatto che per ottenere linee metalliche sul substrato di larghezza inferiore a quella delle corrispondenti tracce sulla maschera si usa un'energia di esposizione inferiore a quella usata per ottenere linee di larghezza uguale a quelle delle corrispondenti tracce.
- 3 Processo secondo la rivendicazione 1 caratterizzato dal fatto che per ottenere linee metalliche sul substrato di larghezza superiore a quella delle corrispondenti tracce sulla maschera si usa un’energia di esposizione superiore a quella usata per ottenere linee di larghezza uguale a quelle delle corrispondenti tracce.
- 4 Processo secondo la rivendicazione 1 caratterizzato dal fatto che per ottenere linee metalliche sul substrato di larghezza inferiore a quella delle corrispondenti tracce sulla maschera l’energia di esposizione è preferibilmente compresa tra 20 e 28 mJ. Processo secondo la rivendicazione 1 caratterizzato dal fatto che per ottenere linee metalliche sul substrato di larghezza superiore a quella delle corrispondenti tracce sulla maschera l’energia di esposizione è preferibilmente compresa tra 200 e 300 mJ. Processo secondo la rivendicazione 1 caratterizzato dal fatto di comprendere le seguenti fasi: deposizione sul substrato del fotoresist di tipo reversai; cottura del fotoresist ad una temperatura compresa tra 70 e 90 °C per 30’; fotolitografia per contatto delle maschere con energia di esposizione tra 20 e 28 mJ e spettro di esposizione centrato intorno ai 400nm; ricottura del fotoresist ad una temperatura compresa tra 100 e 120 °C per 5’; esposizione totale del fotoresist con un'energia di esposizione tra 2000 e 2800 mi; sviluppo del fotoresist. Processo secondo la rivendicazione 1 caratterizzato dai fatto di comprendere le seguenti fasi: deposizione sul substrato del fotoresist di tipo reversai; cottura del fotoresist ad una temperatura compresa tra 70 e 90°C per 30’; fotolitografia per contatto delle maschere con energia di esposizione tra 200 e 300 mJ e spettro di esposizione centrato intorno ai 400nm; ricottura del fotoresist ad una temperatura compresa tra 100 e 120 °C per 5’; esposizione totale del fotoresist con un energia di esposizione compresa tra 2000 e 2800 mj ; sviluppo del fotoresist.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITMI942565A IT1271298B (it) | 1994-12-20 | 1994-12-20 | Processo fotolitografico per contatto per la realizzazione di linee metalliche su un substrato |
| US08/561,264 US5856067A (en) | 1994-12-20 | 1995-11-21 | Contact photolithographic process for realizing metal lines on a substrate by varying exposure energy |
| JP7310987A JPH08262744A (ja) | 1994-12-20 | 1995-11-29 | 基体上に金属ラインを形成する接触フォトリソグラフ処理方法 |
| EP95119460A EP0718875A3 (en) | 1994-12-20 | 1995-12-11 | Contact photolithographic process for making metallic lines on a substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITMI942565A IT1271298B (it) | 1994-12-20 | 1994-12-20 | Processo fotolitografico per contatto per la realizzazione di linee metalliche su un substrato |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| ITMI942565A0 ITMI942565A0 (it) | 1994-12-20 |
| ITMI942565A1 true ITMI942565A1 (it) | 1996-06-20 |
| IT1271298B IT1271298B (it) | 1997-05-27 |
Family
ID=11370020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ITMI942565A IT1271298B (it) | 1994-12-20 | 1994-12-20 | Processo fotolitografico per contatto per la realizzazione di linee metalliche su un substrato |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5856067A (it) |
| EP (1) | EP0718875A3 (it) |
| JP (1) | JPH08262744A (it) |
| IT (1) | IT1271298B (it) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3522470B2 (ja) * | 1996-12-04 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| KR20030068733A (ko) * | 2002-02-16 | 2003-08-25 | 광전자 주식회사 | 평탄화 구조를 갖는 반도체 소자 및 그 제조방법 |
| US7772064B2 (en) | 2007-03-05 | 2010-08-10 | United Microelectronics Corp. | Method of fabricating self-aligned contact |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2529054C2 (de) * | 1975-06-30 | 1982-04-29 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren zur Herstellung eines zur Vorlage negativen Resistbildes |
| JPS58159326A (ja) * | 1982-03-18 | 1983-09-21 | Toshiba Corp | 半導体用パタ−ン転写方式 |
| JPS59141227A (ja) * | 1983-02-01 | 1984-08-13 | Mitsubishi Electric Corp | 微細パタ−ン形成方法 |
| US5178986A (en) * | 1988-10-17 | 1993-01-12 | Shipley Company Inc. | Positive photoresist composition with naphthoquinonediazidesulfonate of oligomeric phenol |
| US5091342A (en) * | 1989-02-24 | 1992-02-25 | Hewlett-Packard Company | Multilevel resist plated transfer layer process for fine line lithography |
| JPH02262155A (ja) * | 1989-03-31 | 1990-10-24 | Toshiba Corp | レジストパターンの形成方法 |
| US5178989A (en) * | 1989-07-21 | 1993-01-12 | Board Of Regents, The University Of Texas System | Pattern forming and transferring processes |
| US5242770A (en) * | 1992-01-16 | 1993-09-07 | Microunity Systems Engineering, Inc. | Mask for photolithography |
-
1994
- 1994-12-20 IT ITMI942565A patent/IT1271298B/it active IP Right Grant
-
1995
- 1995-11-21 US US08/561,264 patent/US5856067A/en not_active Expired - Fee Related
- 1995-11-29 JP JP7310987A patent/JPH08262744A/ja active Pending
- 1995-12-11 EP EP95119460A patent/EP0718875A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI942565A0 (it) | 1994-12-20 |
| EP0718875A3 (en) | 1997-10-01 |
| JPH08262744A (ja) | 1996-10-11 |
| US5856067A (en) | 1999-01-05 |
| IT1271298B (it) | 1997-05-27 |
| EP0718875A2 (en) | 1996-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0160940B2 (it) | ||
| TW201502297A (zh) | 遮罩及其製造方法 | |
| US20050282368A1 (en) | Mask, method for producing the same, deposition method, electronic device, and electronic apparatus | |
| ITMI942565A1 (it) | Processo fotolitografico per contatto per la realizzazione di linee metalliche su un substrato | |
| JP2012212706A (ja) | 半導体装置及びその製法において用いられるアモルファスカーボン膜の製造法 | |
| KR101301080B1 (ko) | 삼극 전계방출소자의 제조방법 | |
| JP2000073170A5 (it) | ||
| US20100181893A1 (en) | Intersecting electrode electron emitter | |
| KR100809194B1 (ko) | 전자 방출원의 제조 방법 | |
| JPH04263490A (ja) | 薄膜回路の製造方法 | |
| JPS63133629A (ja) | 集積回路装置の製造方法 | |
| CN100428415C (zh) | 基于氮化硅镂空掩模的纳米电极制备方法 | |
| JPS57145340A (en) | Manufacture of semiconductor device | |
| KR102405552B1 (ko) | Oled 증착용 메탈 마스크의 제조 방법 | |
| KR100272517B1 (ko) | 반도체 소자의 마스크 제조 방법 | |
| JPH05275549A (ja) | 半導体装置の製造方法 | |
| KR100532748B1 (ko) | 반도체 소자의 금속 배선층 제조 방법 | |
| KR20010065191A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS5680130A (en) | Manufacture of semiconductor device | |
| KR100563819B1 (ko) | 반도체소자의 반사방지막 제조방법 | |
| KR100252776B1 (ko) | 전기발광소자의제조방법 | |
| MCELHANON et al. | Process to fabricate thick coplanar microwave electrode structures(Patent Application) | |
| JPH06264270A (ja) | 硬質カーボン膜のパターニング方法 | |
| KR100660278B1 (ko) | 게이트 전극 형성 방법 | |
| KR100511929B1 (ko) | 반도체 장치의 콘택홀 형성방법_ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted | ||
| TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19971128 |