ITMI20011533A1 - Procedimento e dispositivo per comandare svolgimenti di esercizio - Google Patents

Description

Stato della tecnica

L'invenzione riguarda un procedimento ed un dispositivo con un modulo di processore per comandare svolgimenti di esercizio, specialmente per un comando di motore in un autoveicolo, laddove per il comando di svolgimenti di esercizio vengono selezionati rispettivamente comandati elementi periferici, conformemente alle definizioni introduttive delle rivendicazioni indipendenti.

Per la selezione rispettivamente l'indirizzamento di elementi periferici, specialmente utenti in corrispondenza di un sistema a Bus, moduli di processore, specialmente Controller, rendono disponibili più interfaccia di selezione rispettivamente linee di selezione (linee Selekt), laddove con ogni linea Selekt è possibile interrogare di volta in volta un elemento periferico rispettivamente utente. Un utente pertanto viene selezionato rispettivamente interrogato mediante attivazione della sua linea Selekt associata. In tal modo il numero di possibili utenti Bus rispettivamente elementi periferici, interrogabili mediante il modulo di processore, è limitato dal numero, reso disponibile 2053/01/B.

dal modulo di processore, di linee Selekt rispettivamente segnali Selekt rispettivamente segnali di selezione.

Per ampliare il numero di utenti viene generata una codifica da un certo numero di segnali Selekt. Questa codifica quindi dovrà essere di nuovo decodificata mediante hardware supplementare, di regola un modulo decodificatore. A riguardo a causa della necessaria logica di decodifica si ha un maggiore dispendio circuitale portante a maggiori costi e maggiore fabbisogno di superficie della lastra conduttrice.

L'impiego di una tale logica di decodifica è noto dall'articolo "EPROM decoder for device selection" di K. J. Whiteley dalla rivista tecnica "Electronic Engineering", volume 58, numero 714, pagina 36 del giugno 1986. Usualmente come logica di decodifica in particolare un certo numero di moduli TTL viene dotato di cablaggio rigido, per rappresentare una funzione di selezione. Nell'articolo menzionato la selezione rispettivamente il comando di singoli moduli periferici viene realizzata mediante una EPROM. Se il numero delle uscite di selezione rispettivamente delle interfacce di selezione dell'EPROM rispetto al numero dei moduli periferici da comandare è troppo modesto, allora con l'ausilio di un modulo di decodifica, in 2053/01/B .

questo caso un decodificatore 4:16, interposto, si ottiene un ampliamento delle possibilità di selezione. Impiegando il modulo di decodifica quindi è possibile selezionare e rispettivamente comandare più del numero massimo possibile di moduli periferici tramite la EPROM.

La struttura di una tale decodifica di indirizzi con moduli TTL è parimenti rappresentata nel testo tecnico "PC-gesteuerte Messtechnik" di Klaus Dembowsky del 1993, apparso in Markt&Technik Buch- und Softwareverlag GmbH & Co. con il numero ISBN 3-87791-516-7. Alle pagine 58 fino a 65 viene rappresentata in particolare la struttura di circuiti di decodifica, per i quali si impiegano moduli logici, i moduli TT1, moduli comparatori oppure moduli PAL (Programmable Array Logic).

Anche qui a causa della necessaria logica di decodifica si ha un maggiore dispendio circuitale portante a maggiori costi e maggiore fabbisogno di superficie per la piastra conduttrice.

Si intende ora evitare secondo l'invenzione questo maggiore dispendio circuitale.

Vantaggi dell'invenzione

L'invenzione parte da un procedimento e da un dispositivo con un modulo di processore per comandare svolgimenti di esercizio, specialmente per un comando di motore in un veicolo. In particolare elementi periferici vengono selezionati mediante un modulo di processore con un numero preassegnato di interfaccia di selezione per mezzo di segnali di selezione forniti da queste interfaccia di selezione, laddove inoltre elementi periferici trasmettono istruzioni rispettivamente comandi e, oppure dati tramite almeno un'interfaccia di informazione del modulo di processore .

A riguardo vantaggiosamente alle istruzioni vengono associati indicativi di selezione che vengono trasmessi con queste. La selezione degli elementi periferici rispettivamente di un elemento periferico avviene quindi mediante un segnale di selezione e mediante l'indicativo di selezione. E' vantaggioso che in tal modo è possibile un ampliamento del numero degli elementi periferici comandabili rispettivamente interrogabili, specialmente utenti Bus senza aggiuntivo maggiore dispendio hardware. Con ciò opportunamente è possibile ampliare ad esempio il Bus SPI (Serial Peripheral Interface) al pari di altri sistemi Bus confrontabili senza i maggiori costi rispettivamente il maggior dispendio circuitale.

Opportunamente pertanto è possibile connettere più elementi periferici ad un interfaccia di selezione del modulo di processore e ciò nonostante selezionarli rispettivamente interrogarli singolarmente, laddove gli elementi periferici, che sono accoppiati allo stesso interfaccia di selezione, opportunamente si distinguono reciprocamente.

Vantaggiosamente al riguardo l'indicativo di selezione e l'istruzione possono essere trasmessi in forma digitale come complesso di singoli segnali binari (Bits) laddove l'indicativo di selezione sostituisce una parte dei Bit dell'istruzione con preassegnata lunghezza Bit, cosicché l'indicativo di selezione trasmesso e l'istruzione nel suo complesso presentano lo stesso numero di Bit come in precedenza l'istruzione da sola.

Cane ulteriore vantaggioso sviluppo, quando dovrà essere disponibile lo stesso numero di istruzioni rispettivamente di comandi anche dopo l'associazione dell'indicativo di selezione, il complesso di indicativo di selezione ed istruzione viene aumentato nel suo numero di Bit in ragione del numero di Bit dell'indicativo di selezione. Se ad esempio il comando rispettivamente di istruzione viene trasmesso in una trama di dati, in tal modo viene aumentata la trama di dati rispettivamente viene aumentato il contenuto di Bit della trama.

Con ciò vantaggiosamente è possibile la selezione rispettivamente l'interrogazione di più del numero di elementi periferici rispettivamente di utenti Bus, corrispondente al numero delle interfaccia di selezione del modulo di processore, in quanto le parole di istruzione Bus rispettivamente le parole di comando Bus vengono ampliate in ragione di uno oppure più Bit di selezione rispettivamente Bit Selekt, per cui viene aumentato il numero dei possibili utenti, ossia elementi periferici, senza aggiuntivo accorgimento hardware.

Disegno

In seguito l'invenzione viene illustrata più dettagliatamente in base alle figure rappresentate nel disegno.

In particolare:

La figura 1 mostra una rappresentazione schematica di un modulo di processore con sistema a Bus accoppiato e con diversi elementi periferici,

la figura 2 mostra una parola di istruzione rispettivamente una parola di comando (ad esempio 8 Bit) secondo l'invenzione,

la figura 3 infine illustra un diagramma Timing rispettivamente di svolgimento temporale dei segnali trasmessi tramite le interfaccia di selezione rispettivamente l'interfaccia di informazione.

Descrizione degli esempi di realizzazione

La figura 1 mostra un modulo di processore 100, che tramite un Bus-IO (BIO), ossia un'interfaccia di entrata/uscita Bus è accoppiato ad un sistema Bus, ad esempio ad un SPI-Bus 108 e comunica tramite questo. Il modulo di processore 100 presenta inoltre interfaccia di selezione, cosiddetti Selektports SPI fino a SP4, tramite le quali tramite linee di Selekt SL1 fino a SL4 sono connessi elementi periferici 101 fino a 107. Nello stato della tecnica in caso di connessione diretta tramite le qui mostrate quattro linee Selekt SL1 fino a SL4 rispettivamente le corrispondenti interfaccia di selezione SPI fino a SP4 è possibile selezionare rispettivamente interrogare al massimo quattro elementi periferici 101 fino a 104 dal modulo di processore. Con l'ampliamento, in seguito ancora da illustrare precisamente, con un indicativo di selezione, indicato abbreviato come SBE (ampliamento Selekt-Bit) è possibile quindi aggiuntivamente agli elementi periferici 101 fino a 104 selezionare, in particolare selezionare singolarmente, gli elementi periferici 105 fino a 107 mediante il modulo di processore.

Inoltre per il sistema Bus 108 si parte come esempio da uno SPI-Bus. Altri sistemi Bus di possibilità confrontabile e casi di applicazione possono essere impiegati a riguardo parimenti secondo l'invenzione. La comunicazione SPI si svolge di regola come segue: il controllo e rispettivamente il modulo di processore 100 attiva il segnale Selekt, competente per il modulo SPI da interrogare, ossia l'elemento periferico, tramite la corrispondente interfaccia di selezione SPI fino a SP4 e invia successivamente un'istruzione rispettivamente un comando ed eventualmente dati tramite lo SPI-Bus 108. Il comando inviato, l'istruzione (ad esempio 1 Byte) è formata da Bit di comando, ossia da singoli segnali binari. A riguardo nella istruzione inviata possono essere contenute anche informazioni supplementari, ad esempio per la correzione degli errori. Per una tale convenzionale struttura di comandi quindi sono memorizzati ad esempio 6 Bit di istruzione o Bit di comando instrO fino a instr5 sotto Bit 2 fino a Bit 7 della istruzione inviata nonché un Bit per il controllo degli errori, ad esempio memorizzato sotto Bitl (ad esempio per un Even Parity Check oppure un Cyclic Redundancy Check) e sotto Bit 0 sono memorizzate ulteriori possibili informazioni supplementari. In tal modo quindi come rappresentato per sei Bit di comando instrO fino a instr5 è possibile trasmettere al massimo 2<6 >= 64 differenti istruzioni rispettivamente comandi per ogni modulo.

Nella figura 2 è ora rappresentata secondo l'invenzione una trama di informazioni 200, specialmente una parola di comando rispettivamente istruzione. In essa sono rappresentate con BitO informazioni supplementari a piacere, ad esempio per la correzione degli errori, in Bit 1 un parity-Bit, ad esempio per un Even Parity Check. Parimenti è possibile impiegare Bit 0 e Bit 1 come controllo nell'ambito di un Cyclic Redundancy Checks CRC. Dai Bit di comando rispettivamente Bit di istruzione instrO fino a instr5 precedentemente descritti, ossia Bit 2 fino a Bit 7, due Bit 6 e Bit 7 qui rappresentati vengono ora sostituiti da Bit di selezione, cosiddetti Selektbits SB SelektO e Selektl. Di conseguenza è possibile trasmettere mediante i quattro Bit di istruzione instrO fino a instr3 in verità ora 2<4>, ossia 16 differenti comandi per modulo, ma è possibile selezionare decisamente più elementi periferici rispettivamente moduli, qui quattro invece di uno per ogni interfaccia di selezione.

Secondo l'invenzione pertanto il comando rispettivamente l'istruzione viene ampliata mediante uno oppure più Bit per la selezione dei moduli Selekt0, Selekt1. A riguardo, come qui rappresentato, è possibile sostituire una parte dei Bit di istruzione oppure la trama di informazione 200 viene ampliata in ragione dei Selektbits SB ed in questo caso non è più lunga 8 Bit ma 10 Bit rispettivamente viene integrata in ragione di un ulteriore Byte, cosicché in tal caso sono disponibili interamente 8 Bit per la selezione degli elementi periferici.

In entrambi i casi l'interrogazione ha quindi luogo mediante il segnale Selekt tramite le interfaccia di selezione SPI fino a SP4 e i corrispondenti Selektbits SB nell'istruzione. In tal modo è ora possibile agganciare più moduli SPI ad una linea Selekt. La distinzione definitiva ha quindi luogo tramite i nove Selektbits, specialmente all'inizio dell'istruzione. In tal modo si ottiene la struttura di comando rappresentata in figura 2 oppure come ulteriore sviluppo la trama di informazione rispettivamente trama di istruzione ingrandita con ad esempio due Byte.

Con l'impiego dei Selektbits SB nella trama di informazioni, specialmente nella trama di istruzioni 200 è quindi possibile effettuare l'ampliamento Selektbit SBE rappresentato in figura 1, per cui quindi al posto degli elementi — — — periferici 101 fino a 104 con ulteriormente 4 interfaccia di selezione è possibile ora selezionare e comandare elementi periferici 101 fino a 107. Questi elementi periferici sono ad esempio un circuito a stadio finale, un circuito stabilizzatore incluso Watchdog, un puro circuito di sorveglianza (Watchdog), ulteriori circuiti a stadio finale ad esempio specifici di iniezione oppure anche un EPROM seriale. La funzionalità SPI rappresentata degli elementi periferici è ad esempio la inizializzazione, la comunicazione con il circuito di sorveglianza, specialmente con il Watchdog, diagnosi di stadio finale, lettura di entrate, registrazione e lettura di dati.

La figura 3 mostra a riguardo in un diagramma Timing in funzione del tempo t un andamento di segnale esemplificativo in corrispondenza dell'interfaccia di selezione SP1 fino a SP4 rispettivamente delle relative linee Selekt SL1 fino a SL4 nonché dell'interfaccia Bus BIO. Il segnale Selekt in tal caso può assumere ad esempio due valori "high" e "low" come per SP1 fino a SP4. In questo esempio le interfacce di selezione rispettivamente i- segnali Selekt SPI fino SP3 sono high quando si prende come base un funzionamento Selekt low. Ciò significa che in questo esempio la commutazione del livello da high a low su una linea indica la selezione di un elemento periferico. Parimenti però è pensabile la logica inversa, ossia un funzionamento Selekt high. In questo esempio per tps la Selektport, ossia l'interfaccia di selezione SP4 viene commutata da high a low. Nell'istante tsl quindi, come rappresentato nello stato della tecnica, per una disposizione in cui è previsto un elemento periferico per ogni Selektport, sarebbe scelto l'elemento periferico tramite Selektport SP4.

Nell'esempio, descritto nell'ambito dello stato della tecnica, con Hardware supplementare, specialmente per un modulo decodificatore, mediante le quattro Selektport SP1 fino a SP4 ad esempio SP1 high, SP2 high, SP3 high, SP4 low (h h h 1) una volta trascorso un certo tempo di trattamento ts2-tsl nell'istante ts2 sarebbe avvenuta la selezione.

Nell'istante t transmit ttr si inizia con la trasmissione di istruzioni e, oppure dati tramite i BUS IO BIO e quindi tramite il sistema Bus 108. Pertanto la selezione secondo l'invenzione avviene dopo valutazione dei due Selektbits SB nell'ambito dell'istruzione nell'istante ts3. Di seguito all'istruzione rispettivamente alle istruzioni quindi è possibile trasmettere dati come rappresentato in figura3.

Al posto dell'indirizzamento diretto di un elemento periferico, qui di un modulo SPI tramite una linea Selekt direttamente associata, oppure nell'ambito di un ampliamento mediante un modulo decodificatore ed una codifica di segnale, vengono qui pertanto ampliate in ragione di uno oppure più Selektbits le parole di comando SPI rispettivamente le parole di istruzione, per cui senza aggiuntivo dispendio Hardware e aggiuntivi accorgimenti Hardware nell'apparecchio di comando possono essere connessi più moduli ad una linea Selekt, il che comporta grandi potenziali di risparmio nell'ambito dei costi e della superficie della piastra circuitale rispettivamente del dispendio circuitale.

Claims (6)

1. Rivendicazioni 1. Procedimento per comandare svolgimenti di esercizio, specialmente per un comando di motore in un autoveicolo, laddove elementi periferici vengono selezionati mediante un modulo di processore con un numero preassegnato di interfaccia di selezione per mezzo di segnali di selezione forniti tramite queste interfaccia di selezione, laddove agli elementi periferici vengono trasmesse istruzioni tramite almeno una interfaccia di informazione o modulo di processore, caratterizzato dal fatto che alle istruzioni vengono associati indicativi di selezione che vengono trasmessi con queste, laddove la selezione di un elemento periferico avviene mediante un segnale di selezione ed un indicativo di selezione.
2. 2. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che l'indicativo di selezione e l'istruzione vengono trasmessi in forma digitale come complesso formato da singoli segnali binari e l'indicativo di selezione sostituisce una parte di singoli segnali dell'istruzione presentanti un numero preassegnato di singoli segnali, cosicché l'indicativo di selezione trasmesso e l'istruzione come complesso presentano di nuovo lo stesso numero preassegnato di singoli segnali .
3. 3. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che l'indicativo di selezione e l'istruzione vengono trasmessi in forma digitale come complesso di singoli segnali binari, laddove un indicativo di selezione integra l'istruzione presentante un numero preassegnato di singoli segnali, cosicché il numero dei singoli segnali nel vendicativo di selezione trasmesso e nell'istruzione come complesso è superiore al numero preassegnato di singoli segnali.
4. 4. Dispositivo per comandare svolgimenti di esercizio, specialmente per un comando di motore in un autoveicolo, con un modulo di processore ed elementi periferici, laddove il modulo di processore e gli elementi periferici sono collegati tramite un'interfaccia di informazione e il modulo di processore presenta inoltre un numero preassegnato di interfaccia di selezione, tramite le quali gli elementi periferici sono parimenti collegati con il modulo di processore e gli elementi periferici vengono selezionati mediante segnali di selezione, forniti tramite le interfacce di selezione, mediante il modulo di processore, laddove agli elementi periferici selezionati vengono trasmesse istruzioni tramite l'interfaccia di informazione,caratterizzato dal fatto che sono contenuti i primi mezzi che associano alle istruzioni indicativi di selezione e sono contenuti secondo i mezzi che selezionano un elemento periferico in base al segnale di selezione e all'indicativo di selezione.
5. 5. Dispositivo secondo la rivendicazione 4, caratterizzato dalfatto che ad un'interfaccia di selezione del modulo di processore è possibile connettere almeno due elementi periferici, laddove gli elementi periferici si distinguono reciprocamente .
6. 6. Modulo di processore per comandare svolgimenti di esercizio, specialmente per un comando di motore in un autoveicolo, laddove il modulo di processore presenta un'interfaccia di informazione nonché un numero preassegnato di interfaccia di selezione, laddove il modulo di processore tramite le interfaccia di selezione fornisce segnali di selezione e tramite l'interfaccia di informazione istruzioni, laddove mediante i segnali di selezione forniti dalle interfacce di selezione vengono selezionati elementi periferici e agli elementi periferici selezionati le rispettive istruzioni vengono trasmesse tramite l'interfaccia di informazione, caratterizzato dal fatto che sono contenuti i primi mezzi che associano alle istruzioni indicativi di selezione e li forniscono con le istruzioni tramite l'interfaccia di informazione, laddove mediante gli indicativi di selezione e i segnali di selezione vengono selezionati i rispettivi elementi periferici.