CN106649159B - 一种射频组件及其专用spi数据传输方法 - Google Patents

一种射频组件及其专用spi数据传输方法 Download PDF

Info

Publication number
CN106649159B
CN106649159B CN201611204432.XA CN201611204432A CN106649159B CN 106649159 B CN106649159 B CN 106649159B CN 201611204432 A CN201611204432 A CN 201611204432A CN 106649159 B CN106649159 B CN 106649159B
Authority
CN
China
Prior art keywords
control
register
logic unit
control logic
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611204432.XA
Other languages
English (en)
Other versions
CN106649159A (zh
Inventor
闫康
桑会平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN201611204432.XA priority Critical patent/CN106649159B/zh
Publication of CN106649159A publication Critical patent/CN106649159A/zh
Application granted granted Critical
Publication of CN106649159B publication Critical patent/CN106649159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Abstract

本发明公开了一种射频组件及其专用SPI数据传输方法，该发明是为满足阵列阵元控制以及小型化要求，设计的专用SPI数据传输方法。本发明采用了双片选，用于阵列行列地址的选择，从而在阵列规模较大情况下，有效地减少了片选信号线，降低了设备复杂度。本发明同时增加了装载使能控制功能，实现了对阵列所有阵元的同时幅相控制。本发明不但可以实现四通道的阵元控制还可以实现单通道、双通道的阵元控制，增加了本发明的适用性。

Description

一种射频组件及其专用SPI数据传输方法
技术领域
本发明涉及阵列波束控制领域中一种射频组件及其专用SPI接口协议。特别是阵列规模较大情况下，为满足小型化要求设计的一种射频组件及其专用SPI接口协议。
背景技术
目前阵列波束控制领域中射频组件所采用的SPI接口协议普遍仅支持单通道阵元实时数据交换、阵元工作状态检测，而且都是通过单片选进行射频组件的寻址。在应用中，子阵和阵面组件单元间通过SPI实现了高速、实时的数据交换，在子阵级完成对组件的检测，从而实现波控系统对整个阵面的监控，在阵列开机的自检阶段就能得知阵面单元的失效率，同时也可通过对阵面的实时检测，正确指导阵列进一步的工作。但是，在阵列规模较大的情况下，传统的SPI接口协议无法满足小型化的要求，限制了其在机载、弹载等平台上的应用。
发明内容
本发明所要解决的技术问题在于避免上述背景技术所描述的不足之处，设计一种射频组件及其专用SPI数据传输方法。
本发明所要解决的技术问题由以下技术方案实现：
一种射频组件，其特征在于，包括：接口101、寄存器102、幅相控制器103以及I/O控制逻辑单元104；
接口101用于提供电源与地；还用于接收外部设备的行片选信号、列片选信号、复位信号、时钟信号、配置数据、配置通道和控制命令，并分别输出至I/O控制逻辑单元104；还用于将装载使能信号输出至幅相控制器103；还用于将I/O控制逻辑单元104输出的配置数据和状态数据发送至外部设备；
寄存器102用于在I/O控制逻辑单元104的控制下存储配置数据；还用于监测射频组件的工作状态，将状态数据进行存储；还用于存储配置通道；还用于在I/O控制逻辑单元104的控制下将存储的配置数据和状态数据输出至I/O控制逻辑单元104；还用于在幅相控制器103的控制下将存储的配置数据通过配置通道输出；还用于根据复位信号进行复位；根据时钟信号进行正常工作；
幅相控制器103用于在装载使能信号有效时控制寄存器102将配置数据输出；
I/O控制逻辑单元104用于根据行片选信号和列片选信号选中该射频组件；还用于解读控制命令，根据解读得到的命令字控制相应的寄存器102存储配置数据；还用于根据解读得到的命令字控制相应的寄存器102输出配置数据和状态数据至I/O控制逻辑单元104；还用于将配置数据和状态数据输出至接口101；还用于将复位信号、时钟信号和配置通道输入至寄存器102。
其中，所述接口101包括复位信号输入接口1011、行片选输入接口1012、列片选输入接口1013、串行时钟输入接口1014、串行数据输入接口1015、串行数据输出接口1016、供电电压接口1017、接地接口1018和装载使能接口1019。
其中，寄存器102包括第一至第四同相系数寄存器、第一至第四正交系数寄存器、工作模式寄存器、功率状态寄存器和第一至第四温度状态寄存器；第一至第四同相系数寄存器和第一至第四正交系数寄存器分别用于在I/O控制逻辑单元104的控制下存储配置数据；还用于在I/O控制逻辑单元104的控制下输出配置数据至I/O控制逻辑单元104；还用于在幅相控制器103的控制下将存储的配置数据通过配置通道输出；工作模式寄存器用于存储配置通道；功率状态寄存器用于监测射频组件的工作状态，将状态数据进行存储；还用于在I/O控制逻辑单元104的控制下将状态数据输出至I/O控制逻辑单元104；第一至第四温度状态寄存器用于检测射频组件的温度状态，将状态数据进行存储；还用于在I/O控制逻辑单元104的控制下将状态数据输出至I/O控制逻辑单元104。
一种射频组件SPI数据传输方法，其特征在于，包括以下步骤：
(1)外部设备输出行片选信号和列片选信号给所有的射频组件，选中行片选信号和列片选信号同时有效的射频组件；
(2)外部设备通过所选射频组件的串行数据输入接口向该射频组件的I/O控制逻辑单元发送控制命令；
(3)I/O控制逻辑单元解读控制命令，若解读控制命令得到寄存器起始地址和读控制命令，则转入步骤4；若解读控制命令得到寄存器起始地址和写控制命令，则转入步骤6；
(4)I/O控制逻辑单元根据寄存器起始地址控制寄存器将所存储的配置数据和状态数据输出至I/O控制逻辑单元；
(5)I/O控制逻辑单元将配置数据和状态数据通过串行数据输出接口输出至外部设备，结束数据传输；
(6)外部设备通过所选射频组件的串行数据输入接口向该射频组件的I/O控制逻辑单元发送配置数据和配置通道；
(7)I/O控制逻辑单元根据寄存器起始地址将配置数据输入至相应的寄存器；
(8)幅相控制器在装载使能接口输入的装载使能信号有效时控制寄存器将配置数据通过配置通道输出至外部。
本发明与背景技术相比具有如下优点：
1.本发明增加了射频组件通道数量，一个射频组件最多可以完成四阵元的数据交换、状态检测，加大了射频组件的适用性，满足小型化要求。
2.本发明增加了一个片选信号线，在阵列规模较大情况下显著减少了阵列寻址所需的片选信号线总数，满足小型化要求。
3.本发明同时增加了一个装载使能信号线，用来控制所有射频组件同时对阵列进行幅相控制，保证同相、正交系数同时加载至阵列天线，形成预期波束。
4.本发明通过增加工作模式寄存器，实现了多通道模式下阵元的自检功能。
5.本发明还考虑了阵列通道一致性的补偿标校问题，增加了温度监测功能，储存在温度状态寄存器内。
附图说明
图1是本发明射频组件SPI总线原理方框图。
图2是本发明读数据时同相系数寄存器时序图。
图3是本发明写数据时正交系数寄存器时序图。
图4是本发明是寄存器格式定义。
图5是本发明命令字格式定义。
具体实施方式
下面，结合图1至图5对本发明作进一步说明。
一种射频组件如图1所示，包括：接口101、寄存器102、幅相控制器103以及I/O控制逻辑104；
接口101用于提供电源与地；还用于接收外部设备的行片选信号、列片选信号、复位信号、时钟信号、配置数据、配置通道和控制命令，并分别输出至I/O控制逻辑单元104；还用于将装载使能信号输出至幅相控制器103；还用于将I/O控制逻辑单元104输出的配置数据和状态数据发送至外部设备；包括复位信号输入接口1011、行片选输入接口1012、列片选输入接口1013、串行时钟输入接口1014、串行数据输入接口1015、串行数据输出接口1016、供电电压接口1017、接地接口1018、装载使能接口1019，装载使能1019上升沿有效，用于幅度、相位控制数据同时加载至阵元天线，形成预期波束；
寄存器102用于在I/O控制逻辑单元104的控制下存储配置数据；还用于监测射频组件的工作状态，将状态数据进行存储；还用于存储配置通道；还用于在I/O控制逻辑单元104的控制下将存储的配置数据和状态数据输出至I/O控制逻辑单元104；还用于在幅相控制器103的控制下将存储的配置数据通过配置通道输出；还用于根据复位信号进行复位；根据时钟信号进行正常工作；寄存器102的格式定义如图四所示，包括第一至第四同相系数寄存器10201、10203、10205、10207、第一至第四正交系数寄存器10202、10204、10206、10208、工作模式寄存器10209、功率状态寄存器10210和第一至第四温度状态寄存器10211～10214；第一至第四同相系数寄存器10201、10203、10205、10207和第一至第四正交系数寄存器10202、10204、10206、10208分别用于在I/O控制逻辑单元104的控制下存储配置数据；还用于在I/O控制逻辑单元104的控制下输出配置数据至I/O控制逻辑单元104；还用于在幅相控制器103的控制下将存储的配置数据通过配置通道输出；幅相控制采用了矢量调制的方式，一组同相、正交系数对应一个阵元通道的幅相控制命令，同相、正交系数都为1个字节长8bit；工作模式寄存器10209用于存储配置通道，实现单通道开关测试功能，寄存器内容为1，表明组件正常工作；寄存器内容为0，表明组件静默状态；功率状态寄存器10210用于监测射频组件的工作状态，将状态数据进行存储；还用于在I/O控制逻辑单元104的控制下将状态数据输出至I/O控制逻辑单元104；功率输出正常为1，无功率输出为0；第一至第四温度状态寄存器10211～10214用于检测射频组件的温度状态，将状态数据进行存储；还用于在I/O控制逻辑单元104的控制下将状态数据输出至I/O控制逻辑单元104；以准确进行通道一致性补偿，采用了8位二进制数量化形式；
幅相控制器103用于在装载使能信号有效时控制寄存器102将配置数据输出；当装载使能信号有效时，所有的射频组件同时将寄存器内同相系数、正交系数加载至阵元天线，形成预期波束。
I/O控制逻辑单元104用于根据行片选信号和列片选信号选中该射频组件；还用于解读控制命令，根据解读得到的命令字控制相应的寄存器102存储配置数据；还用于根据解读得到的命令字控制相应的寄存器102输出配置数据和状态数据至I/O控制逻辑单元104；还用于将配置数据和状态数据输出至接口101；还用于将复位信号、时钟信号和配置通道输入至寄存器102。
一种射频组件SPI数据传输方法，包括以下步骤：
(1)外部设备输出行片选信号和列片选信号给所有的射频组件，选中行片选信号和列片选信号同时有效的射频组件；
(2)外部设备通过所选射频组件的串行数据输入接口向该射频组件的I/O控制逻辑单元发送控制命令；
(3)I/O控制逻辑单元解读控制命令，若解读控制命令得到寄存器起始地址和读控制命令，则转入步骤(4)；若解读控制命令得到寄存器起始地址和写控制命令，则转入步骤(6)；
(4)I/O控制逻辑单元根据寄存器起始地址控制寄存器将所存储的配置数据和状态数据输出至I/O控制逻辑单元；
(5)I/O控制逻辑单元将配置数据和状态数据通过串行数据输出接口输出至外部设备，结束数据传输；
(6)外部设备通过所选射频组件的串行数据输入接口向该射频组件的I/O控制逻辑单元发送配置数据和配置通道；
(7)I/O控制逻辑单元根据寄存器起始地址将配置数据输入至相应的寄存器；
(8)幅相控制器在装载使能接口输入的装载使能信号有效时控制寄存器将配置数据通过配置通道输出至外部。
射频组件SPI接口协议：
时钟相位极性约定是为满足收发器件可以正确的通信，提前设置的一种默认传输模式，由同步时钟空闲状态与采样跳变沿决定，本发明采用同步时钟空闲状态为低电平、同步时钟的第一个跳变沿对数据进行采样；
SPI命令字如图5所示包括读/写标志位2021、读/写寄存器起始地址2022～2026；读/写标志位2021为1表明命令为写操作，为0表明为读操作；读/写寄存器起始地址2022～2026为5位2进制码代表的地址，其中2026为高位，2022为低位；
读时序操作如图2所示为主器件输出行列片选信号给射频组件，选中行、列片选同时有效的射频组件，同时通过串行数据输入接口向该射频组件发送控制命令，控制命令包括读寄存器起始地址、读控制命令，在行列片选有效的情况下，该射频组件按地址依次累加顺序从串行数据输出接口向主器件发送寄存器内存储的数据；
写时序操作如图3所示为主器件输出行列片选信号给射频组件，选中行、列片选同时有效的射频组件，同时通过串行数据输入接口向该射频组件发送控制命令，控制命令包括寄存器起始地址、写控制命令，接着发送待写数据，在行列片选有效的情况下，该射频组件按地址依次累加顺序将串行数据输入接口送进来的待写数据存入寄存器内。

Claims (4)

1.一种射频组件，其特征在于，包括：接口(101)、寄存器(102)、幅相控制器(103)以及I/O控制逻辑单元(104)；
接口(101)用于提供电源与地；还用于接收外部设备的行片选信号、列片选信号、复位信号、时钟信号、配置数据、配置通道和控制命令，并分别输出至I/O控制逻辑单元(104)；还用于将装载使能信号输出至幅相控制器(103)；还用于将I/O控制逻辑单元(104)输出的配置数据和状态数据发送至外部设备；
寄存器(102)用于在I/O控制逻辑单元(104)的控制下存储配置数据；还用于监测射频组件的工作状态，将状态数据进行存储；还用于存储配置通道；还用于在I/O控制逻辑单元(104)的控制下将存储的配置数据和状态数据输出至I/O控制逻辑单元(104)；还用于在幅相控制器(103)的控制下将存储的配置数据通过配置通道输出；还用于根据复位信号进行复位；根据时钟信号进行正常工作；
幅相控制器(103)用于在装载使能信号有效时控制寄存器(102)将配置数据输出；
I/O控制逻辑单元(104)用于根据行片选信号和列片选信号选中该射频组件；还用于解读控制命令，根据解读得到的命令字控制相应的寄存器(102)存储配置数据；还用于根据解读得到的命令字控制相应的寄存器(102)输出配置数据和状态数据至I/O控制逻辑单元(104)；还用于将配置数据和状态数据输出至接口(101)；还用于将复位信号、时钟信号和配置通道输入至寄存器(102)。
2.根据权利要求1所述的一种射频组件，其特征在于，所述接口(101)包括复位信号输入接口(1011)、行片选输入接口(1012)、列片选输入接口(1013)、串行时钟输入接口(1014)、串行数据输入接口(1015)、串行数据输出接口(1016)、供电电压接口(1017)、接地接口(1018)和装载使能接口(1019)。
3.根据权利要求1所述的一种射频组件，其特征在于，寄存器(102)包括第一至第四同相系数寄存器、第一至第四正交系数寄存器、工作模式寄存器、功率状态寄存器和第一至第四温度状态寄存器；第一至第四同相系数寄存器和第一至第四正交系数寄存器分别用于在I/O控制逻辑单元(104)的控制下存储配置数据；还分别用于在I/O控制逻辑单元(104)的控制下输出配置数据至I/O控制逻辑单元(104)；还分别用于在幅相控制器(103)的控制下将存储的配置数据通过配置通道输出；工作模式寄存器用于存储配置通道；功率状态寄存器用于监测射频组件的工作状态，将状态数据进行存储；还用于在I/O控制逻辑单元(104)的控制下将状态数据输出至I/O控制逻辑单元(104)；第一至第四温度状态寄存器用于检测射频组件的温度状态，将状态数据进行存储；还用于在I/O控制逻辑单元(104)的控制下将状态数据输出至I/O控制逻辑单元(104)。
4.一种射频组件SPI数据传输方法，其特征在于，包括以下步骤：
(1)外部设备输出行片选信号和列片选信号给所有的射频组件，选中行片选信号和列片选信号同时有效的射频组件；
(2)外部设备通过所选射频组件的串行数据输入接口向该射频组件的I/O控制逻辑单元发送控制命令；
(3)I/O控制逻辑单元解读控制命令，若解读控制命令得到寄存器起始地址和读控制命令，则转入步骤(4)；若解读控制命令得到寄存器起始地址和写控制命令，则转入步骤(6)；
(4)I/O控制逻辑单元根据寄存器起始地址控制寄存器将所存储的配置数据和状态数据输出至I/O控制逻辑单元；
(5)I/O控制逻辑单元将配置数据和状态数据通过串行数据输出接口输出至外部设备，结束数据传输；
(6)外部设备通过所选射频组件的串行数据输入接口向该射频组件的I/O控制逻辑单元发送配置数据和配置通道；
(7)I/O控制逻辑单元根据寄存器起始地址将配置数据输入至相应的寄存器；
(8)幅相控制器在装载使能接口输入的装载使能信号有效时控制寄存器将配置数据通过配置通道输出至外部设备。
CN201611204432.XA 2016-12-23 2016-12-23 一种射频组件及其专用spi数据传输方法 Active CN106649159B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611204432.XA CN106649159B (zh) 2016-12-23 2016-12-23 一种射频组件及其专用spi数据传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611204432.XA CN106649159B (zh) 2016-12-23 2016-12-23 一种射频组件及其专用spi数据传输方法

Publications (2)

Publication Number Publication Date
CN106649159A CN106649159A (zh) 2017-05-10
CN106649159B true CN106649159B (zh) 2019-03-15

Family

ID=58826952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611204432.XA Active CN106649159B (zh) 2016-12-23 2016-12-23 一种射频组件及其专用spi数据传输方法

Country Status (1)

Country Link
CN (1) CN106649159B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114966557B (zh) * 2022-05-12 2023-04-28 浙江铖昌科技股份有限公司 一种用于相控阵雷达多通道t/r多功能的快速波控系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632771A (zh) * 2005-01-17 2005-06-29 北京中星微电子有限公司 直接存储访问控制装置和图像处理系统以及传输方法
CN101588171A (zh) * 2009-06-23 2009-11-25 广州润芯信息技术有限公司 可以同时兼容三线与四线spi工作形式的数字控制接口装置
CN201590076U (zh) * 2010-02-10 2010-09-22 青岛海信移动通信技术股份有限公司 一种接口扩展电路及具有所述电路的移动终端
CN101986613A (zh) * 2010-08-26 2011-03-16 中国航天科技集团公司第九研究院第七七一研究所 一种通用异步串行通信控制器
CN102023954A (zh) * 2009-09-17 2011-04-20 研祥智能科技股份有限公司 具有多路i2c总线的装置、处理器、系统主板及工控计算机

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10036643B4 (de) * 2000-07-26 2005-12-22 Robert Bosch Gmbh Verfahren und Vorrichtung zur Auswahl von Peripherieelementen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632771A (zh) * 2005-01-17 2005-06-29 北京中星微电子有限公司 直接存储访问控制装置和图像处理系统以及传输方法
CN101588171A (zh) * 2009-06-23 2009-11-25 广州润芯信息技术有限公司 可以同时兼容三线与四线spi工作形式的数字控制接口装置
CN102023954A (zh) * 2009-09-17 2011-04-20 研祥智能科技股份有限公司 具有多路i2c总线的装置、处理器、系统主板及工控计算机
CN201590076U (zh) * 2010-02-10 2010-09-22 青岛海信移动通信技术股份有限公司 一种接口扩展电路及具有所述电路的移动终端
CN101986613A (zh) * 2010-08-26 2011-03-16 中国航天科技集团公司第九研究院第七七一研究所 一种通用异步串行通信控制器

Also Published As

Publication number Publication date
CN106649159A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN102721893B (zh) 具有流水线化的电容感测的电路、装置和方法
WO2023010707A1 (zh) 一种相控阵天线快速校准测试系统及方法
TWI436204B (zh) 測試系統及測試方法
EP2564285B1 (en) Phased nand power-on reset
CN104903877A (zh) 用于映射混合式数据命令/地址信号的训练
US11113222B2 (en) NAND switch
CN109522165A (zh) 显示模组测试平台
CN106649159B (zh) 一种射频组件及其专用spi数据传输方法
US20190122745A1 (en) Nonvolatile memory device, storage device including nonvolatile memory devices, and method of training data input and output lines between controller and nonvolatile memory devices
KR20170039451A (ko) 메모리 모듈 및 이를 포함하는 반도체 메모리 시스템
US11719748B2 (en) Method of testing memory device employing limited number of test pins and memory device utilizing same
CN103365723A (zh) 带有可编程块和模拟电路控制的集成电路器件
CN116450552B (zh) 基于i2c总线异步批量读写寄存器的方法及系统
US9502118B2 (en) NAND memory addressing
CN204256724U (zh) 一种服务器内存测试设备
CN108828430B (zh) 超高频rfid标签芯片的多同测可靠性的测试系统及方法
US8291165B2 (en) Electronic devices using removable and programmable active processing modules
CN109994147B (zh) 一种固态硬盘的测试装置及方法
JPWO2019044854A1 (ja) 電圧検出回路
CN203012056U (zh) 一种电性能测试程控测量链路系统
CN204272137U (zh) 一种有源波束形成网络校准与测试系统
CN114187957A (zh) 一种存储器测试系统及其使用方法
US20120124272A1 (en) Flash memory apparatus
US20240161857A1 (en) Memory testing system and memory testing method
EP3531505A1 (en) Beam tracking apparatus and method, and antenna system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant