CN114966557B - 一种用于相控阵雷达多通道t/r多功能的快速波控系统 - Google Patents
一种用于相控阵雷达多通道t/r多功能的快速波控系统 Download PDFInfo
- Publication number
- CN114966557B CN114966557B CN202210516929.4A CN202210516929A CN114966557B CN 114966557 B CN114966557 B CN 114966557B CN 202210516929 A CN202210516929 A CN 202210516929A CN 114966557 B CN114966557 B CN 114966557B
- Authority
- CN
- China
- Prior art keywords
- data
- spi interface
- counter
- stage
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
本发明公开了一种用于相控阵雷达多通道T/R多功能的快速波控系统，其特征在于，包括时序逻辑部和组合逻辑部；其中时序逻辑部包括SPI接口和内部寄存器以及存储器，SPI接口将外部串行码值转换为内部寄存器需要的并行码值；组合逻辑部通过SPI接口得到的数据做逻辑运算，输出控制信号等；其中，内部寄存器还包括中间级和输出级，中间级和输出级分别由两个不同的时钟控制，且SPI接口与中间级共用一个时钟；读状态下能够自动快速读取指定地址的数据并输出；本发明提供快速切换移相衰减状态的一种用于相控阵雷达多通道T/R多功能的快速波控系统。
Description
技术领域
本发明涉及相控阵雷达技术领域，更具体的说，它涉及一种用于相控阵雷达多通道T/R多功能的快速波控系统。
背景技术
随着相控阵雷达的不断发展，人们对天线波束控制的需求不断提高，对控制电路的研究也更加深入。
数字电路中的波束赋形作为多功能收发芯片的控制，由于其内部包含状态较多，控制范围广，速度要求高，一直是天线收发芯片设计中关键的功能之一。相控阵雷达的发展对波束赋形的速度提出了更高的要求。
使用波束赋形结构广泛应用于收发芯片设计中，但由于移相衰减状态较多且每一次切换状态需要外部打码输入，不利于切换，增加了时间成本。因此研究出一种能够自动读取存储器数据、切换移相衰减状态的快速波束赋形数字控制(即波控)电路系统具有重要的意义及实际应用价值。
发明内容
本发明克服了现有技术的不足，提供快速切换状态的一种用于相控阵雷达多通道T/R多功能的快速波控系统。
本发明的技术方案如下：
一种用于相控阵雷达多通道T/R多功能的快速波控系统，包括时序逻辑部和组合逻辑部；
时序逻辑部包括外部输入时钟控制信号、SPI接口、数据寄存器和存储器，SPI接口在外部输入时钟控制信号的控制下将外部串行码值转换为数据寄存器需要的并行码值；
组合逻辑部通过SPI接口得到的数据做逻辑运算，输出控制信号；
其中，数据寄存器包括中间级和输出级，中间级和输出级分别由两个不同的时钟控制，且SPI接口与中间级共用一个时钟；
具体运行如下：
写入有效时，SPI接口写入数据包括读写有效控制位、数据位和地址位，根据地址位确定数据位将要写入存储器的位置；读取有效时，SPI接口写入数据包括读写有效控制位和地址位，根据地址位开始读出存储器数据。
进一步的，时序逻辑部包括SPI接口、存储器、多路选择器、多路分配器、数据寄存器、计数器；
其中，计数器开始计数时，时钟信号跳变一次，计数器都加一；相应的，地址位也会加一，继而读出存储器当前地址的数据；直到计数器清零后，地址位重新回到初始值。
进一步的，自动波束赋形功能可控，外部设置一个使能信号MODE，使能信号MODE有效时，自动波束赋形开启，从串行码值中获取初始地址从而读取数据，继而计数器值控制初始地址位累加；使能无效时，仍采用传统的波束赋形方式，从串行码值中获取地址从而读取数据。
本发明相比现有技术优点在于：
本发明利用计数器实现自动切换移相衰减状态；方案中的快速波束赋形通过计数器改变地址位来实现：写状态下将存储器中的数据位写满，读状态开启时，计数器同步开始计数，时钟跳变一次计数器值加一，地址位数值也加一。即从初始地址对应的数据开始，每过一个时钟周期，读出下一个地址对应的数据。通过上述方式，移相衰减状态切换的周期为一个时钟周期(一般为10ns级)，较之传统的循环打码切换或是软件自动扫态(均为s级)都要快上很多。
本发明提供的多通道同步自动读取存储器数据功能，在单芯片集成应用中具有较大优势和应用空间，可以广泛应用于射频/微波/毫米波频段的无线通信系统当中。
附图说明
图1为本发明的存储器写入状态示意图；
图2为本发明的存储器读出状态示意图；
图3为本发明存储器内部示意图；
图4为本发明自动波束赋形实例示意图。
具体实施方式
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图4所示，一种用于相控阵雷达多通道T/R多功能的快速波控系统，包括时序逻辑部和组合逻辑部。波控即波束赋形数字控制。
时序逻辑部包括外部输入时钟控制信号、SPI接口、数据寄存器和存储器，SPI接口在外部输入时钟控制信号的控制下将外部串行码值转换为数据寄存器需要的并行码值。
组合逻辑部通过SPI接口得到的数据做逻辑运算，输出控制信号等。
其中，内部寄存器包括中间级和输出级，中间级和输出级分别由两个不同的时钟控制，且SPI接口与中间级共用一个时钟。
时序逻辑部包括SPI接口、存储器、多路选择器、多路分配器、数据寄存器、计数器。
具体运行如下：
写入有效时，SPI接口写入数据包括读写有效控制位、数据位和地址位，根据地址位确定数据位将要写入存储器的位置，如图1所示。读取有效时，SPI接口写入数据包括读写有效控制位和地址位，根据地址位开始读出存储器数据。
其中，计数器开始计数时，时钟跳变一次，计数器加一，相应的地址位也加一，继而读出存储器当前地址的数据。即时钟每跳变一次，输出状态就切换一次。直到计数器清零后，地址位重新回到初始值。其中，计数器大小由实际需求决定。具体如图2所示，读状态下多个通道数据锁存同步进行，对应存储器数据写到对应通道中，时钟的跳变对应计数器数值跳变，计数器数值变化对应读出地址位变化。每个存储器的数据寄存器的个数视具体情况而定，如图3所示。
自动波束赋形功能可控，外部设置一个使能信号MODE，使能信号MODE有效时，自动波束赋形开启，从串行码值中获取初始地址从而读取数据，继而计数器值控制初始地址位累加。使能无效时，仍采用传统的波束赋形方式，从串行码值中获取地址从而读取数据，具体如图2所示。
时序逻辑部还包括多级锁存，SPI接口与中间级数据寄存器之间由计数器的数据计数器来充当锁存有效信号，计数到固定值时发生锁存。即第一级为SPI接口的串并转换，中间级为存储器以及数据寄存器，输出级为输出数据寄存器，其中第一级、中间级共用一个时钟，最后输出级用另一个时钟。中间级数据寄存器之间由数据计数器来充当锁存有效信号，计数到固定值时发生锁存。
作为优选，还可以包括复位信号，复位信号有效时，所有数据寄存器以及存储器都被复位为拟定好的初始值。还可以包括自检信号，SPI接口的最高位将输出至芯片外，作为串行数据的自检信号。
如图4所示，该具体实例具有四个通道，每个通道有四级寄存器及存储器，其中前三级由时钟CLK控制，最后输出级数据寄存器由时钟TRX_LOAD控制。读写状态由DATA输入的串行数据来决定，写状态下第一级移位寄存器reg1_data将数据存入存储器mem1-4中。读状态下，MODE高有效，即MODE为高时，移位寄存器输入的初始地址选定四个存储器对应位置的数据，分别锁存到四个通道的第三级数据寄存器，再由计数器控制地址位累加，实现数据快速切换；MODE为低时，则完全由移位寄存器输入的初始地址决定数据位，每次切换都需要从外部输入串码改变地址位。数据锁存到第三级寄存器后，再由TRX_LOAD控制输出。
综上所述，本发明所提供的多通道同步自动读取存储器数据功能，在单芯片集成应用中具有较大优势和应用空间，可以广泛应用于射频/微波/毫米波频段的无线通信系统当中。解决了在传统控制电路中采用手动读取切换状态造成的速度较慢的问题，和在传统控制电路中多通道无法同时赋值造成的速度较慢的问题。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。
Claims (1)
1.一种用于相控阵雷达多通道T/R多功能的快速波控系统，其特征在于，包括时序逻辑部和组合逻辑部；
时序逻辑部包括外部输入时钟控制信号、SPI接口、数据寄存器和存储器，SPI接口在外部输入时钟控制信号的控制下将外部串行码值转换为数据寄存器需要的并行码值；
组合逻辑部通过SPI接口得到的数据做逻辑运算，输出控制信号；
其中，数据寄存器包括中间级和输出级，中间级和输出级分别由两个不同的时钟控制，且SPI接口与中间级共用一个时钟；
具体运行如下：
写入有效时，SPI接口写入数据包括读写有效控制位、数据位和地址位，根据地址位确定数据位将要写入存储器的位置；读取有效时，SPI接口写入数据包括读写有效控制位和地址位，根据地址位开始读出存储器数据；
时序逻辑部包括SPI接口、存储器、多路选择器、多路分配器、数据寄存器、计数器；
其中，计数器开始计数时，时钟信号跳变一次，计数器加一；相应的，地址位也会加一，继而读出存储器当前地址的数据；直到计数器清零后，地址位重新回到初始值；
自动波束赋形功能可控，外部设置一个使能信号MODE，使能信号MODE有效时，自动波束赋形开启，从串行码值中获取初始地址从而读取数据，继而计数器值控制初始地址位累加；使能无效时，仍采用传统的波束赋形方式，从串行码值中获取地址从而读取数据；
时序逻辑部还包括多级锁存，SPI接口与中间级数据寄存器之间由计数器的数据计数器来充当锁存有效信号，计数到固定值时发生锁存；即第一级为SPI接口的串并转换，中间级为存储器以及数据寄存器，输出级为输出数据寄存器，其中第一级、中间级共用一个时钟，最后输出级用另一个时钟；中间级数据寄存器之间由数据计数器来充当锁存有效信号，计数到固定值时发生锁存；
还包括复位信号，复位信号有效时，所有数据寄存器以及存储器都被复位为拟定好的初始值；还包括自检信号，SPI接口的最高位将输出至芯片外，作为串行数据的自检信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210516929.4A CN114966557B (zh) | 2022-05-12 | 2022-05-12 | 一种用于相控阵雷达多通道t/r多功能的快速波控系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210516929.4A CN114966557B (zh) | 2022-05-12 | 2022-05-12 | 一种用于相控阵雷达多通道t/r多功能的快速波控系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114966557A CN114966557A (zh) | 2022-08-30 |
| CN114966557B true CN114966557B (zh) | 2023-04-28 |
Family
ID=82981068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210516929.4A Active CN114966557B (zh) | 2022-05-12 | 2022-05-12 | 一种用于相控阵雷达多通道t/r多功能的快速波控系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114966557B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109830805A (zh) * | 2019-03-19 | 2019-05-31 | 北京遥感设备研究所 | 一种星载相控阵天线波束控制电路 |
| CN113341377A (zh) * | 2021-08-02 | 2021-09-03 | 网络通信与安全紫金山实验室 | 雷达基带模块及雷达系统 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4670756A (en) * | 1986-04-07 | 1987-06-02 | Hazeltine Corporation | Phase shifter control |
| CN103412848B (zh) * | 2013-05-11 | 2016-05-25 | 中国科学技术大学 | 一种四核处理器系统共享单一程序存储器的方法 |
| US10320093B2 (en) * | 2016-08-31 | 2019-06-11 | Anokiwave, Inc. | Phased array control circuit |
| CN106649159B (zh) * | 2016-12-23 | 2019-03-15 | 中国电子科技集团公司第五十四研究所 | 一种射频组件及其专用spi数据传输方法 |
| US10825491B2 (en) * | 2017-12-11 | 2020-11-03 | Micron Technology, Inc. | Systems and methods for writing zeros to a memory array |
| CN108539418B (zh) * | 2018-05-25 | 2023-05-16 | 西安欣创电子技术有限公司 | 一种相控阵雷达天线控制系统及方法 |
| CN110011640B (zh) * | 2018-09-05 | 2024-05-10 | 浙江铖昌科技股份有限公司 | 小型化Lange型数控单片集成移相器 |
| CN112368939A (zh) * | 2018-12-28 | 2021-02-12 | 英特尔公司 | 无线电设计、控制和架构 |
| CN111258259B (zh) * | 2020-04-27 | 2020-07-28 | 浙江航芯源集成电路科技有限公司 | 一种多通道高集成表面贴装式tr组件控制芯片 |
| CN111294000B (zh) * | 2020-05-12 | 2020-09-01 | 浙江铖昌科技有限公司 | 一种匹配网络可重构的多功能功率放大器和雷达系统 |
| CN113740620B (zh) * | 2021-08-06 | 2022-06-03 | 北京航天长征飞行器研究所 | 一种相控阵天线快速校准测试系统及方法 |
| CN113782971A (zh) * | 2021-08-16 | 2021-12-10 | 北京九天微星科技发展有限公司 | 一种相控阵天线波束控制方法、系统及存储介质 |
-
2022
- 2022-05-12 CN CN202210516929.4A patent/CN114966557B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109830805A (zh) * | 2019-03-19 | 2019-05-31 | 北京遥感设备研究所 | 一种星载相控阵天线波束控制电路 |
| CN113341377A (zh) * | 2021-08-02 | 2021-09-03 | 网络通信与安全紫金山实验室 | 雷达基带模块及雷达系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114966557A (zh) | 2022-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6741193B2 (en) | Parallel in serial out circuit having flip-flop latching at multiple clock rates | |
| US9450620B1 (en) | Fast indirect antenna control | |
| CN110068800A (zh) | 毫米波多通道多功能soc芯片 | |
| CN101854158A (zh) | 一种d型触发器单元以及具有d型触发器单元的分频器 | |
| CN107145465B (zh) | 串行外设接口spi的传输控制方法、装置及系统 | |
| CN114966557B (zh) | 一种用于相控阵雷达多通道t/r多功能的快速波控系统 | |
| JP3326137B2 (ja) | 直列通信インターフェース回路 | |
| US5200647A (en) | High-speed signal multiplexing circuit for multiplexing high-speed signals | |
| US11483010B2 (en) | Output control circuit, method for transmitting data and electronic device | |
| US7132971B2 (en) | Analog-to-digital interfacing device and method of analog-to-digital interfacing | |
| KR100343831B1 (ko) | 반도체메모리 | |
| CN114978202B (zh) | 一种支持多模式串行化的i/o发送器电路 | |
| US5561674A (en) | Synchronous counter and method for propagation carry of the same | |
| US20060109948A1 (en) | High frequency counter circuit | |
| US20080037698A1 (en) | Counter circuit and method of operating the same | |
| US8028107B2 (en) | Apparatus and method for serial to parallel in an I/O circuit | |
| CN117650763A (zh) | 一种移相器芯片及移相系统 | |
| CN220139537U (zh) | 一种分频电路、分频器及分频系统 | |
| CN116758971B (zh) | 一种寄存器堆的时序测试电路及芯片 | |
| CN112765066B (zh) | 用于serdes接口的桥接模块 | |
| CN112445663B (zh) | 测试存取端口电路 | |
| CN115833844A (zh) | 一种实现幅相快速变换的多通道接收组件 | |
| JP3418418B2 (ja) | フォーマット変換回路 | |
| CN116800254A (zh) | 一种分频电路、分频器及分频系统 | |
| KR200252001Y1 (ko) | 업/다운 전환 카운터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |