CN112368939A - 无线电设计、控制和架构 - Google Patents
无线电设计、控制和架构 Download PDFInfo
- Publication number
- CN112368939A CN112368939A CN201880095077.8A CN201880095077A CN112368939A CN 112368939 A CN112368939 A CN 112368939A CN 201880095077 A CN201880095077 A CN 201880095077A CN 112368939 A CN112368939 A CN 112368939A
- Authority
- CN
- China
- Prior art keywords
- transceiver
- phase
- digital
- signals
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title description 171
- 238000000034 method Methods 0.000 claims abstract description 119
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 10
- 230000005540 biological transmission Effects 0.000 claims description 154
- 239000003990 capacitor Substances 0.000 claims description 152
- 230000010363 phase shift Effects 0.000 claims description 151
- 238000012545 processing Methods 0.000 claims description 144
- 230000006854 communication Effects 0.000 claims description 121
- 238000004891 communication Methods 0.000 claims description 121
- 229910052751 metal Inorganic materials 0.000 claims description 100
- 239000002184 metal Substances 0.000 claims description 100
- 230000008878 coupling Effects 0.000 claims description 96
- 238000010168 coupling process Methods 0.000 claims description 96
- 238000005859 coupling reaction Methods 0.000 claims description 96
- 230000015654 memory Effects 0.000 claims description 96
- 230000008569 process Effects 0.000 claims description 79
- 230000006870 function Effects 0.000 claims description 77
- 238000004364 calculation method Methods 0.000 claims description 32
- 239000011159 matrix material Substances 0.000 claims description 30
- 238000005070 sampling Methods 0.000 claims description 29
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 14
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 14
- 230000011664 signaling Effects 0.000 claims description 14
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000000638 solvent extraction Methods 0.000 abstract description 19
- 230000006872 improvement Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 151
- 239000000243 solution Substances 0.000 description 58
- 238000010586 diagram Methods 0.000 description 51
- 230000008901 benefit Effects 0.000 description 32
- 238000012937 correction Methods 0.000 description 31
- 230000001276 controlling effect Effects 0.000 description 27
- 238000009826 distribution Methods 0.000 description 24
- 238000003491 array Methods 0.000 description 20
- 239000013598 vector Substances 0.000 description 16
- 238000013507 mapping Methods 0.000 description 11
- 230000000875 corresponding effect Effects 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 9
- 239000000872 buffer Substances 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000001228 spectrum Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 229920005994 diacetyl cellulose Polymers 0.000 description 5
- 238000001914 filtration Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000007175 bidirectional communication Effects 0.000 description 3
- 230000006735 deficit Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- MAYZWDRUFKUGGP-VIFPVBQESA-N (3s)-1-[5-tert-butyl-3-[(1-methyltetrazol-5-yl)methyl]triazolo[4,5-d]pyrimidin-7-yl]pyrrolidin-3-ol Chemical compound CN1N=NN=C1CN1C2=NC(C(C)(C)C)=NC(N3C[C@@H](O)CC3)=C2N=N1 MAYZWDRUFKUGGP-VIFPVBQESA-N 0.000 description 2
- ZGYIXVSQHOKQRZ-COIATFDQSA-N (e)-n-[4-[3-chloro-4-(pyridin-2-ylmethoxy)anilino]-3-cyano-7-[(3s)-oxolan-3-yl]oxyquinolin-6-yl]-4-(dimethylamino)but-2-enamide Chemical compound N#CC1=CN=C2C=C(O[C@@H]3COCC3)C(NC(=O)/C=C/CN(C)C)=CC2=C1NC(C=C1Cl)=CC=C1OCC1=CC=CC=N1 ZGYIXVSQHOKQRZ-COIATFDQSA-N 0.000 description 2
- WNEODWDFDXWOLU-QHCPKHFHSA-N 3-[3-(hydroxymethyl)-4-[1-methyl-5-[[5-[(2s)-2-methyl-4-(oxetan-3-yl)piperazin-1-yl]pyridin-2-yl]amino]-6-oxopyridin-3-yl]pyridin-2-yl]-7,7-dimethyl-1,2,6,8-tetrahydrocyclopenta[3,4]pyrrolo[3,5-b]pyrazin-4-one Chemical compound C([C@@H](N(CC1)C=2C=NC(NC=3C(N(C)C=C(C=3)C=3C(=C(N4C(C5=CC=6CC(C)(C)CC=6N5CC4)=O)N=CC=3)CO)=O)=CC=2)C)N1C1COC1 WNEODWDFDXWOLU-QHCPKHFHSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GISRWBROCYNDME-PELMWDNLSA-N F[C@H]1[C@H]([C@H](NC1=O)COC1=NC=CC2=CC(=C(C=C12)OC)C(=O)N)C Chemical compound F[C@H]1[C@H]([C@H](NC1=O)COC1=NC=CC2=CC(=C(C=C12)OC)C(=O)N)C GISRWBROCYNDME-PELMWDNLSA-N 0.000 description 2
- IDRGFNPZDVBSSE-UHFFFAOYSA-N OCCN1CCN(CC1)c1ccc(Nc2ncc3cccc(-c4cccc(NC(=O)C=C)c4)c3n2)c(F)c1F Chemical compound OCCN1CCN(CC1)c1ccc(Nc2ncc3cccc(-c4cccc(NC(=O)C=C)c4)c3n2)c(F)c1F IDRGFNPZDVBSSE-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 238000013439 planning Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004513 sizing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- VCGRFBXVSFAGGA-UHFFFAOYSA-N (1,1-dioxo-1,4-thiazinan-4-yl)-[6-[[3-(4-fluorophenyl)-5-methyl-1,2-oxazol-4-yl]methoxy]pyridin-3-yl]methanone Chemical compound CC=1ON=C(C=2C=CC(F)=CC=2)C=1COC(N=C1)=CC=C1C(=O)N1CCS(=O)(=O)CC1 VCGRFBXVSFAGGA-UHFFFAOYSA-N 0.000 description 1
- DOMQFIFVDIAOOT-ROUUACIJSA-N (2S,3R)-N-[4-(2,6-dimethoxyphenyl)-5-(5-methylpyridin-3-yl)-1,2,4-triazol-3-yl]-3-(5-methylpyrimidin-2-yl)butane-2-sulfonamide Chemical compound COC1=C(C(=CC=C1)OC)N1C(=NN=C1C=1C=NC=C(C=1)C)NS(=O)(=O)[C@@H](C)[C@H](C)C1=NC=C(C=N1)C DOMQFIFVDIAOOT-ROUUACIJSA-N 0.000 description 1
- UKGJZDSUJSPAJL-YPUOHESYSA-N (e)-n-[(1r)-1-[3,5-difluoro-4-(methanesulfonamido)phenyl]ethyl]-3-[2-propyl-6-(trifluoromethyl)pyridin-3-yl]prop-2-enamide Chemical compound CCCC1=NC(C(F)(F)F)=CC=C1\C=C\C(=O)N[C@H](C)C1=CC(F)=C(NS(C)(=O)=O)C(F)=C1 UKGJZDSUJSPAJL-YPUOHESYSA-N 0.000 description 1
- MOWXJLUYGFNTAL-DEOSSOPVSA-N (s)-[2-chloro-4-fluoro-5-(7-morpholin-4-ylquinazolin-4-yl)phenyl]-(6-methoxypyridazin-3-yl)methanol Chemical compound N1=NC(OC)=CC=C1[C@@H](O)C1=CC(C=2C3=CC=C(C=C3N=CN=2)N2CCOCC2)=C(F)C=C1Cl MOWXJLUYGFNTAL-DEOSSOPVSA-N 0.000 description 1
- APWRZPQBPCAXFP-UHFFFAOYSA-N 1-(1-oxo-2H-isoquinolin-5-yl)-5-(trifluoromethyl)-N-[2-(trifluoromethyl)pyridin-4-yl]pyrazole-4-carboxamide Chemical compound O=C1NC=CC2=C(C=CC=C12)N1N=CC(=C1C(F)(F)F)C(=O)NC1=CC(=NC=C1)C(F)(F)F APWRZPQBPCAXFP-UHFFFAOYSA-N 0.000 description 1
- MJUVRTYWUMPBTR-MRXNPFEDSA-N 1-(2,2-difluoro-1,3-benzodioxol-5-yl)-n-[1-[(2r)-2,3-dihydroxypropyl]-6-fluoro-2-(1-hydroxy-2-methylpropan-2-yl)indol-5-yl]cyclopropane-1-carboxamide Chemical compound FC=1C=C2N(C[C@@H](O)CO)C(C(C)(CO)C)=CC2=CC=1NC(=O)C1(C=2C=C3OC(F)(F)OC3=CC=2)CC1 MJUVRTYWUMPBTR-MRXNPFEDSA-N 0.000 description 1
- ABDDQTDRAHXHOC-QMMMGPOBSA-N 1-[(7s)-5,7-dihydro-4h-thieno[2,3-c]pyran-7-yl]-n-methylmethanamine Chemical compound CNC[C@@H]1OCCC2=C1SC=C2 ABDDQTDRAHXHOC-QMMMGPOBSA-N 0.000 description 1
- HCDMJFOHIXMBOV-UHFFFAOYSA-N 3-(2,6-difluoro-3,5-dimethoxyphenyl)-1-ethyl-8-(morpholin-4-ylmethyl)-4,7-dihydropyrrolo[4,5]pyrido[1,2-d]pyrimidin-2-one Chemical compound C=1C2=C3N(CC)C(=O)N(C=4C(=C(OC)C=C(OC)C=4F)F)CC3=CN=C2NC=1CN1CCOCC1 HCDMJFOHIXMBOV-UHFFFAOYSA-N 0.000 description 1
- BYHQTRFJOGIQAO-GOSISDBHSA-N 3-(4-bromophenyl)-8-[(2R)-2-hydroxypropyl]-1-[(3-methoxyphenyl)methyl]-1,3,8-triazaspiro[4.5]decan-2-one Chemical compound C[C@H](CN1CCC2(CC1)CN(C(=O)N2CC3=CC(=CC=C3)OC)C4=CC=C(C=C4)Br)O BYHQTRFJOGIQAO-GOSISDBHSA-N 0.000 description 1
- YGYGASJNJTYNOL-CQSZACIVSA-N 3-[(4r)-2,2-dimethyl-1,1-dioxothian-4-yl]-5-(4-fluorophenyl)-1h-indole-7-carboxamide Chemical compound C1CS(=O)(=O)C(C)(C)C[C@@H]1C1=CNC2=C(C(N)=O)C=C(C=3C=CC(F)=CC=3)C=C12 YGYGASJNJTYNOL-CQSZACIVSA-N 0.000 description 1
- SRVXSISGYBMIHR-UHFFFAOYSA-N 3-[3-[3-(2-amino-2-oxoethyl)phenyl]-5-chlorophenyl]-3-(5-methyl-1,3-thiazol-2-yl)propanoic acid Chemical compound S1C(C)=CN=C1C(CC(O)=O)C1=CC(Cl)=CC(C=2C=C(CC(N)=O)C=CC=2)=C1 SRVXSISGYBMIHR-UHFFFAOYSA-N 0.000 description 1
- VJPPLCNBDLZIFG-ZDUSSCGKSA-N 4-[(3S)-3-(but-2-ynoylamino)piperidin-1-yl]-5-fluoro-2,3-dimethyl-1H-indole-7-carboxamide Chemical compound C(C#CC)(=O)N[C@@H]1CN(CCC1)C1=C2C(=C(NC2=C(C=C1F)C(=O)N)C)C VJPPLCNBDLZIFG-ZDUSSCGKSA-N 0.000 description 1
- YFCIFWOJYYFDQP-PTWZRHHISA-N 4-[3-amino-6-[(1S,3S,4S)-3-fluoro-4-hydroxycyclohexyl]pyrazin-2-yl]-N-[(1S)-1-(3-bromo-5-fluorophenyl)-2-(methylamino)ethyl]-2-fluorobenzamide Chemical compound CNC[C@@H](NC(=O)c1ccc(cc1F)-c1nc(cnc1N)[C@H]1CC[C@H](O)[C@@H](F)C1)c1cc(F)cc(Br)c1 YFCIFWOJYYFDQP-PTWZRHHISA-N 0.000 description 1
- XYWIPYBIIRTJMM-IBGZPJMESA-N 4-[[(2S)-2-[4-[5-chloro-2-[4-(trifluoromethyl)triazol-1-yl]phenyl]-5-methoxy-2-oxopyridin-1-yl]butanoyl]amino]-2-fluorobenzamide Chemical compound CC[C@H](N1C=C(OC)C(=CC1=O)C1=C(C=CC(Cl)=C1)N1C=C(N=N1)C(F)(F)F)C(=O)NC1=CC(F)=C(C=C1)C(N)=O XYWIPYBIIRTJMM-IBGZPJMESA-N 0.000 description 1
- KVCQTKNUUQOELD-UHFFFAOYSA-N 4-amino-n-[1-(3-chloro-2-fluoroanilino)-6-methylisoquinolin-5-yl]thieno[3,2-d]pyrimidine-7-carboxamide Chemical compound N=1C=CC2=C(NC(=O)C=3C4=NC=NC(N)=C4SC=3)C(C)=CC=C2C=1NC1=CC=CC(Cl)=C1F KVCQTKNUUQOELD-UHFFFAOYSA-N 0.000 description 1
- IRPVABHDSJVBNZ-RTHVDDQRSA-N 5-[1-(cyclopropylmethyl)-5-[(1R,5S)-3-(oxetan-3-yl)-3-azabicyclo[3.1.0]hexan-6-yl]pyrazol-3-yl]-3-(trifluoromethyl)pyridin-2-amine Chemical compound C1=C(C(F)(F)F)C(N)=NC=C1C1=NN(CC2CC2)C(C2[C@@H]3CN(C[C@@H]32)C2COC2)=C1 IRPVABHDSJVBNZ-RTHVDDQRSA-N 0.000 description 1
- KCBWAFJCKVKYHO-UHFFFAOYSA-N 6-(4-cyclopropyl-6-methoxypyrimidin-5-yl)-1-[[4-[1-propan-2-yl-4-(trifluoromethyl)imidazol-2-yl]phenyl]methyl]pyrazolo[3,4-d]pyrimidine Chemical compound C1(CC1)C1=NC=NC(=C1C1=NC=C2C(=N1)N(N=C2)CC1=CC=C(C=C1)C=1N(C=C(N=1)C(F)(F)F)C(C)C)OC KCBWAFJCKVKYHO-UHFFFAOYSA-N 0.000 description 1
- UNQYAAAWKOOBFQ-UHFFFAOYSA-N 7-[(4-chlorophenyl)methyl]-8-[4-chloro-3-(trifluoromethoxy)phenoxy]-1-(3-hydroxypropyl)-3-methylpurine-2,6-dione Chemical compound C=1C=C(Cl)C=CC=1CN1C=2C(=O)N(CCCO)C(=O)N(C)C=2N=C1OC1=CC=C(Cl)C(OC(F)(F)F)=C1 UNQYAAAWKOOBFQ-UHFFFAOYSA-N 0.000 description 1
- CYJRNFFLTBEQSQ-UHFFFAOYSA-N 8-(3-methyl-1-benzothiophen-5-yl)-N-(4-methylsulfonylpyridin-3-yl)quinoxalin-6-amine Chemical compound CS(=O)(=O)C1=C(C=NC=C1)NC=1C=C2N=CC=NC2=C(C=1)C=1C=CC2=C(C(=CS2)C)C=1 CYJRNFFLTBEQSQ-UHFFFAOYSA-N 0.000 description 1
- ZRPZPNYZFSJUPA-UHFFFAOYSA-N ARS-1620 Chemical compound Oc1cccc(F)c1-c1c(Cl)cc2c(ncnc2c1F)N1CCN(CC1)C(=O)C=C ZRPZPNYZFSJUPA-UHFFFAOYSA-N 0.000 description 1
- 101000863856 Homo sapiens Shiftless antiviral inhibitor of ribosomal frameshifting protein Proteins 0.000 description 1
- AYCPARAPKDAOEN-LJQANCHMSA-N N-[(1S)-2-(dimethylamino)-1-phenylethyl]-6,6-dimethyl-3-[(2-methyl-4-thieno[3,2-d]pyrimidinyl)amino]-1,4-dihydropyrrolo[3,4-c]pyrazole-5-carboxamide Chemical compound C1([C@H](NC(=O)N2C(C=3NN=C(NC=4C=5SC=CC=5N=C(C)N=4)C=3C2)(C)C)CN(C)C)=CC=CC=C1 AYCPARAPKDAOEN-LJQANCHMSA-N 0.000 description 1
- FEYNFHSRETUBEM-UHFFFAOYSA-N N-[3-(1,1-difluoroethyl)phenyl]-1-(4-methoxyphenyl)-3-methyl-5-oxo-4H-pyrazole-4-carboxamide Chemical compound COc1ccc(cc1)N1N=C(C)C(C(=O)Nc2cccc(c2)C(C)(F)F)C1=O FEYNFHSRETUBEM-UHFFFAOYSA-N 0.000 description 1
- 206010035148 Plague Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 208000004350 Strabismus Diseases 0.000 description 1
- 241000607479 Yersinia pestis Species 0.000 description 1
- LXRZVMYMQHNYJB-UNXOBOICSA-N [(1R,2S,4R)-4-[[5-[4-[(1R)-7-chloro-1,2,3,4-tetrahydroisoquinolin-1-yl]-5-methylthiophene-2-carbonyl]pyrimidin-4-yl]amino]-2-hydroxycyclopentyl]methyl sulfamate Chemical compound CC1=C(C=C(S1)C(=O)C1=C(N[C@H]2C[C@H](O)[C@@H](COS(N)(=O)=O)C2)N=CN=C1)[C@@H]1NCCC2=C1C=C(Cl)C=C2 LXRZVMYMQHNYJB-UNXOBOICSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- DGLFSNZWRYADFC-UHFFFAOYSA-N chembl2334586 Chemical compound C1CCC2=CN=C(N)N=C2C2=C1NC1=CC=C(C#CC(C)(O)C)C=C12 DGLFSNZWRYADFC-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000013506 data mapping Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- FMASTMURQSHELY-UHFFFAOYSA-N n-(4-fluoro-2-methylphenyl)-3-methyl-n-[(2-methyl-1h-indol-4-yl)methyl]pyridine-4-carboxamide Chemical compound C1=CC=C2NC(C)=CC2=C1CN(C=1C(=CC(F)=CC=1)C)C(=O)C1=CC=NC=C1C FMASTMURQSHELY-UHFFFAOYSA-N 0.000 description 1
- VFBILHPIHUPBPZ-UHFFFAOYSA-N n-[[2-[4-(difluoromethoxy)-3-propan-2-yloxyphenyl]-1,3-oxazol-4-yl]methyl]-2-ethoxybenzamide Chemical compound CCOC1=CC=CC=C1C(=O)NCC1=COC(C=2C=C(OC(C)C)C(OC(F)F)=CC=2)=N1 VFBILHPIHUPBPZ-UHFFFAOYSA-N 0.000 description 1
- DOWVMJFBDGWVML-UHFFFAOYSA-N n-cyclohexyl-n-methyl-4-(1-oxidopyridin-1-ium-3-yl)imidazole-1-carboxamide Chemical compound C1=NC(C=2C=[N+]([O-])C=CC=2)=CN1C(=O)N(C)C1CCCCC1 DOWVMJFBDGWVML-UHFFFAOYSA-N 0.000 description 1
- NNKPHNTWNILINE-UHFFFAOYSA-N n-cyclopropyl-3-fluoro-4-methyl-5-[3-[[1-[2-[2-(methylamino)ethoxy]phenyl]cyclopropyl]amino]-2-oxopyrazin-1-yl]benzamide Chemical compound CNCCOC1=CC=CC=C1C1(NC=2C(N(C=3C(=C(F)C=C(C=3)C(=O)NC3CC3)C)C=CN=2)=O)CC1 NNKPHNTWNILINE-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- LZMJNVRJMFMYQS-UHFFFAOYSA-N poseltinib Chemical compound C1CN(C)CCN1C(C=C1)=CC=C1NC1=NC(OC=2C=C(NC(=O)C=C)C=CC=2)=C(OC=C2)C2=N1 LZMJNVRJMFMYQS-UHFFFAOYSA-N 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- XIIOFHFUYBLOLW-UHFFFAOYSA-N selpercatinib Chemical compound OC(COC=1C=C(C=2N(C=1)N=CC=2C#N)C=1C=NC(=CC=1)N1CC2N(C(C1)C2)CC=1C=NC(=CC=1)OC)(C)C XIIOFHFUYBLOLW-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XGVXKJKTISMIOW-ZDUSSCGKSA-N simurosertib Chemical compound N1N=CC(C=2SC=3C(=O)NC(=NC=3C=2)[C@H]2N3CCC(CC3)C2)=C1C XGVXKJKTISMIOW-ZDUSSCGKSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012384 transportation and delivery Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0078—Functional aspects of oscillators generating or using signals in quadrature
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
描述了与数字无线电控制、划分和操作有关的技术。本文描述的各种技术能够使用射频(RF)数模转换器(RFDAC)实现高频本地振荡器信号生成和倍频。在整个本公开中描述的这些组件和其他组件的使用允许实现各种改进。例如，实现了数字、模拟和混合波束赋形控制，并且新实现的数字无线电架构划分使得能够将无线电组件推入无线电头，从而省去了高频电缆和/或连接器。
Description
技术领域
本文所描述的方面通常涉及无线电，并且更具体地说，涉及实现倍频、数字控制和新颖无线电架构的无线电设计。
背景技术
现代RF无线电通常利用本地振荡器(LO)，其需要分布到一个或多个无线电链(例如，接收机、发射机或收发机)。此外，现代RF无线电可以实现波束赋形和/或需要高频信号分布。这些信号的生成、分布和处理引入需要解决的设计复杂性。例如，现代RF无线电遭受信号损耗、过度功率的使用(和进而热量生成)以及作为RF无线电板之间的互连部的昂贵且有损的电缆和连接器。当前对解决这些和其他问题的尝试尚且是不够的。
附图说明
合并于本文中并形成说明书的部分的附图示出本公开的各方面，并且连同说明书一起进一步用于解释各方面的原理并使相关领域的技术人员能够使用各方面。
图1示出根据本公开的一方面的使用多个次谐波相位的倍频的示例。
图2示出根据本公开的一方面的实现本地振荡器分布和生成的示例性接收机设计的框图。
图3示出根据本公开的一方面的实现受控延迟线的示例性延迟锁相环(DLL)的框图。
图4示出根据本公开的一方面的示例性内插延迟线的框图。
图5示出根据本公开的一方面的实现二维延迟线的示例性DLL的框图。
图6示出根据本公开的一方面的指示对于如图5所示的二维延迟线500所创建的相位的示例性Mx×My矩阵。
图7示出根据本发明的一方面的使用具有笛卡尔组合的正交相移(相位内插)的示例性LOG单元架构的框图。
图8示出根据本公开的一方面的使用直接正交生成和相移的示例性LOG单元架构的框图。
图9A-图9C示出根据本公开的一方面的用于次谐波倍增因数(2N+1)和相位分辨率ηP的三种不同情况的示例性相位矩阵。
图10示出根据本公开的一方面的示例性设备的框图。
图11示出根据本公开的一方面的基频、二次谐波和三次谐波处的信号相位组合的示例。
图12示出根据本公开的一方面的实现FM-RFDAC的示例性极坐标发射机设计的框图。
图13示出根据本公开的一方面的示例性FM-RFDAC的框图。
图14示出根据本公开的一方面的示例性幅度配置组件的框图。
图15示出根据本公开的一方面的示例性设备的框图。
图16示出根据本公开的一方面的实现FM-RFDAC的示例性正交发射机设计的框图。
图17示出根据本公开的一方面的重新映射到新45度轴的I/Q数据值。
图18A示出根据本公开的一方面的与U(t)和V(t)矢量的相位关联的相位八分区内的数据点1802。
图18B示出根据本公开的一方面的与U(t)和V(t)矢量的相位关联的相位八分区内的数据点1804。
图19示出根据本发明的一方面的用于基于八分区映射信息从时钟信号的相移版本当中进行选择的实例实现方式的框图。
图20示出根据本公开的一方面的示例性设备的框图。
图21示出根据本公开的一方面的示例性混合接收机设计的框图。
图22示出根据本公开的一方面的示例性混合接收路径实现方式的框图。
图23示出根据本公开的一方面的完全模拟波束赋形模式下操作的示例性混合接收机的框图。
图24示出根据本公开的一方面的完全数字波赋形模式下操作的示例性混合接收机的框图。
图25示出根据本公开的一方面的示例性设备的框图。
图26示出根据本公开的一方面的示例性收发机设计的框图。
图27示出根据本公开的一方面的示出示例性收发机片实现方式的附加细节的框图。
图28A-C示出根据本公开的一方面的来自相控阵列天线系统的示例波束赋形结果。
图29示出根据本公开的一方面的示例性设备的框图。
图30示出根据本公开的一方面的说明示例性板到板互连的框图。
图31A-B示出根据本公开的一方面的实现堆叠且耦合的传输线的示例性耦合电感器架构。
图32示出根据本公开的一方面的如图31A所示的耦合电感器架构的等效电路表示。
图33示出根据本公开的一方面的比较分相电容器电路拓扑与堆叠且耦合的传输线拓扑的仿真型测试结果的史密斯圆图。
图34示出根据本公开的一方面的比较金属氧化物金属(MoM)电容器与堆叠且耦合的传输线拓扑的仿真型测试结果的滤波器响应图线。
图35示出根据本公开的一方面的耦合电感器架构和等效电路表示的不同实现方式。
图36示出根据本公开的一方面的示例仿真型三工器实现方式和仿真型测试结果的图线。
图37示出根据本公开的一方面的示例仿真型阻抗匹配实现方式。
图38示出根据本公开的一方面的图37所示的仿真型阻抗匹配实现方式的功率增益针对频率图线。
图39示出传统无线电划分的框图。
图40示出根据本公开的一方面的示例性无线电划分的框图。
图41示出根据本公开的一方面的示例性双向数字通信链的框图。
图42示出根据本公开的一方面的示例性电缆和组件接口。
图43示出根据本公开的一方面的使用电缆互连的无线电组件的第一示例实现方式。
图44示出根据本公开的一方面的使用电缆互连的无线电组件的第二示例实现方式。
将参照附图描述本公开的示例性方面。要素首次出现的附图典型地由对应标号中最左边的数字指示。
具体实施方式
在以下描述中，阐述大量具体细节以提供本公开的各方面的透彻理解。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践包括结构、系统和方法的各方面。本文中的描述和表示是本领域技术人员用以将其工作的实质最有效地传达给本领域其他技术人员的常用手段。在其他实例中，尚未详细描述公知的方法、过程、组件和电路，以避免不必要地使本公开的各方面模糊。
章节I-使用倍频DAC的本地振荡器生成
本章节内描述的各方面通常涉及接收机，并且更具体地说，涉及在毫米波频率处实现本地振荡器(LO)生成的接收机设计。
RF接收机需要本地振荡器(LO)以用于接收到的信号的下变频和/或处理。例如，需要在每个感兴趣的载波频率或信道处生成一个或多个LO信号。对于较高频率接收机应用(例如，5G/mm波接收机)，所需的LO信号典型地是大(即，零至供电)的信号。此外，通过LO波束赋形，RF路径中并不需要有损的相移器，从而进一步节省面积和功率。结果，生成包括分布这种大信号毫米波LO是有利的，但也是非凡的，并且需要显著功率。此外，这种毫米波接收机设计还需要正交LO，并且进一步使该问题复杂，基于LO波束赋形的接收机也需要多相LO。因此，为这些接收机生成所需的LO信号是复杂、昂贵且耗时的任务。
再次，许多RF接收机设计(例如，5G/mm波接收机)例如实现正交多相LO。用于生成这些信号的典型解决方案包括直接多相正交LO生成技术，其旨在使用例如分频90°混合耦合器和多相滤波器从锁相环直接生成毫米波LO。然而，这些技术导致因毫米波频率处的电容器品质因数劣化而引起的相位噪声劣化，并且利用需要毫米波放大的有损相移器，增加设计成本、面积和功率。此外，直接多相技术还遭受使用多信道波束赋形接收机的实际应用中通常需要的通过长距离的毫米波频率处的高功耗的困扰。
例如，当必须生成并且分布2xLO时钟以用于本地接收机分频时，分频器使上述问题更加复杂，而在毫米波频率处设计分频器是非凡的。此外，归因于对CMOS或CML逻辑的速度所施加的限制，多数基于翻转触发器的分频器技术并未运作在预期频率处。结果，仅可行的选项已经使用注入锁定分频器或再生分频器，但这些选择中的每一个归因于LC槽中的电容器的低品质因数而在毫米波频率处变糟，需要高功率，如上所述。
此外，90°混合耦合器构建于特定频率处，并且因此难以调谐以用于宽带接收机使用。并且当用在宽带应用中时，随着频率偏离设计(即，调谐的)频率，输出的相位和幅度准确度开始变糟。多相滤波器也遭受与90°混合耦合器相似的问题，因为多相滤波器同样被设计为操作于特定调谐频率处。取决于设计拓扑，正交输出的相位或幅度因此变糟。为了对此进行补偿，已经提出多级多相滤波器，但由于每个多相加入3dB的损耗，因此它们也遭受显著功率损耗。因此，可以使用毫米波放大器，其消耗有价值的设计面积并且需要附加功率。
用于生成正交多相LO的其他解决方案包括使用基于注入锁定倍增的LO生成。方法设计使用注入锁定倍频以生成毫米波LO信号，但基频输入及其不期望的谐波并未完全受抑制，导致毛刺。此外，通过内插或通过直接相移器的多相信号生成需要毫米波频率处的放大后相移，这也需要功率饥渴的解决方案。
因此，为了解决对生成正交多相LO的需求，尤其是对于包括实现波束赋形的毫米波接收机，本文的各方面实现倍频数模转换器(FM-DAC)和低频延迟锁相环(DLL)的组合。如本文进一步讨论的那样，这些方面包括：使用RF-PLL以生成期望的LO频率的次谐波，其然后分布到不同的RF接收机链，其中，每个接收机链实现相应FM-DAC和DLL。换言之，对于每个链局部，DLL用以生成用于FM-DAC并且用于波束赋形的LO次谐波的多个相位。这样消除跨越整个芯片分布多相毫米波LO信号。结果，对于每个链局部的FM-DAC可以通过每链适当的LO相位使用这些输入在毫米波频率处生成正交大摆幅LO信号，同时抑制基频(即，LO次谐波)及其不希望的谐波。
源于本文所描述的方面的优点包括：在RF频率(并非毫米波频率)处完成PLL和LO分布，节省显著功率。与前述的先前技术相比，FM-DAC还抑制不期望的谐波，创建更干净的频谱。本地DLL提供用于在待在FM-DAC中使用的LO次谐波频率处生成(包括正交的)多个相位的简单方式。
图1示出根据本公开的一方面的使用多个次谐波相位的倍频的示例。如图1所示，可以使用具有期望的谐波的相干相加多个次谐波相位以及不期望的谐波处的破坏性组合实现倍频。当期望的谐波为奇数时，此技术特别起作用。在图1所示并且在以下进一步描述的示例中，虽然本文所描述的方面不限于特定的谐波并且可以根据LO的任何合适的次谐波得以实现，但期望的谐波选择为五次谐波。
如图1所示，在表示为LO/5的待生成的期望LO频率的五分之一处示出5相时钟102。相位时钟102按整个时钟周期的五分之一或2π/5(即，72度)鉴于它们的相位关系而距彼此相等地隔开。组合因此创建除了LO谐波(LO、3LO等)之外的LO/5及其奇数谐波(3LO/5、7LO/5等)处的抵消，如频谱功率分布图104和相位图108所示。该概念可以在数学上进行概括为这样的：如果组合数量(2N+1)的相位时钟，则每个时钟在LO/(2N+1)的频率处按2π/(2N+1)均匀地间隔，LO信号将在LO频率(和LO的谐波)处相干相加，并且将根本抵消LO/(2N+1)的其他奇数谐波。在此情况下，N表示任何整数。在其他倍频技术(例如，注入锁定或自混频)中，次谐波并未从根本上被消除，创建可能出现在一个或多个感兴趣的关键频带内的毛刺。使用这种相加技术以使用远更低的频率生成较高频率LO信号因此是有利的。
图2示出根据本公开的一方面的实现本地振荡器分布和生成的示例性接收机设计的框图。如图2所示并且在本文中进一步讨论的那样，接收机设计200包括分离本地振荡器生成(LOG)单元204.1-204.K，其包括LOG电路，其中，每个相应LOG单元包括倍频数模转换器(FM-DAC)和延迟锁相环(DLL)。
如本文参照图10进一步讨论的那样，各方面包括：接收机设计200实现为具有为了简明和易于解释而省略的若干组件的总体接收机设计的部分。例如，接收机设计200允许对于每个相应接收机链RX-1-RX-K生成分离正交LO信号，其可以然后由每个相应接收机链利用以用于接收信号的下变频和随后信号处理。并且，因为每个接收链具备其自己的正交LO信号集合，所以可以通过这种方式促进不同接收机链之间的相位变化。因此，本文所描述的各方面对于经由多个天线实现波束赋形的接收机是尤其有用的，因为每个接收机链可以利用具有关于该特定接收机链和天线而调谐的相位的其自己的专用正交LO信号集合。
因此，各方面包括使用相应正交LO信号集合以用于下变频、解调和信号处理的每个接收机链。为此，各个方面包括每个单独接收机链RX-1-RX-K，其包括附加组件、电路、处理器、天线等，以确保接收信号得以接收并相应地其中所包含的数据得以处理。例如，这些附加组件可以包括混频器、解调器、滤波器、放大器、处理器等，其中，例如，经由与任何其他合适的组件组合的一个或多个处理器(例如，基带处理器)实现接收数据的处理。例如，一旦生成正交LO信号，就可以根据任何合适的技术(例如，已知技术)使用正交LO信号以处理无线接收信号内所包含的数据。
在一方面中，接收机设计200包括公共锁相环(PLL)电路202，其生成由LOG单元204.1-204.K中的每一个用作输入信号的信号。可以在期望的较高频率LO信号的次谐波频率处生成该输入信号。在各方面中，较高频率LO信号可以具有与用于5G无线通信的毫米波频谱(例如，所提出的24GHz-86GHz频谱)关联的频率。然而，各方面不限于该特定频带，并且可以根据适合于特定无线通信应用的任何频率或频率范围实现本文所描述的各方面。
可以使用任何合适的和/或已知的电路组件实现公共PLL电路202以生成输入信号。如图2所示，公共锁相环电路202在LO/(2N+1)表示的高频LO信号的次谐波频率处生成输入信号，其中，LO是高频目标LO，N是基于用于特定应用的期望的倍频缩放的任意正整数值。在较高频率LO信号的次谐波频率处生成的输入信号然后经由它们的相应LOG单元204.1-204.k分布到任何合适数量K的单独RX链RX-1-RX-K。
再次，通过(例如，在RF频率针对毫米波频率处)利用倍频，在比目标LO信号更低的频率处生成输入信号。结果，可以使用与用于高频信号的实现方式相比有利地节省功率并需要较少的设计付出的功率分布系统将输入信号分布到每个接收机链RX-1-RX-K。例如，当实现接收机200的接收机或收发机设计使用“大规模”分布式收发机链(其中，数量K为10、20、100等)时，这可能是特别有利的。每个接收机链RX-1-RX-K实现相应LOG电路204，以使用输入信号执行倍频和相移，如对于接收机链204.2更详细地示出并且在以下进一步讨论的那样。
例如，图2中示出LOG单元206，其与接收机链RX-2和LOG单元204.2关联。再次，各方面包括实现分离LOG单元(例如，LOG单元206)的接收机链RX-1-RX-K中的每一个，但为了简明，本文仅讨论LOG单元206的操作细节。在一方面中，LOG单元206包括延迟锁相环(DLL)206.1、可选相位配置电路206.2、可选幅度配置电路206.3和谐振负载206.4。在一方面中，LOG单元206可以接收公共PLL电路202所生成的输入信号，并且提供正交LO信号集合作为输出。这些正交LO时钟信号可以是例如差分LO正交输出。虽然各方面在本文参照LO正交输出主要描述为在本质上是差分的，但各方面并不限于此，并且可以包括适合于接收到的无线信号的信号处理的相对于彼此具有任何关系的LO正交输出的生成。
无论如何，各方面包括具有目标LO信号处的频率(例如，毫米波频率)的所生成的正交LO信号集合，其中，正交LO信号表示为0度处的同相LO信号分量(I)、180度处的同相LO信号分量
90度处的正交LO信号分量(Q)和270处的正交LO信号分量
以此方式，谐振负载206.4与可选相位配置电路206.2和可选幅度配置电路206.3中的一个或多个结合可以形成FM-DAC。
此外，虽然所生成的正交LO信号集合包括相对于彼此具有0度、90度、180度和270度处的相位的LO信号分量，但LOG单元204.1-204.K中的每一个可以生成其自己的正交LO信号集合，其可以相对于另一正交LO信号集合受相移。例如，LOG单元204.1可以从LOG单元204.2所生成的正交LO信号生成均距彼此相隔90度但相移5、10、15度等的正交LO信号。以下进一步讨论关于如何经由每个LOG单元204.1-204.K生成正交LO信号的细节。
在各个方面中，可以使用不同的架构实现DLL 206.1，每个架构提供增加的设计复杂度的权衡，以换取对用以生成正交LO信号的相位的更精细控制。在一方面中，DLL 206.1可以实现为多级受控延迟线，其在图3中示出为DLL 300。在一方面中，DLL 300可以生成对FM-DAC(例如，相位配置电路206.2、幅度配置电路206.3和谐振负载206.4)的多相输入。进一步根据这些方面，DLL 300可以包括相位检测器和环路滤波器302，其可以实现为例如一个或多个处理器，其被配置为执行计算机可读指令以控制M级受控延迟线304中所包括的M数量的延迟元件304.1-304.M中的一个或多个的状态。例如，虽然M级受控延迟线304在图3中示出为将反相器实现为延迟元件304.1-304.M，但各方面包括通过任何合适类型和/或组合的延迟元件304.1-304.M(例如，缓冲器)实现的M级受控延迟线304。
在一方面中，相位检测器和环路滤波器302可以促进针对M级受控延迟线304的模拟和/或数字控制，其可以受调谐以确保延迟线输入和输出分离达一个时钟周期。时钟信号可以包括例如公共PLL电路202所生成的分布式输入信号，如参照图2所讨论的。此外，相位检测器和环路滤波器302可以使用任何合适的技术(例如，经由负载控制、电流不足控制、电源控制等)控制M级受控延迟线304所实现的延迟元件的状态。
无论如何，各方面包括向相位配置电路206.2提供相移信号集合的DLL 300。如图3所示，这些相移信号分离达作为延迟元件304.1-304.M的数量M的函数的相位。因此，与DLL300所提供的相移信号集合之间的相移量(即，“CLK相位”)关联的单位相位粒度随着延迟元件304.1-304.M的数量M而增加。然而，DLL 300受限在于，在一些实例中，单位相移(2π/M)等效时间延迟可能降低得超越单独延迟元件的单位反相器延迟。因此，为了允许单位相移的更精细粒度，各方面包括：实现替选类型的延迟线，如以下关于图4和图5进一步讨论的。
图4示出根据本公开的一方面的示例性内插延迟线的框图。在一方面中，可以利用如图4所示的内插延迟线400实现DLL 206.1。例如，DLL 206.1可以实现为DLL 300，如图3所示以及上面所讨论的那样。在其他方面中，M级受控延迟线304可以通过其他延迟元件配置(例如，如图4所示的内插延迟线400)代替。因此，根据这些方面，DLL 206.1可以实现为如图3所示的相位检测器和环路滤波器302和如图4所示的内插延迟线400的组合。
虽然内插延迟线400包括图4中表示为反相器的延迟元件，然而，各方面包括实现任何合适类型的延迟元件的内插延迟线400。如图4所示，数量M的延迟元件可以与一个时钟周期关联，其中，数量k表示1和M之间的任意元件数量。例如，标记为(k+1)*(2π/M)的节点处的相位可以与延迟元件404.k关联。通过如图4所示使各行中的每一个之间的输入交错，DLL400所提供的相移信号集合可以提供(k*2π/M)、(k+1)*(2π/M)、(k+2)*(2π/M)等的单位相移，其表示与DLL 300相比更高的相位粒度等级。换言之，DLL 400借助延迟元件集合之间的内插以克服DLL 300所施加的限制，实现小于与单独延迟元件的延迟关联的单位相移。
分别对于如图3和图4所示的DLL 300和400，每个DLL表示实现为特定配置的单个DLL(例如，非内插DLL 300针对内插DLL 400)。在其他方面中，如以下进一步讨论的那样，可以实现多于一个的DLL以实现针对单位相移的甚至更精细控制。
图5示出根据本公开的一方面的实现二维延迟线的示例性DLL的框图。在一方面中，DLL 206.1可以实现为如图5所示的二维延迟线500。二维DLL 500可以实现两个分离延迟线控制系统DLL-X核502和DLL-Y核504，其均以与DLL 300和400相似的方式控制相应延迟元件集合。也与DLL 300和DLL 400相似，二维延迟线500可以实现针对可以实现为任何合适类型的延迟元件的延迟元件的任何合适类型的控制(负载控制、电流不足控制、电源控制等)。因此，类似于DLL 300和400，二维DLL 500可以在输入506处接收公共PLL电路202所生成的输入信号，并且输出任何合适数量的相移版本的输入信号。FM-DAC可以然后利用这些相移输入信号，如下文进一步讨论的那样，以确保相移输入信号的子集的倍频，以在期望的频率和相位处生成正交LO信号。
然而，与DLL 300和400不同，各方面包括二维DLL 500，其包括形成具有维度Mx×My的延迟元件的二维矩阵的M数量的延迟元件的两个正交集合。各方面包括具有任何合适维度的矩阵，并且不必是对称的。以此方式，可以如图5所示配置延迟元件矩阵，其中，DLL-X核502控制Mx个延迟元件，而DLL-Y核控制My个延迟元件。此外，延迟元件的二维矩阵可以彼此交织，如细节部分508所示，以使得二维矩阵中的每个节点由两个延迟元件馈送。
在一方面中，延迟元件中的每一个典型地受控于DLL(-X或-Y)核输出。然而，“顶部”处的延迟元件链(即，最后反相器的输出返回DLL-X核作为输入)和“左边”的延迟元件链(即，最后反相器的输出返回DLL-Y核作为输入)是“完全”受控的，即，它们的延迟由每个相应DLL控制并且限制。除了那些链之外，其他延迟元件部分地受控于DLL。因此，各方面包括利用二维DLL 500的配置以减少不完全受控于DLL的级中的延迟变化。作为附加的优点，在一些方面中，二维DLL 500还允许设计的更有序的“平面规划”，其可以有利地允许比DLL300或400更容易的实现方式。在图6中示出并在以下进一步讨论指示二维延迟线500所生成的相位的示例Mx×My矩阵。
在各个方面中，例如，可以通过任何合适的延迟线实现方式(例如，DLL 300、400或500中的任何一个)生成用于FM-DAC的适当相位。换言之，相应LOG单元204可以经由其相应DLL 206输出适当的相位，其由LOG单元204的FM-DAC部分(例如，相位配置电路206.2、幅度配置电路206.3和谐振负载206.4)利用以对于每个接收机链提供期望的正交LO信号。
在一个方面中，并且如以下进一步讨论的那样，可以根据LOG单元204.1-204.K实现两种架构，以生成正交LO信号。为了简化解释，对于这两种情况假设(2N+1)的倍频因数以及2π/P的输出相位分辨率。然而，本文所描述的方面并非受限于此，并且可以取决于特定应用、所需的规格、所使用的DLL的类型、延迟元件的数量等提供任何合适的倍增因数或输出相位分辨率。
此外，可以通过如下文分别参照图7和图8中的FM-DAC架构所讨论的两种不同的方式生成LO信号的相位和频率。具体地说，LOG单元700控制DLL所生成的相位信号的幅度，以使得组合的信号在期望的频率和相位处产生正交LO信号。另一方面，LOG单元800控制在无需调整幅度的情况下实际上组合DLL所生成的哪些相位，最终结果与LOG单元700相同——在期望的频率和相位处提供正交LO信号。
图7示出根据本发明的一方面的使用具有笛卡尔组合的正交相移(相位内插)的示例性LOG单元架构的框图。如图7所示，LOG单元700通常包括两个不同的部分——DLL 702和FM-DAC 704。DLL 702可以通过例如图2所示的DLL 206.1得以识别，并且因此实现为任何合适类型的DLL(例如，DLL 300、DLL 400、二维DLL 500)等。再次，因为LOG单元700经由下文进一步讨论的幅度控制块210控制所生成的LO信号的相位，所以这些方面不需要使用相位选择电路206.2。而是，DLL 702生成确保FM-DAC 704进行的倍频所需的相位。因此，各方面包括：DLL 702根据所实现的DLL架构生成这些相移输入信号，它们之间具有相位差，其然后经由幅度控制块210得以加权，以使得以加权和方式经由内插获得期望的相位。
因此，可以通过例如图2所示的幅度配置电路206.3和谐振负载206.4识别FM-DAC704。无论如何，各方面包括LOG单元700，其利用DLL 702所提供的适当相位，以对于特定输入信号通过借助倍频在较高频率和期望的相位处生成正交LO信号集合，因为加权信号经由谐振负载(例如，LC网络)得以组合。例如，各方面包括：DLL 702基于相移输入信号的哪个组合在期望的频率处创建最大无毛刺信号生成相位组合。以此方式，一些相移信号相位传递到FM-DAC 704，并且不使用其他相移信号。
在一方面中，LOG单元700以特定方式组合DLL 702所生成的加权相移输入信号，以确保信号在期望的频率处相长地相加，并且因此提供具有期望的频率和相移的正交LO信号集合。例如，FM-DAC 704可以对于相应地加权的相移输入信号生成正交LO信号分量集合，如上所述，其具有0度处的正交LO信号分量(I)、180度处的同相LO信号分量
90度处的正交LO信号分量(Q)和270处的正交LO信号分量
虽然可以在各个相位处生成次谐波信号以确保倍频，但0度处的同相LO信号分量(I)与输入信号(例如，
)之间的整体相移不受单独倍频影响。换言之，输入信号和LOG单元700所输出的0度处的同相LO信号分量((I)可以在没有进一步的相位调整的情况下彼此跟踪。然而，期望获得可以在每个接收机链之间调整的附加相移(例如，对于多天线接收机内的每个天线，将LO信号与接收信号进行时间对准，或者促进波束赋形)。
因此，各方面包括LOG单元700，其经由DLL 702所输出的相移信号集合实现幅度调制控制。为此，FM-DAC 704可以实现反相器集合，如图7所示，以用于DLL 702所提供的每个信号相位。每个反相器可以进一步串联耦合到电容器，以将每个相移输入信号耦合到LC网络并确保倍频。LC网络可以包括任何合适数量和类型的电抗元件，其可以是可调谐的并且在任何配置中确保对于适当频率的倍频。此外，在各方面中，可以使用任何合适数量和类型的逻辑并且通过任何数量的电抗元件(例如，彼此并联的若干电容器)实现反相器和电容器。因此，DLL 702所生成的每个相移输入信号可以经由其耦合到的反相器-电容器配对的控制而受幅度调制，并且反相器的状态可以受控以促进该幅度调制。
例如，虽然为了简明而未在图7中示出，但“A”和“B”线可以表示与每个反相器输出关联的幅度或加权，其可以实现为耦合到一个或多个逻辑元件的数字码字，以使得每个反相器分离地至于开关模式下或提供固定DC输出。例如，可以通过适当的逻辑门(例如，与非门)代替图7所示的每个反相器，其中，一个输入是从DLL 702输出的相移信号，而另一输入是驱动到期望电压值的数字控制线。无论如何，各方面包括以数字方式(例如，经由基带处理器或接收机所实现的其他合适的处理器)控制每个单独反相器输出的幅度或DLL 702所输出的每个相移输入信号的加权。
在各方面中，FM-DAC 704提供相移的幅度加权输入信号750、752、754和756，其耦合到如图7所示的LC网络。信号750、752、754和756的每一个中所包括的相移信号的幅度允许倍频经由LC网络而发生，以生成具有特定频率和相位的相应正交LO分量。例如，信号750、752、754和756可以包括相应地经由幅度控制而加权的相应相移输入信号集合，以经由耦合到LC网络而分别生成同相LO信号分量I、同相LO信号分量
正交LO信号分量Q和正交LO信号分量
各方面包括：用于LOG单元700的倍频因数是奇数。当倍增因数是(4L+1)类型时，这有利地允许保持时钟之间的正交关系，并且在倍增因数为(4L+3)的情况下恰反转，其中，L是任何整数。对于后一种情况，这并不存在问题，因为LO时钟典型地是差分的，而差分时钟的简单交换解决反转。通过使用幅度控制路径在正交相位之间进行内插(即，经由LC网络在输出处的笛卡尔组合)，可以生成任何任意相位。
再次，对于图7所示的示例，DLL 702被配置为在LO的第(2N+1)次谐波处进行操作。为了提供说明性示例，如果DLL 702实现为单个DLL组(例如，DLL 300或DLL 400)，则所需的延迟元件的数量将为M＝4*(2N+1)。另一方面，如果DLL 702实现为二维DLL(例如，DLL500)，则(Mx,My)＝(4,(2N+1))或((2N+1),4)。
一旦相移信号合并以产生倍频，就可以因此通过指示所设计的LO信号相移
与幅度加权A和B之间的关系的以下公式表示笛卡尔组合数学如下：
公式1:
公式2:
因为公式的性质，所以LOI和LOQ的输出幅度是相同的，但取决于奇数倍增因数类型，可能需要或者不需要交换LOQ输出。由于倍增因数是在系统设计期间决定的，因此这是平凡的任务。相位生成的准确度因此取决于用于控制幅度A和B数字幅度输入分辨率。虽然相位与幅度控制关系是非线性的
但增加DAC分辨率允许实现任意小的相位分辨率。
图8示出根据本公开的一方面的使用直接正交生成和相移的示例性LOG单元架构的框图。如图8所示，LOG单元800通常包括两个不同部分——DLL 802和FM-DAC 804，FM-DAC804包括FM-DAC部分804.A和804.B。DLL 802可以通过例如图2所示的DLL 206.1得以识别，并且因此实现为任何合适类型的DLL(例如，DLL 300、DLL 400、二维DLL 500)等。然而，因为LOG单元800经由DLL所生成的相位信号的选择性组合控制所生成的LO信号的相位，所以不需要幅度控制。而是，FM-DAC 804从DLL 802所生成的信号选择特定相移输入信号，并且将特定相移输入信号选择性地切换和/或耦合到谐振负载(即，LC网络)上，以在期望的频率和相位处产生正交LO信号集合。
因此，可以通过例如图2所示的相位配置电路206.2(相位开关矩阵804.A)和谐振负载206.4(部分804.B)识别FM-DAC 804。无论如何，各方面包括LOG单元800，其利用DLL802(经由相位开关矩阵804.A)所提供的适当的相移输入信号集合，以对于特定次谐波LO信号在较高频率和期望的相位处生成正交LO信号集合。
为此，类似于与LOG单元700关联的FM-DAC 704，FM-DAC 804也可以实现反相器集合和一个或多个电抗组件(例如，一个或多个电容器)，如图8所示，以经由相位开关矩阵804.A在DLL 802与LC网络之间耦合所选择的相移输入信号。换言之，DLL 802生成确保FM-DAC 804进行的倍频所需的相位的“超集”。因此，各方面包括：DLL 802关于所有期望的波束角度场景根据所实现的DLL架构生成相移输入信号，它们之间具有相位差。然后，通过选择性地耦合来自DLL 802所生成的相移输入信号的超集当中的相移输入信号的特定组合(即，超集的子集)，相位开关矩阵804.A选择适当的相移位输入信号850和852以用于倍频和波束引导，并且将这些信号耦合到谐振负载(部分804.B)。因此，通过有区别地选择特定的所生成的相移输入信号850和852，可以实现输出正交LO信号的相位的变化。
换言之，FM-DAC 804选择性地将DLL 802所输出的相移信号的超集的相移输入信号850和852的子集耦合到LC网络(部分804.B)，其可以包括任何合适数量和类型的电抗元件，并且是可调谐的而且处于任何配置中，以确保对于适当频率的倍频。相移输入信号850和852的子集的特定组合允许倍频经由LC网络而发生，以生成0度处的同相LO信号分量(I)、180度处的同相LO信号分量
90度处的正交LO信号分量(Q)和270处的正交LO信号分量
换言之，归因于固有的设计，LOG单元800有利地利用DLL 802中的直接正交和相位生成以促进准确的相位控制。然而，这样做导致DLL 802中所需的延迟元件的数量与相位分辨率成比例地增加。因此，为了生成具有2π/P的分辨率的高频率(例如，毫米波频率)LO相位，各方面包括：(在该示例中)在第(2N+1)次谐波处生成具有2π/P(2N+1)的分辨率的相位分辨率分辨率。
此外，各方面包括：LOG单元800生成正交差分相位时钟。因此，优选的是，P是4的因数。在此情况下，自动地生成次谐波频率处的正交差分时钟。适用于P的所有整数值的用于该实现方式所需的延迟元件数量的更普通表达式为：
公式3:M＝P·(2N+1)·η；其中：
在图8中关于P的普通情况示出详细相位生成机制，即，
其中，k∈{0,1,2,....ηP-1}。在各方面中，DLL 802以2π/[η·P·(2N+1)]的步长生成相位。对于使用单个DLL(例如，DLL 300和400)的DLL实现方式，延迟元件的数量可以建立为M＝η·P·(2N+1)。然而，在利用二维DLL(例如，DLL 500)的方面中，为了更加清楚，以下提供附加计算。
具体地说，对于具有定义为(Mx,My)的延迟元件大小的二维DLL，假设延迟元件定义为：
公式4:Mx.My＝M＝η·P·(2N+1)
从公式4，当且仅当Mx和My为互质时，生成所有唯一M相位。如果不满足该条件，则如图6所示，二维矩阵600将具有重复的条目，意味着将不生成一些所需相位。图9A-图9C示出关于相位矩阵的三种不同情况。
图9A所示的情况用于(2N+1)＝5且η·P＝12的第一种情况，因此Mx和My分别选取为12和5；Mx和My是互质的。
图9B所示的情况用于(2N+1)＝3且η·P＝12的第二种情况；Mx和My分别选取为12和3；Mx和My不是互质的。
图9C所示的情况用于(2N+1)＝3且η·P＝12的第三种情况(与情况(b)相同)；Mx和My分别选取为9和4；Mx和My是互质的。
对于图9A和图9C所表示的情况，示出在矩阵中生成所有相应60和36个唯一相位。然而，对于图9B所示的情况，存在例如与图9C中的情况相比的许多重复的相位并且因此许多其他丢失的相位。这表明，各方面包括：如果实现为二维DLL，则当Mx和My为互质时，DLL802生成必要相位。
图10示出根据本公开的一方面的示例性设备的框图。在各个方面中，设备1000可以实现为被配置为根据任何合适数量和/或类型的通信协议发送和/或接收无线信号的任何合适类型的设备。例如，设备1000可以实现为用户设备(UE)(例如，移动电话、平板、膝上型计算机等)。为了提供附加示例，设备1000可以实现为接入点或基站。设备1000可以实现本文所描述的一个或多个方面，以促进根据频率或频带(例如，毫米波频率)接收无线信号，例如，如下文进一步描述的。
在一方面中，设备1000可以包括处理器电路1002、存储器1004和任何合适数量N的接收机链1012.1-1012.N，每个接收机链耦合到一个或多个相应天线1014-1-1014.N。为了易于解释而提供图10所示的组件，并且各方面包括包含比图10所示的组件附加的、更少的或替代的组件的设备1000。例如，设备1000可以包括一个或多个电源、显示接口、外围设备、端口等。为了提供附加示例，设备1000可以还包括一个或多个发射机，或接收机链1012.1-1012.N可以替代地实现为能够经由天线1014.1-1014.N接收并且发送无线信号的收发机。
在一方面中，可以通过本文进一步参照在LO频率的次谐波处使用公共输入信号生成正交LO信号所描述的功能识别设备1000的各个组件。例如，无线设备1000可以被配置为在毫米波或其他合适频率处经由天线1014.1-1014.N中的一个或多个接收无线信号，并且经由接收机链1012.1-1012.N解调并处理无线接收信号中所包含的数据。接收机链1012.1-1012.N可以通过例如图2所示的接收机链(RX-1-RX-K)中的相应接收机链得以识别，并且均包括如图2所示的相应LOG单元(204.1-204.K)。因此，接收机链1012.1-1012.N可以包括附加组件(混频器、解调器、滤波器、放大器等)，以从在次谐波LO频率处进行操作的公共PLL生成正交LO信号，如本文所描述的那样。
为此，处理器电路1002可以被配置作为任何合适数量和/或类型的计算机处理器，这可以促进如本文所讨论的设备1000的控制。在一些方面中，可以通过设备1000所实现的基带处理器(或其合适的部分)识别处理器电路1002。在其他方面中，可以通过与基带处理器分离的设备1000所实现的一个或多个处理器识别处理器电路1002。无论如何，各方面包括：处理器电路1002被配置为执行指令以执行算术、逻辑和/或输入/输出(I/O)操作，和/或控制设备1000的一个或多个组件的操作。例如，处理器电路1002可以包括一个或多个微处理器、存储器寄存器、缓冲器、时钟等。此外，各方面包括：处理器电路1002与存储器1004和/或接收机链1012.1-1012.N进行通信，和/或控制与之关联的功能。这可以包括：例如，控制和/或仲裁设备1000的发送和/或接收功能；执行一个或多个基带处理功能(例如，介质接入控制(MAC)、编码/解码、调制/解调、数据符号映射、纠错等)。
在一方面中，存储器1004存储数据和/或指令，以使得当指令由处理器电路1002执行时，处理器电路1002执行本文所描述的各种功能。存储器1004可以实现为任何公知的易失性和/或非易失性存储器，包括例如只读存储器(ROM)、随机存取存储器(RAM)、闪存、磁存储介质、光盘、可擦除可编程只读存储器(EPROM)、可编程只读存储器(PROM)等。存储器1004可以是不可拆卸的、可拆卸的、或二者的组合。
例如，存储器1004可以实现为存储一个或多个可执行指令(例如，比如逻辑、算法、代码等)的非瞬时计算机可读介质。如下文进一步讨论的那样，可以赋能在功能上实现本文所公开的各方面的如图10所示的各个模块表示存储器1004中所存储的指令、逻辑、代码等。关于硬件和软件组件之间的功能关联，为了易于解释而提供图10所示的模块。因此，各方面包括：处理器电路1002结合一个或多个硬件组件执行这些相应模块中所存储的指令，以执行与如本文进一步讨论的方面关联的各种功能。
在一方面中，与处理器电路1002结合，相位生成模块1006中所存储的可执行指令可以促进经由任何合适类型的DLL(例如，DLL300、400、500等)生成相位。例如，相位生成模块1006中所存储的可执行指令可以提供与相位检测器和环路滤波器302关联的功能，如图3所示，以取决于设备1000所使用的特定实现方式管理用于DLL300或DLL 400的M级受控延迟线304的控制。为了提供另一示例，相位生成模块1006中所存储的可执行指令可以提供与DLL-X核502和DLL Y核504中的每一个关联的功能，如图5所示，以控制二维DLL 500所生成的相位。
在一方面中，相位控制模块1008中所存储的可执行指令可以结合处理器电路1002促进设备1000所实现的DLL所生成的相位的选择。例如，相位控制模块1008中所存储的可执行指令可以提供与相位控制块208关联的功能，如图2所示。因此，相位控制模块1008赋能选择所实现的DLL所生成的相移输入信号的子集以确保倍频发生，并且确保在用于每个接收链1012.1-1012.N的适当相位处生成正交LO信号。例如，如图8所示并且关于LOG单元800所讨论，可以使用直接正交生成和相移对于FM-DAC架构利用相位控制模块1008。因此，如图7所示并且关于LOG单元700所讨论，对于具有笛卡尔组合的正交相移，可能不需要相位控制模块1008。
当实现时，相位控制模块1008可以包括关于如何从次谐波频率相位组合生成特定频率和相位的指令。例如，相位控制模块1008中所存储的可执行指令可以包括查找表和/或关于待执行的计算的指令，以确定将在目标频率和可选相移处产生期望的正交LO信号集合的特定相位集合(例如，如关于LOG单元800以及公式3和4的使用所讨论的)。因此，这些指令允许每个相应接收机链1012.1-1012.N选择DLL生成的相位的子集，以使用直接正交生成和相移生成用于FM-DAC架构的期望的LO信号分量I、
Q和
在一方面中，幅度控制模块1010中所存储的可执行指令可以类似地结合处理器电路1002促进设备1000所实现的DLL所生成的相位的选择。例如，幅度控制模块1010中所存储的可执行指令可以提供与幅度控制块210关联的功能，如图2所示。因此，如关于图7所示的LOG单元700所讨论的，幅度控制模块1010通过控制每个相移输入信号的幅度赋能选择所实现的DLL所生成的相位的子集。例如，如图7所示并且关于LOG单元700所讨论，可以使用具有笛卡尔组合的正交相移对于FM-DAC架构利用幅度控制模块1010。因此，如图8所示并且关于LOG单元800所讨论，使用直接正交生成和相移对于FM-DAC架构可以无需幅度控制模块1010。
当实现时，幅度控制模块1010可以包括关于如何从次谐波频率相位组合生成特定频率和相位的指令。例如，幅度控制模块1010中所存储的可执行指令可以包括查找表和/或关于待执行的计算的指令，以确定将在目标频率可选相移处产生期望的正交LO信号集合的幅度和相位组合的特定集合(例如，如关于LOG单元700和公式1和2的使用所讨论的)。因此，这些指令允许每个相应接收机链1012.1-1012.N选择DLL生成的相移输入信号的子集，以使用具有笛卡尔组合的正交相移生成用于FM-DAC架构的期望的LO信号分量I、
Q和
章节II-用于相控阵列的极坐标发射机倍频RFDAC
本章节内描述的各方面通常涉及发射机，并且更具体地说，涉及在毫米波频率处实现相控阵列的接收机设计。
例如，5G无线技术的发展已经驱动使用可以对应于所提议的24GHz-86GHz频谱中的频率的毫米波频率的收发机设计。这些设计典型地实现多个天线，以实现相控阵列和波束赋形图案以适配信道条件。当前，在相控阵列设计中实现毫米波信号需要与上变频混频器、毫米波本地振荡器(LO)生成和分布、划分器、无源相移器、通过电缆的毫米波传输和补偿所有这些组件的损耗的放大器关联的大管芯面积和功耗。
而且，在当前解决方案中，典型地引入基带信号以补偿非理想性和/或失衡的数字预失真需要均匀地应用于相控阵列中的所有发送链，因为毫米波信号发源自一个源。因此，相控阵列中所实现的发送链中的任何失配将不利地影响预失真性能，导致较低的误差矢量幅度(EVM)或效率。结果，用于生成并且分布用于实现相控阵列和/或多个发射机链的发射机的毫米波信号的当前设计是复杂的，需要大量的功率以进行操作，并且是昂贵且低效的。
再次，毫米波收发机设计可以实现相控阵列以促进波束赋形以适配于信道条件。根据这些系统，当前设计已经致力于数字或模拟波束赋形。模拟波束赋形解决方案典型地包括高带宽数模转换器(DAC)，其驱动镜像抑制基带滤波器，其后接与毫米波频率LO混频。混频器的输出然后受放大并且经由电缆耦合到前端，在此处需要附加放大以补偿电缆损耗。在一些这样的典型波束赋形解决方案中，放大后的输出也可以分布到双工器以容纳多个流。划分器可以然后创建信号的多个版本，以经由相控阵列中的并行RF链分布。然而，这些RF链中的每一个使用独立相移器，需要每个RF链中的附加放大，以克服划分器和相移器的损耗。
因此，传统模拟波束赋形技术需要大量的组件，并且RF分布组件(例如，电缆化、划分器、双工器等)需要使用附加放大器以补偿其损耗。进而，使用这些放大器消耗附加功率并且占用显著管芯面积。附加地，传统模拟波束赋形解决方案需要额外的收发机芯片，并且预失真不能每RF链独立地应用，导致较低发射机功率效率。无源相移器还展现随着相移的幅度变化，使得通过附加组件的增益补偿成为必要，以避免性能降级。
数字波束赋形解决方案避免对于通过电缆分布毫米波频率信号的需要，并且另外利用高带宽数字信号。数字波束赋形设计还避免使用划分器。然而，这些设计对于每个RF链仍然需要DAC、滤波器、混频器和毫米波LO，这招致面积和功率罚。因此，数字波束赋形解决方案需要附加DAC，在LO分布阶段消耗更多功率，并且使用需要相对高数据速率(～50-1100Gbps)的数字链路。
因此，为了解决当前用于毫米波设计的模拟和数字波束赋形解决方案中存在的问题，本文的各方面包括使用单个“块”内的整个毫米波相控阵列发射机，其在本文中称为倍频射频数模转换器(FM-RFDAC)。如以下进一步讨论的那样，FM-RFDAC实现电容比率以设置信号的幅度或权重，但归因于倍频，分布到每个FM-RFDAC的信号是毫米波输出的约数(例如，次谐波、四分之一、八分之一等)。如以下进一步讨论的那样，低频相移信号组合，它们相长地相加以生成较高频率信号(例如，毫米波频率信号)，同时保留与较低频率处的信号相加的信号调制。
与现有解决方案相比，本文所描述的方面需要更少的管芯面积并且消耗更少的功率，因为在单个块或级中完成毫米波信号的生成，并且在输出毫米波频率中的较低的约数频率处执行LO的生成和分布。此外，各方面允许在单独发送链的基础上实现预失真，提供改进的功率放大器(PA)线性化。这进而允许较低的功耗或替代地较高的发送输出功率。此外，由于每个发送链可以独立地预失真，因此各方面赋能PA以通过比现有设计更深的压缩并且因此以更高的效率进行操作。此外，因为本文所描述的方面允许在毫米波频率处以高粒度进行幅度和相位调整，所以可以实现针对经由耦合式相控天线阵列所生成的波束的精细控制。
图11示出根据本公开的一方面的基频、二次谐波和三次谐波处的信号相位组合的示例。非线性模块(例如，数字反相器)的输出例如生成输入信号的基频的奇数谐波。因此，如果然后对信号进行相移并且求和，则相移信号可能在一些频率处相长地相加，而在其他频率处相消地干扰。图1中的示例示出以相等的相位分布(120度相隔)相移的3个时钟信号1102。如频谱图1104所示，时钟信号1102与基频f0和谐波关联。相移时钟信号1102在基频和二次谐波频率处总和为零。然而，在三次谐波频率处，相位“缠卷”大约3次，使相移信号1102相长地相加，以生成作为基频处的输入信号1102之一的量值的3倍的输出信号。该概念允许输入信号的倍频，如下文进一步讨论的那样。
如本文进一步讨论的那样，各方面通过使用电容性分压结合幅度调制借助基于反相器的倍频器利用上述倍频概念，以赋能每输入相位的开关模式下的一些反相器和固定DC处的其他反相器。匹配网络(例如，谐振LC负载)与电容器谐振，以增强倍频，同时使包括输入基频的其他谐波衰减。因为每个输入相位的强度可以通过数字方式受控，所以可以对宽范围的不同倍频比进行编程。
图12示出根据本公开的一方面的实现FM-RFDAC的示例性极坐标发射机设计的框图。如本文参照图15进一步讨论的那样，各方面包括：发射机设计1200实现为具有为了简明和易于解释而省略的若干组件的总体发射机设计的部分。例如，发射机设计1200允许经由FM-RFDAC 1210.0-1210.K对于每个相应发射机链生成分离的相位和幅度调制信号。因此，本文所描述的方面对于经由多个天线实现波束赋形的接收机可以是特别有用的，因为每个发送链可以耦合关于相控阵列内的特定天线元件(或天线元件群组)受幅度加权和相位调谐的其自身的信号。
如图12所示并且在本文中进一步讨论的那样，发射机设计1200包括均与相应发送链关联的任何合适数量K的FM-RFDAC 1210.1-1210.K。如以下进一步讨论的那样，各方面包括：每个FM-RFDAC 1210.0-1210.K形成单独发送链的部分，其接收幅度调制和相位调制的数据并且进而在每个相应FM-RFDAC输出处提供倍频的输出信号。所FM-RFDAC 1210.0-1210.K的每个发送链因此形成用于相控阵列中的每个天线的单独信号路径。每个FM-RFDAC1210.0-1210.K输出的信号相对于其他FM-RFDAC 1210.0-1210.K可以具有特定频率、幅度和相移。结果，当每个单独FM-RFDAC 1210.0-1210.K所生成的信号经由相应谐振匹配网络1220.0-1220.K耦合到天线时，信号相对于彼此具有独立加权的幅度和相移值。当应用于相控天线阵列内的单独天线元件时，可以因此利用每个发送链的这种独立控制以生成期望的波束赋形图案。
在一方面中，每个FM-RFDAC 1210.0-1210.K可以替代具有多个发送链的波束赋形发射机设计中传统地实现的其他组件，以结合相控阵列天线元件进行工作。具体地说，各方面包括：RFDAC 1210.0-1210.K中的每一个代替传统发射机架构中典型地实现的DAC、滤波器、混频器、RF划分器和相移器而得以使用。如上所述，为了补偿来自划分器、相移器和电缆上的RF信号传送的损耗，在传统架构中还使用多个放大级，这在当前各方面中有利地是不再需要的。
此外，与将常见高频毫米波信号分布到多个发送链的典型毫米波发射机架构相反，本发明各方面另外分布作为期望的高频(例如，毫米波)信号的约数的较低频率输入信号1211。这样解决关于电缆损耗和当分布毫米波信号时所引入的其他复杂性的许多前述问题，因为以此方式分布较低频率信号并不一定需要电缆化解决方案，而是可以另外在这些较低频率处实现板载信号路由。FM-RFDAC 1210.0-1210.K中的每一个可以然后输出组合的和加权的输出信号，其当耦合到每个相应谐振匹配网络1220.0-1220.K时将所分布的较低频率输入信号1211倍频到较高频率输出信号。再次，该较高频率输出信号可以受幅度和相位调制，并且馈送到单独相控阵列天线元件(或天线元件群组)以实现期望的天线波束图案。
为此，发射机设计1200可以实现数字前端(DFE)1206，其运作为从表示同相(I)和正交相(Q)数据流的数字基带信号提取相位
和幅度(ρ)数据。换言之，DFE 1206充当I/Q到极坐标转换器，接收数字基带中的同相和正交信号作为数据流，并且提供适当的代表幅度和相位作为输出。如以下进一步讨论的那样，从I/Q数字基带信号提取的幅度和相位数据可以然后用以对FM-RFDAC 1210.0-1210.K的输出信号进行相位调制并且幅度调制。
在各个方面中，DFE 1206可以包括任何合适数量、类型和组合的组件，以从I/Q数字基带信号提取幅度和相位数据。例如，如图12所示，DFE 1206可以包括上采样块1206.1，其对数字同相信号和数字正交相位信号进行上采样，并且将上采样的数据提供给分数采样率转换器和过零计算块(FRSC/ZC)1206.2。FRSC/ZC 1206.2的输出进而耦合到下采样模块1206.3，提供相位和幅度数据。图12所示的DFE 1206只是可以实现以提取相位和幅度数据的数字前端的类型的一个示例。各方面不限于这一特定示例，并且任何合适类型的数字前端可以实现为发射机设计1200的部分以提取极坐标数据。
此外，因为不需要在毫米波频率处而是在较低约数频率处执行数字基带信号的I/Q到极坐标转换，所以用于转换的数字链路的速度可以比传统数字波束赋形解决方案通常所需的远更小。例如，各方面包括：接收I/Q数据采样并且提取相位和幅度数据的速度可以相对于毫米波载波频率处于欠采样率。并且，对于传统极坐标发射机架构，数字预失真也可以应用于数字前端1206级处，这通常将迫使每个发送链利用分布到每个的相同的预失真信号。然而，图12所示的配置有利地允许通过每个FM-RFDAC 1210.0-1210.K所促进的幅度和相位调制的方式在每个发射机链处应用预失真。
在一方面中，发射机设计1200包括公共数字锁相环(DPLL)1202，其被配置为生成在本文中也可以称为“时钟信号”的合成频率信号1201。各方面包括：发射机设计1200使用从DFE 1206提取的相位数据以对时钟信号1201进行相位调制，以由此生成较低频率输入信号1211，其可以是然后分布到FM-RFDAC 1210.0-1210.K数字波形。在一方面中，经由包括耦合到数控双点边缘内插器(DCEI2)的多模除法器(MMD)的数字时间转换器(DTC)1204执行时钟信号1201的相位调制。DTC 1204因此确保在正确时刻(即，与相位调制输出时间对准)从馈送到DFE 1206中的固定速率基带同相和正交信号提取相位和幅度信号。虽然DTC 1206在图12中示出为执行时钟信号1201的相位调制，但各方面不限于这一特定示例，并且任何合适数量、类型和组合的组件可以实现为发射机设计1200的部分以对时钟信号1201进行相位调制。
在各方面中，可以按LO信号速率的分数(例如，毫米波LO信号频率的分数)生成较低频率输入信号1211。例如，可以按每个FM-RFDAC 1210.0-1210.K的输入时钟速率或者在一些方面中按甚至另一约数生成较低频率输入信号1211。如图12所示，各方面可选地包括：DTC 1204的输出耦合到块1208，其可以允许经由分频器更容易地生成90度相位。在各个方面中，可以附加地或替代地在每个FM-RFDAC 1210.0-1210.K内执行分频。
在各个方面中，可以实现任何合适数量或类型的技术以(例如，经由可经由基带处理器或分离处理器电路执行的一种或多种算法)对相位调制数据进行欠采样，以使EVM和频谱发射最小化。再次，本文所描述的方面的一个优点在于，较低频率输入信号1211更易于分布到每个发送链。附加地，因为通过对较低频率时钟信号1201进行相位调制生成较低频率输入信号1211，所以可以通过利用不太复杂的设计和实现方式的方式生成并且调制较低频率输入信号1211。
该方案的附加益处在于，对于N的倍增因数，相位调制可以仅需要覆盖2π/N的范围，简化DTC 1204的设计和实现方式并且进一步节省功率。并且，因为本文所描述的各方面还利用在比从谐振匹配网络1220.0-1220.K输出的较高频率信号更低的频率处进行操作的幅度调制控制，因此本文所描述的各方面的设计考虑与较高频率设计(例如，毫米波系统中传统地实现的设计)相比可以显著地得以放宽并且更不复杂。
再次，受调相的较低频率输入信号1211经由相应FM-RFDAC 1210.0-1210.K分布到每个单独发送链。FM-RFDAC1210.0-1210.K中的每一个从接收到的输入信号1211的特定相移版本集合生成加权和组合的相移输出信号11213.0-1213.K。作为谐振负载耦合的结果，每个谐振匹配网络1220.0-1220.K使每个相应加权和组合的相移输出信号11213.0-1213.K倍频并且具有独立于其他FM-RFDAC 1210.0-1210.K的相位和幅度。以下参照图13进一步描述该过程的细节，图13示出与FM-RFDAC 1210.0-1210-K之一关联的详细框图的示例。
具体地说，如图13所示的FM-DAC 1300示出根据本公开的一方面的FM-RFDAC1210.0的示例框图。如图13所示，FM-RFDAC 1300接收输入信号1211，其耦合到相位生成块1304。在各个方面中，相位生成块1304可以实现为被配置为提供任何合适数量的输入信号1211的相移版本的任何数量的和/或类型的电路组件。相位生成块1304在图13中示出为包括M数量的延迟元件1302.1-1302.M，其与彼此串联耦合。延迟元件1302.1-1302.M在图13中示出为实现为数字缓冲器，但各方面包括：延迟元件1302.1-1302.M实现为任何合适数量和类型的延迟元件。例如，延迟元件1302.1-1302.M可以替代地实现为数字反相器。在各个方面中，可以使用本文参照正交LO信号的生成所讨论的M级受控延迟线实现相位生成块1304。例如，可以根据每个延迟线的相应延迟锁相环(DLL)分别通过如图3、图4和图5所示的M级受控延迟线304、内插延迟线400和二维延迟线500实现相位生成块1304。
在一方面中，所耦合的延迟元件中的每一个之间的节点在本文中称为“抽头”，其均随着输入信号1211传播通过相位生成块1304而将输入信号1211相移达与每个相应延迟元件1302.1-1302.M所引入的延迟时间成比例的量。结果，相位生成块1304将数量M-1(即，等于比图12所示的配置中的延迟元件1302.1-1302.M的数量少1)的相移输入信号1307.1-11307.M-1提供给相位选择块1306。因此，可以通过增加或降低延迟元件1302.1-1302.M的数量M控制相移输入信号1307.1-11307.M-1中的每一个之间的相移的粒度，以使得可以对于特定应用选取适当数量的延迟元件1302.1-1302.M。
在一方面中，相位选择块1306可以实现为经由相移控制线1310控制的任何合适数量和/或类型的硬件组件。例如，可以使用被配置为选择性地将相移输入信号1307.1-11307.M-1的子集耦合到幅度配置块1308.1-1308.M中的每一个作为相移输入信号1305.1-1305.N的开关电路和/或复用器电路实现相位选择块。如参照图15进一步讨论的那样，相移控制线1310可以表示携带命令相位选择块1306选择相移输入信号1307.1-11307.M-1的子集(例如，数量N的相移输入信号1307.1-11307.M-1)的数据信号的一个或多个信号线。基于该选择，相位选择块1306可以提供相移输出信号1305.1-1305.N。可以计算用以产生相移输出信号1305.1-1305.N的相移输入信号1307.1-11307.M-1的特定子集的选择，以确保它们之间存在适当的相位关系，以提供期望的谐波频率处的倍频。
应注意，然而，在经由相应幅度配置块1308.1-1308.M结合谐振负载耦合对相移输出信号1305.1-1305.N进行组合并且加权时，倍频发生。因此，相移输出信号1305.1-1305.N在FM-RFDAC 1210.0内在该级处共享与输入信号1211相同的(较低)频率。此外，各方面包括：相位选择块1306选择适当的相移输入信号1307.1-11307.M-1，以向相移输出信号1305.1-1305.N中的每一个提供相对于彼此的适当相移。这样确保输入信号1211的适当谐波频率处的倍频。为了提供参照图1的说明性示例，相位选择块1306可以选择相移输入信号1307.1-11307.M-1，以使得(来自相移信号1305.1-1305.N当中的)相移信号1305.1、1305.2和305.3距彼此隔开120度，因此在谐振负载耦合时在输入信号1211频率的三次谐波处相长地相加。
然而，可以实现各种附加技术，以将附加相移Ψ0,Ψ1,...Ψk提供给经由组合相移信号1305.1-1305.N所生成的倍频信号。换言之，如图12所示的相移Ψ构成每个发送链经由与每个相应谐振匹配网络1220.0-1220.K耦合而输出的较高频率信号之间的附加相移。正是这种附加相移促进与幅度加权结合的相控阵列天线波束赋形技术，如以下进一步讨论的那样。在各个方面中，可以使用各种技术实现发送链之间的相移。
例如，参照图12，FM-RFDAC 1210.0-1210.K中的每一个可以包括与相位选择块1306相似或相同的相位选择块，每个相位选择块经由独立相移控制线(例如，相移控制线1310)受控制，例如，如图13所示。每个相应相移控制线可以携带命令与每个相应FM-RFDAC1210.0-1210.K关联的每个独立相位选择块选择相移输入信号1307.1-11307.M-1的不同子集的数据信号。例如，与每个相应FM-RFDAC 1210.0-1210.K关联的每个相位选择块可以相对于与其他FM-RFDAC 1210.1-1210.K关联的相位生成块“旋转”抽头的选择。
为了提供说明性示例，FM-RFDAC 1210.0可以选择与来自图13所示的抽头当中的第一抽头关联的相移输入信号1307.1作为最低相位信号，并且从其他抽头选择其他相移输入信号1307.1-11307.M-1，以使得所选择的相移输入信号1305.1-305.3距彼此隔开120度。然而，FM-RFDAC 1210.1可以从与相移输入信号1307.2关联的图13所示的抽头当中选择第二抽头(作为最低相位信号)，并且选择其他抽头，以使得其余相移输入信号也距彼此隔开120度。可以因此重复该过程，以使得对于每个相应FM-RFDAC 1210.1-1210.K，相移输出信号1305.1-1305.N在本地具有相对于彼此的相同的相移(即，在该示例中，120度)并且进行倍频，但相对于其他FM-RFDAC 1210.0-1210.K将相移(达Ψ)。
在其他方面中，FM-RFDAC 1210.0-1210.K中的每一个可以包括与相位选择块1306相似的相位选择块，并且FM-RFDAC 1210.0-1210.K之间的相移可以通过以数字方式选择用于期望的相移的抽头加权得以实现。例如，相移控制线(例如，相移控制线1310)可以命令每个FM-RFDAC相应相位选择块将适当的权重应用于每个所选择的相移输入信号1307.1-1307.M。通过修改FM-RFDAC 1210.0-1210.K之间的抽头加权，相移输出信号具有在FM-RFDAC之间移位的相位(Ψ)。例如，可以使用复用器或RF开关以选择哪个抽头被使用并且然后连接到相应FM-RFDAC 1210.0-1210.K实现抽头加权。每个抽头也可以耦合到适当的控制开关，例如，以使得任何未使用的抽头可以切换到关闭状态。为了简明，在图13中未示出这些附加细节。
在附加方面中，极坐标发射机设计1200可以通过在低频率处移动输入时钟实现FM-RFDAC 1210.0-1210.K之间的相移Ψ。在又一附加方面中，极坐标发射机设计1200可以移动提供给DFE的数字基带信号的相位。
作为可以执行FM-RFDAC 1210.0-1210.K之间的相移的这些各种方式的结果，本文所描述的各方面关于实现方式提供灵活性。并且，无论所使用的技术如何，因为以高分辨率方式对相位进行数字式控制，所以可以针对工艺、电压和温度变化良好地控制相移。
无论如何，一旦经由相位选择块1306选择相移输出信号1305.1-1305.N以确保倍频，相移输出信号1305.1-1305.N的幅度就可以进一步受控，以提供适当的信号幅度加权，将在以下参照图14进一步讨论该情况。
图14示出根据本公开的一方面的示例性幅度配置组件的框图。如图14所示的幅度配置组件1400还包括如图13所示的幅度配置组件1308.1-1308.M。然而，如图14所示的幅度配置组件1400进一步示出关于如何实现相移输出信号1305.1-1305.N的幅度控制的附加细节。如图14所示，幅度配置组件1400可以包括幅度控制块1402。各方面包括：每个FM-RFDAC1210.0-1210.K相似地实现如图14所示的幅度控制块1402。在各个方面中，幅度控制块1402可以实现为任何合适数量和/或类型的硬件组件，以促进控制每个幅度控制元件1404的操作状态，如以下进一步讨论的那样。例如，可以通过经由如图13所示的幅度控制线1312受控的解复用器和/或解码器电路实现幅度控制块1402。
如参照图15进一步讨论的那样，幅度控制线1312可以表示携带命令幅度控制块1402将特定幅度加权应用于相移输出信号1305.1-1305.N的数据信号的一个或多个信号线。可以例如根据从数字基带信号提取的幅度数据ρ执行该幅度加权，如图12所示。例如，幅度控制块1402可以接收幅度数据ρ并且生成用以将每个相应幅度配置块1308.1-1308.M中所包括的一些幅度控制元件1404置于开关模式下并且到按每个输入将其他置于固定DC处的码字。
为此，图14所示的码字线可以实现为数字和/或模拟信号控制线的总线或集合，每个控制线耦合到幅度配置块1308.1-1308.M中的每一个内的幅度控制元件1404。各方面包括：幅度配置块1308.1-1308.M中的每一个包括串联耦合到每个相应电容器组1-N中的一个或多个电容器的任何合适数量的幅度控制元件1404。每个幅度控制元件1404和电容器串行组合可以与任何合适数量的其他幅度元件和电容器并行配置，这也在图13中示出。在各个方面中，可以实现任何合适数量的幅度控制元件1404和电容器，以确保对于特定应用的适当的量的幅度控制粒度。
此外，虽然在图14中描绘为数字反相器，但例如，单独幅度控制元件1404可以实现为任何合适数量和/或类型的幅度控制元件(例如，缓冲器)。附加地，幅度配置块1308.1-1308.M中的每一个可以包括图14中为了简明而未示出的附加组件，这可以允许经由码字线所携带的信号控制单独幅度控制元件1404中的每一个。例如，可以通过适当的逻辑门(例如，与非门)代替图14所示的每个单独幅度控制元件1404，其中，逻辑门的一个输入耦合到相移输出信号1305.1-1305.N之一，而逻辑门的另一输入耦合到驱动到期望电压值的码字线。无论如何，各方面包括：每个单独幅度控制元件1404基于码字线所携带的控制信号而置于开关模式下或以固定DC值进行操作。
各方面包括：每个单独幅度控制元件1404和耦合式电容器当置于开关模式下时与从也在开关模式进行操作的其他幅度控制元件1404和耦合式电容器提供的信号相加。可以基于耦合到在开关模式下进行操作的幅度控制元件与在固定DC模式下进行操作的幅度控制元件的每个相应电容器组1-N内的电容器值的比率计算来自这些信号中的每一个的求和电压。此外，各方面包括：谐振匹配网络1220.0(例如，可调谐LC网络)与关联于在开关模式下进行操作的幅度控制元件1404的电容器谐振。
结果，相移输出信号1305.1-1305.N组合，以生成加权和组合的相移输出信号11213.0。各方面包括：加权和组合的相移输出信号11213.0，其当耦合到谐振匹配网络1220.0时，创建倍频作为加权和组合的相移输出信号11213.0中的每一个的相干相加。以此方式，生成较高频率输出信号1410(例如，在毫米波频率处)，其耦合到相控阵列天线元件，而其他谐波(包括输入基频)受衰减。因此，各方面包括：幅度调制组件1308.1-1308.M与所耦合的谐振匹配网络1220.0结合，从较低频率相移输出信号1305.1-1305.N提供相位调制和幅度调制的倍频信号。
并且，因为数字反相器功率与频率成比例，所以各方面有利地节省显著功率优于传统波束赋形解决方案，因为相移输出信号1305.1-1305.N在约数频率而不是更高的毫米波频率处通过幅度配置块1308.1-1308.M。此外，因为仅高频信号处于谐振匹配网络1220.0-1220.K中的每一个的输出处，所以仅需要一个谐振节点，节省显著管芯面积。因此仅需要从FM-RFDAC 1210.0-1210.K中的每一个的输出到芯片输出的特殊高频信号处理(例如，毫米波信号处理)。作为该架构的又一优点，在一些方面中，半数字FIR滤波器可以附加地被吸收到FM-RFDAC 1210.0-1210.K中的一个或多个中，以抑制任何不期望的残留谐波或镜像。
作为具有(例如，经由每个相应谐振匹配网络1220.0-1220.K组合的每个FM-RFDAC1210.0-1210.K所输出的信号中所包括的数据所表示的)其自己的数字流的本文所描述的各方面中的每个发送链的结果，各方面包括：有利地将数字预失真独立于其他链而应用于每个链。在一方面中，这可以包括：对于每个相应FM-RFDAC 1210.0-1210.K使用优化的系数。相反，传统模拟波束赋形器仅具有对所有发送链共用的一个流。因此，本文所描述的各方面提供相对于传统模拟系统的另一优点，在传统模拟系统中，用于波束赋形的幅度、相位和RF匹配方面的任何变化极大地减少任何所应用的数字预失真的有效性。例如，每个相应FM-RFDAC 1210.0-1210.K可以应用独立相位和幅度系数。这样做，各方面包括：例如，DFE1206修改与FM-RFDAC 1210.0-1210.K中的每一个的基带信号关联的数字码，以通过此方式实行幅度和相位系数。
图15示出根据本公开的一方面的示例性设备的框图。在各个方面中，设备1500可以实现为被配置为根据任何合适数量和/或类型的通信协议发送和/或接收无线信号的任何合适类型的设备。例如，设备1500可以实现为用户设备(UE)(例如，移动电话、平板、膝上型计算机等)。为了提供附加示例，设备1500可以实现为接入点或基站。设备1500可以实现如本文所描述的一个或多个方面，以促进根据频率或频带(例如，毫米波频率)发送无线信号，例如，如下文进一步描述的那样。
在一方面中，设备1500可以包括处理器电路1502、存储器1504和任何合适数量K的接收机链1512.1-512.K，每个发送链耦合到一个或多个相应天线1514.1-514.N。为了易于解释而提供图15所示的组件，并且各方面包括包含比图15所示的组件附加的、更少的或替代的组件的设备1500。例如，设备1500可以包括一个或多个电源、显示接口、外围设备、端口等。为了提供附加示例，设备1500可以还包括一个或多个接收机，或发送链1512.1-512.K可以替代地实现为能够经由天线1514.1-1514.K接收并且发送无线信号的收发机。
在一方面中，可以通过本文参照用于相控天线阵列系统中使用以促进波束赋形的倍频信号的生成进一步描述的功能识别设备1500的各个组件。例如，无线设备1500可以被配置为经由发送链1512.1-512.K生成包括调制数据的倍频信号，其经由所耦合的天线1514.1-1514.K在毫米波或其他合适的频率处以无线方式得以发送。可以通过例如参照如图12所示的FM-RFDAC 1210.0-1210.K中的每一个所讨论的发送链中的相应发送链识别发送链1512.1-512.K。因此，发送链1512.1-512.K可以包括任何合适数量和类型的组件(例如，通过FM-RFDAC 1210.0-1210.K识别的组件以及附加或替代组件)，以从作为倍频信号的约数或次谐波频率的输入信号生成调制的倍频信号，如本文所讨论的那样。
为此，处理器电路1502可以被配置作为任何合适数量和/或类型的计算机处理器，这可以促进如本文所讨论的设备1500的控制。在一些方面中，可以通过设备1502所实现的基带处理器(或其合适的部分)识别处理器电路1500。在其他方面中，可以通过与基带处理器分离的设备1502所实现的一个或多个处理器识别处理器电路1500。无论如何，各方面包括：处理器电路1502被配置为执行指令以执行算术、逻辑和/或输入/输出(I/O)操作，和/或控制设备1500的一个或多个组件的操作。例如，处理器电路1502可以包括一个或多个微处理器、存储器寄存器、缓冲器、时钟等。此外，各方面包括：处理器电路1502与存储器1504和/或发送链1512.1-512.K进行通信，和/或控制与之关联的功能。这可以包括：例如，控制和/或仲裁设备1500的发送和/或接收功能；执行一个或多个基带处理功能(例如，介质接入控制(MAC)、编码/解码、调制/解调、数据符号映射、纠错等)。
在一方面中，存储器1504存储数据和/或指令，以使得当指令由处理器电路1502执行时，处理器电路1502执行本文所描述的各种功能。存储器1504可以实现为任何公知的易失性和/或非易失性存储器，包括例如只读存储器(ROM)、随机存取存储器(RAM)、闪存、磁存储介质、光盘、可擦除可编程只读存储器(EPROM)、可编程只读存储器(PROM)等。存储器1504可以是不可拆卸的、可拆卸的、或二者的组合。
例如，存储器1504可以实现为存储一个或多个可执行指令(例如，比如逻辑、算法、代码等)的非瞬时计算机可读介质。如下文进一步讨论的那样，可以赋能在功能上实现本文所公开的各方面的如图15所示的各个模块表示存储器1504中所存储的指令、逻辑、代码等。关于硬件和软件组件之间的功能关联，为了易于解释而提供图15所示的模块。因此，各方面包括：处理器电路1502结合一个或多个硬件组件执行这些相应模块中所存储的指令，以执行与如本文进一步讨论的方面关联的各种功能。
在一方面中，相位控制模块1508中所存储的可执行指令可以结合处理器电路1502促进设备1500所实现的如图13所示的相位生成块1304或另一合适的相位生成系统所生成的相位的选择。例如，相位控制模块1508中所存储的可执行指令可以提供与相位选择块1306关联的功能，如图13所示。因此，相位控制模块1508赋能经由相位选择块1306选择相位生成块1304(或另一合适的相位生成系统)所生成的相移输入信号1307.1-11307.M-1的子集。
这样做，相位控制模块1508确保相位选择块1306选择适当的相移输出信号1305.1-1305.N，以对于发送链1512.1-512.K中的每一个在相对彼此的期望相位处提供倍频。相位控制模块1508也可以促进相位选择块1306选择适当的相移输出信号1305.1-1305.N，以确保相对于彼此在发送链1512.1-512.K中的每一个处对于相移输出信号1305.1-1305.N存在正确的相移(即，相移Ψ)。
在一方面中，相位控制模块1508可以包括关于如何从约数(例如，次谐波)频率相位组合生成特定频率和相位的指令。例如，相位控制模块1508中所存储的可执行指令可以包括查找表和/或关于待执行的计算的指令，以确定当经由每个FM-RFDAC 1210.0-1210.K相应谐振匹配网络1220.0-1220.K组合并且倍频时将产生的特定相位集合。
在一方面中，幅度控制模块1510中所存储的可执行指令可以结合处理器电路1502促进将幅度加权提供给相移输出信号1305.1-1305.N中的每一个，如在图3和图4中进一步详细讨论的那样。例如，幅度控制模块1510中所存储的可执行指令可以提供与幅度控制块1402关联的功能，如图14所示。因此，对于相移输出信号1305.1-1305.N的特定集合，幅度控制模块1510赋能单独幅度控制元件1404中的哪个置于开关模式下以及哪个置于固定DC操作模式下。再次，通过这样做，耦合到开关操作式反相器与固定DC操作反相器的电容器值的比率允许控制反相器和电容器的每个并联集合内的电压相加等级，产生用于相移输出信号1305.1-1305.N中的每一个的幅度加权的系数的期望等级。以此方式，各方面包括：使用幅度控制以补偿RF发送链的输出上的损耗和/或将幅度锥度提供给下波束旁瓣。
当实现时，幅度控制模块1510可以包括关于基于期望的最终结果(即，用于组合式相移输出信号11213.0-1213.K的期望的幅度加权)应将哪些特定反相器集合置于开关模式下或固定DC操作模式下的指令。例如，幅度控制模块1510中所存储的可执行指令可以包括查找表和/或关于待执行的计算的指令，以确定将从FM-RFDAC 1210.0-210K中的每一个产生期望的加权倍频信号集合的特定反相器开/关相位组合集合。这些指令因此允许每个相应发送链1512.1-512.K按需要对倍频信号进行幅度调制，这样根据相位控制模块1508所提供的相移提供高频波束赋形控制。
章节III-用于相控阵列的正交发射机倍频RFDAC
本章节中描述的各方面通常涉及发射机，并且更具体地说，涉及在毫米波频率处实现相控阵列的接收机设计。
例如，5G无线技术的发展已经驱动使用可以对应于所提议的24GHz-86GHz频谱中的频率的毫米波频率的收发机设计。这些设计典型地实现多个天线，以实现相控阵列和波束赋形图案以适配信道条件。当前，在相控阵列设计中实现毫米波信号需要与上变频混频器、毫米波本地振荡器(LO)生成和分布、划分器、无源相移器、通过电缆的毫米波传输和补偿所有这些组件的损耗的放大器关联的大管芯面积和功耗。
而且，在当前解决方案中，典型地引入基带信号以补偿非理想性和/或失衡的数字预失真需要均匀地应用于相控阵列中的所有发送链，因为毫米波信号发源自一个源。因此，相控阵列中所实现的发送链中的任何失配将不利地影响预失真性能，导致较低的误差矢量幅度(EVM)或效率。结果，用于生成并且分布用于实现相控阵列和/或多个发射机链的发射机的毫米波信号的当前设计是复杂的，需要大量的功率以进行操作，并且是昂贵且低效的。
如以上所讨论的并且参照极坐标发射机设计方面，毫米波收发机设计可以实现相控阵列以促进波束赋形以适配于信道条件。再次，当前设计已经针对根据这些系统的数字或模拟波束赋形，并且具有与特殊高频信号处理(例如，电缆化)和对于附加组件的增益补偿以避免性能降级有关的若干缺点。这些问题同样困扰在高频范围(例如，毫米波频率)中进行操作的正交类型发射机，例如，其同样遭受对每RF链独立地应用预失真所施加的限制、对高数据速率数字链路的需求、大芯片面积使用和高功率使用。此外，使用高增益以克服传统毫米波系统中的大损耗导致不稳定性。
此外，已经提出高效率传统极坐标发射机设计，但针对带宽扩展和同步带来困难。并且高计算复杂度要求大量的数字内容和功耗，尤其是对于宽带调制。本文所描述的极坐标发射机方面解决这些上述问题。然而，与极坐标发射机实现方式相比，正交倍频射频数模转换器(FM-RFDAC)使用更不复杂的数字信号处理，尽管以3dB的输出功率的损耗为代价。
因此，为了解决当前用于毫米波设计的模拟和数字波束赋形解决方案中存在的问题，并且提供比极坐标FM-RFDAC发射机架构中所使用的更不复杂的数字信号处理方案，本文的正交发射机方面同样包括：使用单个FM-RFDAC“模块”内的整个毫米波相控阵列发射机。类似于本文所讨论的极坐标发射机设计，正交发射机FM-RFDAC也实现电容器比率以设置信号的幅度或权重，并且分布到每个FM-RFDAC的信号归因于倍频而成为毫米波输出的约数。如以下进一步讨论的那样，正交发射机方面还组合低频相移信号，它们相长地相加以生成较高频率信号(例如，毫米波频率信号)，同时保留与较低频率处的信号相加的信号调制。然而，如以下进一步讨论的那样，正交发射机方面利用(从采样数据获得的)同相和正交数据值对新45度轴的重新映射。这些相位容易地可得自约数(低)频率时钟的相位，并且相位关系经由倍增得以保持。
类似于本文讨论的极坐标发射机架构，正交发射机方面还消耗与现有解决方案相比更少的功率并且利用更少的管芯面积，因为高频信号生成是在单个块或级中完成的，并且LO的生成和分布是在输出毫米波频率的较低的约数频率处执行的。此外，正交发射机方面还允许在单独发送链的基础上实现预失真，提供改进的功率放大器(PA)线性化，允许更低的功耗或替代地更高的发送输出功率。正交发射机方面同样允许在毫米波频率处以高粒度进行幅度和相位调整，并且因此针对经由所耦合的相控天线阵列所生成的波束的精细控制可以得以实现。附加地，正交发射机方面与极坐标发射机方面相比消耗更少的数字信号处理器功率，这当以较低功率从FM-RFDAC进行发送时可能是特别重要的。
返回参照图1和图11，本文所描述的正交发射机方面还利用相长干涉以将低频信号谐波的相位组合相加以实现倍频。具体地说，类似于本文描述的极坐标发射机方面，本文讨论的正交方面也结合使用电容性分压和匹配网络(例如，谐振LC负载)的幅度调制实现基于反相器的倍频器，以增强倍频，同时使其他谐波(包括输入基频)衰减。因此，正交发射机方面还使用数字控制以调制每个输入相位的强度，以利用广泛范围的倍频比率。
图16示出根据本公开的一方面的实现FM-RFDAC的示例性正交发射机设计的框图。如本文进一步讨论的那样，各方面包括：发射机设计1600实现为具有为了简明和易于解释而省略的若干组件的整体发射机设计的部分。例如，虽然发射机设计1600在图16中示出包括单个U FM-RFDAC 1610.1和V FM-RFDAC 1610.2，但发射机设计1600可以包括任何合适数量和类型的FM-RFDAC，其均生成待对于相应发射机链生成的分离信号。因此，本文所描述的方面对于经由多个天线实现波束赋形的发射机可以是特别有用的，因为每个发送链可以耦合关于相控阵列内的特定天线元件(或天线元件群组)受幅度加权和相位调谐的其自身的信号。
如图16所示并且在本文中进一步讨论的那样，发射机设计1600包括任何合适数量的多相FM-RFDAC，其中，每个多相FM-RFDAC基于与数字前端1606所提供的信号波形关联的重新映射的同相和正交复数数据值接收时钟信号1602.2的相移版本。因此，如下文进一步讨论的那样，各方面包括：U FM-RFDAC 1610.1和VFM-RFDAC 1610.2形成接收重新映射到新轴的复数数据的单独发送链的部分，以使得复数同相数据(I)和正交相位数据(Q)针对它们的原始正交(即，90度)相位关系隔开45度。为此，各方面包括：UFM-RFDAC 1610.1和V FM-RFDAC 1610.2中的每一个由具有从重新映射的复数信号的八分区确定的相位的信号分离地时钟化，如以下进一步讨论的那样。
在一方面中，U FM-RFDAC 1610.1和V FM-RFDAC 1610.2组合它们的相应45度重新映射的U和V数据，以经由与谐振匹配组件1612耦合而在输出节点1611处生成倍频的所组合的输出信号。包括U FM-RFDAC 1610.1和V FM-RFDAC 1610.2二者的每个发送链因此形成用于相控阵列中每个天线的单独信号路径。因此，倍频的所组合的输出信号相对于其他发送链可以具有特定频率、幅度和相移。结果，当(与每个相应发送链关联的)每个单独U和V FM-RFDAC所生成的信号经由它们的相应谐振匹配网络耦合到天线时，信号具有相对于彼此的独立加权的幅度和相移值。当应用于相控天线阵列内的单独天线元件时，可以因此利用每个发送链的这种独立控制以生成期望的波束赋形图案。
在一方面中，与包括U FM-RFDAC和V FM-RFDAC(例如，图16所示的U FM-RFDAC1610.1和V FM-RFDAC 1610.2)的每个发送链关联的每个FM-RFDAC块可以替代具有多个发送链以结合相控阵列天线元件进行工作的波束赋形发射机设计中传统地实现的其他组件。具体地说，类似于本文讨论的极坐标发射机设计方面，正交发射机设计1600的方面包括：与每个发送链关联的每个FM-RFDAC块用于代替传统发射机架构中典型地所实现的DAC、滤波器、混频器、RF划分器和相移器。如上所述，为了补偿来自划分器、相移器和电缆上的RF信号传送的损耗，在传统架构中还使用多个放大级，这在当前各方面中有利地是不再需要的。反而，可以在每个发送链处实现单个外部功率放大器(例如，外部PA 1614)，以促进高功率传输的输出，这对于所缩放的数字处理典型地是挑战性的。
此外，与将常见高频毫米波信号分布到多个发送链的典型毫米波发射机架构相反，本发明各方面另外分布根据需要受相移的低频输入信号1602.2。在各方面中，输入信号1602.2是期望的更高频率(例如，毫米波)信号的约数。这样解决关于当分布毫米波信号时所引入的电缆损耗和其他复杂性的许多前述问题，因为以此方式分布低频信号不一定需要电缆化解决方案。此外，可以在这些较低频率处有利地实现板载信号路由。
在一方面中，正交发射机设计1600可以实现数字前端(DFE)1606，其运作为从数字基带信号提取相位数据(φ)和复数数据(同相(I)和正交相(Q)数据)。在各个方面中，DFE1606可以包括任何合适数量、类型和组合的组件，以从数字基带信号提取相位数据和复数数据。例如，DFE 1606可以实现为一个或多个处理器和/或电路组件(例如，与基带处理器或数字信号处理器关联的那些)。
各方面包括：DFE 1606利用所提取的相位数据和复数数据以计算重新映射的U和V数据值，其然后用以计算用于馈送到UFM-RFDAC 1610.1和V FM-RFDAC 1610.2中的每一个的时钟信号1602.2的相移。在一方面中，DFE 1606可以通过缩放并且减去复数数据值计算重新映射的数据值。例如，如在图17的示图1700所示，I/Q数据值映射到新45度轴，其中，一个轴被分配值U＝(I-Q)，而另一轴被分配值V＝Q√2。以此方式，DFE 1606将距彼此原始地隔开90度的从基带信号(即，根据典型正交数据集)提取的I/Q数据值重新映射为距彼此隔开45度的U/V数据值。以下进一步讨论U FM-RFDAC 1610.1和V FM-RFDAC 1610.2中的每一个进行的这些重新映射的U/V数据值的使用。
在一方面中，时钟生成块1602(即，时钟生成电路)包括公共数字锁相环(DPLL)1602.1，其被配置为生成在本文中也可以称为“时钟信号”的合成频率信号1602.2。DPLL1602.1可以进一步耦合到相移块1602.3和1602.4(即，相移电路)，其运作为对时钟信号1602.2进行相移。各方面包括：相移块1602.3和1602.4选择相移以进行利用，以用于时钟信号1602.2，其中，每个相应相移块1602.3和1602.4所输出的相移时钟信号(即，相移输入信号1605.1，1605.2)输入到UFM-RFDAC 1610.1和V FM-RFDAC 1610.2中的每一个。
在一方面中，相移块1602.3和1602.4所选择的相移基于DFE 1606所提供的U/V数据值的八分区映射。具体地说，重新映射的U/V数据值均分别与四个不同相位轴之一关联，并且受映射距彼此隔开45度。已经重新映射到新45度轴的时变U值和V值的两个示例在如图18A-B所示的相位图1800中表示为矢量U(t)和V(t)。
如图18A-B所示的矢量U(t)和V(t)表示在特定时刻具有特定量值和相位的重新映射的I/Q值。通过将I/Q数据值重新映射到新45度轴，矢量U(t)和V(t)映射到特定相位轴，以使得它们的矢量和U(t)+V(t)产生等效于重新映射的I/Q数据值的数据点1802和1804。这样做，重映射的数据点1802和1804均落入特定相位八分区内，如18A-B所示，其中，U(t)矢量的相位映射到0°、90°、180°或270°轴之一上，并且V(t)矢量的相位映射到45°、135°、225°或315°轴之一上。
在各方面中，U FM-RFDAC 1610.1和V FM-RFDAC 1610.2将重新映射的信号U(t)和V(t)求和，以提供高频组合信号，如下文进一步讨论的那样，因此实现重新映射的数据点1802和1804，例如，如图18A-B所示。应进一步注意的是，图18A-图18B所示的示图描述基带包络，并且因此表示数字基带和所组合的高频信号二者处的组合信号。因此，各方面包括：相移块1602.3和1602.4所选择的特定相移对应于产生U(t)+V(t)所表示的数据点的重新映射的I/Q数据信号的特定八分区映射。例如，如图18A所示的数据点1802落入与映射到0°轴的U(t)矢量的相位和映射到45°轴的V(t)矢量的相位关联的相位八分区。因此，对于到如图18A所示的重新映射到新45度轴的I/Q数据值，相移块1602.3将相移时钟信号1602.2达0°，而相移块1602.4将相移时钟信号1602.2达45°。为了提供另一示例，如图18B所示的数据点1804落入与映射到90°轴的U(t)矢量的相位和映射到45°轴的V(t)矢量的相位关联的相位八分区。因此，对于到如图18B所示的重新映射到新45度轴的I/Q数据值，相移块1602.3将相移时钟信号1602.2达90°，而相移块1602.4将相移时钟信号1602.2达45°。
为此，各方面包括：DFE 1606经由数据线1603.1和1603.2耦合到相移块1602.3和1602.4中的每一个。在各个方面中，数据线1603.1和1603.2可以表示被配置为将数据信号携带到相移块1602.3和1603.4中的每一个的任何合适数量和/或类型的引线、总线、数字链路等。例如，数据线1603.1和1603.2可以表示被配置为以串行或并行方式携带指示与重新映射到新45度轴的I/Q数据值关联的特定相位八分区(例如，如图18A-B所示的与数据点1802和1804关联的八分区)的数字数据信号的信号线集合。各方面包括：相移块1602.3和1602.4中的每一个经由数据线1603.1和1603.2接收八分区信息，并且基于八分区信息选择适当的相移。
为了促进时钟信号1602.2的相移，相移块1602.3-1602.4可以包括为了简明在图16中未示出的任何合适数量和/或类型的延迟元件。例如，相移块1602.3-1602.4可以包括可调整或可配置的延迟线组件，以确保对于具有特定频率的时钟信号1602.2可以生成8个相移中的每一个。可以例如根据任何合适数量和/或类型的延迟元件实现这些延迟线组件，以提供期望的时间延迟量和因此相移。例如，相移块1602.3-1602.4可以实现为实现受控延迟线、内插延迟线或二维延迟线的延迟锁相环(DLL)，如本文参照图4-图6和正交LO接收机方面所讨论的那样。
无论如何，各方面包括：相移块1602.3、1602.4对于输入时钟信号1602.2选择适当的相移值。在各方面中，相移块1602.3、1602.4可以实现为任何合适的电路、开关和/或其他硬件组件，以促进将时钟信号1602.2的期望的相移版本耦合到U FM-RFDAC 1610.1和V FM-RFDAC 1610.2中的每一个。例如，如图19所示，可以通过分离复用器块识别相移块1602.3、1602.4。在各个方面中，相移块1602.3、1602.4可以生成时钟信号1602.2的多个相移版本，并且实现复用器电路，以基于八分区映射信息从时钟信号1602.2的这些相移版本进行选择。为了提供说明性示例，数据线1603.1和1603.2可以携带指示表示时钟信号1602.2的哪个相移版本将耦合到相移块1602.3-1602.4中的每一个进行的输出的数字比特值(例如，00、10、10、11)的数据。
因此，如图19所示，U FM-RFDAC 1610.1和V FM-RFDAC 1610.2接收时钟信号1602.2的适当的基于八分区的相移版本(相移输入信号1605.1、1605.2)作为数字数据。与这些相移输入信号1605.1、1605.2关联的相位然后用作生成附加相移信号所依据的基准，并且在输出节点1611处得以组合，以作为倍频和耦合到谐振匹配网络1612的结果形成高频信号，如以下进一步讨论的那样。换言之，在该上下文中，在每个相应相位生成块1620.1、1620.2使用的特定相位处提供的“基准”信号是经由数据线1603.1、1603.2发送到相移块1602.3、1602.4的适当的数据信号的结果。
在各个方面中，可以通过不同方式实现U FM-RFDAC 1610.1和V FM-RFDAC1610.2，以确保经由对谐振匹配网络1612的耦合在输出节点1611处求和的时变信号U(t)+V(t)的倍频。例如，U FM-RFDAC 1610.1和V FM-RFDAC 1610.2可以通过与本文所描述的其他方面相似或相同的方式实现相位生成、选择和/或控制、以及幅度加权或控制。在各个方面中，可以使用本文参照正交LO信号的生成所讨论的M级受控延迟线实现与U FM-RFDAC1610.1和V FM-RFDAC 1610.2中的每一个关联的图16所示的相位生成块(即，相位生成电路)。
例如，可以根据每个延迟线的各个延迟锁定环(DLL)分别通过如图3、图4和图5所示的M级受控延迟线304、内插延迟线400和二维延迟线500实现分别与U FM-RFDAC 1610.1和V FM-RFDAC 1610.2中的每一个关联的相位生成块1620.1、1620.2。这样做，U FM-RFDAC1610.1和V FM-RFDAC 1610.2中的每一个可以从每个相应相移块1602.3、1602.4接收时钟信号1602.2的相移版本，其用作生成附加相移输入信号所依据的基准信号。
各方面包括：与U FM-RFDAC 1610.1和V FM-RFDAC1610.2关联的相位生成块1620.1、1620.2取决于期望的粒度和针对所生成的高频输出信号的控制以及进而期望的波束赋形控制的粒度生成任何合适数量的相移信号1615.1、1615.2。此外，各方面包括：U FM-RFDAC 1610.1和V FM-RFDAC 1610.2中的每一个实现与本文参照图13所示的FM-DAC 1300所描述的相似的幅度控制系统。具体地说，U FM-RFDAC 1610.1和V FM-RFDAC 1610.2中的每一个可以被配置为控制应用于每个相应相位生成块1620.1、1620.2内DLL所生成的相移信号集合中的每一个的幅度或加权，以使得在期望的频率和相位处生成输出节点1611处的组合信号(U(t)+V(t))。
为此，相位生成块1620.1、1620.2中的每一个可以生成确保倍频所需的相移信号集合。然后经由DFE 1606对这些相移信号进行加权，以使得期望的相移信号在输出节点1611处产生期望的高频信号。各方面包括：DFE 1606使用任何合适数量和/或类型的方法执行相移信号的幅度加权，以促进控制任何合适数量N的幅度控制元件1609.1-1609.N(即，幅度控制电路)的操作状态，如下文进一步讨论的那样。例如，如图16所示，DFE 1606可以包括耦合到总线1607.1和1607.2的一个或多个处理器(例如，基带处理器、数字信号处理器等)、数字驱动器电路等。
总线1607.1和1607.2可以携带数字码字形式的信号数据(例如，数字数据信号)，以使得控制每个控制元件1609的状态。具体地说，每个控制元件1609.1-1609.N的操作模式可以从开关模式或固定DC输出模式改变。在各个方面中，在图16所示的示例中，控制元件1609.1-1609.N实现为与非门，但可以实现任何合适类型的逻辑门或其他控制元件。在图16所示的与非门示例中，每个与非门的输入从适当的总线1607.1或1607.2耦合到数字控制线。DFE 1606可以然后根据数字码字将数字控制线驱动到期望的电压值，以将控制元件1609.1-1609.N置于开关模式或DC固定操作模式下。各方面包括：对于置于开关模式下的每个控制元件1609.1-1609.N，相应相移耦合信号经由电容耦合而相加。可以基于开关模式下进行操作的U FM-RFDAC 1610.1和V FM-RFDAC 1610.2针对固定DC模式下进行操作的U FM-RFDAC 1610.1和V FM-RFDAC 1610.2内的电容器值的比率，计算来自这些信号中的每一个的求和电压，如本文参照图12-图15所示的极坐标FM-RFDAC所讨论的那样。例如，可以实现具有与本文参照图11-图15所讨论的极坐标架构相似的电容器组实现方式的正交架构。此外，与本文所讨论的极坐标发射机方面的操作相似，本章节中所描述的正交发射机的各方面包括：当控制元件1609.1-1609.N在开关模式下正操作时，谐振匹配网络1612(例如，可调谐LC网络)与关联于U FM-RFDAC 1610.1和V FM-RFDAC 1610.2的电容器谐振。
结果，U FM-RFDAC 1610.1和V FM-RFDAC 1610.2中的每一个所生成的相移信号得以加权并且在输出节点1611处组合，以生成高频信号(例如，毫米波信号)。各方面包括：作为加权和组合的相移信号中的每一个的相加的结果，当耦合到谐振匹配网络1612时，相移信号创建倍频。以此方式，(例如，在毫米波频率处)生成较高频率输出信号。该较高频率输出信号进而经由例如外部功率放大器1614耦合到相控阵列天线元件，如图16所示，而其他谐波(包括输入基频)受衰减。
图20示出根据本公开的一方面的示例性设备的框图。在各个方面中，设备2000可以实现为被配置为根据任何合适数量和/或类型的通信协议发送和/或接收无线信号的任何合适类型的设备。例如，设备2000可以实现为用户设备(UE)(例如，移动电话、平板、膝上型计算机等)。为了提供附加示例，设备2000可以实现为接入点或基站。设备2000可以实现如本文所描述的一个或多个方面，以促进根据特定频率或频带(例如，毫米波频率)发送无线信号，例如，如以下进一步描述的那样。
在一方面中，设备2000可以包括处理电路2002、存储器2004和任何合适数量K的接收机链2012.1-2012.K，每个发送链耦合到一个或多个相应天线2014.1-2014.N。为了易于解释而提供图20所示的组件，并且各方面包括包含比图20所示的组件附加的、更少的或替代的组件的设备2000。例如，设备2000可以包括一个或多个电源、显示接口、外围设备、端口等。为了提供附加示例，设备2000可以还包括一个或多个接收机，或发送链2012.1-2012.K可以替代地实现为能够经由天线2014.1-2014.K接收并且发送无线信号的收发机。
在一方面中，可以通过本文参照用于相控天线阵列系统中使用以促进并且基于正交的发射机的波束赋形的倍频信号的生成进一步描述的功能识别设备2000的各个组件。例如，无线设备2000可以被配置为经由发送链2012.1-2012.K生成包括调制数据的倍频信号，其经由所耦合的天线2014.1-2014.K在毫米波或其他合适的频率处以无线方式得以发送。可以通过例如参照图16所示的发射机设计1600所讨论的各个发送链识别发送链2012.1-2012.K中的每一个。因此，可以通过与如图16所示的时钟生成块1602、U FM-RFDAC 1610.1、V FM-RFDAC 1610.2、DFE 1606等关联的功能识别发送链2012.1-2012.K中的每个相应发送链。在各个方面中，发送链2012.1-2012.K可以包括任何合适数量和类型的组件，以从作为倍频信号的约数或次谐波频率的输入信号生成调制倍频信号，如本文所讨论的那样。
为此，处理电路2002可以被配置作为任何合适数量和/或类型的计算机处理器，这可以促进如本文所讨论的设备2000的控制。在一些方面中，可以通过设备2000所实现的基带处理器(或其合适的部分)识别处理电路2002。在其他方面中，可以通过与基带处理器分离的设备2000所实现的一个或多个处理器(例如，一个或多个数字信号处理器)识别处理电路2002。无论如何，各方面包括：处理电路2002被配置为执行指令以执行算术、逻辑和/或输入/输出(I/O)操作，和/或控制设备2000的一个或多个组件的操作。例如，处理电路2002可以包括一个或多个微处理器、存储器寄存器、缓冲器、时钟等。此外，各方面包括：处理电路2002与存储器2004和/或发送链2012.1-2012.K进行通信，和/或控制与之关联的功能。这可以包括：例如，控制和/或仲裁设备2000的发送和/或接收功能；执行一个或多个基带处理功能(例如，介质接入控制(MAC)、编码/解码、调制/解调、数据符号映射、纠错等)。
在一方面中，存储器2004存储数据和/或指令，以使得当指令由处理电路2002执行时，处理电路2002执行本文所描述的各种功能。存储器2004可以实现为任何公知的易失性和/或非易失性存储器，包括例如只读存储器(ROM)、随机存取存储器(RAM)、闪存、磁存储介质、光盘、可擦除可编程只读存储器(EPROM)、可编程只读存储器(PROM)等。存储器2004可以是不可拆卸的、可拆卸的、或二者的组合。
例如，存储器2004可以实现为存储一个或多个可执行指令(例如，比如逻辑、算法、代码等)的非瞬时计算机可读介质。如下文进一步讨论的那样，可以赋能在功能上实现本文所公开的各方面的如图20所示的各个模块表示存储器2004中所存储的指令、逻辑、代码等。关于硬件和软件组件之间的功能关联，为了易于解释而提供图20所示的模块。因此，各方面包括：处理电路2002结合一个或多个硬件组件执行这些相应模块中所存储的指令，以执行与如本文进一步讨论的方面关联的各种功能。
在一方面中，相位控制模块2008中所存储的可执行指令可以结合处理电路2002促进不同的功能。这些功能可以包括例如对于用于与I/Q复数数据关联的特定数据点的矢量U(t)和V(t)的适当的八分区映射的识别，如本文参照图16-图19所讨论的那样。根据这些方面，相位控制模块2008中所存储的可执行指令可以结合处理电路2002促进经由相移块1602.3、1602.4选择时钟信号1602.2的适当相移。例如，可以凭借DFE 1606经由数据线1603.1、1603.2发送适当的信号促进该操作。在一方面中，例如，可以根据任何适当的所识别的八分区(例如，查找表)基于任何合适的计算选择适当的信号。
为了提供另一示例，相位控制模块2008中所存储的可执行指令可以促进与发送链2012.1-2012.K中的每一个所实现的每个U和V FM-RFDAC关联的每个相位生成块进行的相移信号的生成。例如，相位控制模块中所存储的指令可以促进相位生成块1620.1、1620.2进行的相位的生成，如图16所示。因此，相位控制模块2008赋能生成特定相移信号集合以确保倍频，由此对于每个发送链2012.1-2012.K产生具有期望的相位和频率的信号。
这样做，相位控制模块2008确保每个用于发送链2012.1-2012.K的相位生成块提供适当的相移信号，以对于发送链2012.1-2012.K中的每一个在相对于彼此的期望的相位处提供倍频。在一方面中，相位控制模块2008可以包括关于如何从约数(例如，次谐波)频率相位组合生成特定频率和相位的指令。例如，相位控制模块2008中所存储的可执行指令可以包括查找表和/或关于待执行的计算的指令，以确定当对于每个发送链2012.1-2012.K经由相应U和V FM-RFDAC组合并且倍频时将产生期望的高频信号的特定相位集合。
在一方面中，幅度控制模块2010中所存储的可执行指令可以结合处理电路2002促进提供与关联于发送链2012.1-2012.K中的每一个的每个U和V FM-RFDAC关联的相位生成块进行的相移信号的幅度加权，如本文参照图16所讨论的那样。例如，幅度控制模块2010中所存储的可执行指令可以提供与DFE 1606关联的功能，如图16所示。因此，对于特定相移信号集合，幅度控制模块2010赋能单独幅度控制元件1609.1-1609.N中的哪个置于开关模式下以及哪个置于固定DC操作模式下。再次，通过这样做，耦合到开关操作式控制元件与固定DC操作控制元件的电容器值的比率允许控制每个U和V FM-RFDAC集合内的电压相加等级，对于每个发送链2012.1-2012.K产生用于相移信号中的每一个的幅度加权的系数的期望等级。
在一方面中，幅度控制模块2010可以包括关于基于期望的最终结果(即，用于相移输出信号的期望的加权)应将哪些特定控制元件集合置于开关模式下或固定DC操作模式下的指令。例如，幅度控制模块2010中所存储的可执行指令可以包括查找表和/或关于待执行的计算的指令，以确定对于每个发送链2012.1-2012.K经由相应U和V FM-RFDAC将产生期望的倍频信号的特定控制元件状态组合集合。可以然后通过与例如应用于总线1607.1、1607.2的数字码字关联的数字数据信号实现这些控制元件状态组合。
这些指令因此允许相应发送链2012.1-2012.K中的每一个按需要对倍频信号进行幅度调制，这样根据相位控制模块2008所提供的相移促进高频波束赋形控制。并且因为每个发送链2012.1-2012.K可以通过此方式产生独立受控高频信号，所以每个发送链可以包括相对彼此的独立受控相移和幅度加权，其适合于高频(例如，毫米波频率)处的波束赋形应用。即，对于每个发送链2012.1-2012.K经由相应U和V FM-RFDAC所产生并且组合的相移信号的加权组合可以促进发送链2012.1-2012.K中的每一个所生成的(高频)输出信号参照彼此相移和/或相对于彼此具有不同的权重、幅度或量值。
章节IV-可重新配置的混合数字无线电接收机
本章节内描述的各方面通常涉及收发机，并且更具体地说，涉及实现动态可重新配置的数字混合波束赋形的接收机设计。
实现数字波束赋形的现代接收机设计允许同时和/或并发地扫描所有方向、快速波束获取和跟踪以及阻挡物零陷。然而，这些架构典型地需要复制数字前端(DFE)、模数转换器(ADC)、基带滤波器和混频器/本地振荡器(LO)以用于波束赋形阵列中的每个天线。结果，与这些前述组件关联的大功率开销以及促进数字波束赋形所需的处理能力超出数字波束赋形解决方案所实现的优点。附加地，对于许多使用情况，用户设备(UE)硬件可能仅需要单个波束，这抵消上述数字波束赋形的一些优点。
如本文所讨论的那样，收发机设计可以实现相控阵列或天线阵列电路布置以促进波束赋形以适配于信道条件。再次，当前设计已经针对根据这些系统的数字或模拟波束赋形，并且具有与特殊高频信号处理(例如，电缆化)和对于附加组件的增益补偿以避免性能降级有关的若干缺点。
如上所述，传统数字波束赋形解决方案复制DFE、ADC、基带滤波器和混频器/LO以用于每个天线。这样做，数字波束赋形解决方案遭受非常高的功耗。另一方面，已经提出没有上述额外块(即，用于每个天线的DFE、ADC、基带滤波器和混频器/LO)的功率开销的模拟波束赋形解决方案。然而，模拟波束赋形具有缺点在于，一次仅可以扫描一个方向，归因于相移器实现方式而招致损耗，并且需要大面积以容纳大数量的无源组件。
混合数字波束赋形解决方案将若干(但非全部)接收链组合在一起以用于每个ADC。结果，混合数字波束赋形损失在所有方向上进行扫描的一些优点。此外，这些解决方案在每个链上需要相移器，招致与模拟波束赋形解决方案相同的损耗罚。
因此，为了解决传统数字、模拟和混合数字波束赋形解决方案中存在的问题，本公开的该章节中所公开的各方面针对利用可以动态地可重新配置的混合数字波束赋形的接收机实现方式。在本章节通篇所描述的各方面中，动态波束赋形的使用允许接收机在不同类型的波束赋形模式或状态(例如，完全模拟、完全数字或模拟与数字二者的混合组合)之间进行切换。在本文所描述的各方面中，可以同时和/或并发地执行数字和模拟波束赋形模式，如下文进一步讨论的那样。本文所描述的动态重新配置方面允许接收机响应于各种信道条件在运行中的任何这些操作模式之间进行切换，以满足功率需求等。如下文进一步讨论的那样，作为这种动态重新配置的部分，各方面包括：混合数字波束赋形利用数字波束赋形的特征同时对于其他操作重新配置为操作在较低功耗状态下。
例如，在本文关于图1-图10所讨论的各方面中，公开用于在每接收机链的基础上生成正交LO的技术。本章节中所描述的各方面进一步借助这些技术，以使得以相对于LO分布不招致附加开销(例如，电路组件、面积和功耗)的方式实现LO相移。具体地说，本文所描述的各方面利用每链正交LO的使用，以提供基带切换和重新配置方案，其赋能动态波束赋形重新配置以支持在任何特定时间所设置的收发机片内的数字波束赋形、模拟波束赋形或二者的组合。此外，每链LO正交生成的使用允许在没有开销的情况下启用或禁用相移。附加地，本章节中所描述的各方面还实现基带中的切换，以促进具体取决于当时的特定系统要求对单个ADC的混频器输出的求和，或者使每个接收机链具有有源ADC。
本文所公开的数字混合方面允许进行快速波束获取和跟踪以及零陷干扰，这对于5G/mm波频带中的操作可能是特别有利的。此外，为了赋能移动设备中的5G无线通信，具有非常低的功耗是首要的。本章节中关于数字混合波束赋形解决方案所描述的各方面有利地允许在消耗很少功率的同时实现快速波束捕获、跟踪和零陷干扰二者。
图21示出根据本公开的一方面的示例混合接收机设计的框图。如本文进一步讨论的那样，各方面包括：接收机设计2100实现为具有为了简明和易于解释而省略的若干组件的整体接收机或收发机的部分。在一方面中，接收机设计2100包括共享或公共DFE 2102，其耦合到任何合适数量N的数字收发机“片”或“部分”2104.1-2104.N。为了简明，图21所示的接收机设计2100示出共享DFE 2102仅耦合到数字收发机片2104之一。然而，各方面包括：共享DFE 2102经由任何合适数量和/或类型的有线或无线链路耦合到数字收发机片2104.1-2104.N中的每一个，有线或无线链路可以包括被配置为将数字基带数据流携带去往以及来自数字收发机片2104.1-2104.N的有线总线。
无论如何，DFE 2102可以包括被配置为执行已知与数字前端关联的功能的任何合适数量和/或类型的组件。例如，DFE 2102可以实现为处理电路、处理电路的部分、具有专用数字前端功能的板载芯片的一个或多个部分(例如，数字信号处理器)等。例如，DFE 2102可以将数字基带数据提供给数字收发机片2104.1-2104.N中的每一个，以用于经由分别耦合的天线的传输，如下文进一步讨论的那样。
为了提供另一示例，DFE 2102可以促进从数字收发机片2104.1-2104.N中的每一个接收数字基带数据，其可以受处理以恢复无线数据传输中所包括的数据。为此，可以通过适合于执行可重新配置计算的抽选器(decimator)和组件(例如，虚拟可重新配置电路(VRC))以及被配置为执行接收损伤校正(例如，DC偏移校正、IQ失衡校正和ADC偏斜)的处理电路实现DFE 2102。为了提供附加示例，DFE 2102可以进一步促进相邻信道拒绝(ACR)滤波、接收机数字增益控制(DGC)、下采样等。
为了提供又附加示例，DFE 2102可以促进经由数字收发机片2104.1-2104.N中的每一个的数字基带数据的传输。为此，可以通过内插器和耦合到每个数字收发机片2104.1-2104.N的VRC实现DFE 2102。此外，DFE 2102可以包括与数据传输关联的其他组件(例如，比如发射机损伤校正(例如，LO校正、IQ失衡、数字预失真(DPD)计算、校正因数(CF)计算和预加重(pre.emp)计算))。为了提供附加示例，DFE 2102可以促进发射机DGC、上采样、过零检测算法、相位调制等。
附加地，各方面包括：通过适合于执行波束管理、数字阻挡物消除、接收信号强度指示符(RSSI)测量、DPD和校准加速器、测试信号生成等的组件实现DFE 2102。
无论如何，各方面包括：DFE 2102基于接收机设计2100的操作模式选择性地执行特定功能。具体地说，并且如下文进一步所讨论的那样，DFE 2102可以结合数字收发机片2104.1-2104.N动态地工作，以基于数字收发机片2104.1-2104.N的操作模式在任何特定时间促进数字或模拟波束赋形。
在一方面中，接收机设计2100可以包括数字锁相环电路(DPLL)2150，其可以在功能上与如本文分别参照图2、图12和图16所讨论的PLL 202、DPLL 1202和DPLL 1602.1相同或另外通过其得以识别。此外，各方面包括：DPLL 2150生成时钟信号2151，其分布到倍频器/移位器电路2106和相位生成电路2108。因此，各方面包括：取决于FM-RFDAC 2112的特定实现方式，通过例如如图13所示的相位选择块1306或如图16所示的相位生成块1620.1、1620.2识别相位生成电路2108。换言之，各方面包括：通过例如如图12所示的FM-RFDAC1210或如图16所示的U和V RF-RFDAC 1610识别的FM-RFDAC 2110。在其他方面中，FM-RFDAC2112可以实现为任何已知的RFDAC设计。无论如何，相位生成电路2108可以包括为了简明而在图21中未示出的附加组件(例如，如图12所示的DTC 1204和块1208、如图16所示的相移块1602.3和1602.4等)。
再次，接收机设计2100包括任何合适数量N的收发机片2104。在一方面中，收发机片2104中的每一个具有分离的发送和接收路径。为了简明和易于解释的目的，每个收发机片2104在本章节中遍及附图示出为耦合到单个相应天线。然而，在各个方面中，每个收发机片2104可以通过任何合适的配置耦合到任何合适数量的天线、低噪声放大器等，以促进根据相控阵列天线架构发送并且接收数据。
继续参照图21，收发机片2104.N可以表示收发机片2104.1-2104.N中的每一个，并且实现包括耦合到FM-RFDAC 2112的TX片DFE 2110的发送路径。FM-RFDAC2112进而经由开关组件2114耦合到天线N，开关组件2114可以表示用于促进TX和RX模式切换的任何合适类型的组件。在一方面中，每个收发机片2104的发送路径可以包括TX片DFE 2110，其运作为在每发送链的基础上提供附加DFE功能(即，对于每个收发机片2104可以实现分离的TX DFE2110)。附加DFE功能包括例如内插、数字预失真、I/Q补偿和增益控制等。
此外，各方面包括：每个收发机片2104还包括关于收发机片2104.N更详细地示出并且在以下进一步讨论的耦合到开关组件2114的接收路径。例如，接收路径可包含一个或多个放大器2116、倍频器/移位器电路2106、一个多个混频器2118，I/Q ADC和基带滤波器电路2120以及RX片DFE 2122。再次，各方面包括：每个收发机片2104实现均具有与如图21所示的收发机片2104.N所表示的组件相似的组件的分离接收路径。因此，各方面还包括：与接收路径关联的组件中的每一个在每接收链的基础上独立地受控(即，每个收发机片2104可以具有带有与彼此分离地受控的组件的接收路径)。
为了促进本文中所描述的各方面，倍频器电路2106可以运作为在每个收发机片2104的接收路径内提供正交LO信号。在一方面中，倍频器/移位器电路2106可以通过如图2所示的LO生成单元204得以识别，或另外实质上运作为如图2所示的LO生成单元204。例如，如图2所示，LOG单元204.1-204.K与每个相应接收机链RX-1-RX-K关联。在一方面中，可以通过每个分离LOG单元204.1-204.K识别与每个收发机片2104.1-2104.N关联的倍频器/移位器电路2106。
换言之，每个收发机片2104可以被配置为：通过借助DPLL2150所生成的LO时钟信号2151使用倍频器/移位器电路2106分离地生成相应正交LO信号集合，其可以具有设置为输出正交LO信号的期望次谐波的频率，如本文参照接收机设计200所讨论的那样。因此，倍频器/移位器电路2106可以包括为了简明而在图21中并未再现的附加组件，以确保以此方式生成正交LO信号。例如，倍频器/移位器电路2106可以包括相位控制电路(例如，相位控制块208)、幅度控制电路(例如，幅度控制块210)、延迟锁相环(例如，DLL 206.1)、相位配置电路(例如，相位配置电路206.2)、幅度配置电路(例如，幅度配置电路206.3)、一个或多个谐振负载(例如，谐振负载206.4)等。
如以下进一步讨论的那样，取决于每个数字收发机片2104当前正操作的波束赋形的特定模式(即，数字或模拟)，关于提供给混频器2118的正交LO信号，倍频器/移位器电路2106可以动态地促进倍频、相移或二者。无论如何，各方面包括：混频器2118利用适当的正交LO信号集合以对放大器2116所提供的接收信号进行下采样以提供基带I/Q信号，并且将这些基带I/Q信号传递到I/Q ADC和基带滤波器电路2120。I/Q ADC和基带滤波器电路2120可以将基带中已经滤波的数字信号进一步传递到每个数字收发机片2104的接收路径中所包括的RX片DFE 2122。RX片DFE 2122可以运作为例如在每接收链的基础上提供DFE功能(例如，抽选滤波、I/Q补偿和DC偏移消除等)。
例如，并且如以下参照数字波束赋形进一步讨论的那样，与每个相应收发机片2104关联的I/Q ADC和基带滤波器电路2120可以从相应混频器2118(即，与同一收发机片2104关联的混频器)中的每一个的输出接收下采样的数据。为了提供另一示例，并且如以下参照模拟波束赋形进一步讨论的那样，与收发机片2104.1-2104.N之一关联的I/Q ADC和基带滤波器电路2120可以从相应混频器2118(即，与其他收发机片2104关联的混频器)中的每一个接收下采样的数据之和。以此方式，通过控制每个数字收发机片2104处的正交LO生成，每个数字收发机片2104可以分离地且动态地重新被配置为数字或模拟波束赋形模式或(例如，同时和/或并发地)数字和模拟波束赋形模式二者的混合，如以下进一步讨论的那样。
图22示出根据本公开的一方面的示例性混合接收路径实现方式的框图。如图22所示的混合接收机设计2200提供关于用于如图21所示的数字收发机片2104.1-2104.N中的每一个的接收机路径的附加细节。为了简明，在图22中已经省略与发送路径关联的组件，并且假设开关组件2114处于与在接收模式下进行操作的数字收发机片2104中的每一个关联的状态下。此外，在图22中未重新标记与图21中的组件共同的图22所示的组件，并且在适用的情况下，重复使用来自图21的标号。
在一方面中，与每个相应数字收发机片2104关联的每个倍频器/移位器电路2106可以接收为了简明而在图21中未示出的数字数据控制信号。这些数字数据控制信号可以例如表示待由每个倍频器/移位器电路2106应用于DPLL 2150所生成的时钟信号2151的期望的相移。例如，取决于倍频器/移位器电路的特定实现方式，数字数据控制信号可以是本文参照相位控制块208和/或幅度控制块210所讨论的数字数据控制信号。
再次，可以通过如图2所示的LO生成单元206识别倍频器/移位器电路。并且因此，数字数据控制信号可以携带适当的数据信号(例如，相位控制、幅度控制)，以使得实现期望的LO信号的生成，如先前章节中参照例如本文参照图7和图8所讨论的LOG单元700或800所讨论的那样。相应地，当利用相移时，相移控制线可以确保正交LO信号具有与经由数字收发机片2104.1-2104.N中的每一个接收的信号的下变频关联的适当的频率和相位。
如图22所示，各方面包括：数字收发机片2104.1-2104.3中的每一个实现相应开关组件2202.1-2202.3。在各个方面中，开关组件2202.1-2202.3可以实现为被配置为控制数字收发机片2104中的每一个之间的耦合的状态的任何合适类型和/或数量的组件，如图22所示。虽然为了简明而在图22中未示出，但开关组件2202.1-2202.3中的每一个可以耦合到可以实现为一个或多个有线和/或无线链路的控制线。例如，如本文进一步讨论的那样，可以与接收机设计2200的一个或多个处理器组件关联的图22中未示出的处理电路可以单独地控制相应开关组件2202.1-2202.3中的每一个的切换状态。
在一方面中，数字收发机片2104.1-2104.N中的每一个还包括可以使用任何合适类型的电路、寄存器等实现的相应求和块2204.1-2204.N，以促进每个求和块2204耦合到的信号的求和和/或组合。因此，当开关组件2202.1-2202.3中的每一个处于闭合状态下时，来自数字收发机片2104.1-2104.3中的每一个的混频器输出经由求和模块2204.1-2204.N得以组合，并且馈送到数字收发机片2104.N的I/Q ADC和基带滤波器电路2120中，如参照图23所示出并且进一步讨论的那样。然而，当开关组件2202.1-2202.3中的每一个处于打开状态下时，来自数字收发机片2104.1-2104.3中的每一个的混频器输出被分离，并且馈送到每个相应数字收发机片2104.1-2104.N的I/Q ADC和基带滤波器电路2120中，如参照图24所示出并且进一步讨论的那样。
在一方面中，与每个相应数字收发机片2104.1-2104.N关联的I/Q ADC和基带滤波器电路2120可以耦合到分离使能控制线(例如，enable_1、enable_2、enable_3和enable_4)。这些控制线可以被配置为携带数据信号，以分离地控制与关联于每个相应收发机片2104的I/Q ADC和基带滤波器电路2120关联的一个或多个组件的状态。这样做，与每个I/QADC和基带滤波器电路2120关联的一个或多个组件可以设置为活动的(即，使能)或非活动的(即，禁用)。例如，如本文进一步讨论的那样，与接收机设计2200的一个或多个处理器组件关联的图22中未示出的处理电路可以单独地控制这些使能控制线中的每一个的状态。例如，这些控制线可以声明为不同的数字逻辑值，以触发上述使能或禁用状态。在一个方面中，可以基于特定波束赋形操作模式结合开关组件2202.1-2202.3控制I/Q ADC和基带滤波器电路2120的状态，如以下参照图23和图24进一步讨论的那样。
图23示出根据本公开的一方面的完全模拟波束赋形模式下操作的示例性混合接收机的框图。图23所示的接收机设计2300与图22所示的接收机设计2200是相同的，并且因此，为了清楚而在图23中尚未对共同组件进行重新编号。然而，接收机设计2300指示如图22所示的开关组件2202.1-2202.3中的每一个处于闭合状态下，经由求和块2204.1-2204.N将每个数字收发机片2104.1-2104.N的混频器输出连接到彼此。
换言之，当如图22所示的开关组件2202.1-2202.3中的每一个处于闭合状态下时，来自数字收发机片2104.1-2104.3中的每一个的混频器输出经由求和模块2204.1-2204.3.N得以组合，并且馈送到数字收发机片2104.N的I/Q ADC和基带滤波器电路2120中。因此，可以通过“完全”模拟波束赋形模式识别图23的配置。在一方面中，接收机设计2300的完全模拟波束赋形配置可以经由与每个数字收发机片2104.1-2104.N关联的倍频器/移位器电路2106促进正交LO相移。在该配置中，在RF路径内不执行LO相移，有利地防止附加损耗。
继续参照图23，当被配置作为完全模拟波束赋形模式接收机时，还禁用与已经闭合开关组件2202的那些数字接收机片2104关联的I/Q ADC和基带滤波器电路2120。例如，如图23所示，使能控制线enable_1、enable_2和enable_3切换到逻辑状态或另外命令禁用用于数字收发机片2104.1-2104.3中的每一个的相应I/Q ADC和基带滤波器电路2120(和它们的相应RF片DFE)。相反，enable_4控制线切换到逻辑状态或者另外命令启用与数字收发机片2104.N关联的I/Q ADC和基带滤波器电路2120。结果，对于完全模拟波束赋形模式，仅启用一个ADC，同时闭合开关组件2204以将每个基带混频器输出连接在一起。
各方面包括：用于数字收发机片2104.1-2104.N中的每一个的I/Q ADC和基带滤波器电路2120中的每一个分配到波束赋形图案内的单个波束。换言之，虽然数字收发机片2104.1-2104.3中的每一个接收与相同波束关联的数据，但当仅利用单个波束时，接收数据可以组合到数字收发机片2104.N中，因此允许接收机在模拟波束赋形模式下进行操作。因为典型地每波束实现一个ADC，所以这样有利地赋能低功率模式，这例如当通信需要一个波束时可能是特别有用的。如以下参照图24进一步讨论的那样，可以结合使能控制线控制开关，以动态地重新配置接收机路径以提供部分或完全数字波束赋形。
图24示出根据本公开的一方面的完全数字波赋形模式下操作的示例性混合接收机的框图。图24所示的接收机设计2400与图22所示的接收机设计2200是相同的，并且因此，为了清楚而在图24中尚未对共同组件进行重新编号。然而，接收机设计2400指示如图22所示的开关组件2202.1-2202.3中的每一个处于打开状态下，由此将每个数字收发机片2104.1-2104.N的混频器输出与彼此分离。
在图24所示的配置中，来自每个相应数字收发机片2104.1-2104.N的混频器输出耦合到每个相应I/Q ADC和基带滤波器电路2120，并且随后耦合到每个RX片DFE 2122。因此，可以通过可以在每个方面中作为每个接收机链连接到ADC和RX DFE片的结果而在数字域内得以促进的“完全”数字波束赋形模式识别图24所示的配置。参照图21，共享DFE 2102可以随后于经由与每个相应数字收发机片2104.1-2104.N关联的每个分离RX DFE 2122处理而接收数字数据流。具体地说，可以通过将数字相位旋转添加到每个接收到的数字数据流使用共享DFE 2102生成波束。
因此，各方面包括：如图24所示的完全数字波束赋形配置(经由与每个数字收发机片2104.1-2104.N关联的倍频器/移位器电路2106)提供在相位方面相等的正交LO信号。换言之，对于完全数字波束赋形配置，在共享DFE 2102中管理数字波束赋形，并且数字收发机片2104.1-2104.N不需要相对于彼此提供经由每个数字收发机片2104接收的信号的相移。作为该配置的结果，与每个数字收发机片2104.1-2104.N关联的倍频器/移位器电路2106可以在每个数字收发机片2104处提供具有所生成的正交LO的倍频功能，但不提供相移。在一方面中，共享DFE 2102可以从数字收发机片2104.1-2104.N中的每一个接收数字数据流，并且根据任何已知技术执行数字波束赋形。
因为I/Q ADC和基带滤波器电路在完全数字波束赋形配置中对于每个数字收发机片2104是活动的，所以该模式与最高功耗模式关联。然而，完全数字波束赋形模式可以通过同时扫描所有方向促进有利特征(例如，快速波束获取和跟踪)。此外，例如，完全数字波束赋形可以促进其他期望的特征(例如，零陷)。具体地说，对于被配置为执行数字波束赋形的数字收发机片2104(即使并非所有数字收发机片2104.1-2104.N以此方式得以实现并且其他数字收发机片组合为模拟波束赋形模式)，可以经由空间信道赋能同时通信，因为波束可以提供若干不同的方向上的和/或与不同设备(例如，不同基站)的同时通信。此外，同时使用多个波束可以有利地允许空间滤波，因为已知与阻挡物信号或其他干扰源关联的方向可以快速地得以识别，并且然后得以主动避免，同时在其他方向上使用波束保持通信。
为了提供该章节中所描述的各方面的动态可重新配置性所提供的优点的说明性示例，可以在使用单个波束以用于与基站的通信的UE(例如，移动设备)中实现混合数字接收机设计2200。在初始化时(例如，在设备通电时，在连接已经丢失并且需要重新建立连接之后，等)，混合数字接收机设计2200可以过渡到如图24所示的完全数字波束赋形模式。在完全数字波束赋形模式期间，可以遍及与球体或其合适的部分对应的整个空间范围同时获取四个空间波束。在识别这四个波束中的哪个是优选的(例如，最强RSSI、最低信噪比、最高服务质量等)以及该波束的方向时，混合数字接收机设计2200可以于是过渡到如图23所示的完全模拟波束赋形模式。在完全模拟波束赋形模式期间，可以使用与每个数字收发机片2104.1-2104.N关联的倍频器/移位器电路2106所提供的正交LO相移再现完全数字波束赋形模式下所识别的波束方向。以此方式，本章节中所描述的动态和可重新配置的混合数字接收机方面在不同时间在功率与性能之间达成平衡，允许基于当前操作条件当最期望如此做时优化每个方面。
虽然如本文所描述的那样，混合数字接收机可以在完全模拟和完全数字方面之间动态地切换，但各方面不限于仅这些完全数字和完全模拟方面。在其他方面中，混合数字接收机可以赋能在之间的其他模式。例如，数字收发机片2104.1、2104.2可以在数字波束赋形模式下进行操作，而数字收发机片2104.3、2104.N可以在模拟波束赋形模式下进行操作。换言之，如果一些数字波束赋形特征是理想的但不值得全部功率罚，则各方面包括：赋能ADC(即，对于每个接收机链)的一半(或它们的其他合适部分)，并且在另一半(或其他部分)上使用LO相移。例如，如果需要多于一个的波束(例如，在上述示例中，两个)，则这些配置可以是特别有用的，其中，每个波束利用分离的相位路径集合。
此外，各方面包括：ADC的数量以及连接到它们的接收链经由开关组件2201的控制得以动态地分配。为了提供另一说明性示例，场景可以包括使用两个分离的波束，其中，一个波束是强的(例如，高RSSI值)，而另一个是远更弱的(例如，较低RSSI值)。在此情况下，可以通过闭合开关组件2201.1-2202.3将更高数量的数字收发机片2104.1-2104.N分配给具有较弱信号的波束，允许来自更大数量的天线元件的信号在一起求和，以补偿较低的信号强度。
该章节通篇所示出并且描述的混合数字接收机的架构不限于图中所示的示例。例如，各方面包括：利用允许模拟与数字波束赋形模式之间的动态重新配置的配置中的任何合适数量的数字收发机片2104。例如，混合数字接收机设计2200可以被修改为包括更少的或附加的数字收发机片2104(例如，2、4、8、16、32、64、128等)。为了提供另一示例，可以在单个接收机设计内实现任何合适数量的数字收发机片2104的不同集合。为了提供说明性示例，混合数字接收机设计2200可以包括如图22-图24所示的一个数字收发机片2104.1-2104.N集合以及分离地受控并且可以与共享DFE 2102或分离DFE进行接口的数字收发机片2104.1-2104.M(未示出)的分离集合。在此情况下，数字收发机片集合的数量N和M可以是彼此相同或不同的。
在又附加方面中，数字收发机片2104.1-2104.N中的每一个可以在I/Q ADC和基带滤波器电路2120内包括多于一个的ADC。根据这些方面，例如，这些附加ADC可以例如经由逐次逼近(SCR)ADC的实现方式被配置在例如较低分辨率模式下。这些实现方式可能是特别有利的，例如，以允许在数字收发机片2104.1-2104.N当中赋能更少的交错式ADC，进一步减少功率需求。
图25示出根据本公开的一方面的示例性设备的框图。在各个方面中，设备2500可以实现为被配置为根据任何合适数量和/或类型的通信协议发送和/或接收无线信号的任何合适类型的设备。例如，设备2500可以实现为用户设备(UE)(例如，移动电话、平板、膝上型计算机等)。为了提供附加示例，设备2500可以实现为接入点或基站。设备2500可以实现如本文所描述的一个或多个方面，以促进根据特定频率或频带(例如，毫米波频率)发送无线信号，例如，如本文进一步所描述的那样。
在一方面中，设备2500可以包括处理电路2502、存储器2504和任何合适数量N的收发机片或链2512.1-2512.N，每个收发机片或链耦合到一个或多个相应天线2514.1-2514.N。为了易于解释而提供图25所示的组件，并且各方面包括包含比图25所示的组件附加的、更少的或替代的组件的设备2500。例如，设备2500可以包括一个或多个电源、显示接口、外围设备、端口等。
在一方面中，可以通过本文参照数字和模拟波束赋形系统的动态重新配置进一步描述的功能识别设备2500的各个组件。可以通过例如参照图22所示的接收机设计2200所讨论的收发机片2104.1-2104.N中的相应收发机片识别收发机片2512.1-2512.N中的每一个。
各方面包括：处理电路2502被配置作为任何合适数量和/或类型的计算机处理器，这可以促进如本文所讨论的设备2500的控制。在一些方面中，可以通过设备2500所实现的基带处理器(或其合适的部分)识别处理电路2502。在其他方面中，可以用通过与基带处理器(例如，一个或多个数字信号处理器、与DFE关联的一个或多个处理器等)分离的设备2500所实现的一个或多个处理器识别处理电路2502。在还其他方面中，设备2500的功能可以与本文参照设备1000所讨论的功能组合。附加地或替代地，各方面包括：本文参照设备2500所讨论的各种功能由与设备1000关联的一个或多个组件执行。
无论如何，各方面包括：处理电路2502被配置为执行指令以执行算术、逻辑和/或输入/输出(I/O)操作，和/或控制设备2500的一个或多个组件的操作。例如，处理电路2502可以包括一个或多个微处理器、存储器寄存器、缓冲器、时钟等。此外，各方面包括：处理器电路2502与存储器2504和/或收发机链2512.1-2512.N进行通信，和/或控制与之关联的功能。这可以包括：例如，控制和/或仲裁设备2500的发送和/或接收功能，促进模拟和/或数字波束赋形，控制设备2500的配置以在完全数字波束赋形模式、完全模拟波束赋形模式或数字和模拟波束赋形模式二者的组合下进行操作，执行一个或多个基带处理功能(例如，介质接入控制(MAC)、编码/解码、调制/解调、数据符号映射、纠错等)。
在一方面中，存储器2504存储数据和/或指令，以使得当指令由处理电路2502执行时，处理电路2502执行本文所描述的各种功能。存储器2504可以实现为任何公知的易失性和/或非易失性存储器，包括例如只读存储器(ROM)、随机存取存储器(RAM)、闪存、磁存储介质、光盘、可擦除可编程只读存储器(EPROM)、可编程只读存储器(PROM)等。存储器2504可以是不可拆卸的、可拆卸的、或二者的组合。
例如，存储器2504可以实现为存储一个或多个可执行指令(例如，比如逻辑、算法、代码等)的非瞬时计算机可读介质。如下文进一步讨论的，可以赋能在功能上实现本文所公开的各方面的如图25所示的各个模块表示存储器2504中所存储的指令、逻辑、代码等。关于硬件和软件组件之间的功能关联，为了易于解释而提供图25所示的模块。因此，各方面包括：处理电路2502结合一个或多个硬件组件执行这些相应模块中所存储的指令，以执行与如本文进一步讨论的方面关联的各种功能。再次，图25所示的模块为了易于解释而针对本公开的该章节中所描述的各方面。当然，参照图25所示的模块所解释的功能也可以由图10所示的模块或图10所示模块和图25所示的模块二者的组合执行。
在一方面中，ADC使能控制模块2508中所存储的可执行指令可以结合处理电路2502促进设备2500基于设备2500的波束赋形操作模式启用并且禁用特定I/Q ADC和基带滤波器电路2120。例如，可以凭借处理电路经由使能控制线发送适当的信号促进该操作，如本文参照图22所示出并且所讨论的那样。在一方面中，例如，可以根据适当的所识别的波束赋形模式基于任何适当的计算(例如，查找表)选择适当的信号和/或逻辑状态。
在一方面中，开关控制模块2510中所存储的可执行指令可以结合处理电路2502促进设备2500基于设备2500的波束赋形操作模式控制开关组件2202的状态。例如，可以凭借处理电路经由耦合到这些开关组件的控制线发送适当的信号促进该操作，如本文参照图22所示出并且讨论的那样。在一方面中，例如，可以根据适当的所识别的波束赋形模式基于任何适当的计算(例如，查找表)选择适当的信号和/或逻辑状态。
章节V-数字发射机中的灵活数字预失真(DPD)实现方式
本章节内描述的各方面通常涉及收发机，并且更具体地说，涉及使用灵活数字预失真(DPD)实现方式的收发机设计。
利用模拟相控阵列的发射机设计是相对复杂的，因为典型地实现许多发射机链，其中，每个发射机链具有如果待对于所有链使用相同RF信号则需要匹配的不同损伤。此外，对于实现完全数字波束赋形系统的发射机，与DPD性能关联的面积和功率因阵列中的天线的数量而倍增。结果，具有相控阵列架构的发射机中的传统DPD实现方式是非常复杂的，需要显著处理能力，并且消耗大量功率以用于操作。
如本文所讨论的那样，收发机设计可以实现相控阵列以促进波束赋形以适配于信道条件。根据这些系统，当前设计已经针对数字或模拟波束赋形。然而，如上所述，传统数字波束赋形解决方案是功率和处理器密集型的，并且因此模拟波束赋形有时实现为替选。模拟波束赋形发射机可以表示优于数字解决方案的功率和处理方面的减少，但对于发送链中的每一个使用相同的RF信号，并且每个链就线性度而言可能不是相同的。因此，如上所述，数字预失真传统地引入基带信号中以补偿这些非理想性和/或失衡，但需要均匀地应用于相控阵列中的所有发送链，因为信号发源于单个源。因此，相控阵列中所实现的发送链之间的任何失配将不利地影响预失真性能，导致较低的误差矢量幅度(EVM)或效率。
在对匹配发送链中的每一个之间的线性分布的尝试中，已经借助增益修整以对发送链之间的输入1-dB压缩点(IP1dB)进行归一化。如果不完成任何修整，则发送链将不匹配，并且DPD可能实际上损害性能。通过修整，某种改进是可能的，但每个发送链相对于彼此之间的输出功率仍然可能不匹配，创建波束偏斜。之间，即使进行修整，发送链也将并非完美地匹配彼此，尤其是当外部功率放大器(PA)引入系统中时，这在发送链之间引入可能难以预测并且补偿的进一步的失配。因此，无论是否实现增益修整，传统模拟波束赋形系统都受到性能问题困扰。
因此，为了解决传统波束赋形解决方案中存在的问题，本公开的这该章节中所公开的各方面针对利用分布式且可重新配置的DPD的收发机实现方式，其节省功率并且提供其他益处。为此，如该章节内所介绍的各个方面中进一步讨论的那样，当可能时，共享数字资源，而当识别发送链之间的不良匹配(例如，经由单独发送链反馈所识别的失配大于所建立的阈值)时，赋能链特定硬件。此外，当DPD并非必须或完全需要满足预定要求时，本章节通篇所描述的各个方面可以禁用发送链特定硬件。例如，可以使用划分为对于发送链中的每一个共用的共享DPD和对于每个发送链特定的分布式DPD的DPD实现各方面。如本章节中进一步讨论的那样，因为功耗与抽头的数量成正比，所以各方面可以包括：DPD具有可以按需要动态地调整以优化功率和性能的可重新配置的抽头的数量。
例如，本章节中通篇描述的各方面始终允许最佳功耗，允许当需要时的高性能，而当不需要性能时不付出功率。例如，这样促进以有效的方式支持较高等级的发送输出功率，同时还以较低的发送输出功率提供高效率。例如，这对于功率受限的应用(例如，实现毫米波频率的收发机)可以是特别有利的。
在本文关于先前章节和图21-图25所讨论的各方面中，公开用于利用数字收发机片以赋能完全数字波束赋形、完全模拟波束赋形或混合波束赋形的技术，其中，一些收发机片被配置为执行每种类型。本章节中所描述的各方面进一步借助该收发机片配置的使用，其中，每个发送链和接收链与相控阵列系统内的分离天线或天线群组关联。具体地说，本文所描述的方面利用结合共享DFE架构的每链数字前端(DFE)的使用，并且进一步利用每个接收机链以收集关于该特定接收机链配对的每个相应发送链的性能和线性的反馈。此外，每链DFE的使用允许基于检测到的来自每个收发机片的发送链反馈而定制DPD，并且允许在每发送链的基础上执行DPD，以使得共享DFE和/或片DFE可以基于发送链之间的失配的等级以及其他因素执行DPD功能。
因此，该章节中所描述的各方面可以利用关于图21-图25在先前章节中所讨论的相同数字收发机架构，其中，如以下参照图26-图29进一步指出附加修改。此外，也可以结合参照图26-图29所示出并且描述的方面实现本文关于图21-图25参照先前章节中所讨论的接收链所描述的任何方面(以及本文所描述的任何其他合适的方面)。然而，与针对接收路径的参照图21-图25所描述的各方面相反，以下描述的各方面进一步关注于关于用于在每收发机片的基础上实现DPD的发送路径的细节。
图26示出根据本公开的一方面的示例性收发机设计的框图。如图26所示的收发机设计2600以如图21所示的收发机设计2100相似的方式操作并且与之共享若干组件。因此，本文仅示出并且进一步描述这些方面之间的差异，其表示来自先前参照图21-图25所讨论的架构(例如，硬件、电路、固件、软件等)的附加修改。此外，为了简明，关于图21-图25所使用相同的附图标记在适当的情况下在图26-29中重复，其指示组件运作为并且另外实质上相似或相同于参照图21-25的先前所描述的组件。
例如，如图26所示，各方面包括：收发机设计2600实现共享DFE 2602，其以与例如在图21中所描述并且示出的共享DFE 2102相似的方式进行操作。然而，如本文进一步讨论的那样，共享DFE 2602可以提供关于处理和执行DPD的附加或替选功能。为此，共享DFE2602耦合到任何合适数量N的数字收发机片2604.1-2604.N。这些数字收发机片2604-1.604.N可以类似地以与例如图21中所描述并且示出的数字收发机片2104.1-2104.N相似的方式进行操作。此外，并且如本文进一步讨论的那样，数字收发机片2604.1-2604.N可以提供关于处理和执行DPD的附加或替选功能。在各个方面中，可以经由与相应数字收发机片2604关联的DFE 2610、2622促进该附加功能，如以下进一步详细讨论的那样。
在一方面中，可以通过任何合适数量和/或类型的开关实现开关组件2614，以促进对于每个相应数字收发机片2604.0.1-2604.N的TX和RX模式切换，如本文参照图21所示开关组件2114所讨论的那样。然而，各方面还包括：开关组件2614促进“采样模式”。如以下直接参照图27进一步讨论的那样，在该采样模式期间，数字收发机片2604可以对发射机输出进行监控或采样，以经由对与该特定数字收发机片关联的天线的输入获得发射机输出反馈。这样做，各方面允许接收路径在特定时间段得以利用作反馈路径，以使得可以对于每个天线(或天线群组，视情况而定)在每发送路径的基础上校准并且计算DPD。
图27示出根据本公开的一方面的示出示例性收发机片实现方式的附加细节的框图。示例收发机片2604.N可以表示如图26所示的收发机片2604.1-2604.N中的每一个，其中，每个收发机片实现包括耦合到FM-RFDAC 2112的TX片DFE 2610的发送路径。FM-RFDAC2112进而经由开关组件2614耦合到天线N，其如图27所示定位以促进发送操作模式。在一方面中，TX片DFE 2610可以包括实质上相似或相同的组件，并且以与例如本文参照图21所示出并且描述的TX片DFE 2110实质上相似或相同的方式运作。然而，各方面还包括：TX片DFE 2610在每发送链的基础上提供DPD(即，可以对于每个收发机片2604.1-2604.N实现分离TX DFE 2610)。
此外，各方面包括：每个收发机片2604也实现耦合到开关组件2614的接收路径，这将在以下进一步讨论。如图27所示，接收路径可以包括RX片DFE 2622。在一方面中，RX片DFE2622可以包括实质上相似或相同的组件，并且以与例如本文参照图21所示出并且描述的RX片DFE 2122实质上相似或相同的方式运作。然而，各方面还包括：RX片DFE 2622在每接收链的基础上计算DPD(即，可以对于每个收发机片2604.1-2604.N实现分离RX DFE 2622)。
为此，开关组件2614可以运作为选择性地将接收路径耦合到天线N之一或与天线N关联的采样路径2703。当然，数字收发机片2604.N可以包括已经为了简明并且易于解释而省略的附加组件。例如，数字收发机片2604.N可以包括与天线以及发送和/或接收路径一致而耦合的附加内部或外部功率放大器(PA)、与采样路径2703一致而耦合的一个或多个PA、附加开关块等，以确保在发送路径、接收路径、采样路径2703和天线N之间正确地耦合发送和接收信号，并且确保这些信号适当地受调适以用于发送或接收。
继续参照图27，各方面包括：开关组件2614包括任何合适数量的开关，以在接收路径、发送路径、采样路径2703和天线N之间耦合信号。例如，如图27所示，开关组件2614包括两个开关2750.1、2750.2。虽然开关2750.1、2750.2在图27中描绘为单刀单掷开关，但各个方面包括：开关2750.1、2750.2实现为任何合适类型的开关组件(例如，电开关(例如，晶体管元件)、机械开关等)，以按需要确保接收路径、发送路径、采样路径2703和天线N之间的正确耦合。
为了提供说明性示例，在发送模式下，开关2750.1可以处于任一位置中，而开关2750.2可以处于如图27所示的位置中。继续该示例，这两个开关2750.1、2750.2可以从图27所示的位置改变它们的位置以促进接收模式，因此将接收路径(例如，经由放大器2116)耦合到天线N。为了提供又一示例，在采样模式下，开关2750.1、2750.2可以均处于图27所示的位置中，由此将发送路径耦合到天线N并且将接收路径耦合到采样路径2703。例如，采样路径2703在图27中示出为终止于耦合器2704，耦合器2704被配置为对可以包括经由耦合到天线N以用于信号传输的发送路径所生成的输出信号的提供给天线N的输入功率进行采样。虽然在图27中描绘为耦合器，但可以根据任何合适类型和数量的组件实现耦合器2704，以促进所发送的输出信号的采样。例如，耦合器2704可以实现为有向耦合器。
如关于参照图11-图15所描述的极坐标发射机设计方面以及参照图16-图20所描述的正交发射机设计方面所讨论的那样，本文所描述的各方面有利地借助每发送链DPD解决方案。各方面可以还包括：在每链的基础上的预失真的应用使用具有数模转换器(DAC)和混频器的传统发送链。再次，为了实现每收发机链DPD解决方案，本文所描述的各方面包括：每个数字收发机片2604利用分离FM-RFDAC 2112。换言之，本文所描述的各方面利用实现每收发机片FM-RFDAC 2112的架构，其经由每个FM-RFDAC 2112所应用的幅度和相位调制促进每发送链DPD，如本文所讨论的那样。例如，DPD可以关于特定发射机架构(例如，极坐标或正交)实现为DPD应用于的收发机链(例如，与单个数字收发机片2604关联的发送和接收链)的非线性的倒数。DPD的应用可以包括，例如，使用每个相应收发机链所利用的数字采样(例如，幅度和相位或I/Q)的数字信号处理(DSP)。为此，本文所描述的各方面通过将DPD功能划分为共享DFE 2602以及单独TX和RX片DFE 2611、2622实现用于相控阵列的DPD。再次，在一方面中，共享DFE 2602对于每个发送和接收链是公共的(即，对于每个数字收发机片2604是公共的)，而单独TX和RX片DFE 2611、2622与每个相应数字收发机片2604关联。作为此DFE划分式架构的结果，各方面包括：通过利用每个发送链上的FM-RFDAC 2112借助数字波束赋形架构有利地将数字校正应用于每个发送链。
例如，各方面包括：每个数字收发机片2604根据任何合适的时段和/或调度切换到采样模式下，以获得关于每个天线处的发射机输出的反馈数据2702。在各个方面中，如上所述，可以利用反馈数据2702以用于功率管理和/或确定关于特定收发机片的非线性，以使得倒数可以应用于输入采样。参照图27所示的数字收发机片2604.N，该反馈数据2702可以经由RX片DFE 2622得以接收并且处理，然后由TX片DFE 2610利用，以经由DPD系数的计算执行DPD校准。这可以包括：例如，经由在图27中为了简明而未示出的任何合适数量的有线和/或无线链路将数据从RX片DFE 2622发送到TX片DFE 2610。附加地或替代地，各方面包括：反馈数据2702发送到共享DFE 2602，其可以处理反馈数据2702和/或将反馈数据2702发送到TX片DFE 2610。无论如何，可以经由数字收发机片2604.1-2604.N中的每一个执行该过程。在一方面中，可以因此(例如，经由共享DFE 2602、RX片DFE 2622和/或TX片DFE 2610)利用反馈数据2702，以动态地更新FM-RFDAC 2112对于每个数字收发机片2604所应用的系数(例如，幅度和相位权重)。
与RX和TX片DFE 2610、2622结合使用共享DFE 2602可以是特别有利的，例如，与传统的收发机设计相比，减少功耗。为了提供说明性示例，在许多条件下，收发机设计2600的庞大功耗可以与共享DFE 2602关联，因为数字收发机片2604.1-2604.N中的每一个内的发送链的非线性将通常与彼此匹配。结果，在这些条件下，可以在共享DFE 2602中执行多数DPD校正(即，待等同地应用于数字收发机片2604.1-2604.N中的每一个的DPD校正)。
根据已知的DPD技术，可以经由在图27中为简明而未示出的均可以经由共享DFE2602、RX片DFE 2622和/或TX片DFE 2610实现的任何合适数量的存储器和/或滤波器抽头计算DPD。各方面包括：在共享DFE 2602、RX片DFE 2622和/或TX片DFE 2610中实现这些存储器和/或滤波器抽头的任何合适的部分。
然而，因为这些抽头及其关联DPD计算需要高等级的处理能力，这进而招致增加的功耗，所以各方面有利地包括：与经由RX片DFE 2622和/或TX片DFE2610所实现的那些相比，将更多数量的存储器和/或滤波器抽头分配给共享DFE 2602。此外，为了促进DPD计算，取决于收发机片2604.1-2604.N之间的非线性和/或失配的量，(例如，在共享DFE 2602、RX片DFE2622中的每一个和/或TX片DFE 2610中的每一个之间)可以动态地分配存储器和/或滤波器抽头的数量。此外，各方面包括：基于消除功率放大器“存储器效应”的量执行该动态抽头分配。
虽然本文主要参照利用每收发机链DPD以校正数字收发机片2604.1-2604.N中的每一个之间的非线性的失配而描述各方面，但各方面不仅限于该特定示例。在各个方面中，可以通过以下操作利用本文所实现的每收发机链DPD以校正发送链之间的任何差异：使用反馈数据2702以校准每个发送路径，并且通过重新计算DPD系数重复该过程，直到实现期望的性能(例如，当合适的度量处于预定范围内、高于和/或低于所建立的阈值等时)。例如，可以在每发送链的基础上校正的差异可能源于工艺失配、电源和地电势的差异、不理想的天线布线、阵列内的天线放置、温度梯度、天线上的VSWR差异等。
因为发送路径之间的非线性的差异应小于绝对非线性，所以分布式DPD中的校正(即，经由RX片DFE 2622和/或TX片DFE 2610所计算的并且经由FM-RFDAC 2112所应用的PDP计算)与经由共享DFE 2602所计算的整体DPD校正相比典型地应远更少(例如，其1％、5％、10％等)。然而，相似于共享DFE 2620，各方面包括：取决于所需的校正的量，动态地启用并且禁用与RX片DFE 2622和/或TX片DFE 2610关联的存储器和/或抽头的量。换言之，与仅存在发送链中的每一个所共享的单个DAC的模拟波束赋形相反，本文所描述的各方面有利地允许发送链之间存在任意大的失配，同时仍保持高等级的收发机性能。例如，在具有单个DAC的传统模拟波束赋形情况下，功率放大器(PA)性能受限于阵列中的平均或甚至最低性能发射机。
此外，例如，使用经由收发机片2604.1-2604.N中的每一个所接收的反馈数据2702，可以关于任何合适的度量(例如，以上所描述的度量)识别收发机片2604.1-2604.N中的每一个之间的差异。这样做，各方面包括：收发机设计2600基于这些所测量的度量值比较每个发送链之间的差异。进一步根据这些方面，如果收发机片2604.0.1-2604.N中的每一个之间的差异是足够小的(例如，低于用于该特定度量的预定阈值)，则可以禁用(例如，关闭或不使用)RX片DFE 2622和/或TX片DFE 2610以进一步节省功率，允许共享DFE 2602管理DPD计算。此外，各方面包括：当分别测量的度量指示距小于预定值的标称值或预定值的个体偏差时(即，对于该特定收发机片，与收发机片之间的差异相反)，禁用与特定收发机片2604.0.1-2604.N关联的RX片DFE 2622和/或TX片DFE 2610。
为了提供又一示例，各方面包括：收发机设计2600(例如，经由例如本文参照图29所讨论的一个或多个处理器或关联电路)基于距度量和/或非线性测量的偏差对收发机片2604.1-2604.N进行分组。作为这种分组的结果，可以将任何合适数量的相似收发机片分组在一起以形成任何合适数量的群组。例如，具有预定值的5％、10％、15％等内的所测量的度量和/或非线性的公共收发机片2604可以被识别为关于它们的相应所测量的度量与彼此相似，并且因此视为同一群组的部分。继续该示例，各方面包括：选择性地断电和/或禁用用于与特定收发机片群组(例如，识别为处于预定值或彼此的5％内的收发机片中的每一个)关联的RX片DFE 2622和/或TX片DFE 2610的DPD功能，同时维持和/或启用用于其他收发机片群组(例如，识别为匹配超过预定值或彼此的5％的收发机片)的RX片DFE 2622和/或TX片DFE 2610的DPD功能。
例如，根据本文所描述的方面所使用的相控阵列系统利用阵列的外部元件上的信号的幅度渐缩以改进天线图案特性(例如，减少旁瓣)。例如，如本文关于FM-RFDAC 2112的各种实现方式所讨论的那样，使用数字波束赋形，可以实现数字相控阵列以将精细分辨率幅度和相位差应用于天线元件中的每一个。
通过本章节通篇所描述的各方面，分布式每发送链DPD可以有利地运作为维持对遍及N个天线元件中的每一个的非线性的校正。再次，本章节中所描述的各方面允许将每个天线元件处的发送功率测量为反馈。如上所述，因为典型地在阵列的中心天线元件中利用较大的(幅度)信号，所以各方面包括：利用该反馈以(分别经由所耦合的收发机片2604)将附加DPD校正应用于内部天线元件，同时禁用与外部天线元件关联到DPD校正。以此方式，可以借助使用反馈以控制对单独发送链及其分别所耦合的天线元件的DPD校正以节省功率，因为依据与外部天线元件关联的附加功率回退可以是不必要的，如上所述。
本章节中所描述的每收发机链DPD校正所实现的另一优点是，一个或多个发送链的特性可以用以消除其他链的非线性。例如，图28A-C中的每一个示出四个天线元件2802.1-2802.4的分组。在一方面中，如图27所示，这些天线元件2802.1-2802.4中的每一个可以分别耦合到或另外关联于收发机片2604.0.1-2604.N中的每一个。如图28A所示，每个天线元件2802.1-2802.4与用于每个天线的分别发送的信号的幅度加权关联。作为示例，与收发机片2604.1-2604.N中的每一个关联的发送链可以尝试对每个天线元件进行幅度加权达相等量，但收发机片2604.1-2604.N和/或天线元件自身之间的非线性和/或其他失配引起的发送链之间的差异可以使预期的波束图案倾斜，产生波束图案2810。
因此，各方面包括：收发机片2604.1-2604.N中的每一个应用DPD校正以补偿这些差异，如图28B所示。结果，用于每个天线元件的所得幅度加权相等，因此校正如图28的波束图案2810所示的波束偏斜，以产生图28B所示的波束图案2820。然而，只要聚合波束图案指向正确的方向(即，不偏斜)，用以生成所得波束图案的一些或全部单独发送链就可能是非线性的。即，因为反馈数据2702可以在每个接收链处被收集并且被用于在发送链的基础上的DPD校正，所以可以利用收发机片2604.1-2604.N之间的非线性和/或其他失配，以使得对于特定收发机片布置，只要整个收发机阵列指向正确的方向，减少所应用的DPD校正就处理和功耗方面而言就可以是更经济的。
换言之，对于具有相反特性的收发机片2604，可以减少或不执行DPD校正，因此使得这些发送链极大地未被校正，允许它们关于所形成的聚合聚集波束图案而彼此抵消。例如，图28C所示的波束图案实质上等效于图28B所示的波束图案2820。然而，关于与天线元件2802.1-2802.4关联的幅度加权锥度，可以通过不同的“解决方案”识别波束图案2820和2830。虽然图28B中的幅度锥度是均匀的，但图28C所示的幅度锥度较少如此，而在任一情况下实现相同的波束图案。因此，通过“接受”收发机片2604.0.1-2604.N之间的一些失配，可以通过需要比生成波束图案2820所需的DPD校正更少的应用于与波束图案2810关联的收发机片2604.1-2604.N的DPD校正的方式生成波束图案2830。此外，这些方面可以提供以下优点：允许附加线性发送链发送附加功率，而非线性发送链可以利用附加回退，只要波束功率可以正确地受导向(例如，通过沿着阵列中的对称线加入校正，以平衡较高功率发射机)。
为了提供本章节中所描述的每收发机链方面DPD所实现的益处的又附加示例，各方面包括：用于一些天线元件的PA使用与其他不同的电源电压受供电。为了提供说明性示例，可以沿着天线阵列的外部部分对于天线元件实现较低功率PA，因为这些元件典型地以比中心天线元件更低的功率进行发送，如以上所讨论的那样。使用较低的电源电压也可以是有利的在于，它提供增加的效率。因此，各方面包括：具有较低饱和点P_SAT的PA具有提升供电，以增加P_SAT。在没有如本文所讨论的那样在每发送链的基础上应用DPD校正的情况下，经由使用不同电源所创建的失真将太极端而无法经由公共DFE有效地进行管理。
图29示出根据本公开的一方面的示例性设备的框图。在各个方面中，设备2900可以实现为被配置为根据任何合适数量和/或类型的通信协议发送和/或接收无线信号的任何合适类型的设备。例如，设备2900可以实现为用户设备(UE)(例如，移动电话、平板、膝上型计算机等)。为了提供附加示例，设备2900可以实现为接入点或基站。设备2900可以实现如本文所描述的一个或多个方面，以促进根据特定频率或频带(例如，毫米波频率)发送无线信号，例如，如本文进一步所描述的那样。
在一方面中，设备2900可以包括处理电路2902、存储器2904和任何合适数量N的收发机片或链2912.1-2912.N，每个收发机片或链耦合到一个或多个相应天线2914.1-2914.N。为了易于解释而提供图29所示的组件，并且各方面包括包含比图29所示的组件附加的、更少的或替代的组件的设备2900。例如，设备2900可以包括一个或多个电源、显示接口、外围设备、端口等。
在一方面中，可以通过本文参照DPD的动态应用进一步描述的功能识别设备2900的各种组件。可以通过例如参照图26所示的收发机设计2600所讨论的收发机片2604.1-2604.N中的相应收发机片识别收发机片2912.12-2912.N中的每一个。
各方面包括：处理电路2902被配置作为任何合适数量和/或类型的计算机处理器，这可以促进如本文所讨论的设备2900的控制。在一些方面中，可以通过设备2902所实现的基带处理器(或其合适的部分)识别处理电路2900。在其他方面中，可以通过与基带处理器分离的设备2900所实现的一个或多个处理器(例如，一个或多个数字信号处理器、与共享或收发机片DFE关联的一个或多个处理器等)识别处理电路2902。在其他方面中，设备2900的功能可以与本文参照设备2100所讨论的功能组合，其进而可以与本文参照设备1000所讨论的功能组合，如以上所讨论的那样。附加地或替代地，各方面包括：本文参照设备2900所讨论的各种功能由与设备1000和/或设备2500关联的一个或多个组件执行。
无论如何，各方面包括：处理电路2902被配置为执行指令以执行算术、逻辑和/或输入/输出(I/O)操作，和/或控制设备2900的一个或多个组件的操作。例如，处理电路2902可以包括一个或多个微处理器、存储器寄存器、缓冲器、时钟等。此外，各方面包括：处理器电路2902与存储器2904和/或收发机链2912.1-2912.N进行通信，和/或控制与之关联的功能。这可以包括：例如，控制和/或仲裁设备2900的发送和/或接收功能，促进来自一个或多个收发机片接收路径的反馈数据的测量，使用反馈数据以校准与一个或多个收发机片接收路径关联的发送路径，确定期望的波束形状和/或方向，对于一个或多个收发机片路径中的一个或多个计算DPD系数，控制设备2500的状态以在各个时间在接收模式、发送模式或采样模式下进行操作，执行一个或多个基带处理功能(例如，介质接入控制(MAC)、编码/解码、调制/解调、数据符号映射、纠错等)，识别用于DPD管理的收发机片的分组，以及执行与本文所描述的方面关联的功能的任何其他合适的功能。
在一方面中，存储器2904存储数据和/或指令，以使得当指令由处理电路2902执行时，处理电路2502执行本文所描述的各种功能。存储器2904可以实现为任何公知的易失性和/或非易失性存储器，包括例如只读存储器(ROM)、随机存取存储器(RAM)、闪存、磁存储介质、光盘、可擦除可编程只读存储器(EPROM)、可编程只读存储器(PROM)等。存储器2904可以是不可拆卸的、可拆卸的、或二者的组合。
例如，存储器2904可以实现为存储一个或多个可执行指令(例如，比如逻辑、算法、代码等)的非瞬时计算机可读介质。如下文进一步讨论的那样，可以赋能在功能上实现本文所公开的各方面的如图29所示的各个模块表示存储器2904中所存储的指令、逻辑、代码等。关于硬件和软件组件之间的功能关联，为了易于解释而提供图29所示的模块。因此，各方面包括：处理电路2902结合一个或多个硬件组件执行这些相应模块中所存储的指令，以执行与如本文进一步讨论的方面关联的各种功能。再次，图29所示的模块为了易于解释而针对本公开的该章节中所描述的各方面。当然，也可以由图10和图25所示的模块关于分别设备1000、2500或与设备1000、2500关联的任何模块的组合执行参照图29所示的模块所解释的功能。
在一方面中，校准控制模块2908中所存储的可执行指令可以结合处理电路2902促进设备2900周期性地将收发机片2912.1-2912.N中的一个或多个置于采样模式下，以关于分别耦合的天线2914.1-2914.N的发送输出功率测量反馈数据2702。可以例如凭借处理电路2902经由一个或多个控制线(未示出)发送适当的信号以控制开关组件的状态促进该操作，如本文参照图27所示的开关组件2604所讨论的那样。在一方面中，可以根据任何合适的调度利用切换模式，以周期性地更新用于收发机片2911.2.1-212.N中的一个或多个之一的DPD校准。例如，各方面包括：该周期符合每个数据传输，或者在特定时间段自从预定数量的先前传输已经逝去之后，采样模式在每个数据传输的部分期间受触发，等。
在一方面中，DPD控制模块2910中所存储的可执行指令可以结合处理电路2902促进设备2900执行与DPD有关的各种功能。例如，各方面包括：DPD控制模块2910中所存储的可执行指令使用经由每个收发机片接收路径所获取的反馈数据确定归因于收发机片2912.1-2912.N之间的非线性或其他特性导致的失配。此外，DPD控制模块2910中所存储的可执行指令可以允许处理电路2902确定共享DFE(例如，共享DFE 2602)或单独片DFE(例如，RX片DFE2622、TX片DFE 2610)是否应使用反馈数据经由每个发送路径执行DPD计算及其随后应用。无论如何，DPD控制模块2910中所存储的可执行指令可以促进处理电路2902计算DPD，其然后经由FM RF-DAC(例如，FM RF-DAC 2112)应用于实现每收发机链DPD校正，如本文所讨论的那样。
章节VI-用于CMOS工艺的滤波器和匹配网络
本章节中所描述的各方面通常涉及无源射频(RF)组件，更具体地说，涉及根据互补金属氧化物半导体(CMOS)制造工艺实现无源RF组件的堆叠且耦合的传输线架构。
对于高频收发机应用(例如，使用5G或毫米波(mmW)带的通信)，期望同时地赋能多个带的操作。然而，因为大小和接口限制，所以收发机与RF头之间的电缆化非常受限。当前解决方案典型地利用单个同轴电缆化解决方案，以使用组合器和划分器架构携带若干组合信号。这些解决方案还需要使用通过电抗组件(例如，电容器和电感器)实现的带通滤波器和匹配网络，以确保适当的收发机性能。一般，必须在RF头内的射频集成电路(RFIC)外部实现这些结构。
但当前CMOS工艺套件典型地包括金属氧化物金属(MoM)和/或金属绝缘体金属(MiM)电容器，其随工艺而具有高的变化。当在收发机设计当实现时，与MoM和MiM电容器关联的高工艺变化导致不期望的特性，例如，产生滤波器响应移位，其减少带外选择性。结果，在当前收发机设计中使用MoM和MiM电容器是有问题的，特别是关于高频应用。
如上所述，无线设备典型地利用滤波器和/或匹配网络组件，其典型地利用通过MoM和/或MiM电容器实现的电容器组件。再次，MoM和MiM电容器的缺点是电容器随工艺的高变化。此外，这些解决方案对静电放电(ESD)并非本质上是鲁棒的。芯片上的电感式或耦合电感器设备对工艺和ESD是更鲁棒的，但就它们的芯片上的面积而言是昂贵的。此外，这些设备一般是非常有损的，并且使性能降级。考虑到现代RFIC上的电感器和电容器的限制，在外部实现滤波器结构一般是必要的。
此外，其他解决方案包括：使用非磁耦合式谐振器滤波器拓扑，其中，可以使用传统滤波器解决方案，但不期望电感器之间的磁耦合。在这种方法中，电感器必须足够地间隔，以使得它们不耦合到彼此。结果，该解决方案在面积方面变为昂贵的，并且进一步需要高Q组件。此外，这些电路内的任何所需电容器的实现方式仍然遭受如上所述的对于工艺的高变化。
为了克服这些问题，本章节通篇描述的各方面针对无源组件，其实现堆叠且耦合的传输线结构以及耦合电感器拓扑，其桥接滤波器设计与匹配网络设计之间的间隙。这样赋能典型现代CMOS工艺中的具有规定的带外选择性的复用器和匹配网络的新颖实现方式。
图30示出根据本公开的一方面的说明示例板到板互连的框图。如图30所示，互连3000可以包括RF头3002和收发机3004，其经由同轴电缆3006连接到彼此。虽然图30所示的示例与从RF头接收信号并且将这些信号传递到收发机3004关联，但本文所描述的各方面不限于仅接收或仅发送，并且可以实现于任一或这两个实例中。如本文所讨论的那样，可以通过整个收发机设计的特定部分(例如，RF前端)识别RF头3002，而可以类似地通过被配置为促进无线数据发送和接收的收发机设计的其他分离部分识别收发机3004。例如，RF头3002和收发机3004可以实现为分离电路板上的各种组件或一个或多个电缆耦合部所分离的其他硬件。
可以关于本文其他地方所讨论的各种DFE和/或收发机实现方式实现本章节通篇所描述的各方面。然而，这些方面不限于根据本公开中所提供的DFE和/或收发机方面得以实现，而可以使用本章节中所描述的耦合电感器架构实现为可以利用无源RF组件(例如，划分器、组合器、滤波器、匹配网络等)的任何合适类型的系统的部分。
无论如何，如本文所讨论的那样，对于例如本文所描述的毫米波操作频带(例如，与5G无线应用关联的频带)，期望同时赋能多个带的操作。在图30中经由同轴电缆3006将RF头3002与收发机3004连接示出该情况。在图30所示的示例中，在28GHz、39GHz和60GHz处示出三个载波聚合频率，但本文所描述的各方面不限于该示例，并且可以合并具有不同频率的任何合适数量和/或类型的信号。此外，本文所描述的各方面不仅限于5G实现方式，各方面也不限于与该撰写之时所分配的5G无线频率关联的频率。可以根据实现任何合适数量和/或范围的频率作为其典型操作的部分的任何合适的无线系统实现本文所描述的各方面。
继续参照图30，RF头3002实现频域复用器3002.1(即，在该特定示例中，三工器)以组合三个所支持的频带，其然后经由同轴电缆3006耦合在RF头3002与收发机3004之间。收发机3004类似地实现频域复用器3004.1(在该示例中，也是三工器)，其运作为分离三个不同的频率信号并且经由匹配网络3004.2将每个频率信号提供给分离收发机链。三工器是由许多(即，在此情况下，三个)带通滤波器组成的无源组件，其中，一个带通滤波器用于每个所支持的操作频带。复用器3002.1、3004.1的使用允许支持带间载波聚合，而匹配网络3004.2提供频率选择性以保护LNA免受带外阻挡物。
复用器3002.1、3004.1中的每一个内所实现的滤波器以及每个匹配网络3004.2可以由电感器和电容器的组合组成。如上所述，这些电容器组件典型地实现为MoM和/或MiM电容器，并且因此遭受高程度的工艺变化。为了克服该问题，本章节中所描述的各方面针对利用新颖堆叠且耦合的传输线结构的带通滤波器的全金属(或几乎全金属)实现方式。在一些方面中，可以进一步结合耦合电感器使用堆叠且耦合的传输线结构。这些架构有利地产生也是ESD鲁棒的具有非常小的随工艺的变化的滤波器实现方式，并且该相同结构也可以实现为提供阻抗匹配。换言之，可以在复用器3002.1、3004.1和/或匹配网络3004.2中的一个或多个中利用本文所描述的各方面。
图31A-B示出根据本公开的一方面的实现堆叠且耦合的传输线的示例耦合电感器架构。如图31A-B所示，本文所描述的各方面可以通过堆叠且耦合的传输线结构代替实现一般被布置为“抽头”配置的部分的MoM和/或MiM电容器的典型设计。以此方式使用抽头电容器有利地在设计方法方面提供附加自由度。此外，当实现为以毫米波频率提供抽头电容器网络功能时，本文所讨论的堆叠且耦合的传输线结构可能是特别有利的。如在本章节所示出并且在以下进一步讨论的那样，该实现方向允许低阻抗(例如，50Ω)环境中的操作，并且还允许使用传输线实现复用功能所需的必要相移。本文所描述的各方面还提供一种ESD鲁棒实现方式，其不遭受根据现代RF-CMOS制造工艺的工艺变化。
为此，各方面包括如：如图31A-B所示的耦合电感器架构3100实现多层结构。在一方面中，如图31A-B所示的每个层对应于根据CMOS工艺所制造的不同金属层。例如，耦合电感器架构3100包括两个耦合式半部分A和B，其中，可以运作为地平面的地屏蔽层3102A、3102B中的每一个由第一氧化物层(例如，SiO2介电层，未示出)分离，其进而在每个半部分处耦合到第一金属传输线层3108。第一金属传输线层3108进而由堆叠在第一金属传输线层3108的顶部上的第二氧化物层(例如，SiO2介电层，未示出)分离。第二金属传输线层3110然后堆叠在该第二氧化物层的顶部上。为了提供说明性示例，地屏蔽层3102A/B可以对应于CMOS工艺的顶部金属2“TM-2”地屏蔽层，第一金属传输线层3108可以对应于另一金属层(例如，CMOS工艺的顶部金属-1“TM-1”层)，并且第二金属传输线层3110可以对应于又一金属层(例如，CMOS工艺的顶部金属“TM”层)。为了清楚，附图和本章节内的各方面的描述中通过也使用这些名称。
无论如何，耦合电感器架构3100的每个半部分包括双堆叠且耦合的传输线，其中，每一端处所形成的传输线连接到与耦合电感器架构3100的特定实现方式关联的特定RF端口，如本文进一步讨论的那样。此外，在耦合电感器架构3100的每个半部分处，在地屏蔽3102A/B与分别耦合的第一金属传输线层3108之间实现第一电容。在第一金属传输线层3108与分别耦合的第二金属传输线层3110之间还实现第二电容。以此方式，可以专门地从使用堆叠且耦合的传输线结构实现“划分”电容器网络，避开对于MoM和/或MiM电容器的需要。此外，耦合电感器架构3100的每个半部分A和B处所实现的第一和第二电容是传输线的总长度以及其他因素(例如，第一和第二金属传输线层3108、3110的横截面和宽度)的函数。因此，各方面包括：有利地通过修整传输线的长度和/或宽度调整电容(例如，作为制造工艺的部分)。
继续参照图31A，各方面包括：耦合电感器架构3100的中心中的区域3120，其缺乏地屏蔽。换言之，地屏蔽半部分3102A、3102B均连接到地环半部分3104A并且终止于此处。因此，地屏蔽半部分3102A、3102B不占用地环半部分3104A、3104B内所形成的区域3120，其另外由形成相应电感的两个螺旋变压器3106A、3106B占用。螺旋变压器3106A、3106B在区域3120内沿垂直方向(即，垂直于地屏蔽半部分3102A、3102B)彼此分离，并且根据特定的耦合因数K电感式耦合到彼此。
在一方面中，分别经由与传输线层3108、3110关联的相同金属形成螺旋变压器3106A、3106B中的每一个。在一方面中，经由第二金属传输线层3110(即，图31A-B中所示的布置中的“TM”层)延伸到超越地环半部分3104A、3104B的区域3120中而形成螺旋变压器3106A，由此形成连接到地环半部分3104A并且终止于其中的螺旋变压器3106A。进一步根据该方面，经由第一金属传输线层3108(即，图31A-B中所示的布置中的“TM-1”层)延伸到超越地环半部分3104A、3104B的区域3120中而形成螺旋变压器3106B，由此形成也连接到地环半部分3104A并且终止于其中的螺旋变压器3106B。
在一方面中，如图31A所示的堆叠且耦合的传输线和螺旋变压器的布置产生如图32所示的等效电路3200。图32所示的电流源没有图31A中的等效电路组件，而是为了清楚并且提供功能上等效的电路而示出的。此外，如图32所示的电阻R1和R2并未在图31A中示出，而是可以与关联于耦合由于电感器架构3100的每个端口处的阻抗的实部关联。例如，如果耦合电感器架构3100实现为如图30所示的匹配网络3004.2之一，则可以通过三工器3004.1的输出之一识别电阻R1，而可以通过功率放大器输入阻抗识别电阻R2。
继续参照图32，电容器C11可以在耦合电感器架构3100的半部分A处与层3108、3110的耦合式传输线结构关联，而电容器C21可以在耦合电感器架构3100的半部分B处与层3108、3110的耦合式传输线结构关联。此外，电容器C12可以与层3108和地屏蔽半部分3102A所形成的传输线结构关联，而电容器C22可以与层3108和地屏蔽半部分3102B所形成的传输线结构关联。此外，电感L1和L2分别与螺旋变压器3106A、3106B关联，因此在它们之间形成耦合因数K。因此，各方面包括：通过对偶数/奇数模式阻抗进行调谐而通过堆叠式耦合式传输线实现抽头电容器结构。
换言之，代替对于电容器C11、C21、C12、C22使用MoM和/或MiM电容器，可以利用例如如图31所示的耦合电感器架构3100实现分离电容器电路3300所实现的分离电容器拓扑。结果，各方面包括：消除对使用MoM和/或MiM电容器的需求。为了提供关于该概念的附加清楚性，图33示出示例史密斯圆图，其比较传统上使用MoM电容器所实现的传统的分离电容器网络与图31B所示的堆叠且耦合的传输线结构的绘制结果。图31B所示的堆叠且耦合的传输线结构是可以在没有耦合式螺旋电感器3106A、3106B和地环半部分3104A、3104B的情况下实现的耦合电感器架构3100的隔离部分，如本文进一步讨论的那样。
如图33所示，史密斯圆图提供对于每种设计遍及20GHz至40GHz的跨段的S参数的比较。通过MoM电容器实现关于分离电容器电路3300的S参数S11、S21、S22，而通过图31B所示的堆叠且耦合的传输线结构实现与分离电容器电路3300关联的S参数S33、S43、S44。如图33中所指示的那样设置这些仿真，其中，通过适当的端口和50Ω端接仿真每种设计。如图33所示，绘制的S参数S11、S21、S22表示与S参数S33、S43、S44的优异相关性。
因为适合于实现分立电容器电路的当前IC设计套件中可用的电容器相可能变化多达25％-30％，所以它们的实现方式在没有附加调谐的情况下对于几乎所有滤波器使用情况是不可接受的。然而，通过使用如本文所讨论的CMOS工艺堆叠且耦合的传输线结构，在极端转角情况下，这种变化受限为大约5-10％。对于多数应用，具有此范围中的公差的滤波器组件消除对在给定设计中包括可调谐性以克服工艺变化的需要。此外，因为不存在用于在不严重降级性能的情况下使用CMOS工艺在毫米波频率范围处合并滤波器调谐的已知方法，所以作为固有地工艺不变的本章节中所描述各方面对于生产高容量、高性能毫米波RFIC产品是必要的。
作为本文所描述的堆叠且耦合的传输线结构方面优于传统MoM电容器的优点的附加示例，图34示出具有工艺变化的采样39GHz滤波器的响应。从图线中清楚的是，堆叠且耦合的传输线方面与MoM电容器相比具有远更小的工艺变化。图34还指示，堆叠且耦合的传输线方面与MoM实现方式相比具有更低的插入损耗。
如图31A所示的耦合电感器架构3100作为通过示例的方式并且为了简明的目的。各方面包括基于特定应用、设计频率、特定电路内的耦合电感器架构3100的实现方式、耦合电感器架构3100的每个端口处的阻抗，带宽考虑因素等的图31A所示的示例的许多变型。例如，各方面包括：基于特定设计规范调整或修改耦合电感器架构3100的若干物理属性，和/或省略耦合电感器架构3100的部分。例如，地屏蔽半部分3102A、3102B、传输线层3108、3110、地环半部分3104A、3104B和/或螺旋变压器3106A、3106B中的任何一个的整体形状和/或大小可以视为设计参数并且受调整以满足用于特定应用的设计规范。
为了提供一些说明性示例，地屏蔽半部分3102A、3102B可具有在区域3120外部移除的部分、在区域3120内添加的部分和/或与图31A中所描绘的相比移除的地屏蔽半部分3102A和/或3102B的附加面积。为了提供附加说明性示例，地环半部分3104A、3104B和/或螺旋变压器3106A、3106B可以具有其他形状(例如，六边形、圆形、正方形等)，并且不必与彼此是相同的形状。为了提供又附加示例，传输线层3108、3110中的每一个的横截面可以与彼此不同和/或以偏离与彼此直接对准的方式(例如，传输线层3108、3110之一可以在水平面中相对于另一个而偏移)堆叠。为了提供又一示例，传输线层3108、3110之一或二者可以偏离如图31A所示的矩形恒定横截面，并且可以另外具有锥形形状。该锥形形状可以包括例如水平方向(例如，传播方向)上和/或垂直方向上(例如，传输线层3108、3110之间的间隔不必是均匀的)的锥度。
再次，图31A所示的耦合电感器架构3100可以促进实现分离电容器网络设计，而无需使用明确形成的电容器(例如，MoM或MiM电容器)。可以用以实现RF电路内的滤波和匹配的传统电抗电路的示例在图35中示出为电路3500。然而，电路3500具有各种缺点，特别关于低阻抗(例如，50Ω)环境中的使用。例如，当R1和R2的电阻值皆等于50Ω时，电感值L1和L2不是优化的。即，为了保持期望的滤波器响应和低阻抗端接，L1和L2的值变得非常小，使它们成为欠优化的。具体地说，电感器的品质因数(Q)变得太小，导致当实现时的高插入损耗。此外，对于毫米波频率处的RFIC应用，R1和R2的值典型地远大于50Ω，以实现可接受的性能。并且，如本章节中其他地方所提到的，通常通过具有高工艺变化的MoM电容器实现电容器。整个电路3500因此通常难以在硅结构上实现。
因此，各方面包括：根据RF电路内输入和输出电阻的特定应用实现分离电容器网络电路，如电路3525A、3525B所示。具体地说，电路3525A在与小于电阻值R2的电阻值R1关联的电路的一个半部分上实现分离电容器拓扑。电路设计3525A因此对于需要低到高阻抗滤波器和/或匹配网络的应用提供优化的L1和L2值。然而，电路3525B是与以上关于图32所讨论的相同的电路，并且在每个半部分上实现分离电容器拓扑，这例如当R1和R2实质上是相等的值(例如，在彼此的5％或10％内)时是特别有用的。电路设计3525B因此对于需要低到低阻抗滤波器和/或匹配网络的应用提供优化的L1和L2值。
例如，本文所描述的各方面认识到需要经由图31A-B所示的堆叠且耦合的传输线结构实现电路3525A、3525B所表示的不同电路拓扑。因此，电路3525A、3525B所示的分离电容器电路拓扑的等效电路结构在图35中示出为电路3550A、3550B。换言之，电路3550A、3550B是与电路3525A、3525B等效的电路，但例如并非使用传统技术(例如，MoM和/或MiM电容器)，而利用图31A所示的堆叠且耦合的传输线结构实现分离电容器拓扑。当然，电路3550A、3550B也可以经由耦合式螺旋变压器(例如，螺旋变压器3106A、3106B)实现电感L1、L2。
换言之，如图31A所示的耦合电感器架构3100可以具有如图35中指示的电路3550A、3550B所表示的对应等效电路。已经为了清楚而标记与电路3525A、3525B的分离电容器匹配的耦合电感器架构3100的部分，因为可以取决于特定应用修改如图31所示的耦合电感器架构3100的特定部分。例如，对于电阻R1小于电阻R2的应用，可以通过堆叠且耦合的传输线层3108、3110结合地屏蔽半部分3102A实现耦合电感器架构3100。但因为仅在电路的该半部分上利用堆叠式电容器拓扑，所以耦合电感器架构3100仅需要在设计的一个半部分(例如，与RF电路内的较低电阻值关联的半部分)上实现堆叠且耦合的传输线层3108、3110。在此情况下，可以例如仅使用传输线层3108作为馈线结合地屏蔽半部分3102B以形成单个电容而实现耦合电感器架构3100的另一半部分B，其中，省略堆叠且耦合的传输线层3110。
作为另一示例，对于电阻R1实质上等于电阻R2的应用，可以通过地屏蔽半部分A和B中的每一个处的堆叠且耦合的传输线层3108、3110实现耦合电感器架构3100。以此方式，在电路3350B的每个半部分处实现分离电容器拓扑，与电路3525B所示的相似。
本文所描述的各方面因此利用堆叠且耦合的传输线配置中的分离电容器的使用，以允许螺旋变压器的大小化在期望的操作带中实现峰值Q。因此，当在RFIC中的低阻抗电平之间操作时，滤波器性能(当如此实现时)不受损害。有利地，当根据典型RFIC工艺制造时，螺旋变压器(和通常的变压器)趋于具有低工艺变化，因为变压器在实体上是大的，并且可以使用较厚的顶部金属层得以制造。典型地，如图31A所示的螺旋变压器3106A、3106B的电感值取决于在现代IC工艺中良好地受控的螺旋部分的路径长度。例如，在IC工艺的极端“转角”处，这些结构的电抗的典型变化处于5-10％的量级上。
图36示出根据本公开的一方面的示例仿真型三工器实现方式和测试结果的图线。图3所示的示例三工器是使用图31A所示的耦合电感器架构3100的基于非理想的(即，物理模型)的四端口设备的仿真。图36所示的三工器在端口1-3中的每一个处实现耦合电感器架构3100，其中，层是根据特定的CMOS工艺而标记的。本文所描述的各方面不限于该示例，其指示屏蔽层3102A/B对应于TM-2地屏蔽层，第一金属层3108对应于TM-1层，并且第二金属层3110对应于TM层。
如图36所示，三工器被配置有三个输入端口1-3，每个输入端口对应于特定频带。端口1-3中的每一个可以例如与源或输入阻抗(例如，50Ω)关联。输出端口4因此提供包括均经由传输线的分离长度而受相移的28GHz、39GHz和60GHz信号的组合信号。输出端口4可以与例如同轴电缆的输出阻抗(例如，50Ω特征阻抗)关联。因此，可以通过例如本文参照图30所示出并且讨论的三工器3002.1识别图36所示的三工器。图30所示的示例三工器因此支持28GHz和39GHz处的5G新空口(NR)带，并且赋能与60GHz频带的并发操作。如S参数的图形仿真结果中所指示的那样，作为三工器实现耦合电感器架构3100的结果，获得低插入损耗和高选择性。在其他方面中，与耦合电感器架构3100关联的堆叠且耦合的传输线架构可以实现为其他RF电路组件(例如，阻抗匹配网络)的设计的部分，例如，如以下参照图37进一步讨论的那样。
通过示例而非限制的方式提供本章节通篇讨论的三工器的使用。具体地说，本文所描述的若干示例方面(例如，特别参照图30和图36所示的方面)解释使用三工器布置的堆叠且耦合的传输线结构的实现方式。然而，本文所描述的方面不限于该特定实现方式，并且可以根据任何合适类型的普通频域复用器(例如，双工器、四工器等)得以实现。
根据仿真的mmW放大器应用使用图37所示的示例阻抗匹配实现方式，其以示例而非限制的方式映射本文参照图36所讨论的堆叠且耦合的传输线架构的相同层(即，TM、TM-1和TM-2层)。此外，图37所示的仿真型阻抗匹配实现方式利用本文所描述的抽头电容器概念。但仅通过使用堆叠且耦合的传输线层3108、3110的结构的一个半部分实现该示例中所使用的耦合电感器架构3100。例如，图37所示的阻抗匹配实现方式可以利用耦合电感器架构3100以将50Ω源耦合到对mmW放大器输入的输入。然而，可以仅在源极侧使用堆叠式金属传输线层3108、3110二者，而可以在mmW放大器输入处仅实现金属传输线层3108。此外，耦合电感器架构3100可以用以将mmW放大器的输出耦合到负载(例如，天线)，其中，在负载侧实现堆叠式金属传输线层3108、3110，但仅在毫米波放大器的输出处使用传输线层3108。
换言之，如本文参照图35所示的电路3550B所讨论的那样，图37所示的仿真型阻抗匹配实现方式在输入(即，源)和输出(即，负载)二者处使用堆叠且耦合的传输线。以此方式，图37所示的仿真型阻抗匹配实现方式赋能放大器以在低阻抗源与低阻抗负载(例如，二者为50Ω)之间进行操作。作为本文所描述的方面的附加优点，耦合电感器架构3100的使用可以在同一设计内提供滤波器和阻抗匹配功能二者。例如，如图37所示的输入和输出阻抗匹配网络仅促进低阻抗源与低阻抗负载端子之间的阻抗匹配，而且还提供与如图36所示出并且讨论的所仿真的三工器相同的带外选择性。例如，图37所示的阻抗匹配设计可以提供等效于4谐振器带通滤波器的频率选择性。
图38示出根据本公开的一方面的图37所示的仿真型阻抗匹配实现方式的功率增益针对频率图线。再次，图37所示的输入匹配网络提供对带外阻挡物的选择性，因此防止放大器的有源级的饱和。关于28GHz的操作频率提供图38所示的所仿真的功率增益针对频率图线。从图38可以观察到，放大器具有覆盖5G带n257、n258和n261的近乎平坦的通带，同时对关于5G NR部署所定义的37GHz(其为39GHz带的下带边缘)n260的带外阻挡物提供优于35dB的选择性。以此方式，本章节通篇所描述的堆叠且耦合的传输线架构有效地桥接滤波器设计与阻抗匹配网络设计之间的间隙。这样做，阻抗匹配网络可以被设计为附加地提供规定的带外选择性。并且因为该放大器实现方式利用如本文所讨论的堆叠且耦合的传输线结构，所以放大器和匹配网络设计还有利地受益于如本文所讨论的ESD保护。
图31A所示的耦合电感器架构3100和图31B更详细地示出而且本章节通篇所讨论的伴随的堆叠且耦合的传输线结构提供优于传统划分式电容器解决方案的若干优点。具体地说，本文所描述的各方面赋能低阻抗等级(例如，50Ω环境)处的操作，并且在任何给定频率处不损害滤波器性能。这样更好地允许毫米波功能，并且赋能与其他毫米波无源网络的集成。此外，因为实现方式在实质上全金属的实现方式中使用堆叠且耦合的传输线和螺旋变压器，所以与集总式部件(例如，皆典型地作为现代CMOS工艺的部分所利用的上述MoM和MiM电容器)相比，这些部件不易感于工艺变化。
附加地，堆叠且耦合的传输线结构可以实现为CMOS工艺的部分，以在芯片接口附近产生结构。结果，堆叠且耦合的传输线结构被屏蔽不受有损氧化硅层。此外，利用本文所描述的堆叠且耦合的传输线结构的各方面固有地是ESD鲁棒的，并且因此解决在mmW接口处提供ESD保护的一般挑战性问题，因为ESD要求通常禁止使用直接连接到IC I/O焊盘的MiM或MoM电容器。
并且因为堆叠且耦合的传输线结构允许实现抽头电容器设计，所以这促进在对耦合电感器进行大小化方面的自由。结果，赋能较低损耗结构，因为可以对于通带附近的峰Q选取大小，并且对于给定的带选取截止频率。仍进一步地，在RF头处集成到收发机和IC中的复用功能节省相当的空间，这在手机或其他消费类电子应用中可能是特别重要的。实现该功能的替代解决方案另外需要具有大连接器的附加RF组件或附加电缆化。
虽然本章节通篇示出并且描述的电路拓扑被设计为用在现代CMOS工艺中，但这些设计并不限于此，并且可以在没有已知限制的情况下在任何设计空间中得以利用。
章节VII-数字无线电头架构和系统划分
本章节内所描述的各方面通常涉及无线电，并且更具体地说，涉及通过借助远程无线电头内所实现的收发机部分使用数字数据链路代替电缆化的无线电头架构。
实现毫米波带的无线电设计一般使用相控阵列(典型地，8-64个元件)以满足这些频率处的链路预算。取决于特定使用情况(例如，移动设备或其他用户设备(UE)、接入点(例如，客户驻地设备(CPE))、自主车辆等)，解决方案可能需要在空间上分离多个天线阵列。例如，UE可以需要分离达若干厘米的多个天线阵列，而车辆可以利用分离达若干米的多个天线阵列。为了支持下一代连接设备和事物，来自调制解调器和RF的毫米波信号需要分布到这些远程天线阵列，同时仍满足激进的功率、成本和形数要求。当前解决方案关于这些要求尚不达标。
如本文所讨论的那样，传统无线电设计可以实现与收发机互连的若干远程无线电头模块，以促进各种类型的分集方案(例如，空间)。图39示出传统无线电头设计的示例，其示出两个分离无线电头模块“A”和“B”。如图39所示，一些典型高频无线电实现方式(例如，毫米波)利用多芯片(即，多管芯)划分解决方案。图39所示的传统无线电3900包括耦合到RF收发机芯片(收发机管芯)的数字调制解调器芯片(调制解调器管芯)，其实现数据转换器和混频器以紧密接近调制解调器生成毫米波信号。此外，传统无线电3900还包括相控阵芯片(毫米波φ移位器)和前端芯片(毫米波FE)，其包括低噪声放大器(LNA)、功率放大器(PA)、开关等。如图39所示，传统无线电3900、相控阵列和前端芯片与天线阵列组装在无线电头模块(即，无线电头A和B中的每一个)上。通过这种划分设置，信号经由专用RF电缆(例如，同轴电缆)在RF收发机与无线电头模块之间分布。虽然未示出，但其他传统解决方案包括：将中频(IF)分布到多个无线电头，这典型地处于几GHz的范围内并且因此仍然需要专用电缆。
这种传统无线电头划分解决方案具有若干缺点。例如，上面提到的专用RF/IF电缆是昂贵的(>0.50美元/电缆)，并且直接贡献于物料清单(BOM)成本。此外，使用专用RF电缆化引入显著插入损耗，尤其是在毫米波频率处。例如，对于UE形数，取决于频带，来自这些电缆的损耗可以处于9-25dB的范围中，并且对于利用超过5米的信号分布并且在有噪声的环境进行操作的机动应用中的使用提出全障碍。此外，替选IF分布还需要在发送和接收链中的每一个中的双转换，并且因此这些划分解决方案遭受镜像抑制和噪声混叠限制。
除了这些问题外，实体体积和成本考虑典型地将毫米波应用限制为每无线电头1条电缆。为了克服这些问题，一些解决方案将所有通信频带(例如，28/39/60GHz)连同低频基准时钟和控制数据一起组合到单个电缆上。然而，这强制使用RF四工器，其为大型无源设备，进一步提升成本，并将附加插入损耗引入系统中。这些损耗要求RF链合并多个调谐式放大器级，以补偿电缆化/无源损耗，这导致更高的功耗和芯片面积并且在等级规划中强制噪声/线性权衡。最后，毫米波解决方案很可能朝向完全数字波束赋形演进以用于更高的容量和系统吞吐量，这将需要多个RF流——上述当前RF或IF划分解决方案不能支持的限制。
因此，为了克服针对传统无线电头分布的前述问题，本文所描述的各方面提供更优化的无线电划分和架构，其中，整个毫米波无线电链推入远程无线电头，例如，如以下参照图40进一步讨论的那样。结果，RF同轴电缆被调制解调器与无线电头之间的数字链路接口代替。
如本章节中进一步讨论的那样，无线电头分布方面提供若干优点。例如，各方面通过用低成本数字电缆(例如，柔性电缆(例如，相机和其他电子设备所使用的电缆))代替昂贵的RF同轴电缆来降低BOM成本。此外，毫米波应用可以受益于这种分布，因为RF同轴电缆另外招致来自电缆、四工器、划分器/组合器和信号路径中的其他毫米波无源组件的50dB的量级上的累积插入损耗罚。再次，补偿这种损耗需要在产品阵容中添加调谐式放大器级，增加功率耗散并且导致噪声/线性度权衡。
本章节通篇描述突显来源于先前各章节中所描述各个方面的优点的各方面。换言之，并且如下文进一步讨论的那样，先前讨论的各方面赋能实现将无线电链合并到远程无线电头中的无线电划分架构。作为新赋能的划分方案的结果，消除收发机与无线电头之间的RF信号的路由，这样允许通过仅需携带数字数据的低成本电缆替换昂贵且有损的RF电缆(和其他RF组件)。
例如，本章节中所描述的各方面允许消除前述的RF电缆损耗以及对庞大、有损的无源器件(例如，四工器)的需求，导致更低的功率耗散、更好的线性度和更小的面积(更少的无源组件)。本章节中所描述的各方面还允许交付从UE和CPE/AP类设备扩展到机动应用而缩放的端到端解决方案，其中，具有数字中继器的有源电缆可以支持所需的到达范围。因此，与当前电缆上的RF/IF解决方案相比，这种分布支持将多个独立RF流用于毫米波等。
此外，通过消除RF电缆化，本文所描述的无线电划分方面通过消除电缆损耗进一步简化无线电布局，由此减少RF增益级的数量以及无源和其他组件的数量(例如，消除或减少大型毫米波无源组件的数量)。这进一步导致更小的芯片或管芯面积以及更低的无线电功率耗散。并且，如本文所讨论的那样，无线电划分方面允许每元件(例如，与接收发送链结合的天线元件或天线元件群组)数字预失真/校正以支持更高的EVM和频谱掩蔽性能。这种每元件补偿可以通过数字方式校正波束歪斜，并且例如在实现载波聚合和/或双或多带操作的通信应用中可以是特别有用的。
此外，无线式无线电通信的未来演进(例如，所提出的“5G”标准和未来发展(例如，“6G”))正朝向完全数字波束赋形发展，以通过多用户MIMO支持更高的容量。如上所述，当前无线电划分不支持完全数字波束赋形。相反，本文所描述的各方面促进对完全数字波束赋形、混合波束赋形以及空间滤波和波束赋形的组合的可缩放性。此外，本文所描述的各方面也可以促进同时的多波束支持，赋能各种新使用情况(例如，软切换、设备-设备通信链路(用于自主车辆和无人机)等)。
图40示出根据本公开的一方面的示例性无线电划分的框图。示例无线电4000是为了易于解释而提供的，并且可以包括如图40所示的附加的、更少的或替选的组件。如图40所示，无线电4000可以包括调制解调器4002和任何合适数量的无线电头，其中，为了简明在图40中示出两个无线电头(即，无线电头A和B)。根据一方面，调制解调器4002可以经由促进这些组件之间的数字通信的任何合适类型的通信链路4003耦合到每个相应无线电头。例如，为了简明在图40中示出两个链路4003.A、4003.B，因为也示出两个无线电头。各方面包括：链路4003.A、4003.B实现为任何合适类型的有线或无线互连(例如，电缆化)，例如，其被配置为在调制解调器4002与无线电头A和B中的每一个之间携带数字数据流。作为一个示例，链路4003可以实现为柔性扁平电缆(FFC)、柔性印刷电路(FPC)电缆等。
经由无线电4000所实现的调制解调器4002与每个远程无线电头之间所交换的数字数据可以表示例如根据一种或多种合适的通信协议的数字基带数据的双向通信。例如，当无线电4000发送数据时，调制解调器4002可以分别经由链路4003.A、4003.B向无线电头A和B中的每一个发送数字基带数据。作为另一示例，当无线电4000接收数据时，调制解调器4002可以分别经由链路4003.A、4003.B从无线电头A和B中的每一个接收数字基带数据。
为了促进无线数据通信，经由无线电4000所实现的每个无线电头可以包括收发机管芯或收发机芯片4004、前端管芯或芯片4006以及天线阵列管芯或芯片4008。在各个方面中，可以通过本文在其他章节中所描述的组件识别与无线电4000关联的若干组件，如下文进一步讨论的那样。在一方面中，每个无线头可以包括前端芯片4006，其耦合到天线阵列芯片4008以促进切换以支持发送和接收模式。前端芯片4006也可以促进从天线阵列芯片4008接收的数据信号的放大，其进而耦合到收发机芯片4004。各方面还包括：前端芯片4006放大来自收发机芯片4004的信号，以经由天线阵列芯片4008发送。因此，各方面包括：前端芯片4006包括PA、LNA、开关等，其中，在图40中为了简明并且以示例而非限制的方式示出仅这些组件中的一些。
例如，本章节通篇所描述的各方面不限于如图40所示的特定无线电布局。换言之，如图40所示的无线电台4000可以具有各种配置，其中，不同的或替选的组件耦合到或关联于单独管芯或芯片。为了提供说明性示例，取决于无线电4000的特定操作模式和/或设计，天线阵列管芯4008可以包括附加组件。
继续该示例，各方面包括：根据本文在其他章节中通篇所描述的任何其他方面(例如，关于在先前章节中参照图21-图25所讨论的可重新配置数字、模拟和混合波束赋形模式所描述的方面)实现无线电4000。根据这些方面，形成无线电4000的部分的各种无线电头可以进一步受修改，以支持这些功能中的一个或多个。
例如，一个或多个无线电头可以包括天线阵列芯片4008，其运作为相控阵列管芯，并且因此包括作为硅的部分所并入的一个或多个相移器(未示出)。在此情况下，每个天线阵列管芯4008可以在每个单独天线阵列管芯4008上组合不同的流。然而，其他方面包括：无线电头中的一个或多个实现数字波束赋形管芯。在该实现方式中，天线阵列管芯4008仍可以包括如图40所示的一个或多个分离天线元件，但可以不包括形成该特定天线管芯的硅上的相移器。反之，完整收发机链或片(例如，4010.1)以及前端芯片4006的合适部分可以耦合到每个天线元件(或天线元件群组)。在该实现方式中，可以在调制解调器4002中在数字域中组合信号。
为了提供又一示例，各方面包括：无线电4000实现包括混合管芯的一个或多个无线电头。混合管芯可以根据例如在先前章节中参照图21-图25所描述的混合波束赋形解决方案而运作。在该示例中，无线电4000的无线电头可以包括天线阵列管芯4008的组合，其包括分配给天线元件的相移器和/或单独收发机片。在该配置中，无线电4000可以在模拟域中实现部分组合，但在数字域内在调制解调器4002中执行最终组合。
无论如何，每个无线电头可以包括天线阵列管芯4008内的一个或多个天线元件，但取决于无线电4000所利用的特定波束赋形操作模式，天线阵列管芯4008可以还包括相移器。因此，各方面包括：无线电4000利用动态波束赋形控制，其可以在完全数字、完全模拟或这两种类型的混合之间动态切换，例如，如在先前章节中参照图21-图25所讨论的那样。
如本文在先前章节中所讨论的那样，与无线电4000的每个无线电头关联的天线阵列芯片4008可以包括被配置为根据应用于单独天线元件的特定相位和幅度锥度(或其他分布)促进波束赋形的任何合适数量的天线元件。在一方面中，可以通过控制用于经由天线阵列芯片4008所实现的每个天线元件(或天线元件群组)的幅度和/或相位加权而以此方式实现波束赋形。如先前章节中所讨论的那样，各方面包括：通过将天线阵列芯片4008内的每个天线元件(或天线元件群组)耦合到每个相应单独收发机“片”或部分实现该每天线元件信号粒度。因此，各方面包括：每个远程无线电头所实现的每个收发机芯片4004包括任何合适数量的收发机部分，其中，每个收发机片利用先前章节中所描述的任何技术以在每链和每天线元件的基础上提供各种优点。
在各个方面中，可以通过本文所讨论先前章节中所描述的组件识别收发机芯片4004的一个或多个部分。为了简明而参照收发机芯片之一(4004.A)标记并且解释这些组件，但各方面包括：经由无线电4000所实现的任何数量(或全部)的收发机芯片4004包括相似地识别的组件。
例如，如图40所示，每个收发机芯片4004可以包括公共数字前端(DFE)4009，其在经由每个收发机芯片4004所实现的任何合适数量的数字收发机片之间共享。在一方面中，DFE 4009也可以促进每个收发机芯片4004和模型4002上的收发机片4010中的每一个之间的通信。例如，DFE 4009可以包括任何合适数量和/或类型的电路和硬件组件，以赋能根据任何合适数量和/或类型的数字通信协议经由通信链路4003的数字数据的双向通信。例如，取决于特定应用或用途，通信链路4003可以支持具有任何合适数据速率的串行和/或并行数字数据通信协议。
为了提供说明性示例，转到图41，示出具有通信链路4103所链接的两个部分4102、4104的示例性双向数字通信链路4100。为了简明，图41所示的组件示出为与特定通信方向关联，但各方面包括：图41所示的每个组件实现一个或多个组件以促进任一方向上的数据通信。例如，可以通过调制解调器4002识别通信链路4100的部分4102，可以通过与每个收发机芯片4004关联的DFE 4009识别而通信链路4100的部分4104，如图40所示。然而，这两个部分4102和4104可以包括与其他部分关联的组件中的每一个，以赋能双向通信。
例如，与每个收发机芯片4004关联的调制解调器4002和/或DFE 4009可以包括与一个或多个编码器和串行到并行转换器(编码器+P2S)、数字到时间转换器(DTC)、一个或多个步进发射机(步进TX)、一个或多个步进接收机(步进RX)、时间到数字转换器(TDC)、一个或多个解码器和串行到并行转换器(解码器+S2P)等关联的电路和/或硬件组件、互连等。在一方面中，可以通过与每个收发机芯片4004关联的链路4003中的一个或多个识别通信链路4003，如图40所示。
在一方面中，通信链路4103根据基于异步时间的协议提供双向数字通信。例如，经由通信链路4103所发送的双向数字通信可以包括总部位于加利福尼亚州圣克拉拉的英特尔公司所开发的串行时间编码协议(STEP)。根据这些方面，通信链路4103支持每符号多个比特以及比传统数字通信协议更窄的通带频谱占用。结果，可以在同一物理介质上实现比将另外是可能的更高的数据速率和更低的能量/比特信号传送。
此外，在各个方面中，可以通过如图40所示的一个或多个组件识别收发机芯片4004的收发机片，图40通过示例而非限制的方式描绘两个收发机片4010.1、4010.2。在一方面中，可以通过如先前章节关于图21-图25所示出并且描述的共享DFE 2102识别共享DFE4009。根据这些方面，可以通过例如也参照图21-图25所示出并且描述的数字收发机片2104.1-2104.N识别经由每个收发机管芯4004所实现的相应收发机片。根据这些方面，可以通过如图21和本文其他地方(例如，图26)所示出并且描述的“数字数据”识别经由链路4003.A，4003.B所携带的数字基带数据，其可以进而通过如上所述的经由通信链路4103所发送的双向数字通信得以识别。
如图40所示，每个收发机片4010可以包括发送链或路径以及接收链或路径，其均包括图40中表示为功能块的若干组件。例如，与每个相应收发机片4010关联的接收链路径可以包括每个收发机片4010的下部中示出的组件。这些组件经由箭头的方向指示经由天线阵列芯片4008.A中的天线元件或元件群组所接收的特定数据流耦合到前端芯片4006.A，并且进而耦合到共享DFE 4009，以当无线电4000在接收模式下进行操作时促进数据处理。
因此，与每个收发机片4010关联的接收链可以包括例如如图40所示的混频器、模数转换器块(ADC)、下采样块(↓N)和数字信号处理块(DSP)。在各个方面中，可以经由一个或多个电路、处理器和/或硬件组件实现接收链内的这些块中的每一个。例如，DSP块和下采样块可以与相同处理器或不同处理器或其部分关联。在一方面中，DSP和下采样块可以表示与形成为与无线电4000的每个相应无线电头关联的每个收发机芯片4004的部分的每个收发机片4010的一个或多个接收链关联的接收DFE片。在一方面中，可以通过例如本文参照图21所示出并且描述的RX片DFE 2122识别该接收DFE片。
并且，关于发送操作模式，与每个收发机片4010关联的发送链可以包括每个收发机片4010的上部中示出的组件。这些组件经由箭头的方向指示共享DFE 4009所生成的数据耦合到前端芯片4006.A，并且进而耦合到天线阵列芯片4008.A，以促进经由天线阵列芯片4008.A中的天线元件或元件群组的特定数据流的数据传输。因此，与每个收发机片4010关联的发送链可以包括例如数字信号处理块(DSP)、数字预失真块(DPD)、相位调制块
和数字功率放大器块(DPA)。
可以经由一个或多个电路、处理器和/或硬件组件实现发送链内的这些块中的每一个。例如，DSP块和DPD块可以与相同的处理器或不同的处理器或其部分关联。在一方面中，DSP和DPD块可以表示与形成为与无线电4000的每个相应无线电头关联的每个收发机芯片4004的部分的每个收发机片4010的发送链关联的发射DFE片。在一方面中，可以通过例如如本文参照图21所示出并且描述的TX片DFE 2110识别该发送DFE片。
再次，每个收发机片4010可以包括图40中为了简明而未示出的附加或替选组件。作为示例，在如图40所示的每个收发机片4010内并未再现与如图22-24所示的数字收发机片2104关联的各种开关和求和块。然而，归因于本文所描述各方面所提供的DFE-每收发机片架构(例如，运作为RX片DFE的DSP块和下采样块以及运作为TX片DFE的DSP和DPD块)，使用数字数据链路赋能系统灵活性，如关于上面所示出并且描述的其他方面所讨论的那样。例如，无线电4000的划分和架构可以促进无线电4000在完全数字波束赋形模式与混合波束赋形模式之间动态地切换，例如，如本文参照图21-图25所示出并且描述的那样。
此外，虽然在图40中为了简明而未示出，但每个前端芯片4006和天线阵列芯片4008可以包括进一步的修改，以对发射机输出进行监控或采样，以经由对与每个特定数字收发机片4010关联的天线的输入获得发射机输出反馈，例如，如本文参照图26-图29所示出并且描述的那样。根据这些方面，每个收发机片4010可以附加地或替代地促进用于每个发送链的灵活数字预失真(DPD)。
根据这些方面，DSP和下采样块可以附加地或替代地表示通过例如本文参照图26-图27所示出并且描述的RX片DFE 2622所识别的接收DFE片。此外，DSP和DPD块可以附加地或替代地表示为通过例如本文参照图26-图27所示出并且描述的TX片DFE 2610所识别的发送DFE片。因此，各方面包括：一个或多个收发机片4010的接收链内的DSP和下采样块向一个或多个收发机片4010的发送链内的DSP和DPD块提供反馈数据，以促进DPD系数在每收发机链的基础上的应用，如关于图26-图29所示出并且描述的那样。再次，这可以包括：与每个收发机片4010关联的接收和发送片DFE结合共享DFE 4009而工作，以提供适当等级的DPD以例如校正非线性和波束偏斜。
此外，与一个或多个相应收发机片4010关联的发送链可以被配置为：提供如本文关于各种FM-RFDAC方面所讨论的倍频、幅度加权、I/Q数据映射、相移等，例如，如参照图11-图20所示出并且描述的那样。
例如，各方面包括：相位调制和数字功率放大器块附加地或替代地表示如本文参照FM-RFDAC 1210所描述的各种电路、硬件组件、处理功能和/或互连，如本文参照图12-图15所示出并且描述的那样。根据这些方面，相位调制和数字功率放大器块可以利用LO块4012所生成的LO信号，如下文进一步讨论的那样。这样做，各方面包括：与形成为每个相应收发机芯片4004的部分的每个收发机链4010关联的相位调制和数字功率放大器块促进每收发机片基础的相移和倍频。
为此，各方面包括：与每个收发机片4010关联的相位调制和数字功率放大器块实现相位选择电路、电容器组、延迟元件、谐振匹配网络等。各方面包括：对于每个收发机片4010，这些组件的实现方式促进低频信号的适当组合，以产生具有用于每个天线元件或元件群组的期望相移的高频信号，以提供期望的波束方向和形状。换言之，各方面包括：每个收发机片4010促进与本文关于极坐标发射机系统中所利用的各种FM-RFDAC方面所讨论的相同功能，例如，参照图11-图15所示出并且描述的那样。根据这些方面，例如，可以通过如图12所示的用于极坐标传输系统的DFE 1206和DTC 1204识别与每个收发机片4010(例如，DSP和DPD块)关联的发送片DFE和/或共享DFE 4009。
而且，各方面包括：每个收发机片4010从图40所示的配置进一步受修改，以根据正交传输系统进行工作。根据这些方面，与每个收发机片4010关联的相位调制和数字功率放大器块可以附加地或替代地与关于如本文参照图16-图20所示出并且描述的U和V FM-RFDAC 1610.1、1610.2的各种电路、硬件组件、处理功能和/或互连关联。根据这些方面，每个收发机片4010可以促进将I/Q数据重新映射到新轴(例如，45度轴)，并且实现相位选择电路、电容器组、延迟元件、谐振匹配网络等。结果，每个收发机片4010可以适当地组合信号以对于每个天线元件或元件组产生具有期望的相移的更高频率的信号，以提供期望的波束方向和形状。换言之，各方面包括：每个收发机片4010促进与本文关于正交发射机系统中所利用的各种U和V FM-RFDAC方面所讨论的相同的功能，例如，如参照图16-图20所示出并且描述的那样。根据这些方面，例如，可以通过如图16所示的用于正交传输系统的DFE 1606识别与每个收发机片4010(例如，DSP和DPD块)关联的发送片DFE和/或共享DFE 4009。
在一方面中，LO块4012可以包括电路和/或硬件组件，以生成每个收发机片4010所利用的一个或多个LO信号。例如，LO块4012可实现例如耦合到LO生成块(LOGEN)的合成频率发生器(例如，数字锁相环)。在一方面中，可以通过LOG单元204.1-204.K中的一个或多个识别经由LO块4012所实现的LOGEN块，如上文参照图2所示出并且描述的那样。因此，各方面包括：LOGEN块实现电路、处理器、互连等，以促进相移和/或加权信号的组合，以(例如，经由DPLL)使用次谐波频率处的初始生成的基准信号生成较高频率LO信号，例如，如本文参照图1-图10所示出并且描述的那样。在一方面中，LOGEN块可以对于与收发机芯片4004关联的每个收发机链4010中所包括的每个接收链生成正交LO信号。该正交LO生成可以包括例如本文参照图7和图8所描述的技术。以此方式，每个收发机片4010可以具备其自己的具有对于该特定接收链和天线而调谐的相位的专用正交LO信号集合。
再次，图40中通过示例的方式示出的用于无线电4000的无线电划分提供作为将无线电收发机片推送到无线电头A和B的结果的若干益处。例如，与图39所示的传统划分相比，这样做赋能更好的系统划分。此外，本章节通篇所描述的无线电划分方面使用低成本PCB迹线或柔性电缆化通过高速数字I/O链路替换高频信号分布(例如，毫米波)RF电缆化。使用该数字I/O还提供许多系统优点。例如，数字I/O赋能以比传统系统更简单的方式根据天线阵列大小、频带的数量和/或距离执行缩放。从设计角度来看，实时控制和同步信号也可以合并到数字I/O链路接口中，如在下一章节中进一步讨论的那样。更进一步地，各方面包括：使用中继器(未示出)，其可以容易地在数字I/O中引入，以增加调制解调器与远程无线电头之间的距离。这对于例如机动应用或需要较长距离的其他高噪声环境可能是特别有用的，因为各方面包括：经由光纤电缆化实现链路4003。
章节VIII-用于数字无线电头的柔性电缆实现方式
本章节内所描述的各方面通常涉及无线电互连，并且更具体地说，涉及消除连接器的无线电互连。
为了支持下一代连接设备和事物，来自调制解调器和RF的毫米波信号需要分布到远程天线阵列，同时仍满足激进的功率、成本和形数要求。当前使用的解决方案关于这些要求尚不达标。
如本文所讨论的那样，传统无线电设计可以实现与收发机互连的若干远程无线电头模块，以促进各种类型的分集方案。图39示出传统无线电头设计的示例，其示出两个分离无线电头模块“A”和“B”。在先前章节中，各方面描述为克服针对这些传统无线电头分布的上述问题。这些方面包括：提供更优化的无线电划分和架构，其中，整个无线电链推到远程无线电头，例如，如参照图40所讨论的那样。因此，在先前章节中参照图40-图41所描述的各方面可以通过调制解调器与无线电头之间的数字链路接口替换RF同轴电缆。
本章节提供关于先前章节中参照图40-图41所描述的这些数字链路的附加细节。然而，本章节通篇描述的方面不限于关于参照图40-图41或本文其他地方所示出并且描述的方面的实现方式。相反，本章节通篇描述的各方面可以适用于可受益于从无线电系统内的一个或多个电缆移除连接器的任何类型的无线电架构或划分。本章节通篇进一步讨论无线电系统内用以提供这些益处的电缆的物理结构以及益处自身。
在无线电头与调制解调器之间使用数字链路(例如，如图40所示的数字链路4003)可能招致电缆化中的过度损耗，特别是当以高数据速率驱动以支持例如毫米波频率通信时。此外，连接器增加设计成本，限制其实现方式，并且需要设计考虑，特别是关于UE设备中的物理约束(例如，连接器可能限制一个或多个维度(例如，厚度)方面的减小)。连接器还增加第三方采用设计的复杂性，因为第三方调制解调器需要与无线头制造商所提供的无线头配合。
本章节中讨论的电缆设计方面允许在各种无线头组件(或整个无线头)与调制解调器之间的数字数据互连，如先前章节中所描述的那样，以利用柔性电缆化，其减少或完全消除对板连接器的需求。这样做，本章节中所描述的电缆方面允许实现多个数字数据差分配对或“通道”，以促进调制解调器与无线头之间的高速数据通信(例如，串行数据通信)。移除连接器也赋能附加差分配对添加到电缆化中，因为连接器的存在招致随所添加的配对的附加损耗。作为所加入的益处，消除难以建模的电缆简化无线电系统的设计和布局。
本文所描述的各方面还赋能更高频率通信，并且多个数字数据配对支持用于不同通信协议的多个同时通信信道。例如，本文所描述的电缆化方面可以携带数字数据以支持与Wi-Fi通信协议(例如，802.11ay)、Wi-Gig、全球导航卫星系统(GNSS)等关联的毫米波频率60GHz带处的通信。因此，本文所描述的各方面促进单个电缆上的信号复用，通过在无线电系统内使用较少数量的电缆以生成较不复杂的解决方案而提供优点。
此外，本章节通篇描述的电缆方面可以实现集成在电缆设计内的各种组件。例如，特定方面包括：电缆具有各种组件(例如，放大器、收发机、天线等)，其直接安装到电缆，以提供有关它们在第三方设备中的放置和使用的附加灵活性。并且，因为本文描述的电缆方面允许无线电组件(例如，天线芯片和RFIC)直接安装到电缆，所以可以实现单个设计内的多于一个的天线阵列的集合。例如，这对于利用多于一个的频带以用于无线通信的应用可以是特别有用的。例如，当设备用于毫米波通信时，一个天线芯片可以安装到被配置为在较低频带(例如，小于7GHz)处进行操作的电缆，而第二天线芯片可以安装到被配置为在更高频带(例如，大于24GHz)处进行操作的电缆。
图42示出根据本公开的一方面的示例性电缆和组件接口。示例电缆和组件接口4200是为了易于解释而提供的，并且可以包括如图42所示的那些附加的、更少的或替选的组件。图42提供示出使用电缆4202的实现方式的附加细节和特定示例的俯视图和侧视图。参照俯视图，电缆和组件接口4200包括电缆4202，其提供至少两个不同的无线电组件块4204和4206之间的数字通信接口。在一方面中，每个无线电组件块4204、4206可以包括一个或多个无线电组件。这些无线电组件可以基于组件的类型、无线电系统架构内的位置和/或与单独无线电组件关联的功能利用电缆4202所提供的连接以与彼此进行通信，与彼此进行交互和/或结合彼此进行工作，如下文进一步讨论的那样。例如，无线电组件块4204内的无线电组件可以使用电缆4202内的互连以提供基于无线电的功能。作为另一示例，无线电组件块4204内的一个或多个无线电组件可使用电缆4202内的互连以与无线电组件块4206内的一个或多个无线电组件进行通信，以提供另一不同的基于无线电的功能。
为了提供说明性示例，电缆4202可以表示如先前章节中关于图40-图41所示出并且描述的多个通信链路4003之一。继续该示例，可以通过调制解调器4002识别无线电组件块4204、4206之一，而可以通过无线电头A或B之一识别无线电组件块4204、4206中的另一个，如图40所示。如以下进一步讨论的那样，各方面包括：电缆4202具有各种层、微孔和/或互连，以支持这些通信以及其他基于无线电的功能，由此消除一个或这两个电缆端部处的连接器。
为此，各方面包括；电缆4202实现为被配置为支持数字通信的任何合适类型的电缆。在一方面中，电缆4202可以实现为具有任何合适数量的层(例如，2-8)的任何合适类型的柔性电缆。例如，电缆4202可以实现为柔性扁平电缆(FFC)、柔性印刷电路(FPC)电缆等。例如，也可以由任何合适类型的材料(例如，液晶聚合物(LCP))制造柔性电缆。此外，各方面包括：电缆4202具有任何合适数量的微孔，其可以堆叠在层4250.1-4250.4之间和/或交错在层4250.1-4250.4之间，以提供层自身之间的互连和/或耦合到电缆4202的各个组件之间的互连。
参照如图42所示的电缆4202的侧视图，电缆4202在该示例中实现为四层柔性电缆，如电缆层4250.1-4250.4中的每一个所指示的那样。再次，本文描述的各方面不限于这些示例，并且取决于特定应用、无线电头的数量、期望的通信通道的数量等，电缆4202可以包括任何合适数量的层。在一方面中，层4250.1-4250.4中的每一个指定用于连接电缆4202的信号层的相应铜层。
根据各个方面，也可以增加层的数量以包括一个或多个电压平面(例如，电压供应)平面和/或(例如，经由未屏蔽的数据线)携带低频数据速率信号。这些低频数据速率信号可以对应于可以按较低数据速率(例如，数字基带数据的速率的十分之一、百分之一等)在外部调制解调器(例如，器件板4280)与RFIC芯片4270之间进行通信的除了数字基带数据之外的数据。这些低频数据速率信号的示例可以包括例如关于无线电操作、控制和/或功能在RFIC 4270与设备调制解调器之间通信的控制信号。在各个方面中，取决于特定应用、数据速率和/或信号类型，对于数字基带数据和低频数据信号的通信所利用的迹线路由和/或通信标准可以彼此相同或不同类型的迹线、通信协议、屏蔽配置等。
其余层4250.1-4250.4(即，并非专用于电压平面或低频信号线的层)中的每一个可以包括被配置为携带高速数字数据信号的路由信号线迹线。在一方面中，对于每个数据通道，这些路由信号线可以包括根据数字差分数据信号传送的双迹线配置。因此，对于每个差分数据信号传送配对，两个物理迹线可以被部署并且路由到层4250.1-4250.4中的一个或多个。由于这些差分数据配对可以携带高速数字数据(例如，数十或数百Gbps的量级上的串行数据通信)，因此各方面还包括：通过“带线”配置中所实现的每个侧的地迹线屏蔽每个差分数据配对。因此，随着附加层添加到无线电系统，附加层4250可以用以支持附加数据通道，特别是给定关于单个层上可以路由的迹线数量的空间限制。
电缆层4250.1-4250.4在图42中为了简明示出为单个层。然而，层4250.1-4250.4中的每一个可以还包括附加子层，以根据需要在层4250之间提供足够的分离和隔离。在一些方面中，可以替代地通过中间层4251.1-4251.3中的一个或多个识别这些子层。例如，层4250.1-4250.4中的每一个可以构成铜(或其他合适的金属)层。并且，如电缆4202的侧视图进一步所示，层4250.1-4250.4中的每一个也可以通过中间层4251.1-4251.3与彼此分离。在一方面中，这些中间层4251.1-4251.3可以包括聚酰亚胺层。附加地或替代地，顶层和底层4250.1、4250.4可以包括覆盖层。中间层4251.1-4251.3可以还包括一个或多个粘合剂层，以将层4250、4251中的每一个结合在一起并且形成均匀且连续的柔性电缆组装4202。
各方面包括：在不使用连接器的情况下，无线电组件安装到电缆4202。为此，取决于特定无线电组件和/或其在电缆4202上的安装位置，可以利用各种类型的耦合部。在图42所示的示例中，例如，可以通过天线阵列管芯或芯片4260(例如，如图40所示的相控阵列管芯或芯片4008的部分)识别无线电组件块4204中所包括的无线电组件之一。天线芯片4260可以包括一个或多个硅层4260.1，在其上部署一个或多个天线元件4260.2。在各个方面中，例如，天线元件4260.2可以包括任何合适大小和/或形状的辐射元件(例如，贴片)。天线芯片4260可以包括形成在多个层上以实现例如相控阵列配置的任何合适数量的天线元件4260.2。在一方面中，天线芯片4260可以经由粘合剂层4261经由底层(在该示例中)4250.4安装到电缆4202。
继续该示例，天线阵列管芯或芯片4260可以结合运作为天线元件4260.2与一个或多个收发机之间的接口的射频集成电路(RFIC)芯片4270工作，如下文进一步讨论的那样。例如，RFIC 4270可以表示利用经由电缆4202的通信以经由天线芯片4260发送和/或接收数据的无线头的各种组件的IC实现方式。例如，可以通过例如收发机芯片4004和/或前端芯片4006中的一个或多个识别RFIC芯片4270，如本文参照图40-图41所示出并且描述的那样。此外，RFIC芯片4270可以包括一个或多个数字通信接口、驱动器等，以赋能经由电缆4202接收、处理和/或发送数字基带数据。
在一方面中，可以使用电缆4202上的适当迹线将RFIC芯片4270结合到电缆4202，以确保将适当的电压电平、控制信号、差分数据配对等耦合到RFIC芯片4270。这种结合可以表示为耦合部4271，其可以包括例如一个或多个焊接头、导电粘合剂接头等。在一方面中，粘合剂层4261可以表示经由电缆4202的天线元件4260.1与RFIC 4270之间的导电或非导电耦合部。例如，如果粘合剂层4261表示非导电粘合剂层，则来自RFIC芯片4270的信号可以(例如，电流式)耦合到粘合剂层4262所表示的接口，以通过互连和电缆4202中的迹线携带信号。然而，信号可以(例如，非电流式)电磁耦合到天线4260.2，而无需粘合剂层4261处的物理电连接(例如，焊接接头)。这些方面例如对于避免对将组件焊接到电缆4202的两侧的需求可以是特别有用的，因为柔性电缆的两侧上的焊接可能是艰巨的任务。该解决方案还提供用于将天线芯片4260安装到电缆4202的低成本且简单的解决方案。
再次，可以根据本文参照图40-图41所讨论的无线电划分和架构实现本文所描述的柔性电缆方面，例如，但不限于这些应用。例如，RFIC芯片4270可以结合天线芯片4260表示与无线电头A和B中的每一个关联的组件和功能，如以上所讨论的那样。在此情况下，可以省略收发机芯片4290，因为其硬件和功能可以合并到RFIC芯片4270中。
然而，在收发机未合并到无线电头架构中的方面中，仍可以利用本文所描述的电缆方面以在不使用连接器的情况下将各种无线电组件耦合到彼此。例如，RFIC 4270可以表示前端芯片，而收发机芯片4290可以表示无线头A和B外部的分离收发机芯片，如图40所示。在此情况下，可以使用电缆4202上的适当迹线将收发机芯片4290结合到电缆4202，以确保将适当的电压电平、控制信号、差分数据配对等耦合到收发机芯片4290。这种结合可以表示为耦合部4291，其可以包括例如一个或多个焊接头、导电粘合剂接头等。
例如，本文所描述的电缆方面还提供关于第三方制造商(例如，UE设备制造商)的灵活性。例如，可以通过各种组件(例如，调制解调器4002)识别器件板4280，例如，在先前章节中关于图40-图41所讨论的那样。因此，如图42所示的器件板4280可以包括调制解调器，其经由电缆4202与无线电头组件进行接口，并且能够在不使用连接器的情况下进行接口。反之，可以使用可以包括例如一个或多个焊接接头、导电粘合剂接头等的耦合部4281将器件板4280耦合到电缆4202处的适当互连。
因此，因为与器件板4280关联的设备不限于特定连接器类型，所以关于无线头对器件板4280的路由、放置和耦合实现更大的灵活性。具体地说，本章节中所描述的电缆4202的使用克服与电缆4202的任一端上的连接器关联的问题，这另外(按连接器可用性的本质)限制可以耦合到远程板的差分数据配对的数量，尤其是当考虑所需的附加信号(例如，控制和电源引脚)时。此外，电缆4202的使用改进RF无线电头(其可以包括或可以不包括参照图40-图41所讨论的收发机)处的耦合。此外，这样做，本文所描述的方面允许在无线头处保留附加增益，因为连接器一般是损耗、天线耦合(反馈)和不稳定的主要来源。
并且，通过将组件直接安装到电缆4202并且消除连接器，附加灵活性引入无线电系统的布局和设计中。例如，图43示出使用电缆互连的无线电组件的示例性实现方式。如图43所示，利用电缆4202以将电源管理IC(PMIC)和收发机芯片4290(Tx/Rx)卸载到外部板4302。该外部板4302经由电缆4202耦合到天线芯片4260和前端芯片4270，如本文参照图42所讨论的那样。这些方面可以是特别有用的，例如，以促进更好的热耗散，因为PMIC芯片和收发机芯片4290可能是设备内的热量生成的显著来源。图43中还展示的是，除了本文所讨论的差分数据配对之外，还可以经由电缆4202耦合其他信号(例如，与PMIC关联的电压和/或控制信号)。
为了提供另一示例，图44示出使用电缆互连的无线电组件的另一示例实现方式。如图44所示，电缆4402还用以将PMIC和收发机芯片(Tx/Rx)卸载到可以通过如图43所示的外部板4302识别的外部板4402。然而，如图44所示的外部板4402耦合到两个分离无线电头。具体地说，外部板4402经由电缆4202.A分离地耦合到无线电头4402.A，并且经由电缆4202.B分离地耦合到无线电头4402.B。在图44所示的示例中，可以通过例如图42所示的无线电组件4204识别无线电头4402.A、4402.B，并且可以通过电缆4202识别电缆4402.A、4402.B中的每一个。作为另一示例，可以通过参照图40-图41在先前章节中示出并且讨论的无线头A和B识别无线电头4402.A、4402.B。在各个方面中，电缆4402.A、4402.B可以相对于彼此具有不同的长度和/或成不同的角度。因此，从第三方设备制造商的观点来看，本文所描述的无连接器电缆方面也可以是有用的，以允许附加设计灵活性，第三方设备制造商可以因此选择在稍后时间执行无线电组件放置，而无需考虑将另外因板载连接器的存在性而引入的物理约束。
示例-I
以下示例属于进一步的方面。
示例1是一种本地振荡器(LO)信号生成器，包括：延迟锁相环(DLL)，被配置为：基于接收到的具有输出信号频率的次谐波频率的输入信号，生成处于次谐波频率的相移信号；和可操作地耦合到所述DLL的相位配置电路，所述相位配置电路被配置为：选择所生成的相移信号的子集，并将所选择的相移信号的子集提供给谐振负载，其中，所述相移信号的子集的选择使所述相移信号的子集中的每个相应子集在经由所述谐振负载组合时进行倍频，以对于所述相移信号的子集中的每个相应子集，生成处于所述输出信号频率的一组正交LO信号之一。
在示例2中，示例1所述的主题，其中，所述DLL包括具有多个延迟元件的受控延迟线，并且其中，与所生成的相移信号关联的单位相移是延迟元件的数量的函数。
在示例3中，示例1-2中一个或多个所述的主题，其中，所述DLL包括具有多个延迟元件的内插延迟线，并且其中，与所生成的相移信号关联的单位相移小于与所述多个延迟元件中的单个延迟元件关联的延迟。
在示例4中，示例1-3中一个或多个所述的主题，其中，所述DLL包括彼此交错的延迟元件的二维矩阵，所述矩阵中的每个节点由两个延迟元件馈送。
在示例5中，示例1-4中一个或多个所述的主题，其中，所述一组正交LO信号是正交差分LO信号。
在示例6中，示例1-5中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
在示例7中，示例1-6中一个或多个所述的主题，其中，所述相移信号的子集的选择使处于所述输出信号频率的所述一组正交LO信号中的每个相对于接收到的输入信号的相位被相移。
示例8是一种本地振荡器(LO)信号生成器，包括：延迟锁相环(DLL)，被配置为：基于接收到的具有输出信号频率的次谐波频率的输入信号，生成处于次谐波频率的相移信号；和可操作地耦合到所述DLL的幅度配置电路，所述幅度配置电路被配置为：控制每个相移信号的幅度，以生成加权的相移信号，所述加权的相移信号耦合到谐振负载，其中，与所述加权的相移信号关联的幅度使所述加权的相移信号中的每个相应相移信号在经由所述谐振负载组合时进行倍频，以对于所述加权的相移信号中的每个相应相移信号，生成处于输出信号频率的一组正交LO信号之一。
在示例9中，示例8所述的主题，其中，所述DLL包括具有多个延迟元件的受控延迟线，并且其中，与所生成的相移信号关联的单位相移是延迟元件的数量的函数。
在示例10中，示例8-9中一个或多个所述的主题，其中，所述DLL包括具有多个延迟元件的内插延迟线，并且其中，与所生成的相移信号关联的单位相移小于与所述多个延迟元件之中的单个延迟元件关联的延迟。
在示例11中，示例8-10中一个或多个所述的主题，其中，所述DLL包括彼此交错的延迟元件的二维矩阵，所述矩阵中的每个节点由两个延迟元件馈送。
在示例12中，示例8-11中一个或多个所述的主题，其中，所述一组正交LO信号是正交差分LO信号。
在示例13中，示例8-12中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
在示例14中，示例8-13中一个或多个所述的主题，其中，与所述加权的相移信号关联的幅度的选择使处于所述输出信号频率的所述一组正交LO信号中的每一个相对于所述接收到的输入信号的相位被相移。
示例15是一种无线设备，包括：多个接收机链；处理电路；和存储器，被配置为存储可执行指令，所述可执行指令在由所述处理电路执行时，使所述多个接收机链中的每个接收机链：基于接收到的具有输出信号频率的次谐波频率的输入信号来生成相移信号，并选择性地将所生成的相移信号的子集提供给谐振负载，其中，选择性地提供所生成的相移信号的子集使所生成的相移信号中的每个相应相移信号在经由所述谐振负载组合时进行倍频，以对于所生成的相移信号中的每个相应相移信号，生成处于所述输出信号频率的一组正交本地振荡器(LO)信号。
在示例16中，示例15所述的主题，其中，所述多个接收机链中的每个接收机链包括相应的LO信号生成单元，所述LO信号生成单元被配置为：生成相位相对于其他接收机链生成的所述一组正交LO信号被偏移了的所述一组正交LO信号。
在示例17中，示例15-16中一个或多个所述的主题，其中，所述多个接收机链中的每个接收机链包括相应的LO信号生成单元，所述LO信号生成单元包括延迟锁相环(DLL)，所述DLL被配置为：接收所述输入信号，并从接收到的处于所述次谐波频率的输入信号生成所述相移信号。
在示例18中，示例15-17中一个或多个所述的主题，其中，所述DLL包括具有多个延迟元件的受控延迟线，并且其中，与用于所述多个接收机链中的每个相应接收机链的所生成的相移信号关联的单位相移是延迟元件的数量的函数。
在示例19中，示例15-18中一个或多个所述的主题，其中，所述DLL包括具有多个延迟元件的内插延迟线，并且其中，与用于所述多个接收机链中的每个相应接收机链的所生成的相移信号关联的单位相移小于与所述多个延迟元件中的单个延迟元件关联的延迟。
在示例20中，示例15-19中一个或多个所述的主题，其中，所述DLL包括彼此交错的延迟元件的二维矩阵，所述矩阵中的每个节点由两个延迟元件馈送。
在示例21中，示例15-20中一个或多个所述的主题，其中，所述多个接收机链中的每个接收机链包括耦合到延迟锁相环(DLL)的相应的相位配置电路，并且其中，所述可执行指令在由所述处理电路执行时，使所述相位配置电路通过将所述DLL生成的相移信号中的所选择的相移信号选择性地耦合到所述谐振负载，来选择性地将所生成的相移信号提供给所述谐振负载。
在示例22中，示例15-21中一个或多个所述的主题，其中，所述多个接收机链中的每个接收机链包括耦合到延迟锁相环(DLL)的相应的相位配置电路，并且其中，所述可执行指令在由所述处理电路执行时，使所述相位配置电路通过选择性地衰减所述DLL生成的一部分相移信号，来选择性地将所生成的相移信号提供给所述谐振负载。
在示例23中，示例15-22中一个或多个所述的主题，其中，所述一组正交LO信号是正交差分LO信号。
在示例24中，示例15-23中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
示例25是一种本地振荡器(LO)信号生成器模块，包括：延迟锁相环(DLL)模块，用于：基于接收到的具有输出信号频率的次谐波频率的输入信号，生成处于次谐波频率的相移信号；和可操作地耦合到所述DLL的相位配置模块，所述相位配置模块选择所生成的相移信号的子集，并将所选择的相移信号的子集提供给谐振负载，其中，所述相移信号的子集的选择使所述相移信号的子集中的每个相应子集在经由所述谐振负载组合时进行倍频，以对于所述相移信号的子集中的每个相应子集，生成处于所述输出信号频率的一组正交LO信号之一。
在示例26中，示例25所述的主题，其中，所述DLL模块包括具有多个延迟元件的受控延迟线，并且其中，与所生成的相移信号关联的单位相移是延迟元件的数量的函数。
在示例27中，示例25-26中一个或多个所述的主题，其中，所述DLL模块包括具有多个延迟元件的内插延迟线，并且其中，与所生成的相移信号关联的单位相移小于与所述多个延迟元件中的单个延迟元件关联的延迟。
在示例28中，示例25-27中一个或多个所述的主题，其中，所述DLL模块包括彼此交错的延迟元件的二维矩阵，所述矩阵中的每个节点由两个延迟元件馈送。
在示例29中，示例25-28中一个或多个所述的主题，其中，所述一组正交LO信号是正交差分LO信号。
在示例30中，示例25-29中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
在示例31中，示例25-30中一个或多个所述的主题，其中，所述相移信号的子集的选择使处于所述输出信号频率的所述一组正交LO信号中的每个相对于接收到的输入信号的相位被相移。
示例32是一种本地振荡器(LO)信号生成器模块，包括：延迟锁相环(DLL)模块，用于：基于接收到的具有输出信号频率的次谐波频率的输入信号，生成处于次谐波频率的相移信号；和可操作地耦合到所述DLL的幅度配置模块，所述幅度配置模块控制每个相移信号的幅度，以生成加权的相移信号，所述加权的相移信号耦合到谐振负载，其中，与所述加权的相移信号关联的幅度使所述加权的相移信号中的每个相应相移信号在经由所述谐振负载组合时进行倍频，以对于所述加权的相移信号中的每个相应相移信号，生成处于输出信号频率的一组正交LO信号之一。
在示例33中，示例32所述的主题，其中，所述DLL模块包括具有多个延迟元件的受控延迟线，并且其中，与所生成的相移信号关联的单位相移是延迟元件的数量的函数。
在示例34中，示例31-32中一个或多个所述的主题，其中，所述DLL模块包括具有多个延迟元件的内插延迟线，并且其中，与所生成的相移信号关联的单位相移小于与所述多个延迟元件之中的单个延迟元件关联的延迟。
在示例35中，示例31-34中一个或多个所述的主题，其中，所述DLL模块包括彼此交错的延迟元件的二维矩阵，所述矩阵中的每个节点由两个延迟元件馈送。
在示例36中，示例31-35中一个或多个所述的主题，其中，所述一组正交LO信号是正交差分LO信号。
在示例37中，示例31-36中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
在示例38中，示例37-37中一个或多个所述的主题，其中，与所述加权的相移信号关联的幅度的选择使处于所述输出信号频率的所述一组正交LO信号中的每一个相对于所述接收到的输入信号的相位被相移。
示例39是一种无线设备模块，包括：多个接收机链模块；处理模块；和存储器模块，用于存储可执行指令，所述可执行指令在由所述处理电路执行时，使所述多个接收机链模块中的每个接收机链模块：基于接收到的具有输出信号频率的次谐波频率的输入信号来生成相移信号，并选择性地将所生成的相移信号的子集提供给谐振负载，其中，选择性地提供所生成的相移信号的子集使所生成的相移信号中的每个相应相移信号在经由所述谐振负载组合时进行倍频，以对于所生成的相移信号中的每个相应相移信号，生成处于所述输出信号频率的一组正交本地振荡器(LO)信号。
在示例40中，示例39所述的主题，其中，所述多个接收机链模块中的每个接收机链模块包括相应的LO信号生成模块，所述LO信号生成模块用于：生成相位相对于其他接收机链生成的所述一组正交LO信号被偏移了的所述一组正交LO信号。
在示例41中，示例39-40中一个或多个所述的主题，其中，所述多个接收机链模块中的每个接收机链模块包括相应的LO信号生成模块，所述LO信号生成模块包括延迟锁相环(DLL)模块，所述DLL模块用于：接收所述输入信号，并从接收到的处于所述次谐波频率的输入信号生成所述相移信号。
在示例42中，示例39-41中一个或多个所述的主题，其中，所述DLL模块包括具有多个延迟元件的受控延迟线，并且其中，与用于所述多个接收机链中的每个相应接收机链的所生成的相移信号关联的单位相移是延迟元件的数量的函数。
在示例43中，示例39-42中一个或多个所述的主题，其中，所述DLL模块包括具有多个延迟元件的内插延迟线，并且其中，与用于所述多个接收机链中的每个相应接收机链的所生成的相移信号关联的单位相移小于与所述多个延迟元件中的单个延迟元件关联的延迟。
在示例44中，示例39-43中一个或多个所述的主题，其中，所述DLL模块包括彼此交错的延迟元件的二维矩阵，所述矩阵中的每个节点由两个延迟元件馈送。
在示例45中，示例39-44中一个或多个所述的主题，其中，所述多个接收机链模块中的每个接收机链模块包括耦合到延迟锁相环(DLL)模块的相应的相位配置模块，并且其中，所述可执行指令在由所述处理模块执行时，使所述相位配置模块通过将所述DLL生成的相移信号中的所选择的相移信号选择性地耦合到所述谐振负载，来选择性地将所生成的相移信号提供给所述谐振负载。
在示例46中，示例39-45中一个或多个所述的主题，其中，所述多个接收机链模块中的每个接收机链模块包括耦合到延迟锁相环(DLL)模块的相应的相位配置模块，并且其中，所述可执行指令在由所述处理模块执行时，使所述相位配置模块通过选择性地衰减所述DLL生成的一部分相移信号，来选择性地将所生成的相移信号提供给所述谐振负载。
在示例47中，示例39-46中一个或多个所述的主题，其中，所述一组正交LO信号是正交差分LO信号。
在示例48中，示例39-47中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
一种如所示和所描述的装置。
一种如所示和所描述的方法。
示例-II
以下示例属于进一步的方面。
示例49是一种倍频射频数模转换器(FM-RFDAC)，包括：相位生成电路，被配置为：接收具有输出信号频率的约数频率的输入信号，并从处于所述约数频率的输入信号生成相移输入信号；和相位选择电路，被配置为：选择性地耦合所述相移输入信号的子集，以将相移输出信号提供给幅度配置电路，其中，所述幅度配置电路被配置为：选择性地加权和组合所述相移输出信号，并将处于所述约数频率的加权和组合的相移输出信号耦合到谐振匹配网络，并且其中，所述相移输入信号的子集的选择使所述加权和组合的相移输出信号经由耦合到所述谐振匹配网络而倍频，以生成所述输出信号频率的输出信号。
在示例50中，示例49所述的主题，其中，所述相位生成电路包括彼此串联耦合的多个延迟元件，其中，在延迟元件的相邻耦合之间的每个节点与所述相移输入信号中的相应一个关联，相移量正比于每个相应的延迟元件引入的延迟时间。
在示例51中，示例49-50中一个或多个所述的主题，还包括：数模转换器(DTC)，被配置为：从馈送到数字前端的基带同相和正交相信号生成与相位调制输出时间对准的输入信号。
在示例52中，示例49-51中一个或多个所述的主题，其中：所述幅度配置电路包括耦合到相应电容器的多个反相器，并且所述幅度配置电路还被配置为：通过将所述多个反相器中的每个反相器的模式控制为开关模式或固定DC模式之一，来生成所述加权和组合的相移输出信号，并且其中，所述幅度配置电路提供的加权是基于耦合到开关操作的反相器的电容器值与耦合到固定DC操作的反相器的电容器值的比率。
在示例53中，示例49-52中一个或多个所述的主题，其中，所述相移输入信号的子集的选择使所述加权和组合的相移输出信号经由耦合到所述谐振匹配网络而相长地相加在所述输入信号的频率的谐波处。
在示例54中，示例49-53中一个或多个所述的主题，其中，所述相移输入信号的子集的选择使所述输出信号相对于所述输入信号的相位被相移。
在示例55中，示例49-54中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
示例56是一种发射机，包括：多个倍频射频数模转换器(FM-RFDAC)，所述多个FM-RFDAC中的每个FM-RFDAC被配置为：接收具有输出信号频率的约数频率的输入信号，并从处于所述约数频率的输入信号生成相移输入信号；选择性地耦合所述相移输入信号的子集，以将相移输出信号提供给幅度配置电路，所述幅度配置电路选择性地加权和组合所述相移输出信号，以生成加权和组合的相移输出信号；以及多个谐振匹配网络，所述多个谐振匹配网络中的每个谐振匹配网络耦合到FM-RFDAC中的相应一个，所述多个谐振匹配网络中的每个耦合到所述加权和组合的相移输出信号中的相应一个，其中，所述多个谐振匹配网络中的每个谐振匹配网络使所述加权和组合的相移输出信号倍频，以生成处于所述输出信号频率的相应输出信号。
在示例57中，示例56所述的主题，其中，所述多个FM-RFDAC中的每个FM-RFDAC包括相位生成电路，用于从所述输入信号生成所述相移输入信号，并且其中，所述相位生成电路包括彼此串联耦合的多个延迟元件，其中，延迟元件的相邻耦合之间的每个节点与所述相移输入信号中的相应一个关联，相移量正比于每个相应延迟元件引入的延迟时间。
在示例58中，示例56-57中一个或多个所述的主题，还包括：数字前端(DFE)前端，被配置为：接收基带同相和正交相信号；和数字-时间转换器(DTC)，被配置为：从所述基带同相和正交相信号生成与相位调制输出时间对准的输入信号。
在示例59中，示例56-58中一个或多个所述的主题，其中，所述DTC包括耦合到数控双点边缘内插器(DCEI2)的多模除法器(MMD)。
在示例60中，示例56-59中一个或多个所述的主题，其中：所述幅度配置电路包括耦合到相应电容器的多个反相器，并且所述幅度配置电路还被配置为：通过将所述多个反相器中的每个反相器的模式控制为开关模式或固定DC模式之一，来生成所述加权和组合的相移输出信号，并且所述相移输出信号的加权基于耦合到开关操作的反相器的电容器值与耦合到固定DC操作的反相器的电容器值的比率。
在示例61中，示例56-60中一个或多个所述的主题，其中，所述相移输入信号的子集的选择使所述加权的和组合的相移输出信号经由耦合到所述多个谐振匹配网络中的每个相应谐振匹配网络而相长地相加在所述输入信号的频率的谐波处。
在示例62中，示例56-61中一个或多个所述的主题，其中，在所述多个FM-RFDAC中的每个FM-RFDAC处的相移输入信号的子集的选择使每个FM-RFDAC生成的输出信号中的每个相应的输出信号相对于所述输入信号的相位被相移。
在示例63中，示例56-62中一个或多个所述的主题，其中，在所述多个FM-RFDAC中的每个FM-RFDAC处的相移输入信号的子集的选择使每个FM-RFDAC生成的输出信号中的每个相应的输出信号相对于彼此被相移。
在示例64中，示例56-63中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
示例65是一种无线设备，包括：多个发送链；处理电路；和存储器，被配置为存储可执行指令，所述可执行指令在由所述处理电路执行时，使所述多个发送链中的每个发送链生成输出信号频率的约数频率的相移输入信号，并选择性地将所生成的相移输入信号的子集提供给谐振匹配网络，其中，所述相移输入信号的子集的选择使所述相移信号的子集在经由所述谐振匹配网络组合时进行倍频，以对于所述多个发送链中的每个相应发送链，生成处于所述输出信号频率的输出信号。
在示例66中，示例65所述的主题，其中，所述多个发送链中的每个包括幅度配置电路，所述幅度配置电路被配置为：选择性地加权和组合所生成的相移输入的子集，以生成加权和组合的相移输出信号，并且其中，所述加权和组合的相移输出信号耦合到所述谐振匹配网络，以对于所述多个发送链中的每个相应发送链，生成处于所述输出信号频率的输出信号。
在示例67中，示例65-66中一个或多个所述的主题，其中：所述幅度配置电路包括耦合到相应电容器的多个反相器，并且所述幅度配置电路还被配置为：通过将所述多个反相器中的每个反相器的模式控制为开关模式或固定DC模式之一，来生成所述加权和组合的相移输出信号，并且所述相移输出信号的加权基于耦合到开关操作的反相器的电容器值与耦合到固定DC操作的反相器的电容器值的比率。
在示例68中，示例65-67中一个或多个所述的主题，其中，所述多个发送链中的每一个包括相位生成电路，用于从所述输入信号生成所述相移输入信号，并且其中，所述相位生成电路包括彼此串联耦合的多个延迟元件，其中，延迟元件的相邻耦合之间的每个节点与所述相移输入信号中的相应一个关联，相移量正比于每个相应延迟元件引入的延迟时间。
在示例69中，示例65-68中一个或多个所述的主题，其中，所述相移输入信号的子集的选择使所述加权和组合的相移输出信号经由耦合到所述谐振匹配网络而相长地相加在所述输入信号的频率的谐波。
在示例70中，示例65-69中一个或多个所述的主题，其中，所述相移输入信号的子集的选择使所述多个发送链中的每个相应发送链相对于所述输入信号的相位被相移。
在示例71中，示例65-70中一个或多个所述的主题，其中，所述相移输入信号的子集的选择使所述多个发送链中的每个相应发送链相对于彼此被相移。
在示例72中，示例65-71中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
示例73是一种倍频射频数模转换器(FM-RFDAC)模块，包括：相位生成模块，用于：接收具有输出信号频率的约数频率的输入信号，并从处于所述约数频率的输入信号生成相移输入信号；和相位选择模块，用于：选择性地耦合所述相移输入信号的子集，以将相移输出信号提供给幅度配置电路，其中，所述幅度配置模块被配置为：选择性地加权和组合所述相移输出信号，并将处于所述约数频率的加权和组合的相移输出信号耦合到谐振匹配网络，并且其中，所述相移输入信号的子集的选择使所述加权和组合的相移输出信号经由耦合到所述谐振匹配网络而倍频，以生成所述输出信号频率的输出信号。
在示例74中，示例73所述的主题，其中，所述相位生成模块包括彼此串联耦合的多个延迟元件，其中，在延迟元件的相邻耦合之间的每个节点与所述相移输入信号中的相应一个关联，相移量正比于每个相应的延迟元件引入的延迟时间。
在示例75中，示例73-74中一个或多个所述的主题，还包括：数模转换器(DTC)模块，用于：从馈送到数字前端的基带同相和正交相信号生成与相位调制输出时间对准的输入信号。
在示例76中，示例73-75中一个或多个所述的主题，其中：所述幅度配置模块包括耦合到相应电容器的多个反相器，并且所述幅度配置模块还通过将所述多个反相器中的每个反相器的模式控制为开关模式或固定DC模式之一，来生成所述加权和组合的相移输出信号，并且其中，所述幅度配置模块提供的加权是基于耦合到开关操作的反相器的电容器值与耦合到固定DC操作的反相器的电容器值的比率。
在示例77中，示例73-76中一个或多个所述的主题，其中，所述相移输入信号的子集的选择使所述加权和组合的相移输出信号经由耦合到所述谐振匹配网络而相长地相加在所述输入信号的频率的谐波处。
在示例78中，示例73-77中一个或多个所述的主题，其中，所述相移输入信号的子集的选择使所述输出信号相对于所述输入信号的相位被相移。
在示例79中，示例73-78中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
示例80是一种发射机，包括：多个倍频射频数模转换器(FM-RFDAC)模块，所述多个FM-RFDAC模块中的每个FM-RFDAC模块：接收具有输出信号频率的约数频率的输入信号，并从处于所述约数频率的输入信号生成相移输入信号；选择性地耦合所述相移输入信号的子集，以将相移输出信号提供给幅度配置模块，所述幅度配置模块选择性地加权和组合所述相移输出信号，以生成加权和组合的相移输出信号；以及多个谐振匹配网络，所述多个谐振匹配网络中的每个谐振匹配网络耦合到FM-RFDAC模块中的相应一个，所述多个谐振匹配网络中的每个耦合到所述加权和组合的相移输出信号中的相应一个，其中，所述多个谐振匹配网络中的每个谐振匹配网络使所述加权和组合的相移输出信号倍频，以生成处于所述输出信号频率的相应输出信号。
在示例81中，示例80所述的主题，其中，所述多个FM-RFDAC模块中的每个FM-RFDAC模块包括相位生成模块，用于从所述输入信号生成所述相移输入信号，并且其中，所述相位生成模块包括彼此串联耦合的多个延迟元件，其中，延迟元件的相邻耦合之间的每个节点与所述相移输入信号中的相应一个关联，相移量正比于每个相应延迟元件引入的延迟时间。
在示例82中，示例80-81中一个或多个所述的主题，还包括：数字前端(DFE)前端模块，用于：接收基带同相和正交相信号；和数字-时间转换器(DTC)模块，用于：从所述基带同相和正交相信号生成与相位调制输出时间对准的输入信号。
在示例83中，示例80-82中一个或多个所述的主题，其中，所述DTC模块包括耦合到数控双点边缘内插器(DCEI2)的多模除法器(MMD)。
在示例84中，示例80-83中一个或多个所述的主题，其中：所述幅度配置模块包括耦合到相应电容器的多个反相器，并且所述幅度配置模块还通过将所述多个反相器中的每个反相器的模式控制为开关模式或固定DC模式之一，来生成所述加权和组合的相移输出信号，并且所述相移输出信号的加权基于耦合到开关操作的反相器的电容器值与耦合到固定DC操作的反相器的电容器值的比率。
在示例85中，示例80-84中一个或多个所述的主题，其中，所述相移输入信号的子集的选择使所述加权的和组合的相移输出信号经由耦合到所述多个谐振匹配网络中的每个相应谐振匹配网络而相长地相加在所述输入信号的频率的谐波处。
在示例86中，示例80-85中一个或多个所述的主题，其中，在所述多个FM-RFDAC模块中的每个FM-RFDAC模块处的相移输入信号的子集的选择使每个FM-RFDAC模块生成的输出信号中的每个相应的输出信号相对于所述输入信号的相位被相移。
在示例87中，示例80-86中一个或多个所述的主题，其中，在所述多个FM-RFDAC模块中的每个FM-RFDAC模块处的相移输入信号的子集的选择使每个FM-RFDAC模块生成的输出信号中的每个相应的输出信号相对于彼此被相移。
在示例88中，示例80-87中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
示例89是一种无线设备模块，包括：多个发送链模块；处理模块；和存储器模块，用于存储可执行指令，所述可执行指令在由所述处理模块执行时，使所述多个发送链模块中的每个发送链模块生成输出信号频率的约数频率的相移输入信号，并选择性地将所生成的相移输入信号的子集提供给谐振匹配网络，其中，所述相移输入信号的子集的选择使所述相移信号的子集在经由所述谐振匹配网络组合时进行倍频，以对于所述多个发送链中的每个相应发送链，生成处于所述输出信号频率的输出信号。
在示例90中，示例89所述的主题，其中，所述多个发送链模块中的每个包括幅度配置模块，所述幅度配置模块用于：选择性地加权和组合所生成的相移输入的子集，以生成加权和组合的相移输出信号，并且其中，所述加权和组合的相移输出信号耦合到所述谐振匹配网络，以对于所述多个发送链中的每个相应发送链，生成处于所述输出信号频率的输出信号。
在示例91中，示例89-90中一个或多个所述的主题，其中：所述幅度配置模块包括耦合到相应电容器的多个反相器，并且所述幅度配置模块还被配置为：通过将所述多个反相器中的每个反相器的模式控制为开关模式或固定DC模式之一，来生成所述加权和组合的相移输出信号，并且所述相移输出信号的加权基于耦合到开关操作的反相器的电容器值与耦合到固定DC操作的反相器的电容器值的比率。
在示例92中，示例89-91中一个或多个所述的主题，其中，所述多个发送链模块中的每一个包括相位生成模块，用于从所述输入信号生成所述相移输入信号，并且其中，所述相位生成模块包括彼此串联耦合的多个延迟元件，其中，延迟元件的相邻耦合之间的每个节点与所述相移输入信号中的相应一个关联，相移量正比于每个相应延迟元件引入的延迟时间。
在示例93中，示例89-92中一个或多个所述的主题，其中，所述相移输入信号的子集的选择使所述加权和组合的相移输出信号经由耦合到所述谐振匹配网络而相长地相加在所述输入信号的频率的谐波。
在示例94中，示例89-93中一个或多个所述的主题，其中，所述相移输入信号的子集的选择使所述多个发送链中的每个相应发送链相对于所述输入信号的相位被相移。
在示例95中，示例89-94中一个或多个所述的主题，其中，所述相移输入信号的子集的选择使所述多个发送链中的每个相应发送链相对于彼此被相移。
在示例96中，示例89-95中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
一种如所示和所描述的装置。
一种如所示和所描述的方法。
示例-III
以下示例属于进一步的方面。
示例97是一种发射机，包括：第一和第二相移电路，每个被配置为：对频率为输出信号频率的约数倍频的输入信号进行相移，以分别提供第一和第二相移输入信号；第一倍频射频数模转换器(FM-RFDAC)，被配置为：从所述第一相移输入信号生成第一组相移信号；和第二FM-RFDAC，被配置为：从所述第二相移输入信号生成第二组相移信号，其中，所述第一组相移信号和所述第二组相移信号中的每一组被加权，以生成处于输出信号频率的输出信号。
在示例98中，示例97所述的主题，其中，所述相移基于同相(I)和正交相(Q)复数数据值的重新映射，从而使得I和Q复数数据值彼此隔开45度，与所述第一相移输入信号和所述第二相移信号关联的相移基于计算出的八分区，并且所述发射机还包括：数字前端，被配置为：在重新映射到45度轴之后，计算同相(I)和正交相(Q)复数数据值所占据的八分区。
在示例99中，示例97-98中一个或多个所述的主题，其中，所述第一相移电路被配置为：通过将所述输入信号相移0度、90度、180度或270度之一，来生成所述第一相移输入信号，并且其中，所述第二相移电路被配置为：通过将所述输入信号相移45度、135度、225度或315度之一，来生成所述第二相移输入信号。
在示例100中，示例97-99中一个或多个所述的主题，其中，所述第一FM-RFDAC和所述第二FM-RFDAC中的每个包括多个幅度控制电路，所述多个幅度控制电路中的每个耦合到相应的电容器，并且所述发射机还包括：数字前端，被配置为：将所述多个幅度控制电路中的每个幅度控制电路的操作模式控制为开关模式或固定DC模式，所述第一组相移信号和所述第二组相移信号的加权基于耦合到以开关模式操作的幅度控制电路的电容器值与耦合到以固定DC模式操作的幅度控制电路的电容器值的比率。
在示例101中，示例97-100中一个或多个所述的主题，其中，所述多个幅度控制电路中的每个是逻辑NAND门。
在示例102中，示例97-101中一个或多个所述的主题，其中，所述逻辑NAND门中的每一个具有耦合到所述第一组相移信号和所述第二组相移信号中的每个相应相移信号的一个输入，以及耦合到具有由所述数字前端控制的逻辑状态的数字控制线的第二输入。
在示例103中，示例97-102中一个或多个所述的主题，还包括：谐振匹配网络，在公共输出节点处耦合到所述第一FM-RFDAC和所述第二FM-RFDAC的每个，其中，应用到所述第一组相移信号和所述第二组相移信号中的每个的权重使所述第一组相移信号和所述第二组相移信号经由耦合到所述谐振匹配网络而相长地相加在所述输入信号的频率的谐波处。
在示例104中，示例97-103中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
在示例105中，示例97-104中一个或多个所述的主题，其中，所述第一FM-RFDAC和所述第二FM-RFDAC均被配置为：使用受控延迟线、内插延迟线或二维延迟线中的一个，分别生成所述第一组相移信号和所述第二组相移信号。
示例106是一种发射机，包括：数字前端，被配置为：在重新映射到45度轴之后，计算数字基带信号同相(I)和正交相(Q)复数数据值占据的八分区；第一倍频射频数模转换器(FM-RFDAC)，被配置为：从第一相移输入信号生成第一组相移输入信号，其中，所述第一相移输入信号是通过基于计算出的八分区，对输入信号应用第一相移而生成的，所述输入信号具有输出信号频率的约数频率；和第二FM-RFDAC，被配置为：从第二相移输入信号生成第二组相移输入信号，所述第二相移输入信号是通过基于计算出的八分区，对所述输入信号应用第二相移而生成的，其中，所述数字前端还被配置为：对所述第一组相移信号和所述第二组相移信号中的每一个加权，以生成处于所述输出信号频率的输出信号。
在示例107中，示例106所述的主题，还包括：第一和第二相移电路，每个被配置为：基于计算出的八分区，对所述输入信号进行相移，以分别提供第一和第二相移输入信号。
在示例108中，示例106-107中一个或多个所述的主题，其中，所述第一相移电路被配置为：根据计算出的八分区，将0度、90度、180度或270度之一的第一相移应用于所述输入信号，并且其中，所述第二相移电路被配置为：根据计算出的八分区，将45度、135度、225度或315度之一的第二相移应用于所述输入信号。
在示例109中，示例106-108中一个或多个所述的主题，其中：第一FM-RFDAC和第二FM-RFDAC中的每一个包括多个幅度控制电路，所述多个幅度控制电路中的每个耦合到相应的电容器，所述数字前端还被配置为：将所述多个幅度控制电路中的每一个的操作模式控制为开关模式或固定DC模式之一，并且所述第一组相移信号和所述第二组相移信号的加权基于耦合到以开关模式操作的幅度控制电路的电容器值与耦合到以固定DC模式操作的幅度控制电路的电容器值的比率。
在示例110中，示例106-109中一个或多个所述的主题，其中，所述多个幅度控制电路中的每个是逻辑NAND门。
在示例111中，示例106-110中一个或多个所述的主题，其中，所述逻辑NAND门中的每一个具有耦合到所述第一组相移信号和所述第二组相移信号中的每个相应相移信号的一个输入，以及耦合到具有由所述数字前端控制的逻辑状态的数字控制线的第二输入。
在示例112中，示例106-111中一个或多个所述的主题，还包括：谐振匹配网络，在公共输出节点处耦合到所述第一FM-RFDAC和所述第二FM-RFDAC的每个，其中，应用于所述第一组相移信号和所述第二组相移信号中的每一个的权重使所述第一组相移信号和所述第二组相移信号经由耦合到所述谐振匹配网络而相长地相加在所述输入信号的频率的谐波处。
在示例113中，示例106-112中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
在示例114中，示例106-113中一个或多个所述的主题，其中，所述第一FM-RFDAC和所述第二FM-RFDAC均被配置为：使用受控延迟线、内插延迟线或二维延迟线中的一个，分别生成所述第一组相移信号和所述第二组相移信号。
示例115是一种无线设备，包括：多个发送链；处理电路；和存储器，被配置为存储可执行指令，所述可执行指令在由所述处理电路执行时，使所述多个发送链中的每个发送链：对频率为输出信号频率的约数频率的输入信号进行相移，以提供第一和第二相移输入信号；从所述第一相移输入信号生成第一组相移信号；从所述第二相移输入信号生成第二组相移信号；和基于所述第一组相移信号和所述第二组相移信号中的每一个的加权组合，生成处于所述输出信号频率的输出信号。
在示例116中，示例115所述的主题，其中：所述相移基于同相(I)和正交相(Q)复数数据值的重新映射，使得I和Q复数数据值彼此隔开45度，并且所述可执行指令在由所述处理电路执行时，使所述多个发送链中的每个发送链计算在被重新映射到45度轴之后，同相(I)和正交相(Q)复数数据值所占据的八分区，并且与所述第一相移输入信号和所述第二相移信号关联的相移是基于计算出的八分区。
在示例117中，示例115-116中一个或多个所述的主题，其中，所述多个发送链中的每个发送链被配置为：通过将所述输入信号相移0度、90度、180度或270度之一，来生成所述第一相移输入信号，并通过将所述输入信号相移45度、135度、225度或315度之一，来生成所述第二相移输入信号。
在示例118中，示例115-117中一个或多个所述的主题，其中，所述多个发送链中的每个发送链包括多个幅度控制电路，所述多个幅度控制电路中的每个耦合到相应的电容器，并且其中，所述可执行指令在由所述处理电路执行时，使所述多个发送链中的每个发送链将所述多个幅度控制电路中的每一个的操作模式控制为开关模式或固定DC模式之一，并且其中，所述第一组相移信号和所述第二组相移信号的加权是基于耦合到以开关模式操作的幅度控制电路的电容器值与耦合到以固定DC模式操作的幅度控制电路的电容器值的比率。
在示例119中，示例115-118中一个或多个所述的主题，其中，在所述多个发送链中的每一个处的所述第一组相移信号与所述第二组相移信号的加权组合使所述多个发送链中的每个相应发送链生成的输出信号相对于彼此被相移。
在示例120中，示例115-119中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
示例121是一种发射机模块，包括：第一和第二相移模块，用于：对频率为输出信号频率的约数倍频的输入信号进行相移，以分别提供第一和第二相移输入信号；第一倍频射频数模转换器(FM-RFDAC)模块，用于：从所述第一相移输入信号生成第一组相移信号；和第二FM-RFDAC模块，用于：从所述第二相移输入信号生成第二组相移信号，其中，所述第一组相移信号和所述第二组相移信号中的每一组被加权，以生成处于输出信号频率的输出信号。
在示例122中，示例121所述的主题，其中，所述相移基于同相(I)和正交相(Q)复数数据值的重新映射，从而使得I和Q复数数据值彼此隔开45度，与所述第一相移输入信号和所述第二相移信号关联的相移基于计算出的八分区，并且所述发射机模块还包括：数字前端模块，用于：在重新映射到45度轴之后，计算同相(I)和正交相(Q)复数数据值所占据的八分区。
在示例123中，示例121-122中一个或多个所述的主题，其中，所述第一相移模块被配置为：通过将所述输入信号相移0度、90度、180度或270度之一，来生成所述第一相移输入信号，并且其中，所述第二相移模块被配置为：通过将所述输入信号相移45度、135度、225度或315度之一，来生成所述第二相移输入信号。
在示例124中，示例121-123中一个或多个所述的主题，其中，所述第一FM-RFDAC模块和所述第二FM-RFDAC模块中的每个包括多个幅度控制模块，所述多个幅度控制模块中的每个耦合到相应的电容器，并且所述发射机模块还包括：数字前端模块，用于：将所述多个幅度控制电路中的每个幅度控制电路的操作模式控制为开关模式或固定DC模式，所述第一组相移信号和所述第二组相移信号的加权基于耦合到以开关模式操作的幅度控制模块的电容器值与耦合到以固定DC模式操作的幅度控制模块的电容器值的比率。
在示例125中，示例121-124中一个或多个所述的主题，其中，所述多个幅度控制模块中的每个是逻辑NAND门。
在示例126中，示例121-125中一个或多个所述的主题，其中，所述逻辑NAND门中的每一个具有耦合到所述第一组相移信号和所述第二组相移信号中的每个相应相移信号的一个输入，以及耦合到具有由所述数字前端模块控制的逻辑状态的数字控制线的第二输入。
在示例127中，示例121-126中一个或多个所述的主题，还包括：谐振匹配网络，在公共输出节点处耦合到所述第一FM-RFDAC模块和所述第二FM-RFDAC模块的每个，其中，应用到所述第一组相移信号和所述第二组相移信号中的每个的权重使所述第一组相移信号和所述第二组相移信号经由耦合到所述谐振匹配网络而相长地相加在所述输入信号的频率的谐波处。
在示例128中，示例121-127中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
在示例129中，示例121-128中一个或多个所述的主题，其中，所述第一FM-RFDAC模块和所述第二FM-RFDAC模块均被配置为：使用受控延迟线、内插延迟线或二维延迟线中的一个，分别生成所述第一组相移信号和所述第二组相移信号。
示例130是一种发射机模块，包括：数字前端模块，用于：在重新映射到45度轴之后，计算数字基带信号同相(I)和正交相(Q)复数数据值占据的八分区；第一倍频射频数模转换器(FM-RFDAC)模块，用于：从第一相移输入信号生成第一组相移输入信号，其中，所述第一相移输入信号是通过基于计算出的八分区，对输入信号应用第一相移而生成的，所述输入信号具有输出信号频率的约数频率；和第二FM-RFDAC模块，用于：从第二相移输入信号生成第二组相移输入信号，所述第二相移输入信号是通过基于计算出的八分区，对所述输入信号应用第二相移而生成的，其中，所述数字前端模块还对所述第一组相移信号和所述第二组相移信号中的每一个加权，以生成处于所述输出信号频率的输出信号。
在示例131中，示例130所述的主题，还包括：第一和第二相移模块，每个被配置为：基于计算出的八分区，对所述输入信号进行相移，以分别提供第一和第二相移输入信号。
在示例132中，示例130-131中一个或多个所述的主题，其中，所述第一相移模块被配置为：根据计算出的八分区，将0度、90度、180度或270度之一的第一相移应用于所述输入信号，并且其中，所述第二相移模块被配置为：根据计算出的八分区，将45度、135度、225度或315度之一的第二相移应用于所述输入信号。
在示例133中，示例130-132中一个或多个所述的主题，其中：第一FM-RFDAC模块和第二FM-RFDAC模块中的每一个包括多个幅度控制模块，所述多个幅度控制模块中的每个耦合到相应的电容器，所述数字前端模块还将所述多个幅度控制电路中的每一个的操作模式控制为开关模式或固定DC模式之一，并且所述第一组相移信号和所述第二组相移信号的加权基于耦合到以开关模式操作的幅度控制模块的电容器值与耦合到以固定DC模式操作的幅度控制模块的电容器值的比率。
在示例134中，示例130-133中一个或多个所述的主题，其中，所述多个幅度控制模块中的每个是逻辑NAND门。
在示例135中，示例130-134中一个或多个所述的主题，其中，所述逻辑NAND门中的每一个具有耦合到所述第一组相移信号和所述第二组相移信号中的每个相应相移信号的一个输入，以及耦合到具有由所述数字前端模块控制的逻辑状态的数字控制线的第二输入。
在示例136中，示例130-135中一个或多个所述的主题，还包括：谐振匹配网络，在公共输出节点处耦合到所述第一FM-RFDAC模块和所述第二FM-RFDAC模块的每个，其中，应用于所述第一组相移信号和所述第二组相移信号中的每一个的权重使所述第一组相移信号和所述第二组相移信号经由耦合到所述谐振匹配网络而相长地相加在所述输入信号的频率的谐波处。
在示例137中，示例130-136中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
在示例138中，示例130-137中一个或多个所述的主题，其中，所述第一FM-RFDAC模块和所述第二FM-RFDAC模块均使用受控延迟线、内插延迟线或二维延迟线中的一个，分别生成所述第一组相移信号和所述第二组相移信号。
示例139是一种无线设备，包括：多个发送链模块；处理模块；和存储器模块，用于存储可执行指令，所述可执行指令在由所述处理模块执行时，使所述多个发送链模块中的每个发送链模块：对频率为输出信号频率的约数频率的输入信号进行相移，以提供第一和第二相移输入信号；从所述第一相移输入信号生成第一组相移信号；从所述第二相移输入信号生成第二组相移信号；和基于所述第一组相移信号和所述第二组相移信号中的每一个的加权组合，生成处于所述输出信号频率的输出信号。
在示例140中，示例139所述的主题，其中：所述相移基于同相(I)和正交相(Q)复数数据值的重新映射，使得I和Q复数数据值彼此隔开45度，并且所述可执行指令在由所述处理模块执行时，使所述多个发送链模块中的每个发送链模块计算在被重新映射到45度轴之后，同相(I)和正交相(Q)复数数据值所占据的八分区，并且与所述第一相移输入信号和所述第二相移信号关联的相移是基于计算出的八分区。
在示例141中，示例139-140中一个或多个所述的主题，其中，所述多个发送链模块中的每个发送链模块被配置为：通过将所述输入信号相移0度、90度、180度或270度之一，来生成所述第一相移输入信号，并通过将所述输入信号相移45度、135度、225度或315度之一，来生成所述第二相移输入信号。
在示例142中，示例139-141中一个或多个所述的主题，其中，所述多个发送链模块中的每个发送链模块包括多个幅度控制模块，所述多个幅度控制模块中的每个耦合到相应的电容器，并且其中，所述可执行指令在由所述处理模块执行时，使所述多个发送链模块中的每个发送链模块将所述多个幅度控制模块中的每一个的操作模式控制为开关模式或固定DC模式之一，并且其中，所述第一组相移信号和所述第二组相移信号的加权是基于耦合到以开关模式操作的幅度控制模块的电容器值与耦合到以固定DC模式操作的幅度控制模块的电容器值的比率。
在示例143中，示例139-142中一个或多个所述的主题，其中，在所述多个发送链模块中的每一个处的所述第一组相移信号与所述第二组相移信号的加权组合使所述多个发送链模块中的每个相应发送链模块生成的输出信号相对于彼此被相移。
在示例144中，示例139-143中一个或多个所述的主题，其中，所述输出信号频率在毫米波频率的范围内。
一种如所示和所描述的装置。
一种如所示和所描述的方法。
示例-IV
以下示例属于进一步的方面。
示例145是一种具有一组数字收发机部分的收发机，所述一组数字收发机部分中的第一数字收发机部分包括：倍频器/移频器电路，被配置为：接收本地振荡器(LO)时钟信号，并对所述LO时钟信号进行倍频，以生成一组正交LO信号；和一组混频器，被配置为：根据所述一组正交LO信号对接收到的数据进行下采样，以提供基带同相(I)和正交相(Q)信号，其中，倍频器/移频器电路还被配置为：选择性地对所述一组正交LO信号进行相移，以使得数字前端(DFE)能够根据模拟或数字波束赋形模式之一处理基带I和Q信号。
在示例146中，示例145所述的主题，其中，所述倍频器/移频器电路还被配置为：对所述一组正交LO信号进行相移，以使得所述DFE能够根据所述模拟波束赋形模式处理基带I和Q信号，而不对所述一组正交LO信号进行相移，以使得所述DFE能够根据数字波束赋形模式处理基带I和Q信号。
在示例147中，示例145-146中一个或多个所述的主题，还包括：I/Q模数和基带滤波器电路，被配置为：基于基带I和Q信号由所述DFE根据模拟波束赋形模式还是数字波束赋形模式进行处理而选择性地启用或禁用。
在示例148中，示例145-147中一个或多个所述的主题，其中，所述I/Q模数和基带滤波器电路被配置为：当所述基带I和Q信号由所述DFE根据所述数字波束赋形模式处理时被启用，并且当所述基带I和Q信号由所述DFE根据模拟波束赋形模式处理时被禁用。
在示例149中，示例145-148中一个或多个所述的主题，还包括：耦合到所述一组混频器的输出的开关组件，所述开关组件被配置为：基于所述基带I和Q信号由所述DFE根据模拟波束赋形模式还是数字波束赋形模式处理，选择性地将所述基带I和Q信号耦合到(i)所述I/Q模数和基带滤波器电路，或(ii)与所述一组数字收发机部分中的第二收发机部分关联的第二组混频器的输出。
在示例150中，示例145-149中一个或多个所述的主题，其中，信号求和电路耦合到与所述第二收发机部分关联的第二组混频器的输出，并且其中，所述开关组件闭合，使得分别与所述第一收发机部分和所述第二收发机部分关联的基带I和Q信号的总和由所述DFE根据模拟波束赋形模式进行处理。
在示例151中，示例145-150中一个或多个所述的主题，其中，所述开关组件打开，使得与所述第一收发机部分关联的基带I和Q信号耦合到所述I/Q模数和基带滤波器电路，并且随后由所述DFE根据数字波束赋形模式进行处理。
在示例152中，示例145-151中一个或多个所述的主题，其中，接收到的数据是根据频率在毫米波频率范围内的信号接收的。
示例153是一种收发机，包括：共享数字前端(DFE)，被配置为：根据模拟波束赋形模式和数字波束赋形模式处理基带同相(I)和正交相(Q)信号；和一组数字收发机部分，所述一组数字收发机部分中的每个数字收发机部分耦合到所述共享DFE，并且包括：倍频器/移频器电路，被配置为：接收本地振荡器(LO)时钟信号，并对所述LO时钟信号进行倍频，以生成一组正交LO信号；和一组混频器，被配置为：根据所述一组正交LO信号对接收到的数据进行下采样，以提供所述基带I和Q信号，其中，与每个数字收发机部分关联的倍频器/移频器电路还被配置为：基于针对特定数字收发机部分的基带I和Q信号由所述共享DFE根据模拟波束赋形模式还是数字波束赋形模式进行处理，选择性地对所述一组正交LO信号进行相移。
在示例154中，示例153所述的主题，其中，与每个数字收发机部分关联的倍频器/移频器电路被配置为：当所述共享DFE根据模拟波束赋形模式处理所述基带I和Q信号时，对所述一组正交LO信号进行相移，并且当所述共享DFE根据数字波束赋形模式处理所述基带I和Q信号时，不对所述一组正交LO信号进行相移。
在示例155中，示例153-154中一个或多个所述的主题，其中，所述一组数字收发机部分中的每个数字收发机部分还包括：I/Q模数和基带滤波器电路，被配置为：基于所述基带I和Q信号由所述共享DFE根据模拟波束赋形模式还是数字波束赋形模式进行处理而被选择性地启用或禁用。
在示例156中，示例153-155中一个或多个所述的主题，其中，与每个数字收发机部分关联的所述I/Q模数和基带滤波器电路被配置为：当所述共享DFE根据数字波束赋形模式处理所述基带I和Q信号时被启用。
在示例157中，示例153-156中一个或多个所述的主题，其中，当所述共享DFE根据模拟波束赋形模式处理所述基带I和Q信号时，禁用与所述数字收发机部分的子集关联的I/Q模数和基带滤波器电路。
在示例158中，示例153-157中一个或多个所述的主题，其中，当所述共享DFE根据模拟波束赋形模式处理所述基带I和Q信号时禁用的所述数字收发机部分的子集中的每个数字收发机部分还包括开关组件，所述开关组件将与所述数字收发机部分的子集中的每个数字收发机部分关联的一组混频器的输出彼此耦合。
在示例159中，示例153-158中一个或多个所述的主题，其中，所述一组数字收发机部分中的每个数字收发机部分还包括信号求和电路，所述信号求和电路耦合到与所述数字收发机部分的子集中的每个数字收发机部分关联的一组混频器的输出，并且其中，当所述共享DFE根据模拟波束赋形模式处理所述基带I和Q信号时，所述信号求和电路将与被禁用的所述数字收发机部分的子集中的每个收发机部分关联的基带I和Q信号的总和提供给所述一组数字收发机部分中的具有启用的I/Q模数和基带滤波器电路的数字收发机部分。
在示例160中，示例153-159中一个或多个所述的主题，其中，接收到的数据是根据频率在毫米波频率范围内的信号接收的。
示例161是一种无线设备，包括：多个收发机链；处理电路；和存储器，被配置为存储可执行指令，所述可执行指令在由所述处理电路执行时，使所述多个收发机链中的每个收发机链：根据模拟波束赋形模式和数字波束赋形模式处理基带同相(I)和正交相(Q)信号；接收本地振荡器(LO)时钟信号，并对所述LO时钟信号进行倍频，以生成一组正交LO信号；根据所述一组正交LO信号对接收到的数据进行下采样，以提供所述基带I和Q信号，其中，所述多个收发机链中的每个收发机链还被配置为：基于针对特定收发机链的所述基带I和Q信号根据模拟波束赋形模式还是数字波束赋形模式进行处理，选择性地对所述一组正交LO信号进行相移。
在示例162中，示例161所述的主题，其中，所述多个收发机链中的每个收发机链还被配置为：当根据模拟波束赋形模式处理所述基带I和Q信号时，对所述一组正交LO信号进行相移，并且当根据数字波束赋形模式处理所述基带I和Q信号时，不对所述一组正交LO信号进行相移。
在示例163中，示例161-162中一个或多个所述的主题，其中，所述多个收发机链中的每个收发机链包括：I/Q模数和基带滤波器电路，被配置为：基于所述基带I和Q信号根据模拟波束赋形模式或数字波束赋形模式进行处理而选择性地启用或禁用。
在示例164中，示例161-163中一个或多个所述的主题，其中，与每个数字收发机链关联的所述I/Q模数和基带滤波器电路被配置为：当所述基带I和Q信号根据数字波束赋形模式进行处理时被启用。
在示例165中，示例161-164中一个或多个所述的主题，其中，当所述基带I和Q信号根据模拟波束赋形模式进行处理时，禁用与所述数字收发机链的子集关联的I/Q模数和基带滤波器电路。
在示例166中，示例161-165中一个或多个所述的主题，其中，接收到的数据是根据频率在毫米波频率范围内的信号接收的。
示例167是一种具有一组数字收发机模块的收发机模块，所述一组数字收发机模块中的第一数字收发机模块包括：倍频器/移频器模块，用于：接收本地振荡器(LO)时钟信号，并对所述LO时钟信号进行倍频，以生成一组正交LO信号；和一组混频器模块，用于：根据所述一组正交LO信号对接收到的数据进行下采样，以提供基带同相(I)和正交相(Q)信号，其中，倍频器/移频器模块选择性地对所述一组正交LO信号进行相移，以使得数字前端(DFE)模块能够根据模拟或数字波束赋形模式之一处理基带I和Q信号。
在示例168中，示例167所述的主题，其中，所述倍频器/移频器模块还对所述一组正交LO信号进行相移，以使得所述DFE模块能够根据所述模拟波束赋形模式处理基带I和Q信号，而不对所述一组正交LO信号进行相移，以使得所述DFE模块能够根据数字波束赋形模式处理基带I和Q信号。
在示例169中，示例167-168中一个或多个所述的主题，还包括：I/Q模数和基带滤波器模块，用于：基于基带I和Q信号由所述DFE模块根据模拟波束赋形模式还是数字波束赋形模式进行处理而选择性地启用或禁用。
在示例170中，示例167-169中一个或多个所述的主题，其中，所述I/Q模数和基带滤波器模块当所述基带I和Q信号由所述DFE模块根据所述数字波束赋形模式处理时被启用，并且当所述基带I和Q信号由所述DFE模块根据模拟波束赋形模式处理时被禁用。
在示例171中，示例167-170中一个或多个所述的主题，还包括：耦合到所述一组混频器模块的输出的开关模块，所述开关模块被配置为：基于所述基带I和Q信号由所述DFE模块根据模拟波束赋形模式还是数字波束赋形模式处理，选择性地将所述基带I和Q信号耦合到(i)所述I/Q模数和基带滤波器模块，或(ii)与所述一组数字收发机模块中的第二收发机模块关联的第二组混频器模块的输出。
在示例172中，示例167-171中一个或多个所述的主题，其中，信号求和电路耦合到与所述第二收发机模块关联的第二组混频器模块的输出，并且其中，所述开关模块闭合，使得分别与所述第一收发机模块和所述第二收发机模块关联的基带I和Q信号的总和由所述DFE模块根据模拟波束赋形模式进行处理。
在示例173中，示例167-172中一个或多个所述的主题，其中，所述开关模块打开，使得与所述第一收发机模块关联的基带I和Q信号耦合到所述I/Q模数和基带滤波器模块，并且随后由所述DFE模块根据数字波束赋形模式进行处理。
在示例174中，示例167-173中一个或多个所述的主题，其中，接收到的数据是根据频率在毫米波频率范围内的信号接收的。
示例175是一种收发机模块，包括：共享数字前端(DFE)模块，被配置为：根据模拟波束赋形模式和数字波束赋形模式处理基带同相(I)和正交相(Q)信号；和一组数字收发机模块，所述一组数字收发机模块中的每个数字收发机模块耦合到所述共享DFE模块，并且包括：倍频器/移频器模块，用于：接收本地振荡器(LO)时钟信号，并对所述LO时钟信号进行倍频，以生成一组正交LO信号；和一组混频器模块，用于：根据所述一组正交LO信号对接收到的数据进行下采样，以提供所述基带I和Q信号，其中，与每个数字收发机模块关联的倍频器/移频器模块还被配置为：基于针对特定数字收发机模块的基带I和Q信号由所述共享DFE模块根据模拟波束赋形模式还是数字波束赋形模式进行处理，选择性地对所述一组正交LO信号进行相移。
在示例176中，示例175所述的主题，其中，与每个数字收发机模块关联的倍频器/移频器模块被配置为：当所述共享DFE模块根据模拟波束赋形模式处理所述基带I和Q信号时，对所述一组正交LO信号进行相移，并且当所述共享DFE模块根据数字波束赋形模式处理所述基带I和Q信号时，不对所述一组正交LO信号进行相移。
在示例177中，示例175-176中一个或多个所述的主题，其中，所述一组数字收发机模块中的每个数字收发机模块还包括：I/Q模数和基带滤波器模块，用于：基于所述基带I和Q信号由所述共享DFE模块根据模拟波束赋形模式还是数字波束赋形模式进行处理而被选择性地启用或禁用。
在示例178中，示例175-177中一个或多个所述的主题，其中，与每个数字收发机模块关联的所述I/Q模数和基带滤波器模块被配置为：当所述共享DFE模块根据数字波束赋形模式处理所述基带I和Q信号时被启用。
在示例179中，示例175-178中一个或多个所述的主题，其中，当所述共享DFE模块根据模拟波束赋形模式处理所述基带I和Q信号时，禁用与所述数字收发机模块的子集关联的I/Q模数和基带滤波器模块。
在示例180中，示例175-179中一个或多个所述的主题，其中，当所述共享DFE模块根据模拟波束赋形模式处理所述基带I和Q信号时禁用的所述数字收发机模块的子集中的每个数字收发机模块还包括开关模块，所述开关模块将与所述数字收发机模块的子集中的每个数字收发机模块关联的一组混频器模块的输出彼此耦合。
在示例181中，示例175-180中一个或多个所述的主题，其中，所述一组数字收发机模块中的每个数字收发机模块还包括信号求和模块，所述信号求和模块耦合到与所述数字收发机模块的子集中的每个数字收发机模块关联的一组混频器模块的输出，并且其中，当所述共享DFE模块根据模拟波束赋形模式处理所述基带I和Q信号时，所述信号求和模块将与被禁用的所述数字收发机模块的子集中的每个收发机模块关联的基带I和Q信号的总和提供给所述一组数字收发机模块中的具有启用的I/Q模数和基带滤波器模块的数字收发机模块。
在示例182中，示例175-181中一个或多个所述的主题，其中，接收到的数据是根据频率在毫米波频率范围内的信号接收的。
示例183是一种无线设备，包括：多个收发机模块；处理模块；和存储器模块，用于存储可执行指令，所述可执行指令在由所述处理模块执行时，使所述多个收发机模块中的每个收发机模块：根据模拟波束赋形模式和数字波束赋形模式处理基带同相(I)和正交相(Q)信号；接收本地振荡器(LO)时钟信号，并对所述LO时钟信号进行倍频，以生成一组正交LO信号；根据所述一组正交LO信号对接收到的数据进行下采样，以提供所述基带I和Q信号，其中，所述多个收发机模块中的每个收发机模块还被配置为：基于针对特定收发机模块的所述基带I和Q信号根据模拟波束赋形模式还是数字波束赋形模式进行处理，选择性地对所述一组正交LO信号进行相移。
在示例184中，示例183所述的主题，其中，所述多个收发机模块中的每个收发机模块还被配置为：当根据模拟波束赋形模式处理所述基带I和Q信号时，对所述一组正交LO信号进行相移，并且当根据数字波束赋形模式处理所述基带I和Q信号时，不对所述一组正交LO信号进行相移。
在示例185中，示例183-184中一个或多个所述的主题，其中，所述多个收发机模块中的每个收发机模块包括：I/Q模数和基带滤波器模块，用于：基于所述基带I和Q信号根据模拟波束赋形模式或数字波束赋形模式进行处理而选择性地启用或禁用。
在示例186中，示例183-185中一个或多个所述的主题，其中，与每个数字收发机模块关联的所述I/Q模数和基带滤波器模块被配置为：当所述基带I和Q信号根据数字波束赋形模式进行处理时被启用。
在示例187中，示例183-186中一个或多个所述的主题，其中，当所述基带I和Q信号根据模拟波束赋形模式进行处理时，禁用与所述数字收发机模块的子集关联的I/Q模数和基带滤波器模块。
在示例188中，示例183-187中一个或多个所述的主题，其中，接收到的数据是根据频率在毫米波频率范围内的信号接收的。
一种如所示和所描述的装置。
一种如所示和所描述的方法。
示例-V
以下示例属于进一步的方面。
示例189是一种具有一组数字收发机部分的收发机，所述一组数字收发机部分中的第一数字收发机部分包括：耦合到天线的发送路径电路，所述发送路径电路被配置为：根据发送信号的数字预失真(DPD)系数，经由所述天线耦合所述发送信号；和接收路径电路，被配置为：测量指示经由所述发送路径电路耦合到所述天线的所述发送信号的输入功率的反馈数据，其中，所述发送路径电路还被配置为：基于所述反馈数据，将所述DPD系数应用于所述发送信号，以校正在所述第一数字收发机部分中存在的非线性。
在示例190中，示例189所述的主题，其中，所述发送路径电路还包括：倍频射频模数转换器(FM-RFDAC)，被配置为：基于所述反馈数据，将所述DPD系数应用于所述发送信号。
在示例191中，示例189-190中一个或多个所述的主题，其中，所述一组数字收发机部分还包括第二数字收发机部分，并且还包括：处理电路，被配置为：将所述第一数字收发机部分的反馈数据与所述第二数字收发机部分的反馈数据进行比较，并计算所述发送路径电路施加以校正分别由所述第一数字收发机部分和所述第二数字收发机部分的反馈数据所指示的、所述第一数字收发机部分与所述第二数字收发机部分之间的非线性失配的DPD系数。
在示例192中，示例189-191中一个或多个所述的主题，还包括：耦合到所述接收路径电路和所述发送路径电路的开关组件，所述开关组件被配置为：选择性地将以下之一耦合到所述接收路径电路：(i)所述天线，或(ii)指示经由所述发送路径电路耦合到所述天线的发送信号的输入功率的采样路径。
在示例193中，示例189-192中一个或多个所述的主题，其中，所述接收路径电路被配置为：与经由所述发送路径电路发送所述发送信号的同时，测量经由所述发送路径电路耦合到所述天线的所述发送信号的输入功率。
在示例194中，示例189-193中一个或多个所述的主题，其中，所述一组数字收发机部分包括第二数字收发机部分，并且其中，所述第一数字收发机部分和所述第二数字收发机部分的发送路径电路均分别包括第一收发机部分数字前端(DFE)和第二收发机部分DFE，并且还包括：共享DFE，耦合到所述第一数字收发机部分和所述第二数字收发机部分中的每一个。
在示例195中，示例189-194中一个或多个所述的主题，还包括：处理器电路，被配置为：识别所述第一数字收发机部分与所述第二数字收发机部分之间的非线性失配的量，并基于非线性失配的量，控制所述第一收发机部分DFE、所述第二收发机部分DFE和所述共享DFE中的哪一个，计算用于所述第一数字收发机部分和所述第二数字收发机部分的发送链的DPD系数。
在示例196中，示例189-195中一个或多个所述的主题，其中，所述发送路径电路还被配置为：经由所述天线发送频率在毫米波频率范围内的发送信号。
示例197是一种收发机，包括：共享数字前端(DFE)；一组数字收发机部分，所述一组数字收发机部分中的每个数字收发机部分耦合到所述共享DFE，并且包括：耦合到天线的发送路径电路，所述发送路径电路包括收发机部分DFE，所述收发机部分DFE被配置为：根据发送信号的数字预失真(DPD)系数，经由所述天线耦合所述发送信号；和接收路径电路，被配置为：测量指示经由所述发送路径电路耦合到所述天线的发送信号的输入功率的反馈数据；和处理器电路，被配置为：对于所述一组数字收发机部分中的每个数字收发机部分，基于测得的反馈数据，控制(i)所述共享DFE，或(ii)所述收发机部分DFE，计算所述DPD系数。
在示例198中，示例197所述的主题，其中，所述处理器电路被配置为：使用测得的反馈数据，识别所述一组数字收发机部分中的每个数字收发机部分之间的失配的量，并且其中，所述DPD系数被计算以校正所述失配。
在示例199中，示例197-198中一个或多个所述的主题，其中，测得的反馈数据所指示的、所述一组数字收发机部分中的每个数字收发机部分之间的失配包括以下一个或多个：因非线性差异而导致的失配、工艺失配、电源和地电位的差异、天线布线不同、天线放置、温度梯度以及天线上的电压驻波比(VSWR)差异。
在示例200中，示例197-199中一个或多个所述的主题，其中，所述发送路径电路还包括：倍频射频模数转换器(FM-RFDAC)，被配置为：基于所述反馈数据，将所述DPD系数应用于所述发送信号。
在示例201中，示例197-200中一个或多个所述的主题，其中，所述一组数字收发机部分中的每个数字收发机部分还包括耦合到所述接收路径电路和所述发送路径电路的开关组件，所述开关组件被配置为：选择性地将以下之一耦合到所述接收路径电路：(i)所述天线，或(ii)指示经由所述发送路径电路耦合到所述天线的发送信号的输入功率的采样路径。
在示例202中，示例197-201中一个或多个所述的主题，其中，所述处理电路还被配置为：识别所述一组数字收发机部分中的所述反馈数据指示彼此的失配小于预定值的数字收发机部分的子集，并且对于所述数字收发机部分的子集，执行所述DPD计算，并禁止所述收发机部分DFE执行DPD计算。
在示例203中，示例197-202中一个或多个所述的主题，其中，所述处理电路还被配置为：对于所述一组数字收发机部分中的每个数字收发机部分，识别非线性的量，并基于所述非线性的量，控制所述共享DFE还是所述收发机部分DFE计算DPD系数。
在示例204中，示例197-203中一个或多个所述的主题，其中，所述发送路径电路还被配置为：经由所述天线发送频率在毫米波频率范围内的发送信号。
示例205是一种无线设备，包括：共享数字前端(DFE)；多个收发机链，所述多个收发机链中的每个收发机链耦合到所述共享DFE；处理器电路；和存储器，被配置为存储可执行指令，所述可执行指令在由所述处理电路执行时，使所述多个收发机链中的每个收发机链：根据发送信号的数字预失真(DPD)系数，经由发送路径通过天线发送所述发送信号；经由接收路径测量指示经由所述发送路径电路耦合到所述天线的发送信号的输入功率的反馈数据；对于所述多个收发机链中的每个收发机链，基于测得的反馈数据，控制(i)所述共享DFE，或(ii)所述多个收发机链中的相应收发机链的收发机部分DFE计算DPD系数。
在示例206中，示例205所述的主题，其中，所述处理器电路被配置为：使用测得的反馈数据，识别所述多个收发机链中的每个收发机链之间的失配的量，并且其中，所述DPD系数被计算以校正所述失配。
在示例207中，示例205-206中一个或多个所述的主题，其中，所述多个收发机链中的每个收发机链之间的失配包括以下一个或多个：因非线性差异而导致的失配、工艺失配、电源和地电位的差异、天线布线不同、天线放置、温度梯度和天线上的电压驻波比(VSWR)差异。
在示例208中，示例205-207中一个或多个所述的主题，其中，所述多个收发机链中的每个收发机链还包括：倍频射频模数转换器(FM-RFDAC)，被配置为：基于所述反馈数据，将所述DPD系数应用于所述发送信号。
在示例209中，示例205-208中一个或多个所述的主题，其中，所述多个收发机链中的每个收发机链还包括耦合到所述接收路径电路和所述发送路径电路的开关组件，所述开关组件被配置为：选择性地将以下之一耦合到所述接收路径电路：(i)所述天线，或(ii)指示经由所述发送路径电路耦合到所述天线的发送信号的输入功率的采样路径。
在示例210中，示例205-209中一个或多个所述的主题，其中，所述处理电路还被配置为：识别所述多个收发机链中的所述反馈数据指示彼此的失配小于预定值的收发机链的子集，并且对于所述收发机链的子集，执行所述DPD计算，并禁止所述收发机部分DFE执行DPD计算。
在示例211中，示例205-210中一个或多个所述的主题，其中，所述处理电路还被配置为：对于所述多个收发机链中的每个收发机链，识别非线性的量，并基于所述非线性的量，控制所述共享DFE还是所述收发机部分DFE计算DPD系数。
在示例212中，示例205-211中一个或多个所述的主题，其中，所述多个收发机链中的每个收发机链的发送路径电路还被配置为：经由所述天线发送频率在毫米波频率范围内的发送信号。
示例213是一种具有一组数字收发机模块的收发机，所述一组数字收发机模块中的第一数字收发机模块包括：耦合到天线的发送路径模块，所述发送路径模块根据发送信号的数字预失真(DPD)系数，经由所述天线耦合所述发送信号；和接收路径模块，用于：测量指示经由所述发送路径模块耦合到所述天线的所述发送信号的输入功率的反馈数据，其中，所述发送路径模块还被配置为：基于所述反馈数据，将所述DPD系数应用于所述发送信号，以校正在所述第一数字收发机模块中存在的非线性。
在示例214中，示例213所述的主题，其中，所述发送路径模块还包括：倍频射频模数转换器(FM-RFDAC)模块，用于：基于所述反馈数据，将所述DPD系数应用于所述发送信号。
在示例215中，示例213-214中一个或多个所述的主题，其中，所述一组数字收发机模块还包括第二数字收发机模块，并且还包括：处理模块，用于：将所述第一数字收发机模块的反馈数据与所述第二数字收发机模块的反馈数据进行比较，并计算所述发送路径模块施加以校正分别由所述第一数字收发机模块和所述第二数字收发机模块的反馈数据所指示的、所述第一数字收发机模块与所述第二数字收发机模块之间的非线性失配的DPD系数。
在示例216中，示例213-215中一个或多个所述的主题，还包括：耦合到所述接收路径模块和所述发送路径模块的开关模块，所述开关模块选择性地将以下之一耦合到所述接收路径模块：(i)所述天线，或(ii)指示经由所述发送路径模块耦合到所述天线的发送信号的输入功率的采样路径模块。
在示例217中，示例213-216中一个或多个所述的主题，其中，所述接收路径模块被配置为：与经由所述发送路径模块发送所述发送信号的同时，测量经由所述发送路径模块耦合到所述天线的所述发送信号的输入功率。
在示例218中，示例213-217中一个或多个所述的主题，其中，所述一组数字收发机模块包括第二数字收发机模块，并且其中，所述第一数字收发机模块和所述第二数字收发机模块的发送路径模块均分别包括第一收发机部分数字前端(DFE)模块和第二收发机部分DFE模块，并且还包括：共享DFE模块，耦合到所述第一数字收发机模块和所述第二数字收发机模块中的每一个。
在示例219中，示例213-218中一个或多个所述的主题，还包括：处理器模块，被配置为：识别所述第一数字收发机模块与所述第二数字收发机模块之间的非线性失配的量，并基于非线性失配的量，控制所述第一收发机部分DFE模块、所述第二收发机部分DFE模块和所述共享DFE模块中的哪一个计算用于所述第一数字收发机模块和所述第二数字收发机模块的发送链的DPD系数。
在示例220中，示例213-219中一个或多个所述的主题，其中，所述发送路径模块还被配置为：经由所述天线发送频率在毫米波频率范围内的发送信号。
示例221是一种收发机，包括：共享数字前端(DFE)模块；一组数字收发机模块，所述一组数字收发机模块中的每个数字收发机模块耦合到所述共享DFE模块，并且包括：耦合到天线模块的发送路径模块，所述发送路径模块包括收发机部分DFE模块，用于：根据发送信号的数字预失真(DPD)系数，经由所述天线模块耦合所述发送信号；和接收路径模块，用于：测量指示经由所述发送路径模块耦合到所述天线模块的发送信号的输入功率的反馈数据；和处理器模块，用于：对于所述一组数字收发机模块中的每个数字收发机模块，基于测得的反馈数据，控制(i)所述共享DFE，或(ii)所述收发机部分DFE模块，计算所述DPD系数。
在示例222中，示例221所述的主题，其中，所述处理器模块使用测得的反馈数据，识别所述一组数字收发机模块中的每个数字收发机模块之间的失配的量，并且其中，所述DPD系数被计算以校正所述失配。
在示例223中，示例221-222中一个或多个所述的主题，其中，测得的反馈数据所指示的、所述一组数字收发机模块中的每个数字收发机模块之间的失配包括以下一个或多个：因非线性差异而导致的失配、工艺失配、电源和地电位的差异、天线布线不同、天线放置、温度梯度以及天线上的电压驻波比(VSWR)差异。
在示例224中，示例221-223中一个或多个所述的主题，其中，所述发送路径模块还包括：倍频射频模数转换器(FM-RFDAC)模块，用于：基于所述反馈数据，将所述DPD系数应用于所述发送信号。
在示例225中，示例221-224中一个或多个所述的主题，其中，所述一组数字收发机模块中的每个数字收发机模块还包括耦合到所述接收路径模块和所述发送路径模块的开关模块，所述开关模块选择性地将以下之一耦合到所述接收路径模块：(i)所述天线模块，或(ii)指示经由所述发送路径模块耦合到所述天线模块的发送信号的输入功率的采样路径模块。
在示例226中，示例221-225中一个或多个所述的主题，其中，所述处理模块还识别所述一组数字收发机模块中的所述反馈数据指示彼此的失配小于预定值的数字收发机模块的子集，并且对于所述数字收发机模块的子集，执行所述DPD计算，并禁止所述收发机分DFE模块执行DPD计算。
在示例227中，示例221-226中一个或多个所述的主题，其中，所述处理模块还对于所述一组数字收发机模块中的每个数字收发机模块，识别非线性的量，并基于所述非线性的量，控制所述共享DFE模块还是所述收发机部分DFE模块计算DPD系数。
在示例228中，示例221-227中一个或多个所述的主题，其中，所述发送路径模块还经由所述天线发送频率在毫米波频率范围内的发送信号。
示例229是一种无线设备模块，包括：共享数字前端(DFE)模块；多个收发机模块，所述多个收发机模块中的每个收发机模块耦合到所述共享DFE模块；处理器模块；和存储器模块，用于存储可执行指令，所述可执行指令在由所述处理模块执行时，使所述多个收发机模块中的每个收发机模块：根据发送信号的数字预失真(DPD)系数，经由发送路径模块通过天线模块发送所述发送信号；经由接收路径测量指示经由所述发送路径模块耦合到所述天线模块的发送信号的输入功率的反馈数据；对于所述多个收发机模块中的每个收发机模块，基于测得的反馈数据，控制(i)所述共享DFE模块，或(ii)所述多个收发机模块中的相应收发机模块的收发机部分DFE模块计算DPD系数。
在示例230中，示例229所述的主题，其中，所述处理器模块使用测得的反馈数据，识别所述多个收发机模块中的每个收发机模块之间的失配的量，并且其中，所述DPD系数被计算以校正所述失配。
在示例231中，示例229-230中一个或多个所述的主题，其中，所述多个收发机模块中的每个收发机模块之间的失配包括以下一个或多个：因非线性差异而导致的失配、工艺失配、电源和地电位的差异、天线布线不同、天线放置、温度梯度和天线上的电压驻波比(VSWR)差异。
在示例232中，示例229-231中一个或多个所述的主题，其中，所述多个收发机模块中的每个收发机模块还包括：倍频射频模数转换器(FM-RFDAC)模块，用于：基于所述反馈数据，将所述DPD系数应用于所述发送信号。
在示例233中，示例229-232中一个或多个所述的主题，其中，所述多个收发机模块中的每个收发机模块还包括耦合到所述接收路径模块和所述发送路径模块的开关模块，所述开关模块选择性地将以下之一耦合到所述接收路径模块：(i)所述天线模块，或(ii)指示经由所述发送路径模块耦合到所述天线模块的发送信号的输入功率的采样路径模块。
在示例234中，示例229-233中一个或多个所述的主题，其中，所述处理模块还识别所述多个收发机模块中的所述反馈数据指示彼此的失配小于预定值的收发机模块的子集，并且对于所述收发机模块的子集，执行所述DPD计算，并禁止所述收发机部分DFE模块执行DPD计算。
在示例235中，示例229-234中一个或多个所述的主题，其中，所述处理模块还对于所述多个收发机模块中的每个收发机模块，识别非线性的量，并基于所述非线性的量，控制所述共享DFE还是所述收发机部分DFE模块计算DPD系数。
在示例236中，示例229-235中一个或多个所述的主题，其中，所述多个收发机模块中的每个收发机模块的发送路径模块还被配置为：经由所述天线模块发送频率在毫米波频率范围内的发送信号。
一种如所示和所描述的装置。
一种如所示和所描述的方法。
示例-VI
以下示例属于进一步的方面。
示例237是一种基于耦合电感器的组件，包括：第一半部分，包括第一金属层，所述第一金属层设置在第二金属层下方以形成堆叠且耦合的传输线，所述第二金属层连接到第一螺旋变压器；和第二半部分，包括连接到第二螺旋变压器的所述第一金属层，其中，所述第一螺旋变压器和所述第二螺旋变压器形成一组耦合的电感器，并且其中，堆叠且耦合的传输线形成等效的分离电容器电路。
在示例238中，示例237所述的主题，其中，所述第一金属层和所述第二金属层与经由互补金属氧化物半导体(CMOS)工艺形成的层关联。
在示例239中，示例237-238中一个或多个所述的主题，其中，所述第一螺旋变压器和所述第二螺旋变压器均具有八边形形状。
在示例240中，示例237-239中一个或多个所述的主题，其中，包括在所述第二半部分中的所述第一金属层还包括设置在其上以形成第二堆叠且耦合的传输线的所述第二金属层。
在示例241中，示例237-240中一个或多个所述的主题，其中，所述第二堆叠且耦合的传输线形成等效的分离电容器电路。
在示例242中，示例237-241中一个或多个所述的主题，其中，所述第一金属层设置在地屏蔽层的顶部，并且其中，所述第一螺旋变压器和所述第二螺旋变压器下方的区域没有所述地屏蔽层。
在示例243中，示例237-242中一个或多个所述的主题，其中，所述第一螺旋变压器和所述第二螺旋变压器均连接到地环，所述地环连接到所述地屏蔽层。
在示例244中，示例237-243中一个或多个所述的主题，其中，所述地环具有八边形形状，并且包括第一地环半部分和第二地环半部分，所述第一地环半部分和所述第二地环半部分均连接到所述地屏蔽层。
在示例245中，示例237-244中一个或多个所述的主题，其中，所述第一螺旋变压器和所述第二螺旋变压器均连接到所述第一地环半部分。
在示例246中，示例237-245中一个或多个所述的主题，其中，所述第一螺旋变压器和所述第二螺旋变压器均连接到地环，所述地环连接到地屏蔽层，并且其中，所述第一螺旋变压器和所述第二螺旋变压器设置在形成于所述地环内部的没有所述地屏蔽层的区域内。
示例247是一种基于耦合电感器的组件，包括：与所述基于耦合电感器的组件的第一半部分关联的第一端口，所述第一端口包括设置在第二金属层下方以形成堆叠且耦合的传输线的第一金属层，所述第二金属层连接到第一螺旋变压器；和与所述基于耦合电感器的组件的第二半部分关联的第二端口，所述第二端口包括连接到所述第二螺旋变压器的第一金属层，其中，所述第一螺旋变压器和所述第二螺旋变压器形成一组耦合电感器，并且其中，所述堆叠且耦合的传输线形成等效的分离电容器电路。
在示例248中，示例247所述的主题，其中，所述第一金属层和所述第二金属层与经由互补金属氧化物半导体(CMOS)工艺形成的层关联。
在示例249中，示例247-248中一个或多个所述的主题，其中，所述第一端口耦合到50欧姆的源，并且其中，所述第二端口耦合到毫米波(mmW)放大器的输入。
在示例250中，示例247-249中一个或多个所述的主题，其中，所述第一端口耦合到50欧姆的负载，并且其中，所述第二端口耦合到毫米波(mmW)放大器的输出。
在示例251中，示例247-250中一个或多个所述的主题，其中，包括在所述第二端口中的所述第一金属层还包括设置在其上以在所述第二端口处形成第二堆叠且耦合的传输线的所述第二金属层。
在示例252中，示例247-251中一个或多个所述的主题，其中：所述基于耦合电感的组件形成三工器电路的一部分，所述第一端口耦合到与射频(RF)头关联的信号，所述信号来自具有不同频率的多个信号，所述多个信号由所述三工器电路组合，并且所述第二端口耦合到所述三工器电路的输出。
在示例253中，示例247-253中一个或多个所述的主题，其中，所述基于耦合电感器的组件在所述第一端口与所述第二端口之间形成带通滤波器，所述带通滤波器具有根据所述信号的频率的滤波器响应。
在示例254中，示例247-253中一个或多个所述的主题，其中，所述第一螺旋变压器和所述第二螺旋变压器均具有八边形形状。
在示例255中，示例247-254中一个或多个所述的主题，其中，所述第二堆叠且耦合的传输线形成等效的分离电容器电路。
在示例256中，示例247-255中一个或多个所述的主题，其中，所述第一金属层设置在地屏蔽层的顶部，并且其中，所述第一螺旋变压器与所述第二螺旋变压器下方的区域没有所述地屏蔽层。
示例257是一种基于耦合电感器的组件，包括：第一半部分，包括第一金属层模块，所述第一金属层模块设置在第二金属层模块下方以形成堆叠且耦合的传输线模块，所述第二金属层模块连接到第一螺旋变压器模块；和第二半部分，包括连接到第二螺旋变压器模块的所述第一金属层模块，其中，所述第一螺旋变压器模块和所述第二螺旋变压器模块形成一组耦合的电感器，并且其中，堆叠且耦合的传输线形成等效的分离电容器电路。
在示例258中，示例257所述的主题，其中，所述第一金属层模块和所述第二金属层模块与经由互补金属氧化物半导体(CMOS)工艺形成的层关联。
在示例259中，示例257-258中一个或多个所述的主题，其中，所述第一螺旋变压器模块和所述第二螺旋变压器模块均具有八边形形状。
在示例260中，示例257-259中一个或多个所述的主题，其中，包括在所述第二半部分中的所述第一金属层模块还包括设置在其上以形成第二堆叠且耦合的传输线的所述第二金属层模块。
在示例261中，示例257-260中一个或多个所述的主题，其中，所述第二堆叠且耦合的传输线形成等效的分离电容器电路。
在示例262中，示例257-261中一个或多个所述的主题，其中，所述第一金属层模块设置在地屏蔽层的顶部，并且其中，所述第一螺旋变压器模块和所述第二螺旋变压器模块下方的区域没有所述地屏蔽层。
在示例263中，示例257-262中一个或多个所述的主题，其中，所述第一螺旋变压器模块和所述第二螺旋变压器模块均连接到地环，所述地环连接到所述地屏蔽层。
在示例264中，示例257-263中一个或多个所述的主题，其中，所述地环具有八边形形状，并且包括第一地环半部分和第二地环半部分，所述第一地环半部分和所述第二地环半部分均连接到所述地屏蔽层。
在示例265中，示例257-264中一个或多个所述的主题，其中，所述第一螺旋变压器模块和所述第二螺旋变压器模块均连接到所述第一地环半部分。
在示例266中，示例257-265中一个或多个所述的主题，其中，所述第一螺旋变压器模块和所述第二螺旋变压器模块均连接到地环，所述地环连接到地屏蔽层，并且其中，所述第一螺旋变压器模块和所述第二螺旋变压器模块设置在形成于所述地环内部的没有所述地屏蔽层的区域内。
示例267是一种基于耦合电感器的组件，包括：与所述基于耦合电感器的组件的第一半部分关联的第一端口模块，所述第一端口模块包括设置在第二金属层模块下方以形成堆叠且耦合的传输线的第一金属层模块，所述第二金属层模块连接到第一螺旋变压器模块；和与所述基于耦合电感器的组件的第二半部分关联的第二端口模块，所述第二端口模块包括连接到所述第二螺旋变压器模块的第一金属层模块，其中，所述第一螺旋变压器模块和所述第二螺旋变压器模块形成一组耦合电感器，并且其中，所述堆叠且耦合的传输线形成等效的分离电容器电路。
在示例268中，示例267所述的主题，其中，所述第一金属层模块和所述第二金属层模块与经由互补金属氧化物半导体(CMOS)工艺形成的层关联。
在示例269中，示例267-268中一个或多个所述的主题，其中，所述第一端口模块耦合到50欧姆的源，并且其中，所述第二端口模块耦合到毫米波(mmW)放大器的输入。
在示例270中，示例267-269中一个或多个所述的主题，其中，所述第一端口模块耦合到50欧姆的负载，并且其中，所述第二端口模块耦合到毫米波(mmW)放大器的输出。
在示例271中，示例267-270中一个或多个所述的主题，其中，包括在所述第二端口模块中的所述第一金属层模块还包括设置在其上以在所述第二端口模块处形成第二堆叠且耦合的传输线的所述第二金属层模块。
在示例272中，示例267-271中一个或多个所述的主题，其中：所述基于耦合电感的组件形成三工器模块的一部分，所述第一端口模块耦合到与射频(RF)头关联的信号，所述信号来自具有不同频率的多个信号，所述多个信号由所述三工器模块组合，并且所述第二端口模块耦合到所述三工器模块的输出。
在示例273中，示例267-272中一个或多个所述的主题，其中，所述基于耦合电感器的组件在所述第一端口模块与所述第二端口模块之间形成带通滤波器，所述带通滤波器具有根据所述信号的频率的滤波器响应。
在示例274中，示例267-273中一个或多个所述的主题，其中，所述第一螺旋变压器模块和所述第二螺旋变压器模块均具有八边形形状。
在示例275中，示例267-274中一个或多个所述的主题，其中，所述第二堆叠且耦合的传输线形成等效的分离电容器电路。
在示例276中，示例267-275中一个或多个所述的主题，其中，所述第一金属层模块设置在地屏蔽层的顶部，并且其中，所述第一螺旋变压器模块与所述第二螺旋变压器模块下方的区域没有所述地屏蔽层。
一种如所示和所描述的装置。
一种如所示和所描述的方法。
示例-VII
以下示例属于进一步的方面。
示例277是一种无线电头，包括：收发机管芯，包括至少一个收发机链；前端管芯，耦合到所述至少一个收发机链；和天线阵列管芯，耦合到所述前端管芯，其中，所述至少一个收发机链被配置为：与所述前端管芯和所述天线阵列管芯一起，基于与所述无线头外部的调制解调器的数字数据通信，促进与设备的无线数据通信。
在示例278中，示例277所述的主题，其中，所述收发机管芯经由数字电缆耦合到所述调制解调器，所述数字电缆包括柔性扁平电缆(FFC)或柔性印刷电路(FPC)电缆之一。
在示例279中，示例277-278中一个或多个所述的主题，其中，所述收发机管芯还包括多个收发机链和公共数字前端，所述公共数字前端被配置为：促进与所述调制解调器和所述多个收发机链中的每一个的数字数据通信。
在示例280中，示例277-279中一个或多个所述的主题，其中，所述至少一个收发机链与所述调制解调器之间的数字数据通信是根据串行数字接口。
在示例281中，示例277-280中一个或多个所述的主题，其中，所述天线阵列管芯包括多个天线元件，并且其中，所述多个收发机链中的每个收发机链耦合到所述多个天线元件中的相应一个。
在示例282中，示例277-281中一个或多个所述的主题，其中，所述多个收发机链中的每一个被配置为：基于经由所述公共数字前端接收的数字数据，向所述多个天线元件中的每个天线元件提供具有幅度和信号加权的信号。
在示例283中，示例277-282中一个或多个所述的主题，其中，所述多个收发机链中的每一个包括接收链和发送链，其中，每个发送链和接收链包括耦合到所述公共数字前端的收发机数字前端。
在示例284中，示例277-283中一个或多个所述的主题，其中，所述收发机管芯还包括多个收发机链，并且还包括：本地振荡器(LO)电路，被配置为生成正交LO信号，并且其中，所述多个收发机链中的每一个利用由所述LO电路生成的一组单独的正交LO信号。
示例285是一种无线电头，包括：收发机管芯，包括多个收发机链；前端管芯，耦合到多个收发机链中的每一个；和多个天线元件，所述多个天线元件中的每个天线元件经由所述前端管芯耦合到所述多个收发机链中的每个相应收发机链，其中，所述多个收发机链中的每一个被配置为：与所述前端管芯和所述多个天线元件一起，基于与所述无线电头外部的调制解调器的数字数据通信，促进与设备的无线数据通信。
在示例286中，示例285所述的主题，其中，所述多个收发机链中的每一个经由数字电缆耦合到所述调制解调器，所述数字电缆包括柔性扁平电缆(FFC)或柔性印刷电路(FPC)电缆之一。
在示例287中，示例285-286中一个或多个所述的主题，其中，所述收发机管芯还包括公共数字前端，所述公共数字前端被配置为：促进与所述调制解调器和所述多个收发机链中的每一个的数字数据通信。
在示例288中，示例285-287中一个或多个所述的主题，其中，所述多个收发机链中的每一个与所述调制解调器之间的数字数据通信是根据串行数字接口。
在示例289中，示例285-288中一个或多个所述的主题，其中，所述多个收发机链中的每一个被配置为：基于经由所述公共数字前端接收的数字数据，向所述多个天线元件中的每个相应天线元件提供具有幅度和信号加权的信号。
在示例290中，示例285-289中一个或多个所述的主题，其中，所述多个收发机链中的每一个包括接收链和发送链，其中，每个发送链和接收链包括耦合到所述公共数字前端的收发机数字前端。
在示例291中，示例285-290中一个或多个所述的主题，其中，所述收发机管芯还包括被配置为生成正交LO信号的本地振荡器(LO)电路，并且其中，所述多个收发机链中的每一个利用由所述LO电路生成的一组单独的正交LO信号。
在示例292中，示例285-291中一个或多个所述的主题，其中，与所述设备的无线数据通信是根据包括毫米波(mm-wave)频率的频率范围。
示例293是一种无线电，包括：无线电头，包括：至少一个收发机链；前端管芯，耦合到所述至少一个收发机链；和天线阵列管芯，耦合到所述前端管芯；和无线电头外部的调制解调器，所述调制解调器经由数字通信链路耦合到所述无线电头，其中，所述至少一个收发机链被配置为：与所述前端管芯和所述天线阵列管芯一起，基于经由所述数字通信链路的与所述调制解调器的数字数据通信，与设备无线通信。
在示例294中，示例293所述的主题，其中，数字通信链路包括柔性扁平电缆(FFC)或柔性印刷电路(FPC)电缆之一。
在示例295中，示例293-294中一个或多个所述的主题，其中，所述收发机管芯还包括多个收发机链和公共数字前端，所述公共数字前端被配置为：促进与所述调制解调器和所述多个收发机链中的每个收发机链的数字数据通信。
在示例296中，示例293-295中一个或多个所述的主题，其中，所述至少一个收发机链与所述外部调制解调器之间的数字数据通信是根据串行数字接口。
在示例297中，示例293-296中一个或多个所述的主题，其中，所述天线阵列管芯包括多个天线元件，并且其中，所述多个收发机链中的每个收发机链耦合到所述多个天线元件中的相应一个。
在示例298中，示例293-297中一个或多个所述的主题，其中，所述多个收发机链中的每一个被配置为：基于经由所述公共数字前端接收的数字数据，向所述多个天线元件中的每个天线元件提供具有幅度和信号加权的信号。
在示例299中，示例293-298中一个或多个所述的主题，其中，所述多个收发机链中的每一个包括接收链和发送链，其中，每个发送链和接收链包括耦合到所述公共数字前端的收发机数字前端。
在示例300中，示例293-299中一个或多个所述的主题，其中，所述收发机管芯还包括多个收发机链，并且还包括：本地振荡器(LO)电路，被配置为生成正交LO信号，并且其中，所述多个收发机链中的每一个利用由所述LO电路生成的一组单独的正交LO信号。
示例301是一种无线电头，包括：收发机模块，包括至少一个收发机链模块；前端模块，耦合到所述至少一个收发机链模块；和天线阵列模块，耦合到所述前端模块，其中，所述至少一个收发机链模块被配置为：与所述前端模块和所述天线阵列模块一起，基于与所述无线头外部的调制解调器的数字数据通信，促进与设备的无线数据通信。
在示例302中，示例301所述的主题，其中，所述收发机模块经由数字电缆耦合到所述调制解调器，所述数字电缆包括柔性扁平电缆(FFC)或柔性印刷电路(FPC)电缆之一。
在示例303中，示例301-302中一个或多个所述的主题，其中，所述收发机模块还包括多个收发机链模块和公共数字前端模块，所述公共数字前端模块促进与所述调制解调器和所述多个收发机链模块中的每一个的数字数据通信。
在示例304中，示例301-303中一个或多个所述的主题，其中，所述至少一个收发机链模块与所述调制解调器之间的数字数据通信是根据串行数字接口。
在示例305中，示例301-304中一个或多个所述的主题，其中，所述天线阵列模块包括多个天线元件，并且其中，所述多个收发机链模块中的每个收发机链模块耦合到所述多个天线元件中的相应一个。
在示例306中，示例301-305中一个或多个所述的主题，其中，所述多个收发机链模块中的每一个基于经由所述公共数字前端模块接收的数字数据，向所述多个天线元件中的每个天线元件提供具有幅度和信号加权的信号。
在示例307中，示例301-306中一个或多个所述的主题，其中，所述多个收发机链模块中的每一个包括接收链模块和发送链模块，其中，每个发送链模块和接收链模块包括耦合到所述公共数字前端模块的收发机数字前端模块。
在示例308中，示例301-307中一个或多个所述的主题，其中，所述收发机模块还包括多个收发机链模块，并且还包括：本地振荡器(LO)模块，用于生成正交LO信号，并且其中，所述多个收发机链模块中的每一个利用由所述LO模块生成的一组单独的正交LO信号。
示例309是一种无线电头，包括：收发机模块，包括多个收发机链模块；前端模块，耦合到多个收发机模块中的每一个；和多个天线元件，所述多个天线元件中的每个天线元件经由所述前端模块耦合到所述多个收发机链模块中的每个相应收发机链模块，其中，所述多个收发机链模块中的每一个被配置为：与所述前端模块和所述多个天线元件一起，基于与所述无线电头外部的调制解调器的数字数据通信，促进与设备的无线数据通信。
在示例310中，示例309所述的主题，其中，所述多个收发机链模块中的每一个经由数字电缆耦合到所述调制解调器，所述数字电缆包括柔性扁平电缆(FFC)或柔性印刷电路(FPC)电缆之一。
在示例311中，示例309-310中一个或多个所述的主题，其中，所述收发机模块还包括公共数字前端模块，所述公共数字前端模块促进与所述调制解调器和所述多个收发机链模块中的每一个的数字数据通信。
在示例312中，示例309-311中一个或多个所述的主题，其中，所述多个收发机链模块中的每一个与所述调制解调器之间的数字数据通信是根据串行数字接口。
在示例313中，示例309-312中一个或多个所述的主题，其中，所述多个收发机链模块中的每一个基于经由所述公共数字前端模块接收的数字数据，向所述多个天线元件中的每个相应天线元件提供具有幅度和信号加权的信号。
在示例314中，示例309-313中一个或多个所述的主题，其中，所述多个收发机链模块中的每一个包括接收链模块和发送链模块，其中，每个发送链模块和接收链模块包括耦合到所述公共数字前端模块的收发机数字前端模块。
在示例315中，示例309-314中一个或多个所述的主题，其中，所述收发机模块还包括用于生成正交LO信号的本地振荡器(LO)模块，并且其中，所述多个收发机链模块中的每一个利用由所述LO模块生成的一组单独的正交LO信号。
在示例316中，示例309-315中一个或多个所述的主题，其中，与所述设备的无线数据通信是根据包括毫米波(mm-wave)频率的频率范围。
示例317是一种无线电，包括：无线电头模块，包括：至少一个收发机链模块；前端模块，耦合到所述至少一个收发机链模块；和天线阵列模块，耦合到所述前端模块；和无线电头模块外部的调制解调器，所述调制解调器经由数字通信链路耦合到所述无线电头模块，其中，所述至少一个收发机链与所述前端模块和所述天线阵列模块一起，基于经由所述数字通信链路的与所述调制解调器的数字数据通信，与设备无线通信。
在示例318中，示例317所述的主题，其中，数字通信链路包括柔性扁平电缆(FFC)或柔性印刷电路(FPC)电缆之一。
在示例319中，示例317-318中一个或多个所述的主题，其中，所述收发机模块还包括多个收发机链模块和公共数字前端模块，所述公共数字前端模块被配置为：促进与所述调制解调器和所述多个收发机链模块中的每个收发机链模块的数字数据通信。
在示例320中，示例317-319中一个或多个所述的主题，其中，所述至少一个收发机链模块与所述外部调制解调器之间的数字数据通信是根据串行数字接口。
在示例321中，示例317-320中一个或多个所述的主题，其中，所述天线阵列模块包括多个天线元件，并且其中，所述多个收发机链模块中的每个收发机链模块耦合到所述多个天线元件中的相应一个。
在示例322中，示例317-321中一个或多个所述的主题，其中，所述多个收发机链模块中的每一个基于经由所述公共数字前端模块接收的数字数据，向所述多个天线元件中的每个天线元件提供具有幅度和信号加权的信号。
在示例323中，示例317-322中一个或多个所述的主题，其中，所述多个收发机链模块中的每一个包括接收链模块和发送链模块，其中，每个发送链模块和接收链模块包括耦合到所述公共数字前端模块的收发机数字前端模块。
在示例324中，示例317-323中一个或多个所述的主题，其中，所述收发机模块还包括多个收发机链模块，并且还包括：本地振荡器(LO)模块，用于生成正交LO信号，并且其中，所述多个收发机链模块中的每一个利用由所述LO模块生成的一组单独的正交LO信号。
一种如所示和所描述的装置。
一种如所示和所描述的方法。
示例-VIII
以下示例属于进一步的方面。
示例325是一种电缆，包括：柔性电缆；天线阵列管芯，耦合到所述柔性电缆的第一侧；和射频集成电路(RFIC)，耦合到所述柔性电缆的第二侧，所述第一侧和所述第二侧在所述柔性电缆的相对两侧，并且其中，所述RFIC经由所述柔性电缆耦合到所述天线阵列管芯。
在示例326中，示例325所述的主题，其中，所述RFIC包括形成无线电头的一部分的前端和收发机。
在示例327中，示例325-326中一个或多个所述的主题，其中，所述柔性电缆包括被配置为支持数字差分数据信号传送的一个或多个金属迹线。
在示例328中，示例325-327中一个或多个所述的主题，其中，所述柔性电缆被配置为：根据数字差分数据信号传送协议，使用所述一个或多个金属迹线在所述RFIC与调制解调器之间串行通信数字基带数据。
在示例329中，示例325-328中一个或多个所述的主题，其中，所述柔性电缆被配置为：使得能够根据第一数据速率，在所述RFIC与所述调制解调器之间进行数字基带数据的串行通信，并且其中，所述柔性电缆还包括一个或多个附加金属迹线，所述附加金属迹线被配置为：使得能够根据小于所述第一数据速率的第二数据速率，进行一个或多个控制信号的通信。
在示例330中，示例325-329中一个或多个所述的主题，其中，所述调制解调器与远端设备板关联，并且其中，所述RFIC、所述天线阵列管芯和所述设备经由所述柔性电缆彼此直接耦合，而不使用电缆连接器。
在示例331中，示例325-330中一个或多个所述的主题，其中，所述天线阵列管芯经由非导电粘合剂耦合到所述柔性电缆的第一侧，使得在所述天线阵列管芯与所述柔性电缆之间形成无电流电磁耦合。
在示例332中，示例325-331中一个或多个所述的主题，其中，所述RFIC经由所述柔性电缆以电流方式耦合到在所述天线阵列管芯与所述柔性电缆之间形成的所述无电流电磁耦合的一侧。
在示例333中，示例325-332中一个或多个所述的主题，其中，所述柔性电缆包括多个层，其中，所述多个层中的至少一个层与电压供给平面关联。
在示例334中，示例325-333中一个或多个所述的主题，其中，所述柔性电缆由多层的液晶聚合物(LCP)组成，并且包括微孔。
示例335是一种电缆，包括：柔性电缆；天线阵列管芯；和射频集成电路(RFIC)，其中，所述柔性电缆包括多个层，其部分与微孔互连，并且其中，所述微孔用于将所述天线阵列管芯的部分跨所述柔性电缆的多个层耦合到所述RFIC的部分。
在示例336中，示例335所述的主题，其中，所述天线阵列管芯耦合到所述柔性电缆的第一侧，并且其中，所述RFIC耦合到柔性电缆的第二侧，所述第一侧和所述第二侧是所述柔性电缆的相对两侧。
在示例337中，示例335-336中一个或多个所述的主题，其中，所述RFIC包括形成无线电头的一部分的前端和收发机。
在示例338中，示例335-337中一个或多个所述的主题，其中，所述柔性电缆包括被配置为支持数字差分数据信号传送的一个或多个金属迹线。
在示例339中，示例335-338中一个或多个所述的主题，其中，所述柔性电缆被配置为：根据数字差分数据信号传送协议，使用所述一个或多个金属迹线在所述RFIC与调制解调器之间串行通信数字基带数据。
在示例340中，示例335-339中一个或多个所述的主题，其中，所述柔性电缆被配置为：使得能够根据第一数据速率，在所述RFIC与所述调制解调器之间进行数字基带数据的串行通信，其中，所述柔性电缆还包括一个或多个附加金属迹线，所述附加金属迹线被配置为：使得能够根据小于所述第一数据速率的第二数据速率，进行一个或多个控制信号的通信。
在示例341中，示例335-340中一个或多个所述的主题，其中，所述调制解调器与远端设备板关联，并且其中，所述RFIC、所述天线阵列管芯和所述设备板经由所述柔性电缆彼此直接耦合，而不使用电缆连接器。
在示例342中，示例335-341中一个或多个所述的主题，其中，所述天线阵列管芯经由非导电粘合剂耦合到所述柔性电缆的第一侧，使得在所述天线阵列管芯与所述柔性电缆之间形成无电流电磁耦合，并且其中，所述RFIC经由所述柔性电缆以电流方式耦合到在所述天线阵列管芯与所述柔性电缆之间形成的无电流电磁耦合的一侧。
在示例343中，示例335-342中一个或多个所述的主题，其中，所述柔性电缆的多个层中的至少一个层与电压供给平面关联。
在示例344中，示例335-343中一个或多个所述的主题，其中，所述柔性电缆由液晶聚合物(LCP)组成。
示例345是一种电缆模块，包括：柔性电缆模块；天线阵列模块，耦合到所述柔性电缆模块的第一侧；和射频集成电路(RFIC)模块，耦合到所述柔性电缆模块的第二侧，所述第一侧和所述第二侧在所述柔性电缆模块的相对两侧，并且其中，所述RFIC模块经由所述柔性电缆模块耦合到所述天线阵列模块。
在示例346中，示例345所述的主题，其中，所述RFIC模块包括形成无线电头模块的一部分的前端和收发机模块。
在示例347中，示例345-346中一个或多个所述的主题，其中，所述柔性电缆模块包括被配置为支持数字差分数据信号传送的一个或多个金属迹线。
在示例348中，示例345-347中一个或多个所述的主题，其中，所述柔性电缆模块被配置为：根据数字差分数据信号传送协议，使用所述一个或多个金属迹线在所述RFIC模块与调制解调器模块之间串行通信数字基带数据。
在示例349中，示例345-348中一个或多个所述的主题，其中，所述柔性电缆模块被配置为：使得能够根据第一数据速率，在所述RFIC模块与所述调制解调器模块之间进行数字基带数据的串行通信，并且其中，所述柔性电缆模块还包括一个或多个附加金属迹线，用于：使得能够根据小于所述第一数据速率的第二数据速率，进行一个或多个控制信号的通信。
在示例350中，示例345-349中一个或多个所述的主题，其中，所述调制解调器模块与远端设备板关联，并且其中，所述RFIC模块、所述天线阵列模块和所述设备经由所述柔性电缆模块彼此直接耦合，而不使用电缆连接器。
在示例351中，示例345-350中一个或多个所述的主题，其中，所述天线阵列模块经由非导电粘合剂耦合到所述柔性电缆的第一侧，使得在所述天线阵列模块与所述柔性电缆模块之间形成无电流电磁耦合。
在示例352中，示例345-351中一个或多个所述的主题，其中，所述RFIC模块经由所述柔性电缆模块以电流方式耦合到在所述天线阵列模块与所述柔性电缆模块之间形成的所述无电流电磁耦合的一侧。
在示例353中，示例345-352中一个或多个所述的主题，其中，所述柔性电缆模块包括多个层，其中，所述多个层中的至少一个层与电压供给平面关联。
在示例354中，示例345-353中一个或多个所述的主题，其中，所述柔性电缆模块由多层的液晶聚合物(LCP)组成，并且包括微孔。
示例355是一种电缆模块，包括：柔性电缆模块；天线阵列模块；和射频集成电路(RFIC)模块，其中，所述柔性电缆模块包括多个层，其部分与微孔互连，并且其中，所述微孔用于将所述天线阵列模块的部分跨所述柔性电缆模块的多个层耦合到所述RFIC模块的部分。
在示例356中，示例355所述的主题，其中，所述天线阵列模块耦合到所述柔性电缆模块的第一侧，并且其中，所述RFIC模块耦合到柔性电缆模块的第二侧，所述第一侧和所述第二侧是所述柔性电缆模块的相对两侧。
在示例357中，示例355-356中一个或多个所述的主题，其中，所述RFIC模块包括形成无线电头模块的一部分的前端和收发机模块。
在示例358中，示例355-357中一个或多个所述的主题，其中，所述柔性电缆模块包括被配置为支持数字差分数据信号传送的一个或多个金属迹线。
在示例359中，示例355-358中一个或多个所述的主题，其中，所述柔性电缆模块被配置为：根据数字差分数据信号传送协议，使用所述一个或多个金属迹线在所述RFIC模块与调制解调器模块之间串行通信数字基带数据。
在示例360中，示例355-359中一个或多个所述的主题，其中，所述柔性电缆模块使得能够根据第一数据速率，在所述RFIC模块与所述调制解调器模块之间进行数字基带数据的串行通信，其中，所述柔性电缆模块还包括一个或多个附加金属迹线，所述附加金属迹线被配置为：使得能够根据小于所述第一数据速率的第二数据速率，进行一个或多个控制信号的通信。
在示例361中，示例355-360中一个或多个所述的主题，其中，所述调制解调器模块与远端设备板关联，并且其中，所述RFIC模块、所述天线阵列模块和所述设备板经由所述柔性电缆模块彼此直接耦合，而不使用电缆连接器。
在示例362中，示例355-361中一个或多个所述的主题，其中，所述天线阵列模块经由非导电粘合剂耦合到所述柔性电缆模块的第一侧，使得在所述天线阵列模块与所述柔性电缆模块之间形成无电流电磁耦合，并且其中，所述RFIC模块经由所述柔性电缆模块以电流方式耦合到在所述天线阵列模块与所述柔性电缆模块之间形成的无电流电磁耦合的一侧。
在示例363中，示例355-362中一个或多个所述的主题，其中，所述柔性电缆模块的多个层中的至少一个层与电压供给平面关联。
在示例364中，示例355-363中一个或多个所述的主题，其中，所述柔性电缆由液晶聚合物(LCP)组成。
一种如所示的和所描述的装置。
一种如所示的和所描述的方法。
结论
在整个公开中，可以提供数字变量以指示任何合适数量的某些组件，例如M、N、K等。在所提供的一些示例中，可以重复数字变量，以便于说明。然而，本文描述的方面不限于这些示例，并且由相同数字变量后缀引用的组件不必彼此相等。例如，参照图15，虽然天线1514.1-1514.K和发送链1512.1-512.K均共享“K”数字变量作为后缀，但是基于期望的应用，各方面包括这些组件的数量彼此相同或不同。
对特定方面的前述描述将如此充分地揭示本公开的一般性质，使得其他人可以通过应用本领域技术内的知识，对于各种应用容易地修改和/或改编这些特定方面，而无需过度的实验，并且不脱离本公开的一般概念。因此，基于本文提出的教导和指导，这样的改编和修改意图在所公开方面的等同形式的含义和范围内。应当理解，本文中的措词或术语是出于描述而非限制的目的，使得本说明书的术语或措辞将由技术人员根据教导和指导来解释。
在说明书中对“一个方面”、“一方面”、“示例性方面”等的引用指示，所描述的方面可以包括特定特征、结构或特性，但是每个方面可以不必包括特定特征、结构或特征。而且，这样的短语不一定指相同的方面。此外，当结合一个方面描述特定特征、结构或特性时，可以认为结合其他方面实施这样的特征、结构或特性在本领域技术人员的知识范围内，无论是否明确描述。
本文描述的示例性方面是出于说明性目的而提供的，而不是限制性的。其他示例性方面是可能的，并且可以对示例性方面进行修改。因此，本说明书并不意味着限制本公开。而是，仅根据所附权利要求及其等同物来限定本公开的范围。
方面可以以硬件(例如，电路)、固件、软件或其任何组合来实现。方面也可以被实现为存储在机器可读介质上的指令，指令可以由一个或多个处理器读取和执行。机器可读介质可以包括用于以机器(例如，计算设备)可读的形式存储或传输信息的任何机构。例如，机器可读介质可以包括：只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储介质；光学存储介质；闪存器件；电、光、声或其他形式的传播信号(例如，载波、红外信号、数字信号等)等。此外，固件、软件、例程、指令可以在本文中描述为执行某些动作。然而，应当理解，这样的描述仅仅是为了方便，并且这样的动作实际上是由执行固件、软件、例程、指令等的计算设备、处理器、控制器或其他设备引起的。此外，任何实现方式变型可以由通用计算机执行。
为了讨论的目的，术语“处理器电路”应被理解为电路、处理器、逻辑或其组合。例如，电路可以包括模拟电路、数字电路、状态机逻辑、其他结构电子硬件或其组合。处理器可以包括微处理器、数字信号处理器(DSP)或其他硬件处理器。处理器可以“硬编码”有用于根据本文所述的方面执行对应功能的指令。替换地，处理器可以访问内部和/或外部存储器，以获取存储在存储器中的指令，该指令在由处理器执行时执行与处理器关联的对应功能，和/或与其中包括处理器的组件的操作有关的一个或多个功能和/或操作。
在本文描述的一个或多个示例性方面中，处理器电路可以包括存储数据和/或指令的存储器。存储器可以是任何公知的易失性和/或非易失性存储器，包括例如只读存储器(ROM)、随机存取存储器(RAM)、闪存、磁存储介质、光盘、可擦除可编程只读存储器(EPROM)和可编程只读存储器(PROM)。存储器可以是不可移除的、可移除的或两者的组合。
Claims (182)
1.一种本地振荡器(LO)信号生成器，包括：
延迟锁相环(DLL)，被配置为：基于接收到的具有输出信号频率的次谐波频率的输入信号，生成处于次谐波频率的相移信号；和
可操作地耦合到所述DLL的相位配置电路，所述相位配置电路被配置为：选择所生成的相移信号的子集，并将所选择的相移信号的子集提供给谐振负载，
其中，所述相移信号的子集的选择使所述相移信号的子集中的每个相应子集在经由所述谐振负载组合时进行倍频，以对于所述相移信号的子集中的每个相应子集，生成处于所述输出信号频率的一组正交LO信号之一。
2.根据权利要求1所述的LO信号生成器，其中，所述DLL包括具有多个延迟元件的受控延迟线，并且
其中，与所生成的相移信号关联的单位相移是延迟元件的数量的函数。
3.根据权利要求1所述的LO信号生成器，其中，所述DLL包括具有多个延迟元件的内插延迟线，并且
其中，与所生成的相移信号关联的单位相移小于与所述多个延迟元件中的单个延迟元件关联的延迟。
4.根据权利要求1所述的LO信号生成器，其中，所述DLL包括彼此交错的延迟元件的二维矩阵，所述矩阵中的每个节点由两个延迟元件馈送。
5.根据权利要求1所述的LO信号生成器，其中，所述一组正交LO信号是正交差分LO信号。
6.根据权利要求1所述的LO信号生成器，其中，所述输出信号频率在毫米波频率的范围内。
7.根据权利要求1所述的LO信号生成器，其中，所述相移信号的子集的选择使处于所述输出信号频率的所述一组正交LO信号中的每个相对于接收到的输入信号的相位被相移。
8.一种本地振荡器(LO)信号生成器，包括：
延迟锁相环(DLL)，被配置为：基于接收到的具有输出信号频率的次谐波频率的输入信号，生成处于次谐波频率的相移信号；和
可操作地耦合到所述DLL的幅度配置电路，所述幅度配置电路被配置为：控制每个相移信号的幅度，以生成加权的相移信号，所述加权的相移信号耦合到谐振负载，
其中，与所述加权的相移信号关联的幅度使所述加权的相移信号中的每个相应相移信号在经由所述谐振负载组合时进行倍频，以对于所述加权的相移信号中的每个相应相移信号，生成处于输出信号频率的一组正交LO信号之一。
9.根据权利要求8所述的LO信号生成器，其中，所述DLL包括具有多个延迟元件的受控延迟线，并且
其中，与所生成的相移信号关联的单位相移是延迟元件的数量的函数。
10.根据权利要求8所述的LO信号生成器，其中，所述DLL包括具有多个延迟元件的内插延迟线，并且
其中，与所生成的相移信号关联的单位相移小于与所述多个延迟元件之中的单个延迟元件关联的延迟。
11.根据权利要求8所述的LO信号生成器，其中，所述DLL包括彼此交错的延迟元件的二维矩阵，所述矩阵中的每个节点由两个延迟元件馈送。
12.根据权利要求8所述的LO信号生成器，其中，所述一组正交LO信号是正交差分LO信号。
13.根据权利要求8所述的LO信号生成器，其中，所述输出信号频率在毫米波频率的范围内。
14.根据权利要求8所述的LO信号生成器，其中，与所述加权的相移信号关联的幅度的选择使处于所述输出信号频率的所述一组正交LO信号中的每一个相对于所述接收到的输入信号的相位被相移。
15.一种无线设备，包括：
多个接收机链；
处理电路；和
存储器，被配置为存储可执行指令，所述可执行指令在由所述处理电路执行时，使所述多个接收机链中的每个接收机链：基于接收到的具有输出信号频率的次谐波频率的输入信号来生成相移信号，并选择性地将所生成的相移信号的子集提供给谐振负载，
其中，选择性地提供所生成的相移信号的子集使所生成的相移信号中的每个相应相移信号在经由所述谐振负载组合时进行倍频，以对于所生成的相移信号中的每个相应相移信号，生成处于所述输出信号频率的一组正交本地振荡器(LO)信号。
16.根据权利要求15所述的无线设备，其中，所述多个接收机链中的每个接收机链包括相应的LO信号生成单元，所述LO信号生成单元被配置为：生成相位相对于其他接收机链生成的所述一组正交LO信号被偏移了的所述一组正交LO信号。
17.根据权利要求15所述的无线设备，其中，所述多个接收机链中的每个接收机链包括相应的LO信号生成单元，所述LO信号生成单元包括延迟锁相环(DLL)，所述DLL被配置为：接收所述输入信号，并从接收到的处于所述次谐波频率的输入信号生成所述相移信号。
18.根据权利要求17所述的无线设备，其中，所述DLL包括具有多个延迟元件的受控延迟线，并且
其中，与用于所述多个接收机链中的每个相应接收机链的所生成的相移信号关联的单位相移是延迟元件的数量的函数。
19.根据权利要求17所述的无线设备，其中，所述DLL包括具有多个延迟元件的内插延迟线，并且
其中，与用于所述多个接收机链中的每个相应接收机链的所生成的相移信号关联的单位相移小于与所述多个延迟元件中的单个延迟元件关联的延迟。
20.根据权利要求17所述的无线设备，其中，所述DLL包括彼此交错的延迟元件的二维矩阵，所述矩阵中的每个节点由两个延迟元件馈送。
21.根据权利要求15所述的无线设备，其中，所述多个接收机链中的每个接收机链包括耦合到延迟锁相环(DLL)的相应的相位配置电路，并且
其中，所述可执行指令在由所述处理电路执行时，使所述相位配置电路通过将所述DLL生成的相移信号中的所选择的相移信号选择性地耦合到所述谐振负载，来选择性地将所生成的相移信号提供给所述谐振负载。
22.根据权利要求15所述的无线设备，其中，所述多个接收机链中的每个接收机链包括耦合到延迟锁相环(DLL)的相应的相位配置电路，并且
其中，所述可执行指令在由所述处理电路执行时，使所述相位配置电路通过选择性地衰减所述DLL生成的一部分相移信号，来选择性地将所生成的相移信号提供给所述谐振负载。
23.根据权利要求15所述的无线设备，其中，所述一组正交LO信号是正交差分LO信号。
24.根据权利要求15所述的无线设备，其中，所述输出信号频率在毫米波频率的范围内。
25.一种倍频射频数模转换器(FM-RFDAC)，包括：
相位生成电路，被配置为：接收具有输出信号频率的约数频率的输入信号，并从处于所述约数频率的输入信号生成相移输入信号；和
相位选择电路，被配置为：选择性地耦合所述相移输入信号的子集，以将相移输出信号提供给幅度配置电路，
其中，所述幅度配置电路被配置为：选择性地加权和组合所述相移输出信号，并将处于所述约数频率的加权和组合的相移输出信号耦合到谐振匹配网络，并且
其中，所述相移输入信号的子集的选择使所述加权和组合的相移输出信号经由耦合到所述谐振匹配网络而倍频，以生成所述输出信号频率的输出信号。
26.根据权利要求25所述的FM-RFDAC，其中，所述相位生成电路包括彼此串联耦合的多个延迟元件，其中，在延迟元件的相邻耦合之间的每个节点与所述相移输入信号中的相应一个关联，相移量正比于每个相应的延迟元件引入的延迟时间。
27.根据权利要求25所述的FM-RFDAC，还包括：
数模转换器(DTC)，被配置为：从馈送到数字前端的基带同相和正交相信号生成与相位调制输出时间对准的输入信号。
28.根据权利要求25所述的FM-RFDAC，其中：
所述幅度配置电路包括耦合到相应电容器的多个反相器，并且
所述幅度配置电路还被配置为：通过将所述多个反相器中的每个反相器的模式控制为开关模式或固定DC模式之一，来生成所述加权和组合的相移输出信号，并且
其中，所述幅度配置电路提供的加权是基于耦合到开关操作的反相器的电容器值与耦合到固定DC操作的反相器的电容器值的比率。
29.根据权利要求25所述的FM-RFDAC，其中，所述相移输入信号的子集的选择使所述加权和组合的相移输出信号经由耦合到所述谐振匹配网络而相长地相加在所述输入信号的频率的谐波处。
30.根据权利要求25所述的FM-RFDAC，其中，所述相移输入信号的子集的选择使所述输出信号相对于所述输入信号的相位被相移。
31.根据权利要求25所述的FM-RFDAC，其中，所述输出信号频率在毫米波频率的范围内。
32.一种发射机，包括：
多个倍频射频数模转换器(FM-RFDAC)，所述多个FM-RFDAC中的每个FM-RFDAC被配置为：
接收具有输出信号频率的约数频率的输入信号，并从处于所述约数频率的输入信号生成相移输入信号；
选择性地耦合所述相移输入信号的子集，以将相移输出信号提供给幅度配置电路，所述幅度配置电路选择性地加权和组合所述相移输出信号，以生成加权和组合的相移输出信号；以及
多个谐振匹配网络，所述多个谐振匹配网络中的每个谐振匹配网络耦合到FM-RFDAC中的相应一个，所述多个谐振匹配网络中的每个耦合到所述加权和组合的相移输出信号中的相应一个，
其中，所述多个谐振匹配网络中的每个谐振匹配网络使所述加权和组合的相移输出信号倍频，以生成处于所述输出信号频率的相应输出信号。
33.根据权利要求32所述的发射机，其中，所述多个FM-RFDAC中的每个FM-RFDAC包括相位生成电路，用于从所述输入信号生成所述相移输入信号，并且
其中，所述相位生成电路包括彼此串联耦合的多个延迟元件，其中，延迟元件的相邻耦合之间的每个节点与所述相移输入信号中的相应一个关联，相移量正比于每个相应延迟元件引入的延迟时间。
34.根据权利要求32所述的发射机，还包括：
数字前端(DFE)前端，被配置为：接收基带同相和正交相信号；和
数字-时间转换器(DTC)，被配置为：从所述基带同相和正交相信号生成与相位调制输出时间对准的输入信号。
35.根据权利要求34所述的发射机，其中，所述DTC包括耦合到数控双点边缘内插器(DCEI2)的多模除法器(MMD)。
36.根据权利要求32所述的发射机，其中：
所述幅度配置电路包括耦合到相应电容器的多个反相器，并且
所述幅度配置电路还被配置为：通过将所述多个反相器中的每个反相器的模式控制为开关模式或固定DC模式之一，来生成所述加权和组合的相移输出信号，并且
所述相移输出信号的加权基于耦合到开关操作的反相器的电容器值与耦合到固定DC操作的反相器的电容器值的比率。
37.根据权利要求32所述的发射机，其中，所述相移输入信号的子集的选择使所述加权的和组合的相移输出信号经由耦合到所述多个谐振匹配网络中的每个相应谐振匹配网络而相长地相加在所述输入信号的频率的谐波处。
38.根据权利要求32所述的发射机，其中，在所述多个FM-RFDAC中的每个FM-RFDAC处的相移输入信号的子集的选择使每个FM-RFDAC生成的输出信号中的每个相应的输出信号相对于所述输入信号的相位被相移。
39.根据权利要求38所述的发射机，其中，在所述多个FM-RFDAC中的每个FM-RFDAC处的相移输入信号的子集的选择使每个FM-RFDAC生成的输出信号中的每个相应的输出信号相对于彼此被相移。
40.根据权利要求32所述的发射机，其中，所述输出信号频率在毫米波频率的范围内。
41.一种无线设备，包括：
多个发送链；
处理电路；和
存储器，被配置为存储可执行指令，所述可执行指令在由所述处理电路执行时，使所述多个发送链中的每个发送链生成输出信号频率的约数频率的相移输入信号，并选择性地将所生成的相移输入信号的子集提供给谐振匹配网络，
其中，所述相移输入信号的子集的选择使所述相移信号的子集在经由所述谐振匹配网络组合时进行倍频，以对于所述多个发送链中的每个相应发送链，生成处于所述输出信号频率的输出信号。
42.根据权利要求41所述的无线设备，其中，所述多个发送链中的每个包括幅度配置电路，所述幅度配置电路被配置为：选择性地加权和组合所生成的相移输入的子集，以生成加权和组合的相移输出信号，并且
其中，所述加权和组合的相移输出信号耦合到所述谐振匹配网络，以对于所述多个发送链中的每个相应发送链，生成处于所述输出信号频率的输出信号。
43.根据权利要求42所述的无线设备，其中：
所述幅度配置电路包括耦合到相应电容器的多个反相器，并且
所述幅度配置电路还被配置为：通过将所述多个反相器中的每个反相器的模式控制为开关模式或固定DC模式之一，来生成所述加权和组合的相移输出信号，并且
所述相移输出信号的加权基于耦合到开关操作的反相器的电容器值与耦合到固定DC操作的反相器的电容器值的比率。
44.根据权利要求41所述的无线设备，其中，所述多个发送链中的每一个包括相位生成电路，用于从所述输入信号生成所述相移输入信号，并且
其中，所述相位生成电路包括彼此串联耦合的多个延迟元件，其中，延迟元件的相邻耦合之间的每个节点与所述相移输入信号中的相应一个关联，相移量正比于每个相应延迟元件引入的延迟时间。
45.根据权利要求42所述的无线设备，其中，所述相移输入信号的子集的选择使所述加权和组合的相移输出信号经由耦合到所述谐振匹配网络而相长地相加在所述输入信号的频率的谐波。
46.根据权利要求41所述的无线设备，其中，所述相移输入信号的子集的选择使所述多个发送链中的每个相应发送链相对于所述输入信号的相位被相移。
47.根据权利要求46所述的无线设备，其中，所述相移输入信号的子集的选择使所述多个发送链中的每个相应发送链相对于彼此被相移。
48.根据权利要求41所述的无线设备，其中，所述输出信号频率在毫米波频率的范围内。
49.一种发射机，包括：
第一和第二相移电路，每个被配置为：对频率为输出信号频率的约数倍频的输入信号进行相移，以分别提供第一和第二相移输入信号；
第一倍频射频数模转换器(FM-RFDAC)，被配置为：从所述第一相移输入信号生成第一组相移信号；和
第二FM-RFDAC，被配置为：从所述第二相移输入信号生成第二组相移信号，
其中，所述第一组相移信号和所述第二组相移信号中的每一组被加权，以生成处于输出信号频率的输出信号。
50.根据权利要求49所述的发射机，其中，所述相移基于同相(I)和正交相(Q)复数数据值的重新映射，从而使得I和Q复数数据值彼此隔开45度，与所述第一相移输入信号和所述第二相移信号关联的相移基于计算出的八分区，并且所述发射机还包括：
数字前端，被配置为：在重新映射到45度轴之后，计算同相(I)和正交相(Q)复数数据值所占据的八分区。
51.根据权利要求49所述的发射机，其中，所述第一相移电路被配置为：通过将所述输入信号相移0度、90度、180度或270度之一，来生成所述第一相移输入信号，并且
其中，所述第二相移电路被配置为：通过将所述输入信号相移45度、135度、225度或315度之一，来生成所述第二相移输入信号。
52.根据权利要求49所述的发射机，其中，所述第一FM-RFDAC和所述第二FM-RFDAC中的每个包括多个幅度控制电路，所述多个幅度控制电路中的每个耦合到相应的电容器，并且所述发射机还包括：
数字前端，被配置为：将所述多个幅度控制电路中的每个幅度控制电路的操作模式控制为开关模式或固定DC模式，所述第一组相移信号和所述第二组相移信号的加权基于耦合到以开关模式操作的幅度控制电路的电容器值与耦合到以固定DC模式操作的幅度控制电路的电容器值的比率。
53.根据权利要求52所述的发射机，其中，所述多个幅度控制电路中的每个是逻辑NAND门。
54.根据权利要求53所述的发射机，其中，所述逻辑NAND门中的每一个具有耦合到所述第一组相移信号和所述第二组相移信号中的每个相应相移信号的一个输入，以及耦合到具有由所述数字前端控制的逻辑状态的数字控制线的第二输入。
55.根据权利要求49所述的发射机，还包括：
谐振匹配网络，在公共输出节点处耦合到所述第一FM-RFDAC和所述第二FM-RFDAC的每个，
其中，应用到所述第一组相移信号和所述第二组相移信号中的每个的权重使所述第一组相移信号和所述第二组相移信号经由耦合到所述谐振匹配网络而相长地相加在所述输入信号的频率的谐波处。
56.根据权利要求49所述的发射机，其中，所述输出信号频率在毫米波频率的范围内。
57.根据权利要求49所述的发射机，其中，所述第一FM-RFDAC和所述第二FM-RFDAC均被配置为：使用受控延迟线、内插延迟线或二维延迟线中的一个，分别生成所述第一组相移信号和所述第二组相移信号。
58.一种发射机，包括：
数字前端，被配置为：在重新映射到45度轴之后，计算数字基带信号同相(I)和正交相(Q)复数数据值占据的八分区；
第一倍频射频数模转换器(FM-RFDAC)，被配置为：从第一相移输入信号生成第一组相移输入信号，
其中，所述第一相移输入信号是通过基于计算出的八分区，对输入信号应用第一相移而生成的，所述输入信号具有输出信号频率的约数频率；和
第二FM-RFDAC，被配置为：从第二相移输入信号生成第二组相移输入信号，所述第二相移输入信号是通过基于计算出的八分区，对所述输入信号应用第二相移而生成的，
其中，所述数字前端还被配置为：对所述第一组相移信号和所述第二组相移信号中的每一个加权，以生成处于所述输出信号频率的输出信号。
59.根据权利要求58所述的发射机，还包括：
第一和第二相移电路，每个被配置为：基于计算出的八分区，对所述输入信号进行相移，以分别提供第一和第二相移输入信号。
60.根据权利要求59所述的发射机，其中，所述第一相移电路被配置为：根据计算出的八分区，将0度、90度、180度或270度之一的第一相移应用于所述输入信号，并且
其中，所述第二相移电路被配置为：根据计算出的八分区，将45度、135度、225度或315度之一的第二相移应用于所述输入信号。
61.根据权利要求58所述的发射机，其中：
第一FM-RFDAC和第二FM-RFDAC中的每一个包括多个幅度控制电路，所述多个幅度控制电路中的每个耦合到相应的电容器，
所述数字前端还被配置为：将所述多个幅度控制电路中的每一个的操作模式控制为开关模式或固定DC模式之一，并且
所述第一组相移信号和所述第二组相移信号的加权基于耦合到以开关模式操作的幅度控制电路的电容器值与耦合到以固定DC模式操作的幅度控制电路的电容器值的比率。
62.根据权利要求61所述的发射机，其中，所述多个幅度控制电路中的每个是逻辑NAND门。
63.根据权利要求62所述的发射机，其中，所述逻辑NAND门中的每一个具有耦合到所述第一组相移信号和所述第二组相移信号中的每个相应相移信号的一个输入，以及耦合到具有由所述数字前端控制的逻辑状态的数字控制线的第二输入。
64.根据权利要求58所述的发射机，还包括：
谐振匹配网络，在公共输出节点处耦合到所述第一FM-RFDAC和所述第二FM-RFDAC的每个，
其中，应用于所述第一组相移信号和所述第二组相移信号中的每一个的权重使所述第一组相移信号和所述第二组相移信号经由耦合到所述谐振匹配网络而相长地相加在所述输入信号的频率的谐波处。
65.根据权利要求58所述的发射机，其中，所述输出信号频率在毫米波频率的范围内。
66.根据权利要求58所述的发射机，其中，所述第一FM-RFDAC和所述第二FM-RFDAC均被配置为：使用受控延迟线、内插延迟线或二维延迟线中的一个，分别生成所述第一组相移信号和所述第二组相移信号。
67.一种无线设备，包括：
多个发送链；
处理电路；和
存储器，被配置为存储可执行指令，所述可执行指令在由所述处理电路执行时，使所述多个发送链中的每个发送链：
对频率为输出信号频率的约数频率的输入信号进行相移，以提供第一和第二相移输入信号；
从所述第一相移输入信号生成第一组相移信号；
从所述第二相移输入信号生成第二组相移信号；和
基于所述第一组相移信号和所述第二组相移信号中的每一个的加权组合，生成处于所述输出信号频率的输出信号。
68.根据权利要求67所述的无线设备，其中：
所述相移基于同相(I)和正交相(Q)复数数据值的重新映射，使得I和Q复数数据值彼此隔开45度，并且
所述可执行指令在由所述处理电路执行时，使所述多个发送链中的每个发送链计算在被重新映射到45度轴之后，同相(I)和正交相(Q)复数数据值所占据的八分区，并且
与所述第一相移输入信号和所述第二相移信号关联的相移是基于计算出的八分区。
69.根据权利要求67所述的无线设备，其中，所述多个发送链中的每个发送链被配置为：通过将所述输入信号相移0度、90度、180度或270度之一，来生成所述第一相移输入信号，并通过将所述输入信号相移45度、135度、225度或315度之一，来生成所述第二相移输入信号。
70.根据权利要求67所述的无线设备，其中，所述多个发送链中的每个发送链包括多个幅度控制电路，所述多个幅度控制电路中的每个耦合到相应的电容器，并且
其中，所述可执行指令在由所述处理电路执行时，使所述多个发送链中的每个发送链将所述多个幅度控制电路中的每一个的操作模式控制为开关模式或固定DC模式之一，并且
其中，所述第一组相移信号和所述第二组相移信号的加权是基于耦合到以开关模式操作的幅度控制电路的电容器值与耦合到以固定DC模式操作的幅度控制电路的电容器值的比率。
71.根据权利要求67所述的无线设备，其中，在所述多个发送链中的每一个处的所述第一组相移信号与所述第二组相移信号的加权组合使所述多个发送链中的每个相应发送链生成的输出信号相对于彼此被相移。
72.根据权利要求67所述的无线设备，其中，所述输出信号频率在毫米波频率的范围内。
73.一种具有一组数字收发机部分的收发机，所述一组数字收发机部分中的第一数字收发机部分包括：
倍频器/移频器电路，被配置为：接收本地振荡器(LO)时钟信号，并对所述LO时钟信号进行倍频，以生成一组正交LO信号；和
一组混频器，被配置为：根据所述一组正交LO信号对接收到的数据进行下采样，以提供基带同相(I)和正交相(Q)信号，
其中，倍频器/移频器电路还被配置为：选择性地对所述一组正交LO信号进行相移，以使得数字前端(DFE)能够根据模拟或数字波束赋形模式之一处理基带I和Q信号。
74.根据权利要求73所述的收发机，其中，所述倍频器/移频器电路还被配置为：对所述一组正交LO信号进行相移，以使得所述DFE能够根据所述模拟波束赋形模式处理基带I和Q信号，而不对所述一组正交LO信号进行相移，以使得所述DFE能够根据数字波束赋形模式处理基带I和Q信号。
75.根据权利要求73所述的收发机，还包括：
I/Q模数和基带滤波器电路，被配置为：基于基带I和Q信号由所述DFE根据模拟波束赋形模式还是数字波束赋形模式进行处理而选择性地启用或禁用。
76.根据权利要求75所述的收发机，其中，所述I/Q模数和基带滤波器电路被配置为：当所述基带I和Q信号由所述DFE根据所述数字波束赋形模式处理时被启用，并且当所述基带I和Q信号由所述DFE根据模拟波束赋形模式处理时被禁用。
77.根据权利要求75所述的收发机，还包括：
耦合到所述一组混频器的输出的开关组件，所述开关组件被配置为：基于所述基带I和Q信号由所述DFE根据模拟波束赋形模式还是数字波束赋形模式处理，选择性地将所述基带I和Q信号耦合到(i)所述I/Q模数和基带滤波器电路，或(ii)与所述一组数字收发机部分中的第二收发机部分关联的第二组混频器的输出。
78.根据权利要求77所述的收发机，其中，信号求和电路耦合到与所述第二收发机部分关联的第二组混频器的输出，并且
其中，所述开关组件闭合，使得分别与所述第一收发机部分和所述第二收发机部分关联的基带I和Q信号的总和由所述DFE根据模拟波束赋形模式进行处理。
79.根据权利要求77所述的收发机，其中，所述开关组件打开，使得与所述第一收发机部分关联的基带I和Q信号耦合到所述I/Q模数和基带滤波器电路，并且随后由所述DFE根据数字波束赋形模式进行处理。
80.根据权利要求73所述的收发机，其中，接收到的数据是根据频率在毫米波频率范围内的信号接收的。
81.一种收发机，包括：
共享数字前端(DFE)，被配置为：根据模拟波束赋形模式和数字波束赋形模式处理基带同相(I)和正交相(Q)信号；和
一组数字收发机部分，所述一组数字收发机部分中的每个数字收发机部分耦合到所述共享DFE，并且包括：
倍频器/移频器电路，被配置为：接收本地振荡器(LO)时钟信号，并对所述LO时钟信号进行倍频，以生成一组正交LO信号；和
一组混频器，被配置为：根据所述一组正交LO信号对接收到的数据进行下采样，以提供所述基带I和Q信号，
其中，与每个数字收发机部分关联的倍频器/移频器电路还被配置为：基于针对特定数字收发机部分的基带I和Q信号由所述共享DFE根据模拟波束赋形模式还是数字波束赋形模式进行处理，选择性地对所述一组正交LO信号进行相移。
82.根据权利要求81所述的收发机，其中，与每个数字收发机部分关联的倍频器/移频器电路被配置为：当所述共享DFE根据模拟波束赋形模式处理所述基带I和Q信号时，对所述一组正交LO信号进行相移，并且当所述共享DFE根据数字波束赋形模式处理所述基带I和Q信号时，不对所述一组正交LO信号进行相移。
83.根据权利要求81所述的收发机，其中，所述一组数字收发机部分中的每个数字收发机部分还包括：
I/Q模数和基带滤波器电路，被配置为：基于所述基带I和Q信号由所述共享DFE根据模拟波束赋形模式还是数字波束赋形模式进行处理而被选择性地启用或禁用。
84.根据权利要求83所述的收发机，其中，与每个数字收发机部分关联的所述I/Q模数和基带滤波器电路被配置为：当所述共享DFE根据数字波束赋形模式处理所述基带I和Q信号时被启用。
85.根据权利要求83所述的收发机，其中，当所述共享DFE根据模拟波束赋形模式处理所述基带I和Q信号时，禁用与所述数字收发机部分的子集关联的I/Q模数和基带滤波器电路。
86.根据权利要求85所述的收发机，其中，当所述共享DFE根据模拟波束赋形模式处理所述基带I和Q信号时禁用的所述数字收发机部分的子集中的每个数字收发机部分还包括开关组件，所述开关组件将与所述数字收发机部分的子集中的每个数字收发机部分关联的一组混频器的输出彼此耦合。
87.根据权利要求86所述的收发机，其中，所述一组数字收发机部分中的每个数字收发机部分还包括信号求和电路，所述信号求和电路耦合到与所述数字收发机部分的子集中的每个数字收发机部分关联的一组混频器的输出，并且
其中，当所述共享DFE根据模拟波束赋形模式处理所述基带I和Q信号时，所述信号求和电路将与被禁用的所述数字收发机部分的子集中的每个收发机部分关联的基带I和Q信号的总和提供给所述一组数字收发机部分中的具有启用的I/Q模数和基带滤波器电路的数字收发机部分。
88.根据权利要求81所述的收发机，其中，接收到的数据是根据频率在毫米波频率范围内的信号接收的。
89.一种无线设备，包括：
多个收发机链；
处理电路；和
存储器，被配置为存储可执行指令，所述可执行指令在由所述处理电路执行时，使所述多个收发机链中的每个收发机链：
根据模拟波束赋形模式和数字波束赋形模式处理基带同相(I)和正交相(Q)信号；
接收本地振荡器(LO)时钟信号，并对所述LO时钟信号进行倍频，以生成一组正交LO信号；
根据所述一组正交LO信号对接收到的数据进行下采样，以提供所述基带I和Q信号，
其中，所述多个收发机链中的每个收发机链还被配置为：基于针对特定收发机链的所述基带I和Q信号根据模拟波束赋形模式还是数字波束赋形模式进行处理，选择性地对所述一组正交LO信号进行相移。
90.根据权利要求89所述的无线设备，其中，所述多个收发机链中的每个收发机链还被配置为：当根据模拟波束赋形模式处理所述基带I和Q信号时，对所述一组正交LO信号进行相移，并且当根据数字波束赋形模式处理所述基带I和Q信号时，不对所述一组正交LO信号进行相移。
91.根据权利要求89所述的无线设备，其中，所述多个收发机链中的每个收发机链包括：
I/Q模数和基带滤波器电路，被配置为：基于所述基带I和Q信号根据模拟波束赋形模式或数字波束赋形模式进行处理而选择性地启用或禁用。
92.根据权利要求91所述的无线设备，其中，与每个数字收发机链关联的所述I/Q模数和基带滤波器电路被配置为：当所述基带I和Q信号根据数字波束赋形模式进行处理时被启用。
93.根据权利要求91所述的无线设备，其中，当所述基带I和Q信号根据模拟波束赋形模式进行处理时，禁用与所述数字收发机链的子集关联的I/Q模数和基带滤波器电路。
94.根据权利要求89所述的无线设备，其中，接收到的数据是根据频率在毫米波频率范围内的信号接收的。
95.一种具有一组数字收发机部分的收发机，所述一组数字收发机部分中的第一数字收发机部分包括：
耦合到天线的发送路径电路，所述发送路径电路被配置为：根据发送信号的数字预失真(DPD)系数，经由所述天线耦合所述发送信号；和
接收路径电路，被配置为：测量指示经由所述发送路径电路耦合到所述天线的所述发送信号的输入功率的反馈数据，
其中，所述发送路径电路还被配置为：基于所述反馈数据，将所述DPD系数应用于所述发送信号，以校正在所述第一数字收发机部分中存在的非线性。
96.根据权利要求95所述的收发机，其中，所述发送路径电路还包括：
倍频射频模数转换器(FM-RFDAC)，被配置为：基于所述反馈数据，将所述DPD系数应用于所述发送信号。
97.根据权利要求95所述的收发机，其中，所述一组数字收发机部分还包括第二数字收发机部分，并且还包括：
处理电路，被配置为：将所述第一数字收发机部分的反馈数据与所述第二数字收发机部分的反馈数据进行比较，并计算所述发送路径电路施加以校正分别由所述第一数字收发机部分和所述第二数字收发机部分的反馈数据所指示的、所述第一数字收发机部分与所述第二数字收发机部分之间的非线性失配的DPD系数。
98.根据权利要求95所述的收发机，还包括：
耦合到所述接收路径电路和所述发送路径电路的开关组件，所述开关组件被配置为：选择性地将以下之一耦合到所述接收路径电路：(i)所述天线，或(ii)指示经由所述发送路径电路耦合到所述天线的发送信号的输入功率的采样路径。
99.根据权利要求95所述的收发机，其中，所述接收路径电路被配置为：与经由所述发送路径电路发送所述发送信号的同时，测量经由所述发送路径电路耦合到所述天线的所述发送信号的输入功率。
100.根据权利要求95所述的收发机，其中，所述一组数字收发机部分包括第二数字收发机部分，并且其中，所述第一数字收发机部分和所述第二数字收发机部分的发送路径电路均分别包括第一收发机部分数字前端(DFE)和第二收发机部分DFE，并且还包括：
共享DFE，耦合到所述第一数字收发机部分和所述第二数字收发机部分中的每一个。
101.根据权利要求100所述的收发机，还包括：
处理器电路，被配置为：识别所述第一数字收发机部分与所述第二数字收发机部分之间的非线性失配的量，并基于非线性失配的量，控制所述第一收发机部分DFE、所述第二收发机部分DFE和所述共享DFE中的哪一个，计算用于所述第一数字收发机部分和所述第二数字收发机部分的发送链的DPD系数。
102.根据权利要求95所述的收发机，其中，所述发送路径电路还被配置为：经由所述天线发送频率在毫米波频率范围内的发送信号。
103.一种收发机，包括：
共享数字前端(DFE)；
一组数字收发机部分，所述一组数字收发机部分中的每个数字收发机部分耦合到所述共享DFE，并且包括：
耦合到天线的发送路径电路，所述发送路径电路包括收发机部分DFE，所述收发机部分DFE被配置为：根据发送信号的数字预失真(DPD)系数，经由所述天线耦合所述发送信号；和
接收路径电路，被配置为：测量指示经由所述发送路径电路耦合到所述天线的发送信号的输入功率的反馈数据；和
处理器电路，被配置为：对于所述一组数字收发机部分中的每个数字收发机部分，基于测得的反馈数据，控制(i)所述共享DFE，或(ii)所述收发机部分DFE，计算所述DPD系数。
104.根据权利要求103所述的收发机，其中，所述处理器电路被配置为：使用测得的反馈数据，识别所述一组数字收发机部分中的每个数字收发机部分之间的失配的量，并且
其中，所述DPD系数被计算以校正所述失配。
105.根据权利要求104所述的收发机，其中，测得的反馈数据所指示的、所述一组数字收发机部分中的每个数字收发机部分之间的失配包括以下一个或多个：因非线性差异而导致的失配、工艺失配、电源和地电位的差异、天线布线不同、天线放置、温度梯度以及天线上的电压驻波比(VSWR)差异。
106.根据权利要求103所述的收发机，其中，所述发送路径电路还包括：倍频射频模数转换器(FM-RFDAC)，被配置为：基于所述反馈数据，将所述DPD系数应用于所述发送信号。
107.根据权利要求103所述的收发机，其中，所述一组数字收发机部分中的每个数字收发机部分还包括耦合到所述接收路径电路和所述发送路径电路的开关组件，所述开关组件被配置为：选择性地将以下之一耦合到所述接收路径电路：(i)所述天线，或(ii)指示经由所述发送路径电路耦合到所述天线的发送信号的输入功率的采样路径。
108.根据权利要求104所述的收发机，其中，所述处理电路还被配置为：识别所述一组数字收发机部分中的所述反馈数据指示彼此的失配小于预定值的数字收发机部分的子集，并且对于所述数字收发机部分的子集，执行所述DPD计算，并禁止所述收发机部分DFE执行DPD计算。
109.根据权利要求103所述的收发机，其中，所述处理电路还被配置为：对于所述一组数字收发机部分中的每个数字收发机部分，识别非线性的量，并基于所述非线性的量，控制所述共享DFE还是所述收发机部分DFE计算DPD系数。
110.根据权利要求103所述的收发机，其中，所述发送路径电路还被配置为：经由所述天线发送频率在毫米波频率范围内的发送信号。
111.一种无线设备，包括：
共享数字前端(DFE)；
多个收发机链，所述多个收发机链中的每个收发机链耦合到所述共享DFE；
处理器电路；和
存储器，被配置为存储可执行指令，所述可执行指令在由所述处理电路执行时，使所述多个收发机链中的每个收发机链：
根据发送信号的数字预失真(DPD)系数，经由发送路径通过天线发送所述发送信号；
经由接收路径测量指示经由所述发送路径电路耦合到所述天线的发送信号的输入功率的反馈数据；
对于所述多个收发机链中的每个收发机链，基于测得的反馈数据，控制(i)所述共享DFE，或(ii)所述多个收发机链中的相应收发机链的收发机部分DFE计算DPD系数。
112.根据权利要求111所述的无线设备，其中，所述处理器电路被配置为：使用测得的反馈数据，识别所述多个收发机链中的每个收发机链之间的失配的量，并且
其中，所述DPD系数被计算以校正所述失配。
113.根据权利要求112所述的无线设备，其中，所述多个收发机链中的每个收发机链之间的失配包括以下一个或多个：因非线性差异而导致的失配、工艺失配、电源和地电位的差异、天线布线不同、天线放置、温度梯度和天线上的电压驻波比(VSWR)差异。
114.根据权利要求111所述的无线设备，其中，所述多个收发机链中的每个收发机链还包括：倍频射频模数转换器(FM-RFDAC)，被配置为：基于所述反馈数据，将所述DPD系数应用于所述发送信号。
115.根据权利要求111所述的无线设备，其中，所述多个收发机链中的每个收发机链还包括耦合到所述接收路径电路和所述发送路径电路的开关组件，所述开关组件被配置为：选择性地将以下之一耦合到所述接收路径电路：(i)所述天线，或(ii)指示经由所述发送路径电路耦合到所述天线的发送信号的输入功率的采样路径。
116.根据权利要求112所述的无线设备，其中，所述处理电路还被配置为：识别所述多个收发机链中的所述反馈数据指示彼此的失配小于预定值的收发机链的子集，并且对于所述收发机链的子集，执行所述DPD计算，并禁止所述收发机部分DFE执行DPD计算。
117.根据权利要求111所述的无线设备，其中，所述处理电路还被配置为：对于所述多个收发机链中的每个收发机链，识别非线性的量，并基于所述非线性的量，控制所述共享DFE还是所述收发机部分DFE计算DPD系数。
118.根据权利要求111所述的无线设备，其中，所述多个收发机链中的每个收发机链的发送路径电路还被配置为：经由所述天线发送频率在毫米波频率范围内的发送信号。
119.一种基于耦合电感器的组件，包括：
第一半部分，包括第一金属层，所述第一金属层设置在第二金属层下方以形成堆叠且耦合的传输线，所述第二金属层连接到第一螺旋变压器；和
第二半部分，包括连接到第二螺旋变压器的所述第一金属层，
其中，所述第一螺旋变压器和所述第二螺旋变压器形成一组耦合的电感器，并且
其中，堆叠且耦合的传输线形成等效的分离电容器电路。
120.根据权利要求119所述的耦合电感器，其中，所述第一金属层和所述第二金属层与经由互补金属氧化物半导体(CMOS)工艺形成的层关联。
121.根据权利要求119所述的耦合电感器，其中，所述第一螺旋变压器和所述第二螺旋变压器均具有八边形形状。
122.根据权利要求1所述的耦合电感器，其中，包括在所述第二半部分中的所述第一金属层还包括设置在其上以形成第二堆叠且耦合的传输线的所述第二金属层。
123.根据权利要求122所述的耦合电感器，其中，所述第二堆叠且耦合的传输线形成等效的分离电容器电路。
124.根据权利要求119所述的耦合电感器，其中，所述第一金属层设置在地屏蔽层的顶部，并且
其中，所述第一螺旋变压器和所述第二螺旋变压器下方的区域没有所述地屏蔽层。
125.根据权利要求1所述的耦合电感器，其中，所述第一螺旋变压器和所述第二螺旋变压器均连接到地环，所述地环连接到所述地屏蔽层。
126.根据权利要求125所述的耦合电感器，其中，所述地环具有八边形形状，并且包括第一地环半部分和第二地环半部分，所述第一地环半部分和所述第二地环半部分均连接到所述地屏蔽层。
127.根据权利要求126所述的耦合电感器，其中，所述第一螺旋变压器和所述第二螺旋变压器均连接到所述第一地环半部分。
128.根据权利要求119所述的耦合电感器，其中，所述第一螺旋变压器和所述第二螺旋变压器均连接到地环，所述地环连接到地屏蔽层，并且
其中，所述第一螺旋变压器和所述第二螺旋变压器设置在形成于所述地环内部的没有所述地屏蔽层的区域内。
129.一种基于耦合电感器的组件，包括：
与所述基于耦合电感器的组件的第一半部分关联的第一端口，所述第一端口包括设置在第二金属层下方以形成堆叠且耦合的传输线的第一金属层，所述第二金属层连接到第一螺旋变压器；和
与所述基于耦合电感器的组件的第二半部分关联的第二端口，所述第二端口包括连接到所述第二螺旋变压器的第一金属层，
其中，所述第一螺旋变压器和所述第二螺旋变压器形成一组耦合电感器，并且
其中，所述堆叠且耦合的传输线形成等效的分离电容器电路。
130.根据权利要求129所述的耦合电感器，其中，所述第一金属层和所述第二金属层与经由互补金属氧化物半导体(CMOS)工艺形成的层关联。
131.根据权利要求129所述的耦合电感器，其中，所述第一端口耦合到50欧姆的源，并且其中，所述第二端口耦合到毫米波(mmW)放大器的输入。
132.根据权利要求129所述的耦合电感器，其中，所述第一端口耦合到50欧姆的负载，并且其中，所述第二端口耦合到毫米波(mmW)放大器的输出。
133.根据权利要求129所述的耦合电感器，其中，包括在所述第二端口中的所述第一金属层还包括设置在其上以在所述第二端口处形成第二堆叠且耦合的传输线的所述第二金属层。
134.根据权利要求133所述的耦合电感器，其中：
所述基于耦合电感的组件形成三工器电路的一部分，
所述第一端口耦合到与射频(RF)头关联的信号，所述信号来自具有不同频率的多个信号，所述多个信号由所述三工器电路组合，并且
所述第二端口耦合到所述三工器电路的输出。
135.根据权利要求134所述的耦合电感器，其中，所述基于耦合电感器的组件在所述第一端口与所述第二端口之间形成带通滤波器，所述带通滤波器具有根据所述信号的频率的滤波器响应。
136.根据权利要求129所述的耦合电感器，其中，所述第一螺旋变压器和所述第二螺旋变压器均具有八边形形状。
137.根据权利要求133所述的耦合电感器，其中，所述第二堆叠且耦合的传输线形成等效的分离电容器电路。
138.根据权利要求129所述的耦合电感器，其中，所述第一金属层设置在地屏蔽层的顶部，并且
其中，所述第一螺旋变压器与所述第二螺旋变压器下方的区域没有所述地屏蔽层。
139.一种无线电头，包括：
收发机管芯，包括至少一个收发机链；
前端管芯，耦合到所述至少一个收发机链；和
天线阵列管芯，耦合到所述前端管芯，
其中，所述至少一个收发机链被配置为：与所述前端管芯和所述天线阵列管芯一起，基于与所述无线头外部的调制解调器的数字数据通信，促进与设备的无线数据通信。
140.根据权利要求139所述的无线电头，其中，所述收发机管芯经由数字电缆耦合到所述调制解调器，所述数字电缆包括柔性扁平电缆(FFC)或柔性印刷电路(FPC)电缆之一。
141.根据权利要求139所述的无线电头，其中，所述收发机管芯还包括多个收发机链和公共数字前端，所述公共数字前端被配置为：促进与所述调制解调器和所述多个收发机链中的每一个的数字数据通信。
142.根据权利要求139所述的无线电头，其中，所述至少一个收发机链与所述调制解调器之间的数字数据通信是根据串行数字接口。
143.根据权利要求141所述的无线电头，其中，所述天线阵列管芯包括多个天线元件，并且
其中，所述多个收发机链中的每个收发机链耦合到所述多个天线元件中的相应一个。
144.根据权利要求143所述的无线电头，其中，所述多个收发机链中的每一个被配置为：基于经由所述公共数字前端接收的数字数据，向所述多个天线元件中的每个天线元件提供具有幅度和信号加权的信号。
145.根据权利要求141所述的无线电头，其中，所述多个收发机链中的每一个包括接收链和发送链，其中，每个发送链和接收链包括耦合到所述公共数字前端的收发机数字前端。
146.根据权利要求139所述的无线电头，其中，所述收发机管芯还包括多个收发机链，并且还包括：
本地振荡器(LO)电路，被配置为生成正交LO信号，并且
其中，所述多个收发机链中的每一个利用由所述LO电路生成的一组单独的正交LO信号。
147.一种无线电头，包括：
收发机管芯，包括多个收发机链；
前端管芯，耦合到多个收发机链中的每一个；和
多个天线元件，所述多个天线元件中的每个天线元件经由所述前端管芯耦合到所述多个收发机链中的每个相应收发机链，
其中，所述多个收发机链中的每一个被配置为：与所述前端管芯和所述多个天线元件一起，基于与所述无线电头外部的调制解调器的数字数据通信，促进与设备的无线数据通信。
148.根据权利要求147所述的无线电头，其中，所述多个收发机链中的每一个经由数字电缆耦合到所述调制解调器，所述数字电缆包括柔性扁平电缆(FFC)或柔性印刷电路(FPC)电缆之一。
149.根据权利要求147所述的无线电头，其中，所述收发机管芯还包括公共数字前端，所述公共数字前端被配置为：促进与所述调制解调器和所述多个收发机链中的每一个的数字数据通信。
150.根据权利要求147所述的无线电头，其中，所述多个收发机链中的每一个与所述调制解调器之间的数字数据通信是根据串行数字接口。
151.根据权利要求149所述的无线电头，其中，所述多个收发机链中的每一个被配置为：基于经由所述公共数字前端接收的数字数据，向所述多个天线元件中的每个相应天线元件提供具有幅度和信号加权的信号。
152.根据权利要求149所述的无线电头，其中，所述多个收发机链中的每一个包括接收链和发送链，其中，每个发送链和接收链包括耦合到所述公共数字前端的收发机数字前端。
153.根据权利要求147所述的无线电头，其中，所述收发机管芯还包括被配置为生成正交LO信号的本地振荡器(LO)电路，并且
其中，所述多个收发机链中的每一个利用由所述LO电路生成的一组单独的正交LO信号。
154.根据权利要求147所述的无线电头，其中，与所述设备的无线数据通信是根据包括毫米波(mm-wave)频率的频率范围。
155.一种无线电，包括：
无线电头，包括：
至少一个收发机链；
前端管芯，耦合到所述至少一个收发机链；和
天线阵列管芯，耦合到所述前端管芯；和
无线电头外部的调制解调器，所述调制解调器经由数字通信链路耦合到所述无线电头，
其中，所述至少一个收发机链被配置为：与所述前端管芯和所述天线阵列管芯一起，基于经由所述数字通信链路的与所述调制解调器的数字数据通信，与设备无线通信。
156.根据权利要求155所述的无线电头，其中，数字通信链路包括柔性扁平电缆(FFC)或柔性印刷电路(FPC)电缆之一。
157.根据权利要求155所述的无线电头，其中，所述收发机管芯还包括多个收发机链和公共数字前端，所述公共数字前端被配置为：促进与所述调制解调器和所述多个收发机链中的每个收发机链的数字数据通信。
158.根据权利要求155所述的无线头，其中，所述至少一个收发机链与所述外部调制解调器之间的数字数据通信是根据串行数字接口。
159.根据权利要求157所述的无线电头，其中，所述天线阵列管芯包括多个天线元件，并且
其中，所述多个收发机链中的每个收发机链耦合到所述多个天线元件中的相应一个。
160.根据权利要求159所述的无线电头，其中，所述多个收发机链中的每一个被配置为：基于经由所述公共数字前端接收的数字数据，向所述多个天线元件中的每个天线元件提供具有幅度和信号加权的信号。
161.根据权利要求157所述的无线电头，其中，所述多个收发机链中的每一个包括接收链和发送链，其中，每个发送链和接收链包括耦合到所述公共数字前端的收发机数字前端。
162.根据权利要求155所述的无线电头，其中，所述收发机管芯还包括多个收发机链，并且还包括：
本地振荡器(LO)电路，被配置为生成正交LO信号，并且
其中，所述多个收发机链中的每一个利用由所述LO电路生成的一组单独的正交LO信号。
163.一种电缆，包括：
柔性电缆；
天线阵列管芯，耦合到所述柔性电缆的第一侧；和
射频集成电路(RFIC)，耦合到所述柔性电缆的第二侧，所述第一侧和所述第二侧在所述柔性电缆的相对两侧，并且
其中，所述RFIC经由所述柔性电缆耦合到所述天线阵列管芯。
164.根据权利要求163所述的电缆，其中，所述RFIC包括形成无线电头的一部分的前端和收发机。
165.根据权利要求163所述的电缆，其中，所述柔性电缆包括被配置为支持数字差分数据信号传送的一个或多个金属迹线。
166.根据权利要求165所述的电缆，其中，所述柔性电缆被配置为：根据数字差分数据信号传送协议，使用所述一个或多个金属迹线在所述RFIC与调制解调器之间串行通信数字基带数据。
167.根据权利要求166所述的电缆，其中，所述柔性电缆被配置为：使得能够根据第一数据速率，在所述RFIC与所述调制解调器之间进行数字基带数据的串行通信，并且
其中，所述柔性电缆还包括一个或多个附加金属迹线，所述附加金属迹线被配置为：使得能够根据小于所述第一数据速率的第二数据速率，进行一个或多个控制信号的通信。
168.根据权利要求166所述的电缆，其中，所述调制解调器与远端设备板关联，并且
其中，所述RFIC、所述天线阵列管芯和所述设备经由所述柔性电缆彼此直接耦合，而不使用电缆连接器。
169.根据权利要求163所述的电缆，其中，所述天线阵列管芯经由非导电粘合剂耦合到所述柔性电缆的第一侧，使得在所述天线阵列管芯与所述柔性电缆之间形成无电流电磁耦合。
170.根据权利要求169所述的电缆，其中，所述RFIC经由所述柔性电缆以电流方式耦合到在所述天线阵列管芯与所述柔性电缆之间形成的所述无电流电磁耦合的一侧。
171.根据权利要求163所述的电缆，其中，所述柔性电缆包括多个层，其中，所述多个层中的至少一个层与电压供给平面关联。
172.根据权利要求163所述的电缆，其中，所述柔性电缆由多层的液晶聚合物(LCP)组成，并且包括微孔。
173.一种电缆，包括：
柔性电缆；
天线阵列管芯；和
射频集成电路(RFIC)，
其中，所述柔性电缆包括多个层，其部分与微孔互连，并且
其中，所述微孔用于将所述天线阵列管芯的部分跨所述柔性电缆的多个层耦合到所述RFIC的部分。
174.根据权利要求173所述的电缆，其中，所述天线阵列管芯耦合到所述柔性电缆的第一侧，并且
其中，所述RFIC耦合到柔性电缆的第二侧，所述第一侧和所述第二侧是所述柔性电缆的相对两侧。
175.根据权利要求173所述的电缆，其中，所述RFIC包括形成无线电头的一部分的前端和收发机。
176.根据权利要求173所述的电缆，其中，所述柔性电缆包括被配置为支持数字差分数据信号传送的一个或多个金属迹线。
177.根据权利要求176所述的电缆，其中，所述柔性电缆被配置为：根据数字差分数据信号传送协议，使用所述一个或多个金属迹线在所述RFIC与调制解调器之间串行通信数字基带数据。
178.根据权利要求177所述的电缆，其中，所述柔性电缆被配置为：使得能够根据第一数据速率，在所述RFIC与所述调制解调器之间进行数字基带数据的串行通信，
其中，所述柔性电缆还包括一个或多个附加金属迹线，所述附加金属迹线被配置为：使得能够根据小于所述第一数据速率的第二数据速率，进行一个或多个控制信号的通信。
179.根据权利要求177所述的电缆，其中，所述调制解调器与远端设备板关联，并且
其中，所述RFIC、所述天线阵列管芯和所述设备板经由所述柔性电缆彼此直接耦合，而不使用电缆连接器。
180.根据权利要求173所述的电缆，其中，所述天线阵列管芯经由非导电粘合剂耦合到所述柔性电缆的第一侧，使得在所述天线阵列管芯与所述柔性电缆之间形成无电流电磁耦合，并且
其中，所述RFIC经由所述柔性电缆以电流方式耦合到在所述天线阵列管芯与所述柔性电缆之间形成的无电流电磁耦合的一侧。
181.根据权利要求173所述的电缆，其中，所述柔性电缆的多个层中的至少一个层与电压供给平面关联。
182.根据权利要求173所述的电缆，其中，所述柔性电缆由液晶聚合物(LCP)组成。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2018/067874 WO2020139371A1 (en) | 2018-12-28 | 2018-12-28 | Radio design, control, and architecture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112368939A true CN112368939A (zh) | 2021-02-12 |
Family
ID=71129635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880095077.8A Pending CN112368939A (zh) | 2018-12-28 | 2018-12-28 | 无线电设计、控制和架构 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11374557B2 (zh) |
| JP (1) | JP7350789B2 (zh) |
| KR (1) | KR102701378B1 (zh) |
| CN (1) | CN112368939A (zh) |
| DE (1) | DE112018008226T5 (zh) |
| WO (1) | WO2020139371A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114966557A (zh) * | 2022-05-12 | 2022-08-30 | 浙江铖昌科技股份有限公司 | 一种用于相控阵雷达多通道t/r多功能的快速波控系统 |
| CN117792338A (zh) * | 2024-02-27 | 2024-03-29 | 南京朗立微集成电路有限公司 | 一种滤波器及其设计方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102468231B1 (ko) * | 2016-07-22 | 2022-11-18 | 삼성전자주식회사 | 무선 통신 시스템에서 안테나 임피던스 매칭 장치 및 방법 |
| US11831348B2 (en) * | 2019-07-29 | 2023-11-28 | Rensselaer Polytechnic Institute | Broadband signal source architecture |
| WO2021133398A1 (en) | 2019-12-27 | 2021-07-01 | Intel Corporation | Methods and devices for mitigating pulling in a fractional local oscillator signal generation scheme |
| KR20220048331A (ko) * | 2020-10-12 | 2022-04-19 | 삼성전자주식회사 | 자가진단 신호 생성을 위한 안테나 모듈 및 이를 이용하는 전자 장치 |
| EP4020823A1 (en) | 2020-12-22 | 2022-06-29 | INTEL Corporation | A distributed radiohead system |
| EP4298737A1 (en) * | 2021-02-24 | 2024-01-03 | BlueHalo LLC | System and method for a digitally beamformed phased array feed |
| JP2023031964A (ja) * | 2021-08-26 | 2023-03-09 | 株式会社村田製作所 | フィルタ装置 |
| US11901977B2 (en) * | 2022-01-14 | 2024-02-13 | Bae Systems Information And Electronic Systems Integration Inc. | Delay compensated analog beam forming network |
| WO2023224161A1 (ko) * | 2022-05-17 | 2023-11-23 | 삼성전자 주식회사 | 적응형 전압 제어 블록이 있는 주파수 체배기 및 그 방법 |
| US20240022226A1 (en) * | 2022-07-13 | 2024-01-18 | Apple Inc. | Tunable matching network |
| US20240039646A1 (en) * | 2022-07-26 | 2024-02-01 | Qualcomm Incorporated | Selective non-linearity correction for reducing power consumption and latency |
| US11799541B1 (en) * | 2022-09-23 | 2023-10-24 | Qualcomm Incorporated | Repeater digital processing modes |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3550030B2 (ja) * | 1998-11-20 | 2004-08-04 | 松下電器産業株式会社 | 発振回路、位相同期回路、位相補間回路、位相調整回路および位相結合回路 |
| JP4454810B2 (ja) * | 2000-08-04 | 2010-04-21 | Ｎｅｃエレクトロニクス株式会社 | デジタル位相制御方法及びデジタル位相制御回路 |
| US6686805B2 (en) * | 2001-05-25 | 2004-02-03 | Infineon Technologies Ag | Ultra low jitter clock generation device and method for storage drive and radio frequency systems |
| US7167686B2 (en) * | 2002-01-25 | 2007-01-23 | Qualcomm Incorporated | Wireless communications transceiver: transmitter using a harmonic rejection mixer and an RF output offset phase-locked loop in a two-step up-conversion architecture and receiver using direct conversion architecture |
| US6759881B2 (en) * | 2002-03-22 | 2004-07-06 | Rambus Inc. | System with phase jumping locked loop circuit |
| JP2005057626A (ja) * | 2003-08-07 | 2005-03-03 | Sharp Corp | 注入同期発振器および高周波通信装置 |
| US8085108B2 (en) * | 2006-09-18 | 2011-12-27 | St-Ericsson Sa | Digital polar radio frequency transmitting device with a radiofrequency reference oscillator and an integrated circuit comprising such device |
| US8059777B2 (en) * | 2007-11-16 | 2011-11-15 | Motorola Solutions, Inc. | Method and apparatus for generating phase shifted local oscillator signals for a feedback loop on a transmitter |
| US9287886B2 (en) * | 2008-02-29 | 2016-03-15 | Qualcomm Incorporated | Dynamic reference frequency for fractional-N Phase-Locked Loop |
| US8014486B2 (en) | 2008-03-27 | 2011-09-06 | NDSSI Holdings, LLC | Generating a frequency switching local oscillator signal |
| US8204154B2 (en) * | 2010-05-19 | 2012-06-19 | Qualcomm Incorporated | DC offset calibration |
| US9148323B2 (en) * | 2012-09-07 | 2015-09-29 | Agency For Science, Technology And Research | Transmitter |
-
2018
- 2018-12-28 DE DE112018008226.1T patent/DE112018008226T5/de active Pending
- 2018-12-28 KR KR1020207037505A patent/KR102701378B1/ko active IP Right Grant
- 2018-12-28 US US17/255,291 patent/US11374557B2/en active Active
- 2018-12-28 JP JP2020571848A patent/JP7350789B2/ja active Active
- 2018-12-28 WO PCT/US2018/067874 patent/WO2020139371A1/en active Application Filing
- 2018-12-28 CN CN201880095077.8A patent/CN112368939A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114966557A (zh) * | 2022-05-12 | 2022-08-30 | 浙江铖昌科技股份有限公司 | 一种用于相控阵雷达多通道t/r多功能的快速波控系统 |
| CN117792338A (zh) * | 2024-02-27 | 2024-03-29 | 南京朗立微集成电路有限公司 | 一种滤波器及其设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11374557B2 (en) | 2022-06-28 |
| WO2020139371A1 (en) | 2020-07-02 |
| KR102701378B1 (ko) | 2024-09-02 |
| KR20210106881A (ko) | 2021-08-31 |
| JP7350789B2 (ja) | 2023-09-26 |
| JP2022522552A (ja) | 2022-04-20 |
| DE112018008226T5 (de) | 2021-09-09 |
| US20210391853A1 (en) | 2021-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7350789B2 (ja) | 無線機器の設計、制御、及びアーキテクチャ | |
| JP7089519B2 (ja) | 無線通信技術、装置及び方法 | |
| Pang et al. | A 28-GHz CMOS phased-array beamformer utilizing neutralized bi-directional technique supporting dual-polarized MIMO for 5G NR | |
| JP2022545160A (ja) | デジタル無線ヘッド制御 | |
| Hashemi et al. | A 24-GHz SiGe phased-array receiver-LO phase-shifting approach | |
| US10693687B1 (en) | Intermediate frequency on chip (IFoC) system | |
| WO2010038227A2 (en) | Wireless base station design | |
| US20200099552A1 (en) | Multipath filters | |
| US7079869B2 (en) | Communication system transmitter or receiver module having integrated radio frequency circuitry directly coupled to antenna element | |
| Li et al. | Design and implementation of an active array antenna with remote controllable radiation patterns for mobile communications | |
| Ntouni et al. | Real-time experimental wireless testbed with digital beamforming at 300 GHz | |
| US11569897B2 (en) | Scalable, multi-layer MIMO transceiver | |
| WO2022074096A1 (en) | Multi-antenna transceiver system for multi-band operation | |
| Gueorguiev et al. | A 5.2 GHz CMOS I/Q modulator with integrated phase shifter for beamforming | |
| Sethi et al. | A four channel phased array transmitter using an active RF phase shifter for 5G wireless systems | |
| GB2517221A (en) | Tunable antenna systems | |
| Kalyoncu | Four-element phased-array beamformers and a self-interference canceling full-duplex transciver in 130-nm SiGe for 5G applications at 26 GHz | |
| US10707827B2 (en) | Wide-band Wilkinson divider | |
| WO2023092567A1 (en) | Antenna filter unit (afu), radio unit (ru), and communication device | |
| KR20230008772A (ko) | 무선 통신 시스템에서 안테나 필터 및 이를 포함하는 전자 장치 | |
| Liu et al. | Trends of E-band high-capacity mobile communication system | |
| Floyd et al. | 10 System-on-a-chip mm-wave silicon transmitters | |
| Gueorguiev | Integrated Circuit Techniques and Architectures for Beamforming Radio Transmitters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |