CN117650763A - 一种移相器芯片及移相系统 - Google Patents
一种移相器芯片及移相系统 Download PDFInfo
- Publication number
- CN117650763A CN117650763A CN202410122014.4A CN202410122014A CN117650763A CN 117650763 A CN117650763 A CN 117650763A CN 202410122014 A CN202410122014 A CN 202410122014A CN 117650763 A CN117650763 A CN 117650763A
- Authority
- CN
- China
- Prior art keywords
- phase
- phase shifter
- chip
- units
- shifting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 44
- 238000004891 communication Methods 0.000 claims abstract description 27
- 230000005540 biological transmission Effects 0.000 claims description 20
- 230000009977 dual effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
本申请实施例提供了一种移相器芯片及移相系统。所述移相器芯片包括：数字控制模块和N个移相器单元，N为大于1的正整数，其中，N个所述移相器单元与所述移相器芯片外部的N个电子元件一一对应通信连接；所述数字控制模块分别与N个所述移相器单元通信连接，根据N个所述移相器单元的移相控制信号同步调整N个所述移相器单元的移相状态，以调整N个所述电子元件的移相状态。本申请实施例可以应用于大规模RIS设计，无需在每个RIS单元引出可重构器件的直流控制线，极大减少了引线数量，降低了大规模RIS阵列的引线布局难度以及系统复杂度。
Description
技术领域
本申请涉及芯片技术领域，尤其涉及一种移相器芯片及移相系统。
背景技术
现有的大规模可重构智能表面（Reconfigurable Intelligent Surface，RIS）设计因单元数量与引线众多导致布线困难等问题。
现有的商用移相器芯片的精度较高，虽然大大超过了RIS的比特位数需求，但同时带来的高成本与高插入损耗，是大规模RIS设计所不能忍受的。另外商用移相器芯片的射频通路通常只有1路，每个单元都需要连接一颗移相器芯片，不能起到降低系统复杂度的目的。而且目前的商用移相器芯片普遍未集成数控模块，需要外接的多个控制引脚来控制每一个比特的移相，用于RIS会带来更多的控制线与偏置线需求，难以进行大规模设计。
发明内容
本申请实施例提供了一种移相器芯片及移相系统，以解决现有商用移相器芯片普遍未集成数控模块，需要外接的多个控制引脚来控制每一个比特的移相，用于RIS会带来更多的控制线与偏置线需求，难以进行大规模设计的问题。
为了解决上述技术问题，本申请实施例是这样实现的：
第一方面，本申请实施例提供了一种移相器芯片，所述移相器芯片包括：数字控制模块和N个移相器单元，N为大于1的正整数，其中，
N个所述移相器单元与所述移相器芯片外部的N个电子元件一一对应通信连接；
所述数字控制模块分别与N个所述移相器单元通信连接，根据N个所述移相器单元的移相控制信号同步调整N个所述移相器单元的移相状态，以调整N个所述电子元件的移相状态。
可选地，所述数字控制模块与外部控制设备通信连接，以读取用户写入于所述外部控制设备的移相电信号，解析所述移相电信号生成N个所述移相器单元对应的移相控制信号，并根据所述移相控制信号同步控制N个所述移相器单元的移相状态。
可选地，所述数字控制模块内设置有缓存单元，以缓存从所述外部控制设备读取的所述移相电信号。
可选地，各所述移相器单元内设置有移相控制电路，所述移相控制电路上设置有晶体管开关，
所述数字控制模块通过所述移相控制信号控制所述晶体管开关的开关状态，以调整N个所述移相器单元的移相状态。
可选地，所述移相器单元为双端口传输式移相器单元，所述移相器单元的信号输入端口和信号输出端口均与对应的所述电子元件通信连接。
可选地，所述移相器单元为单端口回波式移相器单元，所述移相器单元的单信号端口与对应的所述电子元件通信连接。
可选地，所述移相器芯片为微波频段芯片、毫米波频段芯片和太赫兹频段芯片中的任一种。
第二方面，本申请实施例提供了一种移相系统，包括：控制设备、N个电子元件和上述任一所述的移相器芯片，N为大于1的正整数，其中，
所述控制设备与所述移相器芯片通信连接，以接收用户输入的移相控制信号，并将所述移相控制信号发送给所述移相器芯片；
所述移相器芯片内的N个移相器单元与所述移相器芯片外部的N个电子元件一一对应通信连接，以根据所述移相控制信号同步调整N个所述移相器单元的移相状态，以调整N个所述电子元件的移相状态。
可选地，所述电子元件为设置于可重构智能超表面的电磁元件，所述移相器芯片设置于所述可重构智能超表面。
可选地，所述控制设备为上位机、FPGA芯片中的任一种。
在本申请实施例中，移相器芯片包括：数字控制模块和N个移相器单元，N为大于1的正整数，其中，N个移相器单元与移相器芯片外部的N个电子元件一一对应通信连接。数字控制模块分别与N个移相器单元通信连接，根据N个移相器单元的移相控制信号同步调整N个移相器单元的移相状态，以调整N个电子元件的移相状态。本申请实施例通过一个移相器芯片即可以实现多个电子元件（如RIS的电磁单元等）的移相状态的调整，无需针对每个电子元件均设置一个移相器芯片进行移相控制，在RIS系统中，无需在每个RIS单元引出可重构器件的直流控制线，极大减少了引线数量，降低了大规模RIS阵列的引线布局难度以及系统复杂度。
上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种移相器芯片的结构示意图；
图2为本申请实施例提供的一种传输式移相器芯片的结构示意图；
图3为本申请实施例提供的一种回波式移相器芯片的结构示意图；
图4为本申请实施例提供的一种移相比特数据读取过程的示意图；
图5为本申请实施例提供的一种移相器芯片应用于RIS系统的示意图；
图6为本申请实施例提供的一种移相系统的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参照图1，示出了本申请实施例提供的一种移相器芯片的结构示意图。
如图1所示，移相器芯片100可以包括：数字控制模块111和N个移相器单元（即移相器单元1、移相器单元2、...、移相器单元N），N为大于1的正整数。
N个移相器单元与移相器芯片100外部的N个电子元件一一对应通信连接。如图1所示，移相器单元1与电子元件1通信连接，移相器单元2与电子元件2通信连接，...，移相器单元N与电子元件N通信连接等。
在本实施例中，电子元件可以为但不限于RIS的电磁单元。
数字控制模块111分别与N个移相器单元通信连接，以根据N个移相器单元的移相控制信号同步调整N个移相器单元的移相状态，以调整N个电子元件的移相状态。
本申请实施例提供的上述方案，通过一个移相器芯片即可以实现多个电子元件（如RIS的电磁单元等）的移相状态的调整，无需针对每个电子元件均设置一个移相器芯片进行移相控制，在RIS系统中，无需在每个RIS单元引出可重构器件的直流控制线，极大减少了引线数量，降低了大规模RIS阵列的引线布局难度以及系统复杂度。
在本申请的一种具体实现中，还可以设置外部控制设备以与移相器芯片内的数字控制模块通信，向移相器芯片提供移相电信号。
如图1所示，数字控制模块111可以与外部控制设备110通信连接，以读取用户写入于外部控制设备110的移相电信号，同时，解析移相电信号生成N个移相器单元对应的移相控制信号，并根据移相控制信号同步控制N个移相器单元的移相状态。
在本实施例中，外部控制设备110可以为上位机、FPGA（Field-Programmable GateArray，现场可编程门阵列）芯片等，具体地，对于外部控制设备的具体类型可以根据业务需求而定，本实施例对此不加以限制。
在数字控制模块111内可以设置有缓存单元，以缓存从外部控制设备110读取的移相电信号。
在具体实现中，数字控制模块111可以通过数字信号线、时钟信号线和使能信号线与外部控制设备110通信连接。在用户向外部控制设备110输入移相控制数据之后，外部控制设备110可以将用户输入的移相控制数据转换为移相电信号，并发送给数字控制模块111。
数字控制模块111可以通过数字信号线读取外部控制设备110传输的移相电信号，并存储于缓存单元内。在移相电信号的读取过程中，可以根据时钟信号线的时钟信号读取到芯片内每个移相器单元对应的移相控制信号。具体地，可以在时钟信号CLK的每个上升沿读取数据信号DATA的电平，高电平时为1，低电平时为0。
在射频移相器芯片工作时，数控模块在识别到Data信号中的帧头后，读取后续的8个比特，保存在存储单元（如移位寄存器等）中，在Enable信号抬起后同时控制每一路的移相，如图4所示，Clk表示时钟信号，Data表示数字信号，Enable表示使能信号，Phase表示移相相位。每一路通过2个比特的00、01、10与11四个状态来控制0°、90°、180°和270°的移相，在图4的示例中，帧头为100，第一路移相90°，第二路移相0°，第三路移相270°，第四路移相180°，帧尾为001，检测到帧尾后Enable信号抬高，完成移相，四路通道（即四个移相器单元）分别移相预设相位。类似的如果是1比特设计，则可以用0表示0°，1表示180°；3比特设计则用000表示0°、001表示45°、010表示90°、011表示135°、100表示180°、101表示225°、110表示270°、111表示315°；更高比特数的情况依此类推。
在实际应用中，可以在数字控制模块内增加一个使能信号抬高逻辑程序，以在检测到帧尾后控制使能信号抬高，进而完成移相。
在本申请实施例中，在各移相器单元内设置有移相控制电路，移相控制电路上设置有晶体管开关，
所述数字控制模块可以通过移相控制信号控制晶体管开关的开关状态，以调整N个移相器单元的移相状态。例如，如果是2bit移相单元，内部会设计有2个晶体管开关来控制单元的移相状态，开关1、2都关闭时移相为0°；开关1关闭开关2打开时移相90°；开关1打开开关2关闭时移相180°；开关1、2都打开时移相为270°等，移相相位与晶体管开关的对应关系可以预先进行设置，本实施例对此不加以限制。
在本申请提供的移相器芯片应用于大规模RIS时，通过数字信号控制射频移相器芯片内部的晶体管开关来改变工作状态，而不是采用电流驱动的PIN管，极大降低了RIS的功耗。
在本申请的一种具体实现中，移相器单元可以为双端口传输式移相器单元，移相器单元的信号输入端口和信号输出端口均与对应的电子元件通信连接。
如图2所示的传输式移相器芯片200可以包括4个移相器单元，即1号传输式移相器单元、2号传输式移相器单元、3号传输式移相器单元、4号传输式移相器单元，以及数字控制模块211，数字控制模块211分别与1号传输式移相器单元、2号传输式移相器单元、3号传输式移相器单元、4号传输式移相器单元通信连接。这四个传输式移相器单元即为双端口传输式移相器单元，分别包括信号输入端口（即In#1、In#2、In#3、In#4）和信号输出端口（即Out#1、Out#2、Out#3、Out#4）。1号传输式移相器单元、2号传输式移相器单元、3号传输式移相器单元、4号传输式移相器单元分别通过各自对应的信号输入端口和信号输出端口与对应的电子元件通信连接。
在本申请的另一种具体实现中，移相器单元可以为单端口回波式移相器单元，移相器单元的单信号端口可以与对应的电子元件通信连接。
如图3所示，移相器芯片即为图3所示的回波式移相器芯片300，回波式移相器芯片300可以包括四个传输式移相器单元，即1号回波式移相器单元、2号回波式移相器单元、3号回波式移相器单元、4号回波式移相器单元，以及数字控制模块311，数字控制模块311分别与1号回波式移相器单元、2号回波式移相器单元、3号回波式移相器单元、4号回波式移相器单元通信连接。这四个回波式移相器单元即为单端口回波式移相器单元，分别包括单个输入输出端口（即In&Out#1、In&Out#2、In&Out#3、In&Out#4），1号回波式移相器单元、2号回波式移相器单元、3号回波式移相器单元、4号回波式移相器单元分别通过各自对应的输入输出端口与外部的电子元件通信连接。
在本申请的另一种具体实现中，移相器芯片可以为微波频段芯片、毫米波频段芯片和太赫兹频段芯片中的任一种。
移相器芯片可采用CMOS等工艺制作，成本较低，能设计用于微波频段、毫米波频段和THz频段的移相器，以用于对应频段的天线设计，且可用于设计多比特、多极化的RIS天线。
本申请实施例提供的移相器芯片可以应用于RIS架构中，如图5所示，RIS表面上设置有阵列排布的天线单元510和移相器芯片520，针对8*8阵列的RIS架构，在传统设计中，RIS表面的每个单元均连接单个可重构器件的RIS架构在用于大规模设计时存在引线多、结构复杂的问题，即一个8*8的2比特RIS需要至少128条直流偏置线，为整体设计带来了很高的复杂度。而采用本实施例提供的移相器芯片，同样规模的RIS只需要16条Data信号线（即数字信号线），以及所有芯片共用的Enable信号线（即使能信号）与Clk信号线（即时钟信号线），就引线数量上减少为原来的12.5%，且随着规模与移相器芯片通道数的增加，复杂度降低的收益会更高，这样极大简化了RIS设计和控制，并且有利于设计多功能、多比特、高频段的RIS。
本申请实施例提供的移相器芯片，包括：数字控制模块和N个移相器单元，N为大于1的正整数，其中，N个移相器单元与移相器芯片外部的N个电子元件一一对应通信连接。数字控制模块分别与N个移相器单元通信连接，根据N个移相器单元的移相控制信号同步调整N个移相器单元的移相状态，以调整N个电子元件的移相状态。本申请实施例通过一个移相器芯片即可以实现多个电子元件（如RIS的电磁单元等）的移相状态的调整，无需针对每个电子元件均设置一个移相器芯片进行移相控制，在RIS系统中，无需在每个RIS单元引出可重构器件的直流控制线，极大减少了引线数量，降低了大规模RIS阵列的引线布局难度以及系统复杂度。
参照图6，示出了本申请实施例提供的一种移相系统的结构示意图。如图6所示，该移相系统600可以包括：控制设备610、N个电子元件（即电子元件1、电子元件2、...、电子元件N）和上述任一所述的移相器芯片（如图所示移相器芯片620），N为大于1的正整数，其中，
控制设备610可以与移相器芯片620通信连接，以接收用户输入的移相控制信号，并将移相控制信号发送给移相器芯片620。
移相器芯片620内的N个移相器单元（即图6所示移相器单元1、移相器单元2、...、移相器单元N）与移相器芯片620外部的N个电子元件一一对应通信连接，以根据移相控制信号同步调整N个移相器单元的移相状态，以调整N个电子元件的移相状态。
在本申请实施例中，电子元件为设置于可重构智能超表面的电磁元件，移相器芯片设置于可重构智能超表面，且与电磁单元分离设置，从而可以使一个移相器芯片与多个电磁单元相连，以同步控制多个电磁单元的移相状态。
在本实施例中，控制设备可以为上位机、FPGA芯片等设备中的任一种，本实施例对于控制设备的具体类型可以根据业务需求而定，本实施例对此不加以限制。
本申请实施例提供的移相系统，包括：控制设备、N个电子元件和上述任一所述的移相器芯片，N为大于1的正整数，其中，控制设备与移相器芯片通信连接，以接收用户输入的移相控制信号，并将移相控制信号发送给移相器芯片。移相器芯片内的N个移相器单元与移相器芯片外部的N个电子元件一一对应通信连接，以根据移相控制信号同步调整N个移相器单元的移相状态，以调整N个电子元件的移相状态。本申请实施例通过一个移相器芯片即可以实现多个电子元件（如RIS的电磁单元等）的移相状态的调整，无需针对每个电子元件均设置一个移相器芯片进行移相控制，在RIS系统中，无需在每个RIS单元引出可重构器件的直流控制线，极大减少了引线数量，降低了大规模RIS阵列的引线布局难度以及系统复杂度。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种移相器芯片，其特征在于，所述移相器芯片包括：数字控制模块和N个移相器单元，N为大于1的正整数，其中，
N个所述移相器单元与所述移相器芯片外部的N个电子元件一一对应通信连接；
所述数字控制模块分别与N个所述移相器单元通信连接，根据N个所述移相器单元的移相控制信号同步调整N个所述移相器单元的移相状态，以调整N个所述电子元件的移相状态。
2.根据权利要求1所述的移相器芯片，其特征在于，
所述数字控制模块与外部控制设备通信连接，以读取用户写入于所述外部控制设备的移相电信号，解析所述移相电信号生成N个所述移相器单元对应的移相控制信号，并根据所述移相控制信号同步控制N个所述移相器单元的移相状态。
3.根据权利要求2所述的移相器芯片，其特征在于，所述数字控制模块内设置有缓存单元，以缓存从所述外部控制设备读取的所述移相电信号。
4.根据权利要求1所述的移相器芯片，其特征在于，各所述移相器单元内设置有移相控制电路，所述移相控制电路上设置有晶体管开关，
所述数字控制模块通过所述移相控制信号控制所述晶体管开关的开关状态，以调整N个所述移相器单元的移相状态。
5.根据权利要求1所述的移相器芯片，其特征在于，所述移相器单元为双端口传输式移相器单元，所述移相器单元的信号输入端口和信号输出端口均与对应的所述电子元件通信连接。
6.根据权利要求1所述的移相器芯片，其特征在于，所述移相器单元为单端口回波式移相器单元，所述移相器单元的单信号端口与对应的所述电子元件通信连接。
7.根据权利要求1所述的移相器芯片，其特征在于，所述移相器芯片为微波频段芯片、毫米波频段芯片和太赫兹频段芯片中的任一种。
8.一种移相系统，其特征在于，包括：控制设备、N个电子元件和权利要求1至7中任一所述的移相器芯片，N为大于1的正整数，其中，
所述控制设备与所述移相器芯片通信连接，以接收用户输入的移相控制信号，并将所述移相控制信号发送给所述移相器芯片；
所述移相器芯片内的N个移相器单元与所述移相器芯片外部的N个电子元件一一对应通信连接，以根据所述移相控制信号同步调整N个所述移相器单元的移相状态，以调整N个所述电子元件的移相状态。
9.根据权利要求8所述的移相系统，其特征在于，所述电子元件为设置于可重构智能超表面的电磁元件，所述移相器芯片设置于所述可重构智能超表面。
10.根据权利要求8所述的移相系统，其特征在于，所述控制设备为上位机、FPGA芯片中的任一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410122014.4A CN117650763A (zh) | 2024-01-30 | 2024-01-30 | 一种移相器芯片及移相系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410122014.4A CN117650763A (zh) | 2024-01-30 | 2024-01-30 | 一种移相器芯片及移相系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117650763A true CN117650763A (zh) | 2024-03-05 |
Family
ID=90043735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410122014.4A Pending CN117650763A (zh) | 2024-01-30 | 2024-01-30 | 一种移相器芯片及移相系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117650763A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027126A (en) * | 1989-05-17 | 1991-06-25 | Raytheon Company | Beam steering module |
| JPH08242102A (ja) * | 1995-03-01 | 1996-09-17 | Nec Corp | マイクロ波移相器 |
| WO2016183797A1 (zh) * | 2015-05-19 | 2016-11-24 | 华为技术有限公司 | 一种相控阵芯片、相控阵波束扫描方法和装置 |
| CN108631754A (zh) * | 2018-04-27 | 2018-10-09 | 成都仕芯半导体有限公司 | 一种高精度移相装置 |
| CN109361064A (zh) * | 2018-11-12 | 2019-02-19 | 北京航空航天大学 | 一种规模可重构的智能化移相器系统 |
| US20210013619A1 (en) * | 2019-07-12 | 2021-01-14 | Arizona Board Of Regents On Behalf Of Arizona State University | Large intelligent surfaces with sparse channel sensors |
-
2024
- 2024-01-30 CN CN202410122014.4A patent/CN117650763A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027126A (en) * | 1989-05-17 | 1991-06-25 | Raytheon Company | Beam steering module |
| JPH08242102A (ja) * | 1995-03-01 | 1996-09-17 | Nec Corp | マイクロ波移相器 |
| WO2016183797A1 (zh) * | 2015-05-19 | 2016-11-24 | 华为技术有限公司 | 一种相控阵芯片、相控阵波束扫描方法和装置 |
| CN108631754A (zh) * | 2018-04-27 | 2018-10-09 | 成都仕芯半导体有限公司 | 一种高精度移相装置 |
| CN109361064A (zh) * | 2018-11-12 | 2019-02-19 | 北京航空航天大学 | 一种规模可重构的智能化移相器系统 |
| US20210013619A1 (en) * | 2019-07-12 | 2021-01-14 | Arizona Board Of Regents On Behalf Of Arizona State University | Large intelligent surfaces with sparse channel sensors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4675897B2 (ja) | 集積回路内の複数の供給電圧でのデジタル信号の多重化 | |
| US10318447B2 (en) | Universal SPI (Serial Peripheral Interface) | |
| US9450620B1 (en) | Fast indirect antenna control | |
| US20120324152A1 (en) | Memory controller with bi-directional buffer for achieving high speed capability and related method thereof | |
| CN111666245B (zh) | 半导体装置和spi系统 | |
| US6674303B1 (en) | Programmable input/output cell with bidirectional and shift register capabilities | |
| CN110675909A (zh) | 动态寄存器、数据运算单元、芯片、算力板及计算设备 | |
| CN104168012B (zh) | 电压电平转换器和实现其的系统 | |
| CN202111685U (zh) | 可扩展的开关矩阵板 | |
| KR101692857B1 (ko) | 디지털 직병렬 변환기 및 이를 이용한 ＧａＡｓ ＭＭＩＣ | |
| CA2477963A1 (en) | Low jitter clock for a multi-gigabit transceiver on a field programmable gate array | |
| CN117650763A (zh) | 一种移相器芯片及移相系统 | |
| US5589787A (en) | Cell for shift register | |
| US20040119496A1 (en) | Implementation of multiple flip flops as a standard cell using novel clock generation scheme | |
| US11625062B2 (en) | Clock distribution circuit and semiconductor apparatus including the same | |
| EP0472157B1 (en) | High-speed signal multiplexing circuit for multiplexing high-speed signals | |
| CN111881080A (zh) | 带有片内串行总线的集成电路芯片 | |
| CN201928246U (zh) | 一种移相器相位控制装置 | |
| CN110098821B (zh) | 触发器电路及集成电路 | |
| CN101506788A (zh) | 具有低噪声外围装置的微控制器 | |
| CN109936359A (zh) | 一种具有自动方向检测和强输出驱动能力的低功耗双向数字电平转换电路及芯片 | |
| CN114966557B (zh) | 一种用于相控阵雷达多通道t/r多功能的快速波控系统 | |
| CN115347894B (zh) | 一种射频接口电路及基于射频接口电路的多芯片级联方法 | |
| CN209882113U (zh) | 双模式通信装置以及双模式通信模块 | |
| CN117650369B (zh) | 一种集中控制架构的可重构智能超表面 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |