DE10036643A1 - Verfahren und Vorrichtung zur Steuerung von Betriebsabläufen - Google Patents
Verfahren und Vorrichtung zur Steuerung von BetriebsabläufenInfo
- Publication number
- DE10036643A1 DE10036643A1 DE10036643A DE10036643A DE10036643A1 DE 10036643 A1 DE10036643 A1 DE 10036643A1 DE 10036643 A DE10036643 A DE 10036643A DE 10036643 A DE10036643 A DE 10036643A DE 10036643 A1 DE10036643 A1 DE 10036643A1
- Authority
- DE
- Germany
- Prior art keywords
- selection
- processor module
- peripheral elements
- instruction
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
Abstract
Verfahren und Vorrichtung mit einem Prozessorbaustein zur Steuerung von Betriebsabläufen, insbesondere bei einer Motorsteuerung in einem Kraftfahrzeug, wobei Peripherieelemente durch einen Prozessorbaustein mit einer vorgegebenen Anzahl von Auswahlschnittstellen durch über diese Auswahlschnittstellen ausgegebenen Auswahlsignale ausgewählt werden und die zu den Peripherieelementen Instruktionen über wenigstens eine Informationsschnittstelle des Prozessorbausteins übertragen werden. Dabei werden den Instruktionen Auswahlkennungen zugeordnet und mit diesen zusammen übertragen. Somit erfolgt eine Auswahl der Peripehrieelemente durch ein Auswahlsignal und eine Auswahlkennung.
Description
Die Erfindung betrifft ein Verfahren und eine Vorrichtung
mit einem Prozessorbaustein zur Steuerung von
Betriebsabläufen, insbesondere bei einer Motorsteuerung in
einem Kraftfahrzeug, wobei zur Steuerung der Betriebsabläufe
Peripherleelemente ausgewählt bzw. angesteuert werden gemäß
den Oberbegriffen der unabhängigen Ansprüche.
Zur Auswahl bzw. Adressierung von Peripherieelementen,
insbesondere Teilnehmern an einem Bussystem, stellen
Prozessorbausteine, insbesondere Controller, mehrere
Auswahlschnittstellen bzw. Auswahlleitungen
(Selektleitungen) zur Verfügung, wobei mit jeder
Selektleitung jeweils ein Peripherieelement bzw. Teilnehmer
angesprochen werden kann. Ein Teilnehmer wird somit durch
Aktivieren seiner zugeordneten Selektleitung ausgewählt bzw.
angesprochen. Damit ist die Anzahl möglicher Busteilnehmer
bzw. Peripherieelemente, die durch den Prozessorbaustein
ansprechbar sind, durch die vom Prozessorbaustein zur
Verfügung gestellte Anzahl von Selektleitungen bzw.
Selektsignalen bzw. Auswahlsignalen begrenzt.
Zur Erweiterung der Teilnehmerzahl wird aus einer Anzahl von
Selektsignalen eine Codierung generiert. Diese Codierung
muss dann durch Zusatzhardware, in der Regel einen
Decodierbaustein wieder decodiert werden. Dabei ergibt sich
durch die notwendige Decodierlogik ein
Schaltungsmehraufwand, der zu Mehrkosten und größerem
Flächenbedarf der Leiterplatte führt.
Der Einsatz einer solchen Decodierlogik ist im Artikel
"EPROM decoder for device selection" von K. J. Whiteley aus
der Fachzeitschrift "Electronic Engineering", volume 58,
number 714, Seite 36 von Juni 1986 bekannt. Üblicherweise
wird als Decodierlogik dabei eine Anzahl TTL-Bausteine hart
verdrahtet, um die Auswahlfunktion darzustellen. In dem
genannten Artikel wird die Selektion bzw. Ansteuerung
einzelner Peripheriebausteine durch ein EPROM realisiert.
Ist die Anzahl der Auswahlausgänge bzw.
Auswahlschnittstellen des EPROMs gegenüber der Anzahl der
anzusteuernden Peripheriebausteine zu gering, wird mit Hilfe
eines Decodierbausteins hier ein 4:16-Decoder, welcher
zwischengeschaltet ist, eine Aufweitung der
Auswahlmöglichkeiten erzielt. Durch Einsatz des
Decodierbausteins können somit mehr als die maximal mögliche
Anzahl von Peripheriebausteinen über das EPROM ausgewählt
bzw. angesteuert werden.
Der Aufbau einer solchen Adressendecodierung mit TTL-
Bausteinen ist ebenfalls in dem Fachbuch "PC-gesteuerte
Messtechnik" von Klaus Dembowsky von 1993 dargestellt,
welches im Markt & Technik Buch- und Softwareverlag GmbH & Co.
unter der ISBN-Nummer 3-87791-516-7 erschienen ist. Auf den
Seiten 58 bis 65 wird dabei der Aufbau von Decodier
schaltungen, für welche logische Bausteine, die TTL-
Bausteine, Vergleicherbausteine oder PAL (Programmable Array
Logic)-Bausteine eingesetzt werden, dargestellt.
Auch hier ergibt sich durch die notwendige Decodierlogik ein
Schaltungsmehraufwand, der zu Mehrkosten und größerem
Flächenbedarf für die Leiterplatte führt.
Dieser Schaltungsmehraufwand soll nun erfindungsgemäß
vermieden werden.
Die Erfindung geht aus von einem Verfahren und einer
Vorrichtung mit einem Prozessorbaustein zur Steuerung von
Betriebsabläufen, insbesondere bei einer Motorsteuerung in
einem Fahrzeug. Dabei werden Peripherieelemente durch einen
Prozessorbaustein mit einer vorgegebenen Anzahl von
Auswahlschnittstellen durch über diese Auswahlschnittstellen
ausgegebene Auswahlsignale ausgewählt, wobei zudem
Peripherieelemente außerdem Instruktionen bzw. Befehle
und/oder Daten über wenigstens eine
Informationsschnittstelle des Prozessorbausteins übertragen.
Vorteilhafterweise werden dabei den Instruktionen
Auswahlkennungen zugeordnet und mit diesen übertragen. Die
Auswahl der Peripherieelemente bzw. eines
Peripherieelementes erfolgt damit durch ein Auswahlsignal
und die Auswahlkennung. Von Vorteil ist, dass dadurch eine
Erweiterung der Anzahl der ansteuerbaren bzw. ansprechbaren
Peripherieelemente, insbesondere Busteilnehmer ohne
zusätzlichen Hardwaremehraufwand möglich ist. Damit lässt
sich zweckmäßigerweise z. B. der SPI (Serial Peripheral
Interface)-Bus ebenso wie andere vergleichbare Bussysteme
ohne die Mehrkosten bzw. den Schaltungsmehraufwand
erweitern.
Zweckmäßigerweise können somit mehrere Peripherieelemente an
eine Auswahlschnittstelle des Prozessorbausteins
angeschlossen werden und trotzdem einzeln ausgewählt bzw.
angesprochen werden, wobei sich die Peripherieelemente,
welche an der selben Auswahlschnittstelle angekoppelt sind
zweckmäßigerweise voneinander unterscheiden.
Vorteilhafterweise kann dabei die Auswahlkennung und die
Instruktion in digitaler Form als Gesamtheit aus binären
Einzelsignalen (Bits) übertragen werden, wobei die
Auswahlkennung einen Teil der Bits der Instruktion mit
vorgegebener Bitlänge ersetzt, so dass die übertragene
Auswahlkennung und Instruktion in ihrer Gesamtheit die
gleiche Bitzahl wie vorher die Instruktion alleine aufweist.
Als vorteilhafte Weiterbildung, wenn die gleiche Anzahl an
Instruktionen bzw. Befehlen auch nach Zuordnung der
Auswahlkennung zur Verfügung stehen soll, wird die
Gesamtheit aus Auswahlkennung und Instruktion in ihre
Bitzahl um die Bitanzahl der Auswahlkennung erhöht. Wird
beispielsweise der Befehl bzw. die Instruktion in einem
Datenrahmen übertragen, wird damit der Datenrahmen
vergrößert bzw. der Bitinhalt des Rahmens erhöht.
Damit ist vorteilhafterweise die Anwahl bzw. das Ansprechen
von mehr als der Anzahl der Auswahlschnittstellen des
Prozessorbausteins entsprechenden Zahl von
Peripherieelementen bzw. Busteilnehmern möglich, indem die
Businstruktionswörter bzw. Busbefehlswörter um ein oder
mehrere Auswahlbits bzw. Selektbits erweitert werden,
wodurch die Anzahl der möglichen Teilnehmer, also
Peripherieelemente ohne zusätzliche Hardwaremaßnahme erhöht
wird.
Nachfolgend wird die Erfindung anhand der in der Zeichnung
dargestellten Figuren näher erläutert.
Dabei zeigt Fig. 1 eine schematische Darstellung eines
Prozessorbausteins mit angekoppeltem Bussystem und
verschiedenen Peripherieelementen.
In Fig. 2 ist ein Instruktionswort bzw. ein Befehlswort
(beispielhaft 8 Bit) erfindungsgemäß dargestellt.
Fig. 3 schließlich offenbart ein Timing- bzw.
Zeitablaufdiagramm der über die Auswahlschnittstellen bzw.
die Informationsschnittstelle übertragenen Signale.
Fig. 1 zeigt einen Prozessorbaustein 100, der über eine
Bus-IO (BIO), also eine Busein/-ausgangsschnittstelle an ein
Bussystem, beispielsweise einen SPI-Bus 108 angekoppelt ist
und darüber kommuniziert. Der Prozessorbaustein 100 weist
des Weiteren Auswahlschnittstellen, sogenannte Selektports
SP1 bis SP4 auf, über die über Selektleitungen SL1 bis SL4
Peripherieelemente 101 bis 107 angeschlossen sind. Im Stand
der Technik können bei Direktanschluß über die hier
gezeigten vier Selektleitungen SL1 bis SL4 bzw. die
entsprechenden Auswahlschnittstellen SP1 bis SP4 maximal
vier Peripherieelemente 101 bis 104 vom Prozessorbaustein
ausgewählt bzw. angesprochen werden. Durch die später noch
genauer zu erläuternde Erweiterung mit einer Auswahlkennung,
kurz als SBE (Selekt-Bit-Erweiterung) bezeichnet, können
dann zusätzlich zu den Peripherieelementen 101 bis 104 die
Peripherieelemente 105 bis 107 durch den Prozessorbaustein
angewählt, insbesondere einzeln ausgewählt werden.
Des Weiteren wird bei dem Bussystem 108 insbesondere von
einem SPI-Bus als Beispiel ausgegangen. Andere Bussysteme
vergleichbarer Möglichkeiten und Anwendungsfälle können
dabei ebenso erfindungsgemäß eingesetzt werden.
Die SPI-Kommunikation läuft in der Regel wie folgt ab: Der
Controller bzw. Prozessorbaustein 100 aktiviert das für den
anzusprechenden SPI-Baustein, also das Peripherieelement
zuständige Selektsignal über die entsprechende
Auswahlschnittstelle SP1 bis SP4 und sendet anschließend
einen Befehl bzw. eine Instruktion und gegebenenfalls Daten
über den SPI-Bus 108. Der gesendete Befehl, die Instruktion
(im Beispiel 1 Byte) besteht aus Befehlsbits, also binären
Einzelsignalen. Dabei können im Umfang der gesendeten
Instruktion auch Zusatzinformationen, beispielsweise zur
Fehlerkorrektur enthalten sein. Bei einer solchen
herkömmlichen Befehlsstruktur sind dann beispielsweise sechs
Instruktionsbits oder Befehlsbits instr0 bis instr5 abgelegt
unter Bit 2 bis Bit 7 der gesendeten Instruktion sowie ein
Bit zur Fehlerüberprüfung, beispielsweise abgelegt unter Bit
1 (z. B. für einen Even Parity Check oder einen Cyclic
Redundancy Check) und unter Bit 0 weitere mögliche
Zusatzinformationen abgelegt. Damit sind dann wie
dargestellt bei sechs Befehlsbits instr0 bis instr5 maximal
26 = 64 unterschiedliche Instruktionen bzw. Befehle pro
Baustein übertragbar.
In Fig. 2 ist nun ein Informationsrahmen 200, insbesondere
ein Befehls- bzw. Instruktionswort erfindungsgemäß
dargestellt. Darin sind mit Bit 0 beliebige
Zusatzinformationen beispielsweise zur Fehlerkorrektur, in
Bit 1 ein parity-Bit beispielsweise für einen Even Parity
Check dargestellt. Ebenso können Bit 0 und Bit 1 als
Kontrolle im Rahmen eines Cyclic Redundancy Checks CRC
Verwendung finden. Aus den vorher beschriebenen Befehlsbits
bzw. Instruktionsbits instr0 bis instr5, also Bit 2 bis Bit
7 werden nun zwei hier dargestellte Bit 6 und Bit 7 durch
Auswahlsbits, sogenannte Selektbits SB select0 und select1
ersetzt. Dadurch sind durch die vier Instruktionsbits instr0
bis instr3 zwar nunmehr 24, also 16 unterschiedliche Befehle
pro Baustein übertragbar, aber es können deutlich mehr
Peripherieelemente bzw. Bausteine, hier vier statt einem pro
Auswahlschnittstelle ausgewählt werden.
Erfindungsgemäß wird also der Befehl bzw. die Instruktion
durch ein oder mehrere Bits zur Selektion der Bausteine
select0, select1 erweitert. Dabei kann, wie hier
dargestellt, ein Teil der Instruktionsbits ersetzt werden
oder der Informationsrahmen 200 wird um die Selektbits SB
erweitert und ist in diesem Fall nicht mehr 8 Bit lang,
sondern 10 Bit bzw. wird um ein weiteres Byte ergänzt, so
dass dann volle 8 Bit zur Peripherieelementauswahl zur
Verfügung stehen.
In beiden Fällen geschieht das Ansprechen dann durch das
Selektsignal über die Auswahlschnittstellen SP1 bis SP4 und
die entsprechenden Selektbits SB in der Instruktion. Damit
ist es nun möglich, mehrere SPI-Bausteine an eine
Selektleitung zu hängen. Die endgültige Unterscheidung
erfolgt dann über die neuen Selektbits, insbesondere zu
Beginn der Instruktion. Damit entsteht die in Fig. 2
dargestellte Befehlsstruktur oder als Weiterbildung die mit
vergrößertem Informationsrahmen bzw. Instruktionsrahmen mit
z. B. 2 Byte.
Durch die Verwendung der Selektbits SB im Informations
rahmen, insbesondere Instruktionsrahmen 200 ist dann die in
Fig. 1 dargestellte Selekt-Bit-Erweiterung SBE
durchführbar, wodurch dann statt der Peripherieelemente 101
bis 104 mit weiterhin vier Auswahlschnittstellen nun
Peripherieelemente 101 bis 107 ausgewählt und angesteuert
werden können. Diese Peripherieelemente sind beispielsweise
ein Endstufenschaltkreis, ein Stabilisierungsschaltkreis
inclusive Watchdog, ein reiner Überwachungsschaltkreis
(Watchdog), weitere z. B. einspritzspezifische
Endstufenschaltungen oder auch ein serielles EPROM. Die
dargestellte SPI-Funktionalität der Peripherieelemente ist
beispielsweise die Initialisierung, die Kommunikation mit
der Überwachungsschaltung, insbesondere dem Watchdog,
Endstufendiagnose, Einlesen von Eingängen, Schreiben und
Lesen von Daten.
Fig. 3 zeigt dazu in einem Timingdiagramm über der Zeit t
einen beispielhaften Signalverlauf an den
Auswahlschnittstellen SP1 bis SP4 bzw. den zugehörigen
Selektleitungen SL1 bis SL4 sowie der Busschnittstelle BIO.
Das Selektsignal kann dabei z. B. zwei Werte "high" und "low"
annehmen wie bei SP1 bis SP4 dargestellt. In diesem Beispiel
sind die Auswahlschnittstellen bzw. die Selektsignale SP1
bis SP3 high, wenn man einen Selekt-Low-Betrieb zu Grunde
legt. Das bedeutet, in diesem Beispiel gibt das Schalten des
Niveaus von high auf low auf einer Leitung die Auswahl eines
Peripherieelementes an. Ebenso ist aber die umgekehrte
Logik, also ein Selekt-High-Betrieb denkbar. In diesem
Beispiel wird bei tps der Selektport, also die
Auswahlschnittstelle SP4 von high auf low geschaltet. Im
Zeitpunkt ts1 wäre somit, wie im Stand der Technik
dargestellt, bei einer Anordnung, bei welcher ein
Peripherieelement je Selektport vorgesehen ist, das
Peripherieelement über Selektport SP4 gewählt.
Beim im Rahmen des Standes der Technik beschriebenen
Beispiel mit Zusatzhardware, insbesondere einem
Decodierbaustein wäre durch die vier Selektports SP1 bis SP9
beispielsweise SP1 high, SP2 high, SP3 high, SP4 low
(h h h l) nach Ablauf einer gewissen Verarbeitungszeit ts2 -
ts1 im Zeitpunkt ts2 die Auswahl erfolgt.
Zum Zeitpunkt t transmit ttr wird mit der Übertragung von
Instruktionen und/oder Daten über die Bus IO BIO und somit
über das Bussystem 108 begonnen. Somit erfolgt die
erfindungsgemäße Auswahl nach Auswertung der beiden
Selektbits SB im Rahmen der Instruktion zum Zeitpunkt ts3.
Im Anschluss an die Instruktion bzw. Instruktionen können
dann Daten, wie in Fig. 3 dargestellt, übertragen werden.
Anstelle der direkten Adressierung eines
Peripherieelementes, hier eines SPI-Bausteines über eine
direkt zugeordnete Selektleitung oder im Rahmen einer
Erweiterung durch einen Decodierbaustein und einer
Signalcodierung werden hier also die SPI-Befehlswörter bzw.
Instruktionswörter um ein oder mehrere Selektbits erweitert,
wodurch ohne zusätzlichen Hardwareaufwand und zusätzliche
Hardwaremaßnahmen im Steuergerät mehrere Bausteine an einer
Selektleitung angeschlossen werden können, was große
Einsparpotentiale im Rahmen der Kosten und der
Leiterplattenfläche bzw. des Schaltungsaufwandes beinhaltet.
Claims (6)
1. Verfahren zur Steuerung von Betriebsabläufen,
insbesondere bei einer Motorsteuerung in einem
Kraftfahrzeug, wobei Peripherieelemente durch einen
Prozessorbaustein mit einer vorgegebenen Anzahl von
Auswahlschnittstellen durch über diese
Auswahlschnittstellen ausgegebene Auswahlsignale
ausgewählt werden, wobei zu den Peripherieelementen
Instruktionen über wenigstens eine
Informationsschnittstelle des Prozessorbausteins
übertragen werden, dadurch gekennzeichnet, dass den
Instruktionen Auswahlkennungen zugeordnet und mit diesen
übertragen werden, wobei die Auswahl eines
Peripherieelementes durch ein Auswahlsignal und eine
Auswahlkennung erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
die Auswahlkennung und die Instruktion in digitaler Form
als Gesamtheit aus binären Einzelsignalen übertragen
werden und die Auswahlkennung einen Teil der
Einzelsignale der Instruktion, welche eine vorgegebene
Anzahl an Einzelsignalen aufweist, ersetzt, so dass die
übertragene Auswahlkennung und Instruktion als
Gesamtheit wieder die gleiche, vorgegebene Anzahl an
Einzelsignalen aufweist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
die Auswahlkennung und die Instruktion in digitaler Form
als Gesamtheit aus binären Einzelsignalen übertragen
werden, wobei eine Auswahlkennung die Instruktion,
welche eine vorgegebene Anzahl an Einzelsignalen
aufweist, ergänzt, so dass die Anzahl der Einzelsignale
in der übertragenen Auswahlkennung und Instruktion als
Gesamtheit größer als die vorgegebene Anzahl an
Einzelsignalen ist.
4. Vorrichtung zur Steuerung von Betriebsabläufen,
insbesondere bei einer Motorsteuerung in einem
Kraftfahrzeug mit einem Prozessorbaustein und
Peripherieelementen, wobei der Prozessorbaustein und die
Peripherieelemente über eine Informationsschnittstelle
verbunden sind und der Prozessorbaustein weiterhin eine
vorgegebene Anzahl von Auswahlschnittstellen aufweist,
über welche die Peripherieelemente ebenfalls mit dem
Prozessorbaustein in Verbindung stehen und die
Peripherieelemente durch über die Auswahlschnittstellen
ausgegebene Auswahlsignale durch den Prozessorbaustein
ausgewählt werden, wobei an die ausgewählten
Peripherieelemente Instruktionen über die
Informationsschnittstelle übermittelt werden, dadurch
gekennzeichnet, dass erste Mittel enthalten sind, welche
den Instruktionen Auswahlkennungen zuordnen und zweite
Mittel enthalten sind, welche ein Peripherieelement
aufgrund des Auswahlsignals und der Auswahlkennung
auswählen.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass
an eine Auswahlschnittstelle des Prozessorbausteins
wenigstens zwei Peripherieelemente anschließbar sind,
wobei die Peripherleelemente sich voneinander
unterscheiden.
6. Prozessorbaustein zur Steuerung von Betriebsabläufen
insbesondere bei einer Motorsteuerung in einem
Kraftfahrzeug, wobei der Prozessorbaustein eine
Informationsschnittstelle sowie eine vorgegebene Anzahl
von Auswahlschnittstellen aufweist, wobei der
Prozessorbaustein über die Auswahlschnittstellen
Auswahlsignale ausgibt und über die
Informationsschnittstelle Instruktionen, wobei durch die
über die Auswahlschnittstellen ausgegebenen
Auswahlsignale Peripherieelemente ausgewählt werden und
an die ausgewählten Peripherieelemente die jeweiligen
Instruktionen über die Informationsschnittstelle
übermittelt werden, dadurch gekennzeichnet, dass erste
Mittel enthalten sind, welche den Instruktionen
Auswahlkennungen zuordnen und mit den Instruktionen über
die Informationsschnittstelle ausgeben, wobei durch die
Auswahlkennungen und die Auswahlsignale die jeweiligen
Peripherieelemente ausgewählt werden.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10036643A DE10036643B4 (de) | 2000-07-26 | 2000-07-26 | Verfahren und Vorrichtung zur Auswahl von Peripherieelementen |
IT2001MI001533A ITMI20011533A1 (it) | 2000-07-26 | 2001-07-19 | Procedimento e dispositivo per comandare svolgimenti di esercizio |
US09/909,698 US6718257B2 (en) | 2000-07-26 | 2001-07-20 | Method and device for controlling operating sequences |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10036643A DE10036643B4 (de) | 2000-07-26 | 2000-07-26 | Verfahren und Vorrichtung zur Auswahl von Peripherieelementen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10036643A1 true DE10036643A1 (de) | 2002-02-14 |
DE10036643B4 DE10036643B4 (de) | 2005-12-22 |
Family
ID=7650428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10036643A Expired - Lifetime DE10036643B4 (de) | 2000-07-26 | 2000-07-26 | Verfahren und Vorrichtung zur Auswahl von Peripherieelementen |
Country Status (3)
Country | Link |
---|---|
US (1) | US6718257B2 (de) |
DE (1) | DE10036643B4 (de) |
IT (1) | ITMI20011533A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004021093A2 (de) * | 2002-08-22 | 2004-03-11 | Robert Bosch Gmbh | Steuergerät |
WO2004061283A1 (de) | 2003-01-07 | 2004-07-22 | Robert Bosch Gmbh | Signalverarbeitungsvorrichtung und steuergerät zur zusammenarbeit mit einer signalverarbeitungsvorrichtung |
DE102008015536A1 (de) * | 2008-03-25 | 2009-10-08 | Mtu Friedrichshafen Gmbh | Verfahren zur Adressenzuweisung an Injektoren |
DE102012222666B4 (de) | 2011-12-12 | 2020-07-02 | Denso Corporation | Kraftstoffeinspritzsteuersystem |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10307698A1 (de) * | 2003-02-21 | 2004-09-02 | Robert Bosch Gmbh | Steuergerät und Compterprogramm zum Steuern eines Antriebsaggregates eines Fahrzeugs |
DE502004005304D1 (de) * | 2003-03-19 | 2007-12-06 | Bosch Gmbh Robert | Peripheriechipsatz |
DE102006029997A1 (de) * | 2006-06-29 | 2008-01-03 | Robert Bosch Gmbh | Verfahren zur Adressierung von hardwareabhängig kaskadierten Teilnehmern einer Schaltungsanordnung |
CN104020704B (zh) * | 2014-06-19 | 2016-07-20 | 大连理工大学 | I/o口模拟spi接口的迷你嵌入式控制器装置和方法 |
CN106649159B (zh) * | 2016-12-23 | 2019-03-15 | 中国电子科技集团公司第五十四研究所 | 一种射频组件及其专用spi数据传输方法 |
WO2023229877A1 (en) * | 2022-05-23 | 2023-11-30 | Panduit Corp. | Systems, apparatuses, and methods for safe communication and data transmission in high voltage power systems |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4360870A (en) * | 1980-07-30 | 1982-11-23 | International Business Machines Corporation | Programmable I/O device identification |
JPH0197463A (ja) * | 1987-10-08 | 1989-04-14 | Sanden Corp | 自動車用消臭装置 |
GB2264576A (en) * | 1992-02-28 | 1993-09-01 | Sony Corp | Serial control apparatus |
EP0733976A1 (de) * | 1995-03-23 | 1996-09-25 | Canon Kabushiki Kaisha | Chipauswahlsignalgenerator |
DE19609883C1 (de) * | 1996-03-13 | 1997-10-09 | Siemens Ag | Verfahren und Anordnung zum Übertragen von systemspezifischen Daten in einem synchronen Mikroprozessorsystem |
DE19752031A1 (de) * | 1997-11-24 | 1999-05-27 | Sgs Thomson Microelectronics | Verfahren und Schaltungsanordnung zur selektiven digitalen Übertragung von Bitfolgen |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0727390Y2 (ja) * | 1987-08-19 | 1995-06-21 | 三菱電機株式会社 | 内燃機関の空燃比制御装置 |
IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
DE4218397A1 (de) * | 1992-06-04 | 1993-12-09 | Mannesmann Kienzle Gmbh | Einrichtung zur Kurzwegregistrierung für Kraftfahrzeuge |
JPH1032883A (ja) * | 1996-07-16 | 1998-02-03 | Alps Electric Co Ltd | 車両用多重通信装置 |
JPH1097463A (ja) | 1996-09-24 | 1998-04-14 | Hitachi Ltd | セレクトバス機能付き積層型半導体装置 |
DE19643013C1 (de) * | 1996-10-18 | 1998-02-12 | Telefunken Microelectron | Datenübertragungssystem |
-
2000
- 2000-07-26 DE DE10036643A patent/DE10036643B4/de not_active Expired - Lifetime
-
2001
- 2001-07-19 IT IT2001MI001533A patent/ITMI20011533A1/it unknown
- 2001-07-20 US US09/909,698 patent/US6718257B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4360870A (en) * | 1980-07-30 | 1982-11-23 | International Business Machines Corporation | Programmable I/O device identification |
JPH0197463A (ja) * | 1987-10-08 | 1989-04-14 | Sanden Corp | 自動車用消臭装置 |
GB2264576A (en) * | 1992-02-28 | 1993-09-01 | Sony Corp | Serial control apparatus |
EP0733976A1 (de) * | 1995-03-23 | 1996-09-25 | Canon Kabushiki Kaisha | Chipauswahlsignalgenerator |
DE19609883C1 (de) * | 1996-03-13 | 1997-10-09 | Siemens Ag | Verfahren und Anordnung zum Übertragen von systemspezifischen Daten in einem synchronen Mikroprozessorsystem |
DE19752031A1 (de) * | 1997-11-24 | 1999-05-27 | Sgs Thomson Microelectronics | Verfahren und Schaltungsanordnung zur selektiven digitalen Übertragung von Bitfolgen |
Non-Patent Citations (2)
Title |
---|
Method for Adress Decode for Input/Output Devices IBM Technical Disclosure Bulletin, Jan 1989, 202-203 * |
Prgrammable Identification For I/O Devices IBM Technical Disclosure Bulletin, Aug. 1979, 882-883 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004021093A2 (de) * | 2002-08-22 | 2004-03-11 | Robert Bosch Gmbh | Steuergerät |
WO2004021093A3 (de) * | 2002-08-22 | 2004-12-23 | Bosch Gmbh Robert | Steuergerät |
US7787582B2 (en) | 2002-08-22 | 2010-08-31 | Robert Bosch Gmbh | Control unit |
WO2004061283A1 (de) | 2003-01-07 | 2004-07-22 | Robert Bosch Gmbh | Signalverarbeitungsvorrichtung und steuergerät zur zusammenarbeit mit einer signalverarbeitungsvorrichtung |
US7613562B2 (en) | 2003-01-07 | 2009-11-03 | Robert Bosch Gmbh | Signal processing device and control unit for cooperating with a signal processing device |
EP1597470B1 (de) * | 2003-01-07 | 2015-03-25 | Robert Bosch Gmbh | Signalverarbeitungsvorrichtung und steuergerät zur zusammenarbeit mit einer signalverarbeitungsvorrichtung |
DE102008015536A1 (de) * | 2008-03-25 | 2009-10-08 | Mtu Friedrichshafen Gmbh | Verfahren zur Adressenzuweisung an Injektoren |
DE102008015536B4 (de) * | 2008-03-25 | 2017-04-06 | Mtu Friedrichshafen Gmbh | Verfahren zur Adressenzuweisung an Injektoren |
DE102012222666B4 (de) | 2011-12-12 | 2020-07-02 | Denso Corporation | Kraftstoffeinspritzsteuersystem |
Also Published As
Publication number | Publication date |
---|---|
ITMI20011533A0 (it) | 2001-07-19 |
US20020038154A1 (en) | 2002-03-28 |
US6718257B2 (en) | 2004-04-06 |
DE10036643B4 (de) | 2005-12-22 |
ITMI20011533A1 (it) | 2003-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2132565A1 (de) | Umsetzer | |
DE10036643A1 (de) | Verfahren und Vorrichtung zur Steuerung von Betriebsabläufen | |
DE60111542T2 (de) | Verfahren, vorrichtung und system fur allgemeines steuerungerweiterungsmoduls | |
DE102005051945A1 (de) | Speichervorrichtung zum Einsatz in einem Speichermodul | |
EP1548603B1 (de) | Verfahren und Vorrichtung zum Steuern eines Speicherzugriffs | |
DE10330037B3 (de) | Adapterkarte zum Anschließen an einen Datenbus in einer Datenverarbeitungseinheit und Verfahren zum Betreiben eines DDR-Speichermoduls | |
EP0782077A1 (de) | Verfahren und Anordnung zum Konvertieren von Speicheradressen in Speicheransteuersignale | |
DE102005029515A1 (de) | Verfahren zur Berechnung von CRC-Prüfwerten und Logikschaltung | |
DE1499284B2 (de) | Datenverarbeitungsanlage | |
EP0360922A1 (de) | Selbstkalibrierender A/D- und D/A-Wandler | |
DE102010039782A1 (de) | Verfahren zur Durchführung einer Kommunikation | |
EP3632066B1 (de) | Vorladen von instruktionen | |
EP0088916A1 (de) | Schaltungsanordnung zum Prüfen von elektrischen, insbesondere elektronischen Einrichtungen | |
DE10036637B4 (de) | Vorrichtung zur Ansteuerung von Peripherieelementen mit einem Prozessorbaustein | |
DE19502828C2 (de) | Testmustergenerator für ein Halbleiterschaltungs-Testgerät | |
DE10223167A1 (de) | Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung | |
DE102005034598A1 (de) | Verfahren zum Betreiben mehrerer an einen seriellen Bus angeschlossener Teilnehmer | |
DE2630711A1 (de) | Speichersteuersystem | |
EP3528108A1 (de) | Vereinfachte programmerstellung für komponenten von automatisierungssystemen | |
DE102022116651A1 (de) | Schalteinheit sowie Anlage und Verfahren zum Herstellen oder Behandeln von Werkstücken und/oder Medien | |
DE19752292C2 (de) | Mastereinheit für ein Bussystem zur Datenübertragung | |
DE3315120C2 (de) | Einstellbare Verzögerungszeit in einem Mikroprozessorsystem | |
WO2003088060A2 (de) | Verfahren zum projektieren und/oder betreiben einer automatisierungseinrichtung | |
DE10103546A1 (de) | Verfahren zum Steuern einer Peripherieeinrichtung mittels einer Zentraleinrichtung sowie Einrichtungen zur Nutzung des Verfahrens | |
DE202007019673U1 (de) | Speichermodul |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R084 | Declaration of willingness to licence | ||
R071 | Expiry of right |