FR2987710A1 - Architecture de table de correspondance - Google Patents

Architecture de table de correspondance Download PDF

Info

Publication number
FR2987710A1
FR2987710A1 FR1252003A FR1252003A FR2987710A1 FR 2987710 A1 FR2987710 A1 FR 2987710A1 FR 1252003 A FR1252003 A FR 1252003A FR 1252003 A FR1252003 A FR 1252003A FR 2987710 A1 FR2987710 A1 FR 2987710A1
Authority
FR
France
Prior art keywords
gate
look
registers
register
programmable logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1252003A
Other languages
English (en)
Other versions
FR2987710B1 (fr
Inventor
Richard Ferrant
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1252003A priority Critical patent/FR2987710B1/fr
Priority to PCT/EP2013/053568 priority patent/WO2013131765A1/fr
Priority to CN201380012893.5A priority patent/CN104185951B/zh
Priority to US14/381,544 priority patent/US10110235B2/en
Priority to TW102106286A priority patent/TWI601383B/zh
Publication of FR2987710A1 publication Critical patent/FR2987710A1/fr
Application granted granted Critical
Publication of FR2987710B1 publication Critical patent/FR2987710B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724Structural details of logic blocks
    • H03K19/17728Reconfigurable logic blocks, e.g. lookup tables
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0013Arrangements for reducing power consumption in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00315Modifications for increasing the reliability for protection in field-effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778Structural details for adapting physical parameters
    • H03K19/17792Structural details for adapting physical parameters for operating speed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

La présente invention se rapporte à une architecture de table de consultation et à un réseau FPGA comprenant celle-ci, l'architecture de table de consultation (6000) comprenant : un groupe de registres (6200, 6300) comprenant une pluralité de registres, configurés pour émettre des signaux de registre, une logique programmable (6100) comprenant une pluralité de portes de transmission, configurée pour être commandée au moins par les signaux de registre, le groupe de registres et la logique programmable formant une table de consultation dans laquelle les portes de transmission sont placées dans un seul sens.

Description

Architecture de table de correspondance La présente invention se rapporte au domaine de l'électronique, en particulier au domaine des semi-conducteurs. Il est habituel, pour mettre en oeuvre des fonctions dans un circuit à semiconducteur, d'utiliser une multitude de cellules standard dans ce qu'on appelle un circuit intégré spécifique à l'application (ASIC). Cette approche présente l'avantage de fournir une solution compacte en même temps qu'une grande vitesse d'exécution des instructions. Cependant, la réalisation d'un circuit ASIC demande un niveau élevé d'investissements du fait qu'un ensemble complet de masques de lithogravure doit être développé. De plus, la morphologie et la fonctionnalité d'un ASIC ne peuvent pas être modifiées une fois qu'il est finalisé. Comme alternative et solution plus souple, on utilise des réseaux de portes programmables par l'utilisateur (FPGA). Dans une cellule de réseau FPGA, une pluralité de registres est fournie, tout comme des ressources logiques ; en positionnant de manière appropriée les registres et la logique toute fonction booléenne ou séquentielle peut être mise en oeuvre entre deux ou plusieurs entrées quelconques de la cellule du réseau FPGA. En particulier, une cellule de réseau FPGA contient habituellement une ou plusieurs tables de consultation afin de réaliser la fonctionnalité de logique programmable. La figure 9 illustre une telle table de consultation 9000 pour l'exemple. La table de consultation 9000 reçoit deux signaux A et B en entrée. La table de consultation comprend en outre une pluralité de registres 9101 à 9104. En fonction des valeurs logiques assignées aux registres, la table de consultation 9000 réalisera toute fonction booléenne des deux signaux d'entrée A et B. Afin de réaliser ceci, la table de consultation 9000 comprend une pluralité de portes de transmission 9201 à 9206 reliées entre la pluralité de registres 9101 à 9104 et un noeud de sortie OUT. La pluralité de portes de transmission 9201 à 9206 est commandée par les signaux d'entrée A et B et leurs versions respectives inversées A et B. L'inversion des signaux d'entrée A et B est obtenue au moyen d'inverseurs 9301 et 9302 reliés respectivement au signal d'entrée A et au signal d'entrée B.
Grâce à une telle élaboration, toute fonction booléenne des deux signaux d'entrée A et B. peut être obtenue en fonction des valeurs assignées aux registres 9101 à 9104. Par exemple, en supposant que les portes de transmission 9201 à 9206 sont chacune réalisée par un seul transistor NMOS, comme illustré, lorsque les registres 9101 à 9104 sont respectivement positionnés aux valeurs 0, 1, 1, et 1, le fonction réalisée sur le noeud de sortie OUT par les signaux d'entrée A et B correspond à une fonction OU. À titre d'exemple, si le signal d'entrée A est positionné à 1 alors que le signal d'entrée B est positionné à 0, les portes de transmission 9201, 9204 et 9206 seront conductrices alors que les portes de transmission 9202, 9205 et 9203 seront ouvertes En retour, ceci implique que la sortie du registre 9103 sera raccordée au noeud 9402 qui sera lui-même raccordé au noeud de sortie OUT. En conséquence, le noeud de sortie sera positionné à 1, ce qui correspond en résultat de la fonction OU des signaux A et B positionnés respectivement à 1 et 0. Dans ce qui suit, une réalisation physique potentielle d'une table de consultation sera décrite en faisant référence aux figures 10A et 10B.
La figure 10A illustre une implantation possible 10000 d'une table de consultation. La figure 10B illustre une partie agrandie de la figure 10A. Sur la figure 9, pour faciliter la représentation, chacune des portes de transmission 9201 à 9206 a été réalisée par un seul transistor NMOS. Cependant, en pratique, un couple CMOS complémentaire de transistors NMOS et PMOS est en général utilisé pour chaque porte de transmission. En conséquence, l'implantation 10000 de la figure 10A illustre le cas dans lequel chaque porte de transmission est réalisée par un couple CMOS de transistors. Ceux au fait de la technique se rendront compte que la fonctionnalité exécutée par la table de consultation de la figure 9 et celle exécutée par la table de consultation de la figure 10A sont sensiblement équivalentes.
En particulier Comme on peut le voir sur la figure 10A, l'implantation 10000 comprend trois zones 10100-10300. Les trois zones 10100-10300 sont sensiblement équivalentes et chacune comprend deux transistors NMOS 10130 et 10140 et deux transistors PMOS 10120 et 10110. En outre chacune des zones 10100-10300 fonctionne sur la base de deux signaux d'entrée A et B et leur versions inversées A et B, deux signaux de registres et une sortie.
Comme on peut le voir sur la figure 10B, la zone 10100 comprend deux transistors PMOS 10110 et 10120 ainsi que deux transistors NMOS 10130 et 10140. Les transistors 10110 et 10120 correspondent à une mise en oeuvre CMOS de la porte de transmission 9201 alors que les transistors 10130 et 10140 correspondent à une mise en oeuvre CMOS de la porte de transmission 9202. Les carrés noirs, tels que le carré 10112, indiquent des connexions vers le drain ou la source des transistors. Les grilles des transistors 10110 à 10140 sont respectivement les grilles 10111 à 10141. Dans le cas de la zone 10100, les quatre grilles 10111 à 10141 sont raccordées respectivement aux signaux d'entrée A, A, A, A et . les connexions des grilles pour les zones restantes 10200 et 10300 sont indiquées sur la figure 10A. Les lignes de connexion 10150, 10160 et 10170 sont prévues afin de relier les drains ou les sources des transistors 10110 à 10140 à l'un quelconque des signaux de registres émis par les registres 9101 à 9104 (non illustrés sur les figures 10A et 10B), et/ou vers des noeuds internes de la table de consultation, tels que les noeuds 9401 et 9402 et/ou vers le noeud de sortie OUT. Dans le cas de la zone 10100, la ligne de connexion 10150 relie le registre 9101 aux transistors 10110 et 10130, agissant comme porte de transmission 9201, alors que la ligne de connexion 10160 relie le registre 9102 aux transistors 10120 et 10140, agissant comme porte de transmission 9202. En même temps, la ligne de connexion 10170 relie les transistors 10110 à 10140 au noeud 9401 de la table de consultation interne. Un agencement correspondant est prévu pour la zone 10200, permettant d'obtenir les portes de transmission 9204 et 9205 et permettant d'obtenir pour la zone 10300 les portes de 20 transmission 9203 et 9206. Le schéma de la table de consultation 9000 et sa réalisation physique grâce à l'implantation de la figure 10A peuvent être améliorés. En particulier le noeud de sortie OUT est directement relié aux registres 9101 à 9104 par l'intermédiaire de la pluralité de portes de transmission 9201 à 9206. En conséquence, il est 25 nécessaire que les registres 9101 à 9104 possèdent une capacité d'attaque en courant suffisamment élevée pour attaquer la charge sur le noeud de sortie OUT. En retour, ceci implique qu'une telle structure ne puisse pas être réalisée avec des petits registres du fait qu'ils ne pourraient pas présenter les capacités d'attaque en courant appropriées. En particulier, des petites mémoires SRAM, des petites mémoires DRAM et des registres réalisés en utilisant la 30 technologie flash ne sont en général pas assez puissants pour de telles réalisations.
En outre, le signal provenant de chacun des registres 9101 à 9104 vers le noeud de sortie OUT doit traverser plusieurs portes de transmission parmi les portes de transmission 9201 à 9206. Ceci augmente le délai de propagation et donc la fréquence de fonctionnement du circuit. En outre, chaque passage au travers d'une porte de transmission 9201 à 9206 réduit l'intensité du signal. Par exemple dans le cas de portes de transmission de type NMOS ou PMOS, la tension est réduite Plus généralement, l'intensité du signal est réduite en raison de la résistance parasite à l'état passant (ON) de la porte de transmission. Ceci établit un décalage en termes de délai pour établir le signal et/ou la sensibilité au bruit. Il est donc habituel d'insérer des répéteurs entre les portes de transmission 9201 à 9206. Cependant, ceci augmente encore le délai, ce qui ralentit donc encore la fréquence de fonctionnement du circuit. De plus, l'agencement des zones 10100 à 10300 en une implantation triangulaire, comme illustré sur la figure 10A augmente la difficulté d'obtenir une implantation compacte et dense lorsque l'on doit intégrer une pluralité de tables de consultation 9000 dans un seul circuit. Ceci présente des effets sur les coûts du réseau FPGA, tout comme sur la fiabilité, du fait qu'une implantation irrégulière procure plus de difficultés à la fabrication. Alors que ceci pourrait être résolu en plaçant les trois zones selon une ligne droite, cette solution n'est pas idéale du fait que la structure résultante perd sa symétrie et de la vitesse, parce qu'une parmi les zones 10100 et 10200 serait placée encore plus à distance de la région 10300 que l'autre.
La présente invention a été réalisée par rapport aux problèmes décrits ci-dessus. C'est en particulier un but de la présente invention de réaliser une table de consultation qui peut permettre d'obtenir des fréquences de fonctionnement rapides et une faible consommation d'énergie sur une petite zone de silicium. Une telle approche est obtenue grâce à la présente invention.
Plus particulièrement, la présente invention peut se rapporter à une architecture de table de consultation comprenant : un groupe de registres, comprenant une pluralité de registres, configurée pour émettre des signaux de registre, ainsi qu'une logique programmable comprenant une pluralité de portes de transmission, configurée pour être commandée au moins par les signaux de registre, le groupe de registres et la logique programmable formant une table de consultation dans laquelle les portes de transmission sont placées dans un seul sens.
Grâce à une telle approche, il est possible de réaliser une implantation dense pour l'architecture de la table de consultation. Dans un autre mode de réalisation avantageux, chaque porte de transmission peut être placée sur une position sensiblement alignée avec le registre émettant le signal de registre commandant la porte de transmission. Grâce à une telle approche, il est possible d'avoir un routage simple et une gestion du séquencement simple des connexions pour les signaux de registres. Dans un autre mode de réalisation avantageux, les registres peuvent être placés sur un côté de la logique programmable.
Grâce à une telle approche, il est possible de partager des interconnexions communes à la totalité des registres, telles que des interconnexions de puissance, des interconnexions de décodage, etc. Dans un autre mode de réalisation avantageux, les registres peuvent être placés de manière décalée sur deux côtés de la logique programmable.
Grâce à une telle approche, il est possible d'utiliser des registres présentant un pas plus important que le pas des portes de transmission. Dans un autre mode de réalisation avantageux, l'architecture de la table de consultation peut en outre comprendre une pluralité de groupes de registres et une pluralité de logiques programmables, ce qui forme une pluralité de tables de consultation, les différentes tables de consultation pouvant être placées à côté les unes des autres de telle sorte que toute logique programmable est séparée de la logique programmable voisine par au moins un groupe de registres. Grâce à une telle approche, l'architecture de la table de consultation peut être dimensionnée pour accueillir un nombre quelconque de tables de consultation tout en permettant avantageusement un routage régulier des signaux utilisés pour positionner les registres. Dans un autre mode de réalisation avantageux, l'architecture de la table de consultation peut en outre comprendre au moins un bloc de cellules standard comprenant une pluralité de cellules standard, le bloc de cellules standard pouvant être placé le long d'au moins une table de consultation et/ou d'au moins un groupe de registres.
Grâce à une telle approche, il est possible d'intégrer de manière dense des cellules standard dans la table de consultation. Dans un autre mode de réalisation avantageux, l'architecture de la table de consultation peut en outre comprendre une unité de décodage configurée pour sélectionner un ou plusieurs de la pluralité de registres, ainsi qu'une unité de données configurée pour positionner une valeur à l'intérieur des registres sélectionnés par l'unité de décodage. Grâce à une telle approche, on peut obtenir la programmation du comportement de l'architecture de la table de consultation. Dans un autre mode de réalisation avantageux, l'architecture de la table de consultation peut en outre comprendre un premier niveau de métal configuré pour réaliser des connexions vers des noeuds internes de la logique programmable et/ou des connexions de décodage pour des groupes de registres et/ou des connexions de puissance pour des groupes de registres, ainsi qu'un second niveau de métal configuré pour obtenir des connexions de données pour des groupes de registres.
Grâce à une telle approche, il est possible de programmer et de faire fonctionner l'architecture de la table de consultation avec seulement deux niveaux de métal. Dans un autre mode de réalisation avantageux, au moins l'une de la pluralité de portes de transmission peut comprendre un transistor à double grille possédant une première grille et une seconde grille.
Grâce à une telle approche il est possible de réaliser une implantation dense. Dans certains modes de réalisation avantageux, le transistor à double grille peut être un transistor de type SOI comportant une grille supérieure et une grille inférieure, et la première grille peut être la grille supérieure tout comme la seconde grille peut être la grille inférieure. Grâce à une telle approche, la table de consultation peut être réalisée grâce à la technologie SOI standard. De plus, en choisissant la grille inférieure comme seconde grille, une seconde grille commune peut être partagée parmi plusieurs portes de transmission. Dans certains modes de réalisation avantageux, le transistor à double grille peut être un transistor de type FINFET comportant au moins deux grilles indépendantes.
Grâce à une telle approche il est possible de réaliser la table de consultation de manière compacte sans utiliser de transistors de type SOI. De plus, la présente invention peut se rapporter à un réseau FPGA comprenant au moins une architecture de tables de consultation conforme à l'un quelconque des modes de réalisation précédents. Grâce à une telle approche, on peut obtenir un réseau FPGA présentant une implantation dense et/ou régulière. Ceci permet une fabrication plus simple et moins onéreuse tout comme ceci économise des coûts d'intégration et de dimensionnement du réseau FPGA du fait que l'architecture de tables de consultation peut être dimensionnée pour un nombre quelconque d'entrées. De plus, un mode de réalisation lié peut se rapporter à une table de consultation comprenant : Plus particulièrement, la présente invention peut se rapporter à une table de consultation comprenant : une pluralité de signaux de registres, une pluralité de signaux d'entrée et au moins un signal de sortie, ainsi qu'une pluralité de portes de transmission dans lesquelles au moins la première porte de transmission, faisant partie de la pluralité de portes de transmission, est commandée par au moins un premier signal d'entrée, faisant partie de la pluralité des signaux d'entrée, et par au moins un premier signal de registre, faisant partie de la pluralité de signaux de registres, de telle sorte que le signal de registre ait priorité sur le signal d'entrée lors du fonctionnement de la première porte de transmission.
Grâce à une telle approche, il est possible de réaliser une table de consultation dans laquelle les signaux de registres n'attaquent pas directement le noeud de sortie, ce qui rend ainsi possible d'utiliser des petits registres. Dans un mode de réalisation apparenté, la première porte de transmission peut être configurée de façon à - être ouverte lorsque le premier signal de registre présente une première valeur logique indépendamment de la valeur logique du premier signal d'entrée - être ouverte lorsque le premier signal de registre présente une seconde valeur logique, opposée à la première valeur logique, et que le premier signal d'entrée présente la première valeur logique, et - être fermée lorsque le premier signal de registre présente la seconde valeur logique et que le premier signal d'entrée présente la seconde valeur logique. Grâce à une telle approche il est possible de commander la porte de transmission en donnant priorité au signal de registre sur le signal d'entrée.
Dans un mode de réalisation apparenté, la pluralité de portes de transmission peut en outre comprendre une seconde porte de transmission, et les première et seconde portes de transmission peuvent avoir un comportement complémentaire. Grâce à une telle approche, il est possible de relier respectivement la sortie à des signaux complémentaires, tels qu'un signal de tension haute et qu'un signal basse tension au moyen de la première porte de transmission et de la seconde porte de transmission complémentaire. Dans un mode de réalisation apparenté, la première porte de transmission peut être reliée entre un premier noeud et le signal de sortie, et la seconde porte de transmission peut être reliée entre un second noeud et le signal de sortie, et le premier noeud peut présenter un niveau de tension supérieur à celui du second noeud.
Grâce à une telle approche il est possible d'attaquer le noeud de sortie par l'intermédiaire des premier et second noeuds qui peuvent être conçus pour présenter de fortes capacités d'attaque en courant, ce qui permet ainsi une charge ou une décharge plus rapide du signal de sortie. Dans un mode de réalisation apparenté, la première porte de transmission peut comprendre un transistor à double grille, présentant une première grille et une seconde grille, et le signal d'entrée peut être relié à l'une parmi la première grille et la seconde grille, tout comme le signal de registre peut être relié à l'autre parmi la première grille et la seconde grille. Grâce à une telle approche il est possible de réaliser la porte de transmission avec une structure compacte. Dans un mode de réalisation apparenté, la pluralité de portes de transmission peut être divisée en groupes; toutes les portes de transmission appartenant au même groupe peuvent être commandées par le même signal de registre, chaque groupe étant associé à un signal différent de la pluralité des signaux de registre et chacune des portes de transmission appartenant au même groupe peut être commandée par un signal d'entrée différent, chaque groupe étant associé à la totalité de la pluralité des signaux d'entrée.
Grâce à une telle approche, la table de consultation peut être dimensionnée pour un nombre quelconque des signaux d'entrée. En outre, un mode de réalisation apparenté peut se rapporter à un réseau FPGA comprenant au moins une table de consultation conforme aux modes de réalisation ci-dessus.
Grâce à une telle approche, on peut réaliser un réseau FPGA compact. En outre on peut réduire les coûts en raison de l'implantation dense. De plus on peut garantir un fonctionnement rapide grâce à l'attaque du signal de sortie par les noeuds de tension différents de ceux des signaux de registre. Outre ceci, grâce à la possibilité de réaliser une implantation régulière, on peut améliorer le rendement de fabrication.
L'invention sera décrite plus en détail à titre d'exemple ci-après en utilisant des modes de réalisation avantageux et en faisant référence aux dessins. Les modes de réalisation décrits ne sont que des configurations possibles dans lesquelles les fonctions individuelles peuvent cependant, comme décrit ci-dessus, être mises en oeuvre indépendamment l'une de l'autre ou peuvent être omises. Des éléments identiques illustrés dans les dessins sont pourvus de signes de références identiques. Des parties de la description se rapportant à des éléments identiques illustrés dans les différents dessins peuvent être omises. Dans les dessins : La figure 1 illustre une vue simplifiée d'une table de consultation 1000 conforme à un mode de réalisation de la présente invention, La figure 2 illustre une vue simplifiée du comportement de la table de consultation 1000 de la figure 1, La figure 3 illustre une implantation simplifiée 3000 de la table de consultation 1000 de la figure 1, conformément à un mode de réalisation de la présente invention, La figure 4 illustre de manière simplifiée un autre mode de réalisation d'une table de consultation 4000 conforme à la présente invention, La figure 5 illustre de manière simplifiée une implantation 5000 représentant une mise en oeuvre possible de la table de consultation 4000 de la figure 4, conforme à un mode de réalisation de la présente invention, La figure 6 illustre de manière simplifiée une table de consultation 6000 conforme à un autre mode de réalisation de la présente invention, La figure 7 illustre de manière simplifiée un circuit 7000 comprenant une pluralité de tables de consultation 6000 conformes à un autre mode de réalisation de la présente invention. La figure 8 illustre de manière simplifiée un circuit 8000 comprenant une pluralité de tables de consultation 6000 conformes à un autre mode de réalisation de la présente invention.
La figure 9 illustre une table de consultation 9000 d'exemple, La figure 10A illustre une implantation possible 10000 d'une table de consultation 9000 de la figure 9. La figure 10B illustre une partie agrandie de la figure 10A. Comme on peut le voir sur la figure 1, illustrant une vue simplifiée d'une table de consultation 1000 conforme à un mode de réalisation de la présente invention, la table de consultation 1000 reçoit deux signaux d'entrée A et B et leur valeurs respectives inversées A' et B', de même qu'une pluralité de signaux de registre r0 à r3. Sur la base des valeurs assignées à la pluralité de signaux de registre r0 à r3, la table de consultation 1000 permet la réalisation de toutes fonctions booléennes des signaux d'entrée A et B, comme cela sera décrit ci-dessous.
Bien que non illustré sur la figure, ceux au fait de la technique se rendront compte que les signaux d'entrée A, A', B et B' pourraient être reçus en entrée et leur version inversée obtenue au moyen d'un inverseur. De plus, bien que non illustré sur la figure, les signaux de registre peuvent être fournis par une pluralité de registres qui peut être constituée dans la table de consultation 9000.
De plus, la table de consultation 1000 fournit un signal de sortie Y. La valeur du signal de sortie Y dépend de la fonction de booléenne réalisée par la table de consultation 1000, laquelle est fondée sur les valeurs des signaux de registre r0 à r3 et sur les valeurs des signaux d'entrée A et B comme cela sera décrit ci-dessous. La table de consultation 1000 comprend plusieurs portes de transmission. En particulier, la table de consultation 1000 est modulaire et elle comprend quatre zones 1100 à 1400, chaque zone comprenant quatre portes de transmission 1111 à 1114. Dans ce qui suit, on fournira une description de la zone 1100. Les régions restantes 1200 à 1400 sont conçues de manière sensiblement identique à l'exception de leurs connexions vers les signaux d'entrée et les signaux de registre comme indiqué sur la figure 1.
La zone 1100 comprend quatre portes de transmission 1111 à 1114. Les portes de transmission 1111 et 1112 sont reliées entre la tension haute 1021 d'une alimentation et le noeud de sortie Y. Les portes de transmission 1113 et 1114 sont reliées entre la tension basse 1022 d'une alimentation et le noeud de sortie Y.
La tension haute de l'alimentation 1021 pourrait être, par exemple, l'alimentation du circuit du réseau FPGA alors que la tension basse de l'alimentation 1022 pourrait être, par exemple le noeud de masse du circuit du réseau FPGA. Cependant ceci n'est qu'un exemple et la présente invention n'est pas limitée à celui-ci. Plus généralement, dans le but du mode de réalisation illustré sur la figure 1, il est suffisant que le noeud 1021 présente une valeur de tension supérieure à celle du noeud 1022. Chacune des portes de transmission 1111 à 1114 est commandée par deux signaux. En particulier, dans le présent mode de réalisation, chacune des portes de transmission 1111 à 1114 est réalisée par un transistor à double grille possédant une première grille 1111A et une seconde grille 1111B. Cependant, la présente invention n'est pas limitée à ceci et toute structure qui permet d'obtenir la fonctionnalité des portes de transmission 1111 à 1114 comme décrit ci- dessous, peut être utilisée à la place d'un transistor à double grille. La figure 1 représente un mode de réalisation spécifique dans lequel les transistors à double grille agissant comme portes de transmission 1111 à 1114 sont réalisés en technologie de type SOI. Cependant, la présente invention n'est pas limitée à ceci et les transistors à double grille peuvent être réalisés avec une quelconque technologie procurant un transistor possédant une pluralité de grilles indépendantes, comme des transistors de type FINFET. Comme on peut le voir sur la figure 1, la première grille 1111A de chacun des transistors à double grille permettant d'obtenir les portes de transmission 1111 à 1114 est reliée à un signal d'entrée parmi les signaux d'entrée A et B et leurs valeurs inversées A' et B'. Par ailleurs, toute les secondes grilles 1111B de la zone 1100 sont reliées au signal de registre r3. Encore plus spécifiquement, la première grille 1111A du transistor PMOS à double grille agissant comme porte de transmission 1111 est reliée au signal d'entrée A' alors que la seconde grille 1111B est reliée au signal de registre r3. La première grille 1111A du transistor PMOS à double grille agissant comme porte de transmission 1112 est reliée au signal d'entrée B' alors que la seconde grille 1111B est reliée au signal de registre r3. La première grille 1111A du transistor NMOS à double grille agissant comme porte de transmission 1113 est reliée au signal d'entrée A alors que la seconde grille 1111B est reliée au signal de registre r3. Finalement, la première grille 1111A du transistor NMOS à double grille agissant comme porte de transmission 1114 est reliée au signal d'entrée B alors que la seconde grille 1111 B est reliée au signal de registre r3.
Les connexions des portes de transmission 1111 à 1114 des zones 1200 à 1400 diffèrent de celles de la région 1100 en réseau des signaux reçus en entrée sur chacune des portes de transmission, comme illustré. En général, dans toutes les zones, le noeud de sortie Y est relié entre les portes de transmission 1112 et 1113. Toujours en général, le noeud à basse tension 1022 est commun à la totalité des zones, tout comme le noeud à tension haute 1021. De plus, la seconde grille des transistors à double grille agissant comme portes de transmission 1111 à 1114 est reliée à un seul signal de registre r2 à r0 pour, respectivement, les zones 1200 à 1400. Le comportement de chacune des portes de transmission 1111 à 1114 sera à présent décrit en faisant référence à un transistor à double grille de type PMOS comme celui agissant comme porte de transmission 1111 et 1112. Ceux au fait de la technique se rendront compte qu'une porte de transmission mise en oeuvre par un transistor à double grille de type NMOS, tel que celui agissant comme porte de transmission 1113 et 1114 présente un comportement complémentaire. Les transistors à double grille de type PMOS réalisant des portes de transmission 1111 et 1112 sont tels que leur comportement est principalement dicté par leur seconde grille 1111B reliée au signal de registre r3 et, en second, par leur première grille 1111A reliée respectivement aux signaux d'entrée A et B. Plus particulièrement, lorsque la seconde grille 1111B du transistor à double grille de type PMOS agissant comme porte de transmission 1111 ou 1112 est reliée à un signal logique haute présentant une valeur logique de 1, le transistor de type PMOS sera ouvert, c'est-à-dire non conducteur, indépendamment de la valeur appliquée sur sa première grille 1111A. Par ailleurs, lorsque la seconde grille 1111B est positionnée à une valeur logique basse, présentant la valeur logique 0, le transistor sera fermé, c'est-à-dire conducteur, si la première grille 1111A est positionnée à une valeur logique basse de 0 alors qu'il est ouvert, c'est-à-dire non conducteur, si la première grille 1111A est positionnée à la valeur logique haute de 1. En d'autres termes, lorsque la seconde grille 1111B est positionnée à une valeur logique haute de 1, le transistor est toujours ouvert alors que le transistor se comporte comme un transistor standard a grille unique de type PMOS lorsque le signal sur la seconde grille 1111B est positionné à la valeur logique base de 0. C'est-à-dire que la seconde grille 1111B a priorité sur la première grille 1111A sur le fonctionnement de la porte de transmission. Ceux au fait de la technique se rendront compte que, bien que le mode de réalisation de la figure 1 illustre la grille avant et la grille arrière des transistors à double grille 1111 à 1114 comme étant respectivement la première grille 1111A et la grille arrière 1111B, la présente invention n'est pas limitée à ceci. En variante, la grille supérieure et la grille inférieure pourrait être respectivement la seconde grille 1111B et la première grille 1111A. En outre, bien que les portes de transmission 1111 à 1114 ont été décrites comme étant chacune réalisée par un transistor à double grille, en particulier par un transistor à double grille de type SOI, ou de type FINFET, la présente invention n'est pas limitée à ceci est pourrait être réalisée avec toute technologie autorisant le comportement décrit ci-dessus. Ceci pourrait être obtenu, par exemple, par tout transistor comportant au moins deux grilles indépendantes. Encore plus généralement, un tel comportement pourrait être obtenu par un composant électronique ou par un circuit électronique comportant au moins deux entrées, agissant comme porte de transmission 1111 et/ou 1112 étant - ouvert lorsqu'une première des deux entrées est à la valeur logique de 1, indépendamment de la valeur de la seconde entrée, - ouvert lorsque la première des deux entrées est à la valeur logique de 0, si la seconde entrée, est à la valeur logique de 1, et - fermé lorsque la première des deux entrées est à la valeur logique de 0, si la seconde entrée, est à la valeur logique de 0. Ceux au fait de la technique se rendront compte qu'un tel comportement peut être réalisé de plusieurs manières, le transistor à double grille de type SOI illustré sur la figure 1 n'étant qu'un simple exemple d'un tel comportement. On se rendra également compte que, pour les portes de transmission 1113 et/ou 1114, un comportement complémentaire peut être réalisé de sorte que la porte de transmission est : - ouverte lorsqu'une première des deux entrées est à la valeur logique de 0, indépendamment de la valeur de la seconde entrée, - ouverte lorsque la première des deux entrées est à la valeur logique haute de 1, si la seconde entrée, est à la valeur logique basse de 0, et - fermée lorsque la première des deux entrées est à la valeur logique haute de 1, si la seconde entrée, est à la valeur logique haute de 1.
La figure 2 illustre une vue simplifiée du comportement de la table de consultation 1000 de la figure 1. En particulier, les valeurs dans les colonnes Cl et C2 et les lignes R1 à R4 illustrent les quatre combinaisons possibles des signaux d'entrée A et B. Les valeurs des signaux respectivement inversés ne sont pas illustrées par raison de simplification de la représentation. Les lignes R6 à R9 et les colonnes C3 à C18 illustrent toutes les combinaisons possibles des signaux de registre r0 à r3. La ligne R5 illustre, pour chacune des colonnes C3 à C18, la fonction booléenne obtenue en positionnant les signaux de registre r0 à r3 aux valeurs dans la colonne correspondante. Les valeurs dans les lignes R1 à R4 et dans les colonnes C3 à C18 illustrent la valeur de sortie sur le noeud Y résultant de la combinaison respective des signaux de registre r0 à r3, pour la même colonne, et des signaux d'entrée A et B, pour la même ligne. À titre d'exemple, en positionnant les signaux de registre r0 à r3 à, respectivement, 1, 1, 1 et 0, comme dans la colonne C7, le signal de sortie sur le noeud Y de la table de consultation 1000 sera Y=0, pour A=0 et B=0, Y=0, pour A=0 et B=1, Y=0, pour A=1 et B=0 et Y=1, pour A=1 et B=1. Ceci correspond à une fonction ET entre les signaux d'entrée A et B, comme illustré dans la ligne R5, colonne C7, et ce cas particulier sera à présent décrit. En positionnant les signaux r0 à r3 à, respectivement,1 , 1, 1 et 0, comme indiqué dans la colonne C7, les transistors de type PMOS agissant comme portes de transmission 1111 et 1112 des zones 1200, 1300 et 1400 seront ouverts indépendamment de la valeur des signaux d'entrée A et B. Ceci est dû au fait que la seconde grille 1111B est dominante par rapport à la première grille 1111A, comme décrit ci-dessus. De manière similaire, les transistors de type NMOS agissant comme portes de transmission 1113 et 1114 de la zone 1100 seront ouverts indépendamment de la valeur des signaux d'entrée A et B. Les portes de transmission 1111 et 1112 de la zone 1100 seront conductrices uniquement si les deux signaux A et B sont positionnés à 1. Au même moment, pour cette combinaison, au moins l'une des portes de transmission 1113 et 1114 sera ouverte, c'est-à-dire non conductrice. En particulier, dans la zone 1110, elles seront toutes deux ouvertes en raison du positionnement du signal r3 à O. Dans les zones restantes, au moins l'une des deux portes de transmission est reliée au signal d'entrée A'=0 et/ou B'=0 et se trouve de ce fait ouverte. En conséquence, le noeud de sortie Y est positionné à une valeur logique haute grâce à la connexion du noeud de sortie Y à la tension haute de l'alimentation 1021.
De manière simplifiée, pour les combinaisons restantes : - A=0, B=0, les portes de transmission 1113 et 1114 dans la zone 1400 seront toutes les deux conductrices, - A=0, B=1, les portes de transmission 1113 et 1114 dans la zone 1300 seront toutes les deux conductrices, et - A=1, B=0, les portes de transmission 1113 et 1114 dans la zone 1200 seront toutes les deux conductrices. Ceci implique que, dans ces cas, le noeud de sortie Y sera positionné à une valeur logique basse grâce à la connexion du noeud de sortie Y à la tension basse de l'alimentation 1020. Une table de consultation conforme au présent mode de réalisation procure plusieurs 15 avantages. Comme illustré sur la figure 2, la table de consultation 1000 fournit toutes les fonctions booléennes des signaux d'entrée A et B en fonction des valeurs placées sur les signaux de registre r0 à r3. De plus, la table de consultation 1000 permet d'attaquer le noeud de sortie Y par le noeud de 20 tension haute d'alimentation 1021 ou par le noeud de tension basse d'alimentation 1022. Ceci permet d'attaquer le signal Y rapidement et avec des capacités en courant appropriées. Ceci est en outre particulièrement avantageux du fait que le signal sur la sortie Y n'est pas attaqué par un signal de registre r0 à r3. Par ailleurs, chacun des signaux de registre r0 à r3 n'est relié qu'à une charge capacitive constituée de la seconde grille 1111B de transistors à 25 double grille agissant comme portes de transmission 1111 à 1114. En conséquence des registres plus petits peuvent être utilisés pour générer les signaux r0 à r3, en particulier des petits registres de mémoire DRAM ou SRAM et/ou des registres de mémoire flash. Ceci est également le cas lorsque les portes de transmission 1111 à 1114 sont réalisées par un circuit équivalent du fait que l'entrée d'un circuit numérique est habituellement une charge capacitive.
Une fois de plus, le séquencement de la table de consultation 1000 est géré simplement du fait que l'un quelconque des signaux d'entrée A et B et leurs versions inversées respectives A' et B' voient la même charge. Ceci est également valide pour chacun des signaux de registre r0 à r3. Ceci est en opposition avec le cas de la figure 9 dans laquelle le signal A voit une charge plus importante que le signal B, ce qui rend ainsi le séquencement du circuit plus complexe à gérer. La figure 3 illustre une implantation simplifiée 3000 de la table de consultation 1000 de la figure 1 conformément à un mode de réalisation de la présente invention. L'implantation 3000 est divisée en zones 3100 à 3400 correspondant fonctionnellement aux zones 1100 à 1400 de la table de consultation 1000 de la figure 1, respectivement. Dans ce qui suit, une description détaillée sera donnée de la zone 3100. Ceux au fait de la technique se rendront compte que les zones 3200 à 3400 sont fonctionnellement semblables. La zone 3100 comprend deux transistors de type PMOS présentant respectivement sur leur première grille 1111A les signaux A' et B', de la gauche à la droite. Ceux-ci correspondent aux portes de transmission 1111 et 1112 de la figure 1. De manière similaire, la zone 3100 comprend deux transistors de type NMOS présentant respectivement sur leur première grille 1111A les signaux A' et B', de la gauche à la droite et correspondant aux portes de transmission 1113 et 1114 de la figure 1. Bien que cela ne soit pas illustré, afin d'améliorer la compréhension, les premières grilles 1111A sont physiquement reliées aux lignes de connexion fournissant le signal respectif. Sur la figure, afin d'améliorer la compréhension, seul le signal est indiqué à proximité de la grille respective. En outre, la zone 3100 comporte une connexion de tension haute 3121 correspondant au noeud de tension haute d'alimentation 1021 partagé avec les zones restantes 3200 à 3400 de l'implantation 3000. De manière similaire, la zone 3100 comporte une connexion de tension basse 3122 correspondant au noeud de tension basse d'alimentation 1022 partagé avec les zones restantes 3200 à 3400 de l'implantation 3000. Bien que cela ne soit pas illustré, les connexions 3121 et 3122 peuvent être en outre reliées à d'autres noeuds à l'extérieur de l'implantation 3000. La zone 3100 comprend en outre une seconde grille 3115 correspondant fonctionnellement à la seconde grille 1111B des transistors agissant comme portes de transmission 1111 à 1114 de la zone 1100 de la figure 1. Bien que, sur la figure 3, la seconde grille 3115 soit illustrée comme un élément géométrique unique, la présente invention n'est pas limitée à ceci. En variante ou en plus, la forme de la seconde grille 3115 pourrait être modifiée si nécessaire tant qu'une commande efficace sur des transistors à double grille agissant comme portes de transmission 1111 à 1114 est obtenue. Les secondes grilles correspondantes 3215 à 3415 dans les zones 3200 à 3400 sont toutes illustrées comme s'étendant vers la partie supérieure des zones 3100 à 3400. Ceci peut être un avantage dans certains cas du fait que cela permet le placement des connexions sur les registres et/ou que les registres eux même fournissent des signaux de registre aux secondes grilles 3215 à 3415 suivant un agencement en ligne droite. Cependant, la présente invention n'est pas limitée à ceci et les registres pourraient être reliés aux secondes grilles 3115 à 3415 sur les zones inférieure et/ou supérieure 3100 à 3400. À cet égard, une approche alternative décalée est illustrée sur la figure 5. L'implantation 3000 comprend en outre une connexion Y correspondant au noeud de sortie Y de la figure 1. Comme on peut le voir sur la figure 3, en plaçant de manière avantageuse les transistors des zones 3100 à 3400, il est possible de relier la connexion Y à la sortie des quatre zones 3100 à 3400 en ayant une connexion physique en seulement deux points : le point P1 partagé entre les zones 3100, 3200 et le point P2 partagé entre les zones 3300, 3400. Bien que dans le présent mode de réalisation, la connexion Y requière une couche différente de la connexion à basse tension 3122 en raison de leur chevauchement, la présente invention n'est pas limitée à ceci. En variante ou en plus, la connexion Y pourrait être réalisée entre les premières grilles 1111A des transistors des zones 3200 et 3300, comme illustré, par exemple, sur la figure 5. En plus, en plaçant de manière avantageuse des transistors, il est possible de relier à la fois la connexion à tension haute 3121 et la connexion à tension basse 3122 aux quatre zones en utilisant une connexion physique en seulement trois points. le point P3 dans la zone 3100, le point P5 dans la zone 3400 et le point P4 partagé entre les zones 3200 et 3300. En outre, l'implantation 3000 est avantageuse du fait que tous les transistors peuvent être placés sur une ligne unique en permettant d'obtenir une conception compacte et dense. Par ailleurs la structure est très régulière, procurant des avantages en termes de fabrication et de 30 gestion des cadencements.
La figure 4 illustre de manière simplifiée un autre mode de réalisation d'une table de consultation 4000 conforme à la présente invention. En particulier, la table de consultation 4000 de la figure 4 est fondée sur la table de consultation 1000 de la figure 1, mais elle est dilatée pour pouvoir fonctionner sur trois signaux d'entrée A, B, C et sur leurs versions respectives inversées A', B' et C'. De manière similaire à la table de consultation 1000, la table de consultation 4000 est composée d'une pluralité de zones sensiblement similaires 4100 à 4800. Chacune des zones 4100 à 4800 comprend une pluralité de portes de transmission 4111 à 4116, chacune des portes de transmission 4111 à 4116 présentant une connexion vers un signal différent parmi les signaux d'entrée A, B, C et leurs versions respectives inversées A', B' et C'sur leur première grille 1111A. En même temps, chacune des portes de transmission 4111 à 4116 partage une connexion commune vers un signal de registre unique r7. Comme on peut le voir sur les figures 1 et 4, il est possible de réaliser une table de consultation conforme à un mode de réalisation de la présente invention comportant autant de signaux d'entrée que nécessaire. En particulier, étant donné N signaux d'entrée, la table de consultation correspondante possédera 2n signaux de registre r0 à rro est possédera 2N portes de transmission dans chacune des 2n zones. Une telle structure est avantageuse du fait que la sortie Y est toujours attaquée par la tension haute de l'alimentation 1021 et la tension basse de l'alimentation 1022, ce qui garantit ainsi une 20 attaque convenable du noeud de sortie indépendamment du nombre de signaux d'entrée. De plus, même avec un nombre élevé de signaux d'entrée, les signaux de registre ne sont encore reliés qu'à une charge capacitive, ce qui permet l'utilisation de registres présentant de faibles capacités en courant, comme détaillé ci-dessus, même pour un grand nombre de signaux d'entrée. 25 La figure 5 illustre de manière simplifiée une implantation 5000 représentant une possible mise en oeuvre de la table de consultation 4000 de la figure 4 conformément à un mode de réalisation de la présente invention. L'implantation 5000 comprend huit zones 5100 à 5800 semblables l'une à l'autre. De manière similaire à l'implantation 3000 de la figure 3, l'implantation 5000 comprend une connexion à 30 tension haute 3121 et une connexion à tension basse 3122 communes à toutes les zones 5100 à 5800. En outre, une seule connexion Y agissant comme noeud de sortie Y de la figure 4 est présente. De plus, l'implantation 5000 comprend huit secondes grilles 5115 à 5815, reliées respectivement aux signaux de registre r7 à r0. Comme alternative à la figure 3, les secondes grilles 5115 à 5815 sont organisées selon un placement décalé. Ceci peut être utile, par exemple si la largeur du registre est telle qu'elle présente un pas supérieur à celui des zones 5100 à 5800. Bien que dans les modes de réalisation ci-dessus toutes les portes de transmission 1111 à 1114 et 4111 à 4116 ont été décrites comme possédant deux entrées, la présente invention n'est pas limitée à ceci. À titre d'exemple, en faisant référence à la figure 1, les portes de transmission 1111 et 1113 pourraient être réalisées avec une seule entrée reliée au seul signal d'entrée. Par exemple, au moins l'une des portes de transmission 1111 et 1113 de la zone 1100 pourraient être un transistor à simple grille possédant une première grille 1111A reliée respectivement au signal d'entrée A' et au signal A. Ceci peut être avantageux en ce que cela procure une charge plus faible aux signaux de registre, tout comme cela simplifie l'implantation dans certains cas. En général l'invention peut être mise en oeuvre si au moins l'une des grilles de transmission en série entre chaque noeud d'alimentation et le noeud de sortie, pour chaque zone, présente le comportement précédemment décrit. En outre, une alternative à la table de consultation 4000 avec des signaux à triple entrée pourrait être réalisée en utilisant deux fois la table de consultation 1000 à deux entrées de la figure 1. En particulier, ceci procure l'avantage de ce que le nombre de portes de transmission de la combinaison de deux tables de consultation 1000 à deux entrées est 32 alors que le nombre de portes de transmission de la table de consultation 4000 est 48. Dans les deux cas, l'extrême régularité de l'implantation compense le nombre supplémentaire de transistors requis par comparaison à la solution de la figure 10A. Par exemple, sur la figure 10A, il existe des distances entre les blocs 10100, 10200 et 10300 qui ne sont pas présentes dans les modes de réalisation des figures 1 à 8. En outre, dans les deux cas, du fait que la table de consultation est alimentée par la tension haute de l'alimentation et la tension basse de l'alimentation, les transistors des modes de réalisation des figures 1 à 8 fonctionnent suivant un meilleur régime que les cas des portes de transfert de la figure 9, de telle sorte qu'ils peuvent raisonnablement être plus petits. En outre, les signaux de registre ne fournissent pas d'énergie à la sortie de la table de consultation. La logique qui génère le signal pour les signaux de registre peut être considérablement réduite en surface dans le cas de bascules et dans le cas de registres de mémoires flash ; il n'y a aucun besoin d'amplificateur de lecture pour transformer les valeurs mémorisées en un signal amplifié ce qui procure un gain considérable en termes de surface de silicium.
La figure 6 illustre de manière simplifiée une table de consultation 6000 conforme à un autre mode de réalisation de la présente invention. L'architecture de la table de consultation 6000 comprend une partie de logique programmable 6100 et des groupes de registres 6200 et 6300. En particulier, la partie de logique programmable 6100 est réalisée conformément à l'un quelconque des modes de réalisation décrits en faisant référence aux tables de consultation 1000, 3000, 4000 et 5000 des figures 1, 3, 4 et 5. De manière similaire, les groupes de registres 6200 et/ou 6300 correspondent à des groupes de registres non illustrés fournissant les signaux de registres tels que r0 à r3 sur les figures 1 et 3 et r0 à r7 sur les figures 4 et 5. Comme illustré sur les figures 1 et 3 à 5, il est possible de placer les portes de transmission 1111 à 1114, 4111 à 4116 dans un seul sens, en particulier à proximité l'une de l'autre, bien qu'elles puissent être séparées grâce à l'introduction de transistors supplémentaires et/ou d'autres éléments électroniques tels que des circuits de protection contre les décharges électrostatiques (DES). En particulier, en faisant référence aux figures 1 et 3, des portes de transmission de type PMOS sont placées selon une seule ligne dans l'ordre : 1111, 1112, depuis la zone 1100 ; 1112, 1111 depuis la zone 1200 ; 1111, 1112 depuis la zone 1300 et 1112, 1111 depuis la zone 1400. Les transistors de type NMOS complémentaires respectifs sont également placés dans l'ordre selon une seule ligne : 1113, 1114, depuis la zone 1100 ; 1114, 1113 depuis la zone 1200 ; 1113, 1114 depuis la zone 1300 et 1114, 1113 depuis la zone 1400. Lorsque les portes de transmission ne sont réalisées que grâce à une technologie de type NMOS, ou que grâce à une technologie de type PMOS, toutes les portes de transmission peuvent être réalisées dans un seul sens, sur une seule ligne. Lorsqu'une architecture de type CMOS est utilisée, la présence de deux lignes de transistors peut être fonctionnellement interprétée comme une seule ligne de portes de transmission complémentaires. En d'autres termes, un placement selon une seule ligne est effectivement réalisé pour les portes de transmission lorsque chaque couple de portes de transmission de type CMOS est considéré comme une seule unité fonctionnelle. Par exemple, les portes de transmission 1111 et 1113, présentant un comportement complémentaire, peuvent être considérées comme une seule porte de transmission fonctionnelle. Grâce au placement de toutes les portes de transmission dans le même sens, il est possible de combiner efficacement la partie programmable 6100 et les groupes de registres 6200 et 6300 de manière dense. En fait, un tel placement des portes de transmission permet le placement des registres à proximité des portes de transmission, ce qui évite ainsi un routage complexe et une zone de silicium vide. Dans ce qui suit, on décrira le placement de la partie de logique programmable 6100 et des groupes de registres 6200 et 6300 ainsi que la connexion entre ceux-ci.
Les lignes de connexion du métal 1, telles que la ligne de connexion 6411, procurent des connexions 6501 aux noeuds internes de la logique programmable 6100, telles que les alimentations, c'est-à-dire le noeud de tension haute d'alimentation 1021 et/ou le noeud de tension basse d'alimentation 1022, et/ou les interconnexions internes vers les signaux d'entrée et/ou la connexion vers le noeud de sortie Y, etc.
Pour la facilité de l'illustration, seule la connexion 6501 a été référencée. Ceux aux fait de la technique se rendront compte que d'autres connexions d'exemple sont indiquées de manière similaire grâce à des points ronds sur la figure 6. En plus, le nombre et le placement des lignes de connexion, telles que la ligne 6411, sont indiquées à titre d'exemple uniquement et dépendront, parmi d'autres, de la position et du nombre de noeuds physiques auxquels une connexion est requise et/ou sur la taille de la logique programmable 6100 et des groupes de registres 6200, 6300. En variante, ou en plus, les lignes de connexion du métal 1, telles que la ligne de connexion 6412, fournissent des connexions de décodage pour les groupes de registres 6200 et/ou 6300. Par exemple, la ligne de connexion 6412 peut être utilisée afin de décoder, c'est-à- dire de sélectionner, un ou plusieurs registres à partir du groupe de registres 6200. En sélectionnant le registre, il est possible par exemple de mémoriser une valeur à l'intérieur du registre de sorte à configurer l'architecture de la table de consultation 6000. En variante ou en plus, les lignes de connexion du métal 1 fournissent des connexions de puissance pour les groupes de registres 6200 et/ou 6300.
Le placement de la logique programmable 6100 le long des groupes de registres 6200 et/ou 6300 permet donc d'utiliser de manière avantageuse un seul niveau de métal, dans ce cas le métal 1, à la fois pour réaliser des connexions dans la logique programmable 6100 et dans les groupes de registres 6200 et/ou 6300 De plus, un tel placement permet que les connexions 6600 provenant des groupes de registres 6200 et 6300 transmettent les signaux de registres avec un routage simple. C'est-à- dire que les signaux de registres r0 à r3, r0 à r7, en sortie des registres à l'intérieur des groupes de registres 6200, 6300 peuvent être reliés aux noeuds r0 à r3, r0 à r7 des figures 1, 3 à 5. Les connexions 6600 peuvent être réalisées en niveau de métal 1 ou 2 ou en un niveau de polysilicium ou bien en un niveau de connexion équivalent en dessous des niveaux de métal. En particulier, il est possible de placer les registres de manière sensiblement alignée avec les portes de transmission respectives. Par exemple, en faisant référence à la figure 5, il est possible de placer le registre émettant le signal de registre r7 sensiblement au-dessus de la seconde grille 5115, le registre émettant le signal de registre r6 sensiblement au-dessus de la seconde grille 5215, le registre émettant le signal de registre r5 sensiblement au-dessus de la seconde grille 5315, etc. Ceci procure un routage simple pour les signaux de registre ainsi qu'une conception évolutive. Sur la figure 5, les secondes grilles 5115 à 5815 sont routées de telle sorte que les registres seraient placés de manière décalée, ce qui réalise ainsi le groupe de registres 6200 incluant des registres émettant les signaux de registre r7, r5, r3 et r1 et le groupe de registres 6300 incluant des registres émettant les signaux de registre r6, r4, r2 et r0. Cependant, la présente invention n'est pas limitée à ceci et les registres peuvent tous être placés dans un seul groupe de registres, tel que le groupe de registres 6200 lors de l'utilisation du routage pour les secondes grilles 3115 à 3415 illustrées sur la figure 3. De plus, l'approche à décalage n'est pas limitée à un seul registre au-dessus de la logique programmable 6100 et à un seul registre en dessous, etc. Toute combinaison pourrait être utilisée, par exemple : deux registres au-dessus et deux registres en dessous, un registre au- dessus et deux en dessous, etc. En particulier, si les registres sont conçus de telle sorte qu'ils puissent être efficacement groupés par deux, il peut présenter un avantage de les placer tous les deux au-dessus de la logique programmable, deux en dessous, deux au-dessus et ainsi de suite.
Un autre niveau de métal, le métal 2, est utilisé pour des lignes de connexion telles que la ligne de connexion 6421, de façon à fournir des connexions de données pour les groupes de registres 6200 et/ou 6300. Par exemple, la ligne de connexion 6422 peut être utilisée une fois que un ou plusieurs registres appartenant au groupe de registres 6200, 6300 ont été sélectionnés afin d'établir une certaine valeur de données au registre de sorte à configurer l'architecture de la table de consultation 6000. Grâce aux deux niveaux de métal décrits ci-dessus, on obtient le fonctionnement de l'architecture de la table de consultation. Plus particulièrement, en n'utilisant que deux niveaux de métal, il est possible de programmer les registres de sorte à programmer le comportement de l'architecture de la table de consultation 6000 et de fournir de l'énergie à la table de consultation. La ligne de connexion 6431 et/ou 6441 peut donc être utilisée pour interconnecter des noeuds internes de la logique programmable 6100 à d'autres noeuds dans le circuit à proximité. Par exemple elle peut être utilisée pour relier les signaux d'entrée A, B, C, A', B', C' de la table de consultation 4000, agissant en temps que logique programmable 6100, aux entrées du circuit incluant l'architecture de la table de consultation 6000. En variante ou en plus, elle peut être utilisée pour relier la sortie de la table de consultation 4000, agissant en temps que logique programmable 6100, à la sortie du circuit incluant l'architecture de la table de consultation 6000.
Encore en variante, ou en plus, elle peut être utilisée pour établir des connexions vers d'autres noeuds, tels que les noeuds d'une autre architecture de table de consultation 6000 La ligne de connexion 6431 peut être réalisée sur le métal 1 ou sur tout autre métal que le métal 2 en raison du croisement avec la ligne de connexion 6421 réalisée en métal 2. Symétriquement, la ligne de connexion 6431 peut être réalisée sur le métal 2 ou sur tout autre métal autre que le métal 1 en raison du croisement avec la ligne de connexion 6411 réalisée en métal 1. Un tel agencement pour l'architecture de la table de consultation 6000 est avantageux du fait qu'il est régulier, ce qui simplifie ainsi la gestion du routage, des séquencements, des capacités parasites, la fabrication, les détections d'erreurs et la capacité de redimensionnement.
Bien que le présent mode de réalisation ait été illustré comme incluant deux groupes de registres 6200 et 6300, la présente invention n'est pas limitée à ceci. En particulier, l'invention peut également être réalisée avec un groupe unique de registres, tel que le seul groupe de registres 6200, comme décrit ci-dessus. En variante ou en plus, un ou plusieurs autres groupes de registres, placés au-dessus du groupe de registres 6200 et/ou en dessous des groupes de registres 6300 pourraient être mis en oeuvre. Par exemple, les registres pourraient être prévus de manière décalée mais tous sur un seul côté de la logique programmable 6100, résultant en des groupes de registres 6200 et 6300 l'un sur l'autre.
Par ailleurs, bien que le mode de réalisation ait été illustré en faisant référence à un placement horizontal pour les lignes de métal impaires et un placement vertical pour les lignes de métal paires, ceci ne représente qu'un exemple. En variante ou en plus, les directions des lignes de métal pourraient être opposées, c'est-à-dire un placement horizontal pour des lignes de métal paires et un placement vertical pour des lignes de métal impaires. Encore en variante, ou en plus, toutes les lignes de métal pourraient être soit horizontales, soit verticales. En général toute ligne de métal peut présenter une quelconque directivité telle que l'horizontale, la verticale, 45 degrés, etc. De plus, bien que des niveaux de métal aient été décrits comme étant le métal 1, le métal 2, etc., ceci ne limite pas la présente invention. Plus particulièrement, tout niveau de métal pourrait être inversé avec un autre quelconque comme cela apparaîtra clairement à ceux au fait de la technique. La figure 7 illustre de manière simplifiée un circuit 7000 comprenant une pluralité de tables de consultation 6000 conformes à un autre mode de réalisation de la présente invention.
Plus particulièrement, le circuit 7000 comprend une pluralité de logiques programmables 6100 imbriquées avec des groupes de registres 6200 et/ou 6300. De plus, le circuit 7000 comprend une unité de décodage 7100 et une unité de données 7200. L'unité de décodage 7100 est reliée à la pluralité de groupes de registres 6200, 6300 par l'intermédiaire d'une pluralité de connexions 7110. Ces connexions, de manière similaire à la ligne de connexion 6412, fournissent des connexions de décodage pour les groupes de registres 6200, 6300. L'unité de données 7200 est reliée à la pluralité de groupes de registres 6200, 6300 par l'intermédiaire d'une pluralité de connexions 7210. Ces connexions, de manière similaire à la ligne de connexion 6421, fournissent des connexions de données pour les groupes de registres 6200, 6300. Grâce à une telle approche, il est possible d'agencer un grand nombre de tables de consultation 6000 sous forme compacte et potentiellement avec l'utilisation de seulement deux niveaux de métal. Ceci permet d'utiliser les niveaux de métal restants pour interconnecter la pluralité de logiques programmables 6100 les unes avec les autres. De cette manière, on peut réaliser des fonctions booléennes plus compliquées qu'avec une seule architecture de table de consultation 6000.
De plus, on maintient simples le routage et la gestion du séquencement grâce à la structure régulière réalisée. Bien que le présent mode de réalisation ait été illustré comme une séquence d'une logique programmable 6100 imbriquée avec deux groupes de registres 6200 et 6300, la présente invention n'est pas limitée à ceci. En variante, ou en plus, le circuit 7000 pourrait comprendre une pluralité de logiques programmables 6100 imbriquées avec un seul groupe de registres 6200 et/ou 6300. Encore en variante, ou en plus, la séquence de logiques programmables et de groupes de registres pourrait comprendre un premier groupe de registres émettant des signaux de registre pour une première logique programmable, la première logique programmable, une seconde logique programmable et un second groupe de registres émettant des signaux de registre pour la seconde logique programmable. En particulier, ceci pourrait représenter un avantage si, par exemple, les première et seconde logiques programmables étaient placées de manière symétrique horizontalement de façon à partager une connexion commune vers la tension basse de l'alimentation 1022. Un placement semblable pourrait être réalisé pour les groupes de registres 6200 et 6300 de façon à partager une connexion commune d'alimentation. La figure 8 illustre de manière simplifiée un circuit 8000 comprenant une pluralité de tables de consultation 6000 conformes à un autre mode de réalisation de la présente invention. Plus particulièrement, le circuit 8000 diffère du circuit 7000 de la figure 7 en raison de la présence d'un bloc de cellules standard 8100. Le bloc de cellules standard 8100 est placé entre deux tables de consultation 6000 et peut être relié à l'une quelconque des tables de consultation du circuit 8000 par l'intermédiaire de tout niveau de métal. Avantageusement, du fait que les niveaux 1 et 2 de métal peuvent être utilisés pour le routage des tables de consultation, les mêmes couches de niveau de métal peuvent être réservée pour le routage interne du bloc de cellules standard 8100 alors que les niveaux de métal restants peuvent être utilisés pour interconnecter le bloc de cellules standard 8100 à l'une quelconque des tables de consultation 6000 ou à tout autre noeud dans le circuit 8000. En particulier, le bloc de cellules standard 8100 peut être réalisé en utilisant les enseignements décrits dans le document de demande de brevet européen EP 2 333 833 A1. Ceci est avantageux du fait que les cellules standard décrites dans le document peuvent être agencées régulièrement sous forme de lignes Un tel placement régulier pour le bloc de cellules standard 8100, en plus du placement régulier des tables de consultation 6000 procure une implantation compacte et cependant dense. Par ailleurs, un agencement régulier tel que celui décrit ci-dessus permet un placement régulier de noeuds d'alimentation, ce qui résulte en une gestion simplifiée des chutes de tension sur la surface de l'implantation. De plus, du fait qu'un bloc de cellules standard 8100 peut être imbriqué avec des tables de consultation 6000, il est possible de réaliser des fonctions logiques proches de la logique programmable pertinente de la table de consultation, ce qui résulte en l'augmentation de vitesse du fonctionnement et en une consommation réduite d'énergie en raison du routage réduit.
Bien qu'un seul bloc de cellules standard 8100 ait été illustré dans le présent mode de réalisation, la présente invention n'est pas limitée à ceci. En particulier un nombre quelconque de blocs de cellules standard 8100 peut être agencé avec un nombre quelconque de tables de consultation 6000. Bien que plusieurs modes de réalisation aient été décrits, ils ne doivent pas être considérés indépendamment. En particulier, les caractéristiques provenant de différents modes de réalisation peuvent être combinées en restant dans la portée de l'invention telle qu'elle est définie par les revendications.

Claims (12)

  1. REVENDICATIONS1. Architecture de table de consultation (6000) comprenant : un groupe de registres (6200, 6300) comprenant une pluralité de registres, configuré pour émettre des signaux de registres (r0 à r7), et une logique programmable (6100 comprenant une pluralité de portes de transmission (1111 à 1114, 4111 à 4116) configurée pour être commandée au moins par les signaux de registre, le groupe de registres et la logique programmable formant une table de consultation, dans laquelle les portes de transmission sont placées dans un seul sens.
  2. 2. Architecture de table de consultation selon la revendication 1, dans laquelle chaque porte de transmission est placée sur une position sensiblement alignée avec le registre émettant le signal de registre commandant la porte de transmission.
  3. 3. Architecture de table de consultation selon la revendication 1 ou 2, dans laquelle les registres sont placés sur un côté de la logique programmable.
  4. 4. Architecture de table de consultation selon la revendication 1 ou 2, dans laquelle les registres sont placés de manière décalée sur deux côtés de la logique programmable.
  5. 5. Architecture de table de consultation selon l'une quelconque des revendications précédentes, comprenant en outre une pluralité de groupes de registres (6200, 6300) et une pluralité de logiques programmables (6100) formant une pluralité de tables de consultation, dans laquelle la pluralité de tables de consultation sont placées à côté les unes des autres de telle sorte que toute logique programmable est séparée de la logique programmable voisine par au moins un groupe de registres.
  6. 6. Architecture de table de consultation selon l'une quelconque des revendications précédentes, comprenant en outre au moins un bloc de cellules standard (8100) comprenant une pluralité de cellules standard,dans laquelle le bloc de cellules standard est placé le long d'au moins une table de consultation et/ou d'au moins un groupe de registres.
  7. 7. Architecture de table de consultation selon l'une quelconque des revendications précédentes, 5 comprenant en outre une unité de décodage (7100) configurée pour sélectionner un ou plusieurs de la pluralité de registres, et une unité de données (7200) configurée pour positionner une valeur dans les registres sélectionnés par l'unité de décodage. 10
  8. 8. Architecture de table de consultation selon l'une quelconque des revendications précédentes, comprenant en outre un premier niveau de métal configuré pour réaliser des connexions vers des noeuds internes de la logique programmable et/ou des connexions de décodage pour des groupes de registres et/ou des connexions de puissance pour des groupes de registres, et 15 un second niveau de métal configuré pour réaliser des connexions de données pour des groupes de registres.
  9. 9. Architecture de table de consultation selon l'une quelconque des revendications précédentes dans laquelle au moins l'une de la pluralité de portes de transmission comprend un transistor à double grille possédant une première grille et une seconde grille. 20
  10. 10. Architecture de table de consultation selon la revendication 9, dans laquelle le transistor à double grille est un transistor de type SOI comportant une grille supérieure et une grille inférieure, et la première grille est la grille supérieure et la seconde grille est la grille inférieure.
  11. 11. Architecture de table de consultation selon la revendication 9, dans laquelle 25 le transistor à double grille est un transistor de type FINFET comportant au moins deux grilles indépendantes.
  12. 12. Réseau FPGA comprenant au moins une architecture de table de consultation conforme à l'une quelconque des revendications précédentes.
FR1252003A 2012-03-05 2012-03-05 Architecture de table de correspondance Active FR2987710B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1252003A FR2987710B1 (fr) 2012-03-05 2012-03-05 Architecture de table de correspondance
PCT/EP2013/053568 WO2013131765A1 (fr) 2012-03-05 2013-02-22 Architecture de table de correspondance
CN201380012893.5A CN104185951B (zh) 2012-03-05 2013-02-22 查找表架构
US14/381,544 US10110235B2 (en) 2012-03-05 2013-02-22 Look-up table architecture
TW102106286A TWI601383B (zh) 2012-03-05 2013-02-22 查找表架構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1252003A FR2987710B1 (fr) 2012-03-05 2012-03-05 Architecture de table de correspondance

Publications (2)

Publication Number Publication Date
FR2987710A1 true FR2987710A1 (fr) 2013-09-06
FR2987710B1 FR2987710B1 (fr) 2017-04-28

Family

ID=47749821

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1252003A Active FR2987710B1 (fr) 2012-03-05 2012-03-05 Architecture de table de correspondance

Country Status (5)

Country Link
US (1) US10110235B2 (fr)
CN (1) CN104185951B (fr)
FR (1) FR2987710B1 (fr)
TW (1) TWI601383B (fr)
WO (1) WO2013131765A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230662B2 (en) 2012-03-23 2016-01-05 Soitec Eprom cell

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543950B2 (en) 2014-07-21 2017-01-10 Lattice Semiconductor Corporation High speed complementary NMOS LUT logic
CN105678003A (zh) * 2016-01-15 2016-06-15 中山芯达电子科技有限公司 用于纠错修改冗余器件组及利用其修复电路缺陷的方法
CN105718693B (zh) * 2016-01-28 2018-12-21 北京时代民芯科技有限公司 一种基于配置无关位的fpga电路逻辑覆盖优化方法
CN106357265B (zh) * 2016-09-19 2019-12-20 中国电子科技集团公司第五十八研究所 一种小面积高速的六输入查找表结构
CN111934670A (zh) * 2020-08-17 2020-11-13 电子科技大学 一种准n查找表的fpga架构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060139054A1 (en) * 2003-12-24 2006-06-29 Madurawe Raminda U Look-up table structure with embedded carry logic
US20080197879A1 (en) * 2007-02-15 2008-08-21 Altera Corporation Apparatus and method for a programmable logic device having improved look up tables

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352940A (en) * 1993-05-27 1994-10-04 Altera Corporation Ram convertible look-up table based macrocell for PLDs
US6097212A (en) * 1997-10-09 2000-08-01 Lattice Semiconductor Corporation Variable grain architecture for FPGA integrated circuits
US7045468B2 (en) * 1999-04-09 2006-05-16 Intel Corporation Isolated junction structure and method of manufacture
FR2797086B1 (fr) 1999-07-30 2001-10-12 St Microelectronics Sa Cellule logique a programmation unique
JP2002164544A (ja) * 2000-11-28 2002-06-07 Sony Corp 半導体装置
US6781409B2 (en) * 2001-10-10 2004-08-24 Altera Corporation Apparatus and methods for silicon-on-insulator transistors in programmable logic devices
US6667635B1 (en) * 2002-09-10 2003-12-23 Xilinx, Inc. FPGA lookup table with transmission gate structure for reliable low-voltage operation
US7019557B2 (en) * 2003-12-24 2006-03-28 Viciciv Technology Look-up table based logic macro-cells
US7656190B2 (en) * 2003-12-24 2010-02-02 Tier Logic, Inc Incrementer based on carry chain compression
US7382162B2 (en) * 2005-07-14 2008-06-03 International Business Machines Corporation High-density logic techniques with reduced-stack multi-gate field effect transistors
CN101136070B (zh) * 2007-10-18 2011-11-02 复旦大学 基于可重构架构的多协议射频标签读写器基带处理器
FR2953643B1 (fr) 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2953641B1 (fr) * 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
US8508289B2 (en) 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
FR2957193B1 (fr) 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
FR2955195B1 (fr) 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2381470B1 (fr) 2010-04-22 2012-08-22 Soitec Dispositif semi-conducteur comprenant un transistor à effet de champ dans une structure silicium sur isolant
CN102109973A (zh) * 2011-03-02 2011-06-29 中国电子科技集团公司第三十八研究所 包含超越函数计算的处理器实现装置
EP2500933A1 (fr) 2011-03-11 2012-09-19 S.O.I. TEC Silicon Structure multicouche et procédé de fabrication de dispositifs semi-conducteurs
CN102221991B (zh) * 2011-05-24 2014-04-09 华润半导体(深圳)有限公司 一种4位risc微控制器
CN103843066B (zh) 2011-09-30 2016-08-17 Soitec公司 具有多个独立栅极晶体管的类反相器电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060139054A1 (en) * 2003-12-24 2006-06-29 Madurawe Raminda U Look-up table structure with embedded carry logic
US20080197879A1 (en) * 2007-02-15 2008-08-21 Altera Corporation Apparatus and method for a programmable logic device having improved look up tables

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230662B2 (en) 2012-03-23 2016-01-05 Soitec Eprom cell

Also Published As

Publication number Publication date
TWI601383B (zh) 2017-10-01
FR2987710B1 (fr) 2017-04-28
CN104185951A (zh) 2014-12-03
TW201347410A (zh) 2013-11-16
US20150035562A1 (en) 2015-02-05
WO2013131765A1 (fr) 2013-09-12
CN104185951B (zh) 2018-09-14
US10110235B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
FR2987709A1 (fr) Table de correspondance
FR2987710A1 (fr) Architecture de table de correspondance
FR2987959A1 (fr) Multiplexeur, table de correspondance et fgpa
CA2137340C (fr) Arbre de portes logique ou - exclusif et multiplieur de frequence l'incorporant
US7176716B2 (en) Look-up table structure with embedded carry logic
FR2550012A1 (fr) Dispositif a circuits integres a semi-conducteurs
FR2918823A1 (fr) Cellule logique reconfigurable a base de transistors mosfet double grille
EP0041415A1 (fr) Opérateur logique rapide, à grande entrance, à fonction logique complexe, utilisant au moins deux transistors à effet de champ à faible tension de seuil
US20070247196A1 (en) Circuit and method for configuring a circuit
EP0090704B1 (fr) Circuit intégré prédiffusé, et procédé d'interconnexion des cellules de ce circuit
FR2594610A1 (fr) Dispositif semiconducteur du type reseau de portes prediffuse pour circuits a la demande
FR2843229A1 (fr) Cellule de memoire morte et procedes de programmation et de fabrication de celle-ci
EP0734122B1 (fr) Elément de mémoire du type bascule maítre-esclave, réalisé en technologie CMOS
CN101258679A (zh) 用于半导体集成电路的逻辑模块
US7443198B1 (en) Non-volatile look-up table for an FPGA
FR2697109A1 (fr) Circuit à semiconducteurs ayant une configuration d'implantation perfectionnée.
WO2017064744A1 (fr) Circuit reconfigurable
EP2324572A2 (fr) Reseau logique programmable, commutateur d'interconnexion et unite logique pour un tel reseau
EP0282370B1 (fr) Réseau logique dynamique
FR3001333A1 (fr) Grille arriere dans transistor de selection pour dram embarquee
US20040095165A1 (en) Clock signal transmission circuit
FR3122057A1 (fr) Matrice de Pixel à sommation analogique à obturation globale
EP0420752B1 (fr) Réseau logique programmable intégré
EP0169980A2 (fr) Mémoire morte réalisée en circuit intégré prédiffusé
FR2634576A1 (fr) Etage de pilotage de lecture et de programmation pour composant a reseau logique programmable

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13