CN111934670A - 一种准n查找表的fpga架构 - Google Patents
一种准n查找表的fpga架构 Download PDFInfo
- Publication number
- CN111934670A CN111934670A CN202010826022.9A CN202010826022A CN111934670A CN 111934670 A CN111934670 A CN 111934670A CN 202010826022 A CN202010826022 A CN 202010826022A CN 111934670 A CN111934670 A CN 111934670A
- Authority
- CN
- China
- Prior art keywords
- lookup table
- quasi
- fpga
- input signals
- lookup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004744 fabric Substances 0.000 claims 1
- 230000003068 static effect Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 7
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007488 abnormal function Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
Abstract
一种准N查找表的FPGA架构，涉及集成电路技术。本发明是基于一种准N查找表的FPGA架构的设计，以常用的四查找表FPGA为例，本发明使用的准五查找表，具有五个输入信号及17种输出状态包括16种可编程状态以及1种关断状态。其中五个输入信号包括四个常规输入信号和一个控制输入信号，只有控制信号为低时与四个常规输入信号组成16种可编程输出状态；当控制信号为高时查找表都被关闭，这意味着查找表不存在漏电流。本发明的有益效果是：通过关断待机的查找表，可以显著降低FPGA的静态功耗，解决现在静态功耗过大的问题；可以解决由于FPGA晶体管密度较大带来的成品率较低的问题，当出厂检测FPGA中有小部分查找表功能异常时，可通过软件编程的方式将该损坏部分查找表的控制输入信号长置为0，使损坏的查找表部分保持关闭被禁用，进而防止其影响整个电路的良性。
Description
技术领域
本发明涉及集成电路技术，更具体涉及一种新型准N查找表的FPGA架构。
背景技术
现场可编程门阵列(FPGA)，作为专用集成电路(ASIC)领域中的一种半定制电路,因为其既拥有定制电路的所不具备的灵活性,又克服了原有可编程器件门电路数有限的缺点，可以显著降低成本与设计周期，因而得到了广泛的应用。
然而随着工艺尺寸不断地缩小到目前的7nm，FPGA器件中的晶体管密度也越来越大，并且随着单元门的阈值电压越来越低，漏电流问题所产生的静态功耗已经到了不可忽视的程度。功耗过高会导致发热量增大，提高运行成本的同时还会增大由于温度过高以致系统重启等问题的可能性，同时对FPGA内部的时序也有不利影响，最终导致可靠性下降。因此需要一种有效的FPGA设计架构来解决其静态功耗的问题。
当前降低FPGA静态功耗的方法主要是依靠低功耗工艺与器件，比如提高非关键路径上晶体管的阈值电压以减小亚阈值漏电流，但这类方法同时也会出现提高延迟、牺牲器件性能等问题。
同样的，由于FPGA中晶体管密度越来越大，工艺生产过程中出现某一部分电路损坏的概率也越来越高，因此需要一种新型查找表的FPGA设计架构可以关断损坏部分，从而提高FPGA产品良率。
发明内容
本发明的目的是提供一种可以被灵活控制关断的准N查找表结构，可以在实际器件中关闭未工作的部分，以解决现存FPGA静态功耗过大的问题。
本发明的另一目的是提供一种可以被灵活控制关断的查找表结构，可以在实际器件中关闭功能异常的部分，以提高FPGA产品良率。
本发明的实现方法是这样的，一种准N查找表的FPGA架构的设计，包含一种新型准N查找表和一种可编程逻辑模块。
常用查找表结构包括三输入查找表、四输入查找表和六输入查找表，现在仅以四输入查找表为例构成的准5查找表说明，本发明同样可用于基于三输入查找表和六输入查找表结构的FPGA，构成准4查找表和准7查找表。即本发明可以根据用户的应用需要对各种类结构的FPGA进行智能低功耗处理。
所述可编程逻辑模块包含若干所述准5查找表，所述准5查找表具有五个输入信号及17种输出状态包括16种可编程状态以及1种关断状态。其中五个输入信号包括四个常规输入信号I[4:1]和一个控制输入信号I5，只有I5为低时与四个常规输入信号I[4:1]组成16种可编程输出状态；当I5为高时查找表都被关闭，这意味着查找表不存在漏电流。
所述的控制输入信号I5，可由用户自定义配置，也可由软件自动检索所述准五查找表的工作状态后给出，当所述准5查找表功能正常并被配置工作时，I5为低；当所述准5查找表功能损坏或处于待机状态时，I5为高。
所述的准5查找表，如图2所示，由存储结构，反相器，电子开关组成，其中所述控制输入信号I5经过反相器连接两个电子开关S1和S2的控制端，S1连接电源端，S2连接输出端，当I5为低时，电子开关闭合，所述准5查找表正常工作；当I5为高时，电子开关断开，使所述准5查找表与FPGA整体电路断开连接。
本发明的有益效果是：
1)所述准N查找表的FPGA架构通过关断待机的查找表，可以显著降低FPGA的静态功耗；
2)所述准N查找表的FPGA架构可以解决由于FPGA晶体管密度较大带来的成品率较低的问题，当出厂检测FPGA中有小部分查找表功能异常时，可通过软件编程的方式将该损坏部分查找表的控制输入信号I5长置为0，使损坏的查找表部分保持关闭被禁用，进而防止其影响整个电路的良性。
附图说明
图1为传统四输入查找表；
图2为准5查找表的原理图；
图3为准5查找表结构的一种实现形式；
图4为本发明实施例一的示意图；
图5为本发明实施例二的示意图。
具体实施方式
为了使本发明阐释的更清楚，以下结合附图和实施例，对本发明进行进一步详细说明。一下实施例与附图仅用于示例性说明，不能理解为本专利的限制。
将查找表看做一个存储器，函数真值表在逻辑编程时，是存入查找表的SRAM中的，查找表的输入相当于存储器的地址输入，查找表的输出相当于存储器的数据输出。传统的四输入查找表，如图1所示，拥有4个地址输入以及16种可编程输出状态。因为其适中的电路面积和速度以及灵活的功能得到了广泛的应用，但在大规模FPGA中，没有配置使用的四输入查找表也会在待机状态下产生静态功耗，传统四输入查找表并不能根据用户需求自由关断。新型准5查找表结构如图2所示，其结构为：在传统四输入查找表四个常规输入I[4:1]的基础上，添加了控制输入信号I5和电子开关S1、S2，I5经过反相器连接S1和S2的控制端，S1连接电源端，S2连接输出端。如表1所示，当I5为低时，电子开关闭合，所述准5查找表具有和上述四输入查找表一样的16种常规可编程输出状态；当I5为高时，电子开关断开，所述准5查找表与电源和输出电路的都断开连接，从而与FPGA整体电路断开连接，此时静态功耗为0。
电子开关可以由MOS传输门和三态门实现，图3便是准五查找表的一种实现方式，其中S1是一个NMOS单管传输门，S2为一个三态门，I5经过反相器连接NMOS传输门栅极和三态门的允许信号端。当I5为低时，NMOS传输门导通，三态门作为一个缓冲器，准5查找表的输出状态与传统四输入查找表相同；当I5为高时，NMOS传输门截止，三态门为高阻态，此时整个准5查找表关断。
图4示出了本发明具体实施例一所提供的智能低功耗FPGA架构的模块结构，为了便于说明，对FPGA结构做了简化且仅示出了与本实例相关的部分，详述如下：
如图4所示，本实施例一提供的智能低功耗FPGA架构包括可配置逻辑模块，其中包括准5查找表100、准5查找表101、准5查找表102、准5查找表103、准5查找表104、准5查找表105、准5查找表106、准5查找表107、准5查找表108。
具体来说，设用户在使用FPGA时仅配置使用了准5查找表100、准5查找表101、准5查找表103、准5查找表104，此时准5查找表102、准5查找表105、准5查找表106、准5查找表107、准5查找表108都处于待机状态，软件将自动将控制输入信号C5、F5、G5、H5、I5置为1，而保持控制输入信号A5、B5、D5、E5为0，使准5查找表100、准5查找表101、准5查找表103、准5查找表104正常工作，而准5查找表102、准5查找表105、准5查找表106、准5查找表107、准5查找表108关断，阻止漏电流通过，显著降低电路静态功耗。
同样的，图5示出了本发明具体实施例二所提供的智能低功耗FPGA架构的模块结构，为了便于说明，对FPGA结构做了简化且仅示出了与本实例相关的部分，详述如下：
如图5所示，本实施例二提供的智能低功耗FPGA架构包括可配置逻辑模块和冗余设计部分，其中可配置逻辑模块包括准5查找表200、准5查找表201、准5查找表202、准5查找表203、准5查找表204、准5查找表205、准5查找表206、准5查找表207、准5查找表208，冗余设计部分包括准5查找表209、准5查找表210、准5查找表211。
具体来说，设出厂检测时，发现可配置逻辑模块中准5查找表200功能异常而其他部分功能正常，可通过软件将控制输入信号A5配置为1而剩余控制输入信号保持为0，使损坏准5查找表200从整体FPGA电路中隔离，从而保证整体FPGA电路的良性。
进一步的，为了保证可编程逻辑模块中的查找表门数不会因为隔离了损坏部分而减少，可在设计时多预留一处冗余设计部分。如上所述，当损坏准5查找表200被隔离后，可以通过软件将J5置为0和可编程互连线将冗余设计部分中的准5查找表209替换到可编程逻辑模块中损坏准5查找表200的功能位置，这样既屏蔽了损坏的查找表保证了电路良性同时也不会降低电路预定的门数与编程能力。
以上所述仅是本发明的较优实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所做的任何修改，等同替换和改进等，均应包含在本发明的保护范围之内。
表1：
Claims (6)
1.一种准N查找表的FPGA架构，包含一种新型可编程逻辑模块，其特征在于，所述可编程逻辑模块包含若干准N查找表。
2.如权利要求1所述的准N查找表，其特征在于，N为输入信号个数，当N等于5时，具有五个输入信号及17种输出状态其中包括16种可编程状态以及1种关断状态。
3.如权利要求2所述的五个输入信号，其特征在于，包括四个常规输入信号和一个控制输入信号，其中只有常规输入信号为低时与四个常规输入信号I组成16种可编程输出状态；当控制输入信号为高时的其他16种输入状态所述查找表都被关闭，漏电流无法通过。
4.如权利要求3所述的控制输入信号，其特征在于，可由用户自定义配置，也可由软件自动检索所述准五查找表的工作状态后给出。
5.如权利要求1所述的准N查找表，其特征在于，由存储结构，反相器，电子开关组成，其中所述控制输入信号经过反相器连接两个电子开关S1和S2的控制端，S1连接电源端，S2连接输出端，当控制输入信号为低时，电子开关闭合，所述准N查找表正常工作；当控制输入信号为高时，电子开关断开，使所述准N查找表与FPGA整体电路断开连接。
6.如权利要求1所述的准N查找表的FPGA架构，其特征在于，适用于基于三输入查找表或者六输入查找表的FPGA结构中，构成准4查找表或准7查找表。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010826022.9A CN111934670A (zh) | 2020-08-17 | 2020-08-17 | 一种准n查找表的fpga架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010826022.9A CN111934670A (zh) | 2020-08-17 | 2020-08-17 | 一种准n查找表的fpga架构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111934670A true CN111934670A (zh) | 2020-11-13 |
Family
ID=73311037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010826022.9A Pending CN111934670A (zh) | 2020-08-17 | 2020-08-17 | 一种准n查找表的fpga架构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111934670A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112947282A (zh) * | 2021-03-08 | 2021-06-11 | 电子科技大学 | 一种应用于电源门控fpga结构中的新型隔离单元的设计 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070164785A1 (en) * | 2004-06-04 | 2007-07-19 | The Regents Of The University Of California | Low-power fpga circuits and methods |
| JP2011129980A (ja) * | 2009-12-15 | 2011-06-30 | Mitsubishi Electric Corp | 半導体集積回路 |
| US20130235688A1 (en) * | 2012-03-08 | 2013-09-12 | Masato Oda | Look-up table circuit |
| CN103580678A (zh) * | 2013-11-04 | 2014-02-12 | 复旦大学 | 一种基于fgpa的高性能查找表电路 |
| CN103761991A (zh) * | 2013-12-30 | 2014-04-30 | 深圳市国微电子有限公司 | 一种用于可编程芯片的查找表及查找表电路 |
| CN104145427A (zh) * | 2012-03-05 | 2014-11-12 | 索泰克公司 | 查找表 |
| US20150035562A1 (en) * | 2012-03-05 | 2015-02-05 | Soitec | Look-up table architecture |
| CN105958996A (zh) * | 2016-05-18 | 2016-09-21 | 中国电子科技集团公司第五十八研究所 | 一种非全覆盖的八输入查找表结构 |
| CN108370251A (zh) * | 2016-01-13 | 2018-08-03 | 阿尔特拉公司 | 功率门控查找表电路 |
-
2020
- 2020-08-17 CN CN202010826022.9A patent/CN111934670A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070164785A1 (en) * | 2004-06-04 | 2007-07-19 | The Regents Of The University Of California | Low-power fpga circuits and methods |
| JP2011129980A (ja) * | 2009-12-15 | 2011-06-30 | Mitsubishi Electric Corp | 半導体集積回路 |
| CN104145427A (zh) * | 2012-03-05 | 2014-11-12 | 索泰克公司 | 查找表 |
| US20150035562A1 (en) * | 2012-03-05 | 2015-02-05 | Soitec | Look-up table architecture |
| US20130235688A1 (en) * | 2012-03-08 | 2013-09-12 | Masato Oda | Look-up table circuit |
| CN103580678A (zh) * | 2013-11-04 | 2014-02-12 | 复旦大学 | 一种基于fgpa的高性能查找表电路 |
| CN103761991A (zh) * | 2013-12-30 | 2014-04-30 | 深圳市国微电子有限公司 | 一种用于可编程芯片的查找表及查找表电路 |
| CN108370251A (zh) * | 2016-01-13 | 2018-08-03 | 阿尔特拉公司 | 功率门控查找表电路 |
| CN105958996A (zh) * | 2016-05-18 | 2016-09-21 | 中国电子科技集团公司第五十八研究所 | 一种非全覆盖的八输入查找表结构 |
Non-Patent Citations (3)
| Title |
|---|
| 杨松等: "一种新型的低泄漏功耗FPGAs 查找表", 《微电子与计算机》 * |
| 段磊: "0.18um FPGA芯片设计与实现", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
| 颜秉泽: "基于自适应电源调整的FPGA抗退化方法研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112947282A (zh) * | 2021-03-08 | 2021-06-11 | 电子科技大学 | 一种应用于电源门控fpga结构中的新型隔离单元的设计 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5258148B2 (ja) | Ｍｔｃｍｏｓフリップフロップ、ｍｔｃｍｏｓフリップフロップを含む回路、及びｍｔｃｍｏｓフリップフロップの生成方法 | |
| US20030179032A1 (en) | Level shifter circuit and semiconductor device including the same | |
| KR960702213A (ko) | 잡음 분리형 입출력 버퍼(noise isolated i/o buffer) | |
| US8332550B1 (en) | Method and apparatus for a hot-swappable input/output device with programmable over-voltage clamp protection | |
| JP3912960B2 (ja) | 半導体集積回路、論理演算回路およびフリップフロップ | |
| US10686446B2 (en) | Power gated lookup table circuitry | |
| US5631579A (en) | Output buffer circuit for interfacing semiconductor integrated circuits operating on different supply voltages | |
| JP4461242B2 (ja) | 再構成可能集積回路 | |
| US6369613B1 (en) | Input/output drivers | |
| CN111934670A (zh) | 一种准n查找表的fpga架构 | |
| KR20020080910A (ko) | 전압 레벨 차이로 인한 누설 전류를 효과적으로 차단할 수있는 전압 레벨 변환 장치를 구비한 온-칩 시스템 | |
| US9240785B2 (en) | Analog signal compatible CMOS switch as an integrated peripheral to a standard microcontroller | |
| US9972368B2 (en) | Circuitry for reducing leakage current in configuration memory | |
| US8253464B2 (en) | Multi-threshold complementary metal-oxide semiconductor master slave flip-flop | |
| JP2003101397A (ja) | 半導体セル | |
| US5767696A (en) | Tri-state devices having exclusive gate output control | |
| CN114095004B (zh) | 驱动电路 | |
| US6671202B1 (en) | Programmable circuit structures with reduced susceptibility to single event upsets | |
| KR20010080575A (ko) | 액티브 모드와 슬립 모드에서 동작 가능한 전자 디지털 회로 | |
| US9941882B1 (en) | Tristate multiplexers with immunity to aging effects | |
| WO2000038322A1 (en) | Overvoltage-protected i/o buffer | |
| US20090243693A1 (en) | Circuit for providing deterministic logic level in output circuit when a power supply is grounded | |
| US11823765B2 (en) | Storage system | |
| US8587370B2 (en) | Semiconductor device reducing leakage current of transistor | |
| US20230409073A1 (en) | Ultra-low power d flip-flop with reduced clock load |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20201113 |