CN112947282A - 一种应用于电源门控fpga结构中的新型隔离单元的设计 - Google Patents

一种应用于电源门控fpga结构中的新型隔离单元的设计 Download PDF

Info

Publication number
CN112947282A
CN112947282A CN202110249782.2A CN202110249782A CN112947282A CN 112947282 A CN112947282 A CN 112947282A CN 202110249782 A CN202110249782 A CN 202110249782A CN 112947282 A CN112947282 A CN 112947282A
Authority
CN
China
Prior art keywords
power
novel
isolation unit
output signal
lut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110249782.2A
Other languages
English (en)
Other versions
CN112947282B (zh
Inventor
廖永波
邹佳瑞
李平
冯轲
侯伶俐
熊宣淋
刘玉婷
徐璐
刘仰猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110249782.2A priority Critical patent/CN112947282B/zh
Publication of CN112947282A publication Critical patent/CN112947282A/zh
Application granted granted Critical
Publication of CN112947282B publication Critical patent/CN112947282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056—Programming the PLC
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13004—Programming the plc
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种新型低功耗电源门控FPGA的隔离单元结构，通过相关的隔离单元设计达到有效管理电源关断模块的输出信号的目的，为其输出信号的管理提供更多的可能性。所述基于电源门控技术的新型隔离单元结构具有功能多样性、转换时间短、电压补偿等优点，可通过配置选择开启或关断可编程逻辑模块，有效降低FPGA的静态功耗，同时，本设计可应用于任何逻辑模块，适用范围广泛。

Description

一种应用于电源门控FPGA结构中的新型隔离单元的设计
技术领域
本发明涉及集成电路技术，更具体涉及应用于电源门控FPGA结构中的新型隔离单元结构的设计。
背景技术
现场可编程门阵列(Field Programmable Gate Array，FPGA)作为一种可编程逻辑器件，在短短二十年里已从电子设计的外围器件逐渐演变为数字系统的核心，被广泛地应用在原型验证、计算机硬件、工业控制、通信、汽车电子、航空航天等各个领域。
随着集成电路制造技术的不断提高，集成电路工艺进入纳米工艺时代，静态功耗在FPGA的总功耗中所占的比重逐渐增大，所以降低静态功耗成为降低FPGA功耗的主要任务。降低FPGA静态功耗的传统技术包括多阈值电压技术，衬底偏置技术和电源门控技术。
功耗问题已成为当前FPGA器件发展中需要迫切解决的问题之一，首先，由于电池技术远远落后于集成电路的发展，所以功耗成为影响电池使用时间的主要因素。其次，过大的功耗不仅提高了芯片的散热成本，电源分布成本和封装成本，降低芯片市场竞争力，而且功耗会通过温度升高等途径，降低芯片的可靠性，如电气参数的改变、电子迁移、硅片连线故障和封装故障等等。
电源门控技术被称为是降低电路静态功耗最有效的方法之一，因此本专利设计一种基于电源门控技术的新型隔离单元结构，有效管理电源关断模块的输出信号，降低FPGA的静态功耗，提高产品良率。
随着人工智能的兴起，高性能的AI算法芯片获得飞速发展，基于神经网络的新型FPGA架构的需求也越来越大，此新型隔离单元在处理神经元互联的问题上提出一种可能，对人工智能FPGA架构具有一定的参考意义。
发明内容
本发明的目的是提供一种新型低功耗电源门控FPGA的隔离单元结构，通过电源门控技术降低FPGA的静态功耗，通过相关的隔离单元设计达到有效管理电源关断模块的输出信号的目的，为其输出信号的管理提供更多的可能性。
本发明的实现方法如下，一种基于电源门控技术的隔离单元结构设计，包含一种新型的低功耗可编程逻辑模块。
所述的新型低功耗可编程逻辑模块包括一个六输入查找表、电源门控开关、和隔离单元。如图3所示，六输入查找表的输入信号为A0-A5，输出信号O连接传输门S1。LUT整体的电源通过开关T1进行开启/关断，其中控制信号SEL0同时控制开关T1和传输门S1。当SEL0为低电平时，晶体管T1开启，传输门S1导通，电源正常供电，LUT输出信号正常。当SEL0为高电平时，晶体管T1关断，传输门S1关断，电源停止供电，LUT输出信号O为不定态。
所述的隔离单元结构由传输门、上拉晶体管、下拉晶体管、和双态锁存器组成。其具体电路结构如图3所示，当SEL0、SEL1、SEL2分别为高电平、高电平、低电平时，传输门S1关断，此时输出信号Y保持当前状态；当SEL0、SEL1、SEL2分别为高电平、低电平、低电平时，输出信号Y保持低电平；当SEL0、SEL1、SEL2分别为高电平、高电平、高电平时，输出信号Y保持高电平。隔离单元控制信号的功能真值表如表1所示。
表1：
Figure BDA0002965513870000021
本发明的有益效果是
1、所述的基于FPGA电源门控技术的隔离单元设计相比于传统的隔离单元具有以下三点优势：
(1)功能多样性。本发明所设计的输出隔离单元模块，具有可编程性强的优点，逻辑模块的信号输出端在电源关断时可通过设置选择以下三种状态：信号保持、信号高电平输出、信号低电平输出。
(2)转换时间短。当LUT逻辑单元的电源关断和重开启时，隔离单元设置的锁存器结构可有效降低输出端的电平转换时间。
(3)电压补偿。隔离单元的传输门不仅可以控制输出信号的开启和关断，还可以补偿输出电压损失。
2、所述新型低功耗可编程逻辑模块，可通过配置选择性关断和开启电源对其的供电，显著降低FPGA的静态功耗；
3、所述新型低功耗可编程逻辑模块，可应用于任何逻辑模块，适用范围较为广泛。
附图说明
图1为传统的输出值为0的隔离单元；
图2为传统的输出值为1的隔离单元；
图3为基于电源门控技术的新型隔离单元结构；
图4为本发明实施例的示意图；
图5为本发明实施例的演示图1；
图6为本发明实施例的演示图2；
图7为本发明实施例的演示图3；
具体实施方式
通过结合附图和实施例，以下对本发明进行详细解释和说明。此实例与附图进位示例性说明，不可理解为本专利的限制。
对于传统的隔离单元如图1和图2所示，图1为输出值为0的隔离单元，图2为输出值为1的隔离单元。如图1所示，当SEL为高电平时，LUT模块关断，此时将使能信号EN设置为0，通过与门使得输出信号Y常为1。如图2所示，当SEL为高电平时，LUT模块关断，此时将使能信号EN设置为1，通过或门使得输出信号Y常为0。如图4所示，实施例由四组新型低功耗可编程逻辑模块、4个D触发器组成。具体实施方法如下所述。若实施例的配置信号如表2所示进行配置，则整体模块供电正常，D触发器的输出AQ、BQ、CQ、DQ的输出在时钟周期CLK的作用下与其输入Y1、Y2、Y3、Y4相同。若其配置信号如表3所示进行配置，如图5所示，逻辑模块B的电源关断，而逻辑模块A、C、D正常工作，此时模块B的输出信号Y2与其输入信号B0-B5无关，输出信号保持关断前的状态，触发器DFF2仍正常工作，其输出值BQ保持不变，触发器DFF1、DFF3、DFF4的输出信号随其输入的变化而变化。若配置信号如表4所示进行配置，如图6所示，逻辑模块A、C的电源关断，模块B、D正常工作，同时晶体管T21、T23开启，使得模块A、C的输出信号Y1、Y3常为0，所以触发器DFF1、DFF3正常工作，且其输出信号AQ、CQ常为0。若配置信号如表5所示进行配置，如图7所示，逻辑模块A、B、C、D的电源全部被关断，同时晶体管T41、T42、T43、T44开启，使得模块A、B、C、D的输出信号Y1、Y2、Y3、Y4常为1，所以触发器DFF1、DFF2、DFF3、DFF4正常工作，且其输出信号AQ、BQ、CQ、DQ常为1。
以上所述仅是本发明的的最佳实施例，并不用以限制本发明，凡在本发明的思想和原则之内所做的任何修改，等同于替换和改进，均应包含在本发明的保护范围之内。
表2：
SEL01 SEL11 SEL21 SEL02 SEL12 SEL22
0 1 0 0 1 0
SEL03 SEL13 SEL23 SEL04 SEL14 SEL24
0 1 0 0 1 0
表3：
SEL01 SEL11 SEL21 SEL02 SEL12 SEL22
0 1 0 1 1 0
SEL03 SEL13 SEL23 SEL04 SEL14 SEL24
0 1 0 0 1 0
表4：
SEL01 SEL11 SEL21 SEL02 SEL12 SEL22
1 0 0 0 1 0
SEL03 SEL13 SEL23 SEL04 SEL14 SEL24
1 0 0 0 1 0
表5：
SEL01 SEL11 SEL21 SEL02 SEL12 SEL22
1 1 1 1 1 1
SEL03 SEL13 SEL23 SEL04 SEL14 SEL24
1 1 1 1 1 1

Claims (7)

1.一种应用于电源门控FPGA结构中的新型隔离单元的设计。包括一种新型的可编程逻辑模块，其特征在于，由LUT模块，传输门和锁存器组成。
2.如权利要求1所述的新型隔离单元结构，其特征在于，六输入LUT的输出信号由此新型隔离单元管理，隔离单元包括一个传输门结构、一个锁存器结构、一个上拉晶体管和一个下拉晶体管组成。整体模块共包含9个输入信号和1个输出信号。
3.如权利要求2所述的9个输入信号，其特征在于，包括6个选择输入信号和3个控制输入信号，控制信号分别连接上拉MOS管和下拉MOS管的栅极，电源门控开关和传输门。
4.如权利要求3所述的控制输入信号，其特征在于，可通过查找表模块的使用状态自动配置，也可由用户根据自身需求进行相关配置。
5.如权利要求1所述的新型隔离单元结构，其特征在于，选择输入信号A0-A5为查找表的常规输入信号，控制输入信号SEL0连接电源门控开关，可开启/关断电源对逻辑模块的供电及LUT输出信号的逻辑输出功能；SEL1连接上拉MOS管的栅极，可将LUT的输出信号置为逻辑“1”；SEL2连接下拉MOS管的栅极，可将LUT的输出信号置为逻辑“0”。同时锁存器结构也可使LUT输出信号保持原态。
6.如权利要求1所述的新型低功耗电源门控隔离单元结构，其特征在于，不仅适用于基本的查找表模块，同样适用于更大的电源分区模块，例如FPGA中的CLBs模块和BRAM模块。
7.如权利要求1中所述的新型低功耗电源门控隔离单元结构，可应用于人工智能领域，作为神经网络中神经元的输出管理单元。
CN202110249782.2A 2021-03-08 2021-03-08 一种应用于电源门控fpga结构中的新型隔离单元 Active CN112947282B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110249782.2A CN112947282B (zh) 2021-03-08 2021-03-08 一种应用于电源门控fpga结构中的新型隔离单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110249782.2A CN112947282B (zh) 2021-03-08 2021-03-08 一种应用于电源门控fpga结构中的新型隔离单元

Publications (2)

Publication Number Publication Date
CN112947282A true CN112947282A (zh) 2021-06-11
CN112947282B CN112947282B (zh) 2023-06-20

Family

ID=76230066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110249782.2A Active CN112947282B (zh) 2021-03-08 2021-03-08 一种应用于电源门控fpga结构中的新型隔离单元

Country Status (1)

Country Link
CN (1) CN112947282B (zh)

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1266574A (zh) * 1997-08-05 2000-09-13 西门子公司 用于自动地址分配的方法和总线系统以及可应用于该总线系统或本方法范围内的通讯站
CN101494455A (zh) * 2009-02-26 2009-07-29 电子科技大学 多层次fpga
CN102004464A (zh) * 2010-12-23 2011-04-06 合肥工业大学 基于FPGA的Adaline神经网络控制器
CN203014387U (zh) * 2012-12-31 2013-06-19 湖南大学 一种基于dsp和fpga的级联型静止无功发生器控制电路板
CN105632438A (zh) * 2016-01-08 2016-06-01 京东方科技集团股份有限公司 电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路
US20160371407A1 (en) * 2015-06-19 2016-12-22 Synopsys, Inc. Isolated debugging in an fpga based emulation environment
US20170153854A1 (en) * 2015-11-30 2017-06-01 Hongzhong Zheng System architecture with memory channel dram fpga module
US20180113812A1 (en) * 2016-10-20 2018-04-26 Aspiring Sky Co., Limited Re-configurable non-volatile memory structures and systems
CN108370251A (zh) * 2016-01-13 2018-08-03 阿尔特拉公司 功率门控查找表电路
CN108418577A (zh) * 2017-02-10 2018-08-17 硅实验室公司 具有减小的泄漏电流的电子电路的装置及相关方法
KR20180109365A (ko) * 2017-03-28 2018-10-08 에스케이하이닉스 주식회사 자기 소자를 포함하는 lut, 이를 포함하는 fpga 및 기술 매핑 방법
CN108677371A (zh) * 2018-06-19 2018-10-19 杭州电子科技大学 一种基于fpga的手套机机头电磁铁控制方法
CN109244063A (zh) * 2012-01-13 2019-01-18 阿尔特拉公司 用于灵活电子接口的装置和关联方法
CN109416923A (zh) * 2016-04-27 2019-03-01 阿尔特拉公司 具有动态上拉削弱写入辅助电路的存储器元件
CN109933846A (zh) * 2019-01-29 2019-06-25 厦门码灵半导体技术有限公司 超低功耗的控制系统及其电源控制方法、电子装置
US20190230373A1 (en) * 2015-04-13 2019-07-25 Semiconductor Energy Laboratory Co., Ltd. Decoder, receiver, and electronic device
CN110941862A (zh) * 2019-12-11 2020-03-31 博依特(广州)工业互联网有限公司 一种基于fpga+arm的数据隔离系统
CN111934670A (zh) * 2020-08-17 2020-11-13 电子科技大学 一种准n查找表的fpga架构

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1266574A (zh) * 1997-08-05 2000-09-13 西门子公司 用于自动地址分配的方法和总线系统以及可应用于该总线系统或本方法范围内的通讯站
CN101494455A (zh) * 2009-02-26 2009-07-29 电子科技大学 多层次fpga
CN102004464A (zh) * 2010-12-23 2011-04-06 合肥工业大学 基于FPGA的Adaline神经网络控制器
CN109244063A (zh) * 2012-01-13 2019-01-18 阿尔特拉公司 用于灵活电子接口的装置和关联方法
CN203014387U (zh) * 2012-12-31 2013-06-19 湖南大学 一种基于dsp和fpga的级联型静止无功发生器控制电路板
US20190230373A1 (en) * 2015-04-13 2019-07-25 Semiconductor Energy Laboratory Co., Ltd. Decoder, receiver, and electronic device
US20160371407A1 (en) * 2015-06-19 2016-12-22 Synopsys, Inc. Isolated debugging in an fpga based emulation environment
US20170153854A1 (en) * 2015-11-30 2017-06-01 Hongzhong Zheng System architecture with memory channel dram fpga module
CN105632438A (zh) * 2016-01-08 2016-06-01 京东方科技集团股份有限公司 电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路
CN108370251A (zh) * 2016-01-13 2018-08-03 阿尔特拉公司 功率门控查找表电路
CN109416923A (zh) * 2016-04-27 2019-03-01 阿尔特拉公司 具有动态上拉削弱写入辅助电路的存储器元件
US20180113812A1 (en) * 2016-10-20 2018-04-26 Aspiring Sky Co., Limited Re-configurable non-volatile memory structures and systems
CN108418577A (zh) * 2017-02-10 2018-08-17 硅实验室公司 具有减小的泄漏电流的电子电路的装置及相关方法
KR20180109365A (ko) * 2017-03-28 2018-10-08 에스케이하이닉스 주식회사 자기 소자를 포함하는 lut, 이를 포함하는 fpga 및 기술 매핑 방법
CN108677371A (zh) * 2018-06-19 2018-10-19 杭州电子科技大学 一种基于fpga的手套机机头电磁铁控制方法
CN109933846A (zh) * 2019-01-29 2019-06-25 厦门码灵半导体技术有限公司 超低功耗的控制系统及其电源控制方法、电子装置
CN110941862A (zh) * 2019-12-11 2020-03-31 博依特(广州)工业互联网有限公司 一种基于fpga+arm的数据隔离系统
CN111934670A (zh) * 2020-08-17 2020-11-13 电子科技大学 一种准n查找表的fpga架构

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JAMES KARP: "Single-Event Latch-Up: Increased Sensitivity From Planar to FinFET", pages 217 *
张晓明: "基于直流隔离单元的新型统一电能质量调节器", pages 7 - 9 *
蒲杰: "便携式数字B超收发电路的设计与实现", pages 145 - 152 *

Also Published As

Publication number Publication date
CN112947282B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
Kumar et al. Level shifter design for low power applications
Cunha et al. Quaternary look-up tables using voltage-mode CMOS logic design
Sinha et al. Design and analysis of low power 1-bit full adder cell
Damle et al. Comparative analysis of different types of full adder circuits
CN105471412A (zh) 使用低面积和低功率锁存器的集成时钟门控单元
US20030001628A1 (en) Voltage-level converter
US9525401B2 (en) Low clocking power flip-flop
Nagarajan et al. Design of implicit pulsed-dual edge triggering flip flop for low power and high speed clocking systems
Radha et al. An efficient implementation of BCD to seven segment decoder using MGDI
Saha et al. Systematic design strategy for DPL-based ternary logic circuit
Balaji et al. Low power and high speed synchronous circuits using transmission gates
CN110018654B (zh) 细粒度可编程时序控制逻辑模块
CN112947282A (zh) 一种应用于电源门控fpga结构中的新型隔离单元的设计
WO1991015060A1 (en) High speed logic and memory family using ring segment buffer
CN114567296B (zh) 电路单元、逻辑电路、处理器和计算装置
US7859936B1 (en) Method and apparatus for saving and restoring the state of a power-gated memory device
US7447099B2 (en) Leakage mitigation logic
KR100857826B1 (ko) 지그재그 파워 게이팅을 적용한 파워 네트워크 회로 및 이를 포함하는 반도체 장치
Ishikawa et al. Low-power multiple-valued reconfigurable VLSI based on superposition of bit-serial data and current-source control signals
Ramadass et al. New low power delay element in self resetting logic with modified Gated Diffusion Input technique
Bhardwaj et al. Design of CMOS based D flip-flop with different low power techniques
Zhao et al. Low power design of vlsi circuits and systems
López et al. GaAs pseudodynamic latched logic for high performance processor cores
Murthy Power Efficient Clock Distribuition for Switched Capacitor DC-DC Converters
US20240186990A1 (en) Latch

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant