CN106357265B - 一种小面积高速的六输入查找表结构 - Google Patents

一种小面积高速的六输入查找表结构 Download PDF

Info

Publication number
CN106357265B
CN106357265B CN201610833268.2A CN201610833268A CN106357265B CN 106357265 B CN106357265 B CN 106357265B CN 201610833268 A CN201610833268 A CN 201610833268A CN 106357265 B CN106357265 B CN 106357265B
Authority
CN
China
Prior art keywords
unit
lookup table
transmission gate
level
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610833268.2A
Other languages
English (en)
Other versions
CN106357265A (zh
Inventor
刘彤
张艳飞
谢长生
闫华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei Yixin Co Ltd
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201610833268.2A priority Critical patent/CN106357265B/zh
Publication of CN106357265A publication Critical patent/CN106357265A/zh
Application granted granted Critical
Publication of CN106357265B publication Critical patent/CN106357265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种小面积高速的六输入查找表结构，包括七级逻辑门单元，从第一级逻辑单元至第七级逻辑单元依次连接，同一级逻辑单元位于同一列，其中后三级均是CMOS传输门单元，前三级均是NMOS传输门单元，第四级是由第一PMOS单元和第一反相器单元组成的电平恢复单元，还包括用于接收输入控制信号A，B，C的第二反相器单元，第三反相器单元和用于接收输入控制信号D，E，F的第四反相器单元。本发明的结构在性能上得到了很大的改善，面积缩小了接近一半，且速度更快，频率更高。

Description

一种小面积高速的六输入查找表结构
技术领域
本发明属于可编程逻辑器件的技术领域，涉及一种查找表结构，尤其是一种小面积高速的六输入查找表结构。
背景技术
基于查找表(Look-upTable，LUT)的可编程逻辑器件，具有开发周期短，成本低，风险小，集成度高，灵活性大，且便于电子系统维护和升级，因此成为了数字芯片的主流，被广泛应用在通信、控制、视频、信息处理、消费电子、互联网、汽车以及航空航天等诸多领域。
查找表是可编程逻辑器件进行逻辑运算的基石，目前市场主流的查找表结构以六输入查找表为主。一个可编程逻辑块一般包含8个六输入查找表，以查找表组成的可编程逻辑块以重复阵列进行排列分布，与其它硬核BRAM，DSP，IO，时钟组成了可编程逻辑器件，查找表是可编程逻辑器件中规模最大且最基本的逻辑资源，因此六输入查找表结构的面积和速度决定着整个可编程逻辑器件的面积和速度。随着用户应用数据的增大，处理能力的增强，芯片器件需求的逻辑门单元数增多，芯片面积越来越大，面积直接衡量着成本，面积越大，芯片本身成本越高，同样用户的成本也增高。
查找表的基本结构是采用二选一的复用器组成的一种树形结构，查找表树形结构的最后一级是单个二选一的复用器，前面每一级复用器的数量依次递增，都是后一级的两倍，第一级MUX用于接收存储单元SRAM中的值，实现一个n输入的查找表需要2n个SRAM存储单元。根据查找表的基本原理，通过ABCDEF六个不同信号的组合作为选择地址控制信号，选择已经配置完成的SRAM<63:0>值，即可以实现ABCDEF六个信号的任意组合逻辑函数，并通过O6输出。图1所示的结构为目前主流的六输入查找表结构图，包括七级逻辑单元，均采用CMOS传输门实现，从图1可以看出，第一、二、三级传输门的数量最多，占据了整个六输入查找表绝大部分面积，且该结构的所有输入控制信号A，B，C，D，E，F均采用电源域1(powerdomain1)的普通电源VCC1。因此，需设计一种小面积高速的六输入查找表结构，使可编程逻辑器件从百万门级进入千万门级，仍保持具有较小的面积和较高的频率，具有非常重要的意义。
发明内容
本发明要解决的技术问题是克服现有的缺陷，提供一种小面积高速的六输入查找表结构，该结构在性能上得到了很大的改善，面积缩小了接近一半，且速度更快，频率更高。
为了解决上述技术问题，本发明提供了如下的技术方案：
本发明一种小面积高速的六输入查找表结构，包括七级逻辑门单元，从第一级逻辑单元至第七级逻辑单元依次连接，同一级逻辑单元位于同一列，其中后三级均是CMOS传输门单元，前三级均是NMOS传输门单元，第四级是由第一PMOS单元和第一反相器单元组成的电平恢复单元，还包括用于接收输入控制信号A，B，C的第二反相器单元，第三反相器单元和用于接收输入控制信号D，E，F的第四反相器单元。
进一步地，第一级的第一NMOS传输门单元，第二级的第二NMOS传输门单元和第三级的第三NMOS传输门单元均采用超低阈值ULVTNMOS传输管。
进一步地，第一反相器单元的下拉管采用超低阈值ULVTNMOS传输管。
进一步地，第二反向器单元和第三反相器单元采用电源域2(power domain2)的电源VCC2，输入控制信号D，E，F仍使用电源域1(power domain1)的普通电源VCC1。
本发明的有益效果：
1、对六输入查找表结构中前三级采用NMOS传输门单元取代传统的CMOS传输门单元，使得六输入查找表结构的面积减小接近一半，同时查找表的输入控制信号A，B，C信号的负载减小一半，减小了版图的布线负担。
2、对NMOS传输门单元采用超低阈值ULVTNMOS传输管，同时采用高速的电平恢复单元以及具有更高高电平逻辑的电源域2的地址信号单元，不仅弥补了NMOS传输导致的高电平阈值损耗，而且比CMOS传输门的传播速度更快，频率更高。
3、本发明的六输入查找表结构在性能上得到了很大改善，节约了芯片成本。
附图说明
图1为传统的六输入查找表结构示意图；
图2为本发明的一种小面积高速的六输入查找表结构示意图；
图3为本发明的一种小面积高速的六输入查找表结构的逻辑框图；
图4为第一反相器单元的内部结构示意图。
其中：1-第一NMOS传输门单元、2-第二NMOS传输门单元、3-第三NMOS传输门单元、4-第一PMOS单元、5-第一反相器单元、6-第一CMOS传输门单元、7-第二CMOS传输门单元、8-第三CMOS传输门单元、9-第二反相器单元、10-第三反相器单元、11-第四反相器单元。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图2所示，一种小面积高速的六输入查找表结构，包括七级逻辑单元，同一级逻辑单元位于同一列，第一级是第一NMOS传输门单元1，第二级是第二NMOS传输门单元2、第三级是第三NMOS传输门单元3，第四级是第一PMOS单元4和第一反相器单元5，第五级是第一CMOS传输门单元6，第六级是第二CMOS传输门单元7，第七级是第三CMOS传输门单元8，还包括用于接收输入控制信号A，B，C的第二反相器单元9，第三反相器单元10和用于接收输入控制信号D，E，F的第四反相器单元11。
第一NMOS传输门单元1，每两个作为一组，控制信号分别为A1和AN，输入端与存储值SRAM<63:0>连接，输出端与第二NMOS传输门单元2的输入端连接；第二NMOS传输门单元2，每两个作为一组，控制信号分别为B1和BN，输出端与第三NMOS传输门单元3的输入端连接；第三NMOS传输门单元3，每两个作为一组，控制信号分别为C1和CN，输出端与第一PMOS单元4和第一反相器单元5的输入端连接，第一PMOS单元4和第一反相器单元5的输出端与第一CMOS传输门单元6的输入端连接；第一CMOS传输门单元6，每两个作为一组，控制信号分别为D和DN，输出端与第二CMOS传输门单元7的输入端连接；第二CMOS传输门单元7，每两个作为一组，控制信号分别为E和EN，输出端与第三CMOS传输门单元8的输入端连接；第三CMOS传输门单元8，共包含两个传输门单元，控制信号分别为F和FN，输出端为六输入查找表的输出O6，六输入查找表的结构逻辑框图如图3所示。
对第一、二、三级逻辑单元采用图2中所示的NMOS传输门单元，整个查找表结构面积缩小接近一半，同时图1中A，B，C，AN，BN，CN信号的负载减小了一半，减小了版图的布线负担，并且可以利用第四级逻辑单元用于做驱动的反相器单元，实现电平恢复单元而不增加电路级数，而对图2中的后三级，由于器件少，面积小，因此仍采用原CMOS传输门单元，从而不增加额外级数，因此本发明的六输入查找表结构是一种半单管NMOS传输门单元，半CMOS传输门单元的混合结构。
NMOS传输门单元在传输高电平时具有阈值损耗，导致信号占空比失调，高电平传播延时变大，频率变低，针对这个问题进行了以下三个方面的优化：
1.对NMOS传输门单元采用超低阈值ULVT NMOS传输门，超低阈值ULVT是比普通NMOS管以及低阈值LVT NMOS管具有更低阈值的传输管，因此高电平阈值损耗小，且传播速度更快。
2.采用图2中的第一PMOS单元4和第一反相器单元5组成的结构，进行电平恢复，第一反相器单元由一个PMOS和一个NMOS组成，如图4所示，对第一反相器单元5中的下拉管选择超低阈值ULVTNMOS传输管，增强电平恢复能力和速度。
3.对图2中用于接收输入控制信号A，B，C的第二反向器单元9和第三反相器单元10采用电源域2的电源VCC2，电源VCC2是具有比普通电源VCC1更高高电平的电源，A，B，C信号在通过电源域2以后信号变成了具有更高高电平的逻辑信号AN，A1，BN，B1，CN和C1，进一步补偿了阈值损失，提高了传播速度。
根据用户的需求不同，第一NMOS传输门单元1，第二NMOS传输门单元2和第三NMOS传输门单元3，可以采用不同的器件类型，用户需求超低功耗，小面积，低频芯片时，可以采用普通RVT NMOS传输管；用户需求普通功耗，小面积，正常频率芯片时可以采用低阈值LVTNMOS传输管；用户需求小面积，高频率的芯片时可以采用超低阈值ULVT NMOS传输管，对速度，功耗，面积进行一个折中选择。
本发明一种小面积高速的六输入查找表结构与传统的结构相比性能得到很大改善：
1.NMOS传输门单元针对传统的CMOS传输门单元，面积减小一半，因此整个六输入查找表结构的面积减小接近一半，从而整个可编程逻辑器件芯片节省了大量面积，节约了成本，同时A，B，C信号的负载也减小了一半，减小了版图的布线负担。
2.采用超低阈值ULVT NMOS传输门单元，采用高速的电平恢复单元以及具有更高高电平逻辑的电源域2的控制信号，不仅弥补了NMOS传输导致的高电平阈值损耗，而且传播速度更快，频率更高。
本发明所列举的实施例，只是用于帮助理解本发明，不应理解为对本发明保护范围的限定，对于本技术领域的普通技术人员来说，在不脱离本发明思想的前提下，还可以对本发明进行改进和修饰，这些改进和修饰也落入本发明权利要求保护的范围内。

Claims (4)

1.一种小面积高速的六输入查找表结构，包括七级逻辑门单元，从第一级逻辑单元至第七级逻辑单元依次连接，同一级逻辑单元位于同一列，其中后三级均是CMOS传输门单元(6，7，8)，其特征在于：前三级均是NMOS传输门单元(1，2，3)，第四级是由第一PMOS单元(4)和第一反相器单元(5)组成的电平恢复单元，所述小面积高速的六输入查找表结构还包括用于接收输入控制信号A，B，C的第二反相器单元(9)，第三反相器单元(10)和用于接收输入控制信号D，E，F的第四反相器单元(11)。
2.据权利要求1所述的小面积高速的六输入查找表结构，其特征在于：所述第一级的第一NMOS传输门单元(1)，第二级的第二NMOS传输门单元(2)和第三级的第三NMOS传输门单元(3)均采用超低阈值ULVT NMOS传输管。
3.根据权利要求1所述的小面积高速的六输入查找表结构，其特征在于：所述第一反相器单元(5)的下拉管采用超低阈值ULVT NMOS传输管。
4.根据权利要求1所述的小面积高速的六输入查找表结构，其特征在于：所述第二反向器单元(9)和第三反相器单元(10)采用电源域2的电源VCC2。
CN201610833268.2A 2016-09-19 2016-09-19 一种小面积高速的六输入查找表结构 Active CN106357265B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610833268.2A CN106357265B (zh) 2016-09-19 2016-09-19 一种小面积高速的六输入查找表结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610833268.2A CN106357265B (zh) 2016-09-19 2016-09-19 一种小面积高速的六输入查找表结构

Publications (2)

Publication Number Publication Date
CN106357265A CN106357265A (zh) 2017-01-25
CN106357265B true CN106357265B (zh) 2019-12-20

Family

ID=57858096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610833268.2A Active CN106357265B (zh) 2016-09-19 2016-09-19 一种小面积高速的六输入查找表结构

Country Status (1)

Country Link
CN (1) CN106357265B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109861683B (zh) * 2017-11-30 2021-02-23 华为技术有限公司 接口电路
CN108346443B (zh) * 2018-02-09 2020-11-24 京微齐力(北京)科技有限公司 一种并行控制实现任意4输入逻辑功能的电路
CN111600597A (zh) * 2020-06-19 2020-08-28 成都华微电子科技有限公司 超低功耗查找表电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948315B2 (en) * 2008-11-19 2011-05-24 Supertex, Inc. Low noise binary-coded gain amplifier and method for time-gain compensation in medical ultrasound imaging
FR2987710B1 (fr) * 2012-03-05 2017-04-28 Soitec Silicon On Insulator Architecture de table de correspondance
CN103580678B (zh) * 2013-11-04 2016-08-17 复旦大学 一种基于fgpa的高性能查找表电路
CN105356875B (zh) * 2015-09-24 2018-07-06 北京时代民芯科技有限公司 一种单粒子加固fpga的查找表电路

Also Published As

Publication number Publication date
CN106357265A (zh) 2017-01-25

Similar Documents

Publication Publication Date Title
EP3248290B1 (en) Serializing transmitter
CA2411650A1 (en) Fpga lookup table with high speed read decoder
US8610462B1 (en) Input-output circuit and method of improving input-output signals
CN106357265B (zh) 一种小面积高速的六输入查找表结构
US20070050572A1 (en) Output buffer circuit with de-emphasis function
US7904874B2 (en) Opposite-phase scheme for peak current reduction
US8390315B1 (en) Configurable input-output (I/O) circuitry with pre-emphasis circuitry
US8749269B2 (en) CML to CMOS conversion circuit
US9130549B2 (en) Multiplexer flop
KR101641412B1 (ko) 전류 모드 논리 회로 사용을 배제한 고속, 저전력 송신기 구조
WO2001086813A3 (en) Fpga lookup table with dual ended writes for ram and shift register modes
US8405425B2 (en) Low-power routing multiplexers
TWI756707B (zh) 晶片外驅動電路和訊號補償方法
CN105356875A (zh) 一种单粒子加固fpga的查找表电路
CN107424557B (zh) 一种单双色led显示屏驱动电路
US9432061B2 (en) Serializing transmitter
CN105375916A (zh) 一种改进的异或门逻辑单元电路
CN111600597A (zh) 超低功耗查找表电路
Kim et al. A four-channel 32-Gb/s transceiver with current-recycling output driver and on-chip AC coupling in 65-nm CMOS process
CN112968697B (zh) 应用于多路选择器的控制器及多路选择器
Jeong et al. 0.37 mW/Gb/s low power SLVS transmitter for battery powered applications
US9172379B1 (en) Efficient controllers and implementations for elastic buffers
CN102769458A (zh) 一种低功耗驱动电路
CN108228501B (zh) 信号发送电路
US7312637B2 (en) Enhanced timing margin memory interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201225

Address after: 2 / F, building B1, No. 777, Jianzhu West Road, Binhu District, Wuxi City, Jiangsu Province, 214000

Patentee after: WUXI ZHONGWEI YIXIN Co.,Ltd.

Address before: Hui Road Binhu District 214035 Jiangsu city of Wuxi province No. 5

Patentee before: The 58th Research Institute of China Electronics Technology Group Corp.

TR01 Transfer of patent right