FR2974656A1 - Amplificateur de detection differentiel sans transistor a grille de passage dedie - Google Patents

Amplificateur de detection differentiel sans transistor a grille de passage dedie Download PDF

Info

Publication number
FR2974656A1
FR2974656A1 FR1153573A FR1153573A FR2974656A1 FR 2974656 A1 FR2974656 A1 FR 2974656A1 FR 1153573 A FR1153573 A FR 1153573A FR 1153573 A FR1153573 A FR 1153573A FR 2974656 A1 FR2974656 A1 FR 2974656A1
Authority
FR
France
Prior art keywords
pull
transistors
sense amplifier
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1153573A
Other languages
English (en)
Other versions
FR2974656B1 (fr
Inventor
Richard Ferrant
Roland Thewes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1153573A priority Critical patent/FR2974656B1/fr
Priority to EP12162197.3A priority patent/EP2518729B1/fr
Priority to TW101113941A priority patent/TWI489455B/zh
Priority to SG2012030003A priority patent/SG185236A1/en
Priority to CN201210124221.0A priority patent/CN102760471B/zh
Priority to KR1020120043451A priority patent/KR101364265B1/ko
Priority to US13/456,047 priority patent/US8953399B2/en
Priority to JP2012101069A priority patent/JP5491569B2/ja
Publication of FR2974656A1 publication Critical patent/FR2974656A1/fr
Application granted granted Critical
Publication of FR2974656B1 publication Critical patent/FR2974656B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Amplificateur de détection différentiel pour détecter des données stockées dans une pluralité de cellules mémoire (C) d'une matrice de cellules mémoire, incluant : - un premier inverseur CMOS ayant une sortie connectée à une première ligne de bits (BL) et une entrée connectée à une seconde ligne de bits (/BL) complémentaire de la première ligne de bits, - un second inverseur CMOS ayant une sortie connectée à la seconde ligne de bits (/BL) et une entrée connectée à la première ligne de bits (BL), chaque inverseur CMOS comprenant un transistor d'excursion haute (M21, M22) et un transistor d'excursion basse (M31, M32), ledit amplificateur de détection ayant une paire de transistors de contrôle d'accès agencés pour connecter lesdites première et seconde lignes de bits (BL, /BL) à une première et une seconde ligne de bits globale (IO, /IO), dans lequel les transistors de contrôle d'accès sont constitués par les transistors d'excursion haute (M21, M22) ou par les transistors d'excursion basse (M31, M32).

Description

DESCRIPTION
DOMAINE DE L'INVENTION L'invention concerne généralement les mémoires à semi-conducteurs, et plus particulièrement, un amplificateur de détection (sense amplifier) pour détecter des données stockées dans une pluralité de cellules mémoire d'une matrice de cellules mémoire.
ARRIERE-PLAN DE L'INVENTION Les mémoires à semi-conducteurs sont utilisées dans les ordinateurs, les serveurs, les dispositifs portatifs comme les téléphones cellulaires etc., les imprimantes, et de nombreux autres dispositifs électroniques et applications. Une mémoire à semi-conducteurs comprend une pluralité de cellules mémoire dans une matrice de mémoire, chaque cellule mémoire stockant au moins un bit d'information. Les mémoires vives dynamiques (DRAM) sont un exemple de telles mémoires à semi-conducteurs. La présente invention est de préférence mise en oeuvre avec des DRAM. En conséquence, la description suivante est effectuée en référence à une DRAM à titre d'exemple non limitatif. Un amplificateur de détection est utilisé pour adresser une pluralité de cellules mémoire via une ligne, une ligne de bits ainsi dénommée. L'amplificateur de détection traditionnel est plus spécifiquement un amplificateur différentiel fonctionnant avec une ligne de bits et une ligne de bits complémentaire qui est utilisée comme ligne de référence, afin de détecter et d'amplifier la différence de tension sur la paire de lignes de bits. Comme illustré sur la figure 1, un circuit d'amplificateur de détection traditionnel comprend onze transistors T21, T22, T31, T32, T10, T40, T50, T61, T62, T72, T71 fabriqués grâce à la technologie CMOS sur silicium massif. Un amplificateur de détection est utilisé pour détecter et réécrire des données stockées dans des cellules mémoire, ainsi que lire lesdites données et écrire de nouvelles données dans les cellules. Une cellule mémoire C est adressée par une ligne de mots WL qui commande la grille d'un transistor d'accès cellulaire Mc, ledit transistor d'accès cellulaire Mc connectant la cellule C à une ligne de bits BL. Pour des raisons de simplicité, une seule ligne de mots WL et une seule cellule mémoire C sont montrées de la matrice de cellules du côté gauche de l'amplificateur de détection.
Un amplificateur de détection traditionnel comprend généralement : - un premier inverseur CMOS ayant une sortie connectée à la ligne de bits BL et une entrée connectée à la ligne de bits complémentaire /BL, - un second inverseur CMOS ayant une sortie connectée à la ligne de bits complémentaire /BL et une entrée connectée à la ligne de bits BL, chaque inverseur CMOS comprenant : - un transistor d'excursion haute T21, T22 ayant 35 un drain et une source, et - un transistor d'excursion basse T31, T32 ayant un drain et une source, le transistor d'excursion haute T21, T22 et le transistor d'excursion basse T31, T32 de chaque 5 inverseur CMOS ayant un drain commun. Les sources des transistors d'excursion basse T31, T32 sont connectées à un transistor de commutation de pied T40, qui est lui-même connecté à une source de tension d'excursion basse fournissant une tension 10 d'alimentation basse VLSUPPLY généralement à un niveau de tension bas VBLL auquel on se réfère en tant que masse GND, et commandé par un signal de commande de commutation de pied (I)NSw- Le niveau de masse de la tension d'alimentation basse VLSUPPLY est utilisé comme 15 référence pour les autres niveaux de tension dans l'amplificateur de détection. Dans le circuit illustré par la figure 1, le transistor de commutation de pied T40 est un transistor N-MOS. Lorsque le signal de commande de commutation de pied (1)NSW est élevé, le 20 transistor de commutation de pied T40 est conducteur, et la tension de masse est transmise au noeud de source commune des transistors d'excursion basse T31, T32. Lorsque le signal de commande de commutation de pied 4NSW est bas, le transistor de commutation de pied T40 25 est bloqué et le noeud de source commune des transistors d'excursion basse T31, T32 n'est pas amené à l'état bas. Les sources des transistors d'excursion haute T21, T22 sont connectées à un transistor de commutation de 30 tête T10, qui est lui-même connecté à une source de tension d'excursion haute fournissant une tension d'alimentation élevée VHSUPPLY généralement à un niveau de tension élevé VBLH comme VDD, et commandé par un signal de commande de commutation de tête (>PSw. Dans le 35 circuit illustré par la figure 1, le transistor de commutation de tête T10 est un transistor P-MOS. Lorsque le signal de commande de commutation de tête (PPsw est bas, le transistor de commutation de tête T10 est conducteur et la tension d'alimentation élevée VHSUPPLY est transmise aux sources des transistors d'excursion haute T21, T22. Lorsque le signal de commande (bPsw est élevé, le transistor de commutation de tête T10 est bloqué et le noeud de source commune des transistors d'excursion haute T21, T22 n'est pas amené à l'état haut, c'est-à-dire la tension du noeud de source commune des transistors d'excursion haute T21, T22 est flottante. Lorsque à la fois les transistors de commutation de tête et de pied T10 et T40 sont bloqués, c'est-à- dire le signal de commande de commutation de tête (PPSw est élevé et le signal de commande de commutation de pied 4NSW est bas, tous les noeuds dans l'amplificateur de détection sont flottants. L'amplificateur de détection comprend en outre une paire de transistors de précharge dédiés T61, T62 couplés respectivement à la ligne de bits BL et à la ligne de bits complémentaire /BL et agencés pour précharger les lignes de bits BL, /BL à une tension de précharge VPCH, généralement à la valeur moyenne entre la tension d'alimentation élevée VHSUPPLY et la tension d'alimentation basse VLSUPPLY- Cette valeur moyenne est généralement la moitié de la valeur élevée de la tension d'alimentation élevée VHSUPPLY, c'est-à-dire VBLH/2, étant donné que le niveau de tension bas GND de la tension d'alimentation basse VLSUPPLY est utilisé comme référence pour les autres tensions et la tension d'alimentation élevée VHSUPPLY et la tension d'alimentation basse VLSUPPLY sont alors généralement à leur niveau de tension élevé et bas, respectivement. Un signal de commande de précharge (bpCH est appliqué aux grilles desdits transistors de précharge T61, T62. L'amplificateur de détection comprend en outre un transistor d'égalisation T50 ayant ses bornes source/drain couplées respectivement à une des lignes de bits BL, /BL et ayant sa grille commandée par un signal de commande d'égalisation 4)EQL. Le transistor d'égalisation T50 du circuit illustré sur la figure 1 est un transistor du type N-MOS.
L'amplificateur de détection comprend en outre deux transistors de contrôle d'accès dédiés T71, T72, dont les grilles sont commandées par un signal de commande de décodage YDEC. Chacun des transistors de contrôle d'accès T71, T72 connecte une des lignes de bits BL, /BL à une ligne de bits globale I0, /I0, également appelée ligne entrée-sortie. Les transistors de contrôle d'accès T71, T72 sont utilisés pour transférer des données entre les lignes de bits BL, /BL et les lignes de bits globales I0, /IO.
Bien que des amplificateurs de détection soient nécessaires sur le plan technique, d'un point de vue économique, les amplificateurs de détection peuvent être considérés comme des circuits de service de la matrice de mémoire et par conséquent comme surcharge qui augmente la surface du circuit entier et donc aussi son coût de fabrication. Par conséquent, des efforts continus sont fournis pour minimiser la surface consommée par de tels amplificateurs de détection.
BREVE DESCRIPTION DE L'INVENTION L'objet de l'invention est de proposer un amplificateur de détection de mémoire simplifié et robuste.
A cet effet, l'invention propose, selon un premier aspect, un amplificateur de détection différentiel pour détecter des données stockées dans une pluralité de cellules mémoire d'une matrice de cellules mémoire, incluant : - un premier inverseur CMOS ayant une sortie connectée à une première ligne de bits et une entrée connectée à une seconde ligne de bits complémentaire de la première ligne de bits, - un second inverseur CMOS ayant une sortie connectée à la seconde ligne de bits et une entrée connectée à la première ligne de bits, chaque inverseur CMOS comprenant : - un transistor d'excursion haute (pull up 15 transistor) ayant un drain et une source, et - un transistor d'excursion basse (pull down transistor) ayant un drain et une source, le transistor d'excursion haute et le transistor d'excursion basse de chaque inverseur CMOS ayant un 20 drain commun, ledit amplificateur de détection ayant une paire de transistors de contrôle d'accès agencés pour connecter lesdites première et seconde lignes de bits à une première et une seconde ligne de bits globale, 25 respectivement, afin de transférer des données entre la première et la seconde ligne de bits et la première et la seconde ligne de bits globale, respectivement, où les transistors de contrôle d'accès sont constitués par les transistors d'excursion haute ou par les 30 transistors d'excursion basse. D'autres aspects préférés, bien que non limitatifs, de cet amplificateur de détection sont comme suit : les transistors d'excursion haute et d'excursion 35 basse (M31, M32) sont des transistors multigrilles ayant au moins une première grille de commande et une seconde grille de commande, et où - les secondes grilles de commande des transistors d'excursion haute sont pilotées par un second signal de 5 commande d'excursion haute, - les secondes grilles de commande des transistors d'excursion basse sont pilotées par un second signal de commande d'excursion basse ; - l'amplificateur de détection différentiel est 10 fabriqué sur un substrat semi-conducteur sur isolant comprenant une couche mince de matériau semi-conducteur séparée d'un substrat de base par une couche isolante, et dans lequel les secondes grilles de commande sont des grilles de commande arrière formées dans le 15 substrat de base au-dessous de la couche isolante ; ou - les transistors sont des dispositifs FinFET avec des doubles grilles indépendantes ; - l'amplificateur de détection comprend en outre un transistor d'égalisation ayant une source et un 20 drain couplés respectivement à une des première et seconde lignes de bits ; - le transistor d'égalisation est un transistor multigrille ayant au moins une première grille de commande et une seconde grille de commande connectées 25 ensemble ; - le transistor d'égalisation est un transistor du type P-MOS agencé physiquement entre les transistors d'excursion haute ; - l'amplificateur de détection a une paire de 30 transistors de précharge agencés pour être couplés respectivement auxdites première et seconde lignes de bits, afin de précharger lesdites première et seconde lignes de bits à une tension de précharge, où lesdits transistors de précharge sont constitués par les transistors d'excursion haute ou par les transistors d'excursion basse ; - les transistors de contrôle d'accès sont constitués par les transistors d'excursion haute, et les sources des transistors d'excursion basse sont couplées et connectées électriquement à une source de tension d'excursion basse, sans transistor intermédiaire entre les sources des transistors d'excursion basse et la source de tension d'excursion basse ; ou - les transistors de contrôle d'accès sont constitués par les transistors d'excursion basse, et les sources des transistors d'excursion haute sont couplées et connectées électriquement à une source de tension d'excursion haute, sans transistor intermédiaire entre les sources des transistors d'excursion haute et la source de tension d'excursion haute ; - l'amplificateur de détection comprend en outre une paire de transistors de précharge, où les transistors de précharge sont des transistors multigrilles ayant au moins une première grille de commande et une seconde grille de commande connectées ensemble.
Selon un deuxième aspect, l'invention concerne un procédé pour commander un amplificateur de détection différentiel selon le premier aspect de l'invention, ledit amplificateur de détection étant commandé pour effectuer des opérations pour précharger les lignes de bits, détecter et réécrire des données stockées dans une pluralité de cellules mémoire d'une matrice de cellules mémoire, dans lequel pour modifier l'opération effectuée par l'amplificateur de détection différentiel, le second signal de commande d'excursion haute et/ou le second signal de commande d'excursion basse sont modifiés. D'autres aspects préférés, bien que non limitatifs, du procédé sont comme suit : - au cours d'une opération de précharge, un second signal de commande d'excursion haute bas est appliqué aux secondes grilles de commande des transistors d'excursion haute de sorte que les transistors d'excursion haute soient conducteurs et un second signal de commande d'excursion basse bas est appliqué aux secondes grilles de commande des transistors d'excursion basse de sorte que les transistors d'excursion basse ne soient pas conducteurs ; ou - au cours d'une opération de précharge, un second signal de commande d'excursion haute élevé est appliqué aux secondes grilles de commande des transistors d'excursion haute de sorte que les transistors d'excursion haute ne soient pas conducteurs et un second signal de commande d'excursion basse élevé est appliqué aux secondes grilles de commande des transistors d'excursion basse de sorte que les transistors d'excursion basse soient conducteurs ; - au cours d'une opération de détection, un second signal de commande d'excursion basse élevé est appliqué aux secondes grilles de commande des transistors d'excursion basse de sorte que les transistors d'excursion basse soient conducteurs et un second signal de commande d'excursion haute élevé est appliqué aux secondes grilles de commande des transistors d'excursion haute de sorte que les transistors d'excursion haute ne soient pas conducteurs ; ou - au cours d'une opération de détection, un second signal de commande d'excursion basse bas est appliqué aux secondes grilles de commande des transistors d'excursion basse de sorte que les transistors d'excursion basse ne soient pas conducteurs et un second signal de commande d'excursion haute bas est appliqué aux secondes grilles de commande des transistors d'excursion haute de sorte que les transistors d'excursion haute soient conducteurs ; - au cours d'une opération de réécriture, un second signal de commande d'excursion haute bas est appliqué aux secondes grilles de commande des transistors d'excursion haute de sorte que les transistors d'excursion haute soient conducteurs et un second signal de commande d'excursion basse élevé est appliqué aux secondes grilles de commande des transistors d'excursion basse de sorte que les transistors d'excursion basse soient conducteurs ; - pour effectuer une opération de lecture, un second signal de commande d'excursion basse élevé est appliqué aux secondes grilles de commande des transistors d'excursion basse afin d'amener les transistors d'excursion basse en mode de déplétion ; ou - pour effectuer une opération de lecture, un second signal de commande d'excursion haute bas est appliqué aux secondes grilles de commande des transistors d'excursion haute afin d'amener les transistors d'excursion haute en mode de déplétion.
Selon un troisième aspect, l'invention concerne une mémoire à semi-conducteurs incorporant une matrice de cellules mémoire comprenant au moins un amplificateur de détection différentiel selon le premier aspect de l'invention.
BREVE DESCRIPTION DES DESSINS D'autres aspects, objets et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante de modes de réalisation préférés de celle-ci, donnés à titre d'exemples non limitatifs, et faite en référence aux dessins annexés, parmi lesquels : - la figure 1 est un schéma des circuits d'un amplificateur de détection de l'art antérieur ; - les figures 2a et 2b illustrent des signaux qui sont appliqués à ou générés à l'intérieur d'un amplificateur de détection de l'art antérieur ; - la figure 3 est un schéma des circuits d'un amplificateur de détection conformément à un premier mode de réalisation du premier aspect de l'invention ; - les figures 4a et 4b illustrent des signaux qui sont appliqués à ou générés à l'intérieur d'un amplificateur de détection selon le premier mode de réalisation ; - la figure 5 est un schéma des circuits d'un amplificateur de détection conformément à un deuxième mode de réalisation du premier aspect de l'invention ; - les figures 6a et 6b illustrent des signaux qui sont appliqués à ou générés à l'intérieur d'un amplificateur de détection selon le deuxième mode de réalisation ; - la figure 7 illustre une topologie possible d'un amplificateur de détection selon le deuxième mode de réalisation ; - la figure 8 est un schéma des circuits de l'amplificateur de détection selon le deuxième mode de réalisation avec un transistor d'égalisation agencé entre les lignes de bits globales ; - la figure 9 illustre une mémoire à semi-30 conducteurs conformément à un troisième aspect de l'invention.
DESCRIPTION DETAILLEE DE L'INVENTION Le processus de fonctionnement d'un amplificateur 35 de détection de l'art antérieur tel qu'illustré sur la figure 1 est décrit maintenant. Des signaux qui sont appliqués à ou générés à l'intérieur du circuit lorsqu'un amplificateur de détection de l'art antérieur est fait fonctionner sont illustrés par les figures 2a et 2b. Le temps représenté est purement illustratif. La première opération avant l'extraction d'une cellule mémoire est l'égalisation et la précharge. L'amplificateur de détection est d'abord mis hors circuit en établissant le signal de commande de commutation de tête ci)psw à un niveau de tension élevé et le signal de commande de commutation de pied 4NSw à un niveau de tension bas. Tous les noeuds internes de l'amplificateur de détection deviennent flottants. Avant cette opération, c'est-à-dire avant le temps to, l'amplificateur de détection était fait fonctionner dans un état verrouillé fournissant des tensions d'alimentation élevées et basses complémentaires sur la ligne de bits BL et la ligne de bits complémentaire /BL, en fonction de l'opération précédente.
L'égalisation est effectuée en appliquant un niveau de tension élevé au signal de commande d'égalisation 4EQL pour débloquer le transistor d'égalisation T50, court-circuitant de ce fait les lignes de bits BL, /BL et établissant leurs niveaux de tension à la valeur moyenne VBLH/2. En même temps, les transistors de précharge T61, T62 sont débloqués par l'intermédiaire du signal de commande de précharge 4 PCH - Dans cet exemple, les transistors de précharge T61, T62 sont des transistors du type N-MOS ; par conséquent les transistors de précharge T61, T62 sont débloqués en appliquant un niveau de tension élevé au signal de commande de précharge (PpCH. La tension de précharge VpcH est VBLH/2 ici.
L'intervalle de temps afférent correspondant aux opérations d'égalisation et de précharge est donné par to<t<tl sur les figures 2a et 2b. L'opération de précharge compense les fuites ou les déséquilibres possibles qui peuvent entraîner un petit écart entre la tension de précharge VBLH/2 et la tension atteinte aux lignes de bits BL, /BL par l'intermédiaire de l'égalisation. Après que l'égalisation et la précharge sont terminées, les transistors de précharge T61, T62 et le transistor d'égalisation T50 sont bloqués, ce qui correspond au temps ti sur les figures 2a et 2b. La tension de la ligne de mots WL est commutée à un niveau élevé VWLH afin d'activer le transistor d'accès cellulaire Mc. La cellule mémoire C et la ligne de bits BL partagent leurs charges. Une variation de la tension apparaît à la fois sur le condensateur de cellule et la ligne de bits BL ayant pour résultat une différence de tension entre les tensions des lignes de bits BL, /BL. La valeur de cette variation comparée à la tension de référence sur la ligne de bits complémentaire /BL est donnée par l'équation :
AV = VBL-V/BL = ( CCELL/EC) * ( VCELL-VBLH/ 2 Dans cette équation, VCELL est la tension stockée sur le condensateur de mémorisation et EC = CCELL + CBL + Cin,sA correspond à la somme des capacités de la cellule C, de la ligne de bits BL, et de la capacité d'entrée de l'amplificateur de détection Cin,SA- Cette variation de tension est également une différence de tension entre les lignes de bits BL, /BL. En fonction de si les données stockées initialement dans la cellule C sont un « un » logique 35 ou un « zéro » logique, cette variation de tension AV est positive ou négative, respectivement. L'intervalle de temps afférent correspond à t2<t<t3 sur les figures 2a et 2b. Si un « un » logique était stocké à l'intérieur de la cellule C, c'est-à-dire si la tension stockée initialement à l'intérieur de la cellule C est la tension d'alimentation élevée VHSUPPLY, la tension de la ligne de bits BL est légèrement augmentée et la variation de tension AV devient positive. Cette situation est illustrée par la figure 2a. Si un « zéro » logique était stocké à l'intérieur de la cellule C, c'est-à-dire si la tension stockée initialement à l'intérieur de la cellule C est VBLL ou GND, la tension de la ligne de bits BL est légèrement diminuée et la variation de tension AV devient négative. Cette situation est illustrée par la figure 2b. Au temps t3, l'opération de détection est commencée en élevant le signal de commande de commutation de pied 4NSw à un niveau de tension élevé afin de débloquer le transistor de commutation de pied T40. Le noeud de source commune des transistors d'excursion basse T31, T32 est de ce fait amené à l'état bas à la tension d'alimentation basse VLSUPPLY de la source de tension d'excursion basse. Comme les tensions sur les lignes de bits BL, /BL sont respectivement établies à VBLH/2 + AV et VBLH/2, et comme ces tensions sont appliquées aux grilles des transistors d'excursion basse T31, T32, les transistors d'excursion basse T31, T32 sont ainsi débloqués. La connexion à couplage transversal des deux transistors d'excursion basse T31, T32 donne une tension de grille supérieure au transistor avec la tension de drain inférieure et vice versa. Une tension de grille supérieure laisse passer plus de courant dans le transistor correspondant et amène plus vite à l'état bas la tension de drain correspondante qui était déjà inférieure à l'autre. La différence de tension entre les deux lignes de bits BL, /BL est ainsi amplifiée.
L'intervalle de temps afférent correspond à t3<t<t4 sur les figures 2a et 2b. Au temps t4, afin de saturer le signal de différence déjà amplifié à la complète tension d'alimentation élevée VHSUPPLY, le transistor de commutation de tête T10 est débloqué par l'intermédiaire du signal de commande de commutation de tête 4PSw, amenant de ce fait à l'état haut la source commune des transistors d'excursion haute T21, T22 vers la tension d'alimentation élevée VHSUPPLY de la source de tension d'excursion haute. De la même manière que pour les transistors d'excursion basse T31, T32, la connexion à couplage transversal des transistors d'excursion haute T21, T22 donne une tension de surattaque de grille supérieure (en valeur absolue) au transistor avec la tension drain-source absolue inférieure et vice versa. Le processus est comparable à celui décrit pour les transistors d'excursion basse T31, T32, mais ici un processus d'excursion haute est obtenu ayant pour résultat une plus grande différence de tension entre les deux lignes de bits BL, /BL. La combinaison d'à la fois le processus d'excursion basse lié aux transistors à canal N et le processus d'excursion haute lié aux transistors à canal P, conduit à une amplification de la différence de tension entre les lignes de bits BL, /BL jusqu'à ce que des niveaux de tension CMOS maximale soient atteints. Dans le cas représenté sur la figure 2a où un « un » logique est stocké à l'intérieur de la cellule C, la différence de tension entre les lignes de bits BL, /BL résultant de la variation de tension positive initiale AV est amplifiée jusqu'à ce la saturation soit atteinte, de sorte que la tension de BL soit égale à la tension d'alimentation élevée VHSUPPLY tandis que la tension de la ligne de bits complémentaire /BL est amenée à l'état bas à la tension d'alimentation basse VLSUPPLY- Dans le cas représenté sur la figure 2b où un « zéro » logique est stocké dans la cellule C, la différence de tension entre les lignes de bits BL, /BL résultant de la variation de tension négative initiale AV est amplifiée de sorte que la tension desdites lignes de bits BL, /BL finisse par se stabiliser avec la tension de la ligne de bits BL au niveau de la tension d'alimentation basse VLSUPPLY et la tension de la ligne de bits complémentaire /BL au niveau de la tension d'alimentation élevée VHSUPPLY Le contenu de la cellule C est alors restauré à sa valeur initiale comme la ligne de mots WL est encore activée. Les deux lignes de bits BL et /BL sont saturées aux niveaux de tension CMOS, évitant tout courant circulant dans l'amplificateur de détection. Ces niveaux CMOS peuvent facilement être transférés ultérieurement aux lignes de bits globales I0, /I0 par l'intermédiaire des transistors de contrôle d'accès T71, T72 en rendant lesdits transistors de contrôle d'accès T71, T72 conducteurs au moyen du signal de décodage YDEC. Comme on peut le voir sur les figures 2a et 2b, l'intervalle de temps afférent correspond à t4<t<t5. Au temps t5, afin de conserver les données dans la cellule C, le transistor d'accès cellulaire Mc est bloqué en désactivant la ligne de mots WL, c'est-à-dire en appliquant un niveau de tension bas au signal de sélection (WL Au temps t6, le transistor de commutation de pied 35 T40 est bloqué en établissant le signal de commande de commutation de pied (bNSw à un niveau de tension bas, isolant de ce fait le noeud de source commune des transistors d'excursion basse T31, T32 de la source de tension d'excursion basse.
Simultanément, le transistor de commutation de tête T10 est également bloqué en établissant le signal de commande de commutation de tête (I)PSw à un niveau de tension élevé, isolant de ce fait le noeud de source commune des transistors d'excursion haute T21, T22 de la source de tension d'excursion haute. Les transistors d'excursion haute et d'excursion basse T31, T32, T21, T22 sont ainsi désactivés. Au temps to', un nouveau cycle commence avec les opérations de précharge et d'égalisation comme décrit 15 ci-dessus. Afin d'écrire des données dans la cellule C ou de lire les données stockées dans la cellule C, un signal de commande de décodage de niveau de tension élevé YDEC est appliqué aux grilles des transistors de contrôle 20 d'accès T71, T72 afin de les débloquer. Deux modes de réalisation d'un amplificateur de détection selon le premier aspect de l'invention et leur processus de fonctionnement associé lorsque commandé par un procédé conformément au deuxième aspect 25 de l'invention sont décrits ci-après.
Premier mode de réalisation Comme illustré sur la figure 3, un amplificateur de détection selon le premier mode de réalisation de 30 l'invention inclut quatre transistors M21, M22, M31, M32 pour les inverseurs, avec deux transistors de précharge additionnels M61, M62 et un transistor d'égalisation additionnel M50. Comme pour la figure 1 illustrant un amplificateur 35 de détection de l'art antérieur, et pour plus de simplicité, une seule ligne de mots WL et une seule cellule mémoire C sont représentées du côté gauche de l'amplificateur de détection. La cellule C est adressée par la ligne de mots WL qui commande la grille d'un transistor d'accès cellulaire Mc, ledit transistor d'accès cellulaire Mc connectant la cellule mémoire C à une ligne de bits. L'amplificateur de détection différentiel pour détecter des données stockées dans une pluralité de cellules mémoire C d'une matrice de cellules mémoire selon le premier mode de réalisation comprend : - un premier inverseur CMOS ayant une sortie connectée à une première ligne de bits BL et une entrée connectée à une seconde ligne de bits /BL complémentaire de la première ligne de bits BL, - un second inverseur CMOS ayant une sortie connectée à la seconde ligne de bits /BL et une entrée connectée à la première ligne de bits BL, chaque inverseur CMOS comprenant : - un transistor d'excursion haute M21, M22 ayant un drain et une source, et - un transistor d'excursion basse M31, M32 ayant un drain et une source, le transistor d'excursion haute M21, M22 et le 25 transistor d'excursion basse M31, M32 de chaque inverseur CMOS ayant un drain commun. Dans le mode de réalisation représenté de la figure 3, les transistors d'excursion haute M21, M22 sont des transistors du type P-MOS et les transistors 30 d'excursion basse M31, M32 sont des transistors du type N-MOS. A la différence de l'amplificateur de détection de l'art antérieur décrit ci-dessus, les transistors d'excursion haute M21, M22 et les transistors 35 d'excursion basse M31, M32 sont des transistors multigrilles, ayant au moins une première grille de commande et une seconde grille de commande capable d'être polarisée afin de moduler la tension de seuil du transistor par rapport à la première grille de commande. Par exemple, la première grille de commande peut être une grille de commande avant et la seconde grille de commande peut être une grille de commande arrière. Alors que les transistors de l'amplificateur de détection de l'art antérieur sont fabriqués grâce à la technologie CMOS sur silicium massif, les transistors de l'amplificateur de détection selon l'invention sont de préférence fabriqués grâce à la technologie Semi-conducteur Sur Isolant (SeOI).
Les transistors SeOI ont une désadaptation de tension de seuil aléatoire inférieure comparée aux transistors fabriqués grâce au CMOS sur silicium massif. La désadaptation de tension de seuil aléatoire résulte principalement d'un écart de tension proportionnel à la racine carrée de la surface active du transistor. Ainsi, l'utilisation de transistors SeOI permet que les dimensions desdits transistors soient inférieures à celles des transistors basés sur silicium massif tout en ayant une désadaptation de tension de seuil aléatoire acceptable. L'amplificateur de détection résultant consomme moins de surface comparé à son équivalent basé sur silicium massif classique. De plus, la taille des interconnexions peut être réduite grâce à des transistors plus petits.
Dans un mode de réalisation préféré, l'amplificateur de détection différentiel est fabriqué sur un substrat semi-conducteur sur isolant, par exemple un substrat silicium sur isolant, comprenant une couche mince de matériau semi-conducteur séparée d'un substrat de base par une couche isolante. Les premières grilles de commande sont des grilles de commande avant et les secondes grilles de commande sont des grilles de commande arrière formées dans le substrat de base au-dessous de la couche isolante. Les transistors peuvent être des transistors SOI à déplétion totale (FD). En variante, les transistors de l'amplificateur de détection sont des transistors du type Fin-FET avec des doubles grilles indépendantes. Un transistor du type Fin-FET se compose d'une fine ailette qui forme le canal actif et d'électrodes de commande alentour qui forment les grilles du transistor. A titre d'illustration non limitative, dans la description suivante, il sera fait référence à des transistors d'excursion haute et d'excursion basse ayant chacun une grille de commande avant et une grille de commande arrière. En conséquence, la première grille de commande de chaque transistor d'excursion haute et d'excursion basse est une grille de commande avant, et la seconde grille de commande de chaque transistor d'excursion haute et d'excursion basse est une grille de commande arrière. Par conséquent, le second signal de commande d'excursion haute est un signal de commande de grille arrière d'excursion haute et le second signal de commande d'excursion basse est un signal de commande de grille arrière d'excursion basse. En revenant à la figure 3, les grilles de commande arrière des transistors d'excursion haute M21, M22 sont connectées à une grille de commande arrière d'excursion haute commune sur laquelle un signal de commande de grille arrière d'excursion haute IpBG est appliqué. Le signal de commande de grille arrière d'excursion haute 4pBG peut prendre des valeurs de tension à l'intérieur d'une plage comprise entre un niveau de tension bas VpBGL et un niveau de tension élevé VpBGH- Les grilles de commande arrière des transistors d'excursion basse M31, M32 sont connectées à une grille de commande arrière d'excursion basse commune à laquelle un signal de commande de grille arrière d'excursion basse tNBG est appliqué. Le signal de commande de grille arrière d'excursion basse 4G peut prendre des valeurs de tension à l'intérieur d'une plage comprise entre un niveau de tension bas VNBGL et une tension supérieure à un niveau de tension élevé VNBGH. L'amplificateur de détection comprend en outre une paire de transistors de précharge M61, M62 couplés à la première ligne de bits BL et à la seconde ligne de bits /BL, respectivement, et agencés pour précharger la première et la seconde ligne de bits BL, /BL à une tension de précharge VPCH, généralement à la valeur moyenne entre la tension d'alimentation élevée VHSUPPLY et la tension d'alimentation basse VLSUPPLY- Cette valeur moyenne est généralement la moitié de la valeur élevée de la tension d'alimentation élevée VHSUPPLY, c'est-à-dire VBLH/2, étant donné que le niveau de tension bas VBLL de la tension d'alimentation basse VLSUPPLY est utilisé comme référence pour les autres tensions, c'est-à-dire VBLL = 0, et la tension d'alimentation élevée VHSUPPLY et la tension d'alimentation basse VLSUPPLY sont alors généralement à leur niveau de tension élevé et bas, respectivement. Un signal de commande de précharge 4PCH est appliqué aux grilles desdits transistors de précharge M61, M62.
Un amplificateur de détection doit être mis hors circuit pour éviter tout conflit entre l'opération de détection normale et les opérations d'égalisation et de précharge mêmes. Ceci est effectué à l'intérieur d'amplificateurs de détection de l'état de la technique en bloquant les transistors de commutation de tête et de pied T10, T40. Selon l'invention, les transistors de commutation T10, T40 de la figure 1 sont omis et l'opération consistant à mettre hors circuit l'amplificateur de détection est effectuée en augmentant les tensions de seuil (en valeurs absolues pour les canaux P) des transistors d'excursion haute et d'excursion basse M21, M22, M31, M32 de sorte que lesdits transistors ne soient pas dans un état conducteur pour les tensions appliquées au cours de l'opération de précharge. Les tensions de seuil des transistors d'excursion haute et d'excursion basse M21, M22, M31, M32 par rapport à leurs grilles de commande avant sont élevées au moyen de leurs grilles de commande arrière respectives. Dans de telles conditions, les quatre transistors sont bloqués, c'est-à-dire rendus bloquants, pour toutes les combinaisons possibles de tensions sur les lignes de bits BL et /BL.
Il convient de noter qu'il est possible de ne supprimer qu'un seul des transistors de commutation T10, T40, bien que les deux transistors de commutation soient de préférence omis. L'invention est décrite en conséquence.
Les sources des transistors d'excursion haute M21, M22 sont connectées directement respectivement à une première et à une seconde ligne de bits globale I0, /IO agissant comme une source de tension d'excursion haute, sans transistor intermédiaire entre les sources des transistors d'excursion haute M21, M22 et les lignes de bits globales I0, /I0. Par comparaison avec l'amplificateur de détection de l'art antérieur décrit ci-dessus, le transistor de commutation de tête T10 est omis, ayant de ce fait pour résultat un amplificateur de détection à meilleur rendement surfacique.
Les sources des transistors d'excursion basse M31, M32 sont connectées directement à une source de tension d'excursion basse fournissant une tension d'alimentation basse VLSUPPLY, sans transistor intermédiaire entre les sources des transistors d'excursion basse M31, M32 et la source de tension d'excursion basse. Par comparaison avec l'amplificateur de détection de l'art antérieur décrit ci-dessus, le transistor de commutation de pied T40 est omis, ayant de ce fait pour résultat un amplificateur de détection à meilleur rendement surfacique. En outre, deux transistors au lieu de quatre transistors sont connectés en série entre la source de tension d'excursion haute et la source de tension d'excursion basse, relâchant de ce fait les contraintes en termes de relations de tension. L'égalisation peut se produire par l'intermédiaire du transistor d'égalisation M50 comme décrit sur le circuit de l'état de la technique. Afin de compenser les fuites ou les déséquilibres possibles qui peuvent entraîner un petit écart entre la tension de précharge souhaitée et la tension atteinte aux lignes de bits BL, /BL par l'intermédiaire de l'égalisation, une opération de précharge est également effectuée par l'intermédiaire des transistors de précharge M61 et M62 comme sur le circuit de l'état de la technique décrit avant. Comparé à un amplificateur de détection de l'art antérieur, l'opération de lecture est effectuée par les transistors d'excursion haute M21, M22 ou par les transistors d'excursion basse M31, M32. Par conséquent, les transistors de contrôle d'accès sont constitués par les transistors d'excursion haute M21, M22 ou par les transistors d'excursion basse M31, M32. Les transistors de contrôle d'accès dédiés T71, T72 tels que montrés sur la figure 1 sont ainsi omis dans ce deuxième mode de réalisation, de même que le signal de commande de décodage correspondant YDEC. Les transistors de contrôle d'accès constitués par les transistors d'excursion haute M21, M22 ou par les transistors d'excursion basse M31, M32 sont agencés pour connecter la première et la seconde ligne de bits BL, /BL à la première et à la seconde ligne de bits globale IO, /IO, afin de transférer des données entre la première et la seconde ligne de bits BL, /BL et la première et la seconde ligne de bits globale IO, /I0, respectivement. En outre, étant donné que les transistors de contrôle d'accès sont de préférence les transistors d'excursion haute M21, M22, le deuxième mode de réalisation est décrit avec les transistors d'excursion haute M21, M22 comme transistors de contrôle d'accès et connectés ainsi aux lignes de bits globales I0, /I0. Il convient de noter que si les transistors de contrôle d'accès étaient constitués par les transistors d'excursion basse M31, M32, les transistors d'excursion basse M31, M32 seraient connectés à la place aux lignes de bits globales I0, /I0. Les lignes de bits globales IO, /IO sont connectées à un autre circuit de traitement de signal (non représenté), généralement appelé amplificateur de détection secondaire (SSA), pour traiter les données. L'amplificateur de détection secondaire est en particulier utilisé pour détecter et exploiter un signal différentiel généré sur les lignes de bits globales I0, /IO au cours d'opérations de lecture.
Le transistor d'égalisation M50 et les transistors de précharge M61, M62 sur la figure 3 ne sont pas représentés explicitement comme un dispositif SOI avec des grilles de commande arrière. Faisant partie d'un circuit intégré SOI, ils sont de préférence réalisés comme des transistors SOI également. Ils peuvent être des transistors multigrilles ayant au moins une première grille de commande et une seconde grille de commande capable d'être polarisée afin de moduler la tension de seuil desdits transistors par rapport à leur première grille de commande. Le transistor d'égalisation M50 et les transistors de précharge M61, M62 peuvent être fabriqués sur un substrat semi-conducteur sur isolant comprenant une couche mince de matériau semi-conducteur séparée d'un substrat de base par une couche isolante, où les secondes grilles de commande sont des grilles de commande arrière formées dans le substrat de base au-dessous de la couche isolante. Leurs tensions de commande arrière respectives sont alors choisies à des valeurs qui permettent que leurs opérations soient effectuées. Facultativement, leurs grilles de commande arrière respectives et leurs grilles de commande avant respectives peuvent également être connectées ensemble pour parvenir à une transconductance accrue, ayant pour résultat une égalisation et une précharge plus rapides pour l'amplificateur de détection.
Processus de fonctionnement d'un amplificateur de 25 détection sans transistor de commutation ni transistor de contrôle d'accès dédié Le processus de fonctionnement d'un amplificateur de détection tel qu'illustré sur la figure 3 est décrit maintenant. Des signaux qui sont appliqués à ou générés 30 à l'intérieur de l'amplificateur de détection sont illustrés par les figures 4a et 4b. Le temps représenté est purement illustratif. Comme la fonction est construite au moyen de transistors N-MOS et P-MOS complémentaires, toutes les 35 sous-fonctions de l'amplificateur de détection peuvent être échangées du côté N-MOS au côté P-MOS et vice versa. Par exemple il est possible de précharger ou d'équilibrer les lignes de bits BL, /BL avec des dispositifs à canal P ou des dispositifs à canal N. La détection peut également être effectuée par les transistors d'excursion haute M21, M22 ou par les transistors d'excursion basse M31, M32. Dans le processus illustré, la détection se produit par l'intermédiaire des transistors d'excursion basse M31, M32 connectés à la source de tension d'excursion basse fournissant une tension d'alimentation basse VLSUPPLY- Avant le temps to, l'amplificateur de détection fonctionne dans un état verrouillé fournissant des tensions d'alimentation élevées et basses complémentaires à la première et à la seconde ligne de bits BL, /BL, en fonction de l'opération précédente. Au temps to, le signal de commande de grille arrière d'excursion haute 4pBG est élevé à un niveau de tension haut VpBGH de sorte que les transistors d'excursion haute M21, M22 soient bloqués. Simultanément, le signal de commande de grille arrière d'excursion basse (pNBG est abaissé à un niveau de tension bas VNBGL afin de bloquer les transistors d'excursion basse M31, M32.
Au temps t1, l'égalisation est effectuée en appliquant un niveau de tension élevé au signal de commande d'égalisation (IEQL afin de débloquer le transistor d'égalisation M50, court-circuitant de ce fait les lignes de bits BL, /BL et établissant leurs niveaux de tension à la valeur moyenne VBLH/2. En même temps, les transistors de précharge M61, M62 sont débloqués par l'intermédiaire du signal de commande de précharge 4PCH. Les lignes de bits BL, /BL sont de ce fait connectées à la tension de précharge VpCH, établie à VBLH/2. L'intervalle de temps afférent correspond à tl<t<t2 sur les figures 4a et 4b. L'opération de précharge compense les fuites ou les déséquilibres possibles qui peuvent entraîner un petit écart entre la tension de précharge souhaitée VpcH à VBLH/2 et la tension atteinte aux lignes de bits BL, /BL par l'intermédiaire de l'égalisation. Au temps t2, après que l'égalisation et la précharge sont terminées, le transistor d'égalisation et les transistors de précharge M61, M62 sont bloqués au moyen du signal de commande d'égalisation 4EQL et du signal de commande de précharge 4pCH, respectivement. Au temps t3, le signal de sélection cwL appliqué à la ligne de mots WL est établi à un niveau élevé VWLH afin d'activer le transistor d'accès cellulaire Mc. La cellule mémoire C et la première ligne de bits BL partagent leurs charges. Une variation de tension AV apparaît sur la première ligne de bits BL, ayant pour résultat une différence de tension entre la première ligne de bits BL et la seconde ligne de bits /BL. La valeur de cette variation de tension AV dépend des données stockées initialement dans la cellule C de la même manière que décrit précédemment pour le circuit de l'art antérieur. En fonction de si les données stockées initialement dans la cellule C sont un « un » logique ou un « zéro » logique, cette variation de tension AV est positive ou négative, respectivement. L'intervalle de temps afférent correspond à t3<t<t4 sur les figures 4a et 4b.
Si un « un » logique était stocké à l'intérieur de la cellule C, c'est-à-dire si la tension stockée initialement à l'intérieur de la cellule C est la tension d'alimentation élevée VHSUPPLY, la tension de la première ligne de bits BL est légèrement augmentée.
Cette situation est illustrée par la figure 4a. Si un « zéro » logique était stocké à l'intérieur de la cellule C, c'est-à-dire si la tension stockée initialement à l'intérieur de la cellule C est la tension d'alimentation basse VLSUPPLY, la tension de la première ligne de bits BL est légèrement diminuée. Cette situation est illustrée par la figure 4b. Au temps t4, le signal de commande de grille arrière d'excursion basse cNBG est élevé à un niveau de tension élevé VNBGH qui débloque les deux transistors d'excursion basse M31, M32. La différence de tension est alors amplifiée par les deux transistors d'excursion basse M31, M32 d'une manière similaire au cas de l'amplificateur de détection de l'art antérieur utilisant la technologie CMOS sur silicium massif.
L'intervalle de temps afférent correspond à t4<t<t5 sur les figures 4a et 4b. Au temps t5, afin de saturer le signal de différence déjà amplifié au niveau complet de tension élevé VBLH de la tension d'alimentation élevée VHSUPPLY fournie par la source de tension d'excursion haute, le signal de commande de grille arrière d'excursion haute (ppBG est abaissé à un niveau de tension bas VpBGL, débloquant les transistors d'excursion haute M21, M22. La combinaison des actions respectives des transistors d'excursion basse M31, M32 et des transistors d'excursion haute M21, M22 sature l'amplificateur de détection et établit les lignes de bits BL, /BL aux tensions respectives de la source de tension d'excursion haute et de la source de tension d'excursion basse selon la valeur initiale de la variation de tension OV (positive ou négative). Dans le cas représenté sur la figure 4a où un « un » logique est stocké à l'intérieur de la cellule C, une variation de tension positive initiale [IV sur la première ligne de bits BL est amplifiée jusqu'à la saturation à la tension d'alimentation élevée VHSUPPLY fournie par la source de tension d'excursion haute tandis que la seconde ligne de bits /BL est amenée à l'état bas à la tension d'alimentation basse VLSUPPLY fournie par la source de tension d'excursion basse. Dans le cas représenté sur la figure 4b où un « zéro » logique est stocké dans la cellule C, la variation de tension négative initiale /V sur la première ligne de bits BL est amenée à l'état bas à la tension d'alimentation basse VLSUPPLY fournie par la source de tension d'excursion basse tandis que la seconde ligne de bits /BL est saturée jusqu'à la tension d'alimentation élevée VHSUPPLY fournie par la source de tension d'excursion haute.
Le contenu de la cellule C est alors restauré à sa valeur initiale comme la ligne de mots WL est encore activée. Les données sont par conséquent réécrites dans la cellule mémoire C. Les deux lignes de bits BL et /BL sont saturées aux niveaux de tension CMOS, évitant tout courant circulant dans l'amplificateur de détection. Comme on peut le voir sur les figures 4a et 4b, l'intervalle de temps afférent correspond à t5<t<t6. Au temps t6, afin de conserver les données dans la cellule C, le transistor d'accès cellulaire Mc est bloqué en désactivant la ligne de mots WL, c'est-à-dire en établissant le signal de sélection 4WL à un niveau de tension bas VWLL- Le contenu de la cellule est ainsi protégé. Egalement au temps t6, les deux lignes de bits globales I0, /I0 sont maintenues à un niveau de tension élevé, typiquement à ou quelque peu en dessous de VBLH, mais sont amenées à une impédance supérieure à leur impédance précédente, par exemple au moyen de l'amplificateur de détection secondaire ainsi dénommé (non représenté).
Deux opérations de lecture effectuées par l'amplificateur de détection sont représentées par les figures 4a et 4b. La première opération de lecture se produit entre tA et tB, la seconde opération de lecture se produit entre tA, et tir. Toutefois, l'amplificateur de détection peut effectuer des opérations de lecture autant de fois que nécessaire. Au temps tA, après t6, le signal de commande de grille arrière d'excursion basse 4G est établi à un niveau de tension supérieur à son niveau de tension élevé précédent VNBGH. Ce niveau de tension supérieur peut amener les deux transistors d'excursion basse M31, M32 en mode de déplétion. Etant donné qu'une des lignes de bits BL, /BL est à la tension élevée VBLH de la source de tension d'excursion haute constituée par les lignes de bits globales I0, /I0, alors que l'autre ligne de bits BL, /BL est à la tension basse VBLL de la tension d'alimentation basse VLSUPPLY, un des transistors d'excursion haute M21, M22 a un niveau de tension bas appliqué à sa grille avant alors que l'autre a un niveau de tension élevé appliqué à sa grille avant. Etant donné que les transistors d'excursion haute M21, M22 sont dans le mode d'enrichissement, le transistor d'excursion haute avec un niveau de tension bas sur sa grille avant est à l'état passant, alors que l'autre transistor d'excursion haute est à l'état bloqué. Si la tension de la première ligne de bits BL est au niveau de tension élevé VBLH, et que la tension de la seconde ligne de bits /BL est au niveau de tension bas VBLL, c'est-à-dire si la cellule faisant l'objet d'un accès stocke un « un » logique, le transistor d'excursion haute M21 avec sa grille avant connectée à la seconde ligne de bits /BL serait conducteur et l'autre transistor d'excursion haute M22 serait bloqué. Si la tension de la première ligne de bits BL est au niveau de tension bas VBLL, et que la tension de la seconde ligne de bits /BL est au niveau de tension élevé VBLH, c'est-à-dire si la cellule faisant l'objet d'un accès stocke un « zéro » logique, le transistor d'excursion haute M22 avec sa grille avant connectée à la première ligne de bits BL serait conducteur et l'autre transistor d'excursion haute M21 serait bloqué. Avec les deux transistors d'excursion basse M31, M32 en mode de déplétion et un des transistors d'excursion haute M21, M22 à l'état passant, un courant circule soit à travers la première ligne de bits globale IO soit à travers la seconde ligne de bits globale /I0, en fonction duquel des transistors d'excursion haute M21, M22 est conducteur. Comme illustré par les figures 4a et 4b entre tA et tB et entre tA' et tB', ce courant génère une chute de tension associée à la ligne de bits globale à travers laquelle le courant circule. Ladite chute de tension est détectée par l'amplificateur de détection secondaire (non représenté) et indique les données stockées dans la cellule mémoire C. Si un « un » logique est stocké dans la cellule C, la chute de tension est associée à la première ligne de bits globale I0. Si un « zéro » logique est stocké dans la cellule C, la chute de tension est associée à la seconde ligne de bits globale /I0.
Une solution alternative où le signal différentiel est basé sur le courant consiste à maintenir la première et la seconde ligne de bits globale I0, /I0 à une impédance faible et à détecter le courant circulant à travers les lignes de bits globales.
Après t0', au temps t1', un nouveau cycle commence en basculant le signal de commande de grille arrière d'excursion basse 4NBG et le signal de commande de grille arrière d'excursion haute 4pBG afin de mettre hors circuit l'amplificateur de détection. Les lignes de bits globales I0, /I0 sont amenées à leur faible impédance initiale. De nouvelles opérations d'égalisation et de précharge sont commencées. L'écriture de données dans la cellule C est effectuée en appliquant le signal souhaité aux lignes de bits globales I0, /I0 lorsque les transistors d'excursion haute M21, M22 sont conducteurs, par exemple, entre t5 et t6. Ceci peut être pendant un cycle dédié ou à l'intérieur du cycle décrit précédemment. Comme déjà mentionné, l'opération de détection peut être effectuée par les transistors d'excursion haute M21, M22 à la place des transistors d'excursion basse M31, M32. Dans ce cas, les motifs de signal de commande de grille arrière suivants sont appliqués aux transistors d'excursion basse M31, M32 et aux transistors d'excursion haute M21, M22. Pendant l'opération de détection, c'est-à-dire entre t4 et t5, le signal de commande de grille arrière d'excursion haute 4PBG est établi à un niveau de tension bas afin de débloquer les transistors d'excursion haute M21, M22, alors que le signal de commande de grille arrière d'excursion basse 4G est maintenu à un niveau de tension bas afin de maintenir les transistors d'excursion basse M31, M32 à l'état bloqué. Les autres opérations sont effectuées au moyen des signaux de commande déjà décrits. Comme déjà mentionné, les transistors de contrôle d'accès peuvent être les transistors d'excursion basse M31, M32 à la place des transistors d'excursion haute M21, M22. Dans ce cas, les motifs de signal de commande de grille arrière suivants sont appliqués aux transistors d'excursion basse M31, M32 et aux transistors d'excursion haute M21, M22. Pendant les opérations de lecture, c'est-à-dire entre tA et tE ou entre tA, et tB-, le signal de commande de grille arrière d'excursion haute (1)PBG est établi à un niveau de tension inférieur à son niveau de tension bas précédent VNEGL. Ce niveau de tension inférieur peut amener les deux transistors d'excursion haute M21, M22 en mode de déplétion. Comme les sources des transistors d'excursion basse M31, M32 sont connectées aux lignes de bits globales I0, /I0, les lignes de bits globales sont généralement à un niveau de tension bas VBLL agissant comme la tension d'alimentation basse, et le signal différentiel associé à une des lignes de bits globales est détecté et exploité par l'amplificateur de détection secondaire comme décrit précédemment. Les autres opérations sont effectuées par les signaux de commande déjà décrits.
Deuxième mode de réalisation : pas de transistor de commutation, ni de transistor de précharge dédié, ni de 25 transistor de contrôle d'accès dédié Comme illustré sur la figure 5, un amplificateur de détection selon un deuxième mode de réalisation de l'invention inclut quatre transistors M21, M22, M31, M32 pour les inverseurs et un transistor d'égalisation 30 additionnel M50. L'amplificateur de détection de la figure 5 comprend : - un premier inverseur CMOS ayant une sortie connectée à une première ligne de bits BL et une entrée connectée à une seconde ligne de bits /BL complémentaire de la première ligne de bits BL, - un second inverseur CMOS ayant une sortie connectée à la seconde ligne de bits /BL et une entrée connectée à la première ligne de bits BL, chaque inverseur CMOS comprenant : - un transistor d'excursion haute M21, M22 ayant un drain et une source, et - un transistor d'excursion basse M31, M32 ayant 10 un drain et une source, le transistor d'excursion haute M21, M22 et le transistor d'excursion basse M31, M32 de chaque inverseur CMOS ayant un drain commun. Dans le mode de réalisation représenté de la 15 figure 5, les transistors d'excursion haute M21, M22 sont des transistors du type P-MOS et les transistors d'excursion basse M31, M32 sont des transistors du type N-MOS. A la différence de l'amplificateur de détection de 20 la figure 1, les transistors d'excursion haute M21, M22 et les transistors d'excursion basse M31, M32 sont des transistors multigrilles, ayant au moins une première grille de commande et une seconde grille de commande capable d'être polarisée afin de moduler la tension de 25 seuil du transistor par rapport à la première grille de commande. Par exemple, la première grille de commande peut être une grille de commande avant et la seconde grille de commande peut être une grille de commande arrière. 30 Alors que les transistors de l'amplificateur de détection de l'art antérieur sont fabriqués grâce à la technologie CMOS sur silicium massif, les transistors de l'amplificateur de détection selon l'invention sont de préférence fabriqués grâce à la technologie Semi- 35 conducteur Sur Isolant (SeOI).
Les transistors SeOI ont une désadaptation de tension de seuil aléatoire inférieure comparée aux transistors fabriqués grâce au CMOS sur silicium massif. La désadaptation de tension de seuil aléatoire résulte principalement d'un écart de tension proportionnel à la racine carrée de la surface active du transistor. Ainsi, l'utilisation de transistors SeOI permet que les dimensions desdits transistors soient inférieures à celles des transistors basés sur silicium massif tout en ayant une désadaptation de tension de seuil aléatoire acceptable. L'amplificateur de détection résultant consomme moins de surface comparé à son équivalent basé sur silicium massif classique. De plus, la taille des interconnexions peut être réduite grâce à des transistors plus petits. Dans un mode de réalisation préféré, l'amplificateur de détection différentiel est fabriqué sur un substrat semi-conducteur sur isolant, par exemple un substrat silicium sur isolant, comprenant une couche mince de matériau semi-conducteur séparée d'un substrat de base par une couche isolante. Les premières grilles de commande sont des grilles de commande avant et les secondes grilles de commande sont des grilles de commande arrière formées dans le substrat de base au-dessous de la couche isolante. Les transistors peuvent être des transistors SOI à déplétion totale (FD). En variante, les transistors de l'amplificateur de détection sont des transistors du type Fin-FET avec des doubles grilles indépendantes. Un transistor du type Fin-FET se compose d'une fine ailette qui forme le canal actif et d'électrodes de commande alentour qui forment les grilles du transistor. A titre d'illustration non limitative, dans la 35 description suivante, il sera fait référence à des transistors d'excursion haute et d'excursion basse ayant chacun une grille de commande avant et une grille de commande arrière. En conséquence, la première grille de commande de chaque transistor d'excursion haute et d'excursion basse est une grille de commande avant, et la seconde grille de commande de chaque transistor d'excursion haute et d'excursion basse est une grille de commande arrière. Par conséquent, le second signal de commande d'excursion haute est un signal de commande de grille arrière d'excursion haute et le second signal de commande d'excursion basse est un signal de commande de grille arrière d'excursion basse. En revenant à la figure 5, les grilles de commande arrière des transistors d'excursion haute M21, M22 sont connectées à une grille de commande arrière d'excursion haute commune sur laquelle un signal de commande de grille arrière d'excursion haute 4pBG est appliqué. Le signal de commande de grille arrière d'excursion haute 4pBG peut prendre des valeurs de tension à l'intérieur d'une plage comprise entre un niveau de tension bas VpBGL et un niveau de tension élevé VpBGH. Les grilles de commande arrière des transistors d'excursion basse M31, M32 sont connectées à une grille de commande arrière d'excursion basse commune à laquelle un signal de commande de grille arrière d'excursion basse 4NBG est appliqué. Le signal de commande de grille arrière d'excursion basse 4NBG peut prendre des valeurs de tension à l'intérieur d'une plage comprise entre un niveau de tension bas VNBGL et un niveau de tension supérieur à un niveau de tension élevé VNBGH- Un amplificateur de détection doit être mis hors circuit pour éviter tout conflit entre l'opération de détection normale et les opérations d'égalisation et de 35 précharge mêmes. Ceci est effectué à l'intérieur d'amplificateurs de détection de l'état de la technique en bloquant les transistors de commutation de tête et de pied T10, T40. Selon l'invention, les transistors de commutation T10, T40 de la figure 1 sont omis et l'opération consistant à mettre hors circuit l'amplificateur de détection est effectuée en augmentant les tensions de seuil (en valeurs absolues pour les canaux P) des transistors d'excursion haute et d'excursion basse M21, M22, M31, M32 de sorte que lesdits transistors ne soient pas dans un état conducteur pour les tensions appliquées au cours de l'opération de précharge. Les tensions de seuil des transistors d'excursion haute et d'excursion basse M21, M22, M31, M32 par rapport à leurs grilles de commande avant sont élevées au moyen de leurs grilles de commande arrière respectives. Dans de telles conditions, les quatre transistors sont bloqués, c'est-à-dire rendus bloquants, pour toutes les combinaisons possibles de tensions sur les lignes de bits BL et /BL. Il convient de noter qu'il est possible de ne supprimer qu'un seul des transistors de commutation T10, T40, bien que les deux transistors de commutation soient de préférence omis. L'invention est décrite en conséquence. Les sources des transistors d'excursion haute M21, M22 sont connectées directement à une première et à une seconde ligne de bits globale I0, /IO sans transistor intermédiaire. Les lignes de bits globales I0, /IO agissent comme la source de tension d'excursion haute pour les transistors d'excursion haute. Par conséquent, la tension des lignes de bits globales I0, /IO agit comme la tension d'alimentation élevée fournie par la source de tension d'excursion haute. Par comparaison avec l'amplificateur de détection de l'art antérieur décrit ci-dessus, le transistor de commutation de tête T10 est omis, ayant de ce fait pour résultat un amplificateur de détection à meilleur rendement surfacique.
Les sources des transistors d'excursion basse M31, M32 sont connectées directement à une source de tension d'excursion basse fournissant une tension d'alimentation basse VLSUPPLY, sans transistor intermédiaire entre les sources des transistors d'excursion basse M31, M32 et la source de tension d'excursion basse. Par comparaison avec l'amplificateur de détection de l'art antérieur décrit ci-dessus, le transistor de commutation de pied T40 est omis, ayant de ce fait pour résultat un amplificateur de détection à meilleur rendement surfacique. En outre, deux transistors au lieu de quatre transistors sont connectés en série entre la source de tension d'excursion haute et la source de tension d'excursion basse, relâchant de ce fait les contraintes en termes de relations de tension entre les transistors. L'égalisation peut se produire par l'intermédiaire du transistor d'égalisation M50 comme dans le cas du circuit de l'état de la technique. Afin de compenser les fuites ou les déséquilibres possibles qui peuvent entraîner un petit écart entre la tension de précharge souhaitée et la tension atteinte aux lignes de bits BL, /BL par l'intermédiaire de l'égalisation, une opération de précharge est également effectuée par les transistors d'excursion haute M21, M22 ou par les transistors d'excursion basse M31, M32. Par conséquent, les transistors de précharge sont constitués par les transistors d'excursion haute M21, M22 ou par les transistors d'excursion basse M31, M32.
Les transistors de précharge dédiés T61, T62 et le signal de commande de précharge correspondant 4pCH tels que montrés sur la figure 1 sont ainsi omis. Comparé à un amplificateur de détection de l'art antérieur, l'opération de lecture est effectuée par les transistors d'excursion haute M21, M22 ou par les transistors d'excursion basse M31, M32. Par conséquent les transistors de contrôle d'accès sont constitués par les transistors d'excursion haute M21, M22 ou par les transistors d'excursion basse M31, M32. Les transistors de contrôle d'accès dédiés T71, T72 tels que montrés sur la figure 1 sont ainsi omis dans ce deuxième mode de réalisation, de même que le signal de commande de décodage correspondant YDEC. Les transistors de contrôle d'accès constitués par les transistors d'excursion haute M21, M22 ou par les transistors d'excursion basse M31, M32 sont agencés pour connecter la première et la seconde ligne de bits BL, /BL à la première et à la seconde ligne de bits globale I0, /I0, afin de transférer des données entre la première et la seconde ligne de bits BL, /BL et la première et la seconde ligne de bits globale I0, /I0, respectivement. En outre, étant donné que les transistors de contrôle d'accès sont de préférence les transistors d'excursion haute M21, M22, le deuxième mode de réalisation est décrit avec les transistors d'excursion haute M21, M22 comme transistors de contrôle d'accès et connectés ainsi aux lignes de bits globales I0, /I0. Il convient de noter que si les transistors de contrôle d'accès étaient constitués par les transistors d'excursion basse M31, M32, les transistors d'excursion basse M31, M32 seraient connectés à la place aux lignes de bits globales I0, /I0. Les lignes de bits globales I0, /I0 sont connectées à un autre circuit de traitement de signal (non représenté), généralement appelé amplificateur de détection secondaire (SSA), pour traiter les données. L'amplificateur de détection secondaire est en particulier utilisé pour détecter et exploiter un signal différentiel généré sur les lignes de bits globales I0, /IO au cours d'opérations de lecture. Le transistor d'égalisation M50 sur la figure 5 n'est pas représenté explicitement comme un dispositif SOI avec des grilles de commande arrière. Faisant partie d'un circuit intégré SOI, le transistor d'égalisation M50 est de préférence un transistor SOI également. Le transistor d'égalisation M50 peut être fabriqué sur un substrat semi-conducteur sur isolant comprenant une couche mince de matériau semi-conducteur séparée d'un substrat de base par une couche isolante, où les secondes grilles de commande sont des grilles de commande arrière formées dans le substrat de base au-dessous de la couche isolante. Sa tension de commande arrière est alors choisie à une valeur qui permet que son opération soit effectuée. Facultativement, sa grille de commande arrière et sa grille de commande avant peuvent également être connectées ensemble pour parvenir à une transconductance accrue, ayant pour résultat une égalisation plus rapide pour l'amplificateur de détection.
Processus de fonctionnement d'un amplificateur de détection sans transistor de commutation, ni transistor de précharge dédié, ni transistor de contrôle d'accès dédié Le processus de fonctionnement d'un amplificateur de détection tel qu'illustré sur la figure 5 est décrit maintenant. Des signaux qui sont appliqués à ou générés à l'intérieur de l'amplificateur de détection sont illustrés par les figures 6a et 6b. Le temps représenté est purement illustratif. Le processus de fonctionnement préféré de l'amplificateur de détection est représenté sur les figures 6a et 6b. Comme la fonction est construite au moyen de transistors N-MOS et P-MOS complémentaires, toutes les sous-fonctions de l'amplificateur de détection peuvent être échangées du côté N-MOS au côté P-MOS et vice versa. Par exemple il est possible de précharger ou d'équilibrer les lignes de bits BL, /BL avec des dispositifs à canal P ou des dispositifs à canal N. La détection peut également être effectuée par les transistors d'excursion haute M21, M22 ou par les transistors d'excursion basse M31, M32. Dans ce processus illustré, la détection se produit par l'intermédiaire des transistors d'excursion basse M31, M32 connectés à la source de tension d'excursion basse fournissant une tension d'alimentation basse VLSUPPLY- Au temps t1, le signal de commande de grille arrière d'excursion basse 4G est abaissé à un niveau de tension bas VNBGL afin de bloquer les transistors d'excursion basse M31, M32 et le signal de commande de grille arrière d'excursion haute 4PBG est établi à un niveau de tension bas VNBGL de sorte que les transistors d'excursion haute M21, M22 soient amenés en mode de déplétion. Les transistors d'excursion haute M21, M22 sont ainsi débloqués. Facultativement, les transistors d'excursion haute M21, M22 et les transistors d'excursion basse M31, M32 peuvent être bloqués avant t1, par exemple à to, afin d'être sûr qu'ils soient bloqués avant que les opérations d'égalisation et de précharge ne commencent. Egalement au temps t1, le signal de commande d'égalisation 4EQL est augmenté à un niveau élevé pour débloquer le transistor d'égalisation M50 afin d'initialiser l'égalisation comme décrit précédemment. Simultanément, les signaux des lignes de bits globales (1)1o, 1)/10 sont établis à une tension de précharge souhaitée, typiquement VBLH/2. Les lignes de bits BL, /BL sont de ce fait établies à la tension de précharge, ici VBLH/2. L'intervalle de temps afférent correspond à tl<t<t2 sur les figures 6a et 6b. Au temps t2, après que les opérations d'égalisation et précharge sont terminées, le transistor d'égalisation M50 est bloqué en établissant le signal de commande d'égalisation tEQL à un niveau bas et les transistors d'excursion haute M21, M22 sont bloqués en établissant le signal de commande de grille arrière d'excursion haute (I)pBG à un niveau de tension élevé VpBGH- Les lignes de bits globales I0, /I0 sont rétablies à un niveau de tension élevé, typiquement VBLH. Au temps t3, le signal de sélection 4WL appliqué à la ligne de mots WL est établi à un niveau élevé VWLH afin d'activer le transistor d'accès cellulaire Mc. La cellule mémoire C et la première ligne de bits BL partagent leurs charges. Une variation de tension AV apparaît sur la première ligne de bits BL, ayant pour résultat une différence de tension entre la première ligne de bits BL et la seconde ligne de bits /BL. La valeur de cette variation de tension AV dépend des données stockées initialement dans la cellule C de la même manière que décrit précédemment pour le circuit de l'art antérieur. En fonction de si les données stockées initialement dans la cellule C sont un « un » logique ou un « zéro » logique, cette variation de tension AV est positive ou négative, respectivement. L'intervalle de temps afférent correspond à t3<t<t4 sur les figures 6a et 6b. Si un « un » logique était stocké à l'intérieur de la cellule C, c'est-à-dire la tension stockée initialement à l'intérieur de la cellule C est au niveau de tension élevé VBLH de la tension de la source de tension d'excursion haute constituée par les lignes de bits globales I0, /IO, la tension de la première ligne de bits BL est légèrement augmentée. Cette situation est illustrée par la figure 6a. Si un « zéro » logique était stocké à l'intérieur de la cellule C, c'est-à-dire la tension stockée initialement à l'intérieur de la cellule C est au niveau de tension bas VBLL de la tension d'alimentation VLSUPPLY fournie par la source de tension d'excursion basse, la tension de la première ligne de bits BL est légèrement diminuée. Cette situation est illustrée par la figure 6b. Au temps t4, le signal de commande de grille arrière d'excursion basse INBG est élevé à un niveau de tension élevé VNBGH qui débloque les deux transistors d'excursion basse M31, M32. La différence de tension entre les lignes de bits BL, /BL est alors amplifiée par ces deux transistors d'excursion basse M31, M32 d'une manière similaire au cas de l'état de la technique. Au temps t5, le signal de commande de grille arrière d'excursion haute (I)PBG est abaissé à un niveau de tension intermédiaire VpBGI qui débloque les transistors d'excursion haute M21, M22 mais les maintient dans le mode d'enrichissement. La combinaison des actions respectives des transistors d'excursion basse M31, M32 et des transistors d'excursion haute M21, M22 sature l'amplificateur de détection et établit les tensions respectives des lignes de bits BL, /BL au niveau de tension élevé VBLH de la source de tension d'excursion haute et au niveau de tension bas VBLL de la source de tension d'excursion basse selon la valeur initiale de la variation de tension AV (positive ou négative). L'opération est similaire au cas de l'art antérieur. Si un « un » logique était stocké à l'intérieur de la cellule C, c'est-à-dire la tension stockée initialement dans la cellule VCELL est au niveau de tension élevé VBLH, la tension de la première ligne de bits BL est amenée à l'état haut au niveau de tension élevé VBLH des lignes de bits globales I0, /I0 alors que la tension de la seconde ligne de bits /BL est diminuée au niveau de tension bas VBLL de la tension d'alimentation basse VLSUPPLY- Cette situation est illustrée par la figure 6a. Si un « zéro » logique était stocké à l'intérieur de la cellule C, c'est-à-dire la tension stockée initialement dans la cellule VCELL correspond à la tension d'alimentation basse VLSUPPLY, la tension de la première ligne de bits BL est amenée à l'état bas à la tension d'alimentation basse VLSUPPLY, alors que la tension de la seconde ligne de bits /BL est amenée à l'état haut au niveau de tension élevé VBLH des lignes de bits globales I0, /I0. Cette situation est illustrée par la figure 6b. L'intervalle de temps correspondant sur les figures 6a et 6b est t5<t<t6. Le contenu de la cellule C est alors restauré à sa valeur initiale comme la ligne de mots WL est encore activée et ainsi le transistor d'accès cellulaire Mc est toujours conducteur, connectant de ce fait la cellule mémoire C à l'amplificateur de détection par l'intermédiaire de la première ligne de bits BL. Les deux lignes de bits BL et /BL sont saturées aux niveaux de tension CMOS, évitant tout courant circulant dans l'amplificateur de détection. Les données sont ainsi réécrites dans la cellule mémoire C. Au temps t6, la ligne de mots WL est désactivée, c'est-à-dire le signal de sélection 4WL est établi à un niveau bas VwLL, et le transistor d'accès cellulaire Mc est ainsi bloqué. Le contenu de la cellule est protégé et l'amplificateur de détection peut être adressé. Des opérations de lecture sont effectuées en générant des signaux différentiels sur les lignes de bits globales I0, /I0, lesdits signaux étant exploités par l'amplificateur de détection secondaire selon les caractéristiques dudit amplificateur de détection secondaire afin de lire des données. Par exemple, si l'amplificateur de détection secondaire établit les lignes de bits globales I0, /I0 à une impédance relativement élevée, le signal différentiel est une chute de tension associée à une des lignes de bits globales. Il s'agit de l'exemple décrit ci-après et illustré par les figures 6a et 6b.
En variante, si l'amplificateur de détection secondaire établit les lignes de bits globales I0, /IO à une impédance faible, le signal différentiel est un courant circulant à travers une des lignes de bits globales.
Par conséquent, dans l'exemple représenté, au temps t6 les deux lignes de bits globales I0, /I0 sont maintenues à un niveau de tension élevé, typiquement à ou quelque peu en dessous de VBLH, mais sont amenées à une impédance supérieure à leur impédance précédente, par exemple au moyen de l'amplificateur de détection secondaire ainsi dénommé (non représenté). Deux opérations de lecture effectuées par l'amplificateur de détection sont représentées par les figures 6a et 6b. La première opération de lecture se produit entre tA et tB, la seconde opération de lecture se produit entre tA' et tB-. Toutefois, l'amplificateur de détection peut effectuer des opérations de lecture autant de fois que nécessaire. Au temps tA, après t6, le signal de commande de grille arrière d'excursion basse 4G est établi à une valeur supérieure à sa valeur élevée précédente VBLH. Ce niveau de tension supérieur peut amener les deux transistors d'excursion basse M31, M32 en mode de déplétion.
Etant donné qu'une des lignes de bits BL, /BL est à la tension élevée VBLH de la source de tension d'excursion haute constituée par les lignes de bits globales I0, /I0, alors que l'autre ligne de bits BL, /BL est à la tension basse VBLL de la tension d'alimentation basse VLSUPPLY, un des transistors d'excursion haute M21, M22 a un niveau de tension bas appliqué à sa grille avant alors que l'autre a un niveau de tension élevé appliqué à sa grille avant. Etant donné que les transistors d'excursion haute M21, M22 sont dans le mode d'enrichissement, le transistor d'excursion haute avec un niveau de tension bas sur sa grille avant est à l'état passant, alors que l'autre transistor d'excursion haute est à l'état bloqué.
Si la tension de la première ligne de bits BL est au niveau de tension élevé VBLH, et que la tension de la seconde ligne de bits /BL est au niveau de tension bas VBLL, c'est-à-dire si la cellule faisant l'objet d'un accès stocke un « un » logique, le transistor d'excursion haute M21 avec sa grille avant connectée à la seconde ligne de bits /BL serait conducteur et l'autre transistor d'excursion haute M22 serait bloqué. Si la tension de la première ligne de bits BL est au niveau de tension bas VBLL, et que la tension de la seconde ligne de bits /BL est au niveau de tension élevé VBLH, c'est-à-dire si la cellule faisant l'objet d'un accès stocke un « zéro » logique, le transistor d'excursion haute M22 avec sa grille avant connectée à la première ligne de bits BL serait conducteur et l'autre transistor d'excursion haute M21 serait bloqué. Avec les deux transistors d'excursion basse M31, M32 en mode de déplétion et un des transistors d'excursion haute M21, M22 à l'état passant, un courant circule soit à travers la première ligne de bits globale IO soit à travers la seconde ligne de bits globale /I0, en fonction duquel des transistors d'excursion haute M21, M22 est conducteur. Comme illustré par les figures 6a et 6b entre tA et tB et entre tA' et tBr, ce courant génère une chute de tension associée à la ligne de bits globale à travers laquelle le courant circule. Ladite chute de tension est détectée par l'amplificateur de détection secondaire (non représenté) et indique les données stockées dans la cellule mémoire C. Si un « un » logique est stocké dans la cellule C, la chute de tension est associée à la première ligne de bits globale IO. Si un « zéro » logique est stocké dans la cellule C, la chute de tension est associée à la seconde ligne de bits globale /I0.
Une solution alternative où le signal différentiel est basé sur un courant électrique consiste à maintenir la première et la seconde ligne de bits globale I0, /I0 à une impédance faible et à détecter le courant circulant à travers les lignes de bits globales.
Après t0', au temps t1' , un nouveau cycle commence en basculant le signal de commande de grille arrière d'excursion basse (PNBG et le signal de commande de grille arrière d'excursion haute 4PBG afin de mettre hors circuit l'amplificateur de détection. Les lignes de bits globales I0, /I0 sont amenées à leur faible impédance initiale. De nouvelles opérations d'égalisation et de précharge sont commencées. L'écriture de données dans la cellule C est effectuée en appliquant le signal souhaité aux lignes de bits globales I0, /IO lorsque les transistors d'excursion haute M21, M22 sont conducteurs, par exemple, entre t5 et t6. Ceci peut être pendant un cycle dédié ou à l'intérieur du cycle décrit précédemment.
Comme déjà mentionné, l'opération de précharge peut être effectuée par les transistors d'excursion basse M31, M32 à la place des transistors d'excursion haute M21, M22. Dans ce cas, les motifs de signal de commande de grille arrière suivants sont appliqués aux transistors d'excursion basse M31, M32 et aux transistors d'excursion haute M21, M22. Pendant l'opération de précharge, c'est-à-dire entre ti et t2, le signal de commande de grille arrière d'excursion basse (I)MG est établi à un niveau de tension élevé VNBGH afin de débloquer les transistors d'excursion basse M31, M32, alors que le signal de commande de grille arrière d'excursion haute 4pBG est établi à un niveau de tension élevé VpBGH afin de bloquer les transistors d'excursion haute M21, M22.
La tension de précharge souhaitée doit être appliquée aux sources des transistors d'excursion basse M31, M32 afin de précharger les lignes de bits BL, /BL audit niveau de précharge, typiquement VBLH/2. La tension de la source de tension d'excursion basse à laquelle sont connectées les noeuds de source des transistors d'excursion basse M31, M32, est établie au niveau de précharge, par exemple VBLH/2, entre tl et t2 et est sinon maintenue au niveau de tension bas VBLL- Les autres opérations sont effectuées au moyen des signaux de commande déjà décrits.
Comme déjà mentionné, l'opération de détection peut être effectuée par les transistors d'excursion haute M21, M22 à la place des transistors d'excursion basse M31, M32. Dans ce cas, les motifs de signal de commande de grille arrière suivants sont appliqués aux transistors d'excursion basse M31, M32 et aux transistors d'excursion haute M21, M22. Pendant l'opération de détection, c'est-à-dire entre t4 et t5, le signal de commande de grille arrière d'excursion haute 4pBG est établi à un niveau de tension bas VpBGL afin de débloquer les transistors d'excursion haute M21, M22, alors que le signal de commande de grille arrière d'excursion basse (4NBG est maintenu à un niveau de tension bas VNBGL afin de maintenir les transistors d'excursion basse M31, M32 à l'état bloqué. Les autres opérations sont effectuées au moyen des signaux de commande déjà décrits. Comme déjà mentionné, les transistors de contrôle d'accès peuvent être les transistors d'excursion basse M31, M32 à la place des transistors d'excursion haute M21, M22. Dans ce cas, les motifs de signal de commande de grille arrière suivants sont appliqués aux transistors d'excursion basse M31, M32 et aux transistors d'excursion haute M21, M22. Pendant les opérations de lecture, c'est-à-dire entre tA et tB ou entre tA- et tB-, le signal de commande de grille arrière d'excursion haute 4pBG est établi à un niveau de tension inférieur à son niveau de tension bas précédent VNBGL. Ce niveau de tension inférieur peut amener les deux transistors d'excursion haute M21, M22 en mode de déplétion. Comme les sources des transistors d'excursion basse M31, M32 sont connectées aux lignes de bits globales I0, /I0, les lignes de bits globales sont généralement à un niveau de tension bas VBLL agissant comme la tension d'alimentation basse, et le signal différentiel associé à une des lignes de bits globales est détecté et exploité par l'amplificateur de détection secondaire comme décrit précédemment. Les autres opérations sont effectuées par les signaux de commande déjà décrits.
Transistor d'égalisation agencé physiquement entre les transistors d'excursion haute Dans les deux modes de réalisation de l'invention décrits précédemment, le transistor d'égalisation M50 était un transistor du type N-MOS, et le signal de commande d'égalisation (1)EQL était commandé en conséquence.
Comme mentionné précédemment, la fonction est construite au moyen de transistors N-MOS et P-MOS complémentaires. Par conséquent, toutes les sous-fonctions de l'amplificateur de détection peuvent être échangées avec le type opposé de transistors. Par exemple il est possible d'équilibrer les lignes de bits BL, /BL avec des dispositifs à canal P ou des dispositifs à canal N. Dans un mode de réalisation préféré, le transistor d'égalisation M50 est un transistor P-MOS. Comme illustré sur la figure 7, le transistor d'égalisation M50 P-MOS peut alors être agencé physiquement entre les deux transistors d'excursion haute M21, M22 du type PMOS. Autrement dit, le canal du transistor d'égalisation M50 est agencé entre les drains des deux transistors d'excursion haute M21, M22. Le transistor d'égalisation M50 peut ainsi être pourvu sans requérir de surface additionnelle en ce qui concerne la surface occupée par les deux inverseurs CMOS d'un amplificateur de détection.
En outre, le transistor d'égalisation M50 peut être un transistor multigrille ayant au moins une première grille de commande et une seconde grille de commande connectées ensemble afin de parvenir à une plus grande transconductance, ayant pour résultat une opération d'égalisation plus rapide.
Transistor d'égalisation agencé entre les lignes de bits globales I0, /IO Il est possible d'avoir un transistor d'égalisation agencé entre les lignes de bits globales I0, /I0 au lieu d'être agencé entre la première et la seconde ligne de bits BL, /BL. Ceci est illustré par la figure 8 dans le cas du deuxième mode de réalisation.
Le transistor d'égalisation M50 effectue ainsi l'égalisation sur les lignes de bits globales I0, /IO au lieu d'effectuer l'égalisation sur les lignes de bits BL, /BL. Le même transistor d'égalisation M50 peut par conséquent effectuer l'égalisation pour tous les amplificateurs de détection qui partagent les mêmes lignes de bits globales I0, /I0. De plus, le transistor d'égalisation M50 n'est plus lié à un amplificateur de détection particulier et peut faire partie du circuit hiérarchique supérieur qui pilote les lignes de bits globales I0, /I0. En conséquence, il peut être agencé à la convenance de la conception, de préférence extérieur par rapport au banc répétitif d'amplificateur de détection. Etant donné que le transistor d'égalisation M50 n'est plus agencé à l'intérieur du circuit de l'amplificateur de détection, il est possible de choisir soit un dispositif P-MOS soit un dispositif NMOS pour le transistor d'égalisation M50. En outre, l'amplificateur de détection peut être plus petit.
En conséquence, les lignes de bits BL, /BL ne sont court-circuitées directement par aucun transistor d'égalisation. L'égalisation se produit entre les lignes de bits globales I0, /IO et est propagée aux lignes de bits BL, /BL par l'intermédiaire des transistors de contrôle d'accès. Les lignes de bits globales IO, /IO sont établies à la tension de précharge souhaitée pendant les opérations d'égalisation et de précharge.
Les transistors de contrôle d'accès sont constitués par les transistors d'excursion haute ou d'excursion basse M21, M22, M31, M32. Les transistors de contrôle d'accès sont amenés en mode de déplétion au moyen de la tension respective de leurs grilles de commande arrière. Après que l'égalisation et la précharge sont terminées, les transistors de contrôle d'accès constitués par les transistors d'excursion haute ou d'excursion basse M21, M22, M31, M32 sont retournés au mode d'enrichissement au moyen de leurs grilles de commande arrière. Ils sont en fait bloqués comme il n'y a pas de signal entre leurs grilles et leurs sources. Les autres opérations sont les mêmes que décrites précédemment.
Mémoire à semi-conducteurs comprenant une pluralité de cellules mémoire Selon un troisième aspect de l'invention, une mémoire à semi-conducteurs 120 incorporant une matrice de cellules mémoire 122 et au moins un amplificateur de détection selon le premier aspect de l'invention est illustrée sur la figure 9. Une matrice de cellules mémoire 122 est illustrée, pourvue d'un banc 124 d'amplificateur de détection selon le premier aspect de l'invention sur deux de ses côtés opposés. Un troisième côté de la matrice de cellules mémoire 122 est pourvu d'un décodeur de lignes 126. De préférence, cette mémoire à semi-conducteurs 120 est une mémoire vive dynamique (DRAM), mais peut être tout autre type de mémoire approprié, par exemple une mémoire vive statique (SRAM).

Claims (20)

  1. REVENDICATIONS1. Amplificateur de détection différentiel pour détecter des données stockées dans une pluralité de cellules mémoire (C) d'une matrice de cellules mémoire, incluant : - un premier inverseur CMOS ayant une sortie connectée à une première ligne de bits (BL) et une entrée connectée à une seconde ligne de bits (/BL) complémentaire de la première ligne de bits, - un second inverseur CMOS ayant une sortie connectée à la seconde ligne de bits (/BL) et une entrée connectée à la première ligne de bits (BL), chaque inverseur CMOS comprenant : - un transistor d'excursion haute (M21, M22) ayant un drain et une source, et - un transistor d'excursion basse (M31, M32) ayant un drain et une source, le transistor d'excursion haute (M21, M22) et le 20 transistor d'excursion basse (M31, M32) de chaque inverseur CMOS ayant un drain commun, ledit amplificateur de détection ayant une paire de transistors de contrôle d'accès agencés pour connecter lesdites première et seconde lignes de bits 25 (BL, /BL) à une première et une seconde ligne de bits globale (I0, /IO), afin de transférer des données entre la première et la seconde ligne de bits (BL, /BL) et la première et la seconde ligne de bits globale (I0, /IO), respectivement, 30 caractérisé en ce que les transistors de contrôle d'accès sont constitués par les transistors d'excursion haute (M21, M22) ou par les transistors d'excursion basse (M31, M32).
  2. 2. Amplificateur de détection différentiel selon la revendication 1, dans lequel les transistors d'excursion haute (M21, M22) et d'excursion basse (M31, M32) sont des transistors multigrilles ayant au moins une première grille de commande et une seconde grille de commande, et où - les secondes grilles de commande des transistors d'excursion haute (M21, M22) sont pilotées par un second signal de commande d'excursion haute (4PBG), - les secondes grilles de commande des transistors d'excursion basse (M31, M32) sont pilotées par un second signal de commande d'excursion basse @NBG).
  3. 3. Amplificateur de détection différentiel selon la revendication 2, dans lequel l'amplificateur de détection différentiel est fabriqué sur un substrat semi-conducteur sur isolant comprenant une couche mince de matériau semi-conducteur séparée d'un substrat de base par une couche isolante, et dans lequel les secondes grilles de commande sont des grilles de commande arrière formées dans le substrat de base au-dessous de la couche isolante.
  4. 4. Amplificateur de détection différentiel selon la revendication 2, dans lequel les transistors sont des dispositifs FinFET avec des doubles grilles indépendantes.
  5. 5. Amplificateur de détection différentiel selon l'une quelconque des revendications 2 à 4, comprenant en outre un transistor d'égalisation (M50) ayant une source et un drain couplés respectivement à une des première et seconde lignes de bits (BL, /EL).
  6. 6. Amplificateur de détection différentiel selon la revendication 5, dans lequel le transistor d'égalisation (M50) est un transistor multigrille ayant au moins une première grille de commande et une seconde grille de commande connectées ensemble.
  7. 7. Amplificateur de détection différentiel selon l'une quelconque des revendications 5 à 6, dans lequel le transistor d'égalisation (M50) est un transistor du type P-MOS agencé physiquement entre les transistors d'excursion haute (M21, M22).
  8. 8. Amplificateur de détection différentiel selon l'une quelconque des revendications 2 à 7, ayant une paire de transistors de précharge agencés pour être couplés respectivement auxdites première et seconde lignes de bits (BL, /BL), afin de précharger lesdites première et seconde lignes de bits (BL, /BL) à une tension de précharge, dans lequel lesdits transistors de précharge sont constitués par les transistors d'excursion haute (M21, M22) ou par les transistors d'excursion basse (M31, M32)
  9. 9. Amplificateur de détection différentiel selon l'une quelconque des revendications 2 à 8, dans lequel - les transistors de contrôle d'accès sont constitués par les transistors d'excursion haute (M21, M22), et - les sources des transistors d'excursion basse (M31, M32) sont couplées et connectées électriquement à une source de tension d'excursion basse, sans transistor intermédiaire entre les sources des transistors d'excursion basse (M31, M32) et la source de tension d'excursion basse.35
  10. 10. Amplificateur de détection différentiel selon l'une quelconque des revendications 2 à 8, dans lequel - les transistors de contrôle d'accès sont constitués par les transistors d'excursion basse (M31, M32), et - les sources des transistors d'excursion haute (M21, M22) sont couplées et connectées électriquement à une source de tension d'excursion haute, sans transistor intermédiaire entre les sources des transistors d'excursion haute (M21, M22) et la source de tension d'excursion haute.
  11. 11. Amplificateur de détection différentiel selon l'une quelconque des revendications 1 à 7, comprenant en outre une paire de transistors de précharge (M61, M62), dans lequel les transistors de précharge (M61, M62) sont des transistors multigrilles ayant au moins une première grille de commande et une seconde grille de commande connectées ensemble.
  12. 12. Procédé pour commander un amplificateur de détection différentiel selon l'une quelconque des revendications 2 à 7, ledit amplificateur de détection étant commandé pour effectuer des opérations pour précharger les lignes de bits (BL, /BL), détecter et réécrire des données stockées dans une pluralité de cellules mémoire (C) d'une matrice de cellules mémoire, dans lequel pour modifier l'opération effectuée par l'amplificateur de détection différentiel, le second signal de commande d'excursion haute (4pBG) et/ou le second signal de commande d'excursion basse (4NBG) sont modifiés.
  13. 13. Procédé selon la revendication 12, dans 35 lequel au cours d'une opération de précharge, un secondsignal de commande d'excursion haute bas (4pBG) est appliqué aux secondes grilles de commande des transistors d'excursion haute (M21, M22) de sorte que les transistors d'excursion haute (M21, M22) soient conducteurs et un second signal de commande d'excursion basse bas (4G) est appliqué aux secondes grilles de commande des transistors d'excursion basse (M31, M32) de sorte que les transistors d'excursion basse (M31, M32) ne soient pas conducteurs.
  14. 14. Procédé selon la revendication 12, dans lequel au cours d'une opération de précharge, un second signal de commande d'excursion haute élevé (4pBG) est appliqué aux secondes grilles de commande des transistors d'excursion haute (M21, M22) de sorte que les transistors d'excursion haute (M21, M22) ne soient pas conducteurs et un second signal de commande d'excursion basse élevé ((>NBG) est appliqué aux secondes grilles de commande des transistors d'excursion basse (M31, M32) de sorte que les transistors d'excursion basse (M31, M32) soient conducteurs.
  15. 15. Procédé selon l'une quelconque des revendications 12 à 14, dans lequel au cours d'une opération de détection, un second signal de commande d'excursion basse élevé *MG) est appliqué aux secondes grilles de commande des transistors d'excursion basse (M31, M32) de sorte que les transistors d'excursion basse (M31, M32) soient conducteurs et un second signal de commande d'excursion haute élevé (4pBG) est appliqué aux secondes grilles de commande des transistors d'excursion haute (M21, M22) de sorte que les transistors d'excursion haute (M21, M22) ne soient pas conducteurs.35
  16. 16. Procédé selon l'une quelconque des revendications 12 à 14, dans lequel au cours d'une opération de détection, un second signal de commande d'excursion basse bas @NBG) est appliqué aux secondes grilles de commande des transistors d'excursion basse (M31, M32) de sorte que les transistors d'excursion basse (M31, M32) ne soient pas conducteurs et un second signal de commande d'excursion haute bas (pBG) est appliqué aux secondes grilles de commande des transistors d'excursion haute (M21, M22) de sorte que les transistors d'excursion haute (M21, M22) soient conducteurs.
  17. 17. Procédé selon l'une quelconque des revendications 12 à 16, dans lequel au cours d'une opération de réécriture, un second signal de commande d'excursion haute bas ((ppBG) est appliqué aux secondes grilles de commande des transistors d'excursion haute (M21, M22) de sorte que les transistors d'excursion haute (M21, M22) soient conducteurs et un second signal de commande d'excursion basse élevé (4)NBG) est appliqué aux secondes grilles de commande des transistors d'excursion basse (M31, M32) de sorte que les transistors d'excursion basse (M31, M32) soient conducteurs.
  18. 18. Procédé pour commander un amplificateur de détection différentiel selon la revendication 9 pour effectuer une opération de lecture, dans lequel un second signal de commande d'excursion basse élevé (4G) est appliqué aux secondes grilles de commande des transistors d'excursion basse (M31, M32) afin d'amener les transistors d'excursion basse (M31, M32) en mode de déplétion.35
  19. 19. Procédé pour commander un amplificateur de détection différentiel selon la revendication 10 pour effectuer une opération de lecture, dans lequel un second signal de commande d'excursion haute bas (4PBG) est appliqué aux secondes grilles de commande des transistors d'excursion haute (M21, M22) afin d'amener les transistors d'excursion haute (M21, M22) en mode de déplétion.
  20. 20. Mémoire à semi-conducteurs (120) incorporant une matrice de cellules mémoire (122), caractérisée en ce qu'elle comprend au moins un amplificateur de détection différentiel selon l'une quelconque des revendications 1 à 11.
FR1153573A 2011-04-26 2011-04-26 Amplificateur de detection differentiel sans transistor a grille de passage dedie Expired - Fee Related FR2974656B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR1153573A FR2974656B1 (fr) 2011-04-26 2011-04-26 Amplificateur de detection differentiel sans transistor a grille de passage dedie
EP12162197.3A EP2518729B1 (fr) 2011-04-26 2012-03-29 Amplificateur de détection différentiel sans transistors à grille de passage dédiés
TW101113941A TWI489455B (zh) 2011-04-26 2012-04-19 不具專用通閘電晶體之差動感測放大器
SG2012030003A SG185236A1 (en) 2011-04-26 2012-04-24 Differential sense amplifier without dedicated pass-gate transistors
CN201210124221.0A CN102760471B (zh) 2011-04-26 2012-04-25 不具有专用传输门晶体管的差分读出放大器
KR1020120043451A KR101364265B1 (ko) 2011-04-26 2012-04-25 전용 패스-게이트 트랜지스터들이 없는 차동 센스 증폭기
US13/456,047 US8953399B2 (en) 2011-04-26 2012-04-25 Differential sense amplifier without dedicated pass-gate transistors
JP2012101069A JP5491569B2 (ja) 2011-04-26 2012-04-26 スイッチトランジスタを有しない差動センス増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1153573A FR2974656B1 (fr) 2011-04-26 2011-04-26 Amplificateur de detection differentiel sans transistor a grille de passage dedie

Publications (2)

Publication Number Publication Date
FR2974656A1 true FR2974656A1 (fr) 2012-11-02
FR2974656B1 FR2974656B1 (fr) 2013-05-17

Family

ID=45888116

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1153573A Expired - Fee Related FR2974656B1 (fr) 2011-04-26 2011-04-26 Amplificateur de detection differentiel sans transistor a grille de passage dedie

Country Status (8)

Country Link
US (1) US8953399B2 (fr)
EP (1) EP2518729B1 (fr)
JP (1) JP5491569B2 (fr)
KR (1) KR101364265B1 (fr)
CN (1) CN102760471B (fr)
FR (1) FR2974656B1 (fr)
SG (1) SG185236A1 (fr)
TW (1) TWI489455B (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9031245B2 (en) 2010-06-29 2015-05-12 France Telecom Method and device for detecting acoustic shocks
US9251871B2 (en) 2011-11-15 2016-02-02 Soitec Sense amplifier with dual gate precharge and decode transistors
US9390771B2 (en) 2012-01-16 2016-07-12 Soitec Circuit and method for sensing a difference in voltage on a pair of dual signal lines, in particular through equalize transistor

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2974666B1 (fr) * 2011-04-26 2013-05-17 Soitec Silicon On Insulator Amplificateur de detection differentiel sans transistor de precharge dedie
FR2988535B1 (fr) 2012-03-23 2014-03-07 Soitec Silicon On Insulator Circuit de pompage de charge a transistors munis de portes doubles en phase, et procédé de fonctionnement dudit circuit.
KR101980321B1 (ko) * 2013-04-17 2019-05-20 에스케이하이닉스 주식회사 이퀄라이저 회로 및 이를 포함하는 수신 회로
US9466493B2 (en) 2013-07-11 2016-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Sense amplifier layout for FinFET technology
US9048838B2 (en) * 2013-10-30 2015-06-02 Infineon Technologies Austria Ag Switching circuit
US9525063B2 (en) 2013-10-30 2016-12-20 Infineon Technologies Austria Ag Switching circuit
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
CN110266299B (zh) * 2019-06-18 2023-05-16 麦歌恩电子(上海)有限公司 磁性开关芯片
CN115691587B (zh) * 2022-10-31 2024-05-17 长鑫存储技术有限公司 灵敏放大器及控制方法
CN116206642B (zh) * 2022-11-03 2024-03-29 北京超弦存储器研究院 半导体存储器件
CN117809708B (zh) * 2024-02-29 2024-05-07 浙江力积存储科技有限公司 存储阵列及提高存储阵列的数据读取准确度的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0411818A2 (fr) * 1989-08-04 1991-02-06 STMicroelectronics Limited Amplificateur de détection de courant pour une mémoire
US5646900A (en) * 1995-01-12 1997-07-08 Mitsubishi Denki Kabushiki Kaisha Sense amplifier including MOS transistors having threshold voltages controlled dynamically in a semiconductor memory device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748485A (en) * 1985-03-21 1988-05-31 Hughes Aircraft Company Opposed dual-gate hybrid structure for three-dimensional integrated circuits
JPH05167073A (ja) 1991-12-17 1993-07-02 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH06195977A (ja) 1992-12-25 1994-07-15 Kawasaki Steel Corp 半導体記憶装置
JP3337825B2 (ja) 1994-06-29 2002-10-28 三菱電機株式会社 内部配線を有する半導体装置およびその製造方法
JP3730373B2 (ja) * 1997-09-02 2006-01-05 株式会社東芝 半導体記憶装置
US6037808A (en) * 1997-12-24 2000-03-14 Texas Instruments Incorporated Differential SOI amplifiers having tied floating body connections
JP2004103116A (ja) * 2002-09-10 2004-04-02 Matsushita Electric Ind Co Ltd 半導体装置
US20050264322A1 (en) * 2004-05-25 2005-12-01 Takaaki Nakazato SOI sense amplifier with pre-charge
DE102005057788A1 (de) * 2005-12-03 2007-06-06 Infineon Technologies Ag Dynamische Speicherschaltung und Verfahren zum Betreiben einer solchen
KR100847314B1 (ko) * 2006-09-07 2008-07-21 삼성전자주식회사 메모리 장치 및 메모리 장치의 프리차지 방법
US7449922B1 (en) * 2007-06-15 2008-11-11 Arm Limited Sensing circuitry and method of detecting a change in voltage on at least one input line
US20090108351A1 (en) * 2007-10-26 2009-04-30 International Business Machines Corporation Finfet memory device with dual separate gates and method of operation
JP2011197015A (ja) 2008-07-22 2011-10-06 Sharp Corp 表示装置用基板及び液晶表示装置
JP2010211894A (ja) * 2009-03-12 2010-09-24 Renesas Electronics Corp 差動センスアンプ
FR2957186B1 (fr) 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
FR2957449B1 (fr) 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
EP2365487A3 (fr) 2010-03-11 2011-09-21 S.O.I. Tec Silicon on Insulator Technologies Nano-amplificateur de lecture pour une mémoire
US8536898B2 (en) * 2010-06-02 2013-09-17 David James Rennie SRAM sense amplifier
FR2974666B1 (fr) 2011-04-26 2013-05-17 Soitec Silicon On Insulator Amplificateur de detection differentiel sans transistor de precharge dedie
FR2974667B1 (fr) 2011-04-26 2020-10-02 S O I Tec Silicon On Insulator Tech Amplificateur de detection differentiel sans transistor de commutation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0411818A2 (fr) * 1989-08-04 1991-02-06 STMicroelectronics Limited Amplificateur de détection de courant pour une mémoire
US5646900A (en) * 1995-01-12 1997-07-08 Mitsubishi Denki Kabushiki Kaisha Sense amplifier including MOS transistors having threshold voltages controlled dynamically in a semiconductor memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9031245B2 (en) 2010-06-29 2015-05-12 France Telecom Method and device for detecting acoustic shocks
US9251871B2 (en) 2011-11-15 2016-02-02 Soitec Sense amplifier with dual gate precharge and decode transistors
US9390771B2 (en) 2012-01-16 2016-07-12 Soitec Circuit and method for sensing a difference in voltage on a pair of dual signal lines, in particular through equalize transistor

Also Published As

Publication number Publication date
US8953399B2 (en) 2015-02-10
US20120275253A1 (en) 2012-11-01
KR101364265B1 (ko) 2014-02-21
EP2518729B1 (fr) 2013-11-13
TW201308333A (zh) 2013-02-16
CN102760471A (zh) 2012-10-31
CN102760471B (zh) 2015-04-15
JP2012238373A (ja) 2012-12-06
SG185236A1 (en) 2012-11-29
EP2518729A1 (fr) 2012-10-31
KR20120121366A (ko) 2012-11-05
JP5491569B2 (ja) 2014-05-14
TWI489455B (zh) 2015-06-21
FR2974656B1 (fr) 2013-05-17

Similar Documents

Publication Publication Date Title
FR2974656A1 (fr) Amplificateur de detection differentiel sans transistor a grille de passage dedie
FR2974666A1 (fr) Amplificateur de detection differentiel sans transistor de precharge dedie
FR2974667A1 (fr) Amplificateur de detection differentiel sans transistor de commutation
FR2774209A1 (fr) Procede de controle du circuit de lecture d&#39;un plan memoire et dispositif de memoire correspondant
EP2245632B1 (fr) Cellule mémoire sram à transistors double grille dotee de moyens pour ameliorer la marge en ecriture
FR2957449A1 (fr) Micro-amplificateur de lecture pour memoire
EP3002788B1 (fr) Dispositif a cellules memoires sram comportant des moyens de polarisation des caissons des transistors des cellules memoires
EP2284839A1 (fr) Dispositif de mémoire statique à cinq transistors et procédé de fonctionnement.
FR3043488A1 (fr)
EP2040264B1 (fr) Mémoire SRAM à cellule de référence de polarisation
EP3373303A1 (fr) Verrou memoire tfet sans rafraichissement
FR3006095A1 (fr) Cellule de memoire tcam et composant integrant une matrice de telles cellules
FR2985839A1 (fr) Circuit et procede pour detecter une difference de tension sur une paire de lignes de signal duales, en particulier par un transistor d&#39;egalisation
EP4020479A1 (fr) Lecture différentielle de mémoire rram à faible consommation
EP2977988B1 (fr) Mémoire non volatile à résistance programmable
EP1624460B1 (fr) Mémoire comprenant un point mémoire de type SRAM, procédé de lecture et procédé d&#39;écriture associés.
EP1103979A1 (fr) Dispositif de mémoire vive dynamique, et procédé de lecture correspondant
FR2810150A1 (fr) Dispositif de memoire vive dynamique et procede de commande d&#39;un acces en lecture d&#39;une telle memoire
FR2903524A1 (fr) Dispositif de memoire avec commande programmable de l&#39;activation des amplificateurs de lecture.
EP3598450B1 (fr) Memoire sram a courants de fuite reduits
FR2976114A1 (fr) Memoire double port permettant une lecture-ecriture simultanee
EP0910094B1 (fr) Dispositif de mémoire vive dynamique à durée de rafraîchissement réduite, et procédé correspondant de rafraîchissement
EP3832719A1 (fr) Dispositif memoire 3d comprenant des cellules memoires de type sram a polarisation arriere ajustable
FR2819091A1 (fr) Rafraichissement de memoire dram
EP3680904A1 (fr) Circuit de detection de donnee predominante dans une cellule memoire

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20130109

ST Notification of lapse

Effective date: 20151231