FR2743197A1 - Dispositif a semi-conducteur a structure mesa et procede de fabrication d'un tel dispositif - Google Patents

Dispositif a semi-conducteur a structure mesa et procede de fabrication d'un tel dispositif Download PDF

Info

Publication number
FR2743197A1
FR2743197A1 FR9616133A FR9616133A FR2743197A1 FR 2743197 A1 FR2743197 A1 FR 2743197A1 FR 9616133 A FR9616133 A FR 9616133A FR 9616133 A FR9616133 A FR 9616133A FR 2743197 A1 FR2743197 A1 FR 2743197A1
Authority
FR
France
Prior art keywords
layer
type inp
mesa
growth
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9616133A
Other languages
English (en)
Other versions
FR2743197B1 (fr
Inventor
Masayoshi Takemi
Tatsuya Kimura
Daisuke Suzuki
Tetsuo Shiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2743197A1 publication Critical patent/FR2743197A1/fr
Application granted granted Critical
Publication of FR2743197B1 publication Critical patent/FR2743197B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

La présente invention concerne un dispositif à semi-conducteur et un procédé de fabrication de celui-ci. Le dispositif est caractérisé en ce qu'il comprend des couches d'enfouissement mesa comprenant une couche d'enfouissement (6) en InP du type p et une couche d'enfouissement (7) en InP du type n réalisée par croissance épitaxiale sur des surfaces latérale et supérieure de la couche (6) et l'épaisseur critique Dn de la couche (7) réalisée par croissance sur la surface (001) lorsque la couche (7) n'est pas réalisée par croissance sur la surface (111) B de la couche (6) est représentée par (CF DESSIN DANS BOPI) une épaisseur D de la couche (7) réalisée par croissance sur la surface (001) satisfaisant la relation de D =< Dn . L'invention trouve application dans des systèmes de communication optique.

Description

1 2743197
La présente invention concerne un dispositif à semi-
conducteur et un procédé de fabrication de celui-ci et, plus particulièrement, un laser à semi-conducteur ayant une structure mesa formée par attaque à sec de couches de croissance à semi- conducteur composé et de couches
d'enfouissement mesa, et un procédé de fabrication de celui-
ci. Récemment, le stockage en masse et la transmission à vitesse élevée sont accomplis par diffusion de systèmes de communication optiques. Dans le futur, on suppose qu'une transmission optique à mémorisation dans une mémoire de masse sera exigée. Lorsqu'une conversion de lumière en électricité ou d'électricité en lumière est accomplie à un trajet de transmission de signal, la capacité de transmission est considérablement limitée. Afin de résoudre ce problème, sans câblage électrique entre cartes est imprimée et dans chaque carte imprimée avec une pastille de dispositif optique, il est nécessaire d'accomplir un traitement de signal en modulant directement de la lumière et d'utiliser des fibres optiques ou des guides d'onde optiques pour des connexions entre plaques imprimées et dans chaque plaque imprimée, réalisant de la sorte une mémorisation dans une mémorisation de masse et une transmission à vitesse élevée ainsi qu'une
dimension de module réduite.
Afin de fabriquer un tel guide d'onde optique, en
utilisant un masque qui est déposé sur un substrat semi-
conducteur, une attaque est accomplie pour former une structure mesa et la structure mesa est enfouie avec d'autres couches semi-conductrices. Il existe le MOCVD (dépôt à vapeur chimique au métal organique) comme procédé pour enfouir le mesa avec les couches semi-conductrices. Ce procédé utilise, pour un matériau du système InGaAsP, du TMI (triméthylindium) et du TEG (triethylgallium) comme matériaux de source de In et Ga qui sont respectivement des éléments du groupe III, et du AsH3 et PH3 comme matériaux de source de As et P qui sont respectivement des éléments du groupe V et ces matériaux de source sont thermiquement décomposés pour faire croître des
2 2743197
cristaux sur un substrat. Dans le matériau du système InGaAsP, une structure mesa comprenant une couche active (couche en InGaAsP) qui propage de la lumière est enfouie avec des couches en InP ayant chacune une énergie de la bande interdite supérieure à celle de la couche active. En général, une attaque à l'acide utilisant un réactif d'attaque liquide est accomplie pour former la structure mesa. Dans cette attaque, comme décrit dans Ohkura et al., Electronics Letters, 28 (1992) pages 1844-1845, un masque fait saillie au-dessus des surfaces latérales du mesa à cause de l'attaque latérale du mesa, de la sorte le mesa est enfoui avec succès avec les couches d'enfouissement. De plus, puisque la surface latérale mesa devient une surface continue, la croissance cristalline des couches
d'enfouissement est facilitée.
Une description est donnée d'un procédé de fabrication
d'un laser à semi-conducteur de l'art antérieur ayant une
structure mesa formée par attaque à l'acide comme décrit ci-
dessus. Les figures 14(a)-14(d) sont des vues en coupe illustrant des étapes de procédé dans ce procédé de fabrication. Initialement, comme représenté en figure 14(a), une couche tampon 2 en InP du type p ayant une concentration de porteurs de 1 x 1018 cm-3 et une épaisseur de 1,8 pm, une couche active 3 en InGaAsP à bande non dopée de 1,3 Mm ayant une épaisseur de 0,1 pm et une première couche de placage 4 en InP du type n ayant une concentration de porteurs de 1 x 1018 cm-3 et une épaisseur de 0,7 pm sont successivement réalisées par croissance sur un substrat 1 en InP du type p avec une surface (001) à la surface frontale de celui-ci, de préférence par MOCVD, pour former une structure à double hétérojonction. Ensuite, un film 5 en SiO2 servant comme masque pour croissance sélective et ayant une largeur de 5 pm est déposé le long d'une direction <110>, c'est-à-dire, une direction perpendiculaire à la coupe dans la figure. En utilisant ce film 5 en SiO2 comme masque, les couches de croissance sont sélectivement attaquées par attaque à l'acide en utilisant un réactif d'attaque, tel qu'HBr, pour former
3 2743197
une structure mesa 20 s'étendant le long de la direction <110> (figures 14(b)). Une hauteur du mesa, c'est-à-dire, une profondeur d'attaque, est d'environ 2,5 pm. Une largeur du
mesa est de 1,5 pm.
Dans l'étape de la figure 14(c), en utilisant le film 5 en SiO2 comme masque, une couche d'enfouissement mesa 6 en InP du type p ayant une concentration de porteurs de 8 x 1017 cm-3 et une épaisseur de 0,7 pm, une couche de blocage de courant 7 en InP du type n ayant une concentration de porteurs de 7 x 1018 cm-3 et une épaisseur de 0,8 pm et une couche de blocage de courant 8 en InP du type p ayant une concentration de porteurs de 8 x 1017 cm-3 et une épaisseur de 1,0 pm sont successivement sélectivement réalisées par croissance sur des régions de la pastille qui ne sont pas masquées par le film 5 en SiO2. Dans cette croissance, puisque la couche d'enfouissement mesa 6 en InP du type p a une surface (111)B o aucune croissance cristalline ne se poursuit, des extrémités opposées adjacentes d'une partie supérieure du mesa 20 en contact avec le film 5 en SiO2, la couche de blocage de courant 7 en InP du type n n'est pas formée par croissance sur la surface (111)B, de sorte qu'elle n'effectue pas de contact avec la première couche de placage 4 en InP du type n. Après retrait du film 5 en SiO2, une seconde couche de placage 9 en InP du type n ayant une concentration de porteurs de 1 x 1018 cm-3 et une épaisseur de 1,5 pm et une couche de contact 10 en InP du type n ayant une concentration de porteurs de 7 x 1018 cm-3 et une épaisseur de 0,5 Mm sont successivement réalisées par croissance sur toute la surface de la pastille. Finalement, une électrode avant 11 et une électrode arrière 12 sont formées respectivement sur la couche de contact 10 et la surface arrière du substrat 1, (figure 14(d)), suivi du clivage de la pastille et du revêtement des films de réflexion de facettes avant et arrière, achevant le laser à
semi-conducteur.
Dans le laser à semi-conducteur formé sur le substrat en InP du type p, une détérioration des caractéristiques
4 2743197
laser dépend des qualités des couches d'enfouissement mesa, en particulier, de l'espace entre la couche active 3 et la
couche de blocage de courant 7 en InP du type n, c'est-à-
dire, la largeur du trajet de courant de fuite, et de la présence du contact d'une portion d'extrémité de la couche de blocage de courant 7 en InP du type n et de la première couche de placage 4 en InP du type n. Afin de supprimer le courant de fuite circulant à l'extérieur de la couche active 3, la largeur du trajet de courant de fuite représentée en figure 15 doit être aussi étroite que possible. Cependant, si la largeur est trop étroite, le courant circulerait entre la couche de blocage de courant 7 en InP du type n et la première couche de placage 4 en InP du type n à cause de l'effet tunnel. De ce fait, le trajet de courant de fuite d'environ 0,1 - 0,2 pm est le plus convenable. Cependant, lorsque la couche de placage 4 en InP du type n est en contact avec la couche de blocage de courant en InP du type n, du courant circule dans la couche de blocage de courant 7 en InP du type n à travers la couche de contact 10 en InP du type n et les couches de placage 9 et 4 en InP du type n sans
se concentrer dans la couche active 3. Comme décrit ci-
dessus, puisque la couche d'enfouissement mesa 6 en InP du type p a la surface de non croissance (111)B adjacente à des extrémités opposées d'une partie supérieure du mesa 20 en contact avec le film 5 en SiO2, aucune couche de blocage de courant 7 en InP du type n n'est habituellement réalisée par croissance sur la surface (111)B. Cependant, lorsque la croissance de la couche de blocage de courant 7 se poursuit et qu'une surface d'ordre inférieur, telle qu'une surface (001), de la couche de blocage de courant 7 est formée de façon continue avec la surface (111)B, la couche de blocage de courant 7 est réalisée par croissance également sur la surface (11l)B, de la sorte la couche de placage 4 en InP du type n effectue un contact avec la couche de blocage de courant 7 en InP du type n. De ce fait, on exige de croître la couche de blocage de courant 7 sans former la surface d'ordre inférieur, telle que la surface (001),
2743197
continuellement avec la surface (111)B de la couche d'enfouissement mesa 6 en InP du type p. Dans le laser à semi-conducteur de l'art antérieur dans
lequel la structure mesa est enterrée avec les couches semi-
conductrices, le mesa est formé par attaque à l'acide comme décrit cidessus. Cependant, l'attaque à l'acide offre une contrôlabilité pauvre, de sorte que la hauteur du mesa et la longueur du masque faisant saillie au-dessus des surfaces latérales mesa ne sont pas uniformes, de la sorte la configuration de croissance et la vitesse de croissance des couches d'enfouissement mesa varient. De ce fait, il est difficile de contrôler précisément l'épaisseur de la couche d'enfouissement mesa 6 en InP du type p adjacente aux côtés opposés de la couche active 3, c'est-à-dire, la largeur du trajet de courant de fuite. De plus, la formation de la structure mesa étroite est difficile à cause de l'attaque latérale. De plus, puisque la forme de l'attaque dépend grandement de l'orientation de surface des cristaux, il est très difficile de former le guide d'onde optique dans une
direction appropriée sur le substrat.
Afin d'éviter ces problèmes, un procédé comprenant la formation d'une structure mesa par attaque à sec a été étudié. Lorsque l'attaque à sec est utilisée, une uniformité dans la surface de pastille de la structure mesa est exceptionnellement améliorée en comparaison au cas o l'attaque à l'acide est utilisée. De plus, puisque la bande mesa est formée dans une direction appropriée indépendamment de l'orientation de surface des cristaux, cela est favorable pour former le guide d'onde optique. Dans l'attaque à sec,
cependant, l'attaque latérale du mesa est à peine accomplie.
De ce fait, le masque ne fait pas saillie au-dessus des surfaces latérales mesa et les surfaces latérales mesa sont presque perpendiculaires à la surface du substrat, de sorte que la surface des couches d'enfouissement n'est pas continue à une portion o la surface parallèle à la surface latérale mesa est en contact avec la surface parallèle à la surface du substrat. La configuration de croissance des couches
6 2743197
d'enfouissement lorsque le masque ne fait pas saillie et les surfaces de croissance ne sont pas continues n'a pas été rendue complètement claire. En conséquence, afin de réaliser un dispositif intégré optique, on exige de réaliser la configuration de croissance au voisinage de la structure mesa qui est formée par attaque à sec suffisamment claire et pour obtenir une structure enfouie qui est convenable pour la
fabrication du dispositif.
Actuellement, une structure enfouie ou enterrée qui est convenable pour la fabrication d'un dispositif ayant une structure mesa formée par attaque à sec est décrite seulement dans Y. Kondo, et al., Extended Abstract N 27p-ZA-5 page 930 du The Japan Society of Applied Physics. La structure enfouie est formée sur un substrat en InP du type n et une structure enfouie formée sur un substrat du type p n'a pas été rapportée. Ceci est probablement à cause du fait qu'il y a
plus de limites à la croissance lorsqu'un laser à semi-
conducteur est formé sur un substrat en InP du type p. C'est-
à-dire, bien que les couches de blocage de courant comprennent deux couches en InP du type p/InP du type n dans un laser à semi-conducteur formé sur le substrat en InP du type n, dans un laser à semi-conducteur formé sur le substrat en InP du type p, les couches de blocage de courant doivent comporter trois couches de InP du type p/InP du type n/InP du type p et la couche en InP du type n ne doit pas être en contact avec une couche de placage supérieure en InP du type n. Cependant, lorsqu'un groupement de lasers comprenant un certain nombre de lasers à semi-conducteurs fonctionne à vitesse élevée, le groupement de lasers à semi-conducteurs utilisant le substrat du type p est plus favorable que le groupement de lasers à semi-conducteur utilisant le substrat du type n. En général, des circuits représentés aux figures 16(a) et 16(b) sont utilisés comme circuits de commande pour commander de tels groupes de lasers. La figure 16(a) est un circuit pour commander un groupe de lasers 34 comprenant des lasers à semi- conducteurs 30 utilisant respectivement des
7 2743197
substrats du type p et des transistors n-p-n 32 sont utilisés dans ce circuit. La figure 16(b) est un circuit pour commander un groupe de lasers 35 comprenant des lasers à semi-conducteurs 31 utilisant respectivement des substrats du type n et des transistors p-n-p 33 sont utilisés dans ce circuit. La vitesse de fonctionnement du transistor n-p- n est supérieure à celle du transistor p-n-p. De ce fait, afin de commander les lasers à semi-conducteurs à vitesse élevée, le groupement de lasers à semi-conducteurs utilisant le substrat du type p est plus favorable et a plus de mérite en
utilisation pratique que le groupement de lasers à semi-
conducteurs utilisant le substrat du type n.
C'est un objet de la présente invention de réaliser un dispositif à semiconducteur comprenant une structure mesa qui est formée sur un substrat en InP du type p par attaque à sec et des couches d'enfouissement fines qui enterrent la structure mesa. C'est un autre objet de la présente invention
de réaliser un procédé de fabrication du dispositif à semi-
conducteur ci-dessus décrit.
D'autres objets et avantages de la présente invention
deviendront apparents à partir de la description détaillée
donnée ci-après; on doit comprendre, cependant, que la
description détaillée et un mode de réalisation spécifique
sont donnés à titre d'illustration seulement, puisque divers changements et modifications dans la portée de l'invention deviendront apparents à ceux de l'art à partir de cette
description détaillée.
Selon un premier aspect de la présente invention, un dispositif à semiconducteur comprend un substrat en InP du type p avec une orientation de surface de (001); une structure mesa formée par attaque à sec de régions à l'excepté d'une région en forme de bande s'étendant le long
d'une direction <110>, de couches de croissances semi-
conductrices qui sont réalisées par croissance épitaxiale sur le substrat en InP du type p. la structure mesa ayant une surface (110) aux côtés opposés et une hauteur Hm; et des couches d'enfouissement mesa comprenant une couche
8 2743197
d'enfouissement en InP du type p formée par croissance épitaxiale sur la surface (110) aux côtés opposés de la structure mesa et sur la surface (001) à une surface supérieure de la couche de croissance semiconductrice qui reste sur les côtés opposés de la structure mesa, la couche d'enfouissement en InP du type p ayant une épaisseur Dp et une couche d'enfouissement en InP du type n réalisée par croissance épitaxiale sur des surfaces latérale et supérieure de la couche d'enfouissement en InP du type p. Dans le dispositif à semi-conducteur, lorsqu'un angle formé entre la surface (111)B et la surface (001) est de 0111, des vitesses de croissance de la couche d'enfouissement en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(11O) et Rg(001), un angle 0 est déterminé par tang 0 = Rg(llO)/Rg(001) et l'épaisseur critique Dn de la couche d'enfouissement en InP du type n réalisée par croissance sur la surface (001) lorsque la couche d'enfouissement en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement en InP du type p est représentée par H - Dp. (l + tan ll) = Hm - (1 + 2)Dp 1 + tan 0. tan Oll 1 + i_ tan 0 une épaisseur D de la couche d'enfouissement en InP du type n réalisée par croissance sur la surface (001) satisfait la relation de D < Dn. De ce fait, en contrôlant l'épaisseur de la couche d'enfouissement en InP du type p, la largeur du trajet de courant de fuite est rendue étroite avec une bonne contrôlabilité. De plus, la couche d'enfouissement en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement en InP du type p, de la sorte le contact de la couche d'enfouissement en InP du type n et d'une couche la plus supérieure des couches de croissance semi-conductrice est évité. En conséquence, un dispositif à semi-conducteur ayant un courant de fuite réduit
9 2743197
et des caractéristiques de dispositif supérieures peut être obtenu. Selon un second aspect de la présente invention, dans le dispositif à semi-conducteur ci-dessus décrit, les couches semi-conductrices réalisées par croissance épitaxiale comprennent une couche active émettant une lumière laser et une première couche de placage du type n réalisée par croissance sur la couche active, et la couche d'enfouissement en InP du type n est une couche de blocage de courant en InP du type n. De plus, le dispositif à semi-conducteur comprend une couche de blocage de courant en InP du type p réalisée par croissance épitaxiale sur la couche de blocage de courant en InP du type n. De ce fait, la largeur du trajet de courant de fuite est rendue étroite avec une bonne contrôlabilité et le contact de la couche de blocage de courant en InP du type n et de la première couche de placage du type n comme la couche la plus supérieure des couches semi-conductrices réalisées par croissance est évité. En conséquence, un laser à semi- conducteur ayant un courant de fuite réduit et des
caractéristiques de laser supérieures peut être obtenu.
Selon un troisième aspect de la présente invention, dans le dispositif à semi-conducteur ci-dessus décrit, les couches d'enfouissement mesa comprennent de plus une couche de recouvrement en InP du type n réalisée par croissance sur la couche de blocage de courant en InP du type p. De plus, le dispositif à semi-conducteur comprend une seconde couche de placage en InP du type n et une couche de contact en InP du type n qui sont successivement réalisées par croissance épitaxiale sur toutes les surfaces de la première couche de placage comme une couche la plus supérieure du mesa et de la couche de recouvrement en InP du type n comme une couche la plus supérieure des couches d'enfouissement mesa. Dans le dispositif à semi-conducteur, lorsqu'un angle formé entre la surface (111)B et la surface (001) est 0111, les vitesses de croissance de la couche de blocage de courant en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(11O) et Rg(001) et l'épaisseur critique Dn
2743197
de la couche en InP du type n sur la surface (001) lorsque la couche en InP du type n n'est pas réalisée par croissance sur la surface (11l)B de la couche d'enfouissement en InP du type p est représentée par Hm - Dp. (1 + tan ll) _ Hr - (1 + 2)D Dn = 1 + tan. tan 1ll1 1 + a tan une épaisseur D de la couche de blocage de courant en InP du type n réalisée par croissance sur la surface (001) satisfait la relation de D < Dn. De ce fait, la largeur du trajet de courant de fuite est rendue étroite avec une bonne contrôlabilité et le contact de la couche de blocage de courant en InP du type n et de la première couche de placage du type n comme la couche la plus supérieure des couches semi-conductrices réalisées par croissance est évité. En conséquence, un laser à semi-conducteur ayant un courant de fuite réduit et des caractéristiques de laser supérieures peut être obtenu. De plus, la seconde couche de placage en InP du type n est réalisée à nouveau par croissance sur la couche de recouvrement en InP du type n et cette interface de recroissance n'est pas une interface de jonction p-n mais une interface entre les couches du type n. De ce fait, une augmentation en courant de fuite due à une détérioration d'interface qui est provoquée lorsque l'interface de recroissance est l'interface de jonction p-n est évitée, de la sorte une fiabilité du laser à semiconducteur est améliorée en comparaison au dispositif à semi-conducteur dans lequel la seconde couche de placage en InP du type n est réalisée par croissance sur la couche de blocage de courant en InP du type p. Selon un quatrième aspect de la présente invention, un procédé de fabrication d'un dispositif à semi-conducteur
comprend réaliser par croissance épitaxiale des couches semi-
conductrices de croissance sur une surface du substrat en InP du type p, c'est-à-dire, une surface (001); déposer un film
isolant sur une région en forme de bande des couches semi-
11 2743197
conductrices réalisées par croissance s'étendant le long d'une direction <110>; utiliser le film isolant comme masque; attaquer à sec des régions à l'excepté la région conformée en bande des couches semi-conductrices réalisées par croissance pour former une structure mesa s'étendant le long de la direction <110> et ayant une surface (110) aux côtés opposés et une hauteur Hm; et utiliser le film isolant comme masque, successivement réaliser par croissance épitaxiale sélective une couche d'enfouissement en InP du type p ayant une épaisseur Dp et une couche d'enfouissement en InP du type n sur la surface (110) aux côtés opposés de la structure mesa et sur la surface (001) à une surface supérieure de la couche semi-conductrice réalisée par croissance qui reste sur les côtés opposés de la structure mesa. Dans ce procédé de fabrication, lorsqu'un angle formé entre la surface (111)B et la surface (001) est 0111, les vitesses de croissance de la couche d'enfouissement en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(llO) et Rg(001), un angle 0 est déterminé par tang 0 = Rg(110)/Rg(001) et l'épaisseur critique Dn de la couche d'enfouissement en InP du type n réalisée par croissance sur la surface (001) lorsque la couche d'enfouissement en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement en InP du type p est représentée par Hm - DP.(1 + tan 1;)_ H - (1 + 2)Dp 1 + tan 0. tan 11, 1 + a tan une épaisseur D de la couche d'enfouissement en InP du type n réalisée par croissance sur la surface (001) satisfait la relation de D < Dn. De ce fait, en contrôlant l'épaisseur de la couche d'enfouissement en InP du type p, la largeur du trajet de courant de fuite est rendue plus étroite avec une bonne contrôlabilité. De plus, la couche d'enfouissement en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement en InP du type p,
12 2743197
de la sorte le contact de la couche d'enfouissement en InP du
type n et d'une couche la plus supérieure des couches semi-
conductrices réalisées par croissance est évité. En conséquence, un dispositif à semi-conducteur ayant un courant de fuite réduit et des caractéristiques de dispositif supérieures peut être fabriqué. De plus, puisque la formation du mesa est accomplie par attaque à sec, une structure mesa fine est formée avec une bonne contrôlabilité et un guide d'onde optique comprenant le mesa est formé dans une direction appropriée puisque la bande mesa est étendue dans une direction appropriée. En conséquence, un dispositif intégré optique ayant des caractéristiques supérieures peut
être fabriqué avec une bonne contrôlabilité.
Selon un cinquième aspect de la présente invention, dans le procédé cidessus décrit de fabrication d'un dispositif à semi-conducteur, la croissance épitaxiale de couches semi-conductrices formées par croissance comprend successivement croître épitaxialement une couche tampon en InP du type p, une couche active émettant une lumière laser et une première couche de placage en InP du type n sur la surface du substrat en InP du type p, c'est-à-dire, la surface (001), la couche d'enfouissement en InP du type n est une couche de blocage de courant en InP du type n, et la croissance des couches d'enfouissement mesa comprend croître épitaxialement une couche de blocage de courant en InP du type p subséquemment à la croissance épitaxiale de la couche d'enfouissement en InP du type p et la couche de placage de courant en InP du type n. De ce fait, la largeur du trajet de courant de fuite est rendue étroite avec une bonne contrôlabilité et le contact de la couche d'enfouissement en InP du type n et de la couche de placage en InP du type n
comme la couche la plus supérieure des couches semi-
conductrices réalisées par croissance est évité. En conséquence, un laser à semi-conducteur ayant un courant de fuite réduit et des caractéristiques de laser supérieures peut être fabriqué. De plus, puisque la formation mesa est accomplie par attaque à sec, un structure mesa fine est
13 2743197
formée avec une bonne contrôlabilité et un guide d'onde optique comprenant le mesa est formé dans une direction appropriée. En conséquence, un dispositif intégré optique ayant des caractéristiques supérieures peut être fabriqué avec une bonne contrôlabilité. Selon un sixième aspect de la présente invention, dans le procédé ci-dessus décrit de fabrication d'un dispositif à semi-conducteur, la croissance des couches d'enfouissement mesa comprend croître épitaxialement une couche de recouvrement en InP du type n subséquemment à la croissance épitaxiale de la couche d'enfouissement en InP du type p, de la couche de blocage de courant en InP du type n et de la couche de blocage de courant en InP du type p et, après croissance des couches d'enfouissement mesa, le procédé comprend de plus successivement croître épitaxialement une seconde couche de placage en InP du type n et une couche de contact en InP du type n sur toutes les surfaces de la première couche de placage en InP du type n comme une couche la plus supérieure du mesa et de la couche de recouvrement en InP du type n comme une couche la plus supérieure des couches d'enfouissement mesa. Dans ce procédé de fabrication, lorsqu'un angle formé entre la surface (111)B et la surface (001) est 0111, les vitesses de croissance de la couche de blocage de courant en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(11O) et Rg(001), un angle 0 est déterminé par tang O = Rg(110)/Rg(001) et l'épaisseur critique Dn de la couche en InP du type n réalisée par croissance sur la surface (001) lorsque la couche en InP du type n n'est pas réalisée par croissance sur la surface (11l)B de la couche d'enfouissement en InP du type p est représenté par Hm - D.(1 + tan 0i.) Hm - (1 + q)D 1 + tan 0. tan Al. 1 + a tan 8 une épaisseur D de la couche de blocage de courant en InP du type n réalisée par croissance sur la surface (001) satisfait
14 2743197
la relation de D < Dn. De ce fait, la largeur du trajet de courant de fuite est rendue étroite avec un bonne contrôlabilité et le contact de la couche de blocage de courant en InP du type n et de la couche de placage en InP du type n comme la couche supérieure des couches de croissance
semi-conductrices est évité. En conséquence, un laser à semi-
conducteur ayant un courant de fuite réduit et des caractéristiques de laser supérieures peut être fabriqué. De plus, puisque la formation mesa est accomplie par attaque à sec, une structure mesa fine est formée avecune bonne contrôlabilité et un guide d'onde optique comprenant le mesa est formé dans une direction appropriée. En conséquence, un dispositif intégré optique ayant des caractéristiques
supérieures peut être fabriqué avec une bonne contrôlabilité.
De plus, la seconde couche de placage en InP du type n peut être formée par croissance sur la couche de recouvrement en InP du type n et cette interface de recroissance n'est pas une interface de jonction p-n mais une interface entre les couches du type n. De ce fait, une augmentation dans le courant de fuite due à une détérioration d'interface qui est provoquée lorsque l'interface de recroissance est l'interface de jonction p-n est évitée, de la sorte une fiabilité du laser à semi- conducteur est améliorée en comparaison au laser à semi-conducteur dans lequel la seconde couche de placage en InP du type n est réalisée par croissance sur la couche de blocage de courant en InP du type p. Selon un septième aspect de la présente invention, un
dispositif à semi-conducteur comprend un substrat semi-
conducteur; une structure mesa formée par attaque à sec à des régions à l'excepté une région en forme de bande de couches semi-conductrices réalisées par croissance comprenant une couche active émettant une lumière laser et réalisée par croissance épitaxiale sur le substrat semiconducteur; et des couches d'enfouissement mesa réalisées par croissance épitaxiale sur des surfaces latérales opposées de la structure mesa et sur une surface supérieure de la couche semi- conductrice réalisée par croissance qui reste sur des
2743197
côtés opposés de la structure mesa. Dans ce dispositif à semi-conducteur, une largeur des stries W de la surface latérale du mesa en forme de bande est inférieure ou égale à nm. De ce fait, un laser ayant des caractéristiques de températures supérieures, dans lequel un courant de fuite à température ambiante est supprimé, un courant de seuil est réduit et une augmentation en courant de fuite à température élevée est supprimée, de la sorte une détérioration des caractéristiques de laser à température élevée est empêchée,
peut être obtenu.
Selon un huitième aspect de la présente invention, dans le dispositif à semi-conducteur ci-dessus décrit, le substrat semi-conducteur est un substrat en InP du type p avec une orientation de surface de (001). La structure mesa est formée en attaquant à sec les régions à l'excepté la région en forme de bande s'étendant le long d'une direction <110>, des couches semi-conductrices qui sont réalisées par croissance épitaxiale sur le substrat en InP du type p, la structure mesa ayant une surface de (110) aux côtés opposés et une hauteur Hm. Les couches d'enfouissement mesa comprennent une couche d'enfouissement en InP du type p réalisée par croissance épitaxiale sur la surface (110) aux côtés opposés de la structure mesa et sur la surface (001) à la surface supérieure de la couche semi-conductrice réalisée par croissance qui reste sur les côtés opposés de la structure mesa, la couche d'enfouissement en InP du type p ayant une épaisseur Dp, et une couche d'enfouissement en InP du type n réalisée par croissance épitaxiale sur des surfaces latérale et supérieure de la couche d'enfouissement en InP du type p. Dans le dispositif à semi-conducteur, lorsqu'un angle formé entre la surface (111)B et la surface (001) est 0111, les vitesses de croissance de la couche d'enfouissement en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(110) et Rg(001), un angle O est déterminé par tang 0 = Rg(110)/Rg(001) et l'épaisseur critique Dn de la couche d'enfouissement en InP du type n réalisée par croissance sur la surface (001) lorsque la couche
16 2743197
d'enfouissement en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement en InP du type p est représentée par Hm - Dp.(1 + tan H:) H - (1 + 2)Dp 1 + tan 0. tan. 1 + a tan8 5. une épaisseur D de la couche d'enfouissement en InP du type n réalisée par croissance sur la surface (001) satisfait la relation de D < Dn. De ce fait, un laser ayant des caractéristiques de températures supérieures, dans lequel un courant de fuite à température ambiante est supprimé, un courant de seuil est réduit et une augmentation en courant de fuite à température élevée est supprimée, de la sorte une détérioration des caractéristiques de laser à température élevée est empêchée, peut être obtenu. De plus, en contrôlant l'épaisseur de la couche d'enfouissement en InP du type p, la largeur du trajet de courant de fuite est rendue étroite avec une bonne contrôlabilité. De plus, la couche d'enfouissement en InP du type n n'est pas réalisée par croissance sur la surface (11l)B de la couche d'enfouissement en InP du type p, de la sorte le contact de la couche d'enfouissement en InP du
type n et d'une couche la plus supérieure des couches semi-
conductrices réalisées par croissance est évité. En conséquence, un laser à semi-conducteur ayant un courant de fuite réduit et des caractéristiques de dispositif
supérieures peut être obtenu.
Selon un neuvième aspect de la présente invention, dans le dispositif à semi-conducteur ci-dessus décrit, les couches conductrices réalisées par croissance épitaxiale comprennent la couche active et une première couche de placage du type n réalisée par croissance sur la couche active. La couche d'enfouissement en InP du type n des couches d'enfouissement
mesa est une couche de blocage de courant en InP du type n.
De plus, le dispositif à semi-conducteur comprend une couche de blocage de courant en InP du type p réalisée par croissance épitaxiale sur la couche de blocage de courant en InP du type n. De ce fait, un laser ayant des
17 2743197
caractéristiques de températures supérieures, dans lequel un courant de fuite à température ambiante est supprimé, un courant de seuil est réduit et une augmentation en courant de fuite à température élevée est supprimée, de la sorte une détérioration des caractéristiques laser à température élevée est empêchée, peut être obtenu. De plus, la largeur du trajet de courant de fuite est rendue étroite avec une bonne contrâlabilité et le contact de la couche de blocage de courant en InP du type n et de la première couche de placage du type n comme la couche la plus supérieure des couches semi-conductrices réalisées par croissance est évité. En conséquence, un laser à semi-conducteur ayant un courant de fuite réduit et des caractéristiques de laser supérieures
peut être obtenu.
Selon un dixième aspect de la présente invention, dans le dispositif à semi-conducteur ci-dessus décrit, les couches d'enfouissement mesa comprennent de plus une couche de recouvrement en InP du type n réalisée par croissance sur la couche de blocage de courant en InP du type p. De plus, le dispositif à semi-conducteur comprend une seconde couche de placage du type n et une couche de contact en InP du type n qui sont successivement réalisées par croissance épitaxiale sur les surfaces entières de la première couche de placage comme une couche la plus supérieure du mesa et la couche de recouvrement en InP du type n comme une couche la plus supérieure des couches d'enfouissement mesa. Dans le dispositif à semi-conducteur, lorsqu'un angle formé entre la surface (111)B et la surface (001) est 0111, une largeur des stries W de la surface latérale du mesa en forme de bande est inférieure ou égale à 40 nm, les vitesses de croissance de la couche de blocage de courant en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(110) et Rg(001), un angle 0 est déterminé par tang 8 = Rg(110)/Rg(001) et l'épaisseur critique Dn de la couche en InP du type n réalisée par croissance sur la surface (001) lorsque la couche en InP du type n n'est pas réalisée par
18 2743197
croissance sur la surface (111)B de la couche d'enfouissement en InP du type p est représentée par Hm - Dp.(1 + tan H!) HT - (1 + 2)D 1 + tan 0. tan 9111 1 + a tan9 une épaisseur D de la couche de blocage de courant en InP du type n réalisée par croissance sur la surface (001) satisfait la relation de D < Dn. De ce fait, un laser ayant des caractéristiques de températures supérieures, dans lequel un courant de fuite à température ambiante est supprimé, un courant de seuil est réduit et une augmentation en courant de fuite à température élevée est supprimée, de la sorte une détérioration des caractéristiques de laser à température élevée est empêchée, peut être fabriqué. De plus, la largeur du trajet de courant de fuite est rendue étroite avec une bonne contrôlabilité et le contact de la couche de blocage de courant en InP du type n et de la première couche de placage du type n comme la couche la plus supérieure des couches semi-conductrices réalisées par croissance est évité, de la sorte un laser à semi-conducteur ayant un courant de fuite réduit et des caractéristiques de laser supérieures peut être fabriqué. De plus, la seconde couche de placage en InP du type n est reformée par croissance sur la couche de recouvrement en InP du type n et cette interface de recroissance n'est pas une interface de jonction p-n mais une interface entre les couches du type n. De ce fait, une augmentation en courant de fuite due à une détérioration d'interface qui est provoquée lorsque l'interface de recroissance est l'interface de jonction p-n est évitée, de la sorte une fiabilité du laser à semi-conducteur est améliorée en comparaison au laser à semi- conducteur dans lequel la seconde couche de placage en InP du type n est réalisée par croissance sur la couche de blocage de courant en InP du type p. Selon un onzième aspect de la présente invention, un procédé de fabrication d'un dispositif à semi-conducteur
19 2743197
comprend réaliser par croissance épitaxiale des couches semi-
conductrices réalisées par croissance comprenant une couche
active émettant une lumière laser sur un substrat semi-
conducteur; attaquer à sec des régions à l'excepté une région en forme de bande des couches semi-conductrices réalisées par croissance pour former une structure mesa ayant une largeur de stries W inférieure ou égale à 40 nm à sa surface latérale; et réaliser par croissance épitaxiale des couches d'enfouissement mesa sur des surfaces latérales opposées de la structre mesa et sur une surface supérieure de la couche semi-conductrice réalisée par croissance qui reste sur des côtés opposés de la structure mesa. De ce fait, un laser ayant des caractéristiques de températures supérieures, dans lequel un courant de fuite à température ambiante est supprimé, un courant de seuil est réduit et une augmentation en courant de fuite à température élevée est supprimée, de la sorte une détérioration des caractéristiques laser à
température élevée est empêchée, peut être fabriqué.
Selon un douzième aspect de la présente invention, dans le procédé cidessus décrit de fabrication d'un dispositif à semi-conducteur, la réalisation par croissance épitaxiale des couches semi-conductrices réalisées par croissance comprend croître épitaxialement les couches semi-conductrices réalisées par croissance sur une surface d'un substrat en InP du type p. c'est-à-dire une surface (001); former la structure mesa qui comprend déposer un film isolant sur la région en forme de bande des couches semi-conductrices réalisées par croissance s'étendant le long d'une direction <110>, utiliser le film isolant comme masque, attaquer à sec les régions à l'excepté la région en forme de bande pour former une structure mesa s'étendant le long de la direction <110> et ayant une surface (110) aux côtés opposés et une hauteur Hm; et croître épitaxialement les couches d'enfouissement mesa qui comprend utiliser le film isolant comme masque, successivement croître par croissance épitaxiale sélective une couche d'enfouissement en InP du type p ayant une épaisseur Dp et une couche d'enfouissement
2743197
en InP du type n sur la surface (110) aux côtés opposés de la structure mesa et sur la surface (001) à la surface supérieure de la couche semiconductrice réalisée par croissance et qui reste sur des côtés opposés de la structure mesa. Dans ce procédé de fabrication, lorsqu'un angle formé entre la surface (111)B et la surface (001) est 8111, les vitesses de croissance de la couche d'enfouissement en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(11O) et Rg(001), un angle 0 est déterminé par tang O = Rg(110)/Rg(001) et l'épaisseur critique Dn de la couche d'enfouissement en InP du type n réalisée par croissance sur la surface (001) lorsque la couche d'enfouissement en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement en InP du type p est représentée par H- Dp.(1 + tan::) H (1 +)Dp Dr 1 + tan. tan 1l 1 + a tan9 une épaisseur D de la couche d'enfouissement en InP du type n réalisée par croissance sur la surface (001) satisfait la relation de D Dn. De ce fait, un laser ayant des caractéristiques de températures supérieures, dans lequel un courant de fuite à température ambiante est supprimé, un courant de seuil est réduit et une augmentation en courant de fuite à température élevée est supprimée, de la sorte une détérioration des caractéristiques de laser à température élevée est empêchée, peut être fabriqué. De plus, en contrôlant l'épaisseur de la couche d'enfouissement en InP du type p, la largeur du trajet de courant de fuite est rendue étroite avec une bonne contrôlabilité, de la sorte un dispositif à semi-conducteur ayant un courant de fuite réduit et des caractéristiques de dispositif supérieures peut être fabriqué. De plus, puisque la formation mesa est accomplie par attaque à sec, une structure mesa fine ou mince est formée avec une bonne contrôlabilité et un guide d'onde optique comprenant le mesa est formé dans une direction
21 2743197
appropriée car la bande mesa est étendue dans une direction appropriée. En conséquence, un dispositif intégré optique ayant des caractéristiques supérieures peut être fabriqué
avec une bonne contrôlabilité.
Selon un treizième aspect de la présente invention, dans le procédé cidessus décrit de fabrication d'un dispositif à semi-conducteur, la croissance épitaxiale des couches semi-conductrices réalisées par croissance comprend successivement croître épitaxialement une couche tampon en InP du type p. une couche active, et une première couche de placage en Inp du type n sur la surface du substrat en InP du type p. c'est-à-dire, le susbtrat (001); la couche d'enfouissement en InP du type n est une couche de blocage de courant en InP du type n; et la croissance des couches d'enfouissement mesa comprend croître épitaxialement une couche de blocage de courant en InP du type p subséquemment à la croissance épitaxiale de la couche d'enfouissement en InP du type p et la couche de blocage de courant en InP du type n. De ce fait, un laser ayant des caractéristiques de températures supérieures, dans lequel un courant de fuite à température ambiante est supprimé, un courant de seuil est réduit et une augmentation en courant de fuite à température élevée est supprimée, de la sorte une détérioration des caractéristiques laser à température élevée est empêchée, peut être fabriqué. De plus, la largeur du trajet de courant de fuite est rendue étroite avec une bonne contrôlabilité et le contact de la couche de blocage de courant en InP du type n et de la première couche de placage en InP du type n comme la couche la plus supérieure des couches semi- conductrices réalisées par croissance est évité, de la sorte un laser à semi-conducteur ayant un courant de fuite réduit et des caractéristiques laser supérieures peut être fabriqué. De plus, puisque la formation mesa est accomplie par attaque à sec, une structure mesa fine est formée avec une bonne contrôlabilité et un guide d'onde optique comprenant le mesa est formé dans une direction appropriée. En conséquence, un
22 2743197
dispositif intégré optique ayant des caractéristiques
supérieures peut être fabriqué avec une bonne contrôlabilité.
Selon un quatorzième aspect de la présente invention, dans le procédé cidessus décrit de fabrication d'un dispositif à semi-conducteur, la croissance des couches d'enfouissement mesa comprend croître épitaxialement une couche de recouvrement en InP du type n subséquemment à la croissance épitaxiale de la couche d'enfouissement en InP du type p, de la couche de blocage de courant en InP du type n et de la couche de blocage de courant en InP du type p et, après croître les couches d'enfouissement mesa, le procédé comprend de plus successivement croître épitaxialement une seconde couche de placage en InP du type n et une couche de contact en InP du type n sur les surfaces entières de la première couche de placage en InP du type n comme une couche la plus supérieure du mesa et la couche de recouvrement InP du type n comme une couche la plus supérieure des couches d'enfouissement mesa. Dans ce procédé de fabrication, lorsqu'un angle formé entre la surface (11l)B et la surface (001) est 0111, une largeur de stries W de la surface latérale du mesa est inférieure ou égale à 40 nm, les vitesses de croissance de la couche de blocage de courant en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(110) et Rg(001), un angle 0 est déterminé par tang 0 = Rg(l10)/Rg(001) et l'épaisseur critique Dn de la couche en InP du type n réalisée par croissance sur la surface (001) lorsque la couche en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement en InP du type p est représentée par Hm - Dp. (1 + tan 09,) Hm - (1 + 2)Dp 1 + tan S. tan 0111 1 + a tan8 une épaisseur D de la couche de blocage de courant en InP du type n réalisée par croissance sur la surface (001) satisfait la relation de D < Dn. De ce fait, un laser ayant des
23 2743197
caractéristiques de températures supérieures, dans lequel un courant de fuite à température élevée est supprimé, un courant de seuil est réduit et une augmentation en courant de fuite à température élevée est supprimée, de la sorte une détérioration des caractéristiques laser à température élevée est empêchée, peut être fabriqué. De plus, la largeur du trajet de courant de fuite est rendue étroite avec une bonne contrôlabilité et le contact de la couche de blocage de courant en InP du type n et de la première couche de placage en InP du type n comme la couche la plus supérieure des couches semi-conductrices par croissance est évité, de la sorte un laser à semi-conducteur ayant un courant de fuite réduit et des caractéristiques laser supérieures peut être fabriqué. De plus, puisque la formation mesa est accomplie par attaque à sec, une structure mesa fine est formée avec une bonne contrôlabilité et un guide d'onde optique
comprenant le mesa est formé dans une direction appropriée.
En conséquence, un dispositif intégré optique ayant des caractéristiques supérieures peut être fabriqué avec une bonne contrôlabilité. De plus, la seconde couche de placage en InP du type n est reformée par croissance sur la couche de recouvrement en InP du type n et cette interface de recroissance n'est pas une interface de jonction p-n mais une interface entre les couches du type n. De ce fait, une augmentation en courant de fuite due à une détérioration d'interface qui est provoquée lorsque l'interface de recroissance est l'interface de jonction p-n est évitée, de la sorte une fiabilité du laser à semi- conducteur est améliorée en comparaison au laser à semi-conducteur dans lequel la seconde couche de placage en InP du type n est réalisée par croissance sur la couche de blocage de courant en InP du type p. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement dans la description explicative
qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant
24 2743197
plusieurs modes de réalisation de l'invention et dans lesquels: - les figures l(a)-l(e) sont des vues en coupe illustrant une dépendance de concentration en porteurs dans des configurations de croissance d'une couche d'enfouissement en InP du type n qui enterre une structure mesa formée par attaque à sec; - la figure 2 est un diagramme illustrant une dépendance de concentration en porteurs d'un angle 0 dans la couche d'enfouissement en InP du type n; - les figures 3(a)-3(c) sont des vues en coupe illustrant une dépendance d'épaisseur dans des configurations de croissance de la couche d'enfouissement en InP du type n qui enterre la structure mesa formée par attaque à sec; - la figure 4 est une vue en coupe pour expliquer un processus pour croître des couches d'enfouissement mesa dans des procédés de fabrication d'un laser à semi- conducteur selon la présente invention; - les figures 5(a)-5(c) sont des vues en coupe illustrant des étapes de processus dans un procédé de
fabrication d'un laser à semi-conducteur et un laser à semi-
conducteur qui est fabriqué par le procédé selon un premier mode de réalisation de la présente invention; - la figure 6 est un schéma pour expliquer une largeur de trajet de courant de fuite dans le laser à semi-conducteur selon le premier mode de réalisation de l'invention; - les figures 7(a) et 7(b) sont des vues en coupe illustrant des étapes de processus dans un procédé de
fabrication d'un laser à semi-conducteur et un laser à semi-
conducteur qui est fabriqué par le procédé selon un second mode de réalisation de la présente invention; - les figures 8(a)-8(e) sont des vues en coupe et une vue en perspective illustrant des étapes de processus en formant un film en SiO2 de masque d'attaque pour formation du mesa en utilisant une exposition par contact;
2743197
- les figures (9a) et 9(b) sont une vue en perspective et une vue de dessus illustrant une structure mesa formée par attaque à sec; - les figures 10(a) et 10(b) sont une vue en perspective et une vue de dessus illustrant une structure mesa formée par attaque à sec, en particulier par RIE; - la figure 11 est un graphe représentant une relation entre la largeur de stries W d'une surface latérale mesa et la température caractéristique To du laser; - les figures 12(a)-12(f) sont des vues en coupe et des vues en perspective illustrant des étapes de processus dans un procédé de fabrication d'un laser à semi-conducteur et un laser à semi-conducteur qui est fabriqué par le procédé selon un troisième mode de réalisation de la présente invention; - la figure 13 est une vue en perspective illustrant un laser à semi- conducteur selon un quatrième mode de réalisation de la présente invention; - les figures 14(a)-14(d) sont des vues en coupe illustrant des étapes de processus dans un procédé de fabrication d'un laser à semi-conducteur de l'art antérieur; - la figure 15 est un schéma pour expliquer une largeur de trajet de courant de fuite dans un laser à semi-conducteur de l'art antérieur; et - les figures 16(a) et 16(b) sont des circuits, chacun
commandant un groupement de lasers.
Les inventeurs ont expérimentalement étudié la configuration de croissance de couches qui enterrent une structure mesa formée par attaque à sec et ayant des surfaces
latérales presque perpendiculaires à une surface de substrat.
Une description est donnée de la configuration de
croissance des couches d'enfouissement mesa. Les figures l(a)-l(e) sont des vues en coupe illustrant chacune un échantillon utilisé pour l'expérience dans la configuration de croissance. La coupe est perpendiculaire à une direction <110>. Initialement, une couche tampon 2 en InP du type p, une couche active 3 en InGaAsP et une première couche de placage 4 en InP du type n sont successivement réalisées par
26 2743197
croissance épitaxiale sur un substrat 1 en InP du type p. Ensuite, un film 5 en SiO2 est déposé sur une région conformée en bande de la surface de la première couche de placage s'étendant le long de la direction <110>. Comme représenté en figure l(a), en utilisant le film 5 en SiO2 comme masque, une attaque à sec est accomplie pour former un mesa 21 à surfaces latérales presque perpendiculaires à la surface du substrat, c'est-à-dire, la surface (001). Après cela, en utilisant le film 5 en SiO2 comme masque, une couche 6 en InP du type p et une couche 7 en InP du type n sont successivement sélectivement réalisées par croissance pour enfouir le mesa 21. En conséquence de l'étude de la configuration de croissance des couches d'enfouissement mesa,
les faits suivants sont rendus clairs.
Comme représenté en figure l(b), la couche 6 en InP du type p est réalisée par croissance pour presque conserver les formes de la surface latérale du mesa 21, c'est-à-dire, la surface (110) et la surface supérieure de la couche tampon 2 qui reste sur des côtés opposés du mesa 21, c'est-à-dire, la
surface (001).
De plus, lorsque la couche 7 en InP du type n est réalisée par croissance, la surface supérieure de la couche tampon 2 (surface (001)) qui reste sur des côtés opposés du mesa 21 et la surface latérale mesa (surface (110)) sont différentes en vitesse de croissance. Comme la concentration en porteurs de la couche 7 en InP du type n est plus élevée, la vitesse de croissance au côté mesa devient plus faible, de la sorte un angle 0 formé entre la surface latérale mesa et
une ligne interrompue représentée en figure l(b), c'est-à-
dure, une surface o la surface réalisée par croissance de la couche 7 en InP du type n sur la surface supérieure de la couche tampon 2 sur des côtés du mesa (surface (001)) effectue un contact avec la surface réalisée par croissance de celle-ci sur la surface latérale mesa (surface (110)), devient plus petit. Les exemples concrets sont représentés aux figures l(c)-l(e). Comme cela est connu à partir de ces figures, lorsque les concentrations en porteurs n de la
27 2743197
couche 7 en InP du type n sont d'environ 7 x 1018 cm-3, 4 x 1018 cm-3, et 1 x 1018 cm-3, les angles 0 sont respectivement de 10 , 20 et 40 . Dans les coupes représentées aux figures, la croissance de la couche 7 en InP du type n est poursuivie jusqu'à ce que la surface (001) de la couche 7 en InP du type n continue avec la surface (1ll)B, c'est-à-dire, la surface (110) disparait. La figure 2 est un schéma représentant une relation entre l'angle 0 et la
concentration en porteurs de la couche 7 en InP du type n.
En supposant que l'épaisseur de la couche 7 en InP du type n réalisée par croissance sur la surface (001) soit D et l'épaisseur D lorsque la surface (001) de la couche 7 en InP du type n continue avec la surface (111)B soit Dn, la configuration de croissance de la couche 7 en InP du type n lorsque l'épaisseur D est inférieure à l'épaisseur Dn est largement différente de la configuration de croissance lorsque D est supérieure à Dn. Les figures 3(a)-3(c) sont des vues en coupe illustrant l'état dans lequel la configuration de croissance de la couche 7 en InP du type n dépend de son épaisseur D sous la condition d'une concentration en porteurs fixe. Comme représenté en figure 3(a), lorsque D est plus petite que Dn, la surface (11l)B et la surface (110) forment les côtés du mesa et la surface (001) qui forme la surface cristalline sur les côtés opposés du mesa ne continuepas avec la surface (11l)B. Lorsque l'épaisseur D devient plus grande et est égale à Dn, la surface (110) disparaît et la surface (001) et la surface (111)B deviennent une surface continue (figures 3(b)). De plus, lorsque la croissance de la couche 7 en InP du type n se poursuit et D est supérieure à Dn, la couche 7 en InP du type n est réalisée par croissance également sur la surface (111)B de la couche d'enfouissement 6 en InP du type p (figure 3(c)). Afin de compléter un laser à semi-conducteur, une couche de blocage de courant du type p est réalisée par croissance sur la couche 7 en InP du type n servant comme couche de blocage de courant et, après retrait du film 5 en SiO2, une seconde couche de placage et une couche de contact sont réalisées par croissance sur toute la
28 2743197
surface. Dans cette croissance, si la couche 7 en InP du type n est réalisée par croissance sur la surface (111)B de la couche d'enfouissement 6 en InP du type p, le contact de la couche 7 en InP du type n et de la première couche de placage 4 en InP du type n est produit, résultant en une
détérioration considérable des caractéristiques laser.
La présente invention est basée sur la connaissance ci-
dessus décrite. Comme représenté en figure 4, lorsque le mesa 21 ayant une hauteur Hm et formé par attaque à sec est enterré avec la couche d'enfouissement 6 en InP du type p ayant une épaisseur Dp et la couche d'enfouissement 7 en InP du type n (couche de blocage de courant), l'épaisseur D de la couche 7 en InP du type n réalisée par croissance sur la surface (001) est inférieure ou égale à Dn afin de ne pas réaliser par croissance la couche 7 en InP du type n sur la surface (111)B de la couche d'enfouissement 6 en InP du type p. Lorsque les vitesses de croissance de la couche 7 en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(110) et Rg(001), l'angle 0 est représenté par tang 0 = Rg(110)/Rg(001). De plus, lorsqu'un angle formé entre la surface (111)B et la surface (001) est 0111, l'épaisseur critique Dn de la couche 7 en InP du type n réalisée par croissance sur la surface (001) lorsque la couche 7 en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement 6 en InP du type p est représentée par Hm - Dp.(1 + tan 11) _ Hm - (1 + 2)Dp 1 + tan. tan 1, 1 + I tan
La valeur de tang 0111 est a. Sur la base de l'étude ci-
dessus décrite des inventeurs, des modes de réalisation selon
la présente invention seront décrits ci-après.
29 2743197
Premier mode de réalisation
Une description est donnée du dispositif à semi-
conducteur et d'un procédé de fabrication du dispositif à semi- conducteur selon un premier mode de réalisation de la
présente invention.
Les figures (5a)-5(c) sont des vues en coupe illustrant des étapes de processus dans un procédé de fabrication d'un laser à semi-conducteur comprenant la formation d'une structure mesa par attaque à sec de couches réalisées par croissance sur un substrat en InP du type p. La figure 4 est une vue en coupe illustrant un laser à semi-conducteur qui
est fabriqué par le procédé ci-dessus décrit.
Initialement, sur une pastille 1 en InP du type p avec une surface (001) sur sa surface avant, une couche tampon 2 en InP du type p ayant une concentration en porteurs de 1 x 1018 cm-3 et une épaisseur de 1,8 Mm, une couche active 3 en InGaAsP en bande non dopée de 1,3 um ayant une épaisseur de 0,1 pm et une première couche de placage 4 en InP du type n ayant une concentration en porteurs de 1 x 1018 cm-3 et une épaisseur de 0,7 pm sont succesivement réalisées par croissance, de préférence par MOCVD ou MBE à source de gaz (épitaxie par faisceaux moléculaires), pour former des couches semi- conductrices réalisées par croissance ayant une structure à double hétérojonction. La couche active 3 peut ne pas être une couche unique en InGaAsP mais une couche ayant une structure à puits quantiques multiples. Ensuite, un film en SiO2 servant comme masque pour croissance sélective ayant une largeur de 1,5 pm est déposé sur une région conformée en bande de la première couche de placage 4 s'étendant le long d'une direction <110>, de préférence par technique par pulvérisation ou CVD (dépôt par voie chimique en phase vapeur). Dans l'étape de la figure 5(a), en
utilisant ce film 5 en SiO2 comme masque, les couches semi-
conductrices réalisées par croissance sont soumises à une attaque à sec, telle que RIE (attaque par ions réactifs), de préférence en utilisant un gaz du système C2H6 + H2 pour
2743197
former une structure mesa 21 s'étendant le long de la
direction <110>. Par exemple, une hauteur Hm du mesa, c'est-
à-dire, une profondeur d'attaque, est établie à 2,0 pm. Dans l'attaque, la surface supérieure de la couche tampon en InP du type p qui reste sur des côtés opposés du mesa devient une surface (001) et la surface côté mesa devient presque une surface (110). Le gaz utilisé pour l'attaque à sec peut être
CH4 + H2 ou CH4 + H2 +02.
Ensuite, comme représenté en figure 5(b), en utilisant le film 5 en SiO2 comme masque, une couche d'enfouissement mesa 6 en InP du type p ayant une concentration en porteurs de 8 x 1017 cm-3 et une épaisseur de 0,2 pm, une couche de blocage de courant 7 en InP du type n ayant une concentration en porteurs de 7 x 1018 cm-3 et ayant une épaisseur de 1,2 pm sur la surface (001) et une couche de blocage de courant 8 en InP du type p ayant une concentration en porteurs de 8 x 1017 cm-3 et une épaisseur de 0,6 pm sont successivement sélectivement réalisées par croissance par MOCVD sur des régions de la pastille qui ne sont pas masquées par le film 5 en SiO2. Dans cette croissance, la surface (001) et la surface (110) forment la surface de la couche d'enfouissement mesa 6 en InP du type p après la croissance et la couche de blocage de courant 7 en InP du type n est réalisée par
croissance sur ces surfaces comme représenté en figure l(b).
Puisque la concentration en porteurs de la couche de blocage de courant 7 en InP du type n est de 7 x 1018 cm-3, il est connu à partir de la figure 2 qu'un angle 0, qui est formé entre la surface (110) et une surface plane comprenant une ligne o la surface (001) et la surface (110) comme les surfaces de croissance de la couche de blocage de courant 7 en InP du type n sont adjacentes l'une à l'autre et une ligne o la surface (001) et la surface (110) comme les surfaces de la couche d'enfouissement mesa 6 en InP du type p sont adjacentes l'une à l'autre, est de 10 . Lorsque les vitesses de croissance de la couche d'enfouissement mesa 7 en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(11O) et Rg(001), l'angle 0 est représenté
31 2743197
par tang 0 = Rg(llO)/Rg(001). De ce fait, afin de ne pas croître la couche de blocage de courant 7 en InP du type n sur la surface (111)B de la couche d'enfouissement mesa 6 en InP du type p. l'épaisseur critique Dn de la couche de blocage de courant 7 réalisée par croissance sur la surface (001) est de 1,214 pm, qui est obtenue à partir de la formule ci-dessus décrite D_ Hm - Dp.(1 + tan 611) Hm - (1 + 2)Dp 1 + tan 0. tan All 1 + a tan o Dp est l'épaisseur de la couche d'enfouissement mesa 6 en InP du type p et 0111 est un angle formé entre la surface
(111)B et la surface (001). La valeur de tang 0111 est de a2.
En conséquence, l'épaisseur D de la couche de blocage de courant 7 en InP du type n réalisée par croissance sur la surface (001) est de 1,2 im et ceci satisfait la relation de
D < Dn.
Dans l'étape de la figure 5(c), après retrait du film 5 en SiO2 utilisant un réactif d'attaque du système HF, une seconde couche de placage 9 en InP du type n ayant une concentration en porteurs de 1 x 1018 cm-3 et une épaisseur de 1,5 pm et une couche de contact 10 en InP du type n ayant une concentration en porteurs de 7 x 1018 cm-3 et une épaisseur de 0,5 pm sont successivement réalisées par croissance sur toute la surface de la pastille, de préférence par MOCVD ou MBE à source de gaz. Après cela, une électrode avant 11 comprenant Cr/Au et ayant une épaisseur de 200 nm est formée sur la surface de la couche de contact 10 en InP du type n, de préférence par technique par pulvérisation. Une électrode arrière 12 comprenant AuZn et ayant une épaisseur de 100 nm est formée sur la surface arrière du substrat 1 en InP du type p. de préférence par un procédé par évaporation EB (par faisceaux d'électrons). Ensuite, la pastille est clivée pour séparer des pastilles laser à semi-conducteur ayant chacune une longueur de cavité de 300 - 600 Mm les unes des autres. Finalement, une facette avant de chaque pastille
32 2743197
est revêtue d'un film de réflexion de facette avant comprenant un film en A1203 et ayant une épaisseur d'environ 400 nm et une réflectivité de 30 % et une facette arrière est revêtue d'un film de réflexion de facette arrière comprenant des couches de SiO2, Si, SiO2 et A1203 ayant des épaisseurs respectivement d'environ 220, 100, 220 et 400 nm, lesquelles couches sont successivement laminées et ayant une réflectivité de 60 %, de préférence par un procédé par évaporation EB, réalisant le laser à semi-conducteur
représenté en figure 5(c).
Selon le premier mode de réalisation de l'invention, puisque la concentration en porteurs de la couche de blocage de courant 7 en InP du type n est de 7 x 1018 cm-3, l'épaisseur D de la couche de blocage de courant 7 en InP du type n réalisée par croissance sur la surface (001) est de 1,2 pm et est inférieure ou égale à Dn. De ce fait, la couche de blocage de courant 7 en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement mesa 6 en InP du type p, de sorte que le contact de la couche de blocage de courant 7 en InP du type n et de la première couche de placage 4 en InP du type n est évité. Comme représenté en figure 6, la couche d'enfouissement mesa 6 en InP du type p formée sur la surface latérale du mesa 21 devient un trajet de courant de fuite qui ne contribue pas à l'oscillation laser et la largeur du trajet de courant de fuite représentée en figure 6 dépend de l'épaisseur de la couche d'enfouissement mesa 6 en Inp du type p adjacente aux côtés opposés du mesa. Puisque le mesa est formé par attaque à sec, la surface latérale du mesa est rendue presque perpendiculaire à la surface du substrat avec une bonne reproductibilité, de sorte que le contrôle d'épaisseur de la couche d'enfouissement mesa 6 en InP du type p réalisée par croissance sur la surface latérale du mesa est facilité. En conséquence, la largeur du trajet du courant de fuite est rendue étroite avec une bonne contrôlabilité et le contact des couches en InP du type n est
évité comme décrit ci-dessus, de la sorte un laser à semi-
33 2743197
conducteur ayant un courant de fuite réduit et des caractéristiques laser supérieures peut être fabriqué. De plus, bien que la bande mesa s'étendant le long de la direction <110> soit formée, il est possible de former la bande mesa dans une direction appropriée, à l'excepté la direction <110> puisque la formation du mesa est accomplie par attaque à sec, de sorte qu'un guide d'onde optique
comprenant le mesa est formé dans une direction appropriée.
Puisque l'attaque à sec est utilisée pour la formation mesa, il est possible de former un mesa plus fin ou plus mince que lorsque l'attaque à l'acide est utilisée pour cela. En conséquence, un dispositif intégré optique ayant des caractéristiques supérieures peut être fabriqué avec une
bonne contrôlabilité.
Lorsque la concentration en porteurs de la couche de blcoage de courant 7 en InP du type n n'est pas de 7 x 1018 cm-3 mais est, par exemple, de 4 x 1018 cm-3, l'épaisseur D de la couche de blocage de courant 7 réalisée par croissance sur la surface (001) doit être de 1,0 pm. Dans ce cas, l'angle 0 est de 20 et Dn qui est obtenue à partir de la formule ci-dessus décrite est de 1,002 Mm. De ce fait, puisque D est inférieure ou égale à Dn, le contact de la couche de blocage de courant 7 en InP du type n et de la
première couche de placage 4 en InP du type n est empêché.
De plus, lorsque la concentration en porteurs de la couche de blocage de courant 7 en InP du type n est, par exemple, de 1 x 1018 cm-3, l'épaisseur D de la couche de blocage de courant 7 réalisée par croissance sur la surface (001) doit être de 0,6 pm. Dans ce cas, l'angle O est de 40 et Dn qui est obtenue à partir de la formule ci- dessus décrite est de 0,694 pm. De ce fait, puisque D est inférieure ou égale à Dn, le contact de la couche de blocage de courant 7 en InP du type n et de la première couche de placage 4 en
InP du type n est empêché.
*34 2743197
Deuxième mode de réalisation
Une description est donnée d'un laser à semi-conducteur
et d'un procédé de fabrication du laser à semi-conducteur selon un second mode de réalisation de la présente invention. Les figures 7(a) et 7(b) sont des vues en coupe illustrant des étapes de processus dans un procédé de
fabrication d'un laser à semi-conducteur et un laser à semi-
conducteur qui est fabriqué par le procédé. Les mêmes chiffres de référence que représentés aux figures 5(a)-5(c) désignent les mêmes parties ou des parties correspondantes et
la description détaillée n'est pas représentée. Dans le
procédé de fabrication d'un laser à semi-conducteur selon un second mode de réalisation de l'invention, les étapes de procédé jusqu'à la formation du mesa sont toutes les mêmes
que celles décrites dans le premier mode de réalisation.
Après la formation du mesa, comme représenté en figure 7(a), en utilisant le film 5 en SiO2 comme masque, la couche d'enfouissement mesa 6 en InP du type p ayant une concentration en porteurs de 8 x 1017 cm- 3 et une épaisseur de 0,2 pm, la couche de blocage de courant 7 en InP du type n ayant une concentration en porteurs de 1 x 1018 cm-3 et ayant une épaisseur de 0,6 pm sur la surface (001), la couche de blocage de courant 8 en InP du type p ayant une concentration en porteurs de 8 x 1017 cm-3 et une épaisseur de 0,6 pm et une couche de recouvrement 19 en InP du type n ayant une concentration en porteurs de 1 x 1018 cm-3 et une épaisseur de 0,4 Mm sont successivement sélectivement réalisées par croissance par MOCVD sur des régions de la pastille qui ne sont pas masquées par le film 5 en SiO2. Dans ce cas, puisque la concentration en porteurs de la couche de blocage de courant 7 en InP du type n est de 1 x 1018 cm-3, l'angle 0 est de 40 . De ce fait, afin de ne pas croître la couche de blocage de courant 7 en InP du type n sur la surface (111)B de la couche d'enfouissement mesa 6 en InP du type p, l'épaisseur critique Dn de la couche de blocage de courant 7
réalisée par croissance sur la surface (001) est de 0,694 pm.
2743197
En conséquence, l'épaisseur D de la couche de blocage de courant 7 en InP du type n réalisée par croissance sur la surface (001) est de 0,6 pm et celle-ci satisfait la relation de D < Dn. Le laser à semi-conducteur selon le second mode de réalisation est différent de celui du premier mode de réalisation en ce que la couche de recouvrement 19 en InP du type n est réalisée par croissance sur la couche de blocage de courant 8 en InP du type p. Ensuite, comme dans le procédé de fabrication d'un laser à semi-conducteur décrit dans le premier mode de réalisation de l'invention, après retrait du film 5 en SiO2, la seconde couche de placage 9 en InP du type n, la couche de contact 10 en InP du type n, l'électrode avant 11 et l'électrode arrière 12 sont formées, suivies du clivage de la pastille et du revêtement des films de réflexion de facettes avant et arrière, achevant le laser à semi- conducteur
représenté en figure 7(b).
Selon le second mode de réalisation de l'invention, comme décrit cidessus, l'épaisseur D de la couche de blocage de courant 7 en InP du type n réalisée par croissance sur la
surface (001) est de 0,6 pm et est inférieure ou égale à Dn.
De ce fait, le contact de la couche de blocage de courant 7 en InP du type n et de la première couche de placage 4 en InP du type n est évité, de la sorte un laser à semi-conducteur ayant un courant de fuite réduit et des caractéristiques laser supérieures peut être fabriqué avec une bonne reproductibilité. De plus, après le retrait du film 5 en SiO2, la seconde couche de placage en InP du type n est reformée par croissance sur la couche de recouvrement 19 en InP du type n. Cette interface de recroissance n'est pas une interface de jonction p-n mais une interface entre les couches du type n. De ce fait, une augmentation dans le courant de fuite due à une détérioration d'interface qui est provoquée lorsque l'interface de recroissance est l'interface de jonction p-n est évitée, de la sorte une fiabilité du laser à semi-conducteur est améliorée en comparaison au laser à semi- conducteur représenté en figure 5(c) dans lequel la
36 2743197
seconde couche de placage 9 en InP du type n est formée par croissance sur la couche de blocage de courant 8 en InP du type p. Troisième mode de réalisation Dans le laser à semi-conducteur comprenant la croissance des couches d'enfouissement mesa sur des côtés opposés du mesa formé par attaque à sec, des caractéristiques laser supérieures sont exigées. Actuellement, cependant, des
caractéristiques laser équivalentes à celles du laser à semi-
conducteur, comprenant la formation du mesa par attaque à sec ne sont pas accomplies. Selon B.-T.Lee, et al., IEEE PHOTONICS TECHNOLOGY LETTERS, Vol. 5, No. 3, Mars 1993, pages 279-280 et Articles from Electronics Society Meetings of the Institute of Electronics, Information and Communication Engineers, C-292, page 292, l'endommagement physique de la surface latérale mesa dû à l'attaque à sec rend les caractéristiques laser du laser à semi-conducteur utilisant l'attaque à sec inférieures aux caractéristiques laser du laser à semi-conducteur utilisant l'attaque à l'acide et la surface latérale mesa qui est formée par l'attaque à sec est de plus attaquée à l'acide d'environ 0,1 Mm ou plus, de la sorte les caractéristiques laser du laser à semi-conducteur utilisant l'attaque à sec deviennent équivalentes à celles du
laser à semi-conducteur utilisant l'attaque à l'acide.
Cependant, lorsque l'attaque à l'acide est additionnellement accomplie après l'attaque à sec, la structure de bande mesa qui est formée par l'attaque à sec avec une bonne uniformité
serait transformée.
En conséquence d'études acidues répétées des inventeurs, il est rendu clair que la cause que des caractéristiques laser supérieures ne sont pas réalisées dans le laser à semi-conducteur comprenant la croissance des couches d'enfouissement mesa sur des côtés opposés du mesa formé par l'attaque à sec n'est pas l'endommagement physique de la surface latérale mesa du à l'attaque à sec mais une
37 2743197
strioscopie de la surface latérale mesa produite lorsque le mesa est formé, c'est-à-dire une strioscopie de la largeur du mesa. Ce qui suit est une explication détaillée de cette strioscopie. Les figures (8a)-8(e) sont des vues en coupe et une vue en perspective illustrant des étapes de processus des
formations d'un masque d'attaque pour la formation du mesa.
Initialement, comme représenté en figure 8(a), la couche tampon 2 en InP du type p. la couche active 3 en InGaAsP non dopée et la première couche de placage 4 en InP du type n sont successivement réalisées par croissance sur le substrat 1 en InP du type p pour former des couches semi-conductrices réalisées par croissance et le film 5 en SiO2 est déposé sur toute la surface de la première couche de placage 4. Ensuite, comme représenté en figure 8(b), toute la surface du film 5 en SiO2 est revêtue d'un photoresist 101. Dans l'étape de figure 8(c), un photomasque 105 est fixé par adhérence de façon intime à la surface du photoresist 101 et une lumière d'exposition 107 irradie la pastille du dessus. De plus, après que le photomasque 105 est séparé du photoresist 101, un développement est accompli pour former un motif resist conformé en bande 101 (figure 8(d)). Ensuite, en utilisant le motif de resist 101 comme masque, le film 5 en SiO2 est attaqué par plasma et le motif de resist 101 est retiré pour former le film 5 en SiO2 conformé en bande servant comme masque d'attaque pour la formation mesa et comme masque pour
la croissance sélective des couches d'enfouissement mesa.
Comme décrit ci-dessus, lorsqu'une exposition par contact est utilisée pour former le motif de resist 101, afin de former un motif de resist conformé en bande ayant une largeur de 2 pm, la largeur de motif du photomasque 101 doit être de 2 pm, c'est-à-dire, la valeur égale à la largeur du motif
resist. De plus, afin d'éviter une surexposition et une sous-
exposition, l'épaisseur du resist 101 doit être mince, c'est-
à-dire, d'environ 0,1 pm. Dans un cas o le resist 101 est mince, RIE ne peut pas être utilisé pour attaquer le film 5 en SiO2 en utilisant le resist 101 comme masque. De ce fait,
38 2743197
cette attaque est accomplie par attaque par plasma.
Cependant, lorsque l'attaque par plasma est accomplie, la surface latérale du film 5 en SiO2 conformée en bande a des stries accidentelles sans réfléchir la forme du motif de resist 101. Après avoir formé le film 5 en SiO2 conformé en bande,
comme représenté en figure 9(a), lorsque les couches semi-
conductrices réalisées par croissance sont attaquées à sec en utilisant le film 5 en SiO2 conformé en bande comme masque pour former la structre mesa 20, la largeur des stries b de la surface latérale du mesa est inférieure à la largeur des stries a de la surface latérale du film 5 en SiO2 (figure 9(b)). Ceci parce que l'attaque à l'acide est une attaque chimique qui est accomplie de sorte qu'une surface qui est dure à attaquer peut rester. Puisque la surface latérale du mesa est formée par cette attaque à l'acide, même si la strie est présente à la surface latérale du motif de masque, une inégalité de la surface latérale du mesa devient plus douce
que celle de la surface latérale du motif de masque.
Cependant, dans ce cas, comme décrit ci-dessus, il est difficile de contrôler précisément la largeur du trajet de
courant de fuite et de former la structure mesa étroite.
Cependant, comme représenté en figure 10(a), lorsque la structure mesa 21 est formée par RIE, la surface latérale de la structure mesa 21 réfléchit complètement la forme de la
surface latérale du film 5 en SiO2 comme un masque d'attaque.
Ceci parce que RIE est une attaque physique qui est accomplie de sorte que la surface attaquée peut être décollée et une surface cristalline spécifique n'est pas exposée à la surface attaquée. De ce fait, la largeur des stries de la surface latérale du mesa W est presque égale à la largeur des stries de la surface latérale du film 5 en SiO2 conformé en bande
(figure 10(b)).
La figure 11 est un graphe représentant une relation entre la largeur des stries W de la surface latérale mesa qui est formée par RIE et la température caractéristique To du laser. Généralement, la dépendance de température de la
39 2743197
densité du courant de seuil Jth d'un laser est représentée par Jth = Jto e x p (T/To) o Jtho est la constante proportionnelle et To est la température caractéristique du laser. C'est-à-dire, la température caractéristique To indique de combien est élevée la température à laquelle le laser peut conserver ses caractéristiques équivalentes à celles qui sont à température ambiante et les caractéristiques laser à température élevée sont meilleures que To est élevée. Une ligne interrompue représentée à la figure représente une valeur modèle de la température caractéristique To dans un laser ayant la structure mesa qui est formée par attaque à l'acide. Comme cela est connu de la figure, lorsque la largeur des stries W de la surface latérale mesa est inférieure ou égale à 40 nm, la température caractéristique To est équivalente à celle du laser ayant le mesa formé par attaque à l'acide. Cependant, comme W est supérieure à 40 nm, To est plus faible. En conséquence, les caractéristiques laser à température élevée sont détériorés lorsque la largeur de stries W est supérieure
à 40 nm.
Dans un laser à semi-conducteur, une détérioration des caractéristiques laser à température élevée est provoquée par une augmenation en courant circulant à l'extérieur d'une couche active, c'est-à-dire, un courant de fuite. Même si le masque d'attaque est formé dans une direction dans laquelle la surface latérale mesa devient une surface (110), lorsque la strie de la surface latérale du mesa est large, une croissance précoce ou de début de la couche d'enfouissement mesa en InP du type p adjacente aux côtés opposés du mesa est accomplie dans une direction qui s'incline légèrement à partir de la surface (110). De la sorte, la concentration en porteurs à la portion de croissance et l'épaisseur de croissance sont différentes respectivement des valeurs de conception. Comme décrit ci-dessus, lorsque la largeur de stries W de la surface latérale du mesa est large, le cristal
2743197
constituant la couche d'enfouissement du mesa servant comme trajet de courant de fuite sur des côtés opposés de la couche active devient un cristal non souhaité, de la sorte la qualité cristalline devient pauvre ou mauvaise. De ce fait, le courant de fuite est susceptible de circuler et la densité de courant de seuil est élevée. C'est la raison pour laquelle la température caractéristique TO baisse avec une augmentation dans la largeur de stries W de la surface
latérale mesa comme représenté en figure 11.
De ce fait, afin d'empêcher la détérioration des caractéristiques laser à température élevée, on exige de
réduire la largeur de stries de la surface latérale mesa.
Comme décrit ci-dessus, lorsque RIE est utilisé pour la formation du mesa, puisque la surface latérale du mesa réfléchit la forme de la surface latérale du film 5 en SiO2 en un masque d'attaque, la largeur de strie de la surface latérale du film 5 en SiO2 conformée en bande doit être réduite. Cependant, puisqu'une exposition par contact est utilisée pour l'exposition du photoresist 101 servant comme masque d'attaque du film 5 en SiO2, il est nécessaire que l'épaisseur du resist 101 soit mince, d'environ 0,1 pm, de sorte que cette attaque doit être accomplie par attaque au plasma. Dans cette attaque par plasma, une strie accidentelle est produite sur la surface latérale du film 5 en SiO2 conformé en bande. En conséquence, la largeur de stries W de la surface latérale mesa ne peut pas être inférieure ou égale à 40 nm et la température caractéristique TO du laser est inférieure à celle du laser à semi-conducteur dans lequel le
mesa est formé par attaque à l'acide.
Selon le troisième mode de réalisation de l'invention, en réduisant la largeur de strie de la surface latérale mesa, la structure mesa est enterrée de façon satisfaisante par attaque à sec, résultant en des caractéristiques de dispositif supérieures et une mesure très efficace pour
réaliser un dispositif intégré optique.
Une description est donnée d'un laser à semi-conducteur
et d'un procédé de fabrication du laser à semi-conducteur
41 2743197 selon un troisième mode de réalisation de la présente invention. Les
figures 12(a)-12(f) sont des vues en coupe et des vues en perspective illustrant des étapes de processus dans un procédé de fabrication d'un laser à semi-conducteur et un
laser à semi-conducteur qui est fabriqué par le procédé ci-
dessus décrit.
Initialement, comme dans le premier mode de réalisation de l'invention, sur la pastille 1 en InP du type p avec une surface (001) à sa surface avant, la couche tampon 2 en InP du type p ayant une concentration en porteurs de 1 x 1018 cm-3 et une épaisseur de 1,8 pm, la couche active 3 en InGaAsP en bande non dopée de 1,3 Mm ayant une épaisseur de 0,1 Mm et la première couche de placage 4 en InP du type n ayant une concentration en porteurs de 1 x 1018 cm-3 et une épaisseur de 0,7 Mm sont successivement réalisées par croissance, de préférence par MOCVD ou MBE à source de gaz pour former des couches semi-conductrices réalisées par croissance ayant une structure à double hétérojonction. La couche active 3 peut ne pas être une couche unique en InGaAsP mais une couche ayant une structure multipuits quantique. De plus, le film 5 en SiO2 ayant une épaisseur de 200 nm est déposé sur toute la surface de la première couche de placage 4 en InP du type n, de préférence par technique par
pulvérisation ou CVD.
Ensuite, comme représenté en figure 12(a), la surface entière du film 5 en SiO2 est recouverte d'un photoresist 102. Comme décrit ultérieurement, puisqu'une exposition de projection réduite est utilisée comme exposition, une épaisseur du photoresist 102 est rendue supérieure à l'épaisseur du resist de 0,1 pm lorsqu'une exposition par
contact est accomplie, c'est-à-dire, d'environ 0,5 Mm.
Dans l'étape de la figure 12(b), une exposition par projection réduite est accomplie en utilisant un photomasque 106 (réticule). Dans la figure, le nombre de référence 108 désigne une lumière utilisée pour l'exposition. Dans un cas o le rapport de réduction de l'exposition est de 5: 1, en
42 2743197
supposant qu'une largeur d'un motif de resist conformé en bande à former est de 1,5 Mm, une largeur de motif sur le photomasque 106 doit être de 7,5 pm. De ce fait, au contraire de l'exposition par contact et dans laquelle la largeur du motif sur le photomasque doit être la même que la largeur du motif de resist, même lorsque le photoresist est épais,
l'exposition la plus convenable est facilement accomplie.
Après cela, un développement est accompli pour former un motif de resist conformé en bande 102 s'étendant le long
d'une direction <110> (figure 12(c)).
Ensuite, en utilisant le motif de resist 102 comme masque, le film 5 en SiO2 est attaqué par RIE et le resist 102 est retiré pour former le film 5 en SiO2 conformé en bande comme représenté en figure 12(d). Puisque ce resist 102 est épais, de 0,5 pm, il est possible d'utiliser le resist comme masque pour RIE. Dans ce cas, la strie de la surface latérale du film en SiO2 conformé en bande est plus petite en comparaison au cas o le film en SiO2 est attaqué par plasma en utilisant le motif de resist formé par exposition par
contact comme masque.
En utilisant ce film 5 en SiO2 comme masque, les couches semiconductrices réalisées par croissance sont soumises au RIE, de préférence en utilisant un gaz du système C2H6 + H2 pour former la structure mesa 21 s'étendant le long de la direction <110> comme représenté en figure 12(e). Par exemple, une hauteur Hm du mesa, c'est-à- dire, une profondeur d'attaque, est établie à 2,0 pm. Dans l'attaque, la surface supérieure de la couche tampon 2 en InP du type p qui reste sur les côtés opposés du mesa devient une surface (001) et la
surface latérale mesa devient presque une surface (110).
Puisque l'attaque pour la formation du mesa n'est pas une attaque par plasma mais à RIE, la strie de la surface latérale mesa réfléchit la strie de la surface latérale du film 5 en SiO2 conformé en bande. Comme décrit ci-dessus, cette striation aux côtés du film 5 en SiO2 est petite. De ce fait, la largeur de stries de la surface latérale mesa est
43 2743197
supprimée à 40 nm ou moins. Le gaz utilisé pour le RIE peut
être CH4 + H2 ou CH4 + H2 + 02.
Les processus subséquents sont les mêmes que les processus de la couche d'enfouissement mesa formant le processus décrit dans le premier mode de réalisation. C'est- à-dire, comme représenté en figure 5(b), en utilisant le film en SiO2 comme masque, la couche d'enfouissement mesa 6 en InP du type p ayant une concentration en porteurs de 8 x 1017 cm-3 et une épaisseur de 0,2 pm, la couche de blocage de courant 7 en InP du type n ayant une concentration en porteurs de 7 x 1018 cm-3 et ayant une épaisseur de 1,2 pm sur la surface (001) et la couche de blocage de courant 8 en InP du type p ayant une concentration en porteurs de 8 x 1017 cm-3 et une épaisseur de 0,6 pm sont successivement sélectivement réalisées par croissance par MOCVD sur des régions de la pastille qui ne sont pas masquées par le film 5 en SiO2. Dans cette croissance, la surface (001) et la surface (110) forment la surface de la couche d'enfouissement mesa 6 en InP du type p après la croissance et la couche de blocage de courant 7 en InP du type n est réalisée par
croissance sur ces surfaces comme représenté en figure l(b).
Puisque la concentration en porteurs de la couche de blocage de courant 7 en InP du type n est de 7 x 1018 cm-3, on sait de la figure 2 qu'un angle 0, qui est formé entre la surface (110) et une surface plane comprenant une ligne o la surface (001) et la surface (110) comme les surfaces de croissance de la couche de blocage de courant 7 en InP du type n sont adjacentes les unes aux autres et une ligne o la surface (001) et la surface (110) comme les surfaces de la couche d'enfouissement mesa 6 en InP du type p sont adjacentes les unes aux autres, est de 10 . Lorsque les vitesses de croissance de la couche d'enfouissement mesa 7 en InP du type n sur la surface (110) et sur la surface (001) sont respectivement R(llO) et Rg(001), l'angle 0 est représenté par tang 0 = Rg(llO)/Rg(001). De ce fait, afin de ne pas croître la couche de blocage de courant 7 en InP du type n sur la surface (111)B de la couche d'enfouissement mesa 6 en
44 2743197
InP du type p. l'épaisseur critique Dn de la couche de blocage de courant 7 réalisée par croissance sur la surface (001) est de 1,214 pm, qui est obtenue à partir de la formule ci-dessus décrite Hm - Dp.(1 + tan 0111) _ Hm - (1 + 2)Dp 1 + tan 0. tan 0111 1 + a tan o Dp est l'épaisseur de la couche d'enfouissement mesa 6 en InP du type p et 0111 est un angle formé entre la surface
(111)B et la surface (001). La valeur de tang 0111 est de a.
En conséquence, l'épaisseur D de la couche de blocage de courant 7 en InP du type n réalisée par croissance sur la surface (001) est de 1,2 Mm et ceci satisfait la relation de
D < Dn.
Ensuite, après retrait du film 5 en SiO2 en utilisant un réactif du système HF, la seconde couche de placage 9 en InP du type n ayant une concentration en porteurs de 1 x 1018 cm-3 et une épaisseur de 1,5 Mm et la couche de contact 10 en InP du type n ayant une concentration en porteurs de 7 x 1018 cm-3 et une épaisseur de 0,5 Mm sont successivement réalisées par croissance sur la surface entière de la pastille, de préférence par MOCVD ou MBE à source de gaz comme représenté en figure 5(c). Après cela, l'électrode avant 11 comprenant Cr/Au et ayant une épaisseur de 200 nm est formée sur la surface de la couche de contact en InP du type n, de préférence par une technique par pulvérisation. L'électrode arrière 12 comprenant AuZn et ayant une épaisseur de 100 nm est formée sur la surface arrière du substrat 1 en InP du type p, de préférence par un procédé par évaporation EB. Ensuite, la pastille est clivée pour séparer des pastilles de laser à semi-conducteur ayant
chacune une longueur de cavité d'environ 300 Mm (100 -
1000 pm) les unes des autres. Finalement, une facette avant de chaque pastille est revêtue du film de réflexion de facette avant comprenant un film en A1203 et ayant une épaisseur d'environ 400 nm et une réflectivité de 30 % et une
2743197
facette arrière est revêtue du film de réflexion de facette arrière comprenant des couches en SiO2, Si, SiO2 et A1203 ayant respectivement des épaisseurs d'environ 220, 100, 220 et 400 nm, lesquelles couches sont successivement laminées et ayant une réflectivité de 60 %, de préférence par un procédé par évaporation EB, achevant le laser à semi- conducteur
représenté en figure 12(f).
Selon le troisième mode de réalisation de l'invention, la largeur de stries W de la surface latérale de la structure
mesa en forme de bande 21 est inférieure ou égale à 40 nm.
Puisque la striation à la surface latérale mesa est petite et la couche d'enfouissement mesa 6 en InP du type p adjacente à la surface latérale mesa est réalisée par croissance presque sur la surface (110), la concentration en porteurs à la portion réalisée par croissance et l'épaisseur de croissance deviennent des valeurs approchant respectivement des valeurs de conception, de la sorte une qualité cristalline de la couche d'enfouissement mesa 6 est rendue bonne. De ce fait, la couche d'enfouissement mesa 6 servant comme trajet de courant de fuite sur des côtés opposés de la couche active 3 devient telle que conçue et le courant de fuite circulant à travers la couche d'enfouissement mesa 6 est supprimé. Par conséquent, un laser ayant des caractéristiques de températures supérieures, dans lequel une densité de courant de seuil à température élevée est réduite, une augmentation en courant de fuite à température élevée est supprimée et une détérioriation des caractéristiques laser à température
élevée est empêchée, peut être réalisé.
De plus, comme dans le premier mode de réalisation de l'invention, puisque la concentration en porteurs de la couche de blocage de courant 7 en InP du type n est de 7 x 1018 cm-3, l'épaisseur D de la couche de blocage de courant 7 en InP du type n réalisée par croissance sur la
surface (001) est de 1,2 Mm et est inférieure ou égale à Dn.
De ce fait, la couche de blocage de courant 7 en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement mesa 6 en InP du type p, de sorte
46 2743197
que le contact de la couche de blocage de courant 7 en InP du type n et de la première couche de placage 4 en InP du type n est évité. Puisque la structure mesa 21 est formée par RIE, la surface latérale du mesa devient presque perpendiculaire à la surface du substrat avec une bonne reproductibilité, de sorte que le contrôle d'épaisseur de la couche d'enfouissement mesa 6 en InP du type p réalisée par croissance sur la surface latérale mesa est facilité. En conséquence, la largeur du trajet de courant de fuite est rendue étroite avec une bonne contrôlabilité et le contact
des couches en InP du type n est évité comme décrit ci-
dessus, de la sorte un laser à semi-conducteur ayant un courant de fuite réduit et des caractéristiques laser supérieures peut être fabriqué. De plus, bien que la bande mesa s'étendant le long de la direction <110> soit formée, il est possible de former la bande mesa dans une direction appropriée à l'excepté la direction <110> puisque la formation du mesa est accomplie par attaque à sec, de sorte qu'un guide d'onde optique comprenant le mesa est formé dans une direction appropriée. Puisque l'attaque à sec est utilisée pour la formation du mesa, il est possible de former un mesa plus fin ou plus mince que lorsque l'attaque à l'acide est utilisée pour cela. En conséquence, un dispositif intégré optique ayant des caractéristiques supérieures peut
être fabriqué avec une bonne contrôlabilité.
Lorsque la concentration en porteurs de la couche de blocage de courant 7 en InP du type n n'est pas de 7 x 1018 cm-3 mais est, par exemple, de 4 x 1018 cm-3, l'épaisseur D de la couche de blocage de courant 7 réalisée par croissance sur la surface (001) doit être de 1,0 Mm. Dans ce cas, l'angle 0 est de 20 et Dn qui est obtenue à partir de la formule décrite ci-dessus est de 1,002 pm. De ce fait, puisque D est inférieure ou égale ou à Dn, le contact de la couche de blocage de courant 7 en InP du type n et la
première couche de placage 4 en InP du type n est empêché.
De plus, lorsque la concentration en porteurs de la couche de blocage de courant 7 en InP du type n est, par
47 2743197
exemple, de 1 x 1018 cm-3, l'épaisseur D de la couche de blocage de courant 7 réalisée par croissance sur la surface (001) doit être de 0,6 Mm. Dans ce cas, l'angle 0 est de 40
et Dn qui est obtenue à partir de la formule décrite ci-
dessus est de 0,694 Mm. De ce fait, puisque D est inférieure ou égale à Dn, le contact de la couche de blocage de courant 7 en InP du type n et de la première couche de placage 4 en
InP du type n est empêché.
Quatrième mode de réalisation
Une description est donnée d'un laser à semi-conducteur
et d'un procédé de fabrication du laser à semi-conducteur selon un quatrième mode de réalisation de la présente
invention.
Dans ce procédé de fabrication, les étapes de processus jusqu'à la formation du mesa sont les mêmes que représentées aux figures 12(a)- 12(e) décrites dans le troisième mode de réalisation et les processus subséquents sont les mêmes que les processus repésentés aux figures 7(a) et 7(b) décrits
dans le second mode de réalisation.
C'est-à-dire, la structure mesa 21 est formée comme représentée aux figures 12(a)-12(e). La largeur de stries ou de striation de la surface latérale du mesa 21 est inférieure ou égale à 40 nm. Après cela, comme représenté en figure 7(a), en utilisant le film 5 en SiO2 comme masque, la couche d'enfouissement mesa 6 en InP du type p ayant une concentration en porteurs de 8 x 1017 cm-3 et une épaisseur de 0,2 Mm, la couche de blocage de courant 7 en InP du type n ayant une concentration en porteurs de 1 x 1018 cm-3 et ayant une épaisseur de 0,6 Mm sur la surface (001), la couche de blocage de courant 8 en InP du type p ayant une concentration en porteurs de 8 x 1017 cm-3 et une épaisseur de 0,6 Mm et la couche de recouvrement 19 en InP du type n ayant une concentration en porteurs de 1 x 1018 cm-3 et une épaisseur de 0,4 pm sont successivement sélectivement réalisées par croissance par MOCVD sur des régions de la pastille qui ne
48 2743197
sont pas masquées par le film 5 en SiO2. Dans ce cas, puisque la concentration en porteurs de la couche de blocage de courant 7 en InP du type n est de 1 x 1018 cm-3, l'angle 0 est de 400. De ce fait, afin de ne pas croître la couche de blocage de courant 7 en InP du type n sur la surface (111)B de la couche d'enfouissement mesa 6 en InP du type p, l'épaisseur critique Dn de la couche de blocage de courant 7
réalisée par croissance sur la surface (001) est de 0,694 pm.
En conséquence, l'épaisseur D de la couche de blocage de courant 7 en InP du type n réalisée par croissance sur la surface (001) est de 0,6 pm et ceci satisfait la relation de D < Dn comme dans le premier mode de réalisation. Le laser à semi-conducteur selon le quatrième mode de réalisation est différent de celui représenté en figure 12(f) en ce que la couche de recouvrement 19 en InP du type n est réalisée par croissance sur la couche de blocage de courant 8 en InP du type p. Ensuite, comme dans le procédé de fabrication d'un laser à semi- conducteur décrit dans le premier mode de réalisation de l'invention, après retrait du film 5 en SiO2, la seconde couche de placage 9 en InP du type n, la couche de contact 10 en InP du type n, l'électrode avant 11 et l'électrode arrière 12 sont formées, suivies du clivage de la pastille et du revêtement des films de réflexion de facettes avant et arrière, achevant le laser à semi-conducteur
représenté en figure 13.
Selon le quatrième mode de réalisation de la l'invention, puisque la largeur de stries W de la surface latérale de la structure mesa 21 est inférieure ou égale à 40 nm, la couche d'enfouissement mesa 6 servant comme trajet de courant de fuite sur des côtés opposés de la couche active 3 devient comme conçue. En conséquence, un laser ayant des caractéristiques de températures supérieures, dans lequel un courant de fuite à température ambiante est supprimé, un courant de seuil est réduit et une augmentation en courant de fuite à température est supprimée, peut être réalisé. De plus, comme décrit ci-dessus, l'épaisseur D de la couche de
49 2743197
blocage de courant 7 en InP du type n réalisée par croissance sur la surface (001) est de 0,6 pm et est inférieure ou égale à Dn. De ce fait, le contact de la couche de blocage de courant 7 en InP du type n et de la première couche de placage 4 en InP du type n est évité, de la sorte un laser à semi-conducteur ayant un courant de fuite réduit et des caractéristiques laser supérieures peut être fabriqué avec une bonne reproductibilité. Par ailleurs, après le retrait du film 5 en SiO2, la seconde couche de placage 9 en InP du type n est reformée par croissance sur la couche de recouvrement 19 en InP du type n. Cette interface de recroissance n'est pas une interface de jonction p-n mais une interface entre les couches du type n. De ce fait, une augmentation en courant de fuite due à une détérioration d'interface qui est provoquée lorsque l'interface de recroissance est l'interface de jonction p-n est évitée, de la sorte une fiabilité du laser à semi- conducteur est améliorée en comparaison au laser à semi-conducteur dans lequel la seconde couche de placage 9 en InP du type n est réalisée par croissance sur la couche de placage de courant 8 en InP du type p.
2743197

Claims (14)

REVENDICATIONS
1. Dispositif à semi-conducteur, caractérisé en ce qu'il comprend: un substrat (1) en InP du type p avec une orientation de surface de (001); une structure mesa formée par attaque à sec de régions à l'excepté une région conformée en bande s'étendant le long d'une direction <110> de couches semi-conductrices réalisées par croissance (2, 3, 4) qui sont réalisées épitaxialement par croissance sur le substrat (1) en InP du type p, la structure mesa ayant une surface (110) aux côtés opposés et une hauteur Hm; et des couches d'enfouissement mesa comprenant une couche d'enfouissement (6) en InP du type p formée épitaxialement par croissance sur la surface (110) aux côtés opposés de la structure mesa et sur la surface (001) à une surface supérieure de la couche semi-conductrice formée par croissance (2) qui reste sur des côtés opposés de la structure mesa, la couche d'enfouissement (6) en InP du type p ayant une épaisseur Dp et une couche d'enfouissement (7) en InP du type n formée par croissance épitaxiale sur des surfaces latérale et supérieure de la couche d'enfouissement (6) en InP du type p; o, lorsqu'un angle formé entre la surface (111)B et la surface (001) est de 0111, les vitesses de croissance de la couche d'enfouissement (7) en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(110) et Rg(001), un angle 0 est déterminé par tang 0 = Rg(110)/Rg(001) et l'épaisseur critique Dn de la couche d'enfouissement (7) en InP du type n réalisée par croissance sur la surface (001) lorsque la couche d'enfouissement (7) en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement (6) en InP du type p est représentée par
51 2743197
Hm - D. (1 + tan 0111) Hm - (1 + q2)Dp 1 + tan 0. tan 9, 1 + a tan 0 une épaisseur D de la couche d'enfouissement (7) en InP du type n réalisée par croissance sur la surface (001) satisfait la relation de D < Dn.
2. Dispositif à semi-conducteur selon la revendication 1, caractérisé en ce que les couches semi-conductrices réalisées par croissance épitaxiale comprennent une couche active (3) émettant une lumière laser et une première couche de placage (4) du type n réalisée par croissance sur la couche active (3); et la couche d'enfouissement en InP du type n est une couche de blocage de courant (7) en InP du type n; et en ce qu'il comprend de plus une couche de blocage de courant (8) en InP du type p réalisée par croissance épitaxiale sur la couche de blocage de courant (7)
en InP du type n.
3. Dispositif à semi-conducteur selon la revendication 2, caractérisé en ce que les couches d'enfouissement mesa comprennent de plus une couche de recouvrement (19) en InP du type n réalisée par croissance sur la couche de blocage de courant (8) en InP du type p; et en ce qu'il comprend de plus une seconde couche de placage (9) en InP du type n et une couche de contact (10) en InP du type n qui sont successivement formées par croissance épitaxiale sur les surfaces entières de la première couche de placage (4) en une couche la plus supérieure du mesa et la couche de recouvrement (19) en InP du type n comme une couche la plus
supérieure des couches d'enfouissement mesa.
4. Procédé de fabrication d'un dispositif à semi-
conducteur, caractérisé en ce qu'il consiste à: préparer un substrat (1) en InP du type p avec une orientation de surface de (001); épitaxialement croître des couches semi-conductrices réalisées par croissance (2, 3, 4) sur la surface du substrat (1) en InP du type p. c'est-à-dire, la surface (001);
52 2743197
déposer un film isolant (5) sur une région conformée en bande des couches semi-conductrices réalisées par croissance (2, 3, 4) s'étendant le long d'une direction <110>; utiliser le film isolant (5) comme masque, attaquer à sec des régions à l'excepté la région conformée en bande des couches semi-conductrices réalisées par croissance (2, 3, 4) pour former une structure mesa (21) s'étendant le long de la direction <110> et ayant une surface (110) aux côtés opposés et une hauteur Hm; et utiliser le film isolant (5) comme masque, successivement croître par croissance épitaxiale sélective une couche d'enfouissement (6) en InP du type p ayant une épaisseur Dp et une couche d'enfouissement (7) en InP du type n sur la surface (110) aux côtés opposés de la structure mesa (21) et sur la surface (001) à une surface supérieure de la couche semi-conductrice réalisée par croissance (2) qui reste sur des côtés opposés de la structure mesa (21); o, lorsqu'un angle formé entre la surface (11l)B et la surface (001) est 0111, les vitesses de croissance de la couche d'enfouissement (7) en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(llO) et Rg(001), un angle 8 est déterminé par tang 0 = Rg(llO)/Rg(001) et l'épaisseur critique Dn de la couche d'enfouissement (7) en InP du type n réalisée par croissance sur la surface (001) lorsque la couche d'enfouissement (7) en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement (6) en InP du type p est représentée par D Hm - D.(1 + tan 011) Hm - (1 +)Dp 1 +tan. tan 0,1 1 + tan a une épaisseur D de la couche d'enfouissement (7) en InP du type n réalisée par croissance sur la surface (001) satisfait
la relation de D < Dn.
5. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 4, caractérisé en ce que:
53 2743197
la croissance épitaxiale des couches semi-conductrices réalisées par croissance comprend successivement croître épitaxialement une couche tampon (2) en InP du type p, une couche active (3) émettant une lumière laser et une première couche de placage (4) en InP du type n sur la surface du substrat (1) en InP du type p, c'est-à-dire, la surface
(001);
la couche d'enfouissement en InP du type n est une couche de blocage de courant (7) en InP du type n; et la croissance des couches d'enfouissement mesa comprend croître épitaxialement une couche de blocage de courant (8) en InP du type p subséquemment à la croissance épitaxiale de la couche d'enfouissement (6) en InP du type p et la couche
de blocage de courant (7) en InP du type n.
6. Procédé de fabrication d'un dispositif à semi-
condcuteur selon la revendication 5, caractérisé en ce que: la croissance des couches d'enfouissement mesa comprend épitaxialement croître une couche de recouvrement (19) en InP du type n subséquemment à la croissance épitaxiale de la couche d'enfouissement (6) en InP du type p, la couche de blocage de courant (7) en InP du type n et la couche de blocage de courant (8) en InP du type p; et après croissance des couches d'enfouissement mesa, le procédé consiste également à successivement croître épitaxialement une seconde couche de placage (9) en InP du type n et une couche de contact (10) en InP du type n sur les surfaces entières de la première couche de placage (4) en InP du type n comme une couche la plus supérieure du mesa et la couche de recouvrement (19) en InP du type n comme une couche
la plus supérieure des couches d'enfouissement mesa.
7. Dispositif à semi-conducteur, caractérisé en ce qu'il comprend: un substrat semi-conducteur (1); une structure mesa (21) formée par attaque à sec de régions à l'excepté une région conformée en bande de couches semi-conductrices réalisées par croissance (2, 3, 4) comprenant une couche active (3) émettant une lumière laser
54 2743197
et réalisée par croissance épitaxiale sur le substrat semi-
conducteur (1); et des couches d'enfouissement mesa (6, 7, 8) réalisées par croissance épitaxiale sur des surfaces latérales opposées de la structure mesa (21) et sur une surface supérieure de la couche semiconductrice réalisée par croissance (2) qui reste sur des côtés opposés de la structure mesa (21); o une largeur de stries W de la surface latérale du mesa en forme
de bande est inférieure ou égale à 40 nm.
8. Dispositif à semi-conducteur selon la revendication 7, caractérisé en ce que le substrat semi-conducteur est un substrat (1) en InP du type p avec une orientation de surface
(001);
la structure mesa (21) est formée par attaque à sec des régions à l'excepté la région en forme de bande s'étendant le long d'une direction <110> des couches semi-conductrices réalisées par croissance (2, 3, 4) qui sont réalisées par croissance épitaxiale sur le substrat (1) en InP du type p, la structure mesa (21) ayant une surface (110) et une hauteur Hm; et les couches d'enfouissement mesa comprennent une couche d'enfouissement (6) en InP du type p réalisée par croissance épitaxiale sur la surface (110) aux côtés opposés de la structure mesa (21) et sur la surface (001) à la surface supérieure de la couche semi-conductrice réalisée par croissance (2) qui reste sur des côtés opposés de la structure mesa (21), la couche d'enfouissement (6) en InP du type p ayant une épaisseur Dp et une couche d'enfouissement (7) en InP du type n réalisée par croissance épitaxiale sur des surfaces latérale et supérieure de la couche d'enfouissement (6) en InP du type p; o, lorsqu'un angle formé entre la surface (111)B et la surface (001) est 0111, les vitesses de croissance de la couche d'enfouissement (7) en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(110) et Rg(001), un angle O est déterminé par tang 0 = Rg(110)/Rg(001) et l'épaisseur critique Dn de la couche d'enfouissement (7) en InP du type n réalisée
2743197
par croissance sur la surface (001) lorsque la couche d'enfouissement (7) en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement (6) en InP du type p est représentée par Hm D.<(l + tan 1ll) Hm - (1 +)Dp 1 + tan 0. tan 0l. 1 + a tan une épaisseur D de la couche d'enfouissement (7) en InP du type n réalisée par croissance sur la surface (001) satisfait
la relation de D < Dn.
9. Dispositif à semi-conducteur selon la revendication 8, caractérisé en ce que les couches semi-conductrices réalisées par croissance épitaxiale comprennent la couche active (3) et une première couche de placage (4) du type n réalisée par croissance sur la couche active (3); la couche d'enfouissement en InP du type n des couches d'enfouissement mesa est une couche de blocage de courant (7) en InP du type n; et en ce qu'il comprend de plus une couche de blocage de courant (8) en InP du type p réalisée par croissance épitaxiale sur la couche de blocage de courant (7) en InP du
type n.
10. Dispositif à semi-conducteur selon la revendication 9, caractérisé en ce que les couches d'enfouissement mesa comprennent de plus une couche de recouvrement (19) en InP du type n réalisée par croissance sur la couche de blocage de courant (8) en InP du type p; et en ce qu'il comprend de plus une seconde couche de placage (9) du type n et une couche de contact (10) en InP du type n qui sont successivement réalisées par croissance épitaxiale sur les surfaces entières de la première couche de placage (4) comme une couche la plus supérieure du mesa et la couche de recouvrement (19) en InP du type n comme une couche la plus
supérieure des couches d'enfouissement mesa.
11. Procédé de fabrication d'un dispositif à semi-
conducteur, caractérisé en ce qu'il consiste à: préparer un substrat semi-conducteur (1);
56 2743197
croître épitaxialement des couches semi-conductrices réalisées par croissance (2, 3, 4) comprenant une couche
active (3) émettant une lumière laser sur le substrat semi-
conducteur (1); attaquer à sec des régions à l'excepté une région en forme de bande des couches semi-conductrices réalisées par croissance (2, 3, 4) pour former une structure mesa (21) ayant une largeur de stries W inférieure ou égale à 40 nm à sa surface latérale; et épitaxialement croître des couches d'enfouissement mesa (6, 7, 8) sur des surfaces latérales opposées de la structure
mesa (21) et sur une surface supérieure de la couche semi-
conductrice réalisée par croissance (2) qui reste sur des
côtés opposées de la structure mesa (21).
12. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 11, caractérisé en ce que: la croissance épitaxiale des couches semi-conductrices réalisées par croissance comprend croître épitaxialement les couches semi-conductrices réalisées par croissance (2, 3, 4)
sur une surface d'un substrat (1) en InP du type p, c'est-à-
dire, une surface (001); la formation de la structure mesa comprend déposer un film isolant (5) sur une région en forme de bande des couches semi-conductrices réalisées par croissance (2, 3, 4) s'étendant le long d'une direction <110>, utiliser le film isolant (5) comme masque, attaquer à sec les régions à l'excepté la région en forme de bande pour former une structure mesa (21) s'étendant le long de la direction <110> et ayant une surface (110) aux côtés opposés et une hauteur Hm; et la croissance épitaxiale des couches d'enfouissement mesa comprend utiliser le film isolant (5) comme masque, successivement croître par croissance épitaxiale sélective une couche d'enfouissement (6) en InP du type p ayant une épaisseur Dp et une couche d'enfouissement (7) en InP du type n sur la surface (110) aux côtés opposés de la structure mesa (21) et sur la surface (001) à la surface supérieure de la couche semi-conductrice réalisée par croissance (2) qui reste
57 2743197
sur des côtés opposés de la structure mesa (21) et, lorsqu'un angle formé entre la surface (111)B et la surface (001) est 0111, les vitesses de croissance de la couche d'enfouissement (7) en InP du type n sur la surface (110) et sur la surface (001) sont respectivement Rg(11O) et Rg(001), un angle 0 est déterminé par tang 0 = Rg(llO)/Rg(001) et l'épaisseur critique Dn de la couche d'enfouissement (7) en InP du type n réalisée par croissance sur la surface (001) lorsque la couche d'enfouissement (7) en InP du type n n'est pas réalisée par croissance sur la surface (111)B de la couche d'enfouissement en InP du type p est représentée par Hm - Dp.(1 + tan H:-) H, - (1 + 2)D Dn 1 + tan -. tan:11 1 + a tanO une épaisseur D de la couche d'enfouissement (7) en InP du type n réalisée par croissance sur la surface (001) satisfait
la relation de D < Dn.
13. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 12 caractérisé en ce que: la croissance épitaxiale des couches semi-conductrices réalisées par croissance comprend successivement croître épitaxialement une couche tampon (2) en InP du type p, une couche active (3) et une première couche de placage (4) en InP du type n sur la surface du substrat (1) en InP du type p, c'est-à-dire, la surface (001); la couche d'enfouissement en InP du type n est une couche de blocage de courant (7) en InP du type n; et la croissance des couches d'enfouissement mesa comprend croître épitaxialement une couche de blocage de courant (8) en InP du type p subséquemment à la croissance épitaxiale de la couche d'enfouissement (6) en InP du type p et la couche
de blocage de courant (7) en InP du type n.
14. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 13, caractérisé en ce que: la croissance des couches d'enfouissement mesa comprend croître épitaxialement une couche de recouvrement (19) en InP
58 2743197
du type n subséquemment à la croissance épitaxiale de la couche d'enfouissement (6) en InP du type p, la couche de blocage de courant (7) en InP du type n et la couche de blocage de courant (8) en InP du type p; et après croître les couches d'enfouissement mesa, le procédé consiste également à successivement croître épitaxialement une seconde couche de placage (9) en InP du type n et une couche de contact (10) en InP du type n sur les surfaces entières de la première couche de placage (4) en InP du type n comme une couche la plus supérieure du mesa et la couche de recouvrement (19) en InP du type n comme une couche
la plus supérieure des couches d'enfouissement mesa.
FR9616133A 1995-12-28 1996-12-27 Dispositif a semi-conducteur a structure mesa et procede de fabrication d'un tel dispositif Expired - Lifetime FR2743197B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34324895 1995-12-28
JP8062413A JPH09237940A (ja) 1995-12-28 1996-03-19 半導体装置，及びその製造方法

Publications (2)

Publication Number Publication Date
FR2743197A1 true FR2743197A1 (fr) 1997-07-04
FR2743197B1 FR2743197B1 (fr) 2003-08-08

Family

ID=26403461

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9616133A Expired - Lifetime FR2743197B1 (fr) 1995-12-28 1996-12-27 Dispositif a semi-conducteur a structure mesa et procede de fabrication d'un tel dispositif

Country Status (4)

Country Link
US (1) US5805629A (fr)
JP (1) JPH09237940A (fr)
DE (1) DE19650802B4 (fr)
FR (1) FR2743197B1 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907854B2 (ja) * 1998-12-07 2007-04-18 富士通株式会社 半導体レーザ及びその製造方法
US7008805B2 (en) * 2002-12-10 2006-03-07 Triquint Technology Holding Co. Optical device and method of manufacture thereof
JP5025898B2 (ja) * 2004-07-14 2012-09-12 三菱電機株式会社 半導体レーザ素子の製造方法
JP4552549B2 (ja) * 2004-07-16 2010-09-29 住友電気工業株式会社 半導体光素子
JP4792854B2 (ja) * 2005-07-25 2011-10-12 三菱電機株式会社 半導体光素子及びその製造方法
EP1917687A2 (fr) * 2005-08-25 2008-05-07 Binoptics Corporation Lasers a base de ingaain economique
JP2010192888A (ja) * 2009-01-26 2010-09-02 Sumitomo Electric Ind Ltd 半導体レーザの製造方法
JP6467193B2 (ja) * 2014-10-30 2019-02-06 浜松ホトニクス株式会社 量子カスケードレーザ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481631A (en) * 1981-06-12 1984-11-06 At&T Bell Laboratories Loss stabilized buried heterostructure laser
JPH01241886A (ja) * 1988-03-23 1989-09-26 Nec Corp 半導体レーザ
JPH01300581A (ja) * 1988-05-27 1989-12-05 Fujitsu Ltd 半導体発光素子の製造方法
US5390205A (en) * 1992-05-14 1995-02-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
JPH07321406A (ja) * 1994-05-30 1995-12-08 Furukawa Electric Co Ltd:The 半導体レーザ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218191A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体レ−ザ素子およびその製造方法
JPH01281785A (ja) * 1988-05-07 1989-11-13 Mitsubishi Electric Corp 半導体レーザおよびその製造方法
JP2503263B2 (ja) * 1988-11-21 1996-06-05 富士通株式会社 半導体発光装置の製造方法
JP2993167B2 (ja) * 1991-04-09 1999-12-20 セイコーエプソン株式会社 面発光半導体レーザの製造方法
JPH05267793A (ja) * 1992-03-23 1993-10-15 Nec Corp 化合物半導体の結晶成長方法
EP0590870B1 (fr) * 1992-09-30 1997-07-23 AT&T Corp. Méthode de fabrication d'un laser à hétérostructure enterré
JPH0851250A (ja) * 1994-08-09 1996-02-20 Mitsubishi Electric Corp 半導体レーザ
JP3421140B2 (ja) * 1994-08-23 2003-06-30 三菱電機株式会社 半導体レーザ装置の製造方法，および半導体レーザ装置
JPH08213691A (ja) * 1995-01-31 1996-08-20 Nec Corp 半導体レーザ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481631A (en) * 1981-06-12 1984-11-06 At&T Bell Laboratories Loss stabilized buried heterostructure laser
JPH01241886A (ja) * 1988-03-23 1989-09-26 Nec Corp 半導体レーザ
JPH01300581A (ja) * 1988-05-27 1989-12-05 Fujitsu Ltd 半導体発光素子の製造方法
US5390205A (en) * 1992-05-14 1995-02-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
JPH07321406A (ja) * 1994-05-30 1995-12-08 Furukawa Electric Co Ltd:The 半導体レーザ装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 013, no. 578 (E - 864) 20 December 1989 (1989-12-20) *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 095 (E - 0892) 21 February 1990 (1990-02-21) *
PATENT ABSTRACTS OF JAPAN vol. 1996, no. 04 30 April 1996 (1996-04-30) *
REN F: "REDUCTION OF SIDEWALL ROUGHNESS DURING DRY ETCHING OF SIO2", JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY: PART B, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 10, no. 6, 1 November 1992 (1992-11-01), pages 2407 - 2411, XP000331695, ISSN: 0734-211X *

Also Published As

Publication number Publication date
FR2743197B1 (fr) 2003-08-08
DE19650802B4 (de) 2006-12-21
US5805629A (en) 1998-09-08
JPH09237940A (ja) 1997-09-09
DE19650802A1 (de) 1997-07-03

Similar Documents

Publication Publication Date Title
CN101295753B (zh) 用于Ⅲ-V族化合物器件的低温Au-In-Au键合方法
FR2519432A1 (fr) Guide d&#39;ondes optique dielectrique et procede de fabrication
EP0458688A1 (fr) ProcédÀ© de fabrication d&#39;une structure intégrée guide-détecteur de lumière en matÀ©riau semi-conducteur
FR2647276A1 (fr) Laser a semiconducteurs
Wan et al. Low threshold quantum dot lasers directly grown on unpatterned quasi-nominal (001) Si
US20070230530A1 (en) Semiconductor laser device and method for manufacturing the same
EP0752743B1 (fr) Dispositif laser à structure enterrée pour circuit photonique intégré et procédé de fabrication
FR2743197A1 (fr) Dispositif a semi-conducteur a structure mesa et procede de fabrication d&#39;un tel dispositif
FR2736211A1 (fr) Procede de fabrication de dispositifs a semi-conducteur a haute resistance, pour couches d&#39;arret de courant
JPH1056234A (ja) 改善された半導体レーザおよびそれを製造する方法
JP5314435B2 (ja) 集積光デバイス及びその製造方法
EP0651279B1 (fr) Filtre à Fabry-Perot électriquement accordable, rapidement en nanoseconde
JP2998629B2 (ja) 光半導体装置とその製造方法
EP0252565A1 (fr) Dispositif semiconducteur intégré du type dispositif de couplage entre un photodéecteur et un guide d&#39;ond lumineuse
EP0501862B1 (fr) Procédé de réalisation d&#39;un laser à semiconducteur à ruban enterré, utilisant une gravure sèche pour former ce ruban et laser obtenu par ce procédé
FR2701574A1 (fr) Modulateur semi-conducteur d&#39;intensité de lumière.
FR2716036A1 (fr) Couche semi-conductrice composée de haute résistance et procédé pour sa croissance cristalline.
EP0402189A1 (fr) Dispositif optoélectronique sur substrat semi-isolant
EP0218518A1 (fr) Procédé de réalisation d&#39;un laser à semiconducteur à ruban enterré avec ou sans réseau de diffraction et laser obtenu par ce procédé
JP2595774B2 (ja) 面発光半導体レーザの製造方法
FR2725834A1 (fr) Dispositif optoelectronique a semiconducteurs iii-v
FR2820891A1 (fr) Laser semi conducteur a ruban enterre et procede de fabrication
JPH08330665A (ja) 光半導体レーザの製造方法
FR2683392A1 (fr) Procede de realisation de composants optoelectroniques par epitaxie selective dans un sillon.
FR2854469A1 (fr) Procede de fabrication d&#39;un dispositif optique semi-conducteur comportant une region munie d&#39;une couche active a epaisseur variable

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 20