FR2739493A1 - Mosfet de puissance et son procede de fabrication - Google Patents
Mosfet de puissance et son procede de fabrication Download PDFInfo
- Publication number
- FR2739493A1 FR2739493A1 FR9611709A FR9611709A FR2739493A1 FR 2739493 A1 FR2739493 A1 FR 2739493A1 FR 9611709 A FR9611709 A FR 9611709A FR 9611709 A FR9611709 A FR 9611709A FR 2739493 A1 FR2739493 A1 FR 2739493A1
- Authority
- FR
- France
- Prior art keywords
- region
- pattern
- channel
- groove
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 210000000746 body region Anatomy 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000003486 chemical etching Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000003647 oxidation Effects 0.000 description 30
- 238000007254 oxidation reaction Methods 0.000 description 30
- 239000010410 layer Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 8
- -1 boron ions Chemical class 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 241000238876 Acari Species 0.000 description 1
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical group CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
On décrit une structure DMOS du type à canal concave ayant une meilleure tension de rupture entre grille et source. En établissant une courbure à un coin du motif analogue à un réseau dans une partie d'une rainure (50) pour former la structure du canal concave, la forme de la pointe de la partie en saillie à trois dimensions d'une région à semi-conducteur déterminée par l'angle en plan du coin du motif analogue à un réseau et l'inclinaison de la partie à rainure est arrondie. Plus précisément, un coin effilé à trois dimensions dans la structure du canal concave est arrondi, et par conséquent la concentration du champ électrique à l'angle est supprimée.
Description
1 2739493
La présente invention concerne un dispositif à semi-conducteur et son procédé de fabrication, qu'on emploie pour un circuit intégré-MOS, etc., sous forme d'une même unité ou avec l'incorporation d'un dispositif à semi-conducteur de puissance. On a utilisé récemment un transistor à effet de champ à grille isolée par oxyde métallique (MOSFET) dans de nombreux domaines industriels pour ses
caractéristiques diverses telles que des caractéris-
tiques à haute fréquence, vitesse de commutation rapide
et attaque de faible puissance.
Comme MOSFET de puissance du type vertical classique, on a décrit des structures DMOS du type à canal concave dans la Publication Internationale N PCT W093/03502 et la Publication des brevets japonais non examinée N 62-12167, par exemple. La structure DMOS proposée présente une structure concave ou une structure à rainure en forme de baignoire fabriquée en combinant une oxydation locale de la technique au silicium (LOCOS) et la gravure chimique du film d'oxyde épais formé (film d'oxyde dit LOCOS), qui obtient l'élimination de la
résistance JFET au moyen de sa configuration concave.
En outre, les deux publications décrivent la formation d'une rainure initiale qui est conduite au moyen d'une gravure à l'état humide et avant la formation du film d'oxyde épais mentionné ci-dessus au moyen de la technique LOCOS. La formation de la rainure initiale peut améliorer la productivité de la structure DMOS du type canal concave. Plus précisément, si la configuration concave, dont la surface latérale devient la partie canal, est formée par la seule technique LOCOS, la durée de l'oxydation LOCOS sera allongée, et l'angle de la surface latérale de la rainure sera aussi faible que 30 environ, ce qui rendra impossible la micronisation des cellules et la réduction de la résistance à l'état passant ne sera pas pleine de promesses. En outre, si la configuration concave est formée par la seule technique LOCOS, étant donné que le
2 2739493
volume de Si double presque par suite de l'oxydation par nature, la partie canal peut être soumise à des contraintes résiduelles par l'augmentation du volume de Si. Par conséquent, le processus de gravure avant l'oxydation LOCOS, c'est-à-dire le processus de la formation initiale de la rainure, est nécessaire dans
tous les cas.
Cependant, le dispositif à semi-conducteur proposé dans la publication mentionnée ci-dessus, tel qu'il est illustré en figures 22A et 22B, utilise une cellule de transistor à effet de champ (FET) à motif carré. Par conséquent, la structure concave, dans laquelle sont ensevelis un film d'isolation de grille et une électrode de grille, est fournie comme configuration de rainure qui a un motif analogue à un réseau et est répartie sur la surface du dispositif. A cause de cette configuration de la rainure, une structure effilée à
trois dimensions est associée sur la surface du semi-
conducteur à un coin de la rainure. Dans une telle structure, étant donné que le champ électrique est facilement concentré à la partie à trois dimensions mentionnée ci-dessus lorsqu'une tension est appliquée
entre l'électrode de grille et la surface du semi-
conducteur (par exemple, une région de source), il est probable qu'il y aura abaissement de la tension de
rupture entre grille et source.
Compte-tenu des problèmes exposés ci-dessus, un objet principal de la présente invention est d'obtenir un dispositif à semi-conducteur ayant une
meilleure tension de rupture entre grille et source.
Selon la présente invention, étant donné
qu'une région de canal formée sur une surface du semi-
conducteur présente la forme d'une rainure, la résistance à l'état passant devient extrêmement abaissée. De plus, la courbure à chaque coin, apparaissant dans un motif plan de la rainure, est établie pour arrondir la forme de la pointe de la partie
en saillie à trois dimensions d'une région à semi-
3 2739493
conducteur qui est déterminée par l'angle du coin et l'inclinaison de la rainure. En conséquence, selon la structure dans laquelle un film d'isolation de grille (par exemple, du dioxyde de silicium) est disposé sur la région à semi-conducteur et une électrode de grille est placée sur le film d'isolation de grille, lorsqu'une tension est appliquée entre l'électrode de grille et la région de source, la concentration du champ électrique à la partie en saillie à trois dimensions qu'on mentionne ci-dessus est réduite et l'apparition d'une défaillance dans la caractéristique de la tension de rupture entre
grille et source est supprimée.
La présente invention sera bien comprise
lors de la description suivante faite en liaison avec
les dessins ci-joints, dans lesquels: La figure lA est une vue en plan d'une partie d'un MOSFET de puissance du type vertical selon un premier mode de réalisation de la présente invention, et la figure lB est une vue en coupe prise le long de la ligne IB-IB de la figure lA; La figure 2 est une vue en plan utilisée pour expliquer un procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation selon la présente invention; La figure 3 est une vue en coupe utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 4 est une vue en coupe utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 5 est une vue en coupe, prise le long de la ligne V-V de la figure 6A, utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation;
4 2739493
Les figures 6A et 6B sont des vues en plan, utilisées pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation et d'un second mode de réalisation, respectivement; La figure 7 est une vue schématique utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 8 est une vue en coupe utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 9 est une vue en coupe utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 10 est une vue en coupe utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 11 est une vue en coupe utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 12 est une vue en coupe utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 13 est une vue schématique utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 14 est une vue schématique utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation;
2739493
La figure 15 est une vue en coupe utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 16 est une vue schématique utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 17A est une vue en coupe utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation, et la figure 17B est une vue en coupe à grande échelle de la figure 17A, représentant la relation entre la cote concave et la zone à puits du canal; La figure 18 est une vue en coupe utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 19 est une vue en coupe, à grande échelle, représentant la relation entre la concavité et la structure de la grille isolée du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 20 est une vue en coupe utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 21 est une vue en coupe utilisée pour expliquer le procédé de fabrication du MOSFET de puissance du type vertical du premier mode de réalisation; La figure 22A est une vue en plan représentant une partie du MOSFET de puissance du type vertical classique, et la figure 22B est une vue en coupe prise le long de la ligne XXIIB-XXIIB de la figure 22A; La figure 23A est une vue en plan représentant une partie du MOSFET de puissance du type
6 2739493
vertical selon le second mode de réalisation de la présente invention, et la figure 23B est une vue en coupe prise le long de la ligne XXIIIBXXIIIB de la figure 23A; La figure 24 est un graphique représentant la relation entre le rayon de courbure à un coin de la rainure et la tension de rupture entre grille et source; La figure 25 est un graphique représentant la relation entre la profondeur de la concavité de la rainure et un rayon de courbure critique correspondant au coin de la rainure; La figure 26 est un graphique représentant la relation entre la tension de rupture entre drain et source et une position relative L du fond d'une rainure et de la zone du puits du canal; et La figure 27 est un graphique représentant la relation entre une position d o la région du puits du canal et un film d'oxyde de grille sont en contact l'un avec l'autre et la résistance obtenue à l'état
passant.
On décrira maintenant un premier mode de réalisation de la présente invention en liaison avec les
dessins annexés.
La figure lA est une vue en plan d'un MOSFET de puissance du type vertical constitué de nombreuses cellules unitaires carrées selon la présente invention, et la figure lB est une vue en coupe prise le long de la ligne IB-IB de la figure 1A. Les figures 2 à 21 sont des vues décrivant les étapes respectives du procédé de
fabrication du MOSFET de puissance du type vertical.
La partie principale (partie à cellule unitaire) du MOSFET de puissance de type vertical selon ce mode de réalisation a la construction (c'est-àdire un motif en réseau) qui est illustrée en figures lA et lB, dans lesquelles les nombreuses cellules unitaires 15 sont disposées dans le sens de la longueur et dans le sens de la largeur suivant un pas a (cote d'une cellule unitaire).
7 2739493
En figure lA, une tranche 21 est constituée d'un substrat de semiconducteur 1 comprenant du silicium du type n+ avec une concentration des impuretés d'environ 1019-1020 cm-3 et une épaisseur de 100-300 pm et d'une couche épitaxiale 2 du type n- formée à une concentration des impuretés d'environ 1016 cm-3 et une épaisseur d'environ 5-20 gm (7 gm, par exemple) sur le substrat de semi-conducteur 1, et de nombreuses cellules unitaires 15 sont disposées régulièrement sur la surface principale de la tranche 21. Pour former une rainure en U (c'est-à-dire, une structure concave) 50 au pas cote a (environ 12 pm), sur la surface principale de la tranche 21 on forme un film d'oxyde LOCOS à une épaisseur d'environ 1.m, et alors en exécutant une diffusion double à l'aide du film d'oxyde LOCOS comme masque de diffusion double, une région de corps 16 du type p à une profondeur de jonction d'environ 2 pm et une région de source 4 du type n+ à une profondeur de jonction d'environ 0,5 gm sont disposées en auto-alignement avec la rainure U (concavité) 50 créée par une érosion due à la formation du film d'oxyde LOCOS, avec comme résultat la définition d'un canal 5. Après la diffusion double, le film d'oxyde LOCOS, qui sert à former la rainure 50 en forme de U ainsi que le masque de diffusion, est enlevé, un film d'oxyde de grille 8 est formé à une épaisseur d'environ 60 nm sur la paroi intérieure de la rainure 50 et sur le film d'oxyde de grille 8 sont formés une électrode de grille 9 avec du polysilicium suivant une épaisseur d'environ 400 nm et un film isolant inter-couche 18 avec du verre au borophosphosilicate (BPSG) suivant une épaisseur d'environ 1 pm. En outre, un contact ohmique est réalisé entre une électrode de source 19 formée sur le film isolant 18 et une région de source 4 du type n+ et une région de contact 17 avec le corps du type p+ par l'intermédiaire d'un trou de contact. D'autre part, une électrode de drain 20 est formée sur la surface arrière
8 2739493
du substrat de semi-conducteur 1 pour réaliser un
contact ohmique avec elle.
On décrira maintenant un procédé de
fabrication du premier mode de fabrication.
Tout d'abord, comme cela est représenté en figures 2 et 3, une tranche 21 dans laquelle une couche épitaxiale 2 du type n- est formée au moyen d'une croissance homo-épitaxiale sur la surface principale du substrat 1 de silicium du type n+ orienté (100) est préparée. La concentration en impuretés du substrat 1 est approximativement 1019-1020 cm-3, et l'épaisseur de la couche épitaxiale 2 est approximativement 5- 20 im et sa concentration en impuretés est approximativement 1015-1016 cm-3. Comme représenté en figure 4, un film d'oxyde 60 de plot d'une épaisseur d'environ 60 nm et un film d'oxyde de champ (non représenté) sont formés par oxydation thermique de la surface principale de la tranche 21 et ensuite un film de vernis photosensible 61 est déposé et mis en motif de manière à former un motif ouvert dans la partie centrale de la région o une cellule doit être formée au moyen des techniques photolithographiques bien connues. Alors, des ions bore (B+) sont implantés dans la couche épitaxiale 2 en utilisant comme masque le film de vernis photosensible
61.
Comme représenté en figure 5, après l'enlèvement du film 61 de vernis photosensible, une région 62 de diffusion du type p (région à puits profond p) est formée à une profondeur de jonction d'environ 2 tm au moyen d'une diffusion thermique. Cette région 62 constitue finalement une partie de la région de corps 16 du type p (qu'on décrit ultérieurement) et joue le rôle d'améliorer la résistance aux pointes du dispositif en provoquant de manière stable une rupture à la partie inférieure de la région de diffusion 62 lorsqu'une haute tension est appliquée entre l'électrode de drain et
l'électrode de source.
9 2739493
En outre, comme représenté en figure 5, un film 63 de nitrure de silicium est déposé à une épaisseur d'environ 200 nm sur la surface principale de la tranche 21. Alors, comme représenté dans la vue en plan de la figure 6A (la figure 5 représente une vue en coupe prise le long de la ligne V-V en figure 6A), le film 63 de nitrure de silicium est mis en motif pour être vertical et parallèle suivant une orientation <011> afin de former un motif ouvert analogue à un réseau au pas a (cote de la cellule unitaire 15). Le motif ouvert est un motif dans lequel chaque coin 63A est incurvé (arrondi). Alors, le film d'oxyde 60 est gravé en utilisant comme masque un film 63 de nitrure de silicium. A la suite de cette étape, comme cela est représenté en figure 7, une gravure chimique à l'état sec est exécutée sur la tranche 21 résultante. Plus précisément, des espèces chimiquement actives sont obtenues en générant un plasma à l'intérieur d'une chambre de décharge 702 à laquelle sont fournis du tétrafluorure de carbone et de l'oxygène gazeux, les espèces actives sont transportées jusque dans une chambre de réaction 703, et une rainure initiale 64 est formée de manière isotrope par une gravure chimique à l'état sec de la couche épitaxiale 2 du type n- à
l'intérieur de la chambre de réaction 703.
Alors, comme représenté en figure 8, la partie de la rainure 64 est oxydée thermiquement en utilisant le film 63 de nitrure de silicium comme masque d'oxydation. Il s'agit là du procédé d'oxydation bien
connu dit procédé LOCOS (oxydation locale du silicium).
Grâce à cette oxydation, le film d'oxyde LOCOS 65 est formé sur la surface de la tranche 21 de manière à avoir la forme d'un motif superficiel analogue à un réseau, et simultanément la forme d'une rainure 50 en U (structure concave), c'est-à-dire la structure de la rainure en forme de baignoire, est définie par érosion de la
2739493
surface de la couche épitaxiale 2 du type n- grâce à la
croissance du film d'oxyde 65.
Dans le procédé ci-dessus, on choisit les conditions de la gravure chimique à l'état sec et de l'oxydation LOCOS de manière à contrôler l'angle d'élévation O de la paroi latérale de la rainure 50 (figure 8), ce qui se traduit par le fait que l'index du plan du canal formant une partie de la surface de la paroi latérale de la rainure 50 peut être approximativement (111). Le résultat du calcul de la relation entre la profondeur de la rainure initiale 64 et l'angle formé par la paroi latérale de la rainure 50 après l'oxydation LOCOS et la surface principale du substrat est décrit dans le document ISPSD'93, pages 135-140. Selon ce résultat, l'angle entre la paroi latérale de la rainure 50 et la surface principale du substrat est contrôlé en changeant la profondeur de la gravure obtenue par la gravure chimique à l'état sec et
la durée de l'oxydation LOCOS.
La surface de la paroi intérieure de la rainure 50 formée par l'oxydation LOCOS selon la
description ci-dessus a une platitude élevée et présente
peu de défauts, et son état de surface est aussi bon que celui de la surface principale de la tranche 21 dans le
stade initial représenté en figure 2.
Alors, comme représenté en figure 9, des ions bore sont implantés à travers le fin film d'oxyde en utilisant le film d'oxyde LOCOS 65 comme masque de diffusion. A ce moment là, la partie frontière entre le film d'oxyde 65 et le film d'oxyde 60 constitue une position d'auto- alignement de manière à définir exactement une région dans laquelle des ions bore sont implantés. Alors, comme représenté en figure 10, une diffusion thermique est appliquée de manière à diffuser les ions bore dans la couche épitaxiale 2 à une profondeur de la jonction d'environ 3 jm. A la suite de cette diffusion thermique, la région de diffusion 62 du
11 2739493
type p précédemment formée dans le procédé représenté en figure 5 et la région de diffusion du bore (région à puits p du canal) dans laquelle les ions bore ont été implantés dans le procédé représenté en figure 9 sont intégrées pour former une région composite du type p (c'est-à- dire une région de corps du type p) 16, dont les deux extrémités sont auto-alignées et définies par les positions des parois latérales de la rainure 50 en forme de U. Ensuite, comme représenté en figure 11, après la formation d'un film de vernis photosensible 66 qui est mis en motif de manière à recouvrir la partie centrale de la surface de la région du corps 16 du type p entourée par le film d'oxyde LOCOS 65 formé sur la surface principale de la tranche 21 dans le motif analogue à un réseau, des ions phosphore (ou arsenic) sont implantés par l'intermédiaire du fin film d'oxyde en utilisant le film 66 de vernis photosensible et le film d'oxyde LOCOS 65 comme masque de diffusion. Dans ce procédé, comme dans le procédé représenté en figure 9 dans lequel des ions bore ont été implantés, la partie frontière entre le film d'oxyde 65 et le film d'oxyde 60 constitue une positon d'auto-alignement, d'o il résulte que la région d'implantation des ions peut être définie
avec exactitude.
L'étape suivante consiste, comme représenté en figure 12, à appliquer une diffusion thermique pour
former une région de source 4 du type n+ d'environ 0,5-
1 gm en matière de profondeur de jonction et à définir un canal 5 comme puits. La surface extrême étant en contact avec la rainure 50 dans la zone de la région de source 4 du type n+ est auto-alignée et définie dans la
position de la paroi latérale de la rainure 50.
Le procédé représenté en figures 9 à 12 fixe la profondeur de la jonction et la forme de la région 16 du corps du type p. Ici, le point est que la forme de la région 16 est parfaitement symétrique par rapport à la
12 2739493
rainure 50 grâce à l'auto-alignement et à la diffusion thermique. Ensuite, comme représenté en figure 13, une paroi intérieure 51 de la rainure 50 est exposée en enlevant le film d'oxyde LOCOS 65 tout en terminant la surface exposée de silicium avec de l'hydrogène à l'intérieur d'une solution aqueuse 700 contenant de
l'acide fluorhydrique.
A l'issue du processus ci-dessus, la tranche 21 est sortie de la solution aqueuse 704 et séchée dans
de l'air propre.
Alors, comme représenté en figure 15, un film d'oxyde temporaire 600 est formé sur la surface 51 de la paroi latérale de la rainure 50 (c'est-àdire la surface de la région 16 du corps du type p o le canal 5 doit être formé). Grâce à ce procédé d'oxydation thermique, la platitude de la surface o le canal 5 doit
être formé est améliorée en termes d'ordre atomique.
Comme représenté en figure 14, ce procédé d'oxydation thermique est exécuté en insérant lentement une nacelle 603 en quartz contenant une tranche 21 dans un four d'oxydation 601 qui est maintenu dans l'atmosphère d'oxygène à une température d'environ 1 000 C. Alors, le film d'oxyde 600 ainsi formé est enlevé comme cela est représenté en figure 16. En même temps que l'enlèvement du film d'oxyde local 65 décrit ci-dessus, l'enlèvement du film d'oxyde 600 est également exécuté tout en terminant la surface exposée du silicium avec de l'hydrogène dans une solution aqueuse 700 contenant de l'acide fluorhydrique et ajustée à une acidité/ alcalinité d'un pH d'environ 5 avec du fluorure d'ammonium. La surface 51 de la paroi intérieure de la rainure 50 obtenue par ce procédé est une bonne surface
de silicium avec une platitude élevée et peu de défauts.
Comme représenté en figure 17A, un film d'oxyde de grille 8 est alors formé à une épaisseur d'environ 60 nm sur la surface de la paroi latérale et
13 2739493
sur la surface de la paroi inférieure de la rainure 50
par oxydation thermique.
Ce procédé d'oxydation thermique est, comme décrit ci-dessus et comme représenté en figure 14, exécuté en insérant lentement la tranche 21 dans un four d'oxydation 601 qui est maintenu dans l'atmosphère d'oxygène à une température d'environ 1 000 C. Dans ce procédé d'oxydation thermique, étant donné que le stade initial de l'oxydation est exécuté à une température relativement basse, la diffusion des impuretés à l'intérieur de la région de corps 16 du type p et la région de source 4 du type n+ vers l'extérieur de la tranche 21 au cours du procédé d'oxydation thermique peut être supprimée. La qualité du film et l'uniformité de l'épaisseur du film 8 d'oxyde de grille, la densité de l'état inter-faces de l'inter-face o le canal 5 est formé et la mobilité des porteurs sont aussi élevées que
celles des MOSFET du type planaire classique.
En outre, dans les procédés ci-dessus, la position du fond de la rainure 50 en forme de U, qui est définie par le procédé de gravure chimique à l'état sec, le procédé d'oxydation LOCOS et le procédé d'oxydation de grille, est contrôlée de façon que la profondeur entre la surface principale et l'interface 72 entre le film d'oxyde de grille et le silicium (interface qui est disposée au fond de la rainure 50 et est sensiblement parallèle à la surface principale du silicium) est réglée de manière à être de 0,2 gm ou moins profonde que la profondeur de la jonction de la région du puits p du canal (c'est- à-dire, une jonction pn 73 entre la région de corps 16 du type p et la couche épitaxiale 2 du type n-, qui est sensiblement parallèle à la surface principale et est contiguë à la rainure 50). La figure 17B, qui est une vue à grande échelle de la partie entourant la portion de formation de canal, indique la relation entre la profondeur de l'interface 72 au fond de la rainure (ligne tangentielle L2) et le fond de la jonction pn 73 (ligne tangentielle L3). En outre, comme
14 2739493
représenté en figure 17B, si l'on suppose que: un point A est défini comme point d'intersection d'une ligne L1 tangente à une interface 71 entre le film d'oxyde de grille et le silicium au droit de la paroi latérale de la rainure 50 et d'une ligne L2 tangente à l'interface 72 au fond de la rainure 50; un point B est défini comme point d'intersection des perpendiculaires entre le point A et la paroi intérieure de la rainure 50; et un point C est défini comme point de terminaison o la région de corps 16 du type p se termine au droit de la paroi latérale de la rainure 50 et la région de corps 16 du type p et le film d'oxyde de grille est en contact les uns avec les autres à l'intérieur de la rainure 50, le point B est établi pour être plus profond que le point C. Ici, étant donné que la position de l'interface 72 au fond de la rainure U est établie par les procédés de gravure chimique à l'état sec, d'oxydation LOCOS et d'oxydation de grille, qui sont tous des procédés à l'état sec, la possibilité de contrôler la position de l'interface 72 est extrêmement élevée, et la relation des positions parmi le point de terminaison C, l'interface 72 et le fond 73 de la région du puits p du canal est contrôlée facilement avec précision. (Un procédé d'élimination du film d'oxyde est exécuté par un procédé à l'état humide, mais en pratique la profondeur de la rainure est déterminée par les trois procédés à sec indiqués ci-dessus car la sélectivité de la gravure du film d'oxyde enlevé vis-à-vis du silicium est élevée). Alors, comme représenté en figure 18, une électrode de grille 9 est formée en déposant un film de polysilicium sur la surface principale de la tranche 21 à une épaisseur d'environ 400 nm et en mettant en motif le film de polysilicium déposé de manière à ce qu'il soit séparé d'une distance c qui est plus courte de 29 que la distance b entre les coins d'entrée des deux rainures 50 contiguës l'une à l'autre. Alors, le film d'oxyde de grille 8 est oxydé (une partie épaisse du
2739493
film est formée) de façon à être plus épaisse à la partie extrême de l'électrode de grille 9. Ici, lorsque la longueur d'une partie o le film d'oxyde de grille 8 est plus grande est X comme représenté en figure 19, le 1 mentionné ci-dessus est établi de manière à être plus
grand que X (ô > X).
Les opérations représentées en figures 9 à 18 sont des étapes importantes du procédé de fabrication selon la structure de base de ce mode de réalisation, dans laquelle la région de corps 16 du type p. la région de source 4 du type n+ et le canal 5 sont formées en utilisant le film d'oxyde LOCOS 65 comme masque de diffusion double pour l'auto-alignement; alors le film d'oxyde LOCOS 65 est enlevé et le film d'oxyde de grille
8 et l'électrode de grille 9 sont formes.
Alors, comme représenté en figure 20, des ions bore sont implantés à travers le film d'oxyde de surface 67 en utilisant un film 68 de vernis photosensible mis en motif comme masque afin de former
une région de contact du corps du type p+.
Alors, comme représenté en figure 21, une diffusion thermique est appliquée pour former une région de contact 17 du corps de type p+ d'environ 0,5.m en
matière de profondeur de jonction.
Ensuite, comme représenté en figure lB, un film isolant intercouche 18 estformé avec du BPSG sur la surface principale de la tranche 21 et des trous de contact sont ménagés dans des parties du film isolant intercouche 18 afin d'exposer la région de contact 17 du corps de type p+ et la région de source 4 du type n+ par l'intermédiaire du trou de contact. En outre, une électrode de source 19 est formée avec un film d'aluminium de façon que le contact ohmique soit réalisé avec la région 4 et la région 17 par l'intermédiaire du trou de contact. Ensuite, un film de passivation (non représenté) est formé avec du nitrure de silicium, etc., afin de protéger le film d'aluminium par une technique de déposition chimique en phase vapeur renforcée par
16 2739493
plasma, ou analogue. Sur la surface arrière de la tranche 21 est formée une électrode de drain 20 avec trois couches d'un film de Ti, d'un film de Ni et d'un film de Au, un contact ohmique est réalisé entre l'électrode de drain 20 et le substrat de semi-
conducteur 1 du type n+.
On décrira maintenant les effets du présent mode de réalisation. Comme représenté en figure 6A, le motif plan du film 63 de nitrure de silicium, déposé sur la surface principale de la tranche 21, a chacun de ses coins 63A incurvés. En conséquence, étant donné que la région gravée, c'est-à-dire la rainure initiale 64 représentée en figure 7, est formée en motif en utilisant un film 63 de nitrure de silicium comme masque de gravure, la région gravée a le même motif en plan avec la courbure à chaque coin. En outre, les coins du film d'oxyde 65 après l'oxydation LOCOS (figure 8) sont également mis en motif dans le même plan avec la courbure. Ce motif plan est reflété dans un motif de coin de la cellule carrée dans le dernier procédé. Pour cette raison, une partie de coin 80 de la cellule carrée est mise en motif avec la courbure comme représenté en figure 5A indiquant la structure du dernier procédé, d'o l'arrondissement de la forme à la pointe de la partie en saillie à trois dimensions de la région de semi-conducteur (4, 16) qui est définie par l'angle du coin du motif analogue à un réseau et l'angle d'inclinaison de la paroi latérale de la rainure. Par conséquent, conformément à la structure o un film 8 d'isolation de grille (par exemple de dioxyde de
silicium) est disposé par rapport à la région de semi-
conducteur (4, 16) et l'électrode de grille 9 est en outre disposée sur le film 8 d'isolation de grille, lorsque la tension est appliquée entre l'électrode de grille et l'électrode de source, la concentration du champ électrique au droit de la partie en saillie à trois dimensions qu'on mentionne ci-dessus est réduite et l'apparition d'une défaillance dans la
17 2739493
caractéristique de la tension de rupture entre grille et
source est supprimée.
En outre, selon le présent mode de réalisation, la rainure initiale 64 est formée par le procédé de gravure chimique à l'état sec, et ensuite, une partie 50 de la rainure est formée en élargissant la rainure initiale 64 par l'oxydation LOCOS et en enlevant le film d'oxyde LOCOS 65. Etant donné que la partie 50 de la rainure ainsi formée est utilisée comme région de canal, cette partie fournit une résistance extrêmement
basse à l'état passant.
Ici, quant à la courbure mentionnée ci-
dessus qui est établie sur la partie de coin 80 de la rainure 50, on a déjà trouvé que comme la profondeur concave de la rainure 50, c'est-à-dire comme distance entre le fond du film d'oxyde de grille 8 et la surface principale de la couche épitaxiale 2 du type n-, est plus profonde, le rayon de courbure doit être plus grand. On expliquera cela en liaison avec les figures 24
et 25.
La figure 24 est un graphique représentant la relation entre le rayon de courbure au coin 80 de la rainure 50 et la tension de rupture entre grille et source (TZDB). Dans le graphique, un point marqué par un cercle (-) est une donnée à la profondeur concave de 1,6 pm et une point marqué d'un triangle (A) est une donnée de la profondeur concave de 1,0 gm. Comme on peut le voir dans le graphique, le rayon de courbure diminuant, la tension de rupture entre grille et source baisse dans les deux cas. De plus, la tension élevée de rupture peut être maintenue lorsque le rayon de courbure avec la profondeur concave de 1,6 Mm et 1,O lm devient
égale ou supérieure à 1,5 pm et 0,5 pm, respectivement.
On peut expliquer la relation précédente comme cela est représenté en figure 25. La figure 25 représente la relation entre la profondeur concave X de la rainure 50 et le rayon de courbure Y (rayon de courbure critique) qui peut maintenir à une valeur
18 2739493
élevée la tension de rupture entre grille et source.
Selon la figure 25, lorsque la profondeur de la concavité est X et le rayon de courbure est Y, la tension de rupture élevée peut être maintenue si la relation Y 2 1,67.X - 1,17 est satisfaite. En outre, selon le présent mode de réalisation, la relation entre la profondeur de la concavité de la rainure 50 et la profondeur de la jonction de la région du puits p du canal est déterminée en association avec la largeur de la concavité (correspondant à la distance entre les régions adjacentes du puits p du canal) de sorte que les couches d'épuisement s'étendant à partir des régions adjacentes
du puits p du canal sont connectées l'une à l'autre au-
dessous de la rainure en sandwich pour une tension du drain inférieure à la tension critique qui provoque une rupture de la jonction p-n entre la région du puits p du canal et la couche épitaxiale du type n- proche de la rainure 50. Concrètement, comme représenté en figure 17B, l'interface 72 entre le film d'oxyde de grille et la surface de silicium au fond de la rainure 50 est disposée de manière à être moins profonde que la profondeur de la jonction (ou le fond 73) de la région du puits p du canal suivant, par exemple dans ce mode de réalisation, 0,2 gm au moins. En conséquence, lorsqu'une haute tension est appliquée à l'électrode de drain lors de l'état non passant du dispositif, les couches d'épuisement peuvent s'étendre latéralement à partir des régions du corps du type p disposées en mettant en sandwich la rainure en forme de U jusque dans la couche épitaxiale 2 du type n- au-dessous du fond de la rainure de sorte que l'intensité du champ électrique à ce fond peut être diminuée, ce qui se traduit par le fait que la tension de rupture entre drain et source peut être améliorée. La figure 26 représente un résultat de la mesure de la relation entre la différence de profondeur L (voir figure 17B) entre la profondeur 73 de la jonction (ligne L3) et l'interface 72 du fond de la
19 2739493
rainure (ligne L2) et la tension de rupture obtenue entre drain et source du MOSFET de puissance vertical fabriqué réellement lorsque la tension de rupture entre drain et source est d'environ 60V par conception. Le résultat indique que, la différence L de la profondeur augmentant, la tension de rupture entre drain et source croît et la différence de profondeur L est saturée au point d'environ 0,2 pm ou plus. Cela est dû au fait que les couches d'épuisement contiguës à partir des régions adjacentes du corps de type p s'étendent latéralement et sont connectées l'une à l'autre lorsque la différence L de la profondeur devient 0,2 Mm ou plus. En conséquence, une rupture se produit à la partie la plus profonde de la couche de diffusion du type p (c'est-à-dire la région profonde du puits p) 62, et en outre, un courant de trous dû à l'apparition de la rupture à proximité de la rainure est empêché de circuler à travers la partie située entre la région 16 du corps du type p et la région de source 4 du type n+. En conformité avec ceci, le transistor bipolaire parasite constitué de la région de source 4 du type n+, de la région de corps 16 du type p et de la région de drain 6 du type n- ne peut fonctionner, et donc, la valeur de la résistance aux
pointes est accrue.
De plus, comme représenté en figure 17B, la profondeur de la concavité de la rainure 50 et le profil de la région du corps sont déterminés d'une manière telle que le point B qui correspond au point d'intersection A de la ligne L2 et de la ligne L1 (ligne tangente à l'interface 71 de la paroi latérale), est situé plus profondément que le point C o la région du corps du type p et l'interface 71 sont en contact l'une avec l'autre. Par conséquent, un courant d'électrons peut circuler sensiblement suivant une ligne droite à partir du côté drain du canal vers le substrat, et ainsi, une faible résistance à l'état passant peut être
obtenue sans augmentation du composant résistance JFET.
La figure 27 représente les résultats de mesures de la
2739493
relation entre la résistance à l'état passant et la position relative du point C par rapport au point B en figure 17B. La position relative est représentée par une distance d définie en figure 17B. Selon le résultat, lorsque le point C est plus profond que le point A (ou le point B), le constituant résistance JFET augmente et
la résistance à l'état passant augmente brutalement.
D'autre part, dans le cas o le point C est situé à la position moins profonde que le point A (ou le point B) comme dans le mode de réalisation, on peut obtenir une
faible résistance à l'état passant.
D'après les résultats expérimentaux représentés en figures 26 et 27, il est évident que le contrôle des positions relatives parmi l'interface 72 du fond de la rainure, le point de terminaison C o la jonction pn entre la région du puits p du canal et la couche épitaxiale se termine à la paroi latérale de la rainure, et le fond 73 de la région du puits p du canal est une technique essentielle pour contrôler les caractéristiques fondamentales de la structure DMSO du type à canal concave, telles que la tension de rupture
entre drain et source et la résistance à l'état passant.
En particulier, selon le présent mode de réalisation, étant donné que la positon de l'interface 72 du fond de la rainure en U est établie par les procédés de gravure chimique à l'état sec, d'oxydation LOCOS et d'oxydation de grille, qui sont tous des procédés à sec, l'aptitude au contrôle de la position de l'interface 72 est extrêmement élevée, d'o le contrôle des positions relatives mentionnées ci-dessus entre l'interface 72, la position de terminaison C et le fond 73 de la région du
puits p du canal avec précision.
On décrira ci-après un second mode de réalisation de la présente invention en liaison avec les
dessins.
Dans le second mode de réalisation, comme représenté en figure 6B, un film 63 de nitrure de silicium, déposé sur la surface principale de la tranche
21 2739493
21, est mis en motif avec ses coins 63B incurvés et le motif plan analogue à un réseau est modifié pour donner un motif à décalage alterné. Ici, ce motif à décalage alterné concerne un motif net tel que le coin de la rainure (63A en figure 6A) du motif plan analogue à un réseau, dans lequel le champ électrique est facilement concentré, est amené à être en regard du motif d'une rainure linéaire (c'est-à-dire que la région entourée par les coins de la rainures du motif analogue à un réseau est décalée dans une certaine direction). Ce motif décalé par alternance du film 63 de nitrure de silicium définit un motif plan de la rainure initiale 64 en utilisant le film 63 de nitrure de silicium mis en motif comme masque en figure 7 et est finalement reflété en un motif plan pour une cellule carrée dans le dernier
procédé (représenté en figures 23A et 23B).
Conformément au motif de la rainure analogue à un réseau orthogonal qu'on a représenté en figures 22A et 22B et en figure lA et lB, bien que dans le premier mode de réalisation la relation entre la cote de la concavité de la rainure 50 et le profil de la région du puits p et du canal soit déterminée pour relaxer le champ électrique au-dessous de la rainure 50, le champ électrique reste facilement concentré à une région 81 o la largeur de la rainure (largeur de la concavité) devient maximum. Cependant, en utilisant le motif dans lequel le coin 80 de la rainure est en regard de la partie linéaire 82 du motif comme représenté en figures 23A et 23B, la largeur maximum de la rainure peut être plus petite et on peut obtenir la relaxation du champ à la partie en saillie à trois dimensions du coin de la rainure dans un motif analogue à un réseau (la partie effilée à trois dimensions) lorsqu'une tension est appliquée entre l'électrode de drain et l'électrode de source, d'o le contrôle de l'apparition d'une mauvaise
tension de rupture entre drain et source.
Les premier et second modes de réalisation mentionnés ci-dessus sont décrits en utilisant une
22 2739493
structure de MOSFET de puissance vertical décrite dans
l'International Publication N PCT W093/03502.
Cependant, la présente invention ne doit pas être limitée à un MOSFET de puissance verticale dans lequel la région du corps de type p et la région de la source
du type n+ sont implantées par ions de façon auto-
alignée et sont soumises à une diffusion double en utilisant le film d'oxyde LOCOS, mais la présente invention est applicable à un MOSFET de puissance vertical dans lequel une région du corps du type p et une région de la source du type n+ sont implantées par ions en utilisant un masque de vernis photosensible et
sont diffusées, par exemple.
En outre, la présente invention n'est pas limitée au MOSFET du type vertical, mais peut être appliquée à d'autres constructions de grille telles qu'un CI-MOS de puissance avec l'incorporation du MOSFET dont il a été question ci-dessus et un IGBT (transistor bipolaire à grille isolée). En outre, la présente invention peut être également appliquée à un MOSFET de
puissance du type latéral et à un IGBT.
De plus, dans les modes de réalisation ci-
dessus, on n'a fait une description que du type à canal
n, et il va sans dire que le type de canal p peut avoir
les mêmes effets que le type de canal n.
La présente invention n'est pas limitée aux modes de réalisation qui viennent d'être décrits, elle est au contraire susceptible de modifications et de
variantes qui apparaîtront à l'homme de l'art.
23 2739493
Claims (14)
1 - Dispositif à semi-conducteur comprenant: - un substrat de semiconducteur (1) ayant une surface principale et une surface arrière opposée à la surface principale; - une couche de semi-conducteur (2) d'un premier type de conductivité disposée sur la surface principale du substrat de semi-conducteur (1), ayant une concentration en impuretés inférieure à celle du substrat de semi-conducteur (1), et comportant une partie concave (50) sur sa surface; - une région de corps (16) d'un second type de conductivité disposée d'une manière telle qu'une jonction pn définie avec la couche de semi-conducteur (2) est terminée à une paroi latérale (51) de la partie concave (50); - une région de source (4) du premier type de conductivité disposée dans la région du corps (16) afin de définir une région de canal (5) à la paroi latérale (51) de la partie concave (50); un film d'isolation de grille (8) disposé de manière à recouvrir au moins la région du canal (5); et - une électrode de grille (9) disposée en correspondance avec la région du canal (5), le film d'isolation de grille (8) étant interposé entre elles, caractérisé en ce qu'un motif d'un tracé plan de la partie concave (50) est un motif de rainure réticulaire s'étalant sur la surface de la couche de semi-conducteur (2), et un coin (80) du motif de la
rainure réticulaire présente une certaine courbure.
2 - Dispositif selon la revendication 1, caractérisé en ce que le motif du tracé plan de la partie concave (50) est un motif dans lequel le coin (80) du motif de la rainure réticulaire est décalé en alternance de manière à être en regard d'une partie
linéaire (82) du motif de la rainure réticulaire.
24 2739493
3 - Dispositif selon la revendication 1 ou la revendication 2, caractérisé en ce que la relation Y 2 1,67X - 1,17 est satisfaite lorsque le rayon de courbure au coin (80) est Y et la profondeur de la concavité de la partie concave (50) est X. 4 - Dispositif selon l'une quelconque des
revendications 1 à 3, caractérisé en ce que la région du
corps (16) est une région de puits composite constituée d'une région de puits du canal et d'une région de puits profonde (62), la région du puits du canal enveloppant la région de source (4) et la région de canal (5), et la région de puits profonde (62) étant située au centre de la région du puits du canal et ayant une profondeur de jonction plus grande que la profondeur (73) de la
jonction de la région du puits du canal.
- Dispositif selon la revendication 4, caractérisé en ce que la profondeur de jonction (73) de la région du puits du canal est contrôlée de manière à être plus grande que le fond de la partie concave (50) alors que la jonction pn définie entre la région du corps (16) et la couche de semi-conducteur (2) est terminée au niveau de la paroi latérale (51) de la
partie concave (50).
6 - Dispositif selon la revendication 5, caractérisé en ce que la profondeur de jonction (73) de la région du puits du canal est contrôlée pour être de 0,2 gm ou plus plus profonde que le fond de la partie
concave (50).
7 - Dispositif selon la revendication 4, caractérisé en ce que la géométrie de la partie concave (50) est choisie en association avec le profil de la région du puits du canal de façon que chaque couche d'épuisement s'étendant à partir d'une jonction pn correspondante qui est définie entre une région du puits du canal correspondante et la couche de semi-conducteur soit connectée mutuellement sous la partie concave (50) avant l'apparition d'une rupture de la jonction pn
2739493
correspondante tout en évitant l'augmentation du
composant résistance JFET.
8 - Dispositif selon l'une quelconque des
revendications 1 à 7, caractérisé en ce qu'il comprend
en outre une électrode de source (19) en contact avec au moins la région de source (4), et une électrode de drain(20) en contact avec la surface arrière du substrat
de semi-conducteur (1).
9 - Dispositif selon l'une quelconque des
revendications 1 à 8, caractérisé en ce que le substrat
de semi-conducteur (1) est constitué de silicium et sa
surface principale est orientée dans un plan (100).
- Dispositif selon la revendication 9, caractérisé en ce que l'angle d'élévation de la paroi latérale (51) de la partie concave (50) par rapport à la surface principale du substrat de semi-conducteur (1) est choisi de façon que la paroi latérale (51) de la partie concave (50) soit sensiblement orientée dans un
plan (111).
11 - Procédé de fabrication d'un dispositif à semi-conducteur, caractérisé en ce qu'il comprend les étapes consistant à: - former un masque ayant une partie d'ouverture à l'intérieur d'une région spécifiée sur la surface principale d'une couche de semi-conducteur d'un premier type de conductivité disposée sur un substrat de semi-conducteur, dans lequel un motif de tracé plan de la partie d'ouverture est un motif d'ouvertures réticulaire étalé sur la surface principale de la couche de semi-conducteur et un coin du motif d'ouvertures réticulaire présente une certaine courbure; - former sur la couche de semi-conducteur une première rainure en appliquant une gravure chimique à sec à la couche de semi-conducteur par l'intermédiaire de la partie d'ouverture du masque; former un film d'oxyde local suivant une épaisseur spécifiée à partir de la surface principale à l'intérieur de la couche de semi-conducteur dans la
26 2739493
région spécifiée en oxydant localement une région incluant la première rainure, d'o il résulte qu'une configuration concave ayant une surface inférieure et une surface de paroi latérale est formée sur la région localement oxydée de la couche de semi-conducteur; - former une région de corps d'un second
type de conductivité à l'intérieur de la couche de semi-
conducteur en introduisant des impuretés du second type de conductivité à partir de la surface principale de façon à être en contact avec la surface de la paroi latérale de la configuration concave; - former une région de source d'un premier type de conductivité dans la région du corps en introduisant des impuretés du premier type de conductivité à partir de la surface principale, d'o il résulte qu'une région de canal est définie à la surface de la paroi latérale de la région du corps entre la couche de semi-conducteur et la région de source; - former une seconde rainure en enlevant le film d'oxyde local; et - former une électrode de grille le long de la surface de la paroi latérale de la configuration concave et au moins sur la région du canal, un film
d'isolation de grille étant interposé entre elles.
12 - Procédé selon la revendication 11, caractérisé en ce que l'étape de formation d'un masque comprend la formation du masque comportant ledit motif d'ouvertures réticulaires o le coin du motif d'ouvertures réticulaires est décalé par alternance de manière à être en regard d'une partie linéaire du motif
d'ouvertures réticulaires.
13 - Procédé selon la revendication 11 ou 12, caractérisé en ce que l'étape de formation de la région du corps comprend la formation de la région du corps de manière à avoir une profondeur de jonction plus
grande que la profondeur de la configuration concave.
14 - Procédé selon l'une quelconque des
revendications 11 à 13, caractérisé en ce que l'étape de
27 2739493
formation d'un film d'oxyde local comprend l'oxydation de la surface principale de la couche de semi-conducteur en utilisant le masque formé dans l'étape de formation
d'un masque afin de former le film d'oxyde local.
15 - Procédé selon l'une quelconque des
revendications 11 à 14, dans lequel l'étape de formation
de la région du corps et l'étape de formation de la région de la source sont exécutées en utilisant le film
d'oxyde local comme masque de diffusion.
16 - Procédé selon l'une quelconque des
revendications 11 à 15, caractérisé en ce que la couche
de semi-conducteur est constitué de silicium et l'étape de formation d'un masque comprend la formation du masque mis en motif de manière que la partie d'ouverture s'étende au moins le long de l'axe cristallin <011> de
la couche de semi-conducteur.
17 - Procédé selon la revendication 16, caractérisé en ce que l'étape de formation d'un film d'oxyde local comprend la formation du film d'oxyde local de façon que la surface de la paroi latérale de la configuration concave soit sensiblement orientée dans le
plan cristallin (111).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25374895A JP3879129B2 (ja) | 1995-09-29 | 1995-09-29 | 半導体装置の製造方法 |
| JP25374795 | 1995-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2739493A1 true FR2739493A1 (fr) | 1997-04-04 |
| FR2739493B1 FR2739493B1 (fr) | 2000-07-28 |
Family
ID=26541375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9611709A Expired - Lifetime FR2739493B1 (fr) | 1995-09-29 | 1996-09-26 | Mosfet de puissance et son procede de fabrication |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE19640443B4 (fr) |
| FR (1) | FR2739493B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007065946A1 (fr) * | 2005-12-10 | 2007-06-14 | X-Fab Semiconductor Foundries Ag | Structure de tranchee d'isolation pour une rigidite dielectrique elevee |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3427293A1 (de) * | 1983-07-26 | 1985-02-14 | Nissan Motor Co., Ltd., Yokohama, Kanagawa | Vertikale mosfet-einrichtung |
| US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
| US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| EP0550770A1 (fr) * | 1991-07-26 | 1993-07-14 | Nippondenso Co., Ltd. | Procede de fabrication de transistors a effet de champ mos de type vertical |
| EP0666590A2 (fr) * | 1994-02-04 | 1995-08-09 | Mitsubishi Denki Kabushiki Kaisha | Méthode pour la fabrication de sillons dans un dispositif semi-conducteur |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212167A (ja) * | 1985-07-10 | 1987-01-21 | Tdk Corp | 溝部を有する縦形半導体装置の製造方法 |
-
1996
- 1996-09-26 FR FR9611709A patent/FR2739493B1/fr not_active Expired - Lifetime
- 1996-09-30 DE DE1996140443 patent/DE19640443B4/de not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3427293A1 (de) * | 1983-07-26 | 1985-02-14 | Nissan Motor Co., Ltd., Yokohama, Kanagawa | Vertikale mosfet-einrichtung |
| US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
| US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| EP0550770A1 (fr) * | 1991-07-26 | 1993-07-14 | Nippondenso Co., Ltd. | Procede de fabrication de transistors a effet de champ mos de type vertical |
| EP0666590A2 (fr) * | 1994-02-04 | 1995-08-09 | Mitsubishi Denki Kabushiki Kaisha | Méthode pour la fabrication de sillons dans un dispositif semi-conducteur |
Non-Patent Citations (2)
| Title |
|---|
| KATOH K ET AL: "Design of new structural high breakdown voltage V-MOSFET-static shield V-MOSFET", ELECTRONICS AND COMMUNICATIONS IN JAPAN, JUNE 1983, USA, VOL. 66, NR. 6, PAGE(S) 95 - 105, ISSN 0424-8368, XP002063904 * |
| TOKURA N ET AL: "CONCAVE-DMOSFET: A NEW SUPER-LOW ON-RESISTANCE POWER MOSFET", February 1995, JAPANESE JOURNAL OF APPLIED PHYSICS, VOL. 34, NR. 2B, PART 01, PAGE(S) 903 - 908, XP000599415 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007065946A1 (fr) * | 2005-12-10 | 2007-06-14 | X-Fab Semiconductor Foundries Ag | Structure de tranchee d'isolation pour une rigidite dielectrique elevee |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2739493B1 (fr) | 2000-07-28 |
| DE19640443A1 (de) | 1997-04-03 |
| DE19640443B4 (de) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4090518B2 (ja) | 半導体装置およびその製造方法 | |
| US6770534B2 (en) | Ultra small size vertical MOSFET device and method for the manufacture thereof | |
| EP0057126B1 (fr) | Procédé de fabrication d'une structure de transistors | |
| FR2738394A1 (fr) | Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication | |
| FR2654258A1 (fr) | Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse. | |
| FR2496983A1 (fr) | Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| FR2510819A1 (fr) | Procede de fabrication d'un composant misfet et composant misfet ainsi produit | |
| WO2001001477A1 (fr) | Procede de gravure laterale par trous pour fabriquer des dispositifs semi-conducteurs | |
| EP0675530B1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur à effet de champ | |
| JPH09153613A (ja) | 半導体装置 | |
| US8441036B2 (en) | Semiconductor device and method of manufacturing the same | |
| FR2753004A1 (fr) | Memoire a semi-conducteurs non volatile et procede de fabrication de celle-ci | |
| FR2756664A1 (fr) | Procede de fabrication d'un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique | |
| FR2568058A1 (fr) | Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite | |
| FR2485261A1 (fr) | Fabrication mos auto-alignee | |
| FR2511194A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| FR2739493A1 (fr) | Mosfet de puissance et son procede de fabrication | |
| FR2737607A1 (fr) | Procede de fabrication d'un dispositif a semi-conducteur de puissance a transistor | |
| FR2572587A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type a grille schottky | |
| FR2620570A1 (fr) | Procede de fabrication de dispositif semi-conducteur " bicmos " | |
| FR2481005A1 (fr) | Procede de fabrication de transistors a effet de champ a canal court | |
| JPS62232142A (ja) | 半酸化物分離デバイスを製作するための方法 | |
| JP3985358B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000243962A (ja) | 向上した半導体トレンチｍｏｓ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 20 |