FR2735297A1 - Circuit a retard variable - Google Patents
Circuit a retard variable Download PDFInfo
- Publication number
- FR2735297A1 FR2735297A1 FR9601170A FR9601170A FR2735297A1 FR 2735297 A1 FR2735297 A1 FR 2735297A1 FR 9601170 A FR9601170 A FR 9601170A FR 9601170 A FR9601170 A FR 9601170A FR 2735297 A1 FR2735297 A1 FR 2735297A1
- Authority
- FR
- France
- Prior art keywords
- delay
- separator
- gate
- nth
- gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
La présente invention concerne un circuit à retard variable. Le circuit est caractérisé en ce qu'il comprend notamment un sélecteur (150) n:1 pour choisir l'une des sorties de premier à n-ième séparateurs (31 - 3n ) pour la produire selon un signal de sélection et un circuit de production de signal de sélection pour commander le sélecteur (150) n:1 de façon que la détérioration en résolution provoquée par un condensateur parasite des fils de portes à retard (2) soit supprimée dans le circuit à retard variable. L'invention trouve application dans le domaine des lignes à retard.
Description
1 2735297
La présente invention concerne un circuit à retard variable pour obtenir un signal de temporisation souhaité utilisant un circuit numérique, particulièrement, un circuit à retard variable comprenant une chaîne de portes et un sélecteur et ayant une performance améliorée. La figure 18 est un schéma illustrant un circuit à retard variable de l'art antérieur. Dans cette figure, les chiffres de référence 11 à 1n désignent n éléments de porte de retard pour retarder un signal d'entrée pendant une durée prédéterminée. Le chiffre de référence 100 désigne une chaîne de portes comprenant les portes de retard 11 à ln reliées en série les unes avec les autres. Le chiffre de référence 150 désigne un sélecteur n:1 qui reçoit les signaux des noeuds de connexion de portes respectives de la chaîne de portes 100 et
choisit un parmi les signaux pour le produire sélectivement.
Le chiffre de référence 151 désigne un circuit de production de signal de sélection pour produire un signal pour commander
le sélecteur 150 n:l.
Une description est donnée du fonctionnement. Un signal
d'impulsion appliqué à la borne d'entrée IN de la première porte à retard 11 de l'étage de la chaîne de portes 100 est transmis à travers la chaîne de portes 100, qui est retardé par les portes de retard respectives, et les signaux d'impulsions aux noeuds de connexion des portes à retard respectives sont appliqués au sélecteur 150 n:1. Puisqu'une telle donnée de sélection est transmise au sélecteur 150 n:l, un signal d'impulsion ayant un retard prédéterminé par rapport au signal d'impulsion appliqué à la borne d'entrée IN de la première porte de l'étage 11 de la chaîne de portes 100 est produit à la borne de sortie OUT du sélecteur 150 n:l selon le signal de commande du circuit de production de
signal de sélection 151.
Le circuit à retard variable de l'art antérieur
construit comme décrit ci-dessus a les problèmes suivants.
Particulièrement, le temps de retard minimum qui peut être varié, c'està-dire, la résolution d'un tel circuit à retard variable est régulé par le temps de retard (ci-après référé
2 2735297
en tdi) des portes à retard respetives constituant la chaîne de portes 100, mais en réalité, la résolution du retard devient plus grande que le temps de retard tdi à cause de la
capacité parasite du câblage comme représenté en figure 19.
En figure 19, le caractère de référence lk, lk+1 désigne respectivement des k-ième et (k+l)-ième portes, incluses dans la chaîne de portes 100. Le caractère de référence CLlk désigne un condensateur parasite dû au câblage pour relier la sortie du retard 1k à l'entrée du retard lk+1 et le caractère de référence CL2k désigne un condensateur parasite dû au câblage pour relier la sortie de la porte de retard 1k au sélecteur 150 n:l. De ce fait, le temps de retard dans la k-ième porte 1k devient la somme du retard de porte tdi et du retard de charge dû à la capacité parasite CL1K et CL2K, résultant en une réduction de résolution du circuit à retard variable, c'est-à-dire, une augmentation dans chaque temps de retard de porte. Puisque l'incrément du temps de retard dû à la capacité parasite s'élève à 0,5 - 1,5 fois le retard de porte tdi, la résolution d'un tel circuit à retard variable devient 1,5 - 2,5 fois le temps de retard de porte tdi, qui
est grand pour être non négligeable.
Comme contremesure à cette réduction de résolution, on se doute de supprimer la réduction de résolution due à une
réduction du temps de retard tdi de la porte de retard.
Cependant, afin de réduire le temps de retard tdi de la porte de retard, il est exigé d'augmenter la dimension des transistors constituant la porte de retard, résultant en une
augmentation en dissipation de puissance.
C'est un objet de la présente invention de réaliser un circuit à retard variable qui n'appelle aucune réduction en résolution due au condensateur parasite de câbles ou fils des portes à retard et aucune augmentation dans la dissipation de puissance. D'autres objets et avantages de la présente invention
deviendront apparents à partir de la description détaillée
donnée ci-après; on doit comprendre, cependant, que la
description détaillée et un mode de réalisation spécifique
3 2735297
sont donnés à titre d'exemple seulement, puisque divers changements et modifications dans la portée de l'invention deviendront apparents à ceux de l'art à partir de cette
description détaillée.
Selon un premier aspect de la présente invention, un circuit à retard variable comprend une chaîne de portes comprenant une première à une nième portes à retard (n est un entier supérieur à 2) reliées en séries les unes avec les autres par l'intermédiaire des fils de portes à retard ayant des longueurs de fils respectives, à la première porte à retard un signal d'entrée pour un retard étant appliqué, une première à une n- ième portes de séparateurs auxquelles les sorties des première à n-ième portes à retard sont respectivement appliquées, un premier à un n-ième fils de portes de séparateurs dont les longueurs sont successivement raccourcies de la première à la n-ième, dont des extrémités sont respectivement reliées aux première à n-ième portes de séparateurs, et un sélecteur n:l auquel les autres extrémités des premier à n-ième fils de portes de séparateurs sont reliées, pour choisir l'une des sorties des premier à n-ième séparateurs pour la produire selon un signal de sélection. De ce fait, une détérioration en résolution provoquée par un condensateur parasite des fils à portes de retard est supprimée. Selon un second aspect de la présente invention, un circuit à retard variable comprend une chaîne de portes comprenant une première à une n-ième portes à retard (n est un entier supérieur à 2) reliées en série les unes aux autres par l'intermédiaire des fils de portes à retard ayant des longueurs de fils respectives, un signal d'entrée pour retard étant appliqué à la première porte à retard, et un sélecteur de séparation n:l auquel des sorties des première à n-ième portes à retard sont reliées respectivement n-éléments d'entrée et l'une des entrées est choisie pour la produire selon un signal de sélection. Le sélecteur de séparation n:1 comprend les première à n-ième portes de séparateurs dans le sélecteur recevant respectivement les
4 2735297
sorties des première à n-ième portes à retard, une porte de sélection qui reçoit les sorties des première à n-ième portes de séparateur dans le sélecteur et produit l'une des entrées, et les premier à n-ième fils de porte de séparateurs dans un sélecteur ayant des longueurs successivement raccourcies du premier au n-ième, dont des extrémités sont reliées aux première à n-ième portes de séparateurs dans le sélecteur et d'autres extrémités sont reliées à la porte de sélection. De ce fait, un circuit à retard variable dont la détérioration en résolution causée par un condensateur parasite des fils à portes de retard est supprimée, est obtenu avec une structure simple. Selon un troisième aspect de la présente invention, dans le circuit à retard variable ci-dessus décrit, les différences dans les longueurs des fils de portes de séparateurs du premier au n-ième sont respectivement égales aux longueurs des fils de portes à retard respectifs de la chaîne de portes. De ce fait, une résolution du circuit à retard variable est égale au temps de retard de la porte à
retard.
Selon un quatrième aspect de la présente invention, dans le circuit à retard variable ci-dessus décrit, les différences en longueurs des fils de portes de séparateurs du premier au n-ième sont respectivement supérieures aux longueurs des fils de portes à retard respectives de la chaîne de porte. De ce fait, une résolution du circuit à retard variable est inférieure au temps de retard de la porte
à retard.
Selon un cinquième aspect de la présente invention, dans le circuit à retard variable ci-dessus décrit, les premier à n-ième fils de portes de séparateurs ont des longueurs de fils comprenant respectivement une longueur de fil ajoutée pour retirer une variation dans les temps de retard de portes des première à n-ième portes à retard. De ce fait, une variation de résolution du circuit à retard variable due à la variation du processus, à la variation de
2735297
température, à la variation de tension d'alimentation, et
analogue, est supprimée.
Selon un sixième aspect de la présente invention, dans le circuit à retard variable ci-dessus décrit, les première à n-ième portes de séparateurs sont des portes d'inversion. De ce fait, les fils de portes de séparateurs sont raccourcis en
comparaison à ceux dans le circuit à retard variable ci-
dessus décrit lorsque les résolutions des circuits à retard
variable sont égales.
Selon un septième aspect de la présente invention, dans le circuit à retard variable ci-dessus décrit, les dimensions des transistors constituant les première à n-ième portes de séparateurs sont inférieures à celles des transistors constituant les première à n-ième portes à retard. De ce fait, les fils de portes de séparateurs sont raccourcis en
comparaison à ceux dans le circuit à retard variable ci-
dessus décrit lorsque les résolutions des circuits à retard
variable sont égales.
Selon un huitième aspect de la présente invention, un circuit à retard variable comprend une chaîne de portes comprenant une première à n- ième portes à retard (n est un entier supérieur à 2) reliées en série les unes aux autres par l'intermédiaire de fils de portes à retard ayant des longueurs de fils respectives, un signal d'entrée pour retard étant appliqué à la première porte à retard, un premier à un n-ième circuits de séparateurs recevant les sorties des première à n-ième portes de la chaîne de portes et ayant respectivement un premier à m- ièmes systèmes de séparation, un sélecteur (m x n):l qui reçoit des sorties des premier à n-ième circuits séparateur à ses (m x n) entrées et choisit l'une des entrées pour la produire selon un signal de sélection. Chaque premier à m-ième systèmes de séparation de chaque premier à n-ième circuits de séparation comprend des portes de séparateurs dont des côtés entrée sont reliés en commun, des fils de portes de séparation dont des extrémités sont reliées aux sorties des portes de séparateurs et dont les autres extrémités sont reliées aux entrées du sélecteur
6 2735297
(m x n):1, et les longueurs des m x n pièces de fils de portes de séparateurs sont successivement raccourcies du côté du premier système séparateur du premier circuit séparateur au côté du m-ième système de séparateur du n-ième circuit séparateur. De ce fait, la résolution est davantage améliorée sans augmenter le nombre d'étages des portes à retard dans le circuit à retard variable dans lequel la détérioration en résolution causée par le condensateur parasite des fils de
portes de retard est supprimée.
Selon un neuvième aspect de la présente invention, un circuit à retard variable comprend une chaîne de porte comprenant une première à n-ième portes à retard (n est un entier supérieur à 2) reliées en série les unes aux autres par l'intermédiaire de fils de portes à retard ayant des longueurs de fils respectives, un signal pour un retard étant appliqué à la première porte à retard, un premier à n-ième circuits séparateurs recevant les sorties des première à n-ième portes de la chaîne de portes à leurs entrées et ayant un premier à m-ième systèmes séparateurs, respectivement, un premier à m-ième sélecteurs n:l auquel n éléments d'entrée les sorties des mêmes systèmes séparateurs numérotés sélectionnés à partir des premier à m-ième systèmes séparateurs dans les premier à n-ième circuits de séparation sont respectivement appliquées, et qui choisit l'une des entrées pour la produire selon respectivement des signaux de sélection respectifs. Chaque premier à m-ième systèmes de séparation de chaque premier à n- ième circuits de séparation a des portes de séparation dont des côtés d'entrée sont reliés en commun, et des fils de portes de séparation dont des extrémités sont reliées aux sorties des portes de séparateurs et dont les autres extrémités sont reliées respectivement aux entrées exigées des premier à m-ième sélecteurs n:l. Les longueurs des fils de portes de séparateur dans les mêmes systèmes de séparateur numérotés dans les premier à n-ième circuits de séparation sont successivement raccourcies du côté du premier circuit séparateur au côté du n-ième circuit séparateur, et les
7 2735297
différences en longueurs de fils parmi des systèmes de
séparation respectifs sont différentes les unes des autres.
De ce fait, plusieurs résolutions du circuit à retard variable sont établies et l'une d'elles est choisie arbitrairement, dans le circuit à retard variable dans lequel la détérioration en résolution causée par le condensateur
parasite des fils de portes à retard est supprimée.
Selon un dixième aspect de la présente invention, dans le circuit à retard variable ci-dessus décrit, les différences dans les longueurs de fils des fils de portes du premier séparateur parmi les premier à n-ième circuits de séparation sont respectivement égales aux longueurs des fils de portes à retard respectives de la chaîne de portes. De ce fait, la résolution du circuit à retard variable dans le premier système de séparation est égale au temps de retard de
la porte à retard.
Selon un onzième aspect de la présente invention, dans le circuit à retard variable ci-dessus décrit, les différences en longueurs des fils de portes du premier séparateur parmi les premier à n-ième circuits de séparation sont respectivement supérieures aux longueurs des fils de portes à retard respectives de la chaîne de portes. De ce fait, la résolution du circuit à retard variable dans le premier système de séparation est inférieure au temps de
retard des portes à retard.
Selon un douzième aspect de la présente invention, dans le circuit à retard variable ci-dessus décrit, les fils de portes de séparateurs dans les premier à n-ième circuits de séparateur ont des longueurs de fils comprenant respectivement une longueur de fils ajoutée pour retirer les variations dans les temps de retard de portes des première à n-ième portes à retard. De ce fait, la variation de résolution du circuit à retard variable due à la variation du processus, à la variation de température, à la variation de
tension et d'alimentation, et analogue est supprimée.
Selon un treizième aspect de la présente invention, dans le circuit à retard variable ci-dessus décrit, les
8 2735297
portes de séparateur dans les premier à n-ième circuits de séparateur sont des portes d'inversion. De ce fait, les fils de portes de séparateurs sont raccourcis en comparaison à ceux dans le circuit à retard variable ci-dessus décrit lorsque les résolutions des circuits à retard variable sont égales. Selon un quatorzième aspect de la présente invention, dans le circuit à retard variable ci-dessus décrit, les dimensions des transistors constituant les portes de séparateurs dans les premier à n-ième circuits séparateurs sont inférieures à celles des transistors constituant les première à n-ième portes à retard. De ce fait, les fils de portes de séparateurs sont raccourcis en comparaison à ceux dans le circuit à retard variable ci- dessus décrit lorsque
les résolutions des circuits à retard variable sont égales.
L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - la figure 1 est un schéma illustrant un circuit à retard variable selon un premier mode de réalisation de la présente invention; - la figure 2 est un chronogramme illustrant le fonctionnement du circuit à retard variable du premier mode de réalisation; - la figure 3 est un schéma illustrant un circuit à retard variable selon un second mode de réalisation de la présente invention; la figure 4 est un chronogramme illustrant le fonctionnement du circuit à retard variable du second mode de réalisation; - la figure 5 est un schéma illustrant un circuit à retard variable selon un troisième mode de réalisation de la présente invention;
9 2735297
- la figure 6 est un chronogramme illustrant le fonctionnement du circuit à retard variable du troisième mode de réalisation; - la figure 7 est un schéma illustrant un circuit à retard variable selon un quatrième mode de réalisation de la présente invention; - la figure 8 est un chronogramme illustrant le fonctionnement du circuit à retard variable du quatrième mode de réalisation; - la figure 9 est un schéma illustrant un circuit à retard variable selon un cinquième mode de réalisation de la présente invention; - la figure 10 est un chronogramme illustrant le fonctionnement du circuit à retard variable du cinquième mode de réalisation; - la figure 11 est un schéma illustrant un sélecteur n:1 selon une autre construction; - la figure 12 est un schéma illustrant un circuit à retard variable selon un sixième mode de réalisation de la présente invention; - la figure 13 est un chronogramme illustrant le fonctionnement du circuit à retard variable du sixième mode de réalisation; - la figure 14 est un schéma illustrant un circuit à retard variable selon un septième mode de réalisation de la présente invention; - la figure 15 est un chronogramme illustrant le fonctionnement du circuit à retard variable du septième mode de réalisation; - la figure 16 est un schéma illustrant un circuit à retard variable selon un huitième mode de réalisation de la présente invention; - la figure 17 est un chronogramme illustrant le fonctionnement du circuit à retard variable du huitième mode de réalisation; - la figure 18 est un schéma illustrant un circuit à retard variable selon l'art antérieur; et
2735297
- la figure 19 est un schéma pour expliquer la capacité parasite du circuit à retard variable de l'art antérieur. La Figure 1 est un schéma illustrant un schéma de circuit d'un circuit à retard variable selon un premier mode
de réalisation de la présente invention.
Le premier mode de réalisation est mis en oeuvre avec une borne d'entrée IN à laquelle est appliqué un signal pour retard, une chaîne de portes 100 comprenant n-éléments de portes à retard 11,..., ln retardant le signal d'entrée pendant une période prédéterminée, respectivement, étant respectivement reliées en série les unes avec les autres par l'intermédiaire de fils de portes de retard 2, n-pièces de portes de séparateurs 31,..., 3n dont des entrées sont respectivement reliées aux noeuds de connexion de la chaîne de portes 100, un sélecteur 150 n:l qui reçoit les sorties des n éléments de portes de séparateurs 31,..., 3n à ses entrées et choisit l'une d'elles pour la produire, un circuit de production de signal de sélection 151 pour commande d'un sélecteur 150 n:1, n éléments de fils de portes de séparateurs 41,..., 4n pour connexion des portes de
séparateurs 31,..., 3n du sélecteur 150 n:1.
Ici, le temps de retard des portes à retard respectives 11,..., ln est tdi, le temps de retard des portes de séparateurs respectives 31,..., 3n est tp et la longueur de
fil du fil de porte de retard 2 est AL.
De plus, les longueurs de fils des fils de portes de séparateurs 41,..., 4n sont comme suit: premier étage: (n-1)AL + A1 second étage: (n- 2)AL + A1 troisième étage: (n-3)AL + A1
n-ième étage: A1.
Une description est donnée du fonctionnement de ce mode
de réalisation en référence à un cas o le nombre des portes 1il 2735297 à retard est de 4 (n=4). La Figure 2 est un chronogramme pour expliquer la résolution de ce mode de réalisation dans un cas o n=4. A cette figure, le caractère de référence K représente la dépendance du temps de retard de porte sur la longueur de fil qui est déterminée dépendant du condensateur parasite du câble relié à la porte, de la dimension du transistor constituant la porte, et analogue, c'est-à- dire,
un incrément du temps de retard par longueur de fil de lmm.
De ce fait, KAL représente un incrément de temps à retard de porte dans un cas o la longueur de fil du fil de porte de retard 2 est AL. Ici, la même dépendance du temps de retard de porte sur la longueur de fil K est appliquée à toutes les
portes à retard et les portes de séparateurs.
Lorsqu'un signal pour retard est appliqué à la chaîne de portes 100, le signal d'entrée est retardé par chaque porte à retard constituant la chaîne de portes 100 de tdi + KAL. Par ailleurs, les sorties des portes à retard respectives 11,..., 14 sont appliquées au sélecteur 150 n:l par les portes de séparateurs 31,..., 34. Ensuite, les longueurs de fil des fils de portes de séparateurs respectifs 41,..., 44 sont établies, devenant successivement plus courtes de AL et définies comme suit: fil de porte de séparateur du premier étage 41:
3AL + A1
fil de porte de séparateur du second étage 42:
2AL + A1
fil de porte de séparateur du troisième étage 43:
AL + A1
fil de porte de séparateur du quatrième étage 44: A1, les temps de retard dus aux portes de séparateurs d'étages respectives 31,..., 34 et aux fils de portes de séparateurs 41,..., 44 deviennent comme suit: premier étage: 3KAL + (tp + KA1) second étage: 2KL + (tp + KA1) troisième étage: KAL + (tp + KA1) quatrième étage: tp + KA1,
12 2735297
devenant successivement plus petits de KAL. De ce fait, comme représenté à un étage inférieur de figure 2, l'incrément AT du temps de retard à la synchronisation d'entrée du sélecteur 150 n:1 devient: AT = tdi, qui est égal au temps de retard tdi de la porte à retard avec aucune charge, résultant de la sorte en aucune
détérioration en solution du circuit à retard variable.
Dans ce premier mode de réalisation, le retard de fil dû au fil de porte à retard 2 dans la chaîne de portes 100 peut être supprimé par la différence en longueurs de fil des
fils de sortie de portes de séparateurs respectifs 41,.
4n, de la sorte un circuit à retard variable ne produisant aucune détérioration en résolution due au retard de fil peut
être obtenu.
Mode de Réalisation 2 La figure 3 est un schéma illustrant un circuit à retard variable selon un second mode de réalisation de la
présente invention.
Ce second mode de réalisation est mis en oeuvre avec une borne d'entrée IN à laquelle un signal pour retard est appliqué, une chaîne de portes comprenant n éléments de portes à retard 11,..., n retardant le signal d'entrée pendant une période prédéterminée, respectivement, étant respectivement reliées en série les unes avec les autres par l'intermédiaire de fils de portes à retard 2, n éléments de portes de séparateurs 31,..., 3n dont des entrées sont respectivement reliées aux noeuds de connexion de la chaîne de portes 100, un sélecteur 150 n:1 qui reçoit les sorties des n éléments de portes de séparateurs à ses entrées et choisit l'une d'elles pour la produire, un circuit de production de signal de sélecteur 151 pour commander le sélecteur 150 n:1, et des fils de portes de séparateurs 51, n pour relier les portes de séparateurs 31,..., 3n au
sélecteur 150 n:l.
13 2735297
Ici, le temps de retard des portes à retard respectives 11,..., ln est tdi, et la longueur de fil du fil de porte à
retard 2 est AL.
De plus, les longueurs de fil des fils de portes de séparateurs 51, - 5n sont comme suit: premier étage: (n-l)(AL + a) + A1 second étage: (n- 2)(AL + a) + A1 troisième étage: (n-3)(AL + a) + A1 n-ième étage: A1,
ici, a est un entier positif.
En d'autres termes, le circuit à retard variable de ce second mode de réalisation est produit ayant des différences entre les longueurs de fil des fils de portes de séparateurs respectifs de (AL + a) dans le circuit à retard variable du
premier mode de réalisation.
Une description est donnée du fonctionnement de ce
second mode de réalisation en référence à un cas o le nombre de portes à retard est de 4 (n=4). La figure 4 est une chronogramme pour expliquer la résolution de ce mode de réalisation dans un cas o n = 4. A cette figure, le caractère de référence K représente la dépendance du temps de retard de porte sur la longueur de fil qui est déterminée dépendant du condensateur parasite du fil relié à la porte et de la dimension du transistor constituant la porte, et analogue, c'est-à-dire, un incrément de temps de retard par longueur de fil de 1 mm. Ainsi, KAL représente un incrément de temps de retard de porte dans un cas o la longueur de fil du fil de porte à retard 2 est AL. Ici, la même dépendance du temps de retard de porte sur la longueur de fil K est appliquée à toutes les portes à retard et les portes de séparateurs. Lorsqu'un signal pour retard est appliqué à la chaîne de portes 100, le signal d'entrée est retardé par les portes à retard respectives constituant la chaîne de portes 100 de
14 2735297
tdi + KAL. Par ailleurs, les sorties des portes à retard respectives 11,.
, 14 sont appliquées au sélecteur 150 de n:l par les portes de séparateurs 31,..., 34. Les longueurs de fils de sortie des fils de portes de séparateurs respectifs 51,..., 54 sont établies devenant successivement plus courtes de AL comme suit: fil de porte de séparateur du premier étage 51: 3(AL + a) + A1 fil de porte de séparateur du second étage 52: 2(AL + a) + A1 fil de porte de séparateur du troisième étage 53: (AL + a) + Al fil de porte de séparateur du quatrième étage 54 A1, et les temps de retard dûs aux portes de séparateurs d'étages respectifs 31,..., 34 et les fils de portes de séparateurs 51,...--, 54 deviennent comme suit: premier étage: 3K(AL + a) + (tp + KA1) second étage: 2K(AL + a) + (tp + KA1) troisième étage: K(AL + a) + (tp + KA1) quatrième étage: tp + KA1, devenant plus petit de K(AL + a). De ce fait, comme représenté dans un étage le plus inférieur de la figure 4, l'incrément AT du temps de retard à la période d'entrée du sélecteur 150 de n:1 devient: AT = tdi - K a Dans ce second mode de réalisation, un circuit à retard variable qui a davantage amélioré la résolution par rapport..DTD: au premier mode de réalisation est obtenu.
Bien qu'un nombre positif soit appliqué comme a dans le mode de réalisation ci-dessus décrit, la résolution de la porte à retard peut être également supérieure au temps de retard tdi de la porte à retard d'un étage en appliquant un
nombre négatif à a.
Mode de Réalisation 3 La figure 5 est un schéma illustrant un troisième mode
de réalisation de la présente invention.
2735297
Bien qu'un circuit à retard variable qui ne détériore pas la résolution en phase soit obtenu dans les premier et second modes de réalisation, ceux-ci impliquent des problèmes que les longueurs des fils de sortie de portes de séparateurs, en particulier, celle des fils de sortie de portes deséparateurs au premier étage côté entrée deviennent longues. Ce troisième mode de réalisation est axé pour résoudre ce problème et est mis en oeuvre avec une borne d'entrée IN à laquelle un signal pour retard est appliqué, une chaîne de
portes 100 comprenant n éléments de portes à retard 11,...
1n pour retarder le signal d'entrée pendant une période prédéterminée, et étant reliées en série les unes aux autres par l'intermédiaire de fils de portes à retard 2, n éléments de portes de séparateurs d'inversion 61,..., 6n dont des entrées respectives sont reliées à des noeuds de connexion respectifs de la chaîne de portes 100, un sélecteur 150 n:l qui reçoit les sorties des n éléments de portes de séparateurs d'inversion à ses entrées et choisit l'une d'elles pour la produire, un circuit de production de signal de sélecteur 151 pour commander le sélecteur 150 n:l, n éléments de fils de portes de séparateurs d'inversion 71,..., 7n pour relier respectivement les portes de séparateurs d'inversion 61,..., 6n au sélecteur 150 n:l, et
un inverseur 8 pour inverser la sortie du sélecteur 150 n:l.
Ici, le temps de retard de chacune des portes à retard 11,..., ln est tdi et le temps de retard de chacune des portes de séparateurs d'inversion 6 est tp et la longueur du
fil de porte à retard 2 est AL.
De plus, les longueurs des fils de portes de séparateurs d'inversion 71,..., 7n sont comme suit: premier étage: (n-1)AL1 + A1 second étage: (n-2)AL1 + A1 troisième étage: (n-3)AL1 + A1
16 2735297
n-ième étage: A1,
devenant successivement plus court de AL1.
En d'autres termes, le circuit à retard variable de ce troisième mode de réalisation est constitué en remplaçant la porte de séparateur du circuit à retard variable du premier mode de réalisation par une porte de séparateur d'inversion, c'est-à-dire, un inverseur, accomplissant une opération d'inversion.
Une description est donnée du fonctionnement de ce
troisième mode de réalisation en référence à un cas o le nombre de portes à retard est de 4 (n=4). La figure 6 est un chronogramme pour expliquer la résolution de ce mode de réalisation dans un cas o une impulsion négative est appliquée à la chaîne de portes 100 de n=4. A cette figure, les caractères de référence KHL et KLH représentent la dépendance de longueur de fil du temps de retard de porte, c'est-à-dire, un incrément de temps de retard par longueur de fil de 1 mm lorsqu'une impulsion négative est appliquée et une impulsion positive est appliquée, respectivement. De plus, KHLAL représente un incrément de temps de retard de porte dans un cas o la longueur de fil de porte à retard 2 est AL et KLHAL1 représente un incrément du temps de retard de porte dans un cas o la longueur du fil de porte de séparateur d'inversion 7 et AL1. Ici, la dépendance de longueur de fil des temps de retard de porte KHL et KLH qui sont déterminés suivant les dimensions des transistors constituant les portes à retard et le condensateur parasite des fils relié aux portes est supposée être la même dans toutes les portes à retard et les portes de séparateurs
d'inversion.
Lorsqu'un signal négatif à retarder est appliqué à la chaîne de portes 100, le signal d'entrée est retardé par les portes à retard constituant la chaîne de portes 100 de tdi + KHLAL, respectivement. Par ailleurs, les sorties des portes à retard respectives 11,..., 14 sont appliquées au sélecteur n:1 par l'intermédiaire des portes de séparateur d'inverion 61,..., 64, respectivement. Ensuite, les
17 2735297
longueurs de fil des fils de portes de séparateurs d'inversion respectifs 71,..., 74 sont établies devenant successivement plus courtes de AL1 comme suit: fil de porte de séparateur d'inversion du premier étage
71: 3AL1 + A1
fil de porte de séparateur d'inversion du second étage
72: 2AL1 + A1
fil de porte de séparateur d'inversion du troisième étage 73: AL1 + A1 fil de porte de séparateur d'inversion du quatrième étage 74: A1, et les temps de retard dûs aux portes de séparateurs d'inversion d'étages respectifs 61,..., 64 et aux fils de portes de séparateurs d'inversion 71, *.. 74 deviennent comme suit: premier étage: 3KLHAL1 + (tp + KLHA1) second étage: 2KLHAL1 + (tp + KLHA1) troisième étage: KLHAL1 + (tp + KLHA1) quatrième étage: tp + KLHA1, devenant successivement plus petit de KLHAL1. De ce fait, comme représenté dans un étage inférieur de la figure 6, l'incrément AT du temps de retard à la période d'entrée du sélecteur 150 n:l devient:
AT = tdi + KHLAL - KLHAL1.
Ceci signifie qu'afin d'égaliser l'incrément AT du temps de retard au temps de retard tdi de la porte à retard lorsqu'il n'y a aucune charge, on exige seulement de rendre
KHLAL = KLHAL1.
Si on suppose que KHL = aKLH, il est possible de représenter cela
AL1 = aAL.
Généralement, la dépendance de la longueur de fil KHL du temps de retard de porte lorsque l'impulsion négative est appliquée prend une valeur de 0,5 - 0,2 fois la dépendance de longueur de fil KLH du temps de retard de porte lorsqu'une impulsion positive est appliquée, de la sorte le a ci-dessus décrit devient a=0,5 - 0,2, et il est possible de rendre l'incrément AL1 de la longueur de fil des fils de séparateur
18 2735297
d'inversion 71,..., 7n plus court que la longueur de fil AL
des fils de portes à retard 11,..., ln.
Dans ce troisième mode de réalisation, le même effet que dans le premier mode de réalisation, c'est-à-dire, un effet d'obtenir un circuit à retard variable dans lequel aucune détérioration ne se produit en résolution à cause du retard de fil ainsi que les longueurs des fils aux portes de séparateurs d'inversion 71,..., 7n peut être raccourci, de la sorte à cause de la réduction de la zone de pastille, le
coût de fabrication est réduit.
Bien qu'un cas o une impulsion négative soit appliquée à la chaîne de portes 100 soit décrit dans les modes de réalisation ci-dessus décrits, une impulsion positive peut également être appliquée en utilisant les transistors pour ceux formant les portes à séparateurs d'inversion 61,.
, 6n, avec une dimension plus grande pour des transistors du type à appauvrissement et une dimension plus petite pour les transistors du type à enrichissement, ou constituant les portes de séparateurs d'inversion par des transistors au Si et rendant le a ci-dessus décrit supérieur à 1, avec les mêmes effets que dans le troisième mode de réalisation sont obtenues. Mode de Réalisation 4 La Figure 7 est un schéma illustrant un circuit à retard variable selon un quatrième mode de réalisation de la..DTD: présente invention.
Ce quatrième mode de réalisation a pour objet de raccourcir la longueur de fil pour additionner les sorties des portes de séparateur d'un circuit à retard variable qui ne détériore pas la résolution comme le troisième mode de réalisation. Ce quatrième mode de réalisation est mis en oeuvre avec une borne d'entrée IN à laquelle un signal à retarder est appliqué, une chaîne de portes 100 comprenant n éléments de portes à retard 11,..., ln pour retarder le signal d'entrée pendant une période prédéterminée, et étant reliées en série les unes avec les autres par l'intermédiaire de fils de porte à retard 2, n éléments de portes de
19 2735297
séparateurs 91,..., 9n dont les entrées respectives sont reliées à des noeuds de connexion respectifs de la chaîne de portes 100, un sélecteur 150 n:l qui reçoit les sorties des n éléments de portes de séparateurs 91,..., 9n à ses entrées et choisit l'une d'elles pour la produire, un circuit de production de signal de sélecteur 151 pour commander le sélecteur 150 n:l, n éléments de fils de portes de séparateurs 101,..., i0n pour relier respectivement les portes de séparateurs 91,..., 9n au sélecteur 150 n:l et un
inverseur 8 pour inverser la sortie du sélecteur 150 n:l.
Ici, la période de retard de chacune des portes à retard 11,..., ln est tdi, et la période de retard de chacune des portes de séparateur 91,.. 9n est tp et la
longueur du fil de porte à retard 2 est AL.
De plus, les longueurs des fils de portes de séparateurs 101,..., lOn sont comme suit: premier étage: (n-1)AL2 + A1 second étage: (n-2)AL2 + Al troisième étage: (n-3)AL2 + A1 n-ième étage: A1,
devenant successivement plus court de AL2.
En d'autres termes, le circuit à retard variable de ce quatrième mode de réalisation est produit en réalisant la dimension des transistors constituant les portes de séparateur inférieure à celle constituant les portes à retard dans le circuit à retard variable du premier mode de
réalisation.
Une description est donnée du fonctionnement de ce
quatrième mode de réalisation en référence à un cas o le nombre de portes à retard est de 4(n=4). La figure 8 est un chronogramme pour expliquer la résolution de ce mode de réalisation dans un cas o n=4. A cette figure, le caractère de référence K représente la dépendance de longueur de fil de la période de retard de porte des portes à retard respectives
2735297
11,..., lnt qui est déterminée suivant le condensateur parasite du fil relié à la porte et la dimension du transistor constituant la porte, ou analogue, et K2 représente la dépendance de longueur de fil de la période de retard de porte des portes de séparateurs respectives 91, 9n. De plus, KAL représente un incrément de période de retard de porte dans un cas o la longueur de fil du fil de porte à retard 2 est AL et K2AL2 représente un incrément de la période de retard de porte dans un cas o la longueur de
fil du fil de porte de séparateur 10 est AL2.
Lorsqu'un signal à retarder est appliqué à la chaîne de portes 100, le signal d'entrée est retardé par les portes à retard constituant la chaîne de portes 100 de tdi + KAL, respectivement. Par ailleurs, les sorties des portes à retard respectives 11,..., 14 sont appliquées au sélector 150 n:1 par l'intermédiaire des portes de séparateur 91,..., 94, respectivement. Ensuite, les longueurs de fil des fils de portes de séparateurs respectives 101,..., 104 sont établies devenant successivement plus courtes de AL2 comme suit: fil de porte de séparateur du premier étage 101:
3AL2 + A1
fil de porte de séparateur du second étage 102:
2AL2 + A1
fil de porte de séparateur du troisième étage 103:
AL2 + A1
fil de porte de séparateur du quatrième étage 104: A1, et les périodes de retard dues aux portes de séparateurs d'étages respectifs 91,..., 94 et les fils de portes de séparateurs 101,..., 104 deviennent comme suit: premier étage: 3K2AL2 + (tp + K2A1) second étage: 2K2AL2 + (tp + K2A1) troisième étage: K2AL2 + (tp + K2A1) quatrième étage: tp + K2A1, devenant successivement plus petit de K2AL2. De ce fait, comme représenté dans un étage inférieur de figure 8, l'incrément AT de la période de retard à la période d'entrée du sélecteur 150 de n:1 devient,
21 2735297
AT = tdi + KAL - K2AL2 Ceci signifie, afin d'égaliser l'incrément AT du temps de retard au temps de retard tdi de la porte à retard lorsqu'il n'y a aucune charge, qu'il est seulement exigé de rendre
KAL = K2AL2
Si on suppose que K = PK2, il est possible de représenter cela
AL2 = PAL.
Puisque dans ce mode de réalisation la dimension du transistor constituant les portes de séparateurs 91,. 9n est établie plus petite que la dimension des transistors constituant les portes à retard 11,..., ln, elle devient K < K2, c'est-à-dire P(=K/K2) < 1. En d'autres termes, l'incrément AL2 de la longueur de fil des fils de portes de séparateurs 101,..., lOn peut être raccourcie par rapport à l'incrément AL de la longueur de fil des fils de portes à
retard 11,..., ln-
Dans ce quatrième mode de réalisation, le même effet que dans le premier mode de réalisation, c'est-à-dire, un effet d'obtenir un circuit à retard variable dans lequel aucune détérioration ne se produit en résolution à cause du retard de fil ainsi que des longueurs des fils de portes de séparateurs 101,..., lOn peut être raccourci, de la sorte le coût de fabrication est réduit à cause de la réduction dans
la surface de plaquette.
Mode de Réalisation 5 Bien qu'un circuit à retard variable qui ne détériore pas la résolution soit obtenu dans les premier à quatrième modes de réalisation, on exige de plus de réaliser une porte de séparateur ou une porte de séparateur d'inversion pour obtenir cela. Le circuit à retard variable de ce cinquième mode de réalisation est celui qui ne détériore pas la
résolution et n'exige pas de porte de séparateur, c'est-à-
dire, permet un fonctionnement à une dissipation de puissance plus faible. La figure 9 est un schéma illustrant un circuit
22 2735297
à retard variable selon un cinquième mode de réalisation de
la présente invention.
Ce cinquième mode de réalisation est mis en oeuvre avec une borne d'entrée IN à laquelle un signal à retarder est appliqué, une chaîne de portes 100 comprenant n éléments de portes à retard 11,..., ln pour retarder le signal d'entrée pendant une période prédéterminée et étant reliées en série les unes avec les autres par l'intermédiaire de fils de portes à retard 2, et un sélecteur 200 n:1 qui reçoit les sorties des n éléments de portes à retard 11,..., ln à ses
entrées et choisit l'une d'elles pour la produire.
Le sélecteur 200 n:l comprend: j pièces de bornes d'entrée de signal de sélection INS!,..., INSj pour appliquer j (j est un entier satisfaisant 2j-1 < n < 2J) éléments de signaux de sélection S1,..., Sj, j éléments de portes inverseuses 151,..., 15j pour produire des signaux inversés de sélection /S1,..., /S en inversant les j éléments de signaux de sélection S1,..., Sj, n éléments de (j+1) portes NON OU d'entrée 121,.
, 12n (ci-après référencées comme portes de séparateur) qui reçoivent les sorties respectives des n éléments de portes à retard 11,..., ln et le signal de sélection ou le signal inversé de sélection, et choisit seulement un qui devient actif selon le signal de sélection, les n NON OU d'entrée 14(ci-après référencées comme portes de sélection) qui reçoivent les sorties des portes de séparateurs 121,..., 12n et des sorties NON OU de ces entrées, et des fils de portes de séparateurs 131,..., 13n pour relier respectivement les portes de séparateurs 121,..., 12n à la porte de..DTD: sélection 14.
Ici, le temps de retard de chacune des portes à retard 11,..., n est tdi, et le temps de retard de chacune des portes de séparateurs 121,..., 12n du sélecteur 200 n:1 est
tp, et la longueur de fil de porte à retard 2 est AL.
De plus, les longueurs des fils de portes de séparateurs 131,..., 13n sont comme suit: premier étage: (n-1)AL3 + Al
23 2735297
second étage: (n-2)AL3 + A1 troisième étage: (n-3)AL3 + A1 s n- ième étage: A1,
devenant successivement plus court de AL3-
Une description est donnée du fonctionnement de ce
cinquième mode de réalisation en référence à un cas o le nombre de portes à retard est de 4 (n=4). La figure 10 est un chronogramme pour expliquer la résolution de ce mode de réalisation dans un cas o n = 4. A cette figure, le caractère de référence K représente la dépendance de longueur de fil de la période de retard de porte des portes à retard respectives 11,..., ln, qui est déterminée dépendant du condensateur parasite du fil relié à la porte, de la dimension du transistor constituant la porte, et analogue, et K3 représente la dépendance de longueur de fil de la période de retard de porte des portes de séparateurs respectives 121, 20... 12n. De plus, KAL représente un incrément de temps de retard de porte dans un cas o la longueur de fil de porte à retard 2 est AL et K3AL3 représente un incrément de temps de retard de porte dans un cas o la longueur de fil de porte de
séparateur 13 est AL3.
Lorsqu'un signal à retarder est appliqué à la chaîne de portes 100, le signal d'entrée est retardé par les portes à retard 11,..., 14 constituant la chaîne de portes 100 de tdi + KAL, respectivement. Par ailleurs, les sorties des portes à retard 11,..., 14 seront appliquées aux portes de séparateurs respectives 121,..., 124 du sélecteur 200 n:1 et à chacune des portes de séparateurs 121,..., 124, un signal de sélection ou un signal inversé de sélection est appliqué de sorte que l'une des portes de séparateurs devient active selon le signal de sélection. De plus, lorsque la porte de séparateur sélectionnée selon le signal de sélection devient active, la sortie de la porte à retard 1 qui est appliquée à la porte de séparateur est produite avec inversion. Puisque
24 2735297
les longueurs de fil des fils de portes de séparateurs 13 sont établies devenant successivement plus courtes de AL3 comme décrit ci-dessus, les longueurs des fils de portes de séparateurs deviennent comme suit: fil de porte de séparateur du premier étage 131:
3AL3 + A1
fil de porte de séparateur du second étage 132:
2AL3 + A1
fil de porte de séparateur du troisième étage 133:
AL3 + A1
fil de porte de séparateur du quatrième étage 134: A1, et, les temps de retard des portes de séparateurs d'étages respectifs 121,..., 124 et les fils de portes de séparateurs 131,..., 134 deviennent comme suit: premier étage: 3K3AL3 + (tp + K3A1) second étage: 2K3AL3 + (tp + K3A1) troisième étage: K3AL3 + (tp + K3A1) quatrième étage: tp + K3A1, devenant successivement plus petit de K3AL3. De ce fait, comme représenté dans l'étage inférieur de la figure , l'incrément AT du temps de retard à la période d'entrée de la porte de sélecteur 14 devient, AT = tdi + KAL K3AL3 Ceci signifie, afin d'égaliser l'incrément AT du temps de retard au temps de retard tdi de la porte à retard lorsqu'il n'y a aucune charge, qu'on exige seulement de rendre
KAL = K3AL3
Ici, puisque dans ce mode de réalisation un circuit NON OU (correspondant à la porte de séparateur inversée du troisième mode de réalisation) est utilisé pour la porte de séparateur 12, AL3 est dans une relation avec AL comme dans ce qui suit:
AL > AL3
Dans ce cinquième mode de réalisation, puisque le circuit NON OU constituant le sélecteur 200 n:l est également
2735297
utilisé comme une porte de séparateur (ou une porte de séparateur inversée) qui fût de plus nécessaire dans les premier à quatrième modes de réalisation, un circuit à retard variable qui a les mêmes effets que dans le premier mode de réalisation, c'est-à-dire, avec aucune réduction en résolution due au retard de fil qui se produit peut être obtenu et le nombre de parties constituant le circuit peut être réduit, résultant en un coût de fabrication réduit, une dissipation de puissance réduite et un degré amélioré
d'intégration.
Bien qu'un sélecteur n:1 soit constitué en utilisant des circuits NON OU pour à la fois une porte de séparateur et une porte de sélection dans ce cinquième mode de réalisation, ce mode de réalisation peut être appliqué non seulement au sélecteur n:1 ayant cette construction de circuit mais également au sélecteur n:1 qui est constitué en utilisant un circuit OU pour la porte de séparateur et un circuit ET pour la porte de sélection comme représenté en figure 11, les mêmes effets que dans ce cinquième mode de réalisation sont
obtenus.
Mode de Réalisation 6 Les circuits à retard variable des premier à cinquième modes de réalisation empêchent une détérioration de résolution du circuit à retard variable due au retard de fil de portes à retard respectives constituant la chaîne de portes en réglant la longueur des fils de portes de séparateurs, cependant, il y a des facteurs détériorant la résolution du circuit à retard variable autres que le retard de fil. Par exemple, il y en a un dû à la variation de procédé d'un transistor constituant une porte. En d'autres termes, lorsqu'une variation de processus se produit, le temps de retard d'une porte est varié à cause d'une variation d'une tension de seuil VTH, et un temps de retard d'une porte serait varié, de la sorte la résolution et la largeur
variable maximum d'un circuit à retard variable sont variées.
Un sixième mode de réalisation de la présente invention réalisera un circuit à retard variable qui peut supprimer des
26 2735297
variations dans le temps de retard dues à la variation de
processus d'un transistor, résultant en figure 12.
Dans le circuit à retard variable de ce sixième mode de réalisation, les fils de portes de séparateurs 41,..., 4n du premier mode de réalisation (figure 1) sont remplacés par 161,..., 16n
Une description est donnée du fonctionnement de ce
sixième mode de réalisation dans le cas o les portes à retard sont de 4(n = 4). La figure 13 représente un chronogramme pour expliquer la résolution de ce mode de réalisation dans lequel n=4. A cette figure, le caractère de référence tdi désigne un temps de retard de portes à retard respectives 11,..., ln. Le caractère de référence tp désigne un temps de retard des portes de séparateurs 31,..., 3n. Le caractère de référence AL désigne une longueur du fil de porte à retard 2. Le caractère de référence K désigne une dépendance de longueur de fil du temps de retard de porte, c'est-à-dire, un incrément du temps de retard par longueur de fil de 1 mm, déterminée par la dimension du transistor constituant la porte, le condensateur parasite du au fil relié à la porte et analogue. Le caractère de référence y désigne une proportion de changement du temps de retard de porte tdi due à la variation de processus et le caractère de référence s désigne une proportion de changement de la dépendance de longueur de fil K du temps de retard de porte due à la variation de processus. De plus, l'incrément des longueurs des fils de portes séparées est établi devenant successivement plus courts de (AL + AL4) du côté entrée, devenant finalement Ai, comme représenté dans ce qui suit: fil de porte de séparateur du premier étage 161:
3(AL + AL4) + A1
* fil de porte de séparateur du second étage 162:
2(AL + AL4) + A1
fil de porte de séparateur du troisième étage 163:
(AL + AL4) + A1
fil de porte de séparateur du quatrième étage 164: A1.
27 2735297
Le fonctionnement du circuit à retard variable de ce sixième mode de réalisation est similaire à celui du premier mode de réalisation. Comme représenté dans un étage inférieur de figure 13, l'incrément AT du temps de retard à la période d'entrée de la porte de sélecteur 150 n:l devient, AT = (1 + Y)tdi - (1 + s) K e AL4 Ici, afin d'égaliser l'incrément AT du temps de retard au temps de retard tdi lorsqu'il n'y a aucune charge similairement comme dans le premier mode de réalisation,
AL4 = [Y/(1 + E)](tdi/K).
En d'autres termes, en rendant l'incrément des longueurs des fils de portes de séparateurs égal à la somme de l'incrément des longueurs des fils de portes de séparateurs dans le circuit à retard variable du premier mode de réalisation et de AL4, la variation de retard due à la
variation du processus peut être davantage supprimée.
Bien que dans ce sixième mode de réalisation, le circuit à retard variable qui est constitué en remplaçant les fils de portes de séparateurs 41,..., 4n dans le circuit à retard variable (figure 1) du premier mode de réalisation avec les fils de portes de séparateurs 161,.. ., 16n, o des fils ayant davantage de longueur de fil afin de supprimer la variation de temps de retard dépendant de la variation de processus d'un fil de transistor est utilisé comme un fil de porte de séparateur peut être appliqué à n'importe quel des circuits à retard variable des premier à cinquième modes de réalisation avec les mêmes effets que dans ce mode de réalisation.
De plus, bien qu'une description soit donnée de la
variation du temps de retard due au temps de variation du processus dans ce sixième mode de réalisation, ceci peut être appliqué aux variations de temps de retard dues à d'autres facteurs tels que variation de température, variation dans la tension d'alimentation avec les mêmes effets que dans ce
sixième mode de réalisation.
28 2735297
Mode de Réalisation 7 Un circuit à retard variable selon un septième mode de réalisation de la présente invention est représenté en figure 14. Ce septième mode de réalisation est mis en oeuvre avec une borne d'entrée IN à laquelle un signal à retarder est appliqué, une chaîne de portes 100 comprenant n éléments de portes à retard 11,..., 1n retardant le signal d'entrée pendant une prédéterminée, respectivement, étant reliées en série les unes avec les autres par l'intermédiaire de fils de portes à retard 2, n éléments de circuits séparateurs 201, n dont les entrées sont respectivement reliées aux noeuds de connexion de la chaîne de portes 100, un sélecteur 250 2n:1 qui reçoit les 2n éléments de sortie des circuits de séparation 201,..., 20n à ses entrées et choisit l'une d'elles pour la produire, et un circuit de production de
signal de sélection 251 pour commander le sélecteur 250 2n:1.
Le circuit séparateur 20k (1 < k < n) comprend un premier système de séparation comprenant une porte de séparateur 21k et un fil de sortie de porte de séparateur 23k dont une extrémité est reliée à la sortie de la porte de séparateur 21k et dont l'autre extrémité est reliée à l'entrée du sélecteur 250 2n:1, et un second système de séparation comprenant une porte de séparateur 22k et un fil de sortie de porte de séparateur 24k dont une extrémité est reliée à la sortie de la porte de séparateur 22k et l'autre extrémité est reliée à l'entrée du sélecteur 250 2n:1. Les entrées des portes de séparateur, 21k et 22k sont reliées à
la sortie de la porte à retard 1k.
Ici, le temps de retard de chacune des portes à retard 11,..., ln est tdi, et le temps de retard de chacune des portes de séparateurs 211,..., 21n et 221, 22n est tp, et la
longueur du fil de porte à retard 2 est AL.
De plus, les longueurs des fils de portes de séparateurs 231,..., 23n sont comme suit à partir du côté de signal d'entrée: premier étage: (n-l)AL + A1
29 2735297
second étage: (n-2)AL + A1 troisième étage: (n-3)AL + A1 n-ième étage: A1, devenant successivement plus court de AL, et les longueurs des fils de portes de séparateurs 241,..., 24n sont comme suit à partir du côté signal d'entrée: premier étage: (n-l)AL + A1 + D (D: entier positif) second étage: (n-2)AL + A1 + D troisième étage: (n-3)AL + A1 + D n-ième étage: A1 + D. En d'autres termes, le circuit à retard variable de ce septième mode de réalisation est obtenu en prévoyant deux portes de séparateurs qui reçoivent les sorties des portes à retard 11,..., 1n en parallèle et reliant les portes de séparateurs et le sélecteur par les fils de portes de
séparateurs ayant des longueurs respectives différentes.
Une description est donnée du fonctionnement de ce
septième mode de réalisation en référence à un cas o le nombre de portes à retard est de 4(n=4). La figure 15 est un chronogramme pour expliquer la résolution de ce mode de réalisation dans un cas o n = 4. A cette figure, le caractère de référence K représente une dépendance de longueur de fil du temps de retard de porte, c'est-à-dire, un incrément de temps de retard par longueur de fil de 1 mm, qui est déterminé dépendant de la dimensiondu transistor constituant la porte, du condensateur parasite dû au fil relié à la porte, et analogue. De plus, KAL représente un incrément de temps de retard de porte dans un cas o la
longueur de fil de porte de retard est AL.
Lorsqu'un signal à retarder est appliqué à la chaîne de portes 100, le signal d'entrée est retardé par les portes à
2735297
retard 11,..., In constituant la chaîne de portes 100 de tdi + KAL, respectivement. Par ailleurs, les sorties des portes à retard respectives 11,..., 14 sont appliquées au sélecteur 250 2n:l par l'intermédiaire des circuits de séparation 201, 5..., 204, respectivement. Ensuite, puisque les longueurs de fils de sortie des fils de portes de séparateurs 231,..., 234 et 241,..., 244 dans les circuits séparateurs respectifs 201,..., 204 sont établies devenant successivement plus courtes de AL comme décrit ci-dessus, il s'ensuit que: dans le circuit séparateur du premier étage 201, le fil de porte de séparateur 231: 3AL + A1
241: 3AL + A1 + D
dans le circuit séparateur du second étage 202, le fil de porte de séparateur 232: 2KAL + A1
242: 2KAL + A1 + D
dans le circuit séparateur du troisième étage 203, le fil de porte de séparateur 233: AL + A1 243: AL + Al + D dans le circuit séparateur du quatrième étage 204, le fil de porte de séparateur 234: A1
244: A1 + D,
et les temps de retard par les premier et second systèmes de séparation des circuits de séparation d'étages respectifs 201,..., 204 deviennent comme suit successivement du côté d'entrée, dans le circuit séparateur du premier étage 201, premier système séparateur: 3KAL + (tp + KA1) second système séparateur: 3KAL + (tp + K(A1 + D) dans circuit séparateur du second étage 202, premier système séparateur: 2AL + (tp + KA1) second système séparateur: 2AL + (tp + K(A1 + D) dans circuit séparateur du troisième étage 203, premier système séparateur: KAL + (tp + KA1) second système séparateur: KAL + (tp + K(A1 + D) dans circuit séparateur du quatrième étage 204, premier système séparateur: tp + KA1
second système séparateur: tp + K(A1 + D).
31 2735297
De ce fait, comme représenté dans un étage inférieur de la figure 14, l'incrément AT du temps de retard à la période d'entrée du sélecteur 250 2n:1 devient,
AT = KD
ou AT = tdi - KD. Dans ce septième mode de réalisation, puisqu'un circuit à retard variable a cette construction, la résolution peut être augmentée sans augmenter le nombre d'étage des portes à
retard constituant le circuit à retard variable.
Bien que les sorties des portes à retard respectives soient reliées aux circuits de séparation respectifs ayant deux systèmes de séparation dans ce septième mode de réalisation, il est possible que les sorties des portes à retard respectives soient reliées aux circuits de séparation respectifs ayant m éléments de systèmes de séparation et que la donnée de retard à produire soit choisie par un sélecteur (n x m):1. Dans ce cas, l'incrément du temps de retard peut être rendu à tdi/m, résultant en davantage d'amélioration de
la résolution du circuit à retard variable.
Mode de Réalisation 8 La figure 16 représente un circuit à retard variable selon un huitième mode de réalisation de la présente invention. Ce huitième mode de réalisation est mis en oeuvre avec une borne d'entrée IN à laquelle un signal à retarder est appliqué, une chaîne de portes comprenant n éléments de portes à retard 11,..., n retardant le signal d'entrée pendant une période prédéterminée, respectivement, étant reliées en série les unes avec les autres par l'intermédiaire de fils de portes à retard 2, n éléments de circuits séparateurs 301,.. ., 30n dont l'entrée est reliée aux noeuds de connexion respectifs de la chaîne de portes 100 et qui ont respectivement des premier et second systèmes de séparation, des sélecteurs 155 n:1 dont les entrées reçoivent les sorties des premier et second systèmes de séparation des circuits de séparation respectifs 301,..., 30n et qui choisit l'une d'elles pour la produire respectivement, des circuits de
32 2735297
production de signal de sélection 156, 161 pour commander les sélecteurs 155, 160 n:1, respectivement, un circuit de commutation 165 qui reçoit les sorties des sélecteurs 155, n:l et produit l'une d'elles et un circuit de production de signal de commutation 166 pour commander le circuit de commutation 165. De la sorte la résolution du retard est choisie par des signaux de l'extérieur dans le circuit à
retard variable.
Le circuit séparateur 30K (1 < K < n) comprend un premier système de séparation comprenant une porte de séparation 31k et un fil de sortie de porte de séparation 33k dont une extrémité est reliée à la sortie de la porte de séparation 31k et dont l'autre extrémité est reliée à l'entrée du sélecteur 155 n:l et un second système de séparation comprenant une porte de séparation 32K et un fil de sortie de porte de séparation 34K dont une extrémité est reliée à la sortie de la porte de séparation 32K et dont
l'autre extrémité est reliée à l'entrée du sélecteur 160 n:1.
Les entrées de la porte de séparation 31K et 32K sont reliées
à la sortie de la porte à retard lk.
Ici, le temps de retard de chacune des portes à retard 11,..., ln est tdi, et le temps de retard de chacune des portes de séparateurs 311,..., 31n et 321,..., 32n est tp,
et la longueur du fil de porte à retard 2 est AL.
De plus, les longueurs des fils de portes de séparateurs 331, t. 33n sont comme suit à partir du côté signal d'entrée: premier étage: (n-1)AL + A1 second étage: (n-2)AL + A1 troisième étage: (n-3)AL + A1 n-ième étage: A1, devenant successivement plus court de AL, et les longueurs des fils de portes de séparateurs 341, 3'4n sont comme suit à partir du côté signal d'entrée:
33 2735297
premier étage: (n-1)AL5 + A1 second étage: (n-2)AL5 + A1 troisième étage: (n-3)AL5 + A1 e
I
n-ième étage: A1.
Une description est donnée du fonctionnement de ce
huitième mode de réalisation en référence à un cas o le nombre de portes à retard est de 4(n=4). La figure 17 est un chronogramme pour expliquer la résolution de ce mode de réalisation dans un cas o n = 4. Dans cette figure, le caractère de référence K représente une dépendance de longueur de fil du temps de retard de porte, c'est-à-dire, un incrément de temps de retard par longueur de fil de 1 mm, qui est déterminé dépendant de la dimension du transistor constituant la porte, du condensateur parasite dû au fil relié à la porte et analogue. De plus, KAL représente un incrément de temps de retard de porte dans un cas o la
longueur de fil de porte de retard 2 est AL.
Lorsqu'un signal à retarder est appliqué à la chaîne de portes 100, le signal d'entrée à retarder par les portes à retard respectives 11,..., 14 constituant la chaîne de portes 100 de tdi + KAL. Par ailleurs, les sorties des portes à retard respectives 11,..., 14 sont appliquées au sélecteur 155 n:l par l'intermédiaire du premier système de séparation des circuits de séparation 301,..., 304 et au sélecteur 160 n:l par l'intermédiaire du second système de séparation des circuits de séparation 301,..., 304. Ensuite, puisque les longueurs de fil de sortie des fils de portes de séparateurs 331,...*, 334 et 341,..., 344 dans les circuits séparateurs respectifs 301,..., 304 sont établies devenant successivement plus courtes de AL et AL5, respectivement, comme décrit ci-dessus, il s'ensuit que: dans le circuit séparateur du premier étage 301, le fil de porte de séparateur 331: 3AL + A1
341: 3AL5 + A1
34 2735297
dans le circuit séparateur du second étage 302, le fil de porte de séparateur 332: 2AL + A1
342: 2AL5 + A1
dans le circuit séparateur du troisième étage 303, le fil de porte de séparateur 333: AL + A1
343: AL5 + A1
dans le circuit séparateur du quatrième étage 304, le fil de porte de séparateur 334: A1
344: A1,
et les temps de retard respectifs par les premier et second systèmes de séparation des circuits de séparation d'étages respectifs 301,..., 304 deviennent comme suit successivement à partir du côté entrée, Premier système de séparation, circuit de séparation du premier étage 301: 3KAL + (tp + KA1) circuit de séparation du second étage 302: 2KAL + (tp + KA1) circuit de séparation du troisième étage 303: KAL + (tp + KA1) circuit de séparation du quatrième étage 304: tp + KA1 Second système de séparation, circuit de séparation du premier étage 301: 3KAL5 + (tp + KAl) circuit de séparation du second étage 302: 2KAL5 + (tp + KA1) circuit de séparation du troisième étage 303: KAL5 + (tp + KA1) circuit de séparation du quatrième étage 304: tp + KA1. De ce fait, comme représenté dans un étage inférieur de la figure 16, l'incrément AT1 (premier système de séparation) du temps de retard à la période d'entrée du sélecteur 155 n:l devient, AT1 = tdi,
2735297
et, l'incrément AT2 (second système de séparation) du temps de retard à la période d'entrée du sélecteur 160 n:l devient,
AT2 = tdi - K(A5-AL).
Ainsi, la résolution de retard peut être changée selon que le premier ou le second système de séparation est
sélectionné par le circuit de commutation 165.
Dans ce huitième mode de réalisation ayant cette construction, la résolution différente peut être sélectionnée
dans un circuit à retard variable.
Bien que le circuit de séparation ayant deux systèmes séparateurs soit relié aux sorties des portes à retard respectives dans ce huitième mode de réalisation, il est possible que le circuit de séparation comprenant m éléments de systèmes séparateurs soit relié aux sorties des portes à retard respectives et les sorties des systèmes séparateurs respectifs sont appliquées au m éléments de sélecteur n:l et les sorties des n pièces de sélecteur n:l sont sélectionnées par un circuit de commutation. Dans ce cas, m sortes de résolutions de retard peuvent être établies dans un circuit à
retard variable.
Bien que les longueurs des fils de portes à retard 2 reliant les portes à retard respectives de la chaîne de portes 100 les unes avec les autres dans les premier à
huitième modes de réalisation ci-dessus décrits, c'est-à-
dire, des fils pour relier les portes à retard respectives les unes avec les autres et les fils pour relier les portes à retard respectives aux portes de séparateurs, soient constantes, la présente invention est également efficace même dans un cas o des longueurs des fils des portes à retard respectives sont différentes les unes des autres comme exigé
des problèmes sur la construction de circuit tels que tracés.
Dans ce cas, les fils de portes de séparation ayant les longueurs selon la longueur des fils de portes à retard respectives peuvent être additionnés aux portes de
séparateurs respectives.
36 2735297
Claims (14)
1. Circuit à retard variable comprenant: une chaîne de portes (100) comprenant une première à une n-ième portes à retard (11 - ln) (n est un entier supérieur à 2) reliées en série les unes avec les autres par l'intermédiaire de fils de portes à retard (2) ayant des longueurs de fil respectives, un signal d'entrée pour retard étant appliqué à ladite première porte à retard (11); une première à une n-ième portes de séparateurs (31 - 3n) auquelles les sorties des première à n-ième portes à retard (11 - ln) sont respectivement appliquées; un premier à un n- ième fils de portes de séparateurs (41 - 4n) dont les longueurs sont successivement raccourcies du premier au n-ième, dont des extrémités sont respectivement reliées aux première à n-ième portes de séparateurs (31 3n); un sélecteur n:l (150), auquel les autres extrémités des premier à n-ième fils de portes de séparateurs (41 - 4n) sont reliées, pour sélectionner l'une des sorties des premiers à n-ième séparateurs (31 - 3n) pour la produire
selon un signal de sélection.
2. Circuit à retard variable comprenant: une chaîne de portes (100) comprenant une première à une n-ième portes à retard (11 - ln) (n est un entier supérieur à 2) reliées en série les unes avec les autres par l'intermédiaire de fils de portes à retard (2) ayant des longueurs de fils respectives, un signal d'entrée pour retard étant appliqué à ladite première porte à retard (11); un sélecteur de séparation n:l (200) dont les n éléments d'entrée sont reliés respectivement aux sorties desdites première à n-ième portes à retard (11 - ln) et l'une des entrées est sélectionnée pour la produire selon un signal de sélection (S1 - Sj); ledit sélecteur de séparation n:l (200) comprenant:
37 2735297
une première à une n-ième portes de séparateurs (121 -
12n) dans ledit sélecteur recevant respectivement les sorties desdites première à n-ième portes à retard (11 - ln); une porte de sélection (14) qui reçoit les sorties desdites première à n-ième portes de séparateurs (121 - 12n) dans ledit sélecteur (200) et produit l'une des entrées; un premier à une n-ième fils de portes de séparateurs (131 - 13n) dans ledit sélecteur (200), ayant des longueurs successivement raccourcies du premier au n-ième, dont des extrémités sont reliées auxdites première à n-ième portes de séparateurs (121 - 12n) dans ledit sélecteur (200) et les autres extrémités sont reliées à ladite porte de sélection (14).
3. Circuit à retard variable selon la revendication 1, caractérisé en ce que les différences dans les longueurs du premier au n-ième fils de portes de séparateurs (41 - 4n) sont respectivement égales aux longueurs des fils de portes à retard respectives précitées (2) de la chaîne de portes
précitée (100).
4. Circuit à retard variable selon la revendication 1, caractérisé en ce que les différences en longueurs du premier au n-ième fils de portes de séparateurs (51 - 5n) sont respectivement supérieures aux longueurs des fils de portes à retard respectives précitées (2) de la chaîne de portes
précitée (100).
5. Circuit à retard variable selon la revendication 1, caractérisé en ce que les premier à n-ième fils de portes de séparateurs (161 - 16n) ont des longueurs de fils incluant respectivement des longueurs de fils supplémentaires pour supprimer une variation dans les temps de retard de portes des première à n-ième portes à retard précitées (11 - ln)
6. Circuit à retard variable selon la revendication 1, caractérisé en ce que les première à n-ième portes de séparateurs précitées sont des portes d'inversion (61 - 6n)*
7. Circuit à retard variable selon la revendication 1, caractérisé en ce que les dimensions des transistors constituant les première à n-ième portes de séparateurs
38 2735297
précitées (91 - 9n) sont plus petites que celles des transistors constituant les première à n-ième portes à retard précitées (11 - ln)
8. Circuit à retard variable, caractérisé en ce qu'il comprend: une chaîne de portes (100) comprenant une première à une n- ième portes à retard (11 ln) (n est un entier supérieur à 2), reliées en série les unes avec les autres par l'intermédiaire de fils de portes à retard (2) ayant des longueurs de fils respectives, un signal d'entrée pour retard étant appliqué à la première porte à retard (11); un premier à un n-ième circuits séparateurs (201 - 20n)
recevant les sorties desdites première à n-ième portes (11 -
ln) de la chaîne de portes (100) et ayant respectivement un premier à m-ième systèmes de séparation; un sélecteur (250) (m x n):l qui reçoit des sorties desdits premier à n-ième circuits séparateurs (201 - 20n) à ses (m x n) entrées et choisit l'une des entrées pour la produire selon un signal de sélection; chaque premier à m-ième systèmes de séparation de chaque premier à n-ième circuits de séparation (201 - 20n) comprenant des portes de séparateurs (211 - 21n, 221 - 22n) dont des côtés d'entrée sont reliés en commun et des fils de portes de séparation (231 - 23n, 241 - 24n) dont des extrémités sont reliées à la sortie respectivement des portes de séparateurs (211 - 21n, 221 - 22n), respectivement, et ses autres extrémités sont reliées à l'entrée respectivement du sélecteur (250) (m x n):l; les longueurs de fils desdits m x n éléments de fils de portes de séparateurs (231 - 23n, 241 - 24n) étant successivement raccourcies à partir du premier système séparateur dudit premier circuit séparateur (201) au côté du m-ième système séparateur dudit n-ième circuit séparateur
(20n) -
9. Circuit à retard variable caractérisé en ce qu'il comprend:
39 2735297
une chaîne de portes (100) comprenant une première à une n-ième portes à retard (11 - ln) (n est un entier supérieur à 2) reliées en série les unes avec les autres par l'intermédiaire de fils de portes à retard (2) ayant des longueurs de fils respectives, un signal pour retard étant appliqué à la première porte à retard (11); un premier à un n-ième circuits séparateurs (301 - 30n)
recevant les sorties desdites première à n-ième portes (11 -
ln) de ladite chaîne de portes (100) à leurs entrées et ayant respectivement les premier à m-ième systèmes de séparation; un premier à un m-ième sélecteurs (155, 160)):1 aux n éléments d'entrée desquels sont respectivement appliquées des sorties des mêmes systèmes séparateurs numérotés sélectionnés à partir des premier à m-ième systèmes séparateurs dans lesdits premiers à n-ième circuits séparateurs (301 - 30n) et qui choisient l'une des entrées pour la produire selon respectivement des signaux de sélection respectifs; chacun desdits premier à m-ième systèmes de séparation de chacun desdits premier à n- ième circuits de séparation (301 - 30n) comprenant des portes de séparation (311 - 31n, 321 - 32n) dont des côtés entrée sont reliés en commun, et des fils de portes de séparation (331 - 33n, 341 - 34n) dont des extrémités sont reliées respectivement aux sorties desdites portes de séparation (311 - 31n, 321 32n) et dont les autres extrémités sont reliées respectivement aux entrées exigées des premier à m-ième sélecteurs (155, 160) n:1; les longueurs desdits fils de portes de séparateurs (331 - 33n, 341 - 34n) dans les mêmes systèmes séparateurs numérotés dans les premier à n-ième circuits de séparation (301 - 30n) étant successivement raccourcies à partir du premier circuit séparateur (301) au côté du n-ième circuit séparateur (30n), et les différences en longueur de fil parmi des systèmes de séparation respectifs sont différentes les
unes des autres.
10. Circuit à retard variable selon la revendication 8, caractérisé en ce que les différences en longueur des premiers fils de portes de séparateurs précités (231 - 23n,
2735297
241 - 24n) parmi les premier à n-ième circuits de séparation précités (201 - 20n) sont respectivement égales aux longueurs des fils de portes à retard respectives précitées (2) de la
chaîne de portes précitée (100).
11. Circuit à retard variable selon la revendication 8, caractérisé en ce que les différences en longueurs des fils
de la première porte de séparateur précitée (231 - 23n, 241 -
24n) parmi les premier à n-ième circuits de séparation précités (201 20n) sont respectivement supérieures aux longueurs des fils de portes à retard respectifs précités (2)
de la chaîne de portes précitée (100).
12. Circuit à retard variable selon la revendication 8, caractérisé en ce que les fils de portes de séparateurs (231 - 23n, 241 - 24n) dans les premier à n-ième circuits séparateurs précités (201 - 20n) ont des longueurs de fils comprenant respectivement une longueur de fil supplémentaire pour supprimer des variations dans les temps de retard de
portes des première à n-ième portes à retard précitées (11 -
ln)-
13. Circuit à retard variable selon la revendication 8, caractérisé en ce que les portes de séparateurs précitées (211 - 21n, 221 - 22n) dans les premier à n-ième circuits séparateurs précités (201 - 20n) sont des portes d'inversion
(61 - 6n)-
14. Circuit à retard variable selon la revendication 8, caractérisé en ce que les dimensions des transistors constituant les portes de séparation précitées (211 - 21n, 221 - 22n) dans les premier à n-ième circuits séparateurs précités (201 - 20n) sont plus petites que celles des transistors constituant les première à n-ième portes à retard
précitées (11 - ln)-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7139122A JPH08330918A (ja) | 1995-06-06 | 1995-06-06 | 可変遅延回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2735297A1 true FR2735297A1 (fr) | 1996-12-13 |
| FR2735297B1 FR2735297B1 (fr) | 1998-09-25 |
Family
ID=15238025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9601170A Expired - Fee Related FR2735297B1 (fr) | 1995-06-06 | 1996-01-31 | Circuit a retard variable |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5668491A (fr) |
| JP (1) | JPH08330918A (fr) |
| KR (1) | KR970004325A (fr) |
| DE (1) | DE19612701C2 (fr) |
| FR (1) | FR2735297B1 (fr) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3672056B2 (ja) * | 1995-08-18 | 2005-07-13 | 松下電器産業株式会社 | タイミング信号発生回路 |
| US5894081A (en) * | 1996-03-15 | 1999-04-13 | Intel Corporation | Method and apparatus for adjusting output signals from a semiconductor device to fulfill a timing specification |
| JPH09304484A (ja) * | 1996-05-13 | 1997-11-28 | Nec Corp | 半導体記憶装置 |
| DE19907177A1 (de) * | 1999-02-19 | 2000-08-31 | Siemens Ag | Verzögerungsschaltung |
| JP3630291B2 (ja) * | 1999-03-01 | 2005-03-16 | シャープ株式会社 | タイミング発生回路 |
| KR20000059704A (ko) * | 1999-03-08 | 2000-10-05 | 이성호 | 카페트형 초본식물 재배방법 |
| JP3984412B2 (ja) * | 2000-05-26 | 2007-10-03 | 富士通株式会社 | 可変遅延回路および可変遅延回路を有する半導体集積回路 |
| KR20020048325A (ko) * | 2002-04-08 | 2002-06-22 | 박찬웅 | 매트형 초본식물 재배방법 및 그 재배장치 |
| KR100580927B1 (ko) * | 2004-05-03 | 2006-05-17 | 삼성에버랜드 주식회사 | 다공질 필름을 이용한 식생매트 제조방법 |
| RU2696331C1 (ru) * | 2018-05-21 | 2019-08-01 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") | Регулируемая схема задержки |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6087517A (ja) * | 1983-10-19 | 1985-05-17 | Sony Corp | 可変遅延回路 |
| JPH02184109A (ja) * | 1989-01-10 | 1990-07-18 | Hitachi Ltd | 遅延回路 |
| JPH0335613A (ja) * | 1989-07-03 | 1991-02-15 | Nippon Telegr & Teleph Corp <Ntt> | 遅延調整回路およびこれを用いたデータ処理装置 |
| US5146121A (en) * | 1991-10-24 | 1992-09-08 | Northern Telecom Limited | Signal delay apparatus employing a phase locked loop |
| EP0576150A2 (fr) * | 1992-06-19 | 1993-12-29 | Advanced Micro Devices, Inc. | Circuit numérique de conversion série/parallèle et régulateur de retard |
| US5428309A (en) * | 1989-05-11 | 1995-06-27 | Mitsubishi Denki Kabushiki Kaisha | Delay circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701716A (en) * | 1986-05-07 | 1987-10-20 | Rca Corporation | Parallel distributed signal amplifiers |
| JPH01228315A (ja) * | 1988-03-09 | 1989-09-12 | Tdk Corp | プログラマブルディレーライン |
| JPH01295518A (ja) * | 1988-05-24 | 1989-11-29 | Fujitsu Ltd | 半導体集積遅延回路 |
| JPH02119313A (ja) * | 1988-10-27 | 1990-05-07 | Nec Corp | Ｉｃ遅延回路 |
| JPH02284523A (ja) * | 1989-04-26 | 1990-11-21 | Hitachi Ltd | デコーダ回路 |
| GB2241620B (en) * | 1990-02-13 | 1994-11-30 | Matsushita Electric Ind Co Ltd | A pulse signal delay device |
| JPH05191233A (ja) * | 1992-01-13 | 1993-07-30 | Toshiba Corp | 遅延素子 |
| US5355027A (en) * | 1992-02-04 | 1994-10-11 | Mitsubishi Denki Kabushiki Kaisha | Shift register circuit with three-input nor gates in selector circuit |
-
1995
- 1995-06-06 JP JP7139122A patent/JPH08330918A/ja active Pending
-
1996
- 1996-01-11 US US08/585,436 patent/US5668491A/en not_active Expired - Fee Related
- 1996-01-31 FR FR9601170A patent/FR2735297B1/fr not_active Expired - Fee Related
- 1996-03-29 DE DE19612701A patent/DE19612701C2/de not_active Expired - Fee Related
- 1996-04-30 KR KR1019960014012A patent/KR970004325A/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6087517A (ja) * | 1983-10-19 | 1985-05-17 | Sony Corp | 可変遅延回路 |
| JPH02184109A (ja) * | 1989-01-10 | 1990-07-18 | Hitachi Ltd | 遅延回路 |
| US5428309A (en) * | 1989-05-11 | 1995-06-27 | Mitsubishi Denki Kabushiki Kaisha | Delay circuit |
| JPH0335613A (ja) * | 1989-07-03 | 1991-02-15 | Nippon Telegr & Teleph Corp <Ntt> | 遅延調整回路およびこれを用いたデータ処理装置 |
| US5146121A (en) * | 1991-10-24 | 1992-09-08 | Northern Telecom Limited | Signal delay apparatus employing a phase locked loop |
| EP0576150A2 (fr) * | 1992-06-19 | 1993-12-29 | Advanced Micro Devices, Inc. | Circuit numérique de conversion série/parallèle et régulateur de retard |
Non-Patent Citations (3)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 009, no. 234 (E - 344) 20 September 1985 (1985-09-20) * |
| PATENT ABSTRACTS OF JAPAN vol. 014, no. 457 (E - 0986) 2 October 1990 (1990-10-02) * |
| PATENT ABSTRACTS OF JAPAN vol. 015, no. 165 (E - 1061) 25 April 1991 (1991-04-25) * |
Also Published As
| Publication number | Publication date |
|---|---|
| US5668491A (en) | 1997-09-16 |
| KR970004325A (ko) | 1997-01-29 |
| FR2735297B1 (fr) | 1998-09-25 |
| DE19612701A1 (de) | 1996-12-12 |
| JPH08330918A (ja) | 1996-12-13 |
| DE19612701C2 (de) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2735297A1 (fr) | Circuit a retard variable | |
| EP0441941B1 (fr) | Procede et dispositif d'estimation et de codage hierarchise du mouvement de sequences d'images | |
| EP0660525B1 (fr) | Multiplieur de fréquence comportant un arbre de portes logiques OU-Exclusif de type CMOS | |
| FR2596221A1 (fr) | Systeme de filtre median adaptif | |
| FR2604839A1 (fr) | Procede pour reduire les effets du bruit electrique dans un convertisseur analogique/numerique | |
| EP0645888A1 (fr) | Ligne à retard numérique | |
| FR2668669A1 (fr) | Circuit et procede de generation de signaux de temps. | |
| CN1591893A (zh) | 具有高速子取样的cmos图像传感器 | |
| FR2884094A1 (fr) | Dispositif d'analyse d'image | |
| KR100272915B1 (ko) | 다중 동기 지연 회로 | |
| US20190294957A1 (en) | Arithmetic device and arithmetic method | |
| FR2666706A1 (fr) | Compteur/divisdeur rapide et application a un compteur avaleur. | |
| FR2793970A1 (fr) | Procede de commande d'un commutateur d'un dispositif de capacite commutee, et dispositif de capacite commutee correspondant | |
| FR3033220A1 (fr) | ||
| EP3654534A1 (fr) | Cellule logique capacitive | |
| FR2532777A1 (fr) | Circuit de translation de signaux | |
| EP0319421A1 (fr) | Comparateur binaire et opérateur de tri de nombres binaires | |
| FR2518848A1 (fr) | Systeme amplificateur comprenant un circuit de compensation de decalage | |
| FR2625399A1 (fr) | Dispositif de regulation de debit conjointe a au moins deux composantes de signaux video numeriques | |
| WO2006117391A1 (fr) | Dispositif formant porte logique adaptee pour minimiser les differences de comportement electrique ou electromagnetique dans un circuit integre manipulant un secret | |
| FR2599914A1 (fr) | Encodeur analogique-numerique | |
| FR2792474A1 (fr) | Circuit de sortie de signal numerique | |
| WO2009024717A2 (fr) | Dispositif de test de circuit analogique | |
| EP3614156A1 (fr) | Circuit électronique | |
| FR2487617A1 (fr) | Circuit detecteur de mouvement pour une image de television entrelacee |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |