FR2732840A1 - Procede et appareil pour un dispositif de commande de plot s'adaptant a la charge - Google Patents
Procede et appareil pour un dispositif de commande de plot s'adaptant a la charge Download PDFInfo
- Publication number
- FR2732840A1 FR2732840A1 FR9511027A FR9511027A FR2732840A1 FR 2732840 A1 FR2732840 A1 FR 2732840A1 FR 9511027 A FR9511027 A FR 9511027A FR 9511027 A FR9511027 A FR 9511027A FR 2732840 A1 FR2732840 A1 FR 2732840A1
- Authority
- FR
- France
- Prior art keywords
- signal
- pad
- data
- output
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Un dispositif de commande de plot s'adaptant à la charge (201) pour circuits intégrés fournit une sortie de vitesse sensiblement constante sur le plot (203), quelle que soit la charge connectée au plot (203). Un signal de pente de référence (207, 209), basé sur des variables telles que le processus de fabrication, et la tension de fonctionnement et les plages de températures, et polarisé de façon à fournir une réponse sensiblement plate, est comparé (211, 213) à la sortie de signal d'un circuit de commande de plot résistif (205). Lorsqu'une transition entre les niveaux des signaux de sortie fournis par le circuit de commande de plot (205) est plus lente que la pente du signal de référence, un circuit de commande auxiliaire (P2 , N2 ) est utilisé pour compenser. L'interférence électromagnétique est également réduite par l'intermédiaire dudit dispositif de commande de plot s'adaptant à la charge (201).
Description
PROCEDE ET APPAREIL POUR UN DISPOSITIF DE
COMMANDE DE PLOT S'ADAPTANT A LA CHARGE
DESCRIPTION
ARRIÈRE-PLAN DE L'INVENTION
1. DOMAINE DE L'INVENTION
La présente invention concerne de façon générale les circuits de commande de plots de sortie de circuits intégrés (CI), et de façon plus spécifique, un procédé et un appareil pour un dispositif de commande de plot
s'adaptant à la charge, pour circuits intégrés.
2. DESCRIPTION DE L'ART ASSOCIE
Les circuits intégrés logiques numériques --
appelés également "pastilles" et "puces" -- tels que les microprocesseurs et les mémoires, génèrent des signaux de sortie, soit à un état logique HAUT, appelé parfois
"1", soit à un état logique BAS, appelé parfois "0".
Chaque signal de sortie ayant un état logique est un niveau de signal prédéterminé en régime permanent, par exemple, de cinq volts CC pour l'état HAUT, et de zéro volt pour l'état BAS. Un étage de commande de sortie de CI comporte typiquement des transistors à effet de champ (FET) connectés en série par une résistance à une borne de sortie du CI, appelée "plot". Cet art antérieur est représenté sur la FIGURE 1. Le signal logique destiné à être délivré en sortie, "DONNÉES", est appliqué aux portes des FET et, avec un signal ACTIVATION SORTIE pour
le plot spécifié, il commande le plot de sortie. C'est-
à-dire que la fonction du dispositif de commande de sortie consiste à commuter le plot entre les niveaux des signaux de sortie de données. Ce circuit de commande de sortie de base est conçu pour avoir une résistance de sortie de 10 à 100 ohms, et pour comporter des FET de commande qui soient relativement petits. Dans ce cas, ce circuit est conçu pour commander une capacité de charge minimale à, ou près de, la vitesse de spécification de conception. Bien que la tâche semble assez simple, dans l'état de l'art de la technologie de fabrication des circuits intégrés, o les grilles des transistors sont mesurées en une fraction d'un micron, de nombreux facteurs modifient le fonctionnement, comportant le processus utilisé pour la fabrication (par exemple, bipolaire par rapport à CMOS, 0,5 micron par rapport à 0,35 micron, et analogue), les charges de tension et de courant, les impulsions de décharge électrostatique (ESD), les temperatures de fonctionnement, la capacité de charge, et analogue. Lorsqu'il existe une transition de courant di/dt dans une puce, du bruit électromagnétique inductif (EMI) est généré. Lorsqu'il existe un grand nombre de plots sur la puce, il peut exister une inductance importante sur le bus de masse de la puce. Lorsque le signal change d'état simultanément sur un certain nombre de plots, un bruit impulsionnel important apparaît sur la ligne de masse. En conséquence, le concepteur de l'architecture du système doit prendre en compte de telles contingences dans la
construction de dispositifs de commande de sortie.
Le bruit sur les plots des puces par exemple, est traité par le Brevet U. S. No. 5,039,874 (Anderson; attribué à l'attributaire commun de la présente invention), en ajoutant de façon sélective un second dispositif de commande pour augmenter la vitesse de transition du signal sur le plot de sortie. Les problèmes d'impulsions de courant sont traités par le Brevet U.S. No. 4,825,099 (Barton), en utilisant un circuit miroir de courant commuté de façon contrôlée. La protection contre les crêtes' de courant de charge est traité dans EP 591750 (DE4233850), dans lequel le plot est commandé en tant qu'élément contrôlé en courant pendant une première plage de la tension de sortie du transistor de sortie, et en tant qu'élément commandé en tension pendant une seconde plage de tension. Toutefois, aucune de ces méthodologies ne procure une contre- réaction active en ce qui concerne la détermination du fait que les conditions de charge de sortie nécessitent une commande de plot auxiliaire lors d'une transition de signal du plot de sortie entre un niveau de signal de
sortie de données HAUT et BAS.
En conséquence, il existe un besoin pour un appareil de commande de plot s'adaptant à la charge, qui génère une vitesse de transition de signal de sortie sensiblement constante sur un plot de sortie d'un CI, quelle que soit la charge fixée à un plot spécifique sur
la puce.
RÉSUME DE L'INVENTION
Dans ses aspects de base, la présente invention fournit un appareil pour commander un plot de sortie de circuit intégré, en réponse à un signal de sortie de données qui commute entre un premier signal de données ayant une première valeur prédéterminée, et un second
signal de données ayant une seconde valeur pré-
déterminée, le plot ayant une charge connectée à celui-
ci. L'appareil comporte, un premier moyen de commande, ayant une entrée connectée pour recevoir les signaux de données, et une sortie pour transmettre les signaux de données au plot, de façon que le plot commute entre le premier signal de données et le second signal de données, et entre le second signal de données et le premier signal de données, à une vitesse de transition sur le plot, qui dépende de la charge; un moyen générateur de signal pour générer un signal de référence prédéterminé ayant une pente telle que la pente aille dans le sens positif lorsque la transition du signal de données va dans le sens positif, et aille dans le sens négatif lorsque la transition du signal de données va dans le sens négatif; un moyen comparateur ayant une première entrée connectée au générateur de signal et une seconde entrée couplée au premier dispositif de commande, pour comparer la pente du signal de référence prédéterminé à la vitesse de transition d'un signal de données de commutation sur le plot; et un second moyen de commande, ayant une entrée couplée au comparateur et une sortie couplée au plot, pour commander le plot à une vitesse dépendant du signal de référence lorsque la vitesse de transition est plus lente que la pente du
signal de référence.
Avantageusement, le moyen générateur de signal génère ledit signal de référence prédéterminé de façon que ladite pente soit une fonction des variables de plage de processus, de tension, et de température de
fonctionnement dudit circuit intégré.
Avantageusement également, ledit moyen de commande ladite vitesse de transition lorsque ledit signal de données sur ledit plot se trouve à l'intérieur d'une tolérance prédéterminée respectivement desdites
première et seconde valeurs.
En outre, l'invention propose un procédé pour commander un plot de sortie de circuit intégré sensible à un signal de sortie de données de circuit intégré qui commute entre un premier niveau d'état logique représentant un "1", et un second niveau d'état logique représentant un "0", comportant les étapes de: comparaison d'un signal de sortie de données à un signal de référence prédéterminé ayant une vitesse de transition prédéterminée; commande dudit plot de sortie avec ledit signal de sortie de données lorsque ladite vitesse de transition du niveau du signal de sortie de données entre les niveaux d'états logiques est supérieure ou égale à ladite vitesse de transition du signal de référence prédéterminé; et commande dudit plot de sortie avec ledit signal de référence prédéterminé lorsque ladite vitesse de transition du niveau du signal de sortie de données entre lesdits niveaux d'états logiques est inférieure à ladite vitesse de transition
du signal de référence prédéterminé.
Un avantage de la présente invention est qu'elle fournit une vitesse de sortie sensiblement constante
pour une grande plage de charges capacitives.
Un autre avantage de la présente invention est qu'elle diminue la conductance d'EMI lorsque le plot est
dans un régime permanent.
Un autre avantage de la présente invention est que la vitesse de sortie est sensiblement équilibrée par rapport aux variations de processus, de tension, et de température. Encore un autre avantage de la présente invention est qu'en un point o la tension du plot est proche des valeurs limites d'alimentation, c'est-à-dire la tension de polarisation des puces, VDD et la masse, la sortie est résistive et le courant est faible, provoquant une diminution du rebondissement à la fin de
la transition.
Toujours un autre avantage de la présente invention est que di/dt est inférieur à d'autres
conceptions, ce qui conduit à moins d'EMI.
D'autres buts, caractéristiques et avantages de la présente invention deviendront évidents en
considérant la description détaillée qui suit et les
dessins annexés, dans lesquels des indications de références analogues représentent des fonctions
analogues sur l'ensemble des FIGURES.
DESCRIPTION DES DESSINS
La FIGURE 1 (Art Antérieur) est un circuit de commande de sortie typique pour un plot de circuit intégré. La FIGURE 2 est un dessin schématique de
l'appareil de la présente invention.
La FIGURE 3 est un dessin schématique d'une autre réalisation de la présente invention, telle que
représentée sur la FIGURE 2.
Les FIGURES 4A-D sont des dessins de formes d'onde pour la comparaison d'une transition de sortie d'un circuit de commande de sortie typique, avec le circuit de commande de plot s'adaptant à la charge de la présente invention, tel que représenté sur la FIGURE 2, dans lesquelles: la FIGURE 4A est la transition de tension de plot pour un circuit de commande de sortie typique tel que représenté sur la FIGURE 1, pour trois charges capacitives différentes, la FIGURE 4B est la forme d'onde de courant de masse pour les transitions représentées sur la
FIGURE 4A,
la FIGURE 4C est la transition de tension de plot pour un dispositif de commande de plot s'adaptant à la charge de la présente invention, tel que représenté sur la FIGURE 3, et la FIGURE 4D est la forme d'onde de courant de masse pour les transitions représentées sur la
FIGURE 4C.
Les dessins fournis avec cette description
doivent être compris comme n'étant pas dessins à
l'échelle, sauf si cela est spécifiquement indiqué.
DESCRIPTION DÉTAILLÉE DE L'INVENTION
Il est maintenant fait référence en détail à une réalisation spécifique de la présente invention, qui représente le meilleur mode actuellement envisagé par le(les) inventeur(s) pour mettre en pratique l'invention. D'autres réalisations sont également
brièvement décrites lorsque cela est applicable.
La FIGURE 2 décrit un appareil de commande de plot de sortie de circuit intégré s'adaptant à la charge 201 selon la présente invention. Sur une puce, plusieurs plots de sortie de circuit intégré 203 sont couplés à des charges spécifiques. Les charges peuvent avoir une plage de valeurs capacitives, par exemple de 10 à 140 picofarads (pF). Un circuit de commande de sortie résistif 205 comporte une résistance de sortie R1 (voir la FIGURE 1 pour les détails du circuit de commande de sortie 205, o R1 = Rout). Puisque les charges connectées à chaque plot peuvent varier, un circuit de commande de sortie 205 est conçu pour commander le plot 203 pour une charge capacitive minimale, et à la vitesse la plus lente. C'est-à-dire que, lorsque des signaux de transition de DONNEES et d'ACTIVATION SORTIE sont appliqués en entrée au circuit de commande de sortie 205, le circuit de commande de sortie 205 a tendance à commander le plot 203 en fonction de sa conception pour la charge minimale de la plage. Lorsque la capacité de la charge est plus importante, le circuit de commande de
sortie 205 commande toujours avec la même force, c'est-
à-dire, qu'il ne s'adapte pas à chaque plot en fonction de la charge spécifique liée à ce plot. L'appareil 201 de la présente invention comporte la possibilité adaptative nécessaire en fournissant un générateur de signal de pente de référence, utilisé pour fournir un signal ayant une sortie de signal de référence prédéterminée pour comparer la vitesse de transition du signal de sortie de DONNÉES au plot 203 (qui dépend de
la charge) à la pente du signal de référence.
Dans la réalisation représentée sur la FIGURE 2, les signaux délivrés aux portes de chacun des FET du circuit de commande de sortie 205 sont respectivement couplés à un générateur de signal de pente de référence allant dans le sens positif 207 (vers la porte P1), et un générateur de signal de pente de référence allant dans le sens négatif 209 (vers la porte N1). Ainsi, lors d'un événement d'ACTIVATION SORTIE et transition de DONNÉES, l'un des générateurs de signaux de pente 207, 209, reçoit un signal de DÉPART, c'est-à-dire que le générateur de signal de pente de référence allant dans le sens positif 207 est déclenché lorsqu'il reçoit le signal de DÉPART lorsque le plot 203 doit effectuer une transition d'un état de sortie BAS vers un état HAUT, et le générateur de signal de pente de référence allant dans le sens négatif 209 reçoit le signal de DÉPART lorsque le plot 203 doit effectuer une transition d'un état de sortie HAUT vers un état BAS. Il a été découvert que la sortie sur le plot 203 pouvait être sensiblement normalisée si chaque générateur de signal de pente 207, 209, était pourvu d'un signal de polarisation de processus, tension et température (PVT). Le but des entrées de polarisation de PVT est que le signal de pente de référence qui est généré ait la même pente ou "vitesse" de transition, quels que soient le traitement et la tension selon lesquels la puce a été conçue, et quelles que soient les variations de température de fonctionnement environnementales. C'est-à-dire que, la polarisation de PVT est prédéterminée de façon que le générateur de signal fournisse une réponse plate, quel que soit le processus de fabrication, les niveaux de tension utilisés, et la température opérationnelle. Bien que, comme le comprendra une personne experte de l'art, il y ait de nombreuses mises en oeuvre possibles pour générer la polarisation de PVT, il est suggéré que ce signal de pente de référence soit généré en faisant générer par la polarisation de PVT un courant constant
pour décharger une capacité de grille assez importante.
Ainsi, le signal de pente de référence génère une tension de pente standard, commençant par Vdd ou par la masse, et finissant par l'autre tension d'alimentation
en une durée prédéterminée depuis le signal de départ.
Le signal PLOT de sortie 203 et la sortie du générateur de signal de pente sélectionné approprié 207 ou 209 sont acheminés respectivement à un comparateur 211 (pour le générateur 207), 213 (pour le générateur 209). C'est-à-dire que, pour une transition de l'état BAS à l'état HAUT, le comparateur 211 compare le signal de pente de référence provenant du générateur de signal de pente allant dans le sens positif 207 à la transition de signal apparaissant sur le PLOT (203); pour une transition de l'état HAUT à l'état BAS, le comparateur 213 compare le signal de pente de référence provenant du générateur de signal de pente allant dans le sens négatif 209 à la transition de signal apparaissant sur
le PLOT.
Les comparateurs sont reliés à un dispositif de commande de sortie auxiliaire qui est connecté au plot 203. La sortie du comparateur 211 est délivrée à la grille d'un FET P2. La source du FET P2 est connectée à la tension de polarisation de circuit VDD, et le drain du FET P2 est connecté à l'entrée du plot 203. La sortie du comparateur 213 est délivrée à la grille d'un FET N2. La source du FET N2 est connectée à la masse du circuit, et
le drain du FET N2 est connectée à l'entrée du plot 203.
Les FET P2 et N2 sont relativement grands par rapport aux FET P1 et N1 du circuit de commande de sortie 205 (voir également la FIGURE 1), par exemple, d'un facteur de 3 à 10 fois. Ainsi, il faut remarquer que puisque les FET P2 et N2 sont beaucoup plus grands, et nécessitent donc une entrée supérieure pour être rendus actifs, lorsque le plot 203 tire à travers la résistance R1 et effectue une transition entre les niveaux de sortie numériques à la même vitesse que la sortie de signal d'un générateur de signal 207, 209, comme déterminé par un comparateur 211,
213, les FET P2 ou N2 ne sont pas rendus actifs.
Lorsque la capacité de charge est supérieure à la valeur minimale pour laquelle le circuit de commande de sortie 205 est conçu, c'est-à- dire, lorsque le circuit de commande de sortie 205 ne commande pas assez rapidement la transition du plot -- c'est-à-dire, aussi rapidement qu'il le ferait avec les charges de conception minimales -- les comparateurs 211, 213 commandent leurs FET respectifs P2, N2 de façon à assurer que la pente de la transition du plot 203 correspond respectivement à la pente de la pente de référence
générée par le générateur de pente applicable 207, 209.
Les comparateurs 211, 213 peuvent être des transistors de type P ayant une source et un substrat reliés au plus positif des deux signaux à comparer. Ceci permet au transistor comparateur de devenir actif lorsque la tension du plot est en retard sur la pente de référence; ceci peut être amplifié pour commander le FET approprié P2 ou N2. La conception des comparateurs 211, 213 est telle qu'au moment o la tension de plot 205 se rapproche d'une différence d'un volt par rapport à la limite d'alimentation (VDD OU la masse), la sortie commence à bloquer le FET de grande taille P2 ou N2, et à 0,6 volt environ de la limite d'alimentation, le FET de grande taille est complètement bloqué, laissant la tâche de tirer la tension de plot sur le restant du chemin vers la limite d'alimentation au dispositif de commande de sortie 205. Outre l'adaptation de la vitesse de transition du plot pour s'adapter à la charge, cette fonction permet au courant requis de commuter le plot 203 de façon à atteindre une valeur très faible avant que le plot ne soit à zéro volts, diminuant ainsi
fortement le rebondissement à la fin de la transition.
Une personne experte de l'art comprendra que la présente invention telle qu'elle vient d'être décrite, peut être mise en oeuvre selon une diversité de conceptions de circuits. Bien que la réalisation telle que représentée sur la FIGURE 2 soit conçue dans une logique de type P/N, une autre réalisation, représentée sur la FIGURE 3, est conçue dans une logique de type N. Un dispositif de commande de sortie typique (par exemple, FIGURE 1), de transition de l'état BAS à l'état HAUT (à t = 50,0) et de transition de l'état HAUT à l'état BAS (à t = 100,0) de vitesse comparable, est représente sur la FIGURE 4A, o les formes d'onde 1, 2 et 3 sont des formes d'onde de transition de signal de plot pour des charges respectives de 20 pF, 75 pF et 150 pF, et la forme d'onde 4 est la transition du signal de sortie de DONNEES sur le plot. Le courant de masse est représenté sur la FIGURE 4B. Les formes d'onde de sortie selon la présente invention sont représentées sur les
FIGURES 4C et 4D.
Sur la FIGURE 4A, il faut remarquer que pour des charges différentes à t = 50, lorsque le signal de DONNÉES 4 passe de l'état BAS à l'état HAUT, la tension de plot 1, 2, 3 est en retard de transition, et que la transition de plot est plus lente avec chaque augmentation de la capacité de charge, le plot 3 ayant la plus forte capacité de charge. À t = 100, lorsque le signal de DONNÉES 4 passe de l'état HAUT à l'état BAS, il existe non seulement un retard différent pour chaque augmentation de charge, mais également un rebondissement sensible pour des charges de capacités plus faibles lorsque le plot atteint la limite d'alimentation. Sur la FIGURE 4B, il faut remarquer qu'une transition de courant très brutale di/dt se produit à t = 100+ (voir flèche 400). Cette variation de courant rapide est une
source d'interférence électromagnétique (EMI).
Comparons maintenant les FIGURES 4C et 4D pour la présente invention. Tandis que sur la FIGURE 4A, la commande de sortie typique représente trois temps de montée disparates de l'état BAS à l'état HAUT, la FIGURE 4C montre que chacun des plots atteint un état HAUT à t = 60,0 environ, ou environ dix nanosecondes après la commutation du signal de DONNEES. De façon similaire, dans une transition de l'état HAUT à l'état BAS, la FIGURE 4A montre un temps de descente différent pour chaque plot, dépendant de la charge. Il faut également remarquer qu'avec la présente invention, il n'y a pas de rebondissement à t = 100+, tandis que le dispositif de commande de l'art antérieur présente une difficulté
d'établissement sensible.
De plus, en comparant les formes d'onde de courant de masse, il faut remarquer que lorsque le dispositif de l'art antérieur présente un di/dt rapide de zéro à une pointe de trois mille milliampères (FIGURE 4B à t = 100,1 à 100,25) qui conduit à une EMI indésirable, la présente invention présente une variation de pente sur une durée plus longue (FIGURE 4D à t = 10,1 à 100,7) et des pointes à deux cent dix sept
milliampères seulement.
Ainsi, un dispositif de commande de plot s'adaptant à la charge a été présenté, qui non seulement compense les variations de charge sur les plots de sortie d'une puce particulière, mais diminue également l'EMI et le rebondissement inductif du signal de plot à
l'instant de transition. La description précédente de la
réalisation préférée de la présente invention a été présentée dans des buts d'illustration et de
description. Elle n'est pas destinée à être exhaustive
ou à limiter l'invention à la forme précise divulguée.
Manifestement, de nombreuses modifications et variantes apparaîtront aux praticiens experts de cet art. De façon similaire, toutes les étapes du processus décrit peuvent être interchangeables avec les autres étapes afin d'obtenir le même résultat. La réalisation a été choisie et décrite afin de mieux expliquer les principes de l'invention, et son meilleur mode d'application pratique pour permettre ainsi aux autres experts de l'art de comprendre l'invention pour différentes réalisations, et avec diverses modifications telles que convenables pour l'utilisation particulière envisagée. Il est prévu que le champ de l'invention soit défini par les
revendications ici annexées et leurs équivalents. Ce qui
est revendiqué est.
Claims (4)
1. Appareil (201) pour commander un plot de sortie de circuit intégré (203), en réponse à un signal de sortie de données (DONNÉES) qui commute entre un premier signal de données ayant une première valeur prédéterminée, et un second signal de données ayant une seconde valeur prédéterminée, ledit plot (203) ayant une charge connectée à celui-ci (VERS CHARGE), comprenant: un premier moyen de commande (205), ayant une entrée connectée pour recevoir lesdits signaux de données, et une sortie pour transmettre lesdits signaux de données audit plot (203), de façon que ledit plot (203) commute entre ledit premier signal de données et ledit second signal de données, et entre ledit second signal de données et ledit premier signal de données, à une vitesse de transition sur ledit plot (203), qui dépende de ladite charge; un moyen générateur de signal (207, 209) pour générer un signal de référence prédéterminé ayant une pente telle que ladite pente aille dans le sens positif lorsque ladite transition du signal de données va dans le sens positif, et aille dans le sens négatif lorsque ladite transition du signal de données va dans le sens négatif; un moyen de comparateur (211, 213) ayant une première entrée connectée audit moyen générateur de signal (207, 209), et une seconde entrée couplée audit premier moyen de commande (205), pour comparer ladite pente dudit signal de référence prédéterminé à ladite vitesse de transition d'un signal de données de commutation sur ledit plot (203); et un second moyen de commande (P2, N2), ayant une entrée couplée audit moyen de comparateur (211, 213) et une sortie couplée audit plot (203), pour commander ledit plot (203) à une vitesse dépendant dudit signal de référence lorsque ladite vitesse de transition est plus
lente que ladite pente dudit signal de référence.
2. L'appareil (201) selon la revendication 1, comprenant en outre: ledit moyen générateur de signal (207, 209), générant ledit signal de référence prédéterminé de façon que ladite pente soit une fonction des variables de plage de processus, de tension, et de température de
fonctionnement dudit circuit intégré.
3. L'appareil (201) selon la revendication 1, comprenant en outre: ledit moyen de commande (205) commandant ladite vitesse de transition lorsque ledit signal de données sur ledit plot (203) se trouve à l'intérieur d'une tolérance prédéterminée respectivement desdites première
et seconde valeurs.
4. Un procédé pour commander un plot de sortie de circuit intégré (203) sensible à un signal de sortie de données de circuit intégré (DONNEES) qui commute entre un premier niveau d'état logique représentant un "1", et un second niveau d'état logique représentant un "0", comprenant: la comparaison (211, 213) d'un signal de sortie de données (205, R1) à un signal de référence prédéterminé (207, 209) ayant une vitesse de transition prédéterminée; la commande dudit plot de sortie (203) avec ledit signal de sortie de données lorsque ladite vitesse de transition du niveau du signal de sortie de données entre lesdits niveaux d'états logiques est supérieure ou égale à ladite vitesse de transition de signal de référence prédéterminé; et la commande dudit plot de sortie (203) avec ledit signal de référence prédéterminé lorsque ladite vitesse de transition du niveau du signal de sortie de données entre lesdits niveaux d'états logiques est inférieure à ladite vitesse de transition du signal de
référence prédéterminé.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/417,335 US5598119A (en) | 1995-04-05 | 1995-04-05 | Method and apparatus for a load adaptive pad driver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2732840A1 true FR2732840A1 (fr) | 1996-10-11 |
| FR2732840B1 FR2732840B1 (fr) | 1998-06-12 |
Family
ID=23653547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9511027A Expired - Fee Related FR2732840B1 (fr) | 1995-04-05 | 1995-09-20 | Procede et appareil pour un dispositif de commande de plot s'adaptant a la charge |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5598119A (fr) |
| JP (1) | JP3709006B2 (fr) |
| KR (1) | KR100396463B1 (fr) |
| FR (1) | FR2732840B1 (fr) |
| GB (1) | GB2299720B (fr) |
| SG (1) | SG34253A1 (fr) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3369807B2 (ja) | 1995-08-30 | 2003-01-20 | 株式会社東芝 | 半導体装置 |
| DE19735543A1 (de) * | 1997-08-16 | 1999-02-18 | Bosch Gmbh Robert | Schaltungsanordnung zum Schalten von Lasten |
| US6025738A (en) * | 1997-08-22 | 2000-02-15 | International Business Machines Corporation | Gain enhanced split drive buffer |
| US6040707A (en) * | 1997-09-15 | 2000-03-21 | Intersil Corporation | Constant slew rate amplifier |
| US6031389A (en) * | 1997-10-16 | 2000-02-29 | Exar Corporation | Slew rate limited output driver |
| US6114895A (en) * | 1997-10-29 | 2000-09-05 | Agilent Technologies | Integrated circuit assembly having output pads with application specific characteristics and method of operation |
| EP0919891B1 (fr) * | 1997-11-26 | 2004-09-29 | Infineon Technologies AG | Dispositif et procédé pour adapter des circuits d'attaque de sortie de circuits integrés à des situations données |
| JP3042478B2 (ja) * | 1997-11-26 | 2000-05-15 | 日本電気株式会社 | 出力バッファ回路 |
| IT1296611B1 (it) * | 1997-12-04 | 1999-07-14 | Sgs Thomson Microelectronics | Circuito di buffer di ingresso/uscita, in particolare realizzato, in tecnologia cmos, con controllo di variazione di tensione |
| SE511827C2 (sv) * | 1998-03-02 | 1999-12-06 | Ericsson Telefon Ab L M | Differentiell linjedrivenhet |
| US6356140B1 (en) | 1998-07-15 | 2002-03-12 | Linear Technology Corporation | Active pullup circuitry for open-drain signals |
| US6060938A (en) * | 1998-08-19 | 2000-05-09 | Fairchild Semiconductor Corp. | Output buffer for reducing switching noise |
| US6121789A (en) | 1998-09-04 | 2000-09-19 | Winbond Electronics Corporation | Output buffer with control circuitry |
| DE19841757C1 (de) * | 1998-09-11 | 2000-03-02 | Siemens Ag | Schaltungsanordnung zur Anpassung des Ausgangssignals eines Ausgangstreibers an die gegebenen Verhältnisse |
| JP2000091902A (ja) * | 1998-09-16 | 2000-03-31 | Nec Corp | インタフェース回路及びこれを含む入力バッファ集積回路 |
| US6107844A (en) * | 1998-09-28 | 2000-08-22 | Tripath Technology, Inc. | Methods and apparatus for reducing MOSFET body diode conduction in a half-bridge configuration |
| US6271699B1 (en) | 1999-04-02 | 2001-08-07 | Motorola, Inc. | Driver circuit and method for controlling transition time of a signal |
| DE50010799D1 (de) * | 1999-05-07 | 2005-09-01 | Infineon Technologies Ag | Schaltungsanordnung zur Ansteuerung eines Halbleiterschalters |
| DE19934270B4 (de) * | 1999-07-21 | 2008-05-15 | Audi Ag | Fahrzeug-Blinkanlage mit einer Schaltungsanordnung zum Unterdrücken von Störsignalen |
| US6777974B2 (en) | 2000-01-20 | 2004-08-17 | Infineon Technologies Ag | Arrangement and method for adjustment of the slope times for one or more drivers and a driver circuit |
| US6313664B1 (en) * | 2000-03-20 | 2001-11-06 | Motorola Inc. | Load capacitance compensated buffer, apparatus and method thereof |
| US6353336B1 (en) * | 2000-03-24 | 2002-03-05 | Cypress Semiconductor Corp. | Electrical ID method for output driver |
| US6864706B1 (en) * | 2000-07-20 | 2005-03-08 | Silicon Graphics, Inc. | GTL+Driver |
| DE10142679A1 (de) * | 2001-08-31 | 2003-04-03 | Infineon Technologies Ag | Treiberschaltung |
| US6781416B1 (en) * | 2001-12-19 | 2004-08-24 | Rambus Inc. | Push-pull output driver |
| FR2878065A1 (fr) * | 2004-11-18 | 2006-05-19 | St Microelectronics Sa | Circuit de decharge d'une charge electrique, et etage de sortie de puissance comprenant un tel circuit de decharge pour la commande de cellules d'ecran plasma |
| US7292075B2 (en) * | 2005-01-04 | 2007-11-06 | Ahmed Kamal Abdel-Hamid | Rail-to-rail pad driver with load independent rise and fall times |
| US7327167B2 (en) * | 2005-04-28 | 2008-02-05 | Silicon Graphics, Inc. | Anticipatory programmable interface pre-driver |
| US20070152739A1 (en) * | 2006-01-03 | 2007-07-05 | Freescale Semiconductor, Inc. | Power management in integrated circuits using process detection |
| FR2897993A1 (fr) * | 2006-02-28 | 2007-08-31 | Atmel Nantes Sa Sa | Dispositif electronique de pilotage d'une charge externe dont la pente du signal de sortie est independante de la capacite de la charge externe et composant integre correspondant |
| DE602006011735D1 (de) | 2006-08-08 | 2010-03-04 | Semiconductor Components Ind | Treiberschaltung |
| US7928774B2 (en) * | 2008-09-29 | 2011-04-19 | Infineon Technologies Ag | Adaptive drive signal adjustment for bridge EMI control |
| US20110019760A1 (en) * | 2009-07-21 | 2011-01-27 | Rambus Inc. | Methods and Systems for Reducing Supply and Termination Noise |
| TWI399022B (zh) * | 2010-05-24 | 2013-06-11 | Powerforest Technology Corp | 外差雙斜率迴授控制電路及其控制方法與具此控制電路之電源供應系統 |
| KR101147354B1 (ko) * | 2010-07-19 | 2012-05-23 | 매그나칩 반도체 유한회사 | 출력 버퍼용 슬루율 부스트 회로 및 이를 구비한 출력 버퍼 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0164615A2 (fr) * | 1984-06-13 | 1985-12-18 | International Business Machines Corporation | Circuit de commande pour le contrôle de la montée et de la décroissance d'un signal dans des circuits à transistor à effet de champ |
| EP0422391A2 (fr) * | 1989-10-10 | 1991-04-17 | International Business Machines Corporation | Circuit d'attaque CMOS |
| GB2270221A (en) * | 1992-08-24 | 1994-03-02 | Inmos Ltd | Adaptive IC output driver circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4825099A (en) * | 1987-12-04 | 1989-04-25 | Ford Microelectronics | Feedback-controlled current output driver having reduced current surge |
| US4906867A (en) * | 1988-11-09 | 1990-03-06 | Ncr Corporation | Buffer circuit with load sensitive transition control |
| IT1228028B (it) * | 1988-12-15 | 1991-05-27 | Sgs Thomson Microelectronics | Generatore di segnali di pilotaggio per transistori connessi in configurazione a semiponte |
| US5039874A (en) * | 1990-03-15 | 1991-08-13 | Hewlett-Packard Company | Method and apparatus for driving an integrated-circuit output pad |
| JP2549743B2 (ja) * | 1990-03-30 | 1996-10-30 | 株式会社東芝 | 出力回路 |
| DE4018754A1 (de) * | 1990-06-12 | 1991-12-19 | Bosch Gmbh Robert | Schaltung zur begrenzung der signalanstiegsgeschwindigkeit von ausgangssignalen integrierter schaltkreise |
| JP2930440B2 (ja) * | 1991-04-15 | 1999-08-03 | 沖電気工業株式会社 | 半導体集積回路 |
| JP3093380B2 (ja) * | 1991-11-15 | 2000-10-03 | 株式会社東芝 | 半導体集積回路における信号出力回路 |
| US5300830A (en) * | 1992-05-15 | 1994-04-05 | Micron Semiconductor, Inc. | Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control |
| DE4233850C1 (de) * | 1992-10-08 | 1994-06-23 | Itt Ind Gmbh Deutsche | Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers |
-
1995
- 1995-04-05 US US08/417,335 patent/US5598119A/en not_active Expired - Fee Related
- 1995-08-11 GB GB9516460A patent/GB2299720B/en not_active Expired - Fee Related
- 1995-08-15 SG SG1995001126A patent/SG34253A1/en unknown
- 1995-09-20 FR FR9511027A patent/FR2732840B1/fr not_active Expired - Fee Related
-
1996
- 1996-03-25 JP JP06769396A patent/JP3709006B2/ja not_active Expired - Fee Related
- 1996-04-04 KR KR1019960010124A patent/KR100396463B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0164615A2 (fr) * | 1984-06-13 | 1985-12-18 | International Business Machines Corporation | Circuit de commande pour le contrôle de la montée et de la décroissance d'un signal dans des circuits à transistor à effet de champ |
| EP0422391A2 (fr) * | 1989-10-10 | 1991-04-17 | International Business Machines Corporation | Circuit d'attaque CMOS |
| GB2270221A (en) * | 1992-08-24 | 1994-03-02 | Inmos Ltd | Adaptive IC output driver circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9516460D0 (en) | 1995-10-11 |
| FR2732840B1 (fr) | 1998-06-12 |
| SG34253A1 (en) | 1996-12-06 |
| JP3709006B2 (ja) | 2005-10-19 |
| GB2299720B (en) | 1999-06-02 |
| GB2299720A (en) | 1996-10-09 |
| KR960039639A (ko) | 1996-11-25 |
| JPH08288813A (ja) | 1996-11-01 |
| US5598119A (en) | 1997-01-28 |
| KR100396463B1 (ko) | 2003-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2732840A1 (fr) | Procede et appareil pour un dispositif de commande de plot s'adaptant a la charge | |
| FR2667409A1 (fr) | Circuit de commande de tension de source. | |
| FR2679368A1 (fr) | Memoire tampon de sortie de donnees d'un dispositif de memoire a semiconducteurs. | |
| FR2844404A1 (fr) | Circuit de commande connecte a des circuits de mise en forme d'impulsions et son procede de fonctionnement | |
| EP0493238B1 (fr) | Circuit de protection contre les court-circuits pour un interrupteur électronique | |
| EP0474534B1 (fr) | Circuit à constante de temps réglable et application à un circuit à retard réglable | |
| FR2484740A1 (fr) | Circuit de protection pour un transistor de commutation et son procede de realisation | |
| FR2916288A1 (fr) | Dispositif d'alimentation d'un circuit electronique et circuit electronique | |
| FR2959367A1 (fr) | Circuit tampon pour charge capacitive de forte valeur | |
| FR2812984A1 (fr) | Amplificateur a seuil | |
| EP0723160B1 (fr) | Circuit de détection de tension compensé en technologie et en température | |
| FR2774234A1 (fr) | Dispositif a semiconducteur | |
| EP1826905A1 (fr) | Dispositif électronique de pilotage d'une charge externe dont la pente du signal de sortie est indépendante de la capacité de la charge externe et composant intégré correspondant | |
| FR2853471A1 (fr) | Circuit amplificateur audio | |
| EP3806162B1 (fr) | Extinction d'une spad | |
| FR3013920A1 (fr) | Dispositif electronique de commutation avec reduction des courants de fuite et procede de commande correspondant | |
| FR2499788A1 (fr) | Circuit generateur d'impulsions utilisant une source de courant et ensemble de memorisation utilisant un tel circuit | |
| EP0064450B1 (fr) | Procédé et dispositif autoadaptatif d'amorçage d'un triac | |
| FR2792474A1 (fr) | Circuit de sortie de signal numerique | |
| EP0434495A1 (fr) | Circuit de précharge d'un bus de mémoire | |
| EP0899921B1 (fr) | Circuit d'attaque de ligne symétrique | |
| EP1109026B1 (fr) | Dispositif de détection d'une haute tension | |
| FR2677771A1 (fr) | Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs. | |
| EP1109171A1 (fr) | Circuit de lecture de charges protégé contre des surcharges provenant de charges de polarité non desirée | |
| FR3068548A1 (fr) | Comparateur non oscillant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |