FR2658003A1 - Dispositif de commutation de puissance a semiconducteur. - Google Patents

Dispositif de commutation de puissance a semiconducteur. Download PDF

Info

Publication number
FR2658003A1
FR2658003A1 FR9016416A FR9016416A FR2658003A1 FR 2658003 A1 FR2658003 A1 FR 2658003A1 FR 9016416 A FR9016416 A FR 9016416A FR 9016416 A FR9016416 A FR 9016416A FR 2658003 A1 FR2658003 A1 FR 2658003A1
Authority
FR
France
Prior art keywords
insulating layer
power switching
semiconductor device
circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9016416A
Other languages
English (en)
Other versions
FR2658003B1 (fr
Inventor
Fukunaga Masanori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2658003A1 publication Critical patent/FR2658003A1/fr
Application granted granted Critical
Publication of FR2658003B1 publication Critical patent/FR2658003B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

L'invention concerne un dispositif de commutation de puissance à semiconducteur dans lequel, sur une couche isolante (32) formée sur un substrat métallique (31), sont prévus des éléments de commutation de puissance (1, 2) montés en "totem pole", et sont formés des dessins formant écrans (101, 104). Des circuits de commande (13, 14) pour les éléments de commutation de puissance (1, 2) sont formés sur des couches isolantes (105, 106) réalisées sur les dessins formant écrans (101, 104), qui sont mis à des potentiels sensibles aux potentiels d'électrodes de sortie des éléments de commutation correspondants (1, 2). Les circuits de commande (13, 14) et les dessins formant écrans correspondants (101, 104) sont couplés par capacité. Du bruit est donc présent dans les circuits de commande (13, 14) par rapport au substrat métallique (31), lorsque du bruit est appliqué aux trajets du courant des éléments de commutation (1, 2) par rapport à ce substrat métallique (31). Ainsi, vus des électrodes de sortie des éléments de commutation (1, 2), les circuits de commande (13, 14) ont un bruit équivalent à zéro.

Description

Dispositif de commutation de puissance à semiconducteur La présente
invention concerne un dispositif à semiconducteur et notamment un dispositif de commutation de puissance en pont et son circuit de commande modularisés sur un -seul et même substrat métallique, dans lequel sont prévenus les défauts de fonctionnement provoqués par le bruit ou une cause analogue. La figure 1 est un schéma de principe représentant un circuit onduleur en pont triphasé classique pour alimenter un moteur ou un dispositif analogue Le circuit onduleur comporte six transistors NPN de puissance 1, 2, 6 Les transistors 1 et 2, 3 et 4, et 5 et 6 sont respectivement montés dans le montage connu dans la technique sous le nom de "totem pole" et sont branchés en parallèle entre les bornes P et N d'une source d'énergie électrique Entre ces bornes P et N de la source d'énergie, une tension
élevée, qui est positive sur la borne P, est appliquée.
Le point de raccordement de l'émetteur du transistor 1 et du collecteur du transistor 2 est relié à la borne de sortie U de la phase U, le point de raccordement de l'émetteur du transistor 3 et du collecteur du transistor 4 est relié à la borne de sortie V de la phase V, et le point de raccordement de l'émetteur du transistor 5 et du collecteur du transistor 6 est relié à la borne de sortie W de la phase W Entre les émetteurs et les collecteurs des transistors 1 à 6, sont montées des diodes inverses 7 à 12, respectivement. Des circuits de commande 13 à 18 prévus pour commander le blocage et le déblocage des transistors 1 à 6 sont reliés aux bases des transistors 1 à 6, respectivement Les circuits de commande 13 à 18 comportent des circuits d'attaque 25 à 30 qui reçoivent des signaux de commande appliqués à des bornes d'entrée 19 à 24 pour produire des signaux d'attaque de base pour les transistors 1 à 6 Les transistors 1 à 6 se débloquent ou se bloquent en réponse aux signaux de commande appliqués aux bornes d'entrée 19 à 24 Les circuits de commande comportent des circuits de protection qui détectent les surintensités, les surtensions, les températures excessives et autres défauts de fonctionnement analogues pour permettre une protection appropriée selon les besoins De plus, les circuits de commande 13, 15 et 17, compris dans la branche supérieure, comportent également des circuits d'interface tels que des photocoupleurs ou des dispositifs analogues pour faire passer les signaux de commande à faible niveau de tension appliqués aux bornes d'entrée 19, 21 et 23 à un niveau de tension élevé Chacun des circuits de commande 13 à 18 est composé d'un circuit intégré et de transistors, résistances et condensateurs discrets, et autres éléments analogues Les circuits de commande 13, 15 et 17, compris dans la branche supérieure, ont leur propre source d'énergie respective V Up, V Vp et V Wp, tandis que les circuits de commande 14, 16 et 18, compris dans la branche inférieure, ont une source d'énergie commune
VN.
Le circuit de la figure 1 est modularisé sur un seul et même substrat métallique, sauf pour VUP, Vv P, Vwp et VN Si l'on augmente la tension de la source d'énergie VN comprise dans la branche inférieure, au moyen d'un circuit à pompe formé sur le substrat métallique, les sources d'énergie Vup, VVP et Vwp comprises dans la branche supérieure peuvent être
réalisées dans le module.
La figure 2 est une vue en coupe représentant une structure de la phase U lorsque le circuit de la figure 1 est formé sur un seul et même substrat métallique Une couche isolante 32 est formée sur un substrat d'aluminium 31, et un dessin en cuivre 33, analogue à un dessin de câblage d'une plaquette à circuit imprimé, est formé sur cette couche Les transistors de puissance 1, 2 et les circuits de commande 13, 14 sont fixés sur le dessin en cuivre 33 par soudage à l'étain ou un procédé analogue Des fils d'aluminium 34, 35 constituent les fils de base, tandis que des fils d'aluminium 36, 37 constituent les fils d'émetteur Les dessins en cuivre 33 sont connectés de manière appropriée, mais les connexions ne sont pas représentées, et une partie de ces connexions est représentée de manière équivalente par les lignes de connexion 38, 39 De cette manière, les circuits de la phase U de la figure 1 sont formés sur le substrat unique en aluminium 31 et reliés à des éléments extérieurs par l'intermédiaire des bornes extérieures U, N, P, 19 et 20 formées sur le substrat d'aluminium 31. La figure 3 est une vue en coupe représentant une partie agrandie de la branche supérieure de la figure 2 Puisque le dessin en cuivre 33 et le substrat en aluminium 31 sont opposés l'un par rapport à l'autre, avec la couche isolante 32 interposée entre deux, des capacités sont formées entre eux En d'autres termes, le dessin en cuivre est couplé par capacité au substrat d'aluminium 31 Sur la figure 3, une capacité formée entre un dessin en cuivre 33 a, auquel la borne de sortie U (c'està-dire l'émetteur du transistor de puissance 1, le collecteur du transistor de puissance 2, et le côté "moins" de la source d'énergie V Up) est reliée, et le substrat d'aluminium 31, et une capacité formée entre un dessin en cuivre 33 b, auquel la borne d'entrée 19 est reliée, et le substrat d'aluminium 31, sont représentées par Cl et C 2, respectivement Une capacité formée entre les dessins en cuivre 33 a et 33 b est représentée par C 3 Une borne S reliée au substrat d'aluminium 31 n'est représentée que pour faciliter les explications. Considérons maintenant les capacités Ci, C 2 et C 3 seules pour déterminer quelle influence le bruit appliqué entre les bornes U et S exerce sur la borne
19, en négligeant les autres capacités.
La figure 4 est un schéma équivalent comprenant les capacités Cl, C 2 et C 3 Puisque l'aire du dessin en cuivre 33 a est plus grande que celle du dessin en cuivre 33 b, la capacité Cl est plus grande que la capacité C 2 La capacité C 3 est très faible par rapport aux capacités Cl et C 2 parce que c'est une capacité formée entre les dessins On obtient ainsi les relations suivantes: Cl > C 2 " C 3 ( 1) Supposons maintenant que d V/dt (U) soit appliqué à la borne U par rapport à la borne S en tant que bruit A ce moment, le bruit d V/dt ( 19) appliqué à la borne 19 par rapport à la borne U peut être exprimé par une équation de la forme suivante d V ( 19) = d V (U) x C 2 ( 2) dt dt C 2 +C 3 () De l'équation ( 1), on tire la formule suivante: d V ( 19) = d V (U) ( 3) dt dt Par conséquent, le bruit arrive à la borne 19 par rapport à la borne U dans la même mesure qu'à la borne U par rapport à la borne S Comme cela apparaît sur la figure 1, la borne U est une borne de sortie reliée à l'électrode de sortie (émetteur) du transistor de puissance 1, et applique un potentiel de référence
du circuit de commande 13 du transistor de puissance 1.
D'autre part, la borne 19 est une borne d'entrée du circuit de commande 13 Le problème qui se pose est que des défauts de fonctionnement sont provoqués dans le circuit de commande 13 parce que du bruit est présent à la borne 19, appliquant un signal d'entrée de commande au circuit 13, par rapport à la borne U appliquant un potentiel de référence du circuit de commande 13 Ce bruit est présent non seulement à la borne 19, mais également dans différents trajets du signal compris dans le circuit de commande 13, et provoque des défauts de fonctionnement tels que, par exemple le déclenchement intempestif des fonctions de protection (protection contre une surintensité, une surtension, etc) Un tel inconvénient est également provoqué quand
du bruit est appliqué aux bornes V, W, P et N (c'est-à-
dire aux trajets du courant dans les transistors de puissance 1 à 6) par rapport au substrat d'aluminium
31.
Le dispositif de commutation de puissance à semiconducteur selon l'invention est caractérisé en ce qu'il comprend un substrat métallique, une première couche isolante formée sur le substrat métallique, des premier et deuxième éléments de commutation de puissance formés sur la première couche isolante et reliés entre eux pour former un montage en "totem pole", des premier et deuxième dessins formant écrans composés de conducteurs formés sur la première couche isolante, une deuxième couche isolante formée sur le premier dessin formant écran, une troisième couche isolante formée sur le deuxième dessin formant écran, un premier circuit de commande formé sur la deuxième couche isolante pour débloquer ou bloquer le premier élément de commutation de puissance, un deuxième circuit de commande formé sur la troisième couche isolante pour débloquer et bloquer le deuxième élément de com Tmutation de puissance, des premiers moyens de connexion pour relier le premier dessin formant écran à un premier point de circuit à potentiel sensible au potentiel d'une électrode de sortie du premier élément de commutation de puissance, et des deuxièmes moyens de connexion pour relier le deuxième dessin formant écran à un deuxième point de circuit à potentiel sensible au potentiel de l'électrode de sortie du deuxième élément
de commutation de puissance.
Selon des caractéristiques de l'invention, des premier et deuxième circuits de commande sont formés sur un substrat métallique à travers une première couche isolante, des premier et deuxième dessins formant écrans, et des deuxième et troisième couches isolantes, respectivement, et, par conséquent, les premier et deuxième circuits de commande ne sont pas directement couplés par capacité au substrat métallique Par ailleurs, les capacités entre les premier et deuxième circuits de commande et les premier et deuxième dessins formant écrans ont une valeur élevée Les premier et deuxième dessins formant écrans sont mis à des potentiels en accord avec les potentiels des électrodes de sortie des premier et deuxième éléments de commutation de puissance, respectivement, et, par conséquent, lorsque du bruit est appliqué aux trajets du courant des premier et deuxième éléments de commutation de puissance par rapport au substrat métallique, du bruit est présent dans les circuits de commande par rapport au substrat métallique Il en résulte que, vus des électrodes de sortie des premier et deuxième éléments de commutation de puissance, les circuits de commande ont un bruit équivalent à zéro, et par conséquent, les défauts de fonctionnement des
circuits de commande peuvent être évités.
En conséquence, l'invention a pour but de fournir un dispositif à semiconducteur constitué par des dispositifs de commutation de puissance en pont et leurs circuits de commande respectifs disposés sur un substrat métallique, qui ne provoque jamais de défauts
de fonctionnement dus au bruit.
Ces buts, objets, caractéristiques et avantages de l'invention, ainsi que d'autres,
apparaîtront mieux à la lumière de la description
détaillée d'une forme de réalisation préférée de l'invention donnée ciaprès en relation avec les dessins annexés, dans lesquels: la figure 1 est un schéma de principe représentant un circuit onduleur en pont triphasé; la figure 2 est une vue en coupe représentant une structure des circuits de la phase U dans le cas o le circuit de la figure 1 est réalisé sur un substrat métallique; la figure 3 est une vue en coupe représentant une partie agrandie de la branche supérieure du circuit de la figure 2; la figure 4 est un schéma équivalent représentant des capacités de couplage; la figure 5 est un schéma de principe représentant un circuit onduleur en pont triphasé d'une forme de réalisation du dispositif à semiconducteur selon l'invention; la figure 6 est une vue en coupe représentant une structure des circuits de la phase U dans le cas o le circuit de la figure 5 est réalisé sur un substrat métallique; la figure 7 est une vue en coupe représentant une partie agrandie de la branche supérieure du circuit de la figure 6; la figure 8 est un schéma équivalent représentant des capacités de couplage; les figures 9 et 10 sont des chémas de principe représentant des variantes de la forme de réalisation de la figure 5; et la figure 11 est une vue en coupe représentant une autre forme de réalisation de l'invention. La figure 5 est donc un schéma de principe représentant un circuit onduleur en pont triphasé d'une forme de réalisation de l'invention Sa structure de circuit est la même que celle du circuit onduleur classique décrit plus haut et elle ne sera, par
conséquent, pas décrite.
Dans cette forme de réalisation, les circuits de commande 13, 15 et 17 de la branche supérieure sont formés sur des dessins formant écrans individuels 101, 102, 103, respectivement Les circuits de commande 14, 16 et 18 de la branche inférieure sont formés sur un dessin formant écran commun 104 Les dessins formant écrans 101, 102 et 103 sont mis aux potentiels des bornes de sortie U, V et W (c'est-à-dire aux potentiels des électrodes de sortie (émetteurs) des transistors de puissance 1, 2 et 3), respectivement, tandis que le dessin formant écran 104 est mis au potentiel de la borne N d'une source d'énergie (c'est-à-dire au potentiel des électrodes de sortie (émetteurs) des transistors de puissance 2, 4 et 6) Les circuits de commande 13, 15 et 17 fonctionnent avec les potentiels d'émetteur des transistors de puissance respectivement appliqués comme potentiels de référence, tandis que les circuits de commande 14, 16 et 18 fonctionnement avec le potentiel commun d'émetteur des transistors de puissance 2, 4 et 6 appliqué comme potentiel de référence, et par conséquent, les potentiels des dessins formant écrans 101, 102 et 103 sont maintenus à la même valeur que les potentiels de référence des circuits de commande 13, 15 et 17, respectivement, tandis que le potentiel du dessin formant écran 104 est maintenu à la même valeur que le potentiel de référence
commun des circuits de commande 14, 16 et 18.
La figure 6 est une vue en coupe représentant une structure possible de la partie à phase U lorsque le circuit de la figure 5 est réalisé sur un seul et même substrat métallique Une couche isolante 32 est formée sur un substrat d'aluminium 31, et un dessin en cuivre 33, ainsi que les dessins formant écrans 101 et 104 analogues à un réseau de conducteurs d'une plaquette à circuit imprimé sont formés sur cette couche isolante Les dessins formant écrans 101 et 104 sont également des dessins en cuivre analogues au dessin en cuivre 33 Le dessin en cuivre 33 peut avoir la même épaisseur que les dessins formant écrans 101 et 104, ou peut être plus épais Si tous les dessins ont la même épaisseur, ils peuvent être formés en même temps. Des couches isolantes 105 et 106 sont formées sur les dessins formant écrans 101 et 104, respectivement, et un dessin en cuivre 41 analogue au dessin en cuivre 33 est formé sur ces couches isolantes Les transistors de puissance 1 et 2 sont fixés sur le dessin en cuivre 33 par brasage à l'étain ou un procédé analogue, comme cela se fait classiquement, tandis que les circuits de commande 13 et 14 sont fixés sur le dessin en cuivre 41 par soudage à l'étain ou un procédé analogue La couche isolante est munie d'un trou traversant 107 et, par l'intermédiaire de ce trou traversant, un dessin en cuivre 41 a relié au côté "moins" d'une source d'énergie V Up (c'est-à-dire au côté électrode de sortie (émetteur) de transistor de puissance 1) et le dessin formant écran 101 sont reliés entre eux La couche isolante 106 est munie d'un trou traversant 108 et, par l'intermédiaire du trou traversant 108, un dessin en cuivre 41 b relié au côté "moins" d'une source d'énergie VN (c'est-à-dire au côté électrode de sortie (émetteur) du transistor de puissance 2) et le dessin formant
écran 104 sont reliés entre eux.
Des fils d'aluminium 34 et 35 constituent les fils de base, tandis que des fils d'aluminium 36 et 37 constituent les fils d'émetteur Les dessins en cuivre 33, et les dessins en cuivre 41, sont connectés de manière appropriée, mais leurs connexions ne sont pas représentées, ou les dessins en cuivre 33 et 41 peuvent être connectés de manière appropriée par des fils d'aluminium ou des conducteurs analogues Une partie de ces connexions est représentée de manière équivalente par des lignes de connexion 42 et 43 De cette manière, les circuits de la phase U de la figure 5 sont formés sur un seul et même substrat d'aluminium 31 et reliés à des éléments extérieurs par l'intermédiaire de bornes extérieures U, N, P, 19 et 20 formées sur le substrat d'aluminium 31 Les bornes extérieures U, N, P sont formées sur la couche isolante 32, tandis que les bornes extérieures 19 et 20 sont formées sur les
couches isolantes 101 et 104, respectivement.
La figure 7 est une vue en coupe représentant une partie agrandie de la branche supérieure de la figure 6 Puisque le dessin en cuivre 33 et le substrat d'aluminum 31 sont opposés l'un par rapport à l'autre, avec la couche isolante 32 interposée entre deux, une capacité est formée entre deux De même, puisque le dessin en cuivre 41 et le dessin de blindage 101 sont opposés, avec la couche isolante 105 interposée entre deux, une capacité est formée entre deux Sur la figure 7, une capacité entre un dessin en cuivre 33 a auquel la borne de sortie U (c'est-à-dire l'émetteur du transistor de puissance 1, le collecteur du transistor de puissance 2 et le côté "moins" de la source d'énergie V Up) est reliée, et le substrat d'aluminium il 31, est représenté par la capacité Cl La capacité Ci inclut une capacité formée entre le dessin formant écran loi et le substrat d'aluminium 31 parce que le potentiel du dessin formant écran 101 est le même que celui de la borne de sortie U Une capacité formée entre un dessin en cuivre 41 c auquel la borne d'entrée 19 est reliée, et le dessin formant écran 101, est représentée par la capacité C 4 De plus, une capacité par laquelle le dessin en cuivre 41 c et le substrat d'aluminium 31 sont directement couplés entre eux par
couplage capacitif est représentée par la capacité C 5.
Une borne S reliée au substrat d'aluminium 31 n'est représentée que pour faciliter les explications Or, les capacités Ci, C 4 et C 5 doivent être prises en considération séparément pour examiner le type d'influence que le bruit appliqué entre les bornes U et S exerce sur la borne 19, les autres capacités étant négligées. La figure 8 est un schéma équivalent représentant les capacités Cl, C 4 et C 5 L'aire totale du dessin en cuivre 33 a et du dessin formant écran lo 1 est plus grande que celle du dessin en cuivre 41 c et, par conséquent, la capacité Cl est plus grande que la capacité C 4 La capacité C 5 est une capacité de couplage par capacité directe du dessin en cuivre 41 c au substrat d'aluminium 31 mais, puisque le dessin formant écran loi est interposé entre le dessin en cuivre 41 c et le substrat d'aluminium 31 pour empêcher un couplage direct par capacité, la capacité C 5 est sensiblement nulle Par conséquent, on obtient les relations suivantes: Cl > C 4 " C 5 = O ( 4) Supposons maintenant qu'un signal d V/dt (U) soit appliqué à la borne U par rapport à la borne S en tant que bruit Le bruit d V/dt ( 19) appliqué à la borne 19 par rapport à la borne U peut alors être exprimé par une équation de la forme suivante: d V ( 19) = d V (U) x C 5 ( 5) dt dt C 4 + C 5 ( 5 Les relations de l'équation ( 4) donnent alors la formule suivante: d V ( 19) = O ( 3) dt Par conséquent, même si du bruit est appliqué à la borne U par rapport à la borne S, ce bruit n'arrive jamais à la borne 19 par rapport à la borne U. En d'autres termes, puisque le potentiel du dessin formant écran loi est maintenu à la même valeur que celui de la borne U, le potentiel du dessin formant écran 101 varie lorsque du bruit est présent à la borne U par rapport à la borne S (c'est- à-dire au substrat d'aluminium 31) et, en conséquence, en réponse à cette
variation, le potentiel du dessin en cuivre 41 c (c'est-
à-dire de la borne 19), qui est couplé par capacité au dessin formant écran 101, varie également Par conséquent, vu de la borne U, le bruit présent à la
borne 19 est équivalent à zéro.
La borne U est une borne de sortie reliée à l'électrode de sortie (émetteur) du transistor de puissance 1 et applique le potentiel de référence du
circuit de commande 13 du transistor de puissance 1.
Par ailleurs, la borne 19 est une borne d'entrée du circuit de commande 13 Même si du bruit est appliqué à la borne U par rapport au substrat d'aluminium 31, aucun défaut de fonctionnement n'est provoqué dans le cuircuit de commande 13 parce que du bruit est présent à la borne 19, appliquant un signal d'entrée de commande du circuit de commande 13, par rapport à la borne U appliquant le potentiel de référence du circuit
de commande 13.
De plus, du bruit n'est jamais présent non seulement à la borne d'entrée 19, mais également dans les différents trajets du signal du circuit de commande 13 formés sur le dessin formant écran lo et, par conséquent, les défauts de fonctionnement tels que, par exemple, le déclenchement intempestif de fonctions de protection (protection contre une surintensité, une surtension ou un défaut analogue) peut être évité Il en est de même pour les autres circuits de commande 14 à 18. Par ailleurs, lorsque du bruit est appliqué aux bornes V, W, P et N (c'est-à-dire aux trajets du courant des transistors de puissance 1 à 6) par rapport au substrat d'aluminium 31, les défauts de fonctionnement peuvent être évités de la même manière que plus haut Puisqu'un condensateur de grande capacité est généralement monté entre les bornes P et N, auxquelles une source d'énergie à tension élevée est reliée, du bruit est présent aux bornes P et N
exactement de la même manière.
Bien que les dessins formant écran loi à 104 soient directement reliés au potentiel des électrodes de sortie (émetteurs) des transistors de puissance correspondants 1 à 6 dans la forme de réalisation décrite plus haut, cela n'est pas indispensable Par exemple, comme cela est représenté sur la figure 9, lorsqu'un condensateur 44 de capacité relativement grande est monté entre les bornes "plus" et "moins" de la source d'énergie VN, le potentiel présent du côté "plus" de la source VN varie comme le bruit présent à l'émetteur (c'est-à-dire à la borne N) du transistor de puissance 2 Comme cela est représenté sur la figure 10, dans le cas o un circuit de polarisation inverse composé d'une résistance 45 et de diodes 46 et 47 est relié à l'émetteur du transistor de puissance 2 pour polariser dans le sens inverse la base de ce transistor de puissance 2 pendant qu'il est à l'état bloqué et qu'ainsi le potentiel de l'émetteur du transistor de puissance 2 a son niveau déplacé vers le haut, du bruit est présent du côté "moins" de la source d'énergie VN lorsque du bruit est présent au niveau de l'émetteur du transistor de puissance 2 Les diodes 46 et 47 peuvent être des diodes Zener Le dessin formant écran 104 peut exercer l'effet mentionné plus haut lorsqu'il est mis à un potentiel correspondant au potentiel de l'électrode de sortie (émetteur) du transistor de puissance 2 et, par conséquent, il n'est pas directement relié à l'émetteur du transistor de puissance 2 mais peut être relié, par exemple, au côté "plus" de la source d'énergie VN dans le cas de la figure 9, ou au côté "moins" de la source d'énergie VN dans le cas de la figure 10 Il en est de même pour les autres dessins
formant écrans 101 à 103.
Dans une forme de réalisation du dispositif de la figure 6, les dessins formant écrans 101 et 104 sont disposés sur le substrat d'aluminium 31, de préférence selon les modes suivants Selon un premier mode, le dessin en cuivre 33 est d'abord formé sur la couche isolante 32 Ensuite, une structure stratifiée, dans laquelle le dessin en cuivre 41 et le dessin formant écran 101 sont formés sur les surfaces respectivement supérieure et inférieure de la couche isolante 105, et une structure stratifiée, dans laquelle le dessin en cuivre 41 et le dessin formant écran 104 sont formés sur les surfaces respectivement supérieure et inférieure de la couche isolante 106, sont constituées par des plaquettes à circuit imprimé à double face ou un matériau analogue et sont placées dans des positions prédéterminées sur la couche isolante 32 Selon un deuxième mode, le dessin en cuivre 33 et les dessins formant écrans 101 et 104 sont
formés simultanément sur la couche isolante 32.
Ensuite, des structures stratifiées ayant le dessin en cuivre 41 sur les surfaces des couches isolantes 105 et 106 sont réalisées dans des plaquettes à circuit imprimé à simple face ou un matériau analogue et placés sur les dessins formant écrans 101 et 104, respectivement. La figure 11 est une vue en coupe représentant une autre forme de réalisation du
dispositif à semiconducteur selon l'invention.
Contrairement à la forme de réalisation de la figure 6, les dessins formant écrans 101 et 104 sont placés sur des couches isolantes relativement épaisses 109 et 110, respectivement, formées sur la couche isolante 32 Les dessins en cuivre 33 formés pour les transistors de puissance 1 et 2 sont relativement épais En effet, puisqu'un courant de grande intensité circule dans les transistors de puissance 1 et 2, il est souhaitable que les dessins en cuivre 33 soient épais La structure stratifiée composée de la couche isolante 109, du dessin formant écran 101, de la couche isolante 105 et du dessin en cuivre 41 peut être réalisée à partir d'une plaquette à circuit imprimé à double face ou d'un matériau analogue et placée dans une position prédéterminée sur la couche isolante 32 Cette forme de réalisation présente l'avantage que la structure stratifiée est disposée sur le dessin en cuivre 33, de
sorte que l'aire occupée peut être réduite.
Dans la forme de réalisation décrite ci-
dessus, les connexions électriques réalisées par l'intermédiaire des trous traversants 107 et 108 comme moyens de fixer les potentiels des dessins formant écrans 101 et 104 ont été décrites, mais il est possible d'utiliser des fils d'aluminium, des soudures, des pièces métalliques formant court-circuit, ou des
16 2658003
éléments analogues, pour réaliser ces connexions Dans ce cas, il suffit d'éliminer une partie de chacune des couches isolantes 105 et 106 pour exposer une partie de chacune des surfaces supérieures des dessins formant écrans 101 et 104 pour réaliser les connexions. Bien que le cas dans lequel des transistors bipolaires sont utilisés comme dispositifs de commutation de puissance ait été décrit en relation avec les formes de réalisation décrites jusqu'ici, il est également possible d'employer des transistors à effet de champs MOS de puissance ou des transistors bipolaires à grille isolée Par ailleurs, les transistors bipolaires à utiliser ne sont pas limités aux transistors NPN, et peuvent être des transistors
PNP.
Bien que l'invention ait été décrite et illustrée en détail, il est bien entendu que cela n'est qu'à titre d'illustration et d'exemple et ne saurait être interprété comme constituant une limitation de
l'invention.

Claims (9)

REVENDICATIONS
1 Dispositif de commutation de puissance à semiconducteur, caractérisé en ce qu'il comprend un substrat métallique ( 31); une première couche isolante ( 32) formée sur le substrat ( 31); des premier et deuxième éléments de commutation de puissance ( 1, 2) formés sur la première couche isolante ( 32) et reliés entre eux pour former un montage en "totem pole"; des premier et deuxième dessins formant écrans ( 101, 104) composés de conducteurs formés sur la première couche isolante ( 32); une deuxième couche isolante ( 105) formée sur le premier dessin formant écran ( 101); une troisième couche isolante ( 106) formée sur le deuxième dessin formant écran ( 104); un premier circuit de commande ( 13) formé sur la deuxième couche isolante ( 105) pour débloquer ou bloquer le premier élément de commutation de puissance ( 1); un deuxième circuit de commande ( 14) formé sur la troisième couche isolante ( 106) pour débloquer ou bloquer le deuxième élément de commutation de puissance ( 2); des premiers moyens de connexion ( 107) pour connecter le premier dessin formant écran ( 101) à un premier point de circuit à potentiel sensible au potentiel d'une électrode de sortie du premier élément de commutation de puissance ( 1); et des deuxièmes moyens de connexion ( 108) pour relier le deuxième dessin formant écran à un deuxième point de circuit à potentiel sensible au potentiel d'une électrode de sortie du deuxième élément
de commutation de puissance ( 2).
2 Dispositif à semiconducteur selon la revendication 1, comprenant en outre un dessin d'interconnexion métallique ( 33) formé sur la première couche isolante ( 32), caractérisé en ce que les premier et deuxième éléments de commutation de puissance ( 1, 2) sont formés sur le dessin d'interconnexion métallique
( 33).
3 Dispositif à semiconducteur selon la revendication 1, comprenant en outre des premier et deuxième dessins d'interconnexion métalliques ( 41 a 41 b) formés respectivement sur les deuxième et troisième couches isolantes, caractérisé en ce que le premier circuit de commande ( 13) est formé sur le premier dessin d'interconnexion métallique ( 41 a); et le deuxième circuit de commande ( 14) est formé sur le
deuxième dessin d'interconnexion métallique ( 41 b).
4 Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que les deuxième et troisième couches isolantes sont munies de premier et deuxième trous traversants, par l'intermédiaire desquels les premiers et deuxièmes moyens de connexion ( 107, 108) relient les premier et deuxième dessins formant écrans ( 101, 104) aux premier et deuxième
points de circuit, respectivement.
5 Dispositif à semiconducteur selon la revendication 4, caractérisé en ce que les premiers et deuxièmes moyens de connexion ( 107, 108) sont constitués par des premier et deuxième dessins d'interconnexion métalliques formés dans les premier et
deuxième trous traversants, respectivement.
6 Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que les premier et deuxième points de circuit sont des électrodes de sortie des premier et deuxième éléments de commutation
de puissance ( 1,2), respectivement.
7 Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que les premier et deuxième circuits de commande ( 13, 14) ont des bornes de source d'énergie à haut et bas potentiels, et les premier et deuxième points de circuit sont les bornes de source d'énergie à haut et bas potentiel des premier et deuxième circuits de commande ( 13, 14), respectivement.
8 Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que les premier et deuxième circuits de commande ( 13, 14) ont des bornes de source d'énergie à haut et bas potentiels, et les premier et deuxième points de circuit sont les bornes de source d'énergie à bas potentiel des premier et
deuxième circuits de commande ( 13, 14), respectivement.
9 Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que les premier et deuxième dessins formant écrans ( 101, 104) sont plus épais que les deuxième et troisième couches isolantes
( 105, 106).
Dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'il comprend en outre: des troisième et quatrième éléments de commutation ( 3, 4) formés sur la première couche isolante ( 32) et reliés entre eux pour former un motnage en "totem pole"; un troisième dessin formant écran constitué par un conducteur formé sur la première couche isolante
( 32);
une quatrième couche isolante formée sur le troisième dessin formant écran ( 102); un troisième circuit de commande ( 15) formé sur la quatrième couche isolante pour débloquer ou bloquer le troisième élément de commutation de puissance ( 3); un quatrième circuit de commande ( 16) formé sur la deuxième couche isolante ( 105) pour débloquer ou bloquer le quatrième élément de commutation de puissance ( 4); et des troisièmes moyens de connexion pour relier le troisième dessin formant écran à un troisième point de circuit à potentiel sensible au potentiel d'une électrode de sortie du troisième élément de
commutation de puissance ( 3).
FR9016416A 1990-01-25 1990-12-28 Dispositif de commutation de puissance a semiconducteur. Expired - Lifetime FR2658003B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1665390 1990-01-25

Publications (2)

Publication Number Publication Date
FR2658003A1 true FR2658003A1 (fr) 1991-08-09
FR2658003B1 FR2658003B1 (fr) 1995-10-20

Family

ID=11922303

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9016416A Expired - Lifetime FR2658003B1 (fr) 1990-01-25 1990-12-28 Dispositif de commutation de puissance a semiconducteur.

Country Status (3)

Country Link
US (1) US5077595A (fr)
DE (1) DE4034674C2 (fr)
FR (1) FR2658003B1 (fr)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875076B2 (ja) * 1990-11-29 1999-03-24 三井化学株式会社 フレキシブル配線基板
US5296735A (en) * 1991-01-21 1994-03-22 Mitsubishi Denki Kabushiki Kaisha Power semiconductor module with multiple shielding layers
US5459348A (en) * 1991-05-24 1995-10-17 Astec International, Ltd. Heat sink and electromagnetic interference shield assembly
JPH0513562A (ja) * 1991-07-05 1993-01-22 Hitachi Ltd 駆動制御装置
US5151775A (en) * 1991-10-07 1992-09-29 Tektronix, Inc. Integrated circuit device having improved substrate capacitance isolation
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
JP2656416B2 (ja) * 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JP2854757B2 (ja) * 1992-06-17 1999-02-03 三菱電機株式会社 半導体パワーモジュール
TW238419B (fr) * 1992-08-21 1995-01-11 Olin Corp
DE4418426B4 (de) * 1993-09-08 2007-08-02 Mitsubishi Denki K.K. Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
EP0713251B1 (fr) * 1992-11-18 1999-01-07 Fuji Electric Co. Ltd. Dispositif de conversion à semi-conducteur
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JP2912526B2 (ja) * 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
US5360942A (en) * 1993-11-16 1994-11-01 Olin Corporation Multi-chip electronic package module utilizing an adhesive sheet
DE4421319A1 (de) * 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
DE19523010A1 (de) * 1995-04-25 1996-11-07 Duerrwaechter E Dr Doduco Schaltungsanordnung aus einem Leistungshalbleiter und einer Ansteuerschaltung dafür
US5534356A (en) * 1995-04-26 1996-07-09 Olin Corporation Anodized aluminum substrate having increased breakdown voltage
DE19542943C2 (de) * 1995-11-17 2001-03-08 Daimler Chrysler Ag Verfahren zur Herstellung eines mikroelektronischen Bauteils mit einer mehrlagigen Komposit-Struktur
JP3394377B2 (ja) * 1996-01-09 2003-04-07 三菱電機株式会社 半導体装置および半導体モジュール
DE19725836C2 (de) * 1997-06-18 2001-10-04 Infineon Technologies Ag Leistungshalbleiter-Anordnung auf DCB-Substrat
JPH11233712A (ja) 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP3625692B2 (ja) * 1999-05-28 2005-03-02 三菱電機株式会社 車載用電力変換装置
US6424131B1 (en) 1999-06-18 2002-07-23 Matsushita Electric Industrial Co., Ltd. Output controller
DE10158185B4 (de) * 2000-12-20 2005-08-11 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit
KR20030060888A (ko) * 2001-07-09 2003-07-16 다이킨 고교 가부시키가이샤 파워 모듈 및 공기 조화기
DE10227658B4 (de) * 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
US6905979B2 (en) * 2002-12-23 2005-06-14 Intel Corporation Apparatus and method for improving AC coupling on circuit boards
DE10316136A1 (de) * 2003-04-09 2004-11-18 Ixys Semiconductor Gmbh Gekapselte Leistungshalbleiteranordnung
US6775145B1 (en) * 2003-05-14 2004-08-10 Cyntec Co., Ltd. Construction for high density power module package (case II)
US6975513B2 (en) * 2003-05-14 2005-12-13 Cyntec Co., Ltd. Construction for high density power module package
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP4083142B2 (ja) * 2004-06-02 2008-04-30 富士通株式会社 半導体装置
TWI372450B (en) * 2005-09-21 2012-09-11 Int Rectifier Corp Semiconductor package
JP4764365B2 (ja) * 2007-02-28 2011-08-31 三菱重工業株式会社 インバータ一体型電動圧縮機
EP1968188B1 (fr) * 2007-03-09 2012-08-08 HÜTTINGER Elektronik GmbH + Co. KG Agencement d'amplificateur de classe D
DE102008026347B4 (de) * 2008-05-31 2010-08-19 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper
GB2499560B (en) 2011-02-08 2014-01-22 Cambridge Nanotherm Ltd Insulated metal substrate
FR2990795B1 (fr) * 2012-05-16 2015-12-11 Sagem Defense Securite Agencement de module electronique de puissance
CN104465603A (zh) * 2013-09-23 2015-03-25 台达电子企业管理（上海）有限公司 功率模块
US10411609B2 (en) * 2017-12-22 2019-09-10 Panasonic Intellectual Property Management Co., Ltd. Substrate mounted inverter device
JP2022057424A (ja) * 2020-09-30 2022-04-11 シャープセミコンダクターイノベーション株式会社 パワーモジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1137619A (en) * 1966-11-15 1968-12-27 Itt Semiconductor devices
US4609935A (en) * 1982-11-24 1986-09-02 Nec Corporation Semiconductor device with an improved crossing structure at the intersection of a resistor region and a wiring conductor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168507A (en) * 1977-11-21 1979-09-18 Motorola, Inc. Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package
JPS56114381A (en) * 1980-02-15 1981-09-08 Toshiba Corp Semiconductor device
US4851831A (en) * 1981-05-13 1989-07-25 Drexelbrook Engineering Co. Two-wire level measuring instrument
US4847603A (en) * 1986-05-01 1989-07-11 Blanchard Clark E Automatic closed loop scaling and drift correcting system and method particularly for aircraft head up displays
JPH0691160B2 (ja) * 1986-05-27 1994-11-14 日本電気株式会社 多層配線の形成方法
JPS63124555A (ja) * 1986-11-14 1988-05-28 Sumitomo Electric Ind Ltd 半導体装置用基板
JPS63265461A (ja) * 1986-12-15 1988-11-01 Fuji Electric Co Ltd 半導体装置
JP2584986B2 (ja) * 1987-03-10 1997-02-26 三菱電機株式会社 半導体装置の配線構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1137619A (en) * 1966-11-15 1968-12-27 Itt Semiconductor devices
US4609935A (en) * 1982-11-24 1986-09-02 Nec Corporation Semiconductor device with an improved crossing structure at the intersection of a resistor region and a wiring conductor

Also Published As

Publication number Publication date
DE4034674C2 (de) 1995-11-16
FR2658003B1 (fr) 1995-10-20
DE4034674A1 (de) 1991-08-01
US5077595A (en) 1991-12-31

Similar Documents

Publication Publication Date Title
FR2658003A1 (fr) Dispositif de commutation de puissance a semiconducteur.
US5296735A (en) Power semiconductor module with multiple shielding layers
US4638109A (en) Sun light electricity generator
EP0490787B1 (fr) Circuit de protection limitant les surtensions entre limites choisies et son intégration monolithique
WO2017203186A1 (fr) Circuit intégré comprenant une puce formée d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension
FR2803702A1 (fr) Ensemble de conversion de puissance electrique
EP0554191A1 (fr) Composant de protection pour un circuit dans une automobile
EP0194177B1 (fr) Circuit d'interface de ligne d'abonné téléphonique avec mode de veille à puissance réduite
EP0743753A1 (fr) Module interrupteur et d'alimentation
EP0755114B1 (fr) Dispositif semi-conducteur incluant un amplificateur de puissance et appareil terminal mobile de télécommunication incluant un tel dispositif semi-conducteur
FR2475825A1 (fr) Dispositif electronique de commutation a effet de proximite, protege contee les impulsions parasites
EP1524700B1 (fr) Commutateur à commande isolée
JPH06101636B2 (ja) 半導体装置
JPH05288605A (ja) フォトダイオードのバイアス回路
FR2821213A1 (fr) Dispositif a semiconducteur ayant une fonction de protection
US4916502A (en) Semiconductor device to be coupled with a control circuit by a photocoupler
EP0619637B1 (fr) Protection d'un alternateur triphasé automobile
US6104094A (en) Semiconductor device
EP0301635A1 (fr) Dispositif interrupteur pour signaux à haute fréquence
EP0318404A1 (fr) Assemblage monolithique de diodes de protection et systèmes de protection
FR3106941A1 (fr) Protection contre des surtensions
US5977571A (en) Low loss connecting arrangement for photodiodes
EP1372237B1 (fr) Dispositif électrique comprenant deux supports et une borne de connexion reliée à un condensateur série et à un limiteur de tension
JPH0338052A (ja) 半導体集積回路装置及びその製造方法
EP3965299A1 (fr) Dispositif de commande d'un thyristor