FR2614731A1 - Procede de fabrication d'un condensateur en tranchee pour circuit integre - Google Patents
Procede de fabrication d'un condensateur en tranchee pour circuit integre Download PDFInfo
- Publication number
- FR2614731A1 FR2614731A1 FR8805041A FR8805041A FR2614731A1 FR 2614731 A1 FR2614731 A1 FR 2614731A1 FR 8805041 A FR8805041 A FR 8805041A FR 8805041 A FR8805041 A FR 8805041A FR 2614731 A1 FR2614731 A1 FR 2614731A1
- Authority
- FR
- France
- Prior art keywords
- trench
- polycrystalline silicon
- layer
- attack
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 230000015654 memory Effects 0.000 abstract description 10
- 230000008021 deposition Effects 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000005234 chemical deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
L'INVENTION CONCERNE LA FABRICATION DE CONDENSATEURS EN TRANCHEE. ELLE SE RAPPORTE A UN PROCEDE DE FABRICATION DANS LEQUEL UNE TRANCHEE A UNE COUCHE D'OXYDE 13 ET UNE COUCHE DE SILICIUM POLYCRISTALLIN 14 QUI NE REMPLIT PAS COMPLETEMENT LA TRANCHEE. CETTE COUCHE EST ALORS ATTAQUEE AFIN QU'ELLE FORME UNE NOUVELLE TRANCHEE 16 SANS EVIDEMENT, CETTE NOUVELLE TRANCHEE ETANT ALORS REMPLIE COMPLETEMENT, SANS FORMATION DE CAVITE. APPLICATION A LA FABRICATION DES CELLULES DE MEMOIRE PAR LES TECHNIQUES DES CIRCUITS INTEGRES.
Description
La présente invention concerne un procédé de fabrication d'une cellule de mémoire de capacité élevée, ayant un condensateur en tranchée, et plus précisément un procédé de fabrication d'un condensateur en tranchée destiné à une cellule de mémoire.
On consacre beaucoup d'efforts à l'accroissement de la capacité des mémoires par augmentation de la densité des cellules de mémoire. A cet effet, il est important de réduire la surface de l'arrangement des cellules de mémoire car la surface d'une pastille est limitée. En général, on utilise une cellule de mémoire comportant un transistor et un condensateur. Cependant, dans ce cas, les condensateurs occupent la plus grande partie de la surface de la cellule si bien que l'échelle d'intégration lors de la réalisation de mémoires dynamiques à accès direct DRAM de l'ordre du mégabit est limitée car la capacité doit occuper suffisamment d'espace pour que la fiabilité soit accrue compte tenu du rapport signal-sur-bruit du signal de lecture et des erreurs temporaires.On utilise, pour la résolution de ces problèmes, un condensateur en tranchée qui permet une augmentation de la surface efficace du condensateur avec une réduction de la surface occupée, dans la cellule de mémoire d'une mémoire dynamique à accès direct de l'ordre du mégabit. Le procédé de fabrication d'un condensateur en tranchée est le suivant. Un motif d'oxyde constituant un matériau de masquage pour l'attaque par des ions réactifs (RIE) de la tranchée est délimité sur le substrat de silicium.
Après attaque du substrat de silicium par les ions réactifs, l'oxyde du condensateur est formé par croissance sur la paroi de la tranchée. Celle-ci est remplie de silicium polycristallin par le procédé classique de dépôt chimique en phase vapeur à basse pression LPCVD. Après remise sous forme plate par attaque du silicium polycristallin, le motif des électrodes de silicium polycristallin est formé.
La figure 1 représente un condensateur en tranchée idéal de type MOS n'ayant pas d'évidement dans le profil de la tranchée. Cependant, habituellement, un évidement est dû à des étapes supplémentaires de traitement qui sont nécessaires pour l'arrondissement des bords de la tranchée.
Lorsque le condensateur en tranchée est réalisé avec la tranchée classique qui a un évidement comme représenté sur la figure 2, des cavités sont formées dans la tranchée à cause du comportement cinématique du dépôt de silicium polycristallin dans le procédé de dépôt chimique LPCVD.
Pendant le procédé d'attaque ultérieure, les défauts formés pas les cavités de la tranchée sont révélés si bien que des produits chimiques d'attaque qui y sont contenus ont posé un problème dans les étapes ultérieures de traitement.
L'invention concerne essentiellement la mise à disposition d'un procédé de fabrication d'un condensateur en tranchée qui ne forme pas de cavité dans la tranchée pendant le dépôt du silicium polycristallin malgré le profil évidé de la tranchée.
Dans un mode de réalisation de l'invention, un procédé de fabrication d'un tel condensateur comprend une première étape de formation d'une première tranchée par attaque par des ions réactifs du substrat de silicium, une seconde étape de réalisation d'une seconde tranchée par dépôt de silicium polycristallin après croissance de l'oxyde du condensateur sur la paroi de la tranchée, une troisième étape de formation d'une troisième tranchée par attaque du silicium polycristallin déposé précédemment, une quatrième étape de dépôt d'une seconde couche de silicium polycristallin sur la troisième tranchée, et une cinquième étape de formation d'une électrode par un troisième dépôt de silicium polycristallin, après attaque de régularisation de la seconde couche de silicium polycristallin.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'exemples de réalisation, faite en référence aux dessins annexés sur lesquels
la figure 1 représente un condensateur idéal en tranchée sans évidement
les figures 2A et 2B sont des condensateurs clas siques en tranchée réalisés avec des tranchées qui ont des évidements ; et
les figures 3A à 3E sont des schémas illustrant le procédé de fabrication selon l'invention.
la figure 1 représente un condensateur idéal en tranchée sans évidement
les figures 2A et 2B sont des condensateurs clas siques en tranchée réalisés avec des tranchées qui ont des évidements ; et
les figures 3A à 3E sont des schémas illustrant le procédé de fabrication selon l'invention.
On se réfère aux figures 3A à 3E qui illustrent le procédé de fabrication d'un condensateur en tranchée selon l'invention.
La figure 3A représente la formation d'une première tranchée 12 dans un substrat de silicium 10 par attaque par des ions réactifs. Après revêtement du matériau de réserve photographique sur l'oxyde 11 formé par croissance sur le substrat 10 de silicium, des motifs ou dessins de tranchée sont formés sur un substrat 10 de silicium par des techniques photolithographiques classiques. La première tranchée 12 est formée par attaque par des ions réactifs. Les
3 conditions de cette attaque sont un débit de 5 à 25 cm de BCl31 un débit de 30 à 55 cm de Cl2, ces valeurs étant considérées dans les conditions normales, une pression de 10 à 30 mtorr et une tension continue comprise entre -200 et -300 V.
3 conditions de cette attaque sont un débit de 5 à 25 cm de BCl31 un débit de 30 à 55 cm de Cl2, ces valeurs étant considérées dans les conditions normales, une pression de 10 à 30 mtorr et une tension continue comprise entre -200 et -300 V.
La figure 3B représente l'opération de dépôt d'une première couche de silicium polycristallin 14 sur la paroi de la tranchée après la formation de l'oxyde 13 du condensateur. L'oxyde 13 a une épaisseur de 100 à 250 Â et est formé par croissance thermique. Ensuite, la première couche 14 de silicium polycristallin dont l'épaisseur est comprise entre 0,3 et 0,4 fois la largeur de l'ouverture de la tranchée, est déposée par le procédé de dépôt chimique
LPCVD. Pendant cette opération, la seconde tranchée 15 garde la forme évidée de la première tranchée car la première couche de silicium polycristallin est déposée uniformoment sur la surface exposée.
LPCVD. Pendant cette opération, la seconde tranchée 15 garde la forme évidée de la première tranchée car la première couche de silicium polycristallin est déposée uniformoment sur la surface exposée.
La figure 3C représente la réalisation de la troisième tranchée 16 par attaque de la première couche 14 de silicium polycristallin. Plus précisément, après le dépôt de cette première couche de silicium polycristallin, le silicium de la couche dont l'épaisseur est comprise entre 0,2 et 0,3 fois la largeur de l'ouverture de la tranchée, est attaqué dans les conditions suivantes d'attaque : 45 à
3 3 60 cm de He, et 170 à 180 cm de SF6, ces valeurs étant données dans les conditions normales, une pression de 800 à 950 mtorr et une puissance de 45 à 55 W. La troisième tranchée 16 n'a pas l'évidement de la première tranchée.
3 3 60 cm de He, et 170 à 180 cm de SF6, ces valeurs étant données dans les conditions normales, une pression de 800 à 950 mtorr et une puissance de 45 à 55 W. La troisième tranchée 16 n'a pas l'évidement de la première tranchée.
La figure 3D représente le dépôt de la seconde couche 17 de silicium polycristallin sur la troisième tranchée 16. Le silicium polycristallin, qui forme une couche dont l'épaisseur est comprise entre 0,6 et 0,8 fois la largeur de l'ouverture de la tranchée afin qu'il remplisse celle-ci, est déposé sur la troisième tranchée 16 par le procédé de dépôt chimique LPCVD.
La figure 3E représente la fabrication de l'è'lec- trode formée par une troisième couche de silicium polycristallin, sur la tranchée. La mise de la surface sous forme plane est réalisée par attaque de la seconde couche de silicium polycristallin 17, dans les mêmes conditions d'attaque que décrit précédemment en référence à la figure 3C.
Le motif formé par les électrodes est réalisé par dépôt d'une troisième couche 18 de silicium polycristallin par le procédé de dépôt chimique LPCVD.
Comme décrit précédemment, l'invention permet la suppression des défauts dus à des cavités dans la tranchée, provoqués par l'évidement, à la suite du remplissage de la tranchée par la seconde couche de silicium polycristallin, après formation de la troisième tranchée par attaque de la première couche de silicium polycristallin.
Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux procédés qui viennent d'être décrits uniquement à titre d'exemples non limitatifs sans sortir du cadre de l'invention.
Claims (6)
1. Procédé de fabrication d'un condensateur en tranchée, caractérisé en ce qu'il comprend les étapes suivantes
une première étape de formation d'une tranchée (12) par attaque par des ions réactifs d'une couche d'oxyde (11) formée par croissance sur un substrat de silicium (10),
une seconde étape de dépôt de silicum polycristallin (14) avec une certaine épaisseur, après la formation de la couche d'oxyde (13) du condensateur sur la paroi de la tranchée (12) formée dans la première étape,
une troisième étape de formation d'une tranchée (16) sans l'évidement de la tranchée (12) de la première étape, par attaque de la couche de silicium polycristallin (14) formée dans la seconde étape,
une quatrième étape de dépôt de silicium polycristallin (17) sur la tranchée (16) formée dans la troisième étape, et
une cinquième étape de formation d'une électrode (18) de silicium polycristallin, après mise de la surface à plat par attaque du silicium polycristallin (17) déposé dans la quatrième étape.
2. Procédé selon la revendication 1, caractérisé en ce que les conditions d'attaque utilisées pour la formation
3 de la première tranchée (12) sont des débits de 5 à 25 cm
3 de BCl et 30 à 55 cm de Cl2, dans les conditions nor
3 males, une pression de 10 à 30 mtorr, et une tension continue de polarisation comprise entre -200 et -300 V pour une attaque par des ions réactifs.
3. Procédé selon la revendication 1, caractérisé en ce que l'épaisseur de la couche de silicium polycristallin de la seconde étape est comprise entre 0,3 et 0,4 fois la largeur de l'ouverture de la première tranchée.
4. Procédé selon la revendication 1, caractérisé en ce que l'épaisseur du silicium polycristallin (14) après la troisième étape est comprise entre 0,2 et 0,3 fois la largeur de l'ouverture de la tranchée.
5. procédé selon la revendication 1, caractérisé en ce que l'épaisseur de la seconde couche (17) de silicium polycristallin après la quatrième étape est comprise entre 0,6 et 0,8 fois la largeur de l'ouverture de la tranchée.
6. Procédé selon la revendication 4, caractérisé en ce que les conditions d'attaque du silicium polycristallin
3 (14) dans la troisième étape sont des débits de 45 à 60 cm
3 de He et de 170 à 180 cm de SF dans les conditions nor
6 males, une pression de 800 à 950 mtorr, et une puissance de 45 à 55 W.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870004242A KR900003262B1 (ko) | 1987-04-30 | 1987-04-30 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2614731A1 true FR2614731A1 (fr) | 1988-11-04 |
| FR2614731B1 FR2614731B1 (fr) | 1992-01-03 |
Family
ID=19261098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR888805041A Expired - Fee Related FR2614731B1 (fr) | 1987-04-30 | 1988-04-15 | Procede de fabrication d'un condensateur en tranchee pour circuit integre |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS63299263A (fr) |
| KR (1) | KR900003262B1 (fr) |
| DE (1) | DE3812621A1 (fr) |
| FR (1) | FR2614731B1 (fr) |
| GB (1) | GB2205993A (fr) |
| NL (1) | NL8801030A (fr) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0101828A1 (fr) * | 1982-07-06 | 1984-03-07 | Texas Instruments Incorporated | Décapage chimique par plasma pour décapage anisotrope de silicium |
| JPS6079737A (ja) * | 1983-10-05 | 1985-05-07 | Nec Corp | 半導体装置の製造方法 |
| JPS61288460A (ja) * | 1985-06-17 | 1986-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体記憶装置およびその製造方法 |
| US4714520A (en) * | 1985-07-25 | 1987-12-22 | Advanced Micro Devices, Inc. | Method for filling a trench in an integrated circuit structure without producing voids |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5681968A (en) * | 1979-12-07 | 1981-07-04 | Toshiba Corp | Manufacture of semiconductor device |
| DE3045922A1 (de) * | 1980-12-05 | 1982-07-08 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von strukturen von aus siliziden oder aus silizid-polysilizium bestehenden schichten durch reaktives sputteraetzen |
| DE3315719A1 (de) * | 1983-04-29 | 1984-10-31 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von strukturen von aus metallsiliziden bzw. silizid-polysilizium bestehenden doppelschichten fuer integrierte halbleiterschaltungen durch reaktives ionenaetzen |
| JPS60126861A (ja) * | 1983-12-13 | 1985-07-06 | Fujitsu Ltd | 半導体記憶装置 |
| US4801988A (en) * | 1986-10-31 | 1989-01-31 | International Business Machines Corporation | Semiconductor trench capacitor cell with merged isolation and node trench construction |
-
1987
- 1987-04-30 KR KR1019870004242A patent/KR900003262B1/ko not_active IP Right Cessation
-
1988
- 1988-04-14 GB GB08808824A patent/GB2205993A/en active Pending
- 1988-04-15 DE DE3812621A patent/DE3812621A1/de not_active Ceased
- 1988-04-15 FR FR888805041A patent/FR2614731B1/fr not_active Expired - Fee Related
- 1988-04-15 JP JP63091865A patent/JPS63299263A/ja active Granted
- 1988-04-21 NL NL8801030A patent/NL8801030A/nl not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0101828A1 (fr) * | 1982-07-06 | 1984-03-07 | Texas Instruments Incorporated | Décapage chimique par plasma pour décapage anisotrope de silicium |
| JPS6079737A (ja) * | 1983-10-05 | 1985-05-07 | Nec Corp | 半導体装置の製造方法 |
| JPS61288460A (ja) * | 1985-06-17 | 1986-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体記憶装置およびその製造方法 |
| US4714520A (en) * | 1985-07-25 | 1987-12-22 | Advanced Micro Devices, Inc. | Method for filling a trench in an integrated circuit structure without producing voids |
Non-Patent Citations (4)
| Title |
|---|
| EXTENDED ABSTRACTS, vol. 86-2, 19-24 octobre 1986, pages 464-465, Princeton, NJ, US; J.I. McOMBER: "High pressure SF6 polysilicon etch process" * |
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 28, no. 6, novembre 1985, pages 2583-2584, New York, US: "Trench filling process" * |
| PATENT ABSTRACTS OF JAPAN, vol. 11, no. 152 (E-507)[2599], 16 mai 1987; & JP-A-61 288 460 (NIPPON TELEGR & TELEPH CORP.) 18-12-1986 * |
| PATENT ABSTRACTS OF JAPAN, vol. 9, no. 220 (E-341)[1942], 6 septembre 1985; & JP-A-60 079 737 (NIPPON DENKI K.K.) 07-05-1985 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR880013247A (ko) | 1988-11-30 |
| JPH0520908B2 (fr) | 1993-03-22 |
| NL8801030A (nl) | 1988-11-16 |
| GB2205993A (en) | 1988-12-21 |
| GB8808824D0 (en) | 1988-05-18 |
| DE3812621A1 (de) | 1988-11-17 |
| KR900003262B1 (ko) | 1990-05-12 |
| JPS63299263A (ja) | 1988-12-06 |
| FR2614731B1 (fr) | 1992-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0463956B1 (fr) | Procédé de réalisation d'un étage d'un circuit intégré | |
| EP0487380B1 (fr) | Procédé de gravure de couches de circuit intégré à profondeur fixée | |
| US5071510A (en) | Process for anisotropic etching of silicon plates | |
| TW436911B (en) | Method of making an aluminum contact | |
| FR2662851A1 (fr) | Procede de fabrication d'un condensateur du type a empilage pour dispositif de memoire. | |
| FR2662850A1 (fr) | Condensateur empile pour cellule dram et procede pour sa fabrication. | |
| FR2664098A1 (fr) | Condensateur empile d'une cellule dram et son procede de fabrication. | |
| FR2654870A1 (fr) | Dispositif semi-conducteur, notamment dispositif de memoire a condensateur, et procede pour sa fabrication. | |
| FR2614731A1 (fr) | Procede de fabrication d'un condensateur en tranchee pour circuit integre | |
| KR100825020B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| JPH08195384A (ja) | 半導体装置の製造方法 | |
| US20030180995A1 (en) | Method for forming charge storage node | |
| KR100570059B1 (ko) | 반도체 소자의 메탈콘택 형성 방법 | |
| EP1573810B1 (fr) | Procede de formation de motifs alignes de part et d'autre d'un film mince | |
| JPH0137855B2 (fr) | ||
| EP1180790B1 (fr) | Fabrication de condensateurs à armatures métalliques | |
| KR100721190B1 (ko) | 반도체 메모리소자 제조방법 | |
| KR100205436B1 (ko) | 트렌치 형성방법 | |
| FR2790597A1 (fr) | Integration de condensateurs | |
| KR100258863B1 (ko) | 반도체 메모리 제조방법 | |
| KR100244969B1 (ko) | 커패시터의 제조방법 | |
| KR930010113B1 (ko) | Dram소자의 개패시터 및 그 제조방법 | |
| KR930010670B1 (ko) | 반도체장치의 메탈 콘택 형성방법 | |
| TW427005B (en) | Removal of silicon oxynitride on a capacitor electrode for hemispherical grain growth | |
| JPH0555508A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |