FR2586509A1 - Procede de formation d'une interconnexion enterree pour une structure silicium sur isolant - Google Patents

Procede de formation d'une interconnexion enterree pour une structure silicium sur isolant Download PDF

Info

Publication number
FR2586509A1
FR2586509A1 FR8604377A FR8604377A FR2586509A1 FR 2586509 A1 FR2586509 A1 FR 2586509A1 FR 8604377 A FR8604377 A FR 8604377A FR 8604377 A FR8604377 A FR 8604377A FR 2586509 A1 FR2586509 A1 FR 2586509A1
Authority
FR
France
Prior art keywords
layer
substrate
silicon
doped region
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8604377A
Other languages
English (en)
Inventor
Jyh Cherng Tzeng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of FR2586509A1 publication Critical patent/FR2586509A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

L'INVENTION CONCERNE LA TECHNOLOGIE DES SEMI-CONDUCTEURS. DANS UN PROCEDE PERFECTIONNE DE FORMATION D'UNE INTERCONNEXION ENTRE DES STRUCTURES DU TYPE SILICIUM SUR ISOLANT, ON FORME UNE REGION DOPEE 12 DANS UN SUBSTRAT 10 AVANT LE DEPOT D'UNE COUCHE DE SILICIUM POLYCRISTALLIN. CETTE DERNIERE EST EN CONTACT AVEC AU MOINS UNE PARTIE DE LA REGION DOPEE A TRAVERS UNE OUVERTURE DANS UNE COUCHE ISOLANTE 20. ON RECRISTALLISE LA COUCHE DE SILICIUM A TRAVERS CETTE OUVERTURE POUR DONNER UNE COUCHE SEMBLABLE A UNE COUCHE EPITAXIALE 26A ET APRES LA FORMATION DE DISPOSITIFS DANS LA COUCHE RECRISTALLISEE, LA REGION DOTEE EST CONNECTEE ELECTRIQUEMENT A UNE REGION DE SOURCE OU DE DRAIN 34, 35 D'UN TEL DISPOSITIF 31. APPLICATION A LA FABRICATION DE CIRCUIT INTEGRES CMOS.

Description

La présente invention concerne le domaine des circuits intégrés MOS, en
particulier ceux employant du
silicium sur des isolants.
L'invention décrit un perfectionnement à un pro-
cessus dans lequel on forme une couche semblable à une
couche épitaxiale sur une couche isolante. Le perfectionne-
ment de l'invention conduit à la formation d'une intercon-
nexion dans le substrat.
La demande de brevet des E.U.A. n 700 607 dépo-
sée le 11 février 1985 et cédée à la demanderesse décrit un procédé de formation d'une couche semblable à une couche épitaxiale sur un isolant. Dans le procédé décrit dans la demande précitée, on forme une couche isolante sur un substrat en silicium et on forme des ouvertures dans cette couche. On dépose ensuite sur la couche isolante une couche de silicium polycristallin qui vient en contact avec le
substrat à travers les ouvertures. La demande décrit diver-
ses étapes du procédé ayant pour but de recristalliser la couche de silicium polycristallin en faisant propager la structure cristalline du substrat à travers les ouvertures
jusque dans la couche de silicium polycristallin. Du sili-
cium monocristallin de qualité relativement élevée se for-
me au-dessus des fenêtres faisant fonction de germes, à travers lesquelles la recristallisation se produit. On utilise ces régions pour des régions de canal de dispositifs à effet de champ MOS. Les régions de source et de drain de ces dispositifs sont formées dans la couche de silicium polycristallin recristallisé qui est adjacente aux fenêtres faisant fonction de germes, et sur l'isolant; les régions
de source et de drain sont ainsi isolées du substrat.
On décrira des parties de ce procédé en associa-
tion avec la présente invention, du fait que dans le mode de réalisation actuellement préféré, la formation d'une interconnexion conformément à l'invention est incorporée
dans le procédé décrit dans la demande précitée.
La formation d'interconnexions dans le substrat au cours de la fabrication de dispositifs MOS est une
technique bien connue. On peut encore appeler ces intercon-
nexions des liaisons de niveau inférieur et on fait souvent pénétrer dans le substrat le dopant provenant d'une couche de silicium polycristallin pour former les liaisons de niveau inférieur. Les brevets des E.U.A. no 4 013 489 et 3 964 092 décrivent des interconnexions ou des liaisons de niveau inférieur. Dans ces procédés, le substrat lui-même fait partie des dispositifs ou des circuits actifs. Avec
les circuits du type silicium sur isolant, on tente de sépa-
rer le circuit actif du substrat. L'invention décrit un pro-
cédé pour former l'interconnexion dans le substrat, dans lequel les dispositifs actifs proprement dits sont formés
au-dessus de la couche isolante, dans une couche recris-
tallisée.
L'invention décrit un perfectionnement à un pro-
cédé qui forme une couche semiconductrice sur une couche isolante, dans lequel la couche isolante est formée sur un
substrat en silicium. Plus précisément, la couche semicon-
ductrice, telle qu'une couche de silicium polycristallin,
est recristallisée par propagation de la structure cris-
talline du substrat de silicium à travers des ouvertures formées dans la couche isolante. Des dispositifs tels que des dispositifs à effet de champ MOS sont formés dans la couche semiconductrice et sont isolés du substrat par la couche isolante. Le perfectionnement de l'invention consiste dans la formation d'une interconnexion à l'intérieur du substrat lui-même, qui interconnecte des dispositifs dans la couche semiconductrice qui se trouve au-dessus. On forme
une région dopée dans le substrat avant de déposer la cou-
che semiconductrice sur la couche isolante. On forme une ouverture dans la couche isolante, au moins sur une partie de cette région dopée, ce qui permet à la région dopée de
venir en contact avec la couche semiconductrice. On recris-
tallise la couche semiconductrice à travers cette ouvertu-
re, ce qui a pour effet de connecter la liaison de niveau
inférieur avec une région de source ou de drain, par exem-
ple, dans la couche recristallisée.
L'invention sera mieux comprise à la lecture de
la description qui va suivre de modes de réalisation et en
se référant aux dessins annexés sur lesquels: la figure 1 est une représentation en élévation
et en coupe d'une partie-d'un substrat qui montre un cais-
son de type n et une région dopée formée dans le substrat; la figure 2 représente le substrat de la figure 1 après la formation d'éléments en nitrure de silicium sur le substrat; la figure 3 représente le substrat de la figure 2 après la croissance de régions d'oxyde de champ; la figure 4 représente le substrat de la figure 3 après une opération d'aplanissement: la figure 5 représente le substrat de la figure 4 après la formation d'une couche de silicium polycristallin sur le substrat; la figure 6 représente le substrat de la figure 5
après la recristallisation de la couche de silicium poly-
cristallin; la figure 7 est une représentation en élévation et en coupe montrant une plus grande partie du substrat de
la figure 6 après la formation de dispositifs dans la cou-
che de silicium polycristallin recristallisée;
la figure 8 est une représentation en perspecti-
ve d'une partie découpée d'une liaison de niveau inférieur
fabriquée conformément à l'invention, associée à un dispo-
sitif formé au-dessus, dans la couche recristallisée.
L'invention décrit un traitement perfectionné
pour former une interconnexion dans une structure de cir-
cuit intégré, dans le cas o le circuit intégré est fabri-
qué dans une couche semiconductrice recristallisée qui est
formée sur une couche isolante. La description qui suit
présente de nombreux détails spécifiques, tels que des
types de conductivité spécifiques, etc, de façon à permet-
tre une compréhension approfondie de l'invention. L'homme de l'art notera cependant qu'on peut mettre en oeuvre l'in- vention sans ces détails spécifiques. Dans d'autres cas, des opérations de traitement bien connues n'ont pas été décrites en détail de façon à ne pas obscurcir inutilement l'invention. Comme il a été indiqué, l'invention constitue un
perfectionnement au procédé décrit dans la demande de bre-
vet des E.U.A. n 700 607 déposée le 11 février 1985 et cédée à la demanderesse. Cette demande décrit des détails
spécifiques de certaines opérations de la présente inven-
tion. On se référera ci-après à cette demande en l'appelant "demande antérieure". Comme on l'indiquera ultérieurement, il est également possible d'utiliser l'invention sans la
recristallisation de la demande antérieure.
On utilise actuellement de préférence le procédé
inventé pour la fabrication de circuits intégrés métal-
oxyde-semiconducteur complémentaires (CMOS). Ainsi, dans
la description qui suit, on fera référence à des régions
(telles que des caissons) utilisées pour former un disposi-
tif à effet de champ d'un type de conductivité particulier.
Ici encore, il apparaîtra de façon évidente à l'homme de l'art que l'invention peut être utilisée avec d'autres technologies. En considérant maintenant la figure 1, on voit un substrat en silicium monocristallin de type p, 10, qui contient un caisson de type n, 13. On verra que le caisson de type n est utilisé, en partie, pour la fabrication des dispositifs à canal p d'un circuit intégré. Le substrat 10 comprend une couche de dioxyde de silicium 16 qui recouvre
la totalité de sa surface. Une couche de matière de réser-
ve photographique 14 est formée sur la surface et on voit une ouverture 15 qui traverse cette couche. L'ouverture 15
est définie dans les régions dans lesquelles on désire for-
mer une interconnexion conformément à l'invention. Une région dopée est formée dans le substrat en alignement avec l'ouverture 15, comme le montre la région 12. C'est cette région qui devient l'interconnexion ou la liaison de niveau inférieur pour le circuit intégré. Cette région peut donc
être une région allongée ou une région ayant une forme géo-
métrique complexe. On peut utiliser une opération d'implan-
tation ionique ordinaire pour former la région 12, en
implantant les ions à travers la couche de dioxyde de sili-
cium 16. Selon une variante, on peut enlever par attaque la
couche de dioxyde de silicium 16 en alignement avec l'ouver-
ture 15, et utiliser une opération de diffusion ordinaire pour former la région dopée 12. On enlève ensuite la couche
de matière de réserve photographique 14.
On forme ensuite une couche de nitrure de sili-
cium sur le substrat et on définit un motif dans cette cou-
che en utilisant des opérations de masquage ordinaires, pour former les éléments de masquage 18 représentés sur la figure 2. On forme l'un de ces éléments sur la région dopée 12. L'élément en nitrure de silicium 18 qui est formé sur la région 12 peut être formé sur la totalité de la région dopée 12 ou sur des parties seulement de la région 12. (Il
est possible de former la liaison de niveau inférieur cor-
respondant à la région 12 sous des régions d'oxyde de champ qu'on fera croître par la suite.) On forme en général les éléments 18 sur la région 12 aux emplacements auxquels il est prévu de connecter l'interconnexion au circuit intégré situé au-dessus qui sera formé ultérieurement. Les autres éléments de masquage 18 représentés sur la figure 2 sont situés à des emplacements auxquels on prévoit de former des canaux de transistors à effet de champ, conformément à
la demande antérieure.
On fait ensuite croître des régions d'oxyde de champ relativement épaisses (dioxyde de silicium), avec
les éléments de masquage en nitrure de silicium en place.
Comme le montre la figure 3, les régions d'oxyde de champ croissent sur la surface du substrat aux endroits qui ne sont pas protégés par les éléments en nitrure de sili-
cium. On notera qu'une région d'oxyde de champ est dispo-
sée des deux c8tés de la région 12.
Dans le traitement actuellement préféré, on accomplit maintenant une opération d'aplanissement à la suite de l'enlèvement des éléments en nitrure de silicium, pour aplanir la surface du substrat, comme le montre la
figure 4. L'aplanissement est décrit de façon plus détail-
lée dans la demande antérieure. On utilise cet aplanisse-
ment et/ou des opérations d'attaque séparées pour former des ouvertures 24 qui mettent le substrat à nu. On forme
de façon générale ces ouvertures aux emplacements des élé-
ments en nitrure de silicium 18 qui ont été enlevés précé-
demment. Ces ouvertures 24 de la figure 4 sont ainsi ali-
gnées de façon caractéristique avec les éléments en nitru-
re de silicium 18 de la figure 2. Cette opération d'apla-
nissement n'est pas obligatoire pour l'invention. Un point important consiste dans la présence d'une ouverture
au-dessus de la région dopée 12.
On dépose ensuite une couche de silicium poly-
cristallin 26 sur le substrat; cette couche vient en con-
tact avec la région dopée 12 au niveau de l'ouverture 24, comme le montre la figure 5. On forme également une couche protectrice de dioxyde de silicium 27 sur la surface à nu
de la couche 26.
On recristallise ensuite la couche 26, ce qui -
fait prendre à cette couche la structure cristalline du substrat. On peut accomplir ceci en soumettant le substrat à l'action de la chaleur provenant de sources telles qu'un laser effectuant un mouvement de balayage (par exemple un laser à l'argon fonctionnant en régime continu), un faisceau d'électrons effectuant un mouvement de balayage,
ou un élément chauffant à bande de graphite. Les ouvertu-
res 24 constituent des fenêtres faisant fonction de germes qui permettent à la structure cristalline du substrat de se propager ou de croître dans la couche 20. La couche 26 devient ainsi une couche semblable à une couche épitaxiale, représentée par la couche 26a sur la figure 6. Cette recristallisation est également décrite dans la demande antérieure. Bien qu'on utilise la recristallisation de la
couche de silicium polycristallin dans le mode de réalisa-
tion préféré, on peut former l'interconnexion de l'inven-
tion même dans le cas o il n'y a pas de recristallisation,
comme par exemple dans le cas de la formation de transis-
tors dans la couche de silicium polycristallin.
La figure 7 montre une représentation plus éten-
due du substrat après la formation de dispositifs à effet de champ dans la couche recristallisée 26a. On voit un transistor de type n, 31, ayant une grille en silicium polycristallin 43 et des régions de source et de drain 34
et 35, qui est formé au-dessus de l'une des fenêtres fai-
sant fonction de germes. Le canal 39 de ce transistor est formé directement au-dessus de la fenêtre faisant fonction
de germe et, comme il est indiqué dans la demande anté-
rieure, c'est dans ces fenêtres faisant fonction de germes que se forme le silicium monocristallin ayant la meilleure
qualité. La région 34 de ce transistor est directement con-
nectée à la région 12. Une borne de ce transistor peut ainsi être interconnectée avec un autre dispositif formé dans la couche recristallisée 26. On notera que les régions
isolantes 20 conduisent à la formation d'un chemin conduc-
teur relativement long entre le canal 39 du transistor 31
et le caisson 13, ce qui réduit le risque de verrouillage.
Un autre transistor 32 est également représenté au-dessus du caisson de type n, 13. Ce transistor de type p comprend
une grille 44.
Les transistors 31 et 32 sont mutuellement isolés par la région d'oxyde 48 dans la couche recristallisée. La
formation de cette région est décrite dans la demande anté-
rieure. La figure 8 montre un transistor formé dans une couche recristallisée comme décrit ci-dessus. Les régions de source et de drain 37 et 38 sont formées sur la couche
isolante 42. Dans cette représentation, la fenêtre 51 fai-
sant fonction de germe est ouverte. Cette région est de façon caractéristique le canal du transistor, comme indiqué; une grille 41 recouvre ce canal. Une autre ouverture 50
traversant la couche 42 contient l'interconnexion de l'in-
vention. Comme on peut le voir sur cette représentation, la région dopée 120 s'étend dans deux directions. En effet, la région 120a s'étend perpendiculairement aux régions 37 et 38 et jusqu'à la partie de la région 120 qui se trouve sous
la région 37. La région dopée 120 peut constituer une con-
nexion commune entre plusieurs dispositifs dans la couche
recristallisée.
On a ainsi décrit un perfectionnement à un pro-
cédé de formation de circuits intégrés dans une couche de silicium polycristallin recristallisée qui est formée sur un isolant. Plus précisément, une interconnexion formée à l'intérieur du substrat réalise la connexion entre des
dispositifs dans la couche recristallisée.
Il va de soi que de nombreuses modifications peuvent être apportées au procédé décrit et représenté,
sans sortir du cadre de l'invention.

Claims (12)

REVENDICATIONS
1. Procédé de formation d'une couche semiconduc-
trice (26, 26a) sur une couche isolante (20), dans lequel la couche isolante est formée sur un substrat (10) et la couche semiconductrice (26) est formée sur cette couche isolante, et dans lequel des dispositifs (31, 32) sont
formés dans la couche semiconductrice (26, 26a), caracté-
risé par le perfectionnement consistant dans la formation d'une interconnexion (12) dans le substrat (10) pour les dispositifs précités (31, 32), comprenant les opérations suivantes: on forme une région dopée (12) dans le substrat (10) avant de déposer la couche semiconductrice
(26, 26a) sur la couche isolante (20); on forme une ouver-
ture (24) à travers la couche isolante (20), sur la région dopée (12); et on forme la couche semiconductrice (26, 26a) dans cette ouverture (24) sur la région dopée (12), grâce à quoi la région dopée forme une interconnexion (12)
pour les dispositifs précités (31, 32).
2. Procédé de formation d'une couche semiconduc-
trice (26, 26a) sur une couche isolante (20), dans lequel la couche isolante est formée sur un substrat (10) et la
couche semiconductrice (26, 26a) est recristallisée à tra-
vers un ensemble d'ouvertures (24) dans la couche isolante (20), permettant à la structure cristalline du substrat (10) de se propager dans la couche semiconductrice (26, 26a) et dans lequel des dispositifs (31, 32) sont formés dans la couche semiconductrice (26, 26a), caractérisé par le perfectionnement consistant dans la formation d'une
interconnexion (12) dans le substrat (10) pour les dispo-
sitifs précités (31, 32), comprenant les opérations suivan-
tes: on forme une région dopée allongée (12) dans le substrat (10) avant de déposer la couche semiconductrice
(26, 26a) sur la couche isolante (20); on forme une ouver-
ture (24) traversant la couche isolante (20) au-dessus de
la région dopée (12); et on recristallise la couche semi-
conductrice (26, 26a) dans l'ouverture (24) au-dessus de la région dopée (12), grâce à quoi la région dopée forme une interconnexion (12) pour les dispositifs précités (31, 32).
3. Procédé de formation d'une couche semiconduc-
trice (26, 26a) sur une couche isolante (20), dans lequel la couche isolante est formée sur un substrat (10) et la
couche semiconductrice (26, 26a) est recristallisée à tra-
vers un ensemble d'ouvertures (24) dans la couche isolante (20), permettant à la structure cristalline du substrat (10) de se propager dans la couche semiconductrice (26, 26a), et dans lequel des dispositifs (31, 32) sont formés dans la couche semiconductrice (26, 26a), caractérisé par le perfectionnement consistant dans la formation d'une
interconnexion (12) dans le substrat (10) pour les dispo-
sitifs précités (31, 32), comprenant les opérations suivan-
tes: on forme une région dopée (12) dans le substrat (10), avant la dép8t de la couche semiconductrice (26, 26a) sur
la couche isolante (20); on dépose la couche semiconduc-
trice (26, 26a) de façon que cette couche vienne en con-
tact avec la région dopée (12) à travers une ouverture (24) dans la couche isolante (20); et on recristallise la couche semiconductrice (26, 26a) dans l'ouverture (24) au-dessus de la région dopée (12), grâce à quoi la région dopée forme une interconnexion (12) pour les dispositifs
précités (31, 32).
4. Procédé de formation d'une couche semiconduc-
trice (26, 26a) sur une couche isolante (20), dans lequel la couche isolante est formée sur un substrat (10) et la
couche semiconductrice (26, 26a) est recristallisée à tra-
vers un ensemble d'ouvertures (24) dans la couche isolante (20), permettant à la structure cristalline du substrat (10) de se propager dans la couche semiconductrice (26, 26a), et dans lequel des dispositifs (31, 32) sont formés dans la couche semiconductrice (20), caractérisé par le
perfectionnement consistant dans la formation d'une inter-
connexion (12) dans le substrat (10) pour les dispositifs précités (31, 32), comprenant les opérations suivantes: on forme une région dopée (12) dans le substrat (10) avant le dépôt de la couche semiconductrice (26, 26a) sur la couche isolante (20); on forme un élément en nitrure de silicium (18) sur au moins une partie de la région dopée (12); on fait croître des régions d'oxyde de champ (20) avec l'élément en nitrure de silicium (18) en place; on enlève l'élément en nitrure de silicium (18); on dépose
la couche semiconductrice (26, 26a) sur la couche isolan-
te (20), de telle manière que la couche semiconductrice vienne en contact avec la région dopée (12) à travers une
ouverture (24) de la couche isolante (20) située à l'em-
placement de l'élément en nitrure de silicium (18) qui a
été enlevé; et on recristallise la couche semiconductri-
ce (26, 26a) à travers cette ouverture (24), grace à quoi la région dopée forme une interconnexion (12) pour les
dispositifs précités.
5. Procédé selon la revendication 4, caractéri-
sé en ce qu'il comprend une opération d'aplanissement ayant pour but d'aplanir la surface du substrat (10), après l'opération de croissance des régions d'oxyde de
champ (20).
6. Procédé de formation d'une couche de silicium semblable à une couche épitaxiale (26a) à partir d'une couche de silicium polycristallin (26) dans lequel on forme une couche de silicium polycristallin (26) sur une couche de dioxyde de silicium (20) et cette couche de dioxyde de silicium est formée sur un substrat en silicium (10), ce procédé comprenant la recristallisation de la
couche de silicium polycristallin (26) à travers un ensem-
ble d'ouvertures (24) dans la couche de dioxyde de silicium (20), permettant à la structure cristalline du substrat en silicium (10) de se propager dans la couche de silicium polycristallin (26) pour former la couche semblable à une couche épitaxiale (26a), et dans lequel des dispositifs (31, 32) sont formés dans la couche semblable à une couche épitaxiale (26a), caractérisé par le perfectionnement con- sistant dans la formation d'une interconnexion (12) dans le
substrat (10) pour les dispositifs précités (31, 32), com-
prenant les opérations suivantes: on forme une région dopée (12) dans le substrat (10) avant de déposer la couche de silicium polycristallin (26) sur la couche de dioxyde de silicium (20); on forme une ouverture (24) dans la couche de dioxyde de silicium (20) sur la région dopée (12); on dépose la couche de silicium polycristallin (26); et on recristallise cette couche de silicium polycristallin (26) à travers l'ouverture (24), grâce à quoi la région dopée forme une interconnexion (12) pour les dispositifs précités
(31, 32).
7. Procédé de formation d'une couche de silicium
semblable à une couche épitaxiale (26a) à partir d'une cou-
che de silicium polycristallin (26), dans lequel la couche de silicium polycristallin est formée sur une couche de dioxyde de silicium (20) et cette couche de dioxyde de silicium est formée sur un substrat en silicium (10), ce procédé comprenant la recristallisation de la couche de
silicium polyeristallin (26) à travers un ensemble d'ouver-
tures (24) dans la couche de dioxyde de silicium (20) per-
mettant à la structure cristalline du substrat en silicium
(10) de se propager dans la couche de silicium polycris-
tallin (26) pour former la couche semblable à une couche épitaxiale (26a), et dans lequel des dispositifs (31, 32)
sont formés dans cette couche semblable à une couche épita-
xiale, c-a-ract-ri-sé-p-ar --le perfectionnement consistant dans la formation d'une interconnexion (12) dans le substrat (10) pour les dispositifs précités (31, 32), comprenant les opérations suivantes: on forme une région dopée (12) dans le substrat (10) avant le dépôt de la couche de silicium polycristallin (26) sur la couche de dioxyde de silicium (20); on dépose la couche de silicium polycristallin (26) de façon que cette couche vienne en contact avec la région dopée (12) à travers une ouverture (24) dans la couche isolante (20); et on recristallise la couche de silicium polycristallin (26) à travers cette ouverture (24), grâce à quoi la région dopée forme une interconnexion
(12) pour les dispositifs précités (31, 32).
8. Procédé selon la revendication 7, caractérisé en ce que la région dopée (12) vient en contact avec l'une des régions de source et de drain (34, 35) de l'un des
dispositifs (31, 32).
9. Procédé de formation d'une couche de silicium
semblable à une couche épitaxiale (26a) à partir d'une cou-
che de silicium polycristallin (26), dans lequel la couche de silicium polycristallin est formée sur une couche de dioxyde de silicium (20) et cette couche de dioxyde de silicium est formée sur un substrat en silicium (10), ce procédé comprenant la recristallisation de la couche de
silicium polycristallin (26) à travers un ensemble d'ouver-
tures (24) dans la couche de dioxyde de silicium (12) per-
mettant à la structure cristalline du substrat en silicium
(10) de se propager dans la couche de silicium polycris-
tallin (26) pour former la couche semblable à une couche épitaxiale (26a), et dans lequel des dispositifs (31, 32)
sont formés dans cette couche semblable à une couche épita-
xiale, caractérisé par le perfectionnement consistant dans la formation d'une interconnexion (12) dans le substrat
(10) pour les dispositifs précités, comprenant les opéra-
tions suivantes: on forme une région dopée allongée (12)
dans le substrat (10) avant de déposer la couche de sili-
cium polycristallin (26) sur la couche de dioxyde de sili-
cium (20); on forme une ouverture (24) traversant la cou-
che de dioxyde de silicium (20) sur la région dopée (12); on dépose la couche de silicium polycristallin (26); et on recristallise la couche de silicium polycristallin (26) à travers l'ouverture (24), grâce à quoi la région dopée
forme une interconnexion (12) pour les dispositifs préci-
tés (31, 32).
10. Procédé selon la revendication 9, caractéri-
sé en ce que la région dopée (12) vient en contact avec l'une des régions de source et de drain (34, 35) de l'un
des dispositifs (31, 32).
11. Procédé de formation d'une couche de silicium
_ ----semblable-à-une couche épitaxiale (26a) à partir d'une cou-
che de silicium polycristallin (26), dans lequel la couche de silicium polycristallin est formée sur une couche de dioxyde de silicium (20) et cette couche de dioxyde de silicium est formée sur un substrat en silicium (10), ce procédé comprenant la recristallisation de la couche de
silicium polycristallin (26) à travers un ensemble d'ouver-
tures (24) dans la couche de dioxyde de silicium (12) per-
mettant à la structure cristalline du substrat en silicium
(10) de se propager dans la couche de silicium polycris-
tallin (26) pour former la couche semblable à une couche épitaxiale (26a), et dans lequel des dispositifs (31, 32)
sont formés dans cette couche semblable à une couche épita-
xiale, caractérisé par le perfectionnement consistant dans la formation d'une interconnexion (12) dans le substrat (10) pour les dispositifs précités (31, 32) comprenant les opérations suivantes: on forme une région dopée (12) dans
le substrat avant le dépôt de la couche de silicium poly-
cristallin (26) sur la couche de dioxyde de silicium (20); on forme un élément en nitrure de silicium (18) sur au moins une partie de la région dopée (12), on fait croître des régions d'oxyde de champ (20) avec l'élément en nitrure de silicium (18) en place; on enlève l'élément en nitrure
de silicium (18); on dépose la couche de silicium poly-
cristallin (26) sur la couche isolante (20), de manière que la couche de silicium polycristallin vienne en contact avec la région dopée (12) à l'emplacement de l'élément en
nitrure de silicium (18) qui a été enlevé; on recristal-
lise la couche de silicium polycristallin (26) au-dessus de la région dopée (12); et on forme les dispositifs (31, 32) sur le substrat (10) de manière que la région dopée (12) soit en contact électrique avec certains au moins de ces dispositifs (31, 32), grâce à quoi la région dopée forme une interconnexion (12) pour les dispositifs (31, 32).
12. Procédé selon la revendication 11, caracté-
risé en ce qu'il comprend l'opération d'aplanissement de la surface du substrat (10) à la suite de la croissance
des régions d'oxyde de champ (20).
FR8604377A 1985-08-26 1986-03-26 Procede de formation d'une interconnexion enterree pour une structure silicium sur isolant Pending FR2586509A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US76901985A 1985-08-26 1985-08-26

Publications (1)

Publication Number Publication Date
FR2586509A1 true FR2586509A1 (fr) 1987-02-27

Family

ID=25084176

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8604377A Pending FR2586509A1 (fr) 1985-08-26 1986-03-26 Procede de formation d'une interconnexion enterree pour une structure silicium sur isolant

Country Status (5)

Country Link
JP (1) JPS6247151A (fr)
KR (1) KR870002666A (fr)
CN (1) CN1008578B (fr)
FR (1) FR2586509A1 (fr)
GB (1) GB2179787B (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152518A (ja) * 1990-10-16 1992-05-26 Toshiba Corp 半導体装置の製造方法
JPH08276719A (ja) * 1995-04-07 1996-10-22 Matsushita Electric Ind Co Ltd 自動車用空調装置の日射センサ
US6025261A (en) 1998-04-29 2000-02-15 Micron Technology, Inc. Method for making high-Q inductive elements
US6696746B1 (en) * 1998-04-29 2004-02-24 Micron Technology, Inc. Buried conductors
US6930357B2 (en) * 2003-06-16 2005-08-16 Infineon Technologies Ag Active SOI structure with a body contact through an insulator

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4013489A (en) * 1976-02-10 1977-03-22 Intel Corporation Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
EP0045848A1 (fr) * 1980-08-08 1982-02-17 International Business Machines Corporation Circuits intégrés semiconducteurs planaires comportant des structures de transistors bipolaires et procédé de fabrication correspondant
US4323417A (en) * 1980-05-06 1982-04-06 Texas Instruments Incorporated Method of producing monocrystal on insulator
US4329704A (en) * 1978-09-20 1982-05-11 Fujitsu Limited MOS Random access memory with buried storage capacitor
US4353085A (en) * 1978-02-27 1982-10-05 Fujitsu Limited Integrated semiconductor device having insulated gate field effect transistors with a buried insulating film
WO1986001037A1 (fr) * 1984-08-01 1986-02-13 American Telephone & Telegraph Company Dispositifs semiconductors-sur-isolateur (soi) et procede de fabrication de circuits integres soi

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL185376C (nl) * 1976-10-25 1990-03-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4013489A (en) * 1976-02-10 1977-03-22 Intel Corporation Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
US4353085A (en) * 1978-02-27 1982-10-05 Fujitsu Limited Integrated semiconductor device having insulated gate field effect transistors with a buried insulating film
US4329704A (en) * 1978-09-20 1982-05-11 Fujitsu Limited MOS Random access memory with buried storage capacitor
US4323417A (en) * 1980-05-06 1982-04-06 Texas Instruments Incorporated Method of producing monocrystal on insulator
EP0045848A1 (fr) * 1980-08-08 1982-02-17 International Business Machines Corporation Circuits intégrés semiconducteurs planaires comportant des structures de transistors bipolaires et procédé de fabrication correspondant
WO1986001037A1 (fr) * 1984-08-01 1986-02-13 American Telephone & Telegraph Company Dispositifs semiconductors-sur-isolateur (soi) et procede de fabrication de circuits integres soi

Also Published As

Publication number Publication date
GB8605289D0 (en) 1986-04-09
CN86102300A (zh) 1987-02-25
GB2179787B (en) 1989-09-20
JPS6247151A (ja) 1987-02-28
CN1008578B (zh) 1990-06-27
KR870002666A (ko) 1987-04-06
GB2179787A (en) 1987-03-11

Similar Documents

Publication Publication Date Title
US7262117B1 (en) Germanium integrated CMOS wafer and method for manufacturing the same
EP0164281B1 (fr) Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
FR2799304A1 (fr) Structure de tranchee sensiblement remplie de matiere a haute conductivite
EP0197078B1 (fr) Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
FR2682534A1 (fr) Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif.
FR2496983A1 (fr) Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible
FR2577348A1 (fr) Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium
FR2647596A1 (fr) Transistor a effet de champ a grille isolee et procede de fabrication
FR2530867A1 (fr) Dispositifs mos a barriere de schottky et leur procede de fabrication
FR2816109A1 (fr) Circuit integre a transistor a grille isolee et procede de fabrication
FR2639762A1 (fr) Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants
FR2546664A1 (fr) Procede de fabrication de transistors a effet de champ
EP0000316A1 (fr) Procédé de fabrication de dispositifs semi-conducteurs comportant des régions d'oxyde de silicium encastrées
FR2533749A1 (fr) Procedure de fabrication d'un dispositif a semiconducteurs du type multicouches, par introduction selective d'une impurete a partir d'un masque
FR2581248A1 (fr) Procede de fabrication de transistors a effet de champ et transistors bipolaires lateraux sur un meme substrat
FR2481518A1 (fr) Procede de realisation d'un dispositif semiconducteur comportant des transistors a effet de champ complementaires
FR2735908A1 (fr) Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication
FR2739976A1 (fr) Structure de terminaison, dispositif a semi-conducteur, et leurs procedes de fabrication
FR2765395A1 (fr) Procede de realisation de grille de transistors mos a forte teneur en germanium
FR2568058A1 (fr) Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite
FR2586509A1 (fr) Procede de formation d'une interconnexion enterree pour une structure silicium sur isolant
FR2728389A1 (fr) Procede de fabrication d'un transistor bipolaire a hetero-jonctions
FR2511194A1 (fr) Transistor a effet de champ et procede de fabrication
FR2517120A1 (fr) Procede de fabrication d'un composant semiconducteur par diffusion avec implantation ionique prealable et composant obtenu