FR2533750A1 - Dispositif electronique, notamment dispositif a circuits integres a semiconducteurs - Google Patents

Dispositif electronique, notamment dispositif a circuits integres a semiconducteurs Download PDF

Info

Publication number
FR2533750A1
FR2533750A1 FR8312879A FR8312879A FR2533750A1 FR 2533750 A1 FR2533750 A1 FR 2533750A1 FR 8312879 A FR8312879 A FR 8312879A FR 8312879 A FR8312879 A FR 8312879A FR 2533750 A1 FR2533750 A1 FR 2533750A1
Authority
FR
France
Prior art keywords
chip
insulating film
semiconductor
substrate
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8312879A
Other languages
English (en)
Other versions
FR2533750B1 (fr
Inventor
Tohru Inaba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of FR2533750A1 publication Critical patent/FR2533750A1/fr
Application granted granted Critical
Publication of FR2533750B1 publication Critical patent/FR2533750B1/fr
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

L'INVENTION CONCERNE UN DISPOSITIF ELECTRONIQUE, NOTAMMENT UN DISPOSITIF A CIRCUITS INTEGRES A SEMICONDUCTEURS. DANS CE DISPOSITIF COMPORTANT UNE MICROPLAQUETTE 1 POSSEDANT UN SUBSTRAT 3 ET UNE STRUCTURE DE CABLAGE FORMEE D'UNE PELLICULE ELECTRIQUEMENT ISOLANTE 5A, 5B ET DE CABLAGES METALLIQUES 2A, 2B, L'ELECTRODE PROTECTRICE 4 CONSTITUEE EN UN METAL RACCORDE AU SUBSTRAT 3 EST PREVUE ENTRE LE POURTOUR EXTERIEUR DE LA MICROPLAQUETTE ET LE CABLAGE METALLIQUE DE MANIERE A PENETRER DANS LA PELLICULE ISOLANTE 5A, 5B. APPLICATION NOTAMMENT AUX CIRCUITS INTEGRES BIPOLAIRES A HAUTE DENSITE D'INTEGRATION ET ETANCHES A L'HUMIDITE.

Description

La présente invention concerne des dispàsi- tifs électroniques, par
exemple un dispositif à circuits intégrés à semiconducteurs (désigné ci-après sous le terme abrégé de dispositif "IC"). Ces dernières années, au fur et à mesure de l'accroissement de la densité d'intégration dans un cir- cuit intégré bipolaire, etc et par suite de l'utilisa- tion du câblage sous la forme d'un câblage multicouches on a utilisé fréquemment comme couche isolante inter- 10 couches ou en tant que pellicule de passivation, une pellicule d'isolant formée d'un polymère organique,telle qu'une pellicule de résine de polyimide, qui possède une excellente résistance thermique, permet d'excellen- tes possibilités de micro-usinage et de mîcrotraitement, 15 etc Un exemple d'utilisation d'une résine polyimide comme pellicule isolante intercouchesd'un/câblage multi- couches se trouve décrit dans la demande de brevet japo- nais publiée sous le NO 55-150 254 au Journal Officiel. Dans le cas d'un circuit intégré moulé dans une résine, 20 dans lequel une microplaquette est encapsulée dans une résine moulée, cette microplaquette comporte plusieurs éléments semiconducteurs qui sont formés dans une surfa- ce principale d'un substrat semiconducteur, alors que des conducteurs de câblage en Ai raccordent électrique- 25 meht les éléments semiconducteurs et qu'il est prévu la pellicule isolante intercouches mentionnée précédemment, qui est constituée par la résine polyimide, l'auteur à la base de la présente invention a établi que l'étanchéi- té à l'humidité se détériore au voisinage du pourtour de 30 la microplaquette ou puce (à une distance d'environ 40- 50 microns du bord périphérique) et que de l'eau pénètre dans la microplaquette au niveau de cette partie, de sorte que la première couche du câblage de Al est suscep- tible de se corroder Comme cause d'une telle détériora- 35 tion de la résistance de l'étanchéité à la pénétration
d'humidité, l'auteur à la base de la présente invention a révélé que la résine polyimide se fixe mal sur une pelll- cule de verre aux phosphosilicates (désigné sous le terme de verre PSG) ou sur une pellicule d'oxyde (Si O 2), qui 5 est formée sur la surface principale du substrat semicon- ducteur, et qu'une contrainte externe élevée (par exemple 6 106 Pa) agit sur la microplaquette à circuits inté- grés en raison de la cuisson de la résine pendant l'opé- ration de moulage à la résine, de sorte que le décollerent 10 de la résine de polyimide intervient au niveau de la par- tie périphérique de la microplaquette Le terme de "décollementl" désigne l'état d'adhérence réduite qui s'établit de telle manière que la résine de polyimide souvent sou- mise à une torsion, se déplace ou se détache au niveau 15 de son interface de liaison avec la pellicule sous-jacen- te à base de Si O 2, qui est devenue dure Etant donné que l'on favorise de plus en plus l'utilisation du câblage multicouches dans la microplaquette à semiconducteurs, cette dernière devient plus sensible à la contrainte due 20 au retrait de la résine moulée et la séparation de la pel- licule de résine dans la partie périphérique se manifeste de plus en plus nettement. Un but de la présente invention est d'amélio- rer la résistance ou l'étanchéité à l'humidité d'un dispo- 25 sitif électronique comportant une structure à câblage mul- ticouches qui utilise une pellicule de résine en tant que pellicule isolante intercouches. La présente invention est caractérisée en ce que, pour atteindre cet objectif, les électrodes servant 30 à assurer la protection des conducteurs de câblage inter- nes formés dans une microplaquette sont disposés dans une partie périphérique de cette dernière afin d'empêcher l'action de toute contrainte externe sur des régions o les conducteurs de câblage internes sont formés. 35 D'autres caractéristiques et avantages de la
3 présente invention ressortiront de la description donnée ci-après prise en référence aux dessins annexés, sur les- quels: la figure 1 est une vue en plan typique d'une 5 microplaquette à circuits intégrés conforme à la présente invention; la figure'2 est une vue en coupe à plus gran- de échelle prise suivant la ligne V-V de la microplaquet- te à circuits intégrés représentée sur la figure 1 ; 10 la figure 3 est une vue en coupe à plus gran- de échelle prise suivant la ligné IV-IV de la microplaguette représentée sur la figure 1 ; la figure 4 est une vue en coupe de parties essentielles montrant une autre forme de réalisation 15 conforme à la présente invention; la figure 5 est une vue en coupe de parties essentielles montrant une autre forme de réalisation de la présente invention; les figures 6 à 12 sont des vues en coupe 20 illustrant un procédé de fabrication d'un circuit inté- gré présent dans la forme de réalisation de la présen- te invention représentée sur la figure 4 ; et la figure 13 est une vue en plan typique d'une microplaquette à circuits intégrés représentant 25 encore une autre forme de réalisation de la présente invention. On va décrire ci-après les formes de réali- sation préférées de la présente invention. Forme de réalisation 1 30 Selon une forme de réalisation souhaitable de la présente invention, telle que représentée sur la figure 1, des électrodes de protection 4 -raccordées à un substrat semiconducteur 3 et des pellicules isolantes multicouches pénétrantes (non -représentées sur la figu- 35 re) et disposées sur la surface principale du substrat
4 semiconducteur sont prévues dans les parties périphéri- ques d'une microplaquette ou puce à circuits intégrés 1 de manière à intégrer une zone ou région dans laquelle des conducteurs internes de câblage 2 a sont réalisés. 5 La figure 2 montre une vue en coupe à plus grande échelle de la microplaquette 1 de la figure 1, prise suivant la ligne V-V Sur la figure 2, la référen- ce 3 désigne un substrat semiconducteur en Si, dans la surface principale duquel se trouvent formées une plu- 10 ralité de couches diffusées constituant des éléments semiconducteurs non représentés La référence 8 désigne une pellicule d'oxyde (pellicule de Si O,) (dont la sur- face est quelquefois recouverte par une pellicule de phosphure par exemple une pellicule de PSG ou analogue). 15 Les références 5 a et 5 b désignent des pellicules isolan- tes intercouches (non représentées sur la figure 1) qui son*t formées grâce au fait que l'on applique à l'état liquide une résine polyimide (par exemple la résine po- lyimide désignée sous le terme isoindiloquinazolinedio- 20 ne) en utilisant un revêtement par application centrifu- ge, puis on la soumet à un traitement thermique de dur- cissement La référence 2 a désigne une première couche du câblage en Al et la référence 2 b désigne une seconde couche de ce câblage en Al La référence 4 désigne une 25 électrode de protection à deux couches,qui est raccordée au substrat en Si 3 par l'intermédiaire d'un trou de pénétration 6 ménagé à travers les deux couches des pellicu- les isolantes intercouches 5 a, 5 b La référence 9 sur la figure 1 désigne un plot de connexion Comme repré- 30 senté sur la figure 3 le plot de connexion 9 est cons- titué sous la forme d'une partie de la seconde couche du câblage en Al 2 b et la surface du plot de connexion est dégagée grâce à l'aménagement d'une ouverture de taille importante dans la couche supérieur de la pelli- 35 cule isolante intercouches 5 b.
5 Dans cette forme de réalisation, des électro- des de protection sont disposées dans les parties péri- phériques de la microplaquette, comme cela est représen- té sur la figure 1 Comme le montre la figure 2, l'élec5 trode de protection 4 absorbe une contrainte externe (désignée par une flèche) tendant à agir au voisinage ge de la première couche en Al 2 a (la partie phérique de la microplaquette) et par conséquent empêche la séparation de la résine nolyimide de la pellicule de Sio 0. 10 Les moyens constitués par les électrodes protectrices n'ont pas besoin d'être toujours prévus selon une structure entourant l'ensemble du pourtour de la microplaquette De façon plus spécifique, les plots de connexion des câbles servant à réaliser la 15 connexion des électrodes sont disposés dans la partie périphérique de la microplaquette et les conducteurs de câblage métalliques placés en contact avec le sub- strat s'étendent au voisinage de ces parties, comme re- présenté sur la figure 3, de sorte que les parties péri- 20 phériques sont relativement renforcées vis-à-vis de l'action de contraintes externes Pour cette raison, la sépa- ration des pellicules isolantesintercouches peut diffi- cilement se produire au voisinage des plots de connexion Par conséquent, même lorsque les électrodes protectrices 25 sont disposées uniquement dans les parties ne comportant aucun plot de connexion et présentent une faible résis- tance vis-à-vis de contraintes externes, donc dans le cas de la présente forme de réalisation, on peut attein- dre les objectifs prévus conformément à la présente in-, 30 vention Il va sans dire que les moyens en forme d'électrodes protectrices peuvent être réalisés de manière à entourer l'ensemble de la périphérie de la microplaquet- te Conformément à la présente invention, dans laquelle il est prévu une telle construction, le but de la pré- 35 sente invention peut être atteint pour les raisons sui-
6 vantes: ( 1) Comme indiqué précédemment, la raison est que la résine polylmide organique utilisée pour former une pellicule isolante intercouches fournit une dureté 5 de pellicule inférieure à celle de pellicules de verre inorganique et que, lorsqu'une telle pellicule isolante est soumise à une contrainte, elle se déforme en particulier dans la partie périphérique d'une micropla- quette en créant une séparation ou un décalage A ce 10 sujetlorsque 1 'électrodeprotectrice raccordée au substrat semiconducteur par l'intermédiaire du trou tra- versant de la pellicule isolante est prévoe dans la par- tie périphérique de la microplaquette comme dans le cas de la présente invention, cette électrode protectrice 15 sert de rempart contre l'application de la contrainte, de manière à empêcher toute action de cette contrainte sur la région servant à former le conducteur de câblage interne et pour rendre difficile l'appariticn d'une moin- dre adhérence entre la pellicule de verre inorganique 20 et la pellicule isolante intercouches Il en résulte que l'étanchéité à l'humidité peut être améliorée, en empêchant la corrosion du câblage en Al (en particulier de la première couche de câblage) dans la partie péri- phérique de la microplaquette. 25 ( 2) L'électrode protectrice constituée en un mé- tal est formée par empilage de pelliculesde Al déposées par évaporation de manière à former le câblage, et pos- sède une bonne adhérence sur la surface du substrat semiconducteur Si ou analogue Etant donné que les cou- 30 ches métalliques empiléespossèdentune résistance méca- nique supérieure aux pellicules isolantes multicouches, elles peuvent supporter de façon satisfaisante une con- trainte externe. Conformément à la présente invention décri- 35 te en liaison avec la forme de réalisation considérée,
7 les électrodes protectrices disposées dans les parties périphériques appropriées de la microplaquette absorbent les contraintes appliquées extérieurement lors de l'opé- ration de moulage ib la résine et etpechent la séparation 5 de la pellicule de résine de polyimide de la pellicule de verre inorganique (pellicule de Si O 2) dans les par- ties périphériques de la-microplaquette Il en résulte que l'étanchéité à l'humidité d'un circuit imprimé com- portant une structure de câblage multicouchespeut être 10 améliorée La présente invention se révèle présenter des effets plus importants lorsque le nombre des couches de câblage augmente, en passant à un nombre de trois, qua- tre et cinq couches. Forme de réalisation 2 15 Une autre forme de réalisation appropriée de la présente invention tient au fait que, comme représen- té sur les figures 4 et 5, une électrode-protectrice 4 constituée en un métal est reliée à un renfoncement 7 ou à une partie étagée 11 méragée dans la surface d'un 20 substrat semiconducteur 3 et pénétrant à travers une pel- licule isolante multicouches 5, est ménagée dans la par- tie périphérique d'une microplaquette à circuits intégrés de manière à entourer des régions o les conducteurs in- ternes de câblage 2 a et 2 b sont formés Dans cette forme 25 de réalisation, l'électrode protectrice est constituée de trois couches et S'étend à travers non seulement la pellicule isolante intercouche, mais également à travers la pellicule de passivation finale 5 b Lorsque, de cette manière, le renfoncement ou la partie étagée (qui est plus 30 bas -sur -le côté périphérique et plus haute sur le côté intérieur) est formée-par avance par attaque chi- mique dans la partie périphérique du substrat et lors- que le métal devant former l'électrode protectrice est déposé de manière à s'étendre par-dessus ce renfoncement ou cette partie étagée, l'électrode protectrice est
fixée plus fermement et acquiert une plus grande effica- cité à absorber les contraintes externes. Ci-après on va expliciter brièvement le procédé de fabrication du circuit intégré de la forme de 5 réalisation 2 en se référant aux figures 6-12, qui sont des schémas en coupe partielle de déroulement du procé- dé de fabrication d'une microplaquette à circuits inté- grés. ( 1) Dans une surface principale d'un sub- 10 strat semiconducteur en Si de type N 3 (pastille), on forme une couche diffusée 10 servant à réaliser un élé- ment semiconducteur, conformément à un procédé classi- que de fabrication de circuits intégrés comme représentée sur la figure 6. 15 ( 2) On élimine partiellement la pellicule d'oxyde de champ 8 située dans la partie périphérique. Comme illustré sur la figure 7, en utilisant la pelli- cule d'oxyde résultante 8 en tant que masque, on soumet le substrat semiconducteur à une attaque chimique sélec20 tive de manière à former un renfoncement 7 Ce renfon- cement est formé en utilisant une attaque chimique anisotropiequi met en oeuvre l'emploi d'un produit cor- rosif alcalin. ( 3) Après que la pellicule d'oxyde ait été 25 soumise à une attaque photochimique pour les contacts, on dépose par évaporation du Al et on effectue ensuite une attaque chimique pour réaliser une conformation ou structuration Ainsi, comme cela est représenté sur la figure 8, on forme une première couche de câblage 2 a et 30 simultanément on forme le premier élément de couche 4 a d'une électrode protectrice de manière qu'il s'étende au -dessus du renfoncement 7. ( 4) On applique une résine polyimide sur-l'en- semble de la surafe au moyen d'un dépôt par centrifuga- 35 tion et l'on forme, comme représenté sur la figure 9,une
9 première couche d'une pellicule isolante intercouches 5 a. ( 5) Après avoir fait subir à la pellicule iso- lante 5 a une attaque chimique de manière à former un trou traversant, on dépose par évaporation du Al et on soumet 5 l'ensemble à une attaque chimique pour réaliser une structuration Ainsi, comme représenté sur la figure 10, on forme une seconde couche de câblage 2 b et on forme la partie 4 b de la seconde couche de l'électrode-protectri- ce reliée à la première partie 4 a de la couche de maniè- 10 re que ladite seconde partie se situe sur cette première partie. ( 6) On applique la résine polyimide sur l'en- semble de la surface de manière à former la seconde cou- che de la pellicule isolante intercouches 5 b comme repré- 15 senté sur la figure 11. ( 7) On aménage un trou traversant dans la se- conde couche de la pellicule isolante intercouche (pelli- cule de passivation finale) 5, on dépose du Al par évapo- ration et on soumet l'ensemble à une attaque chimique pour 20 réaliser une structuration Ainsi, comme représenté sur la figure 12, la partie supérieure 4 c de la couche for- mant électrode protectrice est superposée par empilage et formée sur la seconde partie 4 b de cette couche Bien que cela ne soit pas représenté, on forme un plot de con- 25 nexion dans une autre partie périphérique de la micro- plaquette en utilisant la même phase opératoire de dépôt d'aluminium par évaporation Comme indiqué précédemment, le plot de connexion a pour fonction de protéger le câblage interne ainsi que l'électrode protectrice. 30 De cette manière, on peut réaliser simultané- ment la formation de l'électrode protectrice en même temps que le câblage des couches de la microplaquette à circuits intégrés, et ce grâce à l'utilisation de techniques usuelles (il faut simplement modifier des 35 configurations ou formes de masques)-sans nécessiter
are l'adjonction d'une phase opératoire particulière quelcon- que. Forme de réalisation f Alors que, dans les formes de réalisation précédentes, on a pris à titre d'exemple des pellicu- les de résine polylmide, des pellicules d'autres substan- ces organiques telles que des pellicules de résines au silicone ont une dureté qui diffère des pellicules de verre inorganique et sont susceptible de présenter une 10 adhérence réduite lorsqu'elles sont soumisesà une contrain- te externe, et par conséquent l'application de la pré- sente invention aux pellicules d'autres substances orga- niques est efficace En outre, l'application de la présente invention est efficace pour des circuits intégrés 15 utilisant des matériaux autres que des résines organiques (par exemple une pellicule de Si O 2, une pellicule de PSG et une pellicule de Si N) pour réaliser des pellicules isolantes intercouches (pellicules de passivation). Dans le cas de l'utilisation de pellicules 20 de Si O 2 et de pellicules de PSG, ces pellicules sont dures C'est pourquoi, lorsqu'une contrainte externe agit sur la pellicule de Si O 2 ou sur la pellicule de PSG lors d'une opération de moulage de la résine ou analogue, ladite pellicule ne passe pas à l'état séparé comme dans 25 le cas de la résine polyimide, mais est susceptible de faire l'objet de fissuresou de déplacer en même temps que le câblage en Al dans la surface de microplaquettes à circuits intégrés et de brancher ou de rompre le câ- blage. 30 Ces phénomènes peuvent être également empé- cher grâce à l'application de la présente invention. Dans ce cas, afin de protéger le câblage interne d'une contrainte externe intense, il est souhaitable d'uti- liser une structure dans laquelle un renfoncement est 35 ménagé dans la partie périphérique de la microplaquette
il et dans laquelle l'électrode protectrice est formée sur ce renfoncement C'est-à-dire que l'effet d'absorption de la contrainte externe est rehaussé étant donné que l'électrode protectrice est fixée fermement au moyen du 5 renfoncement ménagé dans la paroi périphérique de la microplaquette et peut donc difficilement faire l'objet d'un déplacement latéral. Il va sans dire que l'électrode protectrice peut êtreréalisée de manière à entourer l'ensemble de 10 pourtour de la microplaquette comme représenté sur la figure 13 Dans ce cas, il n'existe aucune partie présentant une faible résistance vis-à-vis d'une contrain- te externe, et la séparation de la pellicule isolante intercouches imputable à la contrainte externe peut être 15 empêchée de façon parfaite Sur la figure 13, les mêmes parties que celles représentées sur les dessins précé dents sont repérées par les mêmes chiffres de référen- ce. La présente invention est naturellement ap- 20 plicable à un-circuit intégré comportant une structure de câblage à une couche et non à un ensemble à couches multiples. La présente invention présente toute son efficacité lorsqu'elle est appliquée à un circuit inté- 25 gré bipolaire (ou un élément discret) utilisant un substrat en Si, à un circuit intégré (ou à un élément discret) utilisant du Ga As, etc.

Claims (8)

REVENDI CATI ONS
1 Dispositif électronique comportant une mi- croplaquette ( 1) possédant un substrat ( 3) et une struc- ture de câblage ( 2 a,2 b,5 a,5 b) qui est formée sur une sur- 5 face principale du substrat et qui est constituée d'une pellicule électriquement isolante ( 5 a,5 b) et d'un cablage métallique ( 2 a,2 b), caractérisé en ce qu'une électrode protectrice ( 4), qui est constituée en un métal reliée au- dit substrat ( 3), est prévue s-run pourtour extérieur de 10 ladite microplaquette ( 1) et ledit câblage métallique ( 2 a,2 b) formé dans une partie périphérique de ladite mi- croplaquette, de manière à pénétrer dans la pellicule électriquementisolante ( 5 a,5 b).
2 Dispositif électronique selon la revendi- 15 cation 1, dans lequel ladite pellicule électriquement isolante ( 5 a,5 b) est constituée par une résine organi- que.
3 Dispositif électronique comportant une microplaquette ( 1) possédant un substrat ( 3) et une 20 structure de câblage ( 2 a,2 b,5 a,5 b) qui est formée sur une surface principale du substrat et qui est consti- tuée par une pellicule électriquement isolante ( 5 a,5 b) et par un câblage métallique ( 2 a,2 b), caractérisé en ce qu'une électrode protectrice ( 4 a,4 b,4 c), qui est 25 constituée en un métal relié à un renfoncement ( 7) -ou à une partie étagée ( 11) ménagée dans la surface prin- cipale dudit substrat, est prévue entre un pourtour extérieur de ladite microplaquette ( 1) et ledit câbla- ge métallique ( 2 a,2 b) formé dans une partie périphéri- 30 que de ladite microplaquette et ce de manière à pénétrer dans ladite pellicule électriquement isolante ( 5 a,5 b).
4 Dispositif électronique selon la reven- dication 3, caractérisé en ce que ladite pellicule électriquement isolante ( 5 a,5 b) est constituée par une 35 résine organique.
5 Dispositif électronique, notamment dis- positif à semiconducteurs comportant une microplaquet- te à semiconducteurs ( 1) possédant une couche de câbla- ge ( 2 a,2 b) qui relie électriquement plusieurs éléments 5 à semiconducteurs formés dans une surface principale d'un substrat semiconducteur ( 3), et une pellicule iso- lante ( 5 a,5 b) qui est formée de manière à recouvrir le substrat semiconducteur ( 3) et à la couche de câblage ( 2 a,2 b), caractérisé en ce qu'une électrode protectri- 10 ce ( 4) constituée en un métal relié audit substrat se- miconducteur ( 3) est prévue entre un pourtour extérieur de ladite microplaquette et ladite couche de câblage formée dans une partie périphérique de ladite microplaquette, de manière à pénétrer dans la pellicule isolante 15 ( 5 a,5 b)
6 Dispositif électronique, notamment dispo- sitif à semiconducteurs suivant la revendication 5, ca-. ractérisé en ce que ladite pellicule isolante ( 5 a,5 b) est constituée en un matériau isolant organique.
7 Dispositif électronique, notamment dispo- sitif à semiconducteurs comportant une microplaquette à semiconducteurs ( 1) incluant une couche de câblage ( 2 a, 2 b) qui relie électriquement plusieurs éléments semiconducteurs formés dans une surface principale du sub- 25 strat semiconducteur ( 3), et une pellicule isolante ( 5 a, 5 b) qui est formée de manière à recevoir le substrat se- miconducteur ( 3) et la couche de câblage ( 2 a,2 b), carac- térisé en ce qu'une électrode protectrice ( 4 a,4 b,4 c), qui est constituée en un métal reliée à un renfoncement ( 7) 30 ou à une partie étagée ( 11) ménagée dans la surface du- dit substrat semiconducteur ( 3), est prévue entre un pourtour extérieur de ladite microplaquette ( 1) et la- dite couche de câblage ( 2 a,2 b) formée dans une partie périphérique de ladite microplaquette ( 1) et de manière 35 à pénétrer dans ladite pellicule isolante.
8 Dispositif électronique, notamment disposi- tif à semiconducteurs selon la revendication 7, caracté- risé en ce que ladite pellicule isolante ( 5 a,5 b) est cons- tituée en un matériau isolant organique.
FR8312879A 1982-09-24 1983-08-04 Dispositif electronique, notamment dispositif a circuits integres a semiconducteurs Expired FR2533750B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57164839A JPS5955037A (ja) 1982-09-24 1982-09-24 半導体装置

Publications (2)

Publication Number Publication Date
FR2533750A1 true FR2533750A1 (fr) 1984-03-30
FR2533750B1 FR2533750B1 (fr) 1986-01-24

Family

ID=15800899

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8312879A Expired FR2533750B1 (fr) 1982-09-24 1983-08-04 Dispositif electronique, notamment dispositif a circuits integres a semiconducteurs

Country Status (7)

Country Link
US (1) US4841354A (fr)
JP (1) JPS5955037A (fr)
KR (1) KR910007101B1 (fr)
DE (1) DE3331624C2 (fr)
FR (1) FR2533750B1 (fr)
GB (1) GB2128025B (fr)
IT (1) IT1168293B (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0147203A2 (fr) * 1983-12-27 1985-07-03 Kabushiki Kaisha Toshiba Procédé pour la fabrication d'interconnexions à multi-couche pour un dispositif semiconducteur

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656055A (en) * 1984-12-07 1987-04-07 Rca Corporation Double level metal edge seal for a semiconductor device
IT1185731B (it) * 1984-12-07 1987-11-12 Rca Corp Sistema metallico di tenuta marginale,a due livelli,per un dispositivo semicondutore
US5111276A (en) * 1985-03-19 1992-05-05 National Semiconductor Corp. Thick bus metallization interconnect structure to reduce bus area
JPS61283160A (ja) * 1985-06-10 1986-12-13 Mitsubishi Electric Corp 半導体記憶装置
JPH0715970B2 (ja) * 1985-09-26 1995-02-22 富士通株式会社 半導体装置の製造方法
JPS62194644A (ja) * 1986-02-20 1987-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2557898B2 (ja) * 1987-07-31 1996-11-27 株式会社東芝 半導体装置
JPH077783B2 (ja) * 1988-03-18 1995-01-30 株式会社東芝 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置
US5187558A (en) * 1989-05-08 1993-02-16 Mitsubishi Denki Kabushiki Kaisha Stress reduction structure for a resin sealed semiconductor device
US5216280A (en) * 1989-12-02 1993-06-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having pads at periphery of semiconductor chip
SE465193B (sv) * 1989-12-06 1991-08-05 Ericsson Telefon Ab L M Foer hoegspaenning avsedd ic-krets
JP3144817B2 (ja) * 1990-03-23 2001-03-12 株式会社東芝 半導体装置
JPH04256371A (ja) * 1991-02-08 1992-09-11 Toyota Autom Loom Works Ltd 半導体装置及びその製造方法
US5252382A (en) * 1991-09-03 1993-10-12 Cornell Research Foundation, Inc. Interconnect structures having patterned interfaces to minimize stress migration and related electromigration damages
US5430325A (en) * 1992-06-30 1995-07-04 Rohm Co. Ltd. Semiconductor chip having dummy pattern
US5306945A (en) * 1992-10-27 1994-04-26 Micron Semiconductor, Inc. Feature for a semiconductor device to reduce mobile ion contamination
US5439731A (en) * 1994-03-11 1995-08-08 Cornell Research Goundation, Inc. Interconnect structures containing blocked segments to minimize stress migration and electromigration damage
JP3504421B2 (ja) * 1996-03-12 2004-03-08 株式会社ルネサステクノロジ 半導体装置
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
US6137155A (en) * 1997-12-31 2000-10-24 Intel Corporation Planar guard ring
US6562674B1 (en) * 1999-07-06 2003-05-13 Matsushita Electronics Corporation Semiconductor integrated circuit device and method of producing the same
US6614118B1 (en) * 1999-12-15 2003-09-02 Intel Corporation Structures to mechanically stabilize isolated top-level metal lines
DE10126955A1 (de) * 2001-06-01 2002-12-05 Philips Corp Intellectual Pty Integrierte Schaltung mit energieabsorbierender Struktur
JP4608208B2 (ja) * 2003-12-25 2011-01-12 セイコーエプソン株式会社 電子回路装置及びその製造方法
JP4501715B2 (ja) * 2005-02-16 2010-07-14 セイコーエプソン株式会社 Mems素子およびmems素子の製造方法
US9076821B2 (en) * 2007-04-30 2015-07-07 Infineon Technologies Ag Anchoring structure and intermeshing structure
DE102007020263B4 (de) * 2007-04-30 2013-12-12 Infineon Technologies Ag Verkrallungsstruktur
US20110079908A1 (en) * 2009-10-06 2011-04-07 Unisem Advanced Technologies Sdn. Bhd. Stress buffer to protect device features
CN105051902A (zh) * 2013-03-27 2015-11-11 丰田自动车株式会社 纵型半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1424544A (fr) * 1964-12-03 1966-01-15 Csf Procédé de passivation des éléments semiconducteurs
GB2083283A (en) * 1980-09-01 1982-03-17 Hitachi Ltd Resin molded type semiconductor device
EP0075331A2 (fr) * 1981-09-23 1983-03-30 Siemens Aktiengesellschaft Dispositif pour la compensation d'effets de corrosion dans des circuits intégrés semi-conducteurs

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS492798B1 (fr) * 1969-04-16 1974-01-22
GB1249812A (en) * 1969-05-29 1971-10-13 Ferranti Ltd Improvements relating to semiconductor devices
GB1251456A (fr) * 1969-06-12 1971-10-27
US3751292A (en) * 1971-08-20 1973-08-07 Motorola Inc Multilayer metallization system
JPS4835778A (fr) * 1971-09-09 1973-05-26
US4001870A (en) * 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
JPS5421073B2 (fr) * 1974-04-15 1979-07-27
US3997964A (en) * 1974-09-30 1976-12-21 General Electric Company Premature breakage resistant semiconductor wafer and method for the manufacture thereof
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
DE2603747A1 (de) * 1976-01-31 1977-08-04 Licentia Gmbh Integrierte schaltungsanordnung
JPS56140648A (en) * 1980-04-04 1981-11-04 Hitachi Ltd Semiconductor integrated circuit device
IT1153991B (it) * 1980-10-29 1987-01-21 Rca Corp Metodo per creare una struttura a metallizzazione dielettrico
JPS57113235A (en) * 1980-12-29 1982-07-14 Nec Corp Semiconductor device
JPS5913364A (ja) * 1982-07-14 1984-01-24 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1424544A (fr) * 1964-12-03 1966-01-15 Csf Procédé de passivation des éléments semiconducteurs
GB2083283A (en) * 1980-09-01 1982-03-17 Hitachi Ltd Resin molded type semiconductor device
EP0075331A2 (fr) * 1981-09-23 1983-03-30 Siemens Aktiengesellschaft Dispositif pour la compensation d'effets de corrosion dans des circuits intégrés semi-conducteurs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0147203A2 (fr) * 1983-12-27 1985-07-03 Kabushiki Kaisha Toshiba Procédé pour la fabrication d'interconnexions à multi-couche pour un dispositif semiconducteur
EP0147203A3 (en) * 1983-12-27 1986-06-25 Kabushiki Kaisha Toshiba Method of forming multilayer interconnections for a semiconductor device

Also Published As

Publication number Publication date
US4841354A (en) 1989-06-20
JPH0373136B2 (fr) 1991-11-20
IT1168293B (it) 1987-05-20
IT8322982A1 (it) 1985-03-23
JPS5955037A (ja) 1984-03-29
FR2533750B1 (fr) 1986-01-24
IT8322982A0 (it) 1983-09-23
KR910007101B1 (ko) 1991-09-18
GB2128025B (en) 1986-05-21
GB8324765D0 (en) 1983-10-19
DE3331624A1 (de) 1984-03-29
KR840005921A (ko) 1984-11-19
GB2128025A (en) 1984-04-18
DE3331624C2 (de) 1994-01-20

Similar Documents

Publication Publication Date Title
FR2533750A1 (fr) Dispositif electronique, notamment dispositif a circuits integres a semiconducteurs
KR100658547B1 (ko) 반도체 장치 및 그 제조 방법
KR100674211B1 (ko) 반도체 장치
US7005752B2 (en) Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
KR100687274B1 (ko) 반도체장치
US8642463B2 (en) Routing layer for mitigating stress in a semiconductor die
US7820543B2 (en) Enhanced copper posts for wafer level chip scale packaging
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
EP0076856A1 (fr) Procede de fabrication d'un dispositif a semi-conducteur possedant une electrode saillante plaquee
US8581285B2 (en) Semiconductor light-emitting element for flip-chip mounting
TW200924090A (en) Protected solder ball joints in wafer level chip-scale packaging
JP2004502294A (ja) 精密な電気めっきはんだバンプおよびその形成方法
CN102709263A (zh) 半导体器件及其制造方法
US20020125569A1 (en) Semiconductor device with bumps for pads
US20180190606A1 (en) Semiconductor devices having metal posts for stress relief at flatness discontinuities
KR100455387B1 (ko) 반도체 칩의 범프의 제조방법과 이를 이용한 cog 패키지
US7508082B2 (en) Semiconductor device and method of manufacturing the same
US20170236765A1 (en) Chip part and method for manufacturing a chip part
US20070232056A1 (en) Semiconductor device and method for manufacturing the same
TWI462199B (zh) 凸塊結構及其製作方法
TWI585870B (zh) 晶片封裝體及其製造方法
FR2775387A1 (fr) Dispositif a semiconducteur ayant une structure soi et procede de fabrication
FR2776124A1 (fr) Dispositif semiconducteur a diode et procede de fabrication
TW201916111A (zh) 耐高溫之化合物半導體基板之背面金屬改良結構
KR100412133B1 (ko) 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
ST Notification of lapse