FR2485303A1 - Procede de correction d'erreurs notamment pour la transmission audio-pcm - Google Patents
Procede de correction d'erreurs notamment pour la transmission audio-pcm Download PDFInfo
- Publication number
- FR2485303A1 FR2485303A1 FR8112243A FR8112243A FR2485303A1 FR 2485303 A1 FR2485303 A1 FR 2485303A1 FR 8112243 A FR8112243 A FR 8112243A FR 8112243 A FR8112243 A FR 8112243A FR 2485303 A1 FR2485303 A1 FR 2485303A1
- Authority
- FR
- France
- Prior art keywords
- words
- word
- error
- block
- false
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1876—Interpolating methods
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
A.PROCEDE DE CORRECTION D'ERREURS NOTAMMENT POUR LA TRANSMISSION AUTIO-PCM. B.PROCEDE DE TRAITEMENT CARACTERISE EN CE QUE SI L'ON DETECTE UNE ERREUR DANS LE PREMIER ETAGE DE DECODAGE, ON AJOUTE UN JOINTEUR POUR EVITER UN OUBLI OU UNE FAUSSE DETECTION AU COURS DU SECOND DECODAGE. C.L'INVENTION S'APPLIQUE A LA TRANSMISSION DE SIGNAUX NUMERIQUES, PAR EXEMPLE DE SIGNAUX AUDIO EN CODE PCM.
Description
1 2485303
La présente invention concerne de façon générale un procédé de correction d'erreurset en particulier un procédé de correction d'erreursayant une grande possibilité pour corriger à la fois les erreurs de salve et les erreurs aléatoires en réduisant le risque de laisser passer des erreurs sans les corriger, On a déjà proposé un système de transmission de données permettant de corriger les erreurs de salve en utilisant la technique dite d'imbrication croisée. Selon cette technique d'imbrication croisée, les mots d'un signal de donnée PCM (à
modulation par impulsion codée) sont fournis en plusieurs sé-
quences à un ensemble de canaux répartis selon un premier arran-
gement et à un premier codeur de correction d'erreurspour en générer une première série de mots de contr8le. Cette première série de mots de contrôle ainsi que les séries de signaux de donnée PCM des différents canaux sont transformées pour donner un second arrangement. Puis, l'un des mots du second arrangement pour chacune des séquences de signal de donnée PCM des différents canaux est appliqué à un second codeur de correction d'erreurs pour en générer une seconde série de mots de contrôle de façon à effectuer une double imbrication (double réarrangement) pour chaque mot. La raison d'être de cette double imbrication est de réduire le nombre de mots erronés dans n'importe quel groupe de
mots contenus dans un bloc commun de correction d'erreurslors-
que le mot de contrôle contenu dans ce bloc de correction d'erreurset la donnée PCM qui lui est associée sont dispersés
et transmis.
Les mots faux sont dispersés entre les différents blocs et sont remis à l'arrangement d'origine du c8té de la réception. En d'autres termes lorsqu'une erreur de salve est
générée pendant la transmission, cette erreur peut être disper-
sée. Si l'imbrication ci-dessus est effectuée deux fois, on utilise le premier et le second mots de contr8îe pour corriger les mots dans des blocs de correction d'erreur distincts. Ainsi, même si l'on ne peut corriger une erreur par le premier et le
second mots de contr8le, on peut corriger cette erreur par l'au-
tre mot de contr8le. C'est pourquoi, cette technique constitue une avance importante dans les possibilités de correction
d'erreursde salve.
Toutefois si l'on découvre que même un bit d'un mot est faux, on considère que l'ensemble du mot est faux. C'est
2 2485303
pourquoi lorsqu'un signal de donnée, reçu présente un nombre relativement important d'erreurs aléatoires, la technique à
double imbrication décrite ci-dessus n'est pas toujours suffi-
samment puissante pour corriger ces erreurs aléatoires.
Pour cela on a proposé un code de correction d'erreurs à très grande possibilité comme par exemple le code Reed-Solomon (RS), le code BoseChaudhuri-Hocqueghem (BCH) ou une variante d'un code b adjacent qui peut corriger K erreurs de mot par exemple deux erreurs de mot dans un bloc ainsi que M erreurs de mot par exemple trois erreurs de mot ou quatre erreurs de mot, si l'on conna t la position des erreurs; cette technique est combinée à la technique à imbrications multiples
envisagée ci-dessus.
Ce code de correction d'erreurspermet de simpli-
fier la réalisation du décodeur pour corriger qu'une erreur de mot.
Lorsqu'on effectue une première phase de déco-
dage pour le second bloc de correction d'erreur,on convertit en un premier état d'arrangement, puis on effectue une phase suivante de décodage pour le premier bloc de correction d'erreurs si bien qu'il est possible qu'il existe une erreur meme au niveau du décodage suivant alors qu'on a estimé qu'il n'y avait pas d'erreur ou que l'erreur n'a pas été détectée ou encore que quatre mots faux ont été à tort considérés comme une erreur de mot. Si du fait de l'oubli de l'erreur ou de la fausse détection de l'erreur, on effectue une fausse correction d'erreur,- cet oubli ou cette fausse correction entraîne l'oubli ultérieur des
erreurs ou de fausses détections d'erreur dans l'étage de déco-
dage suivant. Il en résulte un très grand risque d'opérations erronées. De plus, si le nombre de mots faux à corriger augmente, le risque de fausses corrections arrive à un niveau élevé inacceptable. C'est pourquoi dans le cas par exemple des signaux PCM audio, si des données arrivent avec des erreurs non détectées et que ces données fausses sont convertiesselon une conversion numérique/analogique (D/A) sans être corrigées, il y aura un
son étranger dans le signal de sortie analogique audio.
La présente invention a pour but de créer un procédé de correction d'erreurs permettant de traiter à la fois les erreurs aléatoires et les erreurs de salve, pour réduire
l'oubli des erreurs ou la fausse correction d'erreurs. L'inven-
3 2485303
tion a également pour but de créer un procédé de correction d'erreurs permettant de simplifier la structure du décodeur du premier étage utilisé pour la mise en oeuvre du procédé de correction d'erreurs à imbrication croisée, permettant d'éviter des sons étrangers lors de la transmission d'un signal PCM
audio, et un procédé qui soit particulièrement efficace lors-
qu'il est utilisé dans un décodeur d'un système de disque audio, numérique. A cet effet, l'invention concerne un procédé de correction d'erreur pour recevoir des données transmises telles qu'un signal audio numérique PCM. La transmission peut se faire par une porteuse telle qu'une émission radio ou un câble avec
éventuellement l'enregistrement du signal sur une bande magné-
tique, un disque optique ou autre support. Les, données sont reçues sous la forme de blocs de mots de données numériques pour être appliquées à un premier décodeur comme des premiers blocs
de correction d'erreurs formés d'un ensemble de mots d'informa-
tion, d'une série de premiers mots de contr8le et d'une série de seconds mots de contr8le. Les mots reçus sont décodés et les mots d'information ainsi que les premiers mots de contr8le sont corrigés en générant des syndromes d'erreurs utilisant les
seconds mots de contr8le. Un pointeur c'est-à-dire un bit sup-
plémentaire est ajouté auxmotspour indiquer qu'une erreur non corrigée subsiste dans les mots. Par exemple, le pointeur est à l'état "1" si le mot correspondant contient des erreurs non
corrigées; dans le cas contraire, le pointeur est à l'état "0".
Puis, les mots sont désimbriqués dans un étage de désimbrication en retardant les mots de temps différents ? puis les mots sont appliqués comme les seconds blocs de correction d'erreurs à un
second décodeur. A ce niveau, les mots d'information sont déco-
dés en générant des syndromes d'erreurs utilisant les premiers mots de contr8le; par contre, si l'on détermine qu'il existe des erreurs, on calcule la position de chaque mot erroné dans
le second bloc de correction d'erreur.
Chaque fois qu'il y a plus d'un nombre prédé-
terminé de mots faux dans le premier bloc de correction d'erreurs le premier décodeur donne un pointeur. Puis dans le second décodeur, on corrige les mots faux jusqu'à un second nombre prédéterminé dans le second bloc de correction d'erreurs, à l'endroit o tout mot faux tel que calculé à partir des syndromes d'erreurs coïncide avec au moins l'un des mots faux indiqués
par les codes de pointeurs correspondants.
Puis, on compense les mots faux (déterminés par
le pointeur) en procédant par exemple par interpolation.
La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels: - la figure 1 formée par la réunion des parties de figures lA et lB est un schéma-bloc d'un exemple de codeur
de correction d'erreurs selon l'invention.
- la figure 2 est un schéma d'un bloc de données
codées à la transmission.
- la figure 3 formée par la réunion des parties de figures 3A, 3B, est un schéma-bloc d'un exemple de décodeur
de correction d'erreurs selon l'invention.
- les figures 4, 5, 6, 7Az 7B sont des schémas servant à expliquer le fonctionnement du décodeur de correction d'erreurs.
DESCRIPTION DE DIFFERENTS MODES DE REALISATION PREFERENTIELS:
On décrira d'abord un code de correction
d'erreurs utilisé dans l'invention. Dans la description, le
code de correction d'erreurs est présenté sous forme vectorielle
ou de groupes cycliques.
On envisage un polynome F(x) d'ordre m dans un champ de Galois GF(2). Sur le champ de Galois GF(2) qui contient seulement les éléments "O" et "1", le polynome F(x) irréductible n'a pas de racine réelle. On prend la racine imaginaire (ou
complexe), solution de l'équation F(x) = O. Dans ces condi-
tions 2m éléments différents 0,, o2,cJû,...m qui sont chacun une puissance de contenant un élément nul, constituent une extension du champ de Galois GF(2m). Cette extension de champ GF(2m) est un polynome en anneaux dont le module est le polynome irréductible F(x) d'ordre m sur le champ GF(2). L'élément de GF(2m) peut s'exprimer comme combinaison linéaire de 1, =xJ, j2= 1x2 m-l= [xm-l]. On a ainsi: ao + a, tcx +a2 x23 +
+am-, [xJ = aO + ala +..a2 +a m_ l..DTD: 0 1 Mî
ou (am-1, am_2,... a2, a1, aO)
avec a0o; a1,... am_1 sont des éléments de úGF(2).
A titre d'exemple, on envisage l'extension de champ GF(28) et comme module le polynome F(x)=--x8+x4+x3+x2+1, (toutes les variables étant des données de huit bits). Ce champ GF(28) s'exprime comme suit: a7x7+a6x6+a 5x5+a4x4+a3X3+a2x2+alx+a O ou (a7, a6, a5, a4, a3, a2, a1, aO) C'est pourquoi à titre d'exemple a7 constitue le bit le plus significatif (MSB) et a0 constitue le bit le moins significatif (LSB). Comme an appartient à GF(2), ces éléments
sont soit 1, soit 0.
De plus, le polynome F(x) donne la matrice
suivante T de m lignes et m colonnes.
00... 0 aO 10... O a1 O 1... a2 T =
25....
am-, Comme variante, on peut utiliser une expression contenant un groupe cyclique pour lequel le reste de l'extension du champ de Galois GF(2m)(à l'exception de l'élément nul) forme m-l m un groupe multiplicateur d'ordre 2. Si les éléments de GF(2m) sont exprimés à l'aide d'un groupe cyclique, on obtient la représentation suivante: o, 1 (. =2m),Ck, 2,: 3, 2 y2m-2 Selon l'invention, si m bits forment un mot et n mots forment un bloc, on génère k mots de contr8le en fonction an de la matrice de contr8le de parité H suivante:
- . 1 U
-41 -, - v
1 1 1 1
I-!_ i ck -.. 1 2(n-1) 2(n-2) 2 !2n2.. .2
*. *
(k-1)(n-l) (k-1)(n-2) k-l De plus, la matrice de contr81e de parité H peut s'exprimer de façon analogue en utilisant la matrice T comme suit:
I I... I
Tn-l Tn-2 T1 i T2(n-1) T2(n-2) T2 I 26 e À T(k-1)(n-l) T(k-l)(n-2) Tk-l I Dans cette matrice I est la matrice unité de
m lignes et m colonnes.
Comme indiqué, les expressions qui utilisent
la racine sont essentiellement les mêmes que celles utili-
sant la matrice génératrice T. De plus, pour quatre mots de contr8le (k=4) à titre d'exemple, on obtient la matrice de contr8le de parité H suivante:
1 1 1
n-2 1 A e A 1 4n-2 2(n-1) 2(n-2) 2 1 3(n-l) 3(n-2) 3 1 Dans ces conditions, si un seul bloc de données reçues est représenté par un vecteur colonne v =(Wn1 Wn2,... Wl, W0) avec Wi = Wi + ei, ei étant un schéma d'erreur, on génère quatre syndromes S0, S1, S2, S3 du c8té de la réception selon la formule suivante: s SO S1
S2 T
s =H 'V s3 Ce-code de correction d'erreurs peut corriger jusqu'à deux erreurs de mot dans un bloc de correction d'erreurs ainsi que trois erreurs de mot ou quatre erreurs de mot si la
position de l'erreur est connue.
Chaque bloc contient quatre mots de contr8ôle (p=W2, q=W2, r=W1, s=W0). Ces mots de contr8le découlent des relations suivantes: p + q + r + s Wi = a 3p +ti2q + r + s = ú i.i = b 3p+2i+r+s= ciw 6 +c34q +,2r + s = 2iwi =c
2 0 22
p 9 +9+6q +%3r + s = 3iWi = d P dans i = 4 Sans donner le détail du calcul, le résultat est le suivant q a156 a2 aL135 a152 b r = a158 138 C2 a153 c 218 a158 L156 212 d Le codeur prévu du c8té de la transmission forme
les mots de contr8le p, q, r, s comme indiqué ci-dessus.
La description ci-après concerne l'algorithme
fondamental du procédé de correction d'erreurs à la transmis-
sion, puis à la réception de données contenant des mots de con-
trôle générés comme indiqué ci-dessus.
1; sans erreur, les syndromes sont tous nuls:
8 2485303
SO = S1 = S2 = S3 = 0
[2) S'il y a un tmot d'erreur (un schéma d'erreur se représen-
tant par ei), SO = ei, S1 = iei, S2 = ok2iei, S3 =3iei.
On établit les relations suivantes iso = S
CS1 =S2
'is2 = S3 Un mot d'erreur ou sans erreur peut s'apprécier suivant que la relation ci-dessus est établie ou non lorsque i change successivement. On a relation suivante: is S1 Ss2 S3 i
SO S1 S2
Ainsi le schéma pour i est comparé avec celui
précédemment enregistré dans une mémoire morte ROM pour connai-
tre la position de l'erreur i. A ce moment, le syndrome S1
devient le schéma d'erreur ei lui-m9me.
L3J Dans le cas de deux mots d'erreur (ei, ej), les syndromes correspondent à la relation suivante: SO = ei + ej S1 = iei +cJej S2 =J02iei +"2Jej S3 = 3iei +&3Jdj Les équations ci-dessus se modifient comme suit: sJSo + S = (ci +)j)ei Js + S2 = i(i + J)ei iS2 + S3 =a2i(Ci + J)ei Ainsi, lorsque les équations suivantes sont établies, on distingue deux mots d'erreur: i(JS.o + S1) =riS1 + S2 i(0 s1 + S2) =cZS2 + S3 Lorsque les équations ci-dessus sont établies, on estime que les blocs ont deux erreurs de mot. Ainsi les schémas d'erreur à ce moment, sont donnés par les formules
suivantes: --
ei S0 + a-S1. * e = S0 + aS1 + ai 1 + ji L4] S'il y a trois mots d'erreur (ei, ej, ek), les syndromes sont les suivants: SO ei + ej +ek S1 a oiei + aJej + akek S2 "a2iei + a2J ej + a2kek S3 3iek + a3J ej + 3kek s3 CL ek + a a Les équations ci-dessus se modifient comme suit: akso + si - (i + k) ei + (a] + ak)e k i l a aks1 + S2 =c ai(a + ak)ei + aJ(a + ak)ej j +k akS2 + S3 = a2i(ai + ak)ei + a2J (a +k)ej On en dérive les équations suivantes aj(akS0 + S1) + (aks1 + S2) (ai + ai)(ai + ak)ei aj(aks + S2) + (aks + S3) i(i + a)(ai + ak)ei 1 2)+<a2 +3) En conséquence, si l'équation suivante est établie, ce qui est la condition nécessaire pour trois mots d'erreur, on peut séparer tous les trois mots d'erreur. On
suppose que les conditions SO O, S1 o 0 et S2 O sont satis-
faites: )N.i 0So 1 + S) + (k S2); =j (!ks1 + S2) + ( ks2 + S3)
402 3
Les schémas d'erreur respectifs à ce moment sont les suivants: et = S0 + (a-J + aC-k)S + a -I-kS2 (1 + aj)(1 + ai-k) ej = S + (a-k +a-i)s + a-k-i2 e e=0+(2-a Sî'xet (1 + ai)(1 + aj-k) ek = S0+( + ( + a-J)S1 + a- i-is2 (1 + ak-i)(1 + ak-j) En fait, la structure d'un circuit pour corriger trois erreurs de mots est relativement complexe et le temps
nécessaire à là correction est long. C'est pourquoi, en prati-
que, on utilise une opération de correction d'erreur dans laquelle l'opération ci-dessus est combinée à une opération de correction d'erreur pour laquelle on connatt les positions d'erreur i, j, k, Q. par un bit d'indication d'erreur ou un
pointeur; les équations ci-dessus sont utilisées pour le con-
tr8le.
I5I S'il y a quatre erreurs de mot (ei, ej, ek, e ), les syn-
dromes sont les suivants: Si =ei + ej + ek + et S1 =a iei + aJej + Cakek + adet S aCL2iek + a2jej + aC2kek + a2Let S3 = a3iei + a3jej + a3k3k + ca3tet Les équations ci-dessus se modifient comme suit: il ei = SO+(J+a k+ -S + (a Jk+ kl+ a--J)S2 + a-j-k- S3 (l+ai-j) (1+ai-k) (l+ai-l) ej = SO+ (a-k+a--+a-i)S1 + (a-k-g+a-9--i+ a-j-k)s2 +j-k-L-is3 (1+aj - i) (14aj -k) (l,+ai -) ek = So+(a -+ai+ à-J)Sl+(a- -i+ -i-J+a-J-l)S2+ C-t-i-jS3 (l+aki) (l+aa)(la-) et - So+(a-+ a-J+ a k)s1 + (a-i-j+a-j-k+'-k-t)S2- +3-J-k3 (l+at-i (l+ai-J) (+at-k) Ainsi lorsque les positions d'erreur (i, j, k, ) sont indiquées par les pointeurs, on peut corriger les
erreurs par le dalcul ci-dessus.
L'algorithme fondamental de la correction d'erreur ci-dessus est qu'au cours de la première phase, on vérifie les syndromes SO... S3 pour savoir s'il y a une erreur ou non; au cours de la seconde phase, on vérifie si l'erreur est une erreur de mot; dans la troisième phase, on vérifie si
l'erreur est en fait deux erreurs de mots. Pour corriger jus-
qu'à deux erreurs de mot, le temps nécessaire à l'exécution de
toutes les phases est long, ce qui pose un problème en particu-
lier si l'on a la position de deux erreurs de mot.
La description faite ci-après concerne une
variante d'algorithme intéressante si l'on suppose que la correc-
tion de deux erreurs de mot ne pose pas le problème ci-dessus.
Les équations des syndromes SO, S1, S2, S3 dans les cas de deux erreurs de mot (ei, ej) sont les suivantes: S = ei + ej S1 =lei ±]ej S2 =,2ei +. 2jej S3 =c3iei +33Jej Les équations ci-dessus se modifient comme suit: (iS0 = S1) (-'iS2 + S3) = (.S1 + S2) On peut en outre modifier l'équation et obtenir 12 polynome de location d'erreur suivant:
12 2485303
(SoS2 + S12)2i + (S1S2 + SoS3)i + (S1S3 + S22) = OO
On suppose que les constantes des termes res-
pectifs du polynome ci-dessus sont les suivantes:
SOS2 + S12 = A
S1S2 + SOS3 =B
12 032
S1S3 + S22 = C
En utilisant les constantes ci-dessus A, B, C,
on obtient la position d'erreur de deux mots d'erreur.
[l En l'absence d'erreur: A = B =C = O, SO =O et S3 = O [2] Dans le cas d'une erreur de mot: Si A = B= C = O, SO $ O et S3 $ O, on considère l'erreur comme correspondant à une erreur de mot. La relation i = Si, permet de déterminer facilement la position i SO
de l'erreur.
On peut ainsi corriger l'erreur en utilisation
la relation ei = SO.
[35 Dans le cas deux erreurs de mot: Si une erreur existe dans plus de deux mots, A $ O, B $ O,
C $ O permet un jugement relativement simple.
A ce moment, on a l'équation suivante: AG2i + B + C = 0
avec i = O à (n-l).
Si l'on suppose maintenant B = D et C = E, on a les équa-
tions suivantes: D = c i + E = &Xi. i On en dérive l'équation suivante: c2i + Di + E = 0 Si la différence entre deux positions d'erreur est égale à t, c'est-à-dire j = i + t, on obtient les équations suivantes: D = i(l + Jt) E =2i+t On en dérive: D_2 ( +t2 = t +At = E t Si on inscrit préalablement les valeurs de c -t +dt pour chacune des valeurs t = 1... (n-l) dans une mémoire morte et si l'on détecte que la grandeur coïncide avec D2 - calculée à partir de la sortie de la mémoire ROM et d'un mot E
reçu, on obtient t. Si l'on ne détecte pas la coincidence ci-
dessus, cela signifie que des erreurs existent dans plus de trois mots. Ainsi, en supposant les expressions suivantes: X = 1 + t +k-t = D2
=E + S
On obtient les expressions: i D j D X = A partir de ces expressions, on détermine les positions d'erreur i et j. Les schémas d'erreur ei, ej sont donnés par les relations suivantes: (]SO+s) + S) So 1
ei = - + -
J.-t+
(JSO +8S) S S
ej = - - 2-+ -S1
D Y D
On corrige ainsi les erreurs.
L'algorithme corrigé, modifié comme indiqué ci-dessus permet de réduire de beaucoup le temps nécessaire au calcul de la position d'erreur lors de la correction de deux
erreurs de mot par comparaison avec l'algorithme fondamental.
De plus si le nombre k de mots de contr8le aug-
mente, on améliore d'autant la possibilité de correction d'erreur.
Par exemple si k est égal à 6, on peut corriger trois mots
d'erreur; si la position des erreurs est connue, on peut corri-
ger six erreurs de mot.
Un mode de réalisation de l'invention sera décrit ci-après à l'aide des dessins. L'invention est appliquée par exemple à l'enregistrement et à la reproduction d'un signal PCM audio. La figure 1 montre globalement un codeur de correction d'erreur dans un système d'enregistrement auquel est appliqué un signal PCM audio comme signal d'entrée. Pour former
ce signal PCM audio, on échantillonne respectivement une fré-
quence d'échantillonnage fs (par exemple égale à 44,1 KHz) des signaux stéréophoniques gauche et droit; on convertit chaque grandeur échantillonnée en un mot numérique qui est par exemple codé en complément à deux sur une longueur de 16 bits. Ainsi pour le canal gauche du signal audio, on obtient les mots de données PCM, L0, L1, L2...; pour le canal droit, on obtient les mots de donnée PCM R0, R1, R2... Les mots de données pour les canaux gauche et droit sont séparés chacun en six canaux, ce qui donne un total de douze canaux de séquence de donnée PCM comme entrées du codeur de correction d'erreurs. A tout instant donné,-on introduit douze mots tels que L6n, R6n, L6n+l, R6n+l, 6n+2 6n+2, L6n+3' R6n+3, L6n+4, R6n+4 L6n+5 R6n5 comme
signaux d'entrée du codeur.
Dans l'exemple représenté, chaque mot est divisé en huit bits supérieurs et huit bits inférieurs, si bien que
les douze canaux sont traités comme s'il s'agissait de vingt-
quatre canaux. Dans un but de simplification, chaque mot de
donnée PCM est représenté par Wi, ces huit bits supérieurs cor-
respondant à Wi, A et ces huit inférieurs à Wi B. Par exemple le mot L6n est divisé en deux mots W12n, A et W12n, B. Les séquences de donnée PCM de vingt-quatre
canaux sont appliquées d'abord à un imbriqueur pair/impair 1.
Si n est un nombre entier 0, 1, 2..., les mots L6n ( W12n, A et W12n B), R6n (W12n+l, A et W12n+l,B), L6n+2 (W12n+4, A et 12n+4 B) R6n+2 (W12n+5,A et W12n+5,B), L6n+4 (W12n+8 A et W12n+8,B), et R6n+4 (W 12n+9,A et W 12n+ 9,B) sont respectivement des mots d'ordre pair et les autres mots sont respectivement des mots d'ordre impair. Les séquences de données PCM formées des mots d'ordre pair sont respectivement retardées par des circuits ou des lignes de retard d'un mot 2A, 2B, 3A, 3B, 4A, 4B, 5A, 5B, 6A, 6B, 7A, 7B du circuit d'imbrication pair/impair 1. I1 est également possible de retarder des mots d'un temps supérieur à un mot par exemple un temps correspondant à huit mots. De plus dans le circuit d'imbrication pair/impair, 1, les douze séquences de données formées par les mots d'ordre pair sont converties ou décalées de façon à occuper les douze premiers canaux de transmission; les douze séquences de données formées des mots d'ordre impair sont converties de façon à occuper les
douze derniers canaux de transmission (canaux n0 13 à 24).
Le circuit d'imbrication pair/impair 1 permet d'éviter que plus de deux mots adjacents des signaux stéréopho- niques gauche et droit respectifs ne génèrent des erreurs car dans ce cas, il est pratiquement impossible de corriger ces erreurs.
Pour expliquer l'intêrt de cette caractéristi-
que, on examine trois mots continus Li-l, Li, et Li+l pris à titre d'exemple. Si le mot Li est faux et ne peut se corriger, il est très souhaitable de corriger les deux mots qui 1 entourent lI-1 et Li+l. La raison en est que pour compenser un mot faux Li, que l'on ne peut corriger, on fait une interpolation de Li en utilisant le mot Li-1l qui précède et le mot Li+l qui suit
directement. En général on prend la valeur moyenne Li-1 et Li+l.
Les lignes de retard 2A, 2B... 7A, 7B du circuit d'imbrication pair/impair 1 sont des mots adjacents qui arrivent dans des blocs de correction d'erreurs différents. De plus, la raison pour laquelle on réunit des groupes de canaux de transmission pour les mots d'ordre pair et les mots d'ordre impair, est que si les séquences de données sont imbriquées, la distance entre les positions d'enregistrement des mots d'ordre pair et impair
adjacents doit être aussi grande que possible.
A la sortie du circuit d'imbrication pair/impair 1, les mots des vingtquatre canaux apparaissent dans le premier état d'arrangement. Le circuit d'imbrication 1 fournit les mots de données PCM respectifs, mot à mot à un codeur 8 pour générer
les premiers mots de code Q12n' Q12n+I' Q12n+2' Q12n+3 corres-
pondant aux références p, q., r, s dans l'expression donnée ci-
dessus. On a dans ces conditions le bloc de correction d'erreurs contenant les premiers mots de contrôle comme suit; (W12n_12A; W12ni2B; W12n+1-12,A; W12n+1-12,B;
351212,1212
W12n+4-12A; W12n+4-12,B; W12n+5-12.A; W12n+5-12,B; W12n+8-12,A; W12n+8-12, B; W12n+9-12,A; W12n+9-12,B; 12n+2,A; W12n+2,B; W12n+3,A;.W12n+3,B; W12n+ 6'A; W12n+6'B; W12n+7,A; W12n+7,'B; W12n+10,A; W12n+10,oB; W12n+llA; W12n+ llsB; Q12n; Q12n+l; Q12n+2; Q12n+3) Le premier codeur 8 calcule les premiers mots de contrôle Q12n ' 12n+3 selon le nombre de mots d'un bloc (n=--28). La longueur de bit m de chaque mot (m=8) et le nombre
de mots de contrôle (k=4).
Les vingt-quatre-séquencesde mots de données PCM et les quatre séries de mots de contrôle sont alors appliquées à un circuit d'imbrication 9, on change les positions relatives des canaux de façon que les séries de mots de contrôle se situent entre les séquences de données PCM formées des mots d'ordre pair et les séquences de données PCM formées des mots d'ordre impair; puis on réalise leur retard pour les séquences imbriquées. Cette opération de retard se fait sur vingt-sept canaux de transmission en commençant par les seconds canaux de transmission, a l'aide des lignes de retard assurant des retards égaux à lD, 2D, 3D, 4D... 26D, 27D (D étant le retard unitaire). A la sortie du circuit d'imbrication 9, on obtient vingt-huit séquences de mots de données dans le second état d'arrangement. Les mots de données sont pris mot A mot à partir des séquences de données respectives; ces mots sont appliqués à un codeur 10 qui donne alors les seconds mots de contre 12n' P12n+l' P12n+2' P12n+3 de la môme manière que les mots de contrôle Q12n ' Q12n+3 Au moment o le codeur 8 fournit les premiers mots de contrôle suivant les paramètres n=28, m=8 et k=4, un codeur analogue 10 fournit les seconds mots de contrôle selon
les paramètres n=32, m=8, k=4.
On forme un bloc de correction d'erreurs conte-
nant les seconds mots de contrôle et se composant de trente-deux mots comme suit: (W12n-12,A; W12n-12(D+l) B; W12n+1-12(2D+l),A; W12n+1-12(3D+l) ,B; W12n4-12(41D+1),A; W12n+4-12(5D+1)B)'; W12n+5-12(6D+l) A; W12n+512(7D+l) B;.-; Q12n-12(12D); Q12n+1-12(13D); Q12n+2-12(14D); Q12n+312(15D); '' W12n+10-12(24D)'A; W12n+10-12(25D),B; W12n+l11-12(25D)'A; W12n+l11-12(27D)'B; P12n; P12n+l; P12n+2; P12n+3)' Un circuit d'imbrication 11 est prévu en aval, et comporte des lignes de retard assurant un retard d'un mot pour les canaux de transmission d'ordre pair des trente-deux séquences de données comprenant les premiers et seconds mots de contrôle; des inverseurs 12, 13, 14, 15 assurent l'inversion
de la seconde série de mots de contrôl81e. Le circuit d'imbrica-
tion 11 permet d'éviter que les erreurs à cheval sur la fron-
tière des blocs n'affectent un nombre de mots rendant la correc-
tion impossible. Les inverseurs 12, 13, 14, 15 permettent d'évi-
ter les erreurs de fonctionnement lorsque toutesles données d'un bloc sont à l'état "O" par suite d'une disparition pendant la transmission. Si une disparition de produit, la série de mots de contrôle, inversée sera discriminée correctement dans le système de reproduction. Pour la même raison, on peut prévoir
des inverseurs pour la première série de mots de contrl81e.
Les vingt-quatre séquences de données PCM déri- vées en définitive et les huit séries de mots de contrôle sont mises en
série sous la forme de trente-deux blocs de mots; on ajoute un signal de synchronisation formé de seize bits au début
de la donnée de série résultant pour former un bloc de transmis-
sion tel que celui représenté à la figure 2. Le bloc ainsi formé est transmis par un support de transmission. A la figure 2, le mot du canal de transmission n i est appelé U.
Comme exemple pratique de support de transmis-
sion pour le signal, on envisage une bande magnétique pour un appareil d'enregistrement et de reproduction magnétique, un
disque pour lecteur de disques, ou tout autre support similaire.
Les données reproduites pour chaque groupe de
trente-deux mots de chaque bloc du signal transmis sont appli-
quées à l'entrée d'un décodeur de correction d'erreur (figure 2).
Les données transmises, reçues par le décodeur de correction d'erreur peuvent contenir une ou plusieurs erreurs puisque les données d'entrée sont les données reproduites. S'il n'y a pas d'erreur, les trente-deux mots appliqués à l'entrée du décodeur coincident avec les trente-deux mots apparaissant à la sortie du codeur de correction d'erreur. Dans le décodeur de correction
d'erreur, on effectue une opération de désimbrication complémen-
taire à l'opération d'imbrication correspondante réalisée préala-
blement dans le codeur pour rétablir l'ordre d'origine des
données. S'il y a une erreur, on effectue l'opération de correc-
tion d'erreur après avoir rétabli l'ordre initial des données.
Au début comme représenté à la figure 3, il est prévu un circuit de désimbrication 16 dans lequel on a des lignes de retard assurant chacune un retard d'un mot pour les canaux de transmission d'ordre impair; les inverseurs 17, 18, 19 sont prévus pour inverser les secondes séries de mots de
contr8le reçues. Les signaux de sortie du circuit de désimbrica-
tion 16 et des inverseurs 17-20 sont couplés à un premier
décodeur 21. Dans ce premier décodeur 21, on génère les syndro-
mes S10' Sll' S12' S13 selon une matrice par exemple une matrice de détection de parité du code Reed-Solomon RS, Hcî (figure 4) à l'aide des trente-deux mots d'entrée V (figure 4); on effectue la correction d'erreur mentionnée ci-dessus en fonction des syndromes S1o... S13. A la figure 4, c? est un élément du champ de Galois GF(28) et une racine de F(x) = x8+x4+x3+x2+1. Le décodeur 21 dérive les vingt-quatre séquences de données PCM, corrigées et les quatre premières séries de mots de contr8le. Pour chaque mot des séquences de -25 données, on ajoute un pointeur ou un code de correction d'erreurs (au moins un bit) pour indiquer qu'il y a une erreur dans le mot correspondant (pointeur à l'état "1") ou qu'il n'y a pas d'erreur (pointeur à l'état '"0). Aux figures 4, 5 ainsi que
dans la description suivante, on utilisera pour un mot Wi la
référence Wi.
Les séquences de données de sortie du codeur 21 sont appliquées à un circuit de désimbrication 22 qui compense le retard donné par le circuit d'imbrication 9 dans le codeur
de correction d'erreur et comporte des lignes de retard corres-
pondantes avec des retards différents 27D, 26D, 25D... 2D et 1D pour les vingt-sept premiers canaux de transmission. Le signal de sortie du circuit de désimbrication 21 est appliqué à un second décodeur 23 dans lequel on génère les syndromes S20' S21, S22 S.23 selon une matrice par exemple une matrice de
détection de parité Reed-Solomon RS, Hc2 (figure 5). Les vingt-
19 2485303
huit mots VT (figure 5) sont appliqués et on effectue une cor-
rection d'erreur en fonction des syndromes S20.. S23.
Le décodeur 23 supprime le pointeur associé
à chaque mot dont l'erreur a été corrigé; par contre, le poin-
teur d'un mot dont l'erreur ne peut être corrigée n'est pas supprimé. Les séquences de données qui apparaissent à
la sortie du décodeur 23 sont appliquées à un circuit de désim-
brication pair/impair 24 dans lequel les séquences de données PCM formées de mots d'ordre pair et les séquences de données PCM formées de mots d'ordre impair sont réarrangées de façon à être positionnées pour les canaux de transmission alternés; les lignes de retard assurant un retard d'un mot sont prévues pour les séquences de données PCM des mots d'ordre impair. Cela compense l'opération correspondante effectuée par le codeur avant la transmission. A la sortie du circuit de désimbrication pair/impair 24, on a les séquences de données PCM selon l'état d'arrangement d'origine; l'ordre prédéterminé est rétabli complétement à l'état du signal numérique avant d'être traité
par le codeur de correction d'erreur.
* Bien que non représenté à la figure 3, il est prévu de préférence un circuit de compensation dans l'étage
suivant directement le circuit de désimbrication 24 pour compen-
ser les erreurs incorrigibles. Par exemple on peut utiliser une interpolation par valeur moyenne chaque fois que les erreurs ne peuvent être corrigées par les décodeurs 21, 23 de façon à
masquer toutes les erreurs restantes et à les rendre impercep-
tibles. Dans l'exemple de l'invention représenté à la figure 3, on corrige une erreur de mot à l'aide du premier décodeur 21. Si l'on détecte qu'il y a plus de deux erreurs de
mots dans un bloc de correction d'erreurs, on ajoute le poin-
teur d'au moins un bit à tous les vingt-huit mots du bloc de correction d'erreurs c'est-à-dire à tous les mots du bloc de
trente-deux mots à l'exception des mots de contrôle pour indi-
quer l'existence des erreurs comme mentionné. Ce pointeur est à l'état "1" lorsqu'il y a une erreur; il est à l'état "0" lorsqu'il n'y a pas d'erreur. Dans le cas d'un mot de huit bits, on ajoute le pointeur comme bit d'ordre supérieur au bit MSB, si bien que le mot se compose en fait de neuf bits.Puis on traite
2485303
les mots à l'aide du circuit de désimbrication 22 et on appli-
que les deux mots au second décodeur 23.
Dans ce décodeur 23, on corrige l'erreur en
utilisant le nombre de mots d'erreur du premier bloc de correc-
tion d'erreurs indiqué-par le pointeur ou la position de l'erreur. La figure 6 est un tableau d'un exemple d'opérations de correction d'erreurs effectuées par le second
décodeur 23. A la figure 6 et dans la description suivante le
nombre de mots faux définis par le pointeur est donné par la référence N; la position des erreurs par les pointeurs est p donnée par la référence Ei. De plus à la figure 6, la référence
Y représente "oui" et la référence N représente "non".
(1) La présence ou l'absence d'une erreur se détermine par les syndromes S20... S23* Lorsqu'on a S20 = S21 = S22 = 0, on décide qu'il n'y a pas d'erreur. A ce moment, on vérifie si la relation N < Z1 est satisfaite. Si N 4 z_, on estime qu'il n'y a pas d'erreur, puis les pointeurs du bloc de correction d'erreur sont effacés (mis à l'état "O"). Au contraire, si l'on a Np > zl, on estime que la détection d'erreur faite à l'aide
des syndromes est fausse et les pointeurs sont maintenus inchan-
gés; en variante on met les pointeurs de tous les mots du bloc à l'état "1". Dans ce dernier cas, on choisit comme valeur de
z1 une valeur relativement grande par exemple 14.
(2) Dans le cas o il y a une erreur, on recherche par le cal-
cul des syndromes si l'erreur est une erreur de mot. Dans le
cas d'une erreur de mot, on obtient la position i de l'erreur.
On détectesi la position i de l'erreuret que l'on a obtenu par le calcul des syndromescoïncide avec la position indiquée par les pointeurs. Lorsque les pointeurs indiquent plusieurs positions d'erreur, on recherche quelle position d'erreur i coïncide avec les diverses positions d'erreur indiquées par les pointeurs. Si i = Ei, on examine si la relation N C z2 est satisfaite; dans cette relation z2 est un nombre par exemple égal à 10. si N _ z on estime que l'erreur est une erreur de mot et on corrige cette erreur. Si N p z2, il est possible que l'erreur ait été considérée à tort comme erreur de mot. C'est pourquoi le pointeur reste inchangé; en variante on estime que tous les mots sont faux et on met les
pointeurs respectifs à l'état "1".
Dans le cas i / Ei, on recherche si la
21 2485303
relation N 4 z3 est ou non satisfaite (z3 est une valeur relativement faible, par exemple égale à 3. Si la relation
Np z est satisfaite, on corrige un mot d'erreur à la posi-
tion d'erreur i à l'aide du calcul du syndrome.
Dans le cas Np z z3, on vérifie en outre si la relation Np z4 est satisfaite. Si l'on a z3 N C z4 cela signifie que Np est trop faible bien que l'estimation
qu'il y a une erreur de mot à l'aide du synchrome> soit fausse.
C'est pourquoi dans ce cas les pointeurs de tous les mots du bloc sont mis à l'état "1". Au contraire dans le cas N Z4 chaque pointeur reste inchangé. Dans ce cas, z4 est par exemple
égal à 5.
(3) Dans le cas o il n'y a pas une seule erreur de mot, on vérifie que la relation N z5 est satisfaite. Si N cz5z la fiabilité du pointeur est faible ou fait défaut si bien que l'on met les pointeurs de tous les mots à l'état "1". Par contre
si Npz 'z5, les pointeurs restent tels quels.
(4) Comme représenté en pointillé à la figure 6, il est possi-
ble de corriger des erreurs jusque sur M mots en utilisant la position d'erreur indiquée par le pointeur. On peut corriger jusqu'à quatre erreurs de mot mais le procédé d'effacement du
pointeur ne permet d'éviter les corrections fausses. C'est pour-
quoi, en tenant compte du temps et de la complexilité néces-
saires à l'opération de correction, on fixe pour M une valeur égale à 2. Puis, on corrige deux erreurs de mot relatives aux positions d'erreur i et j indiquées par les pointeurs. Dans
le cas de Np / M, les pointeurs restent inchangés ou les poin-
teurs de tous les mots sont changés suivant les erreurs indi-
quées.
Dans la description ci-dessus les grandeurs
pratiques pour les valeurs de comparaison z1.. Z5 relatives au nombre Np de pointeurs indiquant les erreurs d'un bloc sont uniquement données à titre d'exemple. Dans le cas ci-dessus,
le code de correction d'erreur présente un inconvénient éven-
tuel en ce que si un bloc contient plus 5 mots d'erreur, il peut être interprété à tort, comme ne contenant pas d'erreur; de même si un bloc contient plus de quatre erreurs de mot, il peut être interprété à tort comme contenant seulement une erreur de mot. C'est pourquoi on choisit de façon appropriée les grandeurs de comparaison en tenant compte du risque d'oubli
22 2485303
d'erreur ou de fausses corrections d'erreurs.
Dans l'exemple ci-dessus, bien que dans le premier décodeur, on corrige jusqu'à une erreur de mot, on peut modifier le codeur pour pouvoir corriger jusqu'à deux erreurs de mot; on peut ajouter des pointeurs indiquant l'existence
des erreurs dans tous les mots du bloc de correction d'erreurs.
dans lequel se trouve le mot d'erreur, corrigé. De même, on
peut corriger jusqu'à deux erreurs de mot dans le second déco-
deur. Un exemple pratique du procédé de correction
d'erreur ci-dessus sera décrit à l'aide des figures 7A et 7B.
On traite un bloc de données (phase C1) dans le premier décodeur 21 dans lequel on apprécie l'état d'une erreur en utilisant
le plynome de position d'erreur ainsi que le syndrome d'erreur.
(1) Lorsqu'on estime que le bloc ne contient pas d'erreur, on n'ajoute aucun pointeur et on soumet les données inchangées au
second décodage C2.
(2) Dans le cas d'une erreur de mot, on obtient la position d'erreur. Si la position d'erreur i est inférieure ou égale à 31, on estime à tort que quatre erreurs de mot correspondent
à une seule erreur de mot. En conséquence, on ajoute des poin-
teurs à tous les mots et on décode les données dans l'étage suivant C2;
(3) Dans le cas de deux erreurs de mot, on calcule leur posi-
tion. Si l'on constate que la position i des erreurs est cha-
cune inférieure ou égale à 31, on corrige les deux mots et on ajoute également des pointeurs à tous les mots. Si les positions d'erreur i sont supérieures à 31, on interprète à tort que plus de trois erreurs de mots sont constituées par deux erreurs de mot. C'est pourquoi tous les mots reçoivent des pointeurs indicateurs d'erreur, puis on passe à l'étage suivant du
décodage C2.
(4) Dans le cas de plus trois erreurs de mot, on n'effectue aucune opération de correction mais on ajoute les pointeurs
indicateurs d'erreur à tous les mots, puis on soumet les don-
nées à l'étage suivant de décodage C2.
Comme dans le premier décodeur 21, dans le second décodeur 23 on apprécie d'abord la nature de toute
erreur à l'aide du polynome de position d'erreur et des syndro-
mes d'erreur. Cela est expliqué à l'aide de la figure 7B/
23 2485303
(1) En l'absence d'erreur détectée, si le pointeur ajouté par le premier décodeur existe (c'est-à-dire s'il est à l'état "1")
on l'efface c'est-à-dire qu'on le met à l'état "0").
(2) Dans le cas d'une erreur de mot, on calcule la position de l'erreur. Si cette position d'erreur est inférieure ou égale à 27, on corrige le mot d'erreur et on efface le pointeur ajouté par le premier décodeur 21. Toutefois si la position d'erreur
est supérieure à 27, on n'effectue aucune correction et le poin-
teur précédemment ajouté reste tel quel.
(3) Dans le cas de deux erreurs de mot, on calcule les positions i et j. Si les positions i et j sont toutes deux supérieures à 27, on interprète à tort comme constituant deux erreurs de mot, un nombre supérieur à trois erreurs de mot. A ce moment toutefois, on vérifie le nombre des pointeurs ajoutés dans le premier décodeur 21. Si le nombre des pointeurs dépasse deux, on conserve les pointeurs inchangés. Si le nombre des pointeurs est inférieur à deux, même si l'on a détecté deux erreurs de
mot, on ajoute les pointeurs à tous les mots puisque les don-
nées de l'ensemble du bloc ne sont pas-fiables. Même si les positions d'erreur i, j sont inférieures à 27, si le nombre des pointeurs ajoutés au premier décodeur 21 est inférieur à trois, on conserve les pointeurs inchangés. De même si le nombre des pointeurs est supérieur à quatre, on compare la position d'erreur i ou j obtenue à ce niveau avec le pointeur ajouté
dans le premier décodeur 21.
(a) Si deux mots ne coïncident pas, on n'effectue aucune correc-
tion d'erreur et on contrôle le nombre des pointeurs. Si le nombre dépasse deux, on conserve inchangé les pointeurs. Par contre si le nombre des pointeurs est inférieur à deux, on
conserve les pointeurs de tous les mots.
(b) Si l'un seulement des mots coïncide, on vérifie également le nombre des pointeurs. Si le nombre dépasser trois par
exemple s'il est égal à quatre, on conserve inchangé les poin-
teurs. Toutefois si le nombre est inférieur à trois, on ajoute
les pointeurs à tous les mots.
(c) Si deux mots coïncident, on corrige les deux mots, puis on
efface les-pointeurs.
(4) Dans le cas o l'on estime que l'erreur concerne plus de trois
mots, on vérifie le nombre des pointeurs. Si le nombre des poin-
teurs dépasse 2, on conserve les pointeurs inchangés; par con-
24 2485303
tre si le nombre est inférieur à 2, on ajoute des pointeurs
à tous les mots.
Au cours de la suite du décodage, comme indiqué, on compen!s les mots ajoutés aux pointeurs si ces mots sont incorrigibles, par exemple par interpolation. Dans le décodeur de correction d'erreur de la figure 3, on effectue la correction d'erreur en utilisant les premiers mots-de contrôle Q12n' Q12n+1' Q12n+2 et Q12n+3 et les mots de correction d'erreur à l'aide des seconds mots
de contrôle Pl2n' P 2N+l' Pl2n+2 et P 12n+3 chaque fois. Toute-
fois si les corrections d'erreur ci-dessus sont effectuées respectivement deux fois ou plus (en pratique environ deux fois) on peut augmenter considérablement la possibilité de correction
des erreurs. Comme indiqué dans le cas d'un décodeur supplé-
mentaire dans un étage suivant, il est nécessaire de corriger le mot de contrôle dans un décodeur correspondant en plus des
décodeurs 21, 23.
Dans l'exemple ci-dessus, au cours de l'opération de retard dans le circuit d'imbrication 9, le degré du retard diffère d'un canal au canal suivant d'une valeur
constante D; il est également possible d'utiliser une varia-
tion irrégulière des retards et non une variation constante comme cidessus. De plus les seconds mots de contrôle Pi sont des codes de correction d'erreurs qui sont formés non seulement
des mots de données PCM mais également du premier mot de con-
trôle Qi. De même il est possible de former les premiers mots de contrôle Qi à partir des mots contenant les seconds mots de contrôle Pi. A cet effet, on utilise une technique de réaction de façon à fournir en retour les seconds mots de contrôle Pi
au codeur qui donne les premiers mots de contrôle.
Il est clair que l'invention a été décrite ci-dessus à l'aide d-'un exemple et que toute erreur de salve est dispersée par l'opération d'imbrication croisée si bien que l'on peut corriger efficacement grâce à l'invention à la
fois les erreurs aléatoires et les erreurs de salve.
De plus lorsqu'on détecte une erreur dans le premier étage de décodage, on ajoute au mot un pointeur
indiqué la présence d'une erreur. Dans le cas o cette pré-
sence ou cette absence d'erreur est détectée lors du décodage dans le second décodeur, on évite le risque d'une fausse
2485303
détection d'erreur lors de ce second décodage non seulement
par le syndrome calculé mais également en appréciant le nom-
bre de pointeurs dans chaque bloc provenant du premier déco-
deur. De cette façon on réduit le risque d'oubli d'erreur et on réduit au minimum le risque de générer un son étranger lors
de la transmission par exemple d'un signal audio en code PCM.
26 P1 485303
Claims (6)
1 ) Procédé de décodage d'une information numérique transmise pour corriger les erreurs résultant de la transmission, procédé selon lequel l'information est reçue sous la forme de blocs de mots de données numériques et est appli- quée à un premier décodeur comme premier bloc de correction d'erreur formé de plusieurs mots d'information, d'une série de premiers mots de contrôle et d'une série de seconds mots de contrôle, procédé caractérisé en ce qu'on décode les mots de données numériques reçus dans un premier décodeur et on corrige les mots d'information numériques décodés et les premiers mots de contrôle en générant des syndromes d'erreurs à partir des seconds mots de contrôle, les mots d'information numériques corrigés et codés formant des blocs de mots imbriqués, on ajoute un pointeur codé à chaque mot du bloc de mots imbriqués pour indiquer si une erreur non corrigée reste dans ces mots, on retarde les mots de chaque bloc de mots imbriqués dans un
étage de désimbrication à l'aide de grandeurs différentes res-
pectives de façon à désimbriquer ces mots suivant un ordre d'arrangement différent, de façon à former un second bloc de
correction d'erreurs, on décode les mots d'information numéri-
ques de chaque second bloc de correction d'erreurs dans un second décodeur en générant les syndromes d'erreur utilisant les premiers mots de contrôle pendant que si au moins un tel mot est considéré comme faux, on corrige au moins ce mot faux* par les syndromes et les premiers mots de contrôle, puis on compare pour chacun des seconds blocs de correction dans lequel au moins un mot est déterminé comme étant faux, le nombre de mots faux tel qu'indiqué par les codes des pointeurs par rapport à une grandeur prédéterminée et si ce nombre est inférieur à cette grandeur, on efface les codes des pointeurs associés aux mots faux, corrigés alors que si le nombre dépasse cette valeur
on laisse les pointeurs codés, sans les effacer, puis on com-
pense les mots faux, non corrigés tels qu'ils sont définis par
les pointeurs codés.
20) Procédé selon la revendication 1, caractérisé en ce que même si tous les mots du second bloc de correction d'erreurs sont déterminés comme ne comportant pas d'erreurs, on laisse sans les effacer tous les pointeurs codés
qui sont associés, si le nombre dépasse la grandeur prédéter-
minée. 27 248?PVt ) Procédé selon la revendication 1, caractérisé en ce que si tous les mots du bloc de correction d'erreurs sont déterminés comme étant libres d'erreur mais si le nombre dépasse la valeur prédéterminée, tous les mots de ce bloc reçoivent un pointeur codé pour indiquer qu'une erreur
n'est pas corrigée.
) Procédé selon la revendication 1,
caractérisé en ce-que si l'on détermine qu'un nombre prédéter-
miné de mots dans l'un des seconds blocs de correction d'erreurs contient des erreurs, la détermination se faisant en utilisant les syndromes d'erreur dans le second décodeur, et si le nombre de mots faux dans ce bloc indiqués par les pointeurs codés est inférieur à une valeur prédéterminé, on attribue un pointeur codé à tous les mots de ce bloc pour indiquer qu'une erreur
n'a pas été corriger.
) Procédé selon la revendication 1, caractérisé eh ce que si plusieurs mots du second bloc de correction d'erreurs sont considérés comme étant faux et si-la position de chaque mot faux est déterminée par l'utilisation des pointeurs codés, on corrige les mots faux et si le nombre
des mots faux indiqués par le pointeur codé diffère de l'en-
semble, on laisse inchangé les pointeurs codés associés aux
mots du second bloc de correction d'erreurs alors que si le nom-
bre estégal à celui-ci, on efface les pointeurs codés.
6 ) Procédé selon la revendication 5, caractérisé en ce que l'ensemble des mots est limité à au plus
deux mots faux. -
7 ) Procédé selon la revendication 1, caractérisé en ce que le décodage effectué dans le premier codeur consiste à déterminer la position de tout mot faux dans le premier bloc de-correction d'erreurs, à comparer la position du mot à un nombre prédéterminé et si cette position du mot détecté est supérieure au nombre prédéterminé, on donne à tous les mots de ce bloc un pointeur codé indiquant que l'erreur
n'a pas été corrigée.
8 ) Procédé selon la revendication 7, caractérisé en ce que chaque mot du bloc a un ordre de position
de mots et le nombre prédéterminé est égal à l'ordre de posi-
tion de mots du mot d'ordre supérieur du premier bloc de cor-
rection d'erreurs.
28 24i 2O3 ) Procédé selon la revendication 7, caractérisé en ce que le décodage effectué dans le second décodeur consiste à déterminer la position de tout mot faux dans le second bloc de correction d'erreurs, à comparer la position du mot à un autre nombre prédéterminé et si la position de mots détectés est supérieure à celle de l'autre nombre prédéterminé, la donnée a tous les mots du second bloc de correction d'erreur, un pointeur codé-pour indiquer que
l'erreur n'a pas été corrigée.
10) Procédé selon la revendication 7, caractérisé en ce que chaque mot du second bloc de correction
d'erreur a un ordre de position de mots et l'autre nombre pré-
déterminé est égal à l'ordre de position de mot du mot d'ordre
supérieur dans le second bloc de correction d'erreurs.
ll) Procédé selon la revendication 1, caractérisé en ce que le décodage dans le second décodeur consiste en outre à calculer la position de mot de chacun des
mots faux dans le second bloc de correction d'erreur, à com-
parer la position de mots calculée à une position de mot
fausse indiquée par le pointeur codé correspondant et à corri-
ger au moins un tel mot avec une position de mot fausse.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8442580A JPS5710558A (en) | 1980-06-20 | 1980-06-20 | Error correcting method |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2485303A1 true FR2485303A1 (fr) | 1981-12-24 |
FR2485303B1 FR2485303B1 (fr) | 1985-10-04 |
Family
ID=13830221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8112243A Expired FR2485303B1 (fr) | 1980-06-20 | 1981-06-22 | Procede de correction d'erreurs notamment pour la transmission audio-pcm |
Country Status (17)
Country | Link |
---|---|
US (1) | US4497058A (fr) |
JP (1) | JPS5710558A (fr) |
AT (1) | AT378070B (fr) |
AU (1) | AU542192B2 (fr) |
BE (1) | BE889322A (fr) |
BR (1) | BR8103912A (fr) |
CA (1) | CA1169154A (fr) |
CH (1) | CH653503A5 (fr) |
DD (1) | DD159830A5 (fr) |
DE (1) | DE3123978C2 (fr) |
DK (1) | DK158484C (fr) |
ES (1) | ES8203543A1 (fr) |
FR (1) | FR2485303B1 (fr) |
GB (1) | GB2079993B (fr) |
IT (1) | IT1194806B (fr) |
NL (1) | NL191104C (fr) |
SE (1) | SE451421B (fr) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1170776A (fr) * | 1980-07-18 | 1984-07-10 | Yoichiro Sako | Methode de correction d'erreurs dans des blocs de donnees |
JPS5829237A (ja) * | 1981-08-14 | 1983-02-21 | Sony Corp | エラ−訂正方法 |
JPS58123253A (ja) * | 1982-01-19 | 1983-07-22 | Sony Corp | エラ−訂正装置 |
NL8200207A (nl) * | 1982-01-21 | 1983-08-16 | Philips Nv | Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur. |
JPS58219852A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | エラ−訂正回路 |
JPS5927313A (ja) * | 1982-08-05 | 1984-02-13 | Fanuc Ltd | 機能診断方式 |
JPS5961332A (ja) * | 1982-09-30 | 1984-04-07 | Nec Corp | 誤り訂正回路 |
GB2136248A (en) * | 1983-02-25 | 1984-09-12 | Philips Electronic Associated | Text error correction in digital data transmission systems |
USRE33332E (en) * | 1983-03-12 | 1990-09-11 | Sony Corporation | Apparatus for correcting errors |
AU575042B2 (en) * | 1983-03-12 | 1988-07-21 | Sony Corporation | Error-correcting apparatus |
JPH0661156B2 (ja) * | 1983-05-21 | 1994-08-10 | ソニー株式会社 | エラ−訂正のための符号化方法 |
US4677622A (en) * | 1983-06-22 | 1987-06-30 | Hitachi, Ltd. | Error correction method and system |
US4637021A (en) * | 1983-09-28 | 1987-01-13 | Pioneer Electronic Corporation | Multiple pass error correction |
JPS6076817A (ja) * | 1983-10-03 | 1985-05-01 | Mitsubishi Electric Corp | 復号化システム |
EP0136882B1 (fr) * | 1983-10-05 | 1988-03-30 | Nippon Gakki Seizo Kabushiki Kaisha | Circuit de traitement de données pour système audio-digital |
JPH0812612B2 (ja) * | 1983-10-31 | 1996-02-07 | 株式会社日立製作所 | 誤り訂正方法及び装置 |
US4627058A (en) * | 1984-01-27 | 1986-12-02 | Pioneer Electronic Corporation | Code error correction method |
NL8400629A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Snelle decodeur voor reed-solomon-codes, welke mede als encodeur te gebruiken is, alsmede opname/reproduktie-apparaat voorzien van zo een encodeur/decodeur. |
US4683571A (en) * | 1984-05-30 | 1987-07-28 | Victor Company Of Japan, Ltd. | Digital signal decoding system |
JP2539353B2 (ja) * | 1984-10-05 | 1996-10-02 | 株式会社日立製作所 | Pcm信号再生方法及び装置 |
CA1258134A (fr) * | 1985-04-13 | 1989-08-01 | Yoichiro Sako | Methode de correction d'erreurs |
JPS62177768A (ja) * | 1986-01-31 | 1987-08-04 | Sony Corp | エラ−訂正装置 |
EP0235782B1 (fr) * | 1986-03-04 | 1992-01-22 | Sony Corporation | Appareil de reproduction de signaux digitaux |
JPS63193723A (ja) * | 1987-02-06 | 1988-08-11 | Sony Corp | リ−ドソロモン符号の復号方法 |
JPH04326255A (ja) * | 1991-04-25 | 1992-11-16 | Canon Inc | 画像符号化方法及び装置 |
KR100272118B1 (ko) * | 1991-11-06 | 2000-11-15 | 이데이 노부유끼 | 디지탈 서보 제어 회로를 구비한 광디스크 플레이어 및 트래킹 서보 회로 |
JP3259323B2 (ja) * | 1992-04-13 | 2002-02-25 | ソニー株式会社 | デ・インターリーブ回路 |
US5617333A (en) * | 1993-11-29 | 1997-04-01 | Kokusai Electric Co., Ltd. | Method and apparatus for transmission of image data |
US5577053A (en) * | 1994-09-14 | 1996-11-19 | Ericsson Inc. | Method and apparatus for decoder optimization |
MY116522A (en) * | 1995-05-31 | 2004-02-28 | Sony Corp | Data recording/reproducing apparatus, method thereof, and data recording medium |
EP0790741B1 (fr) * | 1995-10-27 | 2007-04-04 | Texas Instruments Incorporated | Procédé pour la compression vidéo avec décomposition en bandes partielles |
EP1111800A1 (fr) | 1999-12-21 | 2001-06-27 | Deutsche Thomson-Brandt Gmbh | Correction d'erreurs avec un code de type cross interleave Reed-Solomon, en particulier pour CD-ROM |
EP1388946A1 (fr) * | 2002-08-10 | 2004-02-11 | Thomson Licensing S.A. | Correction d'un code cross interleave Reed-Solomon |
EP1388944A1 (fr) * | 2002-08-10 | 2004-02-11 | Deutsche Thomson-Brandt Gmbh | Correction d'un code cross interleave Reed-Solomon |
DE102004036383B4 (de) * | 2004-07-27 | 2006-06-14 | Siemens Ag | Codier-und Decodierverfahren , sowie Codier- und Decodiervorrichtungen |
EP3221969B1 (fr) | 2014-11-20 | 2022-05-11 | Aviat Networks, Inc. | Gestion de l'intégrité de charges utiles à trames au moyen de signaux redondants |
JP6668197B2 (ja) | 2016-08-18 | 2020-03-18 | 株式会社東芝 | 無線装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1445439A (en) * | 1973-11-20 | 1976-08-11 | Ibm | Error correction systems for a multichannel data handling system |
FR2440125A1 (fr) * | 1978-10-23 | 1980-05-23 | Sony Corp | Systeme de transmission de signal a modulation en impulsions |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3638182A (en) * | 1970-01-02 | 1972-01-25 | Bell Telephone Labor Inc | Random and burst error-correcting arrangement with guard space error correction |
US3958220A (en) * | 1975-05-30 | 1976-05-18 | International Business Machines Corporation | Enhanced error correction |
US4044328A (en) * | 1976-06-22 | 1977-08-23 | Bell & Howell Company | Data coding and error correcting methods and apparatus |
JPS5830612B2 (ja) * | 1976-07-15 | 1983-06-30 | 株式会社日立製作所 | 誤りトラック優先指示修正方式 |
JPS5380105A (en) * | 1976-12-24 | 1978-07-15 | Sony Corp | Digital signal transmission method |
JPS5857781B2 (ja) * | 1978-01-17 | 1983-12-21 | 三菱電機株式会社 | 符号化復号化方式 |
JPS54137204A (en) * | 1978-04-17 | 1979-10-24 | Sony Corp | Digital signal transmission method |
JPS54139406A (en) * | 1978-04-21 | 1979-10-29 | Sony Corp | Digital signal transmission method |
JPS5555412A (en) * | 1978-10-17 | 1980-04-23 | Victor Co Of Japan Ltd | Signal recording and reproducing device |
JPS55131860A (en) * | 1979-03-30 | 1980-10-14 | Matsushita Electric Ind Co Ltd | Error correction unit |
JPS55161445A (en) * | 1979-06-04 | 1980-12-16 | Mitsubishi Electric Corp | Coding and decoding system |
-
1980
- 1980-06-20 JP JP8442580A patent/JPS5710558A/ja active Granted
-
1981
- 1981-06-16 CA CA000379894A patent/CA1169154A/fr not_active Expired
- 1981-06-17 ES ES503165A patent/ES8203543A1/es not_active Expired
- 1981-06-18 SE SE8103835A patent/SE451421B/sv not_active IP Right Cessation
- 1981-06-18 AU AU72000/81A patent/AU542192B2/en not_active Expired
- 1981-06-19 DK DK270481A patent/DK158484C/da active
- 1981-06-19 CH CH4065/81A patent/CH653503A5/de not_active IP Right Cessation
- 1981-06-19 GB GB8118997A patent/GB2079993B/en not_active Expired
- 1981-06-19 IT IT22477/81A patent/IT1194806B/it active
- 1981-06-19 DE DE3123978A patent/DE3123978C2/de not_active Expired - Lifetime
- 1981-06-22 DD DD81231008A patent/DD159830A5/de not_active IP Right Cessation
- 1981-06-22 FR FR8112243A patent/FR2485303B1/fr not_active Expired
- 1981-06-22 AT AT0275081A patent/AT378070B/de not_active IP Right Cessation
- 1981-06-22 BR BR8103912A patent/BR8103912A/pt not_active IP Right Cessation
- 1981-06-22 NL NL8103002A patent/NL191104C/xx not_active IP Right Cessation
- 1981-06-22 BE BE2/59230A patent/BE889322A/fr not_active IP Right Cessation
-
1984
- 1984-02-15 US US06/579,003 patent/US4497058A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1445439A (en) * | 1973-11-20 | 1976-08-11 | Ibm | Error correction systems for a multichannel data handling system |
FR2440125A1 (fr) * | 1978-10-23 | 1980-05-23 | Sony Corp | Systeme de transmission de signal a modulation en impulsions |
Non-Patent Citations (1)
Title |
---|
EXBK/80 * |
Also Published As
Publication number | Publication date |
---|---|
BR8103912A (pt) | 1982-03-09 |
AT378070B (de) | 1985-06-10 |
DK158484C (da) | 1990-10-22 |
DE3123978A1 (de) | 1982-04-01 |
ATA275081A (de) | 1984-10-15 |
DK158484B (da) | 1990-05-21 |
ES503165A0 (es) | 1982-04-01 |
JPH0353817B2 (fr) | 1991-08-16 |
DK270481A (da) | 1981-12-21 |
CH653503A5 (de) | 1985-12-31 |
FR2485303B1 (fr) | 1985-10-04 |
CA1169154A (fr) | 1984-06-12 |
US4497058A (en) | 1985-01-29 |
GB2079993A (en) | 1982-01-27 |
GB2079993B (en) | 1985-06-12 |
NL191104C (nl) | 1995-01-16 |
SE451421B (sv) | 1987-10-05 |
AU542192B2 (en) | 1985-02-14 |
ES8203543A1 (es) | 1982-04-01 |
JPS5710558A (en) | 1982-01-20 |
AU7200081A (en) | 1981-12-24 |
IT8122477A1 (it) | 1982-12-19 |
DD159830A5 (de) | 1983-04-06 |
IT8122477A0 (it) | 1981-06-19 |
NL8103002A (nl) | 1982-01-18 |
SE8103835L (sv) | 1981-12-21 |
DE3123978C2 (de) | 2003-04-10 |
BE889322A (fr) | 1981-10-16 |
NL191104B (nl) | 1994-08-16 |
IT1194806B (it) | 1988-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2485303A1 (fr) | Procede de correction d'erreurs notamment pour la transmission audio-pcm | |
FR2485299A1 (fr) | Procede de correction d'erreurs | |
FR2491278A1 (fr) | Procede pour la correction d'erreurs dans une transmission de donnees, dans laquelle un bloc comprend n mots composes chacun de m bits | |
FR2483148A1 (fr) | Procede avec correction des erreurs pour la transmission de donnees, dispositif pour l'execution d'un tel procede, porteur d'information produit au moyen d'un decodeur a utiliser pour un tel procede et dispositif comportant un tel decodeur | |
KR940008742B1 (ko) | 정보 전달 장치 및 그 방법과 디코딩 디바이스 및 그 방법 | |
CA1201810A (fr) | Methode de correction d'erreur pour le transfert de blocs de bits d'information, dispositif pour appliquer cette methode, decodeur utilise avec cette methode et dispositif comprenant ce decodeur | |
Hoeve et al. | 3.4 Error correction and concealment in the Compact Disc system | |
CH646825A5 (fr) | Procedes et dispositifs d'emission et de reception d'une sequence de mots d'information numerique. | |
CH653165A5 (fr) | Procede et appareil de montage de signaux numeriques enregistres sur un support d'enregistrement. | |
NL7907760A (nl) | Werkwijze en inrichting voor het bewerken van digitale informatie. | |
FR2504755A1 (fr) | Procede et appareil de codage d'un signal numerique sans retour a zero inverse avec une faible composante continue | |
FR2546348A1 (fr) | Procede de codage de correction d'erreur | |
FR2488758A1 (fr) | Procede et dispositif de codage de signaux numeriques | |
FR2476943A1 (fr) | Procede et appareil pour transmettre des donnees dans un format de correction d'erreur | |
FR2481027A1 (fr) | Procede et appareil de traitement de signaux numeriques | |
FR2501440A1 (fr) | Recepteurs d'informations avec reception et decodage d'un code d'erreur | |
FR2488757A1 (fr) | Procede et appareil de transmission de signaux numeriques | |
JPH0351140B2 (fr) | ||
FR2583240A1 (fr) | Procede de transmission en blocs de mots d'information numerique | |
BE889658A (fr) | Procede de correction d'erreurs | |
FR2885708A1 (fr) | Dispositif et procede pour determiner une position d'une erreur de bit dans une sequence de bits | |
JPH0361381B2 (fr) | ||
EP1076933B1 (fr) | Dispositif de correction d'erreurs et lecteur de disque optique comportant un tel dispositif | |
FR2574974A1 (fr) | Procede et appareil d'enregistrement et de reproduction de signaux numeriques codes | |
JPS60136961A (ja) | Pcm信号再生装置 |