FR2488757A1 - Procede et appareil de transmission de signaux numeriques - Google Patents

Abstract

L'INVENTION CONCERNE UN APPAREIL PERMETTANT DE TRAITER UN SIGNAL NUMERIQUE EN VUE DE SA TRANSMISSION. SELON LE PROCEDE, LE SIGNAL, FORME DE MOTS DE DONNEES EN SERIE, EST REPARTI (CIRCUIT DE SEPARATION 2) EN PLUSIEURS SEQUENCES, AUXQUELLES EST AJOUTEE UNE SEQUENCE DE MOTS DE CORRECTION D'ERREUR 3, 5, PUIS DIFFERENTS RETARDS SONT RESPECTIVEMENT APPLIQUES (ETAGES D'ENTRELACEMENT 4 ET 6) AUXDITES SEQUENCES, APRES QUOI DES BLOCS DE TRANSMISSION SONT FORMES (CIRCUIT D'ASSEMBLAGE 7) SUR LA BASE DE CES SEQUENCES. LES MOTS DE DONNEES SONT REPARTIS ENTRE UN PREMIER ET UN DEUXIEME GROUPE DE SEQUENCES, LE PLUS COURT RETARD APPLIQUE AUX SEQUENCES DU DEUXIEME GROUPE ETANT SUPERIEUR AU PLUS LONG RETARD APPLIQUE AUX SEQUENCES DU PREMIER GROUPE, TANDIS QUE LE RETARD APPLIQUE A LA SEQUENCE DE CORRECTION D'ERREUR EST COMPRIS ENTRE CES VALEURS.

Description

La présente invention concerne un procédé et un appa-

reil permettant le codage d'un signal numérique en vue de sa trans-

mission et s'applique tout particulièrement à un procédé et un appa-

reil permettant de protéger un signal mis sous forme numérique, par exemple un signal d'audiofréquence mis sous forme numérique, vis-à- vis d'erreurs pouvant se produire pendant la transmission, qui peut

être effectu(epar exemple par enregistrement et reproduction magné-

tique d'un signal d'audiofréquence à modulation par impulsions codées

ou par reproduction d'un disque optique.

Dans un système classique de transmission (ou d'enre-

gistrement) d'un signal à modulation par impulsions codées (PCM) d'audiofréquence, un code de correction d'erreur accompagne les données d'information. Le code de correction d'erreur peut être un code deparité, un code adjacent en b. un code Reed-Solomon ou un autre code qui serviront à permettre la correction d'erreurs apparues dans

les données d'information reçues.

Dans un tel système, des blocs de transmission peuvent être formés de 2m mots pour les données d'information associés à

n mots de correction d'erreur, o m et n sont tous deux entiers.

Lorsque n'l, on peut corriger jusqu'à un mot erroné dans le bloc et, S'il faut une protection plus importante vis-à-vis des erreurs> on

doit choisir une valeur plus élevée de n.

Dans le cas o le signal numérique est transmis par enregistrement sur bande, puis reproduction, il peut survenir une lacune entraînant des erreurs dites en rafale. Si le bloc est par exemple formé de (2m+l) mots, l'existence d'une lacune d'une longueur dépassant un mot entraîne que deux mots du bloc au moins sont erronés,

et les mots erronés ne peuvent être corrigés.

Afin de réduire la possibilité qu'apparaissent des mots comportant une telle erreur non corrigible, il a été proposé d'utiliser

une technique d'entrelacement d'unités de mot ou d'étalement d'erreur.

Avec une telle technique, lors de la transmission (ou de l'enregistre-

ment) de blocs de 2m+l mots, chacun de ses mots est retardé d'une quantité différente si bien que tous ces mots seront séparés d'un ou plusieurs blocs sur la porteuse (ou le support d'enregistrement). Alors, à la réception (ou à la reproduction) de ce signal entrelacé, des retards respectivement différents sont appliqués à chacun des 2m+1 mots afin d'annuler le retard appliqué avant l'enregistrement pour former des blocs de correction d'erreur de 2m+l mots. Cette technique d'entrelacement peut être utilisée pour disperser, ou étaler, des erreurs en rafale sur plusieurs blocs de correction d'erreur. Si plusieurs blocs possèdent chacun un seul mot erroné, tous les mots peuvent être corrigés. En théorie, il est possible de perdre tout un bloc de transmission sans dégrader la puissance

de correction d'erreur de cette technique.

De manière regrettable, dans certains cas, il se produit des erreurs qui ne peuvent être complètement corrigées. Si une erreur non corrigible se produit, on utilise généralement une technique de masque pour former un mot de données synthétique destiné à remplacer un mot erroné non corrigible. Une technique d'interpolation, qui substitue les valeurs moyennes de mots de données dont le caractère correct est connu, sert à rendre indiscernable tout mot erroné. De

façon générale, lorsque les mots de données représentent des échan-

tillons successifs d'un signal d'audiofréquence, les deux mots de

données représentant l'échantillon qui précède et celui quiuit immédiate-

ment l'échantillon représenté par un mot de données erroné sont uti-

lisés pour produire un mot de données synthétique formé par inter-

polation afin de masquer le mot erroné. Toutefois, lorsque deux mots successifs ou plus sont erronés, cette technique de masque devient

très difficile à appliquer, et les mots erronés non corrigibles pas-

sent moins inaperçus. Dans des signaux d'audiofréquence de type PCM reproduits, de tels mots non corrigibles s'entendent comme des bruits

secs discernables.

Il a également été proposé antérieurement de concevoir un système de transmission de signaux numériques utilisant plusieurs mots de parité ou de correction d'erreur et effectuant un double

entrelacement des mots d'information et des mots de parité pour assu-

rer une protection supplémentaire vis-à-vis d'erreurs en rafale.

Cette technique est expliquée en détail dans la demande de brevet des Etats-Unis d'Amérique n0 218 256 déposée le 19 décembre 1980 par la

demanderesse.

Néanmoins, malgré le succès de la technique indiquée ci-dessus, le signal transmis reste vulnérable aux erreurs en rafale qui affectent un certain nombre de blocs de transmission, si bien que deux mots successifs du signal décodé peuvent tous deux contenir des erreurs non corrigibles empêchant un masquage adapté de l'erreur. Par conséquent, le but de l'invention est de proposer un procédé et un appareil perfectionné de transmission de signaux numériques permettant d'éviter les inconvénients de la technique antérieure. Selon un aspect de l'invention, il est proposé un procédé de traitement de signal numérique à transmettre qui comprend les opérations suivantes. Le signal numérique est reçu sous forme d'une série de mots de données successifs et la série de mots de données est répartie en un premier groupe de séquences de mots et un deuxième groupe de séquencesde mots, si bien que, en alternance, un mot de données sur deux est distribué aux séquences du premier groupe tandis que les autres mots de données sont distribués aux séquences du deuxième groupe. Ensuite, on forme au moins une séquence de mots de correction d'erreur, par exemple des mots de parité, sur la base de mots de données respectifs des séquences de mots de données. Un ou

plusieurs étages d'entrelacement appliquent différents retards res-

pectifs aux séquences de mots de données et à la séquence, ou aux séquences, de mots de correction d'erreur de façon que le temps de retard le plus bref associé à une séquence quelconque de mots du deuxième groupe soit plus long que le temps de retard le plus grand associé à une séquence quelconque de mots du premier groupe, et de façon que la ou les séquences de mots de correction d'erreur aient un temps de retard qui soit compris entre le temps de retard le plus grand du premier groupe et le temps de retard le plus petit du deuxième groupe. Ensuite, on forme des blocs de transmission avec

les mots des séquences respectives de mots de données et de la sé-

quence de mots de correction d'erreur. Il est possible d'ajouter à

chaque bloc un mot de synchronisation et un mot de contrêle de redon-

dance cyclique (CRC).

La description suivante, conçue à titre d'illustration

de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels:

- la figure 1 est un schéma de principe simplifié mon-

trant un circuit d'entrelacement destiné à être utilisé dans l'in-

vention; - la figure 2 est une vue simplifiée servant à expliquer le processus d'entrelacement selon l'invention; - la figure 3 est un schéma de principe d'un système de codage de correction d'erreur selon l'invention; - la figure 4 est un schéma de principe d'un système de décodage de correction d'erreur selon l'invention, ce système étant complémentaire de celui de la figure 3; - la figure 5 est une vue simplifiée montrant un bloc de transmission de signal utilisé pour la transmission d'un signal numérique; et

- les figures 6A et 6B sont des vues simplifiées ser-

vant à expliquer les avantages de l'invention.

Sur la figure 1, est illustré un schéma d'entrelacement

selon l'invention. Suivant un exemple, l'invention s'applique à l'en-

registrement et à la reproduction d'un signal d'audiofréquence à modulation par impulsions codées (PcM) d'un seul canal. Dans un tel exemple, le signal d'audiofréquence PCM comporte une séquence de données PCM (Wi) qui consiste en une succession de mots de données

Wl, W2, W3,..., représentant chacun une valeur. analogique échan-

tillonnée successive du signal d'audiofréquence. De plus, dans cet exemple, un nombre pair 2m de ces mots de données sont groupés ensemble pour former un bloc [B] destiné à être utilisé dans la suite du traitement selon l'invention. Dans d'autres mots, les mots de données PCM formant un bloc donné quelconque peuvent être représentés sous forme du bloc de données suivant:

[B] = [W(l), W(2), W(3)..., W(2m)].

Un nombre n de mots de correction d'erreur Pl, P21....

Pn, qui peuvent être par exemple des mots de code de parité, est également prévu. Ces mots de correction d'erreur forment un bloc de mots de correction d'erreur ou bloc de données de parité

[P] = [Pl,. P2,..., Pn].

Le bloc de données [B] et le bloc de parité [P] sont combinés pour former un bloc de codage de correction d'erreur de

(2m+n) mots.

Le schéma d'entrelacement de la figure 1 est formé de façon que les(2m+n) mots de la combinaison des mots de données PCM et

des motsde parité de chaque bloc soient retardés de quantités retar-

datrices respectivement différentes, à savoir O, D1, D2,... D2m+n.1.

Ces quantités de retard sont des nombres entiers de longueurs de mot présentant la relation:

O<D1<(D2<D3...< D2mn-l.

Ainsi que cela est également montré dans le schéma d'entrelacement de la figure 1, chaque bloc [B] de données PCM se divise en un bloc de données impair [B ] et un bloc de données pair lBe]. En d'autres termes, les mots de la séquence de données PCM [Wi] sont alternativement distribués aux séquences de mots de données fonrmant les blocs de données impairs [B 0] et les blocs de données pairs [Be] de la manière suivante: [B ] = [W(1), W(3),..., W(2m-1)],

[Be] = [W(2), W(4),..., W(2m)].

Les séquences de données PCM W(1), W(3),... du groupe formant les blocs de données impairs [B0 ] sont affectées de retards relativement petits 0, Dl, D2,..., D. 1, tandis que les séquences de mots (W(2), W(4),... du groupe formant les blocs de données pairs [Be] sont affectées de retards relativement supérieurs Dm+n, Dm+n+l*.., D2m+n 1- Dans le même temps, le groupe de séquences de mots de parité Pl, P2,... Pn sont dotes de retards respectivement intermédiaires Dm, Dm+,1... D +n-1. Ainsi, les retards appliqués aux séquences de mots de données PCMW(1), W(2),... W(2m) et les séquences de mots de parité P1, P2,..., Pn sont tels que le retard le plus court d'une séquence quelconque de mots du groupe de mots pairs W(2), W(4),...,

W(2m) est plus long que le plus grand retard associé à l'une quel-

conque des séquences de mots de données du groupe de séquences de mots de données impairs W(1), W(3),..., W(2m-1), et tels que les

séquences de mots de parité P1, P2,... Pn ont des retards respecti-

vement différents qui sont compris entre le plus grand retard du

groupe impair et le plus bref retard du groupe pair.

La distribution indiquée ci-dessus des retards aux sé-

quences de mots respectives qui survient dans le schéma d'entrelace-

ment de la figure 1 assure que la différence respective des retards entre deux mots de données PCM successifs quelconque W(i) et W(i+l) est aussi grande que possible. En d'autres termes, dans les données entrelacées, les séquences de données W(i) et W(i+l) qui comportent respectivement des mots adjacents par rapport à la séquence de données PCM d'entrée [Wi] auront une différence aussi grande que possible

entre leurs retards.

A la suite de l'entrelacement effectué selon le schéma de la figure 1, les blocs de transmission sont formes de mots des

séquences de mots de données et des séquences de mots de parité res-

pectives W(I), W(3-2mDi),..., W(2m-1l-2Dm), Pl(-12mDm), P2(42mDm_),

Pn (12mD m+n1) W(2-2mDm+n), W(4-2mDm+n+l),..., W(2m-2mD 2m+n.1).

Ensuite, les blocs de transmission sont mis sous forme

série. e t sont transmis par exemple par enregistrement sur un sup-

port magnétique.

La figure 2 illustre la manière selon laquelle des mots successifs W(1), W(2),..., W(2m) sont séparés les uns des autres de manière à minimiser la vulnérabilité du signal numérique vis-a-vis

d'erreurs en rafale. Comme cela est illustré, des mots alternés suc-

cessifs, par exemple W(1) et W(3), sont séparés l'un de l'autre d'une distance qui correspond à (Di-l) blocs de transmission. Toutefois, des mots de données temporellement successifs W(1) et W(2), ou bien W(2) et W(3), sont séparés l'un de l'autre de distances supérieures correspondant respectivement à D2m+n-2-) et (D m+n-D1-1) blocs de

transmission. Cette caractéristique renforce la possibilité de com-

penser des erreurs non corrigées lorsque le signal transmis enregistré

est affecté d'erreurs en longues rafales. La raison peut être expli-

quée de la manière suivante.

Si, par exemple, le mot de données PCM W2 appartenant a la séquence de données PCM W(2) contient une erreur non corrigible,

un mot de données synthétique W2 est créé à sa place par interpola-

tion, c'est-à-dire par utilisation de la valeur moyenne d'interpolation, ce qui signifie que le mot A est formé par la moyenne des valeurs des

mots de données PCM corrects Wl et W3 adjacentsau mot erroné W2.

Toutefois, pour rendre cette interpolation possible, il est nécessaire que la longueur maximale d'erreur en rafale ne

dépasse pas la plus courte des distances que constituent respective-

ment la distance séparant les positions de mots des séquences W(2) et W(1) et la distance de (Dm+.n-D-l1) blocs de transmission entre les positions de mot des séquences W(2) et W(3). Lorsque cette dernière distance est la plus longue des deux, la longueur maximale b d'erreur en rafale qui peut être compensée selon l'invention s'exprime de la manière suivante b = MIN [(D mn-D1-1), (D m+ul-D2-1) (D 2mn2-D M-11)], o MIN est un opérateur de prise de valeur minimale et b est exprimé

en terme de longueurs de bloc de transmission.

De plus, si les retards Di respectifs des séquences de

mots successives de chacun des groupes impairs et pairs ont une dif-

férence constante de D mots entre eux, et si tout retard particulier Di est égal au produit des entiers i et D par une longueur de bloc, la longueur maximale b' d'erreur en rafale pouvant être compensée peut être exprimée de la manière suivante

b' = (m+n-l)D-l.

Ainsi, on admettra que, si le signal numérique est codé selon l'invention, ainsi que cela est décrit ci-dessus, la longueur b' d'erreur en rafale pouvant être compensée sera aussi

grande que possible.

2488757 7.

On va maintenant décrire un mode de réalisation pratique de l'invention en relation avec les figures 3 et 4 qui présentent respectivement un schéma de codage de correction d'erreur et un schéma de décodage de correction d'erreur complémentaire, lesquels sont appropriés à l'enregistrement d'un signal PCM d'audio- fréquence sur une bande magnétique et à la reproduction du signal

PCM d'audiofréquence ainsi enregistré.

Sur la figure 3, un signal PCM d'audiofréquence en série est appliqué via une borne d'entrée 1 à un circuit 2 de séparation impair-pair, o le signal PCM d'audiofréquence est réparti suivant plusieurs séquences de données impaires W(1), W(3) et W(5) et plusieurs séquences de données paires W(2), W(4) et W(6). Ainsi, dans ce mode de réalisation, le paramètre m de la figure 1 est

choisi égal à 3.

Ces séquences de données sont respectivement constituées de mots de données PCM d'entrée de la manière indiquée ci-dessous:

W(1) = W1, W7, W13, W19...,

W(2) =W2, W8, W14, W20...,

W(6) = W6, W12, W18, W24...

Ces six séquences de données sont délivrees, à raison d'un mot à la fois, à un additionneur modulo deux, désigne par la référence 3, de manière à former une première séquence de données de parité P(1). Cette première séquence de données de parité est constituée de mots de parité Pl, Pi, P13... Ces sept

séquences de données sont délivrées à un premier etage d'entrelace-

ment 4.

L'étage d'entrelacement 4 est formé de circuits retarda-

teurs respectifs qui peuvent par exemple comporter chacun une mémoire a accès direct afin d'appliquer respectivement des retards valant zero mot, d mots, 2d mots, 3d mots, Sd mots, 6d mots et

7d mots aux séquences W(1), W(3), W(5), P(1), W(2), W(4) et W(6).

A la suite du premier étage d'entrelacement 4, les six séquences de données PCM W(1) a W(6) sont appliquées, à raison d'un mot à la fois, à un deuxième additionneur modulo deux 5 destiné à former une deuxième séquence de données de parité Q(1). Cette dernière séquence de données de parité est constituée de mots de parité

Q1, Q7, Q13,...

Ensuite, les six séquences de données PCM W(1) à W(6), la première séquence de données de parité P(1) et la deuxième séquence de données de parité Q(1) sont délivrees à un deuxième

étage d'entrelacement 6.

Le deuxième étage d'entrelacement 6 comporte des circuits retardateurs appliquant respectivement des retards valant zéro, (D-d) mots, 2(D-d) mots, 3(D-d) mots, 4(D-d) mots, 5(D-d) mots, 6(D-d) mots et 7(D-d) mots aux séquences de données W(1), W(3), W(5),

P(1), Q(1), W(2), W(4) et W(6). Ensuite, le deuxième étage d'entre-

lacement 6 produit à sa sortie des séquences de données entrelacées qui correspondent aux séquences indiquées ci-dessus, mais qui sont identifiées sur la figure par l'adjonction d'un signe "prime". Les

séquences résultantes de mots de données et de mots de parité entre-

lacées W(1)','W(3)', W(5)', P(1)', Q(1)', W(2)',-W(4)' et W(6)' sont appliquées à un circuit d'assemblage 7 qui produit, à sa sortie 8, un courant de blocs de transmission possédant chacun un groupe en série de huit mots respectivement formes a partir de ces séquences entrelacées. Un exemple de bloc de transmission est présenté à titre d'illustration sur la figure 5. Bien que ceci ne soit pas essentiel pour l'invention, on préfère ajouter un mot de code de synchronisation SYNC au début de chaque bloc de transmission et ajouter un mot de code de contrôle CRC à la fin de chaque bloc. Des circuits de mélange de signal de synchronisation et des générateurs de code CRC sont

présents, mais ils sont classiques et ne seront donc pas décrits.

Les blocs de transmission produits à la borne de sortie 8 peuvent alors 8tre appliqués à un dispositif modulateur et amplificateur d'enregistrement et peuvent ensuite être enregistrés

par une ou plusieurs têtes fixes sur une bande magnétique.

Le signal numérique ainsi enregistré peut ensuite être extrait de la bande magnétique par une ou plusieurs têtes fixes analogues et être délivré via un amplificateur de reproduction, un

démodulateur et un circuit de contrôle CRC (qui ne sont pas repré-

2488757.

sentes) au circuit de décodage qui est illustre sur la figure 4.

Par suite de la détection d'une erreur dans le circuit de contrôle

CRC, un bit d'étiquette est ajouté à chaque mot détecté comme erroné.

Les blocs de transmission de la figure 5 sont présentés en série à une borne d'entrée 9, puis à un circuit de distribution 10, qui transforme le signal numérique en les six séquences de données PCM et les deux séquences de parité W(1)', W(3)', W(5)', P(1)', Q(1)', W(2)', W(4)' et W(6)'. Ces séquences sont ensuite appliquées à un

premier étage 11 de désentrelacement.

L'étage de désentrelacement 11 correspond au deuxième étage d'entrelacement 6 de la figure 3, et applique des quantités réciproques de retard allant de 7(D-d) mots à zéro mot aux séquences de mots respectives W(1)', W(3)', W(5)', P(l)', Q(1)', W(2)', W(4)', w(6)'. Les séquences de mots de données PCM et les séquences

de mots de parité dêsentrelacdes sont ensuite appliquées à un déco-

deur Q. désigné par la référence 12, o une correction d'erreur est

effectuée sur la base de la deuxième séquence de mots de parité Q(1).

Dans le décodeur Q 12, les six séquences de mots de données PCM W(1) a W(6) et la deuxième séquence de données de parité Q(1) sont appliquées à un additionneur modulo deux pour former un syndrome d'erreur. Le syndrome d'erreur sert à corriger tout mot erroné. De plus, dans le décodeur Q 12, tout bit d'étiquette d'erreur

associé à un mot erroné est effacé si ce mot est corrigé.

Les séquences de mots de données PCM W(1) à W(6) et la

séquence de mots de parité P(1) sont ensuite appliquées par le déco-

deur Q 12 à un deuxième étage 13 de dêsentrelacement. L'étage de désentrelacement 13 est complémentaire du premier étage d'entrelacement 4 de la figure 3 et sert à compenser les retards appliqués par ce dernier. Par conséquent, des retards allant de 7d mots à 4d mots sont appliqués aux séquences W(1), W(3), W(5), P(1), tandis que des retards valant respectivement 2d, d et zéro mots sont appliques aux séquences

W(2), W(4) et W(6). Par conséquent, le deuxième étage de désentrela-

cement 13 ramène les données PCM à leur ordre initial, tel qu'il

existait avant leur codage dans le circuit de la figure 3.

Ensuite, les séquences de mots de données PCM W(1) à W(6) et la séquence de mots de parité P(l) sont appliquées à un décodeur P 14 destiné à corriger tout mot erroné qu'elles peuvent contenir. La structure du décodeur P 14 est analogue à celle du décodeur Q 12. Le décodeur P 14 efface également toute étiquette

associée à un mot erroné si l'erreur contenue a été effacée.

Dans ce mode de réalisation de l'invention, il est effectué une opération de double entrelacement, de sorte que chaque

mot des données PCM est associé à deux mots de parité ou de correc-

tion d'erreur et, de la même façon, tout groupe de deux mots de parité possède au plus un unique mot de données PCM en commun parmi leurs éléments générateurs respectifs. Par conséquent, si un mot erroné nepeutêtrecorrigé par un mot de parité, l'autre mot de parité

servira ordinairement à corriger l'erreur qu'il contient. Par consé-

quent, la corrigibilité des erreurs par la technique du double entrelacement est considérablement améliorée par comparaison avec

une technique correspondante à un seul mot de parité.

Les six séquences de mots de données PCM W(1) à W(6) sont appliquées par le décodeur P 14 à un circuit de compensation 15, lequel sert à compenser, ou masquer, tout mot contenant une erreur non corrigible, ainsi que cela a été indiqué par la présence d'un

bit d'étiquette.

Dans ce mode de réalisation, le circuit de compensation compense de tels mots erronés en produisant un mot synthétique formé par interpolation qui correspond à la valeur moyenne des mots

adjacents précédant et suivant immédiatement le mot erroné.

Le signal de sortie du circuit de compensation 15 est ensuite appliqué à un circuit 16 d'assemblage impair-pair qui met six séquences de données PCM W(l) à W(6) sous forme série et qui produit, à sa borne de sortie 17, une séquence de données PCM unique

en série.

Un démodulateur PCM (non représenté) peut être utilisé

pour transformer les données PCM en un signal d'audiofréquence ana-

logique de haute qualité.

Dans le mode de réalisation précédent de l'invention, les données sont transmises sous forme de blocs de transmission codés comportant par exemple six mots des séquences W(l)' à W(6)' et deux mots des séquences P(lW et Q(1)'. Les mots des séquences W(l)' à W(6)' représentent les valeurs d'un signal analogique échantillonné à des instants mutuellement séparés. Par conséquent, les mots de données PCM successifs, par exemple Wl à W6, et les mots de parité associés P1 et Q1 sont séparés sur une piste de la bande magnétique généralement comme le montre la figure 6A. Ainsi, les distances qui séparent les mots spatialement consécutifs Wl et W3, les mots W3 et W5, les mots 1î2 et W4, et les mots W4 et W6 sont tous d'une longueur de D blocs, tandis que la différence entre les mots W5 et W2 a une longueur égale à 3D blocs. Toutefois, la distance séparant les mots W3 et W2 temporellement consécutifs a une longueur égale à (4D-1) blocs. Cette distance représente la longueur maximale d'erreur en rafale pouvant être compensée, c'est-à-dire la longueur maximale que peut occuper une erreur en rafale sans affecter deux mots W2 et W3 qui représentent des échantillonnages temporellement successifs

d'un signal analogique.

Ainsi, le mode de réalisation des figures 3 et 4 procure une longueur maximale b' d'erreur en rafale pouvant être compensée qui correspond à des longueurs de (m+n-l)D-l blocs, ainsi

que cela a été mentionné ci-dessus en relation avec la figure 1.

Par opposition, si l'on n'utilisait pas le circuit 2 de séparation impairpair, et si les séquences de mots W(1) à W(6) étaient simplement entrelacées dans leur ordre initial, les mots PCM qui sont enregistrés sur la bande magnétique seraient répartis de la manière présentée sur la figure 6B. Selon ce schéma, la longueur maximale b d'erreur en rafale pouvant être compensée n'est que de (D-1) blocs. Ainsi, si l'on fait appel à l'invention, la longueur maximale d'erreur en rafale pouvant être compensée est étendue d'un facteur valant environ (m+n-l). En d'autres termes, lorsque l'on fait appel à l'invention, les capacités de compensation d'erreur sont environ (m+n-l) fois plus puissantes que les capacités de compensation d'erreur correspondant à la non-utilisation de l'invention. De plus, la puissance correctrice accrue de la technique du double entrelacement n'est en aucune manière altérée par son

adaptation selon l'invention.

Ainsi que cela a été mentionné ci-dessus, l'invention peut être utilisée non seulement dans le cas de l'enregistrement d'un signal d'audiofréquence PCM mais également pour la transmission

d'un signal PCX numérique sur un câble pour porteuse à haute fréquence.

De plus, au lieu des codes de parité P(1) et Q(l) qui sont utilisés dans le mode de réalisation décrit ci-dessus, il peut être fait appel à un code adjacent en b OU tout autre code de correction d'erreur. De plus, l'invention peut être mise en oeuvre lorsqu'il n'est fait appel qu'à une technique d'entrelacement unique, au lieu

de la technique de double entrelacement décrite.

Une application avantageuse de l'invention se rapporte au montage par raccordement d'une bande à enregistrement en modulation par impulsions codées. En particulier, dans un appareil utilisant une bande de type PCM à têtes fixes, si l'on fait usage du montage par raccordement, de nombreuses erreurs sont produites au voisinage du point de raccordement ou de montage. Afin d'empêcher le raccordement de produire dans le signal démodulé des bruits secs non souhaitables, on divise une séquence de données PCM à canal unique en une séquence de données impaire et une séquence de données paire, et on réalise un codage de correction d'erreur distinct pour chacune de ces séquences de données. Une de ces séquences de données est ensuite retardée d'une durée prédéterminée par rapport àl'autre. Dans ce cas, une relation d'adjacence en b existe dans les séquences de données impaire et paire respectives. Par exemple, dans la séquence de données impaire, les mots Wl et W3, W3 et W5, W5 et W7 sont considérés comme des paires de mots adjacentes en b. Par conséquent, la distance séparant les mots de chaque paire de mots doit être aussi grande que possible. Ainsi, une technique selon l'invention est

appliquée à chacune des séquences de données.

Bien entendu, l'homme de l'art sera en mesure d'imaginer,

à partir du procédé et de l'appareil dont la description vient d'être

donnée à titre simplement illustratif et nullement limitatif, diverses variantes ou modifications ne sortant pas du cadre de

l'invention.

Claims (5)

R E V E N D I C A T IO N S

1. Procédé permettant de traiter un signal numérique en vue de sa transmission, qui comprend les opérations consistant à recevoir le signal numérique sous forme d'une série de mots de données successifs, à répartir la série de mots de données en plusieurs

séquences de mots, à former au moins une séquence de mots de cor-

rection d'erreur ayant pour ses éléments générateurs lesdites séquences de mots de données, à appliquer différents retards respectifs auxdites séquences de mots de données et à ladite séquence de mots de correction d'erreur, et à former une série de blocs de transmission au moyen des mots des séquences de mots de données respectives et de la séquence de mots de correction d'erreur retardées de leurs retards respectifs, le procédé étant caractérisé en ce que ladite opération de répartition consiste à répartir ladite série de mots de données en un premier et un deuxième groupe de séquences de mots, o lesdits mots de données sont alternativement placés dans le premier groupe et le deuxième groupe, et en ce que le retard le plus court qui est appliqué à une séquence de mots quelconque du deuxième groupe est plus long que le retard le plus grand d'une séquence de mots quelconque du premier groupe, et la séquence de mots de correction d'erreur est dotée d'un retard qui est compris entre le plus grand retard du premier groupe et le plus

court retard du deuxième groupe.

2. Procédé selon la revendication 1, caractérisé en outre en ce que les retards diffèrent d'un nombre D de longueurs de mot ou d'un multiple entier de ce nombre, lesdits premier et deuxième groupes comprennent chacun m séquences, et n séquences de mots de correction d'erreur sont prévues, si bien que des mots adjacents desdites données en série sont séparés d'une distance qui n'est pas inférieure à

(m + n -1) D - 1 blocs.

3. Procédé selon la revendication 1, caractérisé en outre en ce que l'opération consistant à appliquer des retards aux séquences de mots de données comprend l'opération consistant à appliquer, dans un premier étage d'entrelacement, des fractions proportionnelles desdits retards aux séquences de mots de données respectives et à appliquer le reste desdits retards dans un ou plusieurs étages

d'entrelacement consécutifs.

4. Codeur permettant de mettre en oeuvre le procédé de la revendication 1, comprenant un circuit de séparation qui répartit ladite série de mots de données en plusieurs dites séquences de mots, un codeur d'erreur qui produit une séquence de mots de correction d'erreur, dont les éléments générateurs sont formés de mots respectifs des séquences de mots de données, un étage d'entrelacement appliquant respectivement des retards différents aux séquences de mots de données et à la séquence de mots de correction d'erreur, et un circuit d'assemblage qui forme une série de blocs de transmission des mots des séquences de mots de données respectives et de ladite séquence de mots de correction d'erreur retardées de leurs retards respectifs, le codeur étant caractérisé en ce que ledit circuit de séparation (2) répartit ladite série de mots de doànées entre un premier groupe de séquences de mots (W(1), W(3), W(5)) et un deuxième groupe de séquences de mots (W(2), W(4), W(6)) o lesdits mots de données sont alternativement placés dans le premier groupe et le deuxième groupe, et ledit étage d'entrelacement (4,6) applique des retards respectifs différents auxdites séquences de mots de données (W(1), W(3), W(5), W(2), W(4), W(6)) et audit mot de correction d'erreur (P(1), Q(1)) de façon que le retard le plus court (5D) d'une séquence de mots quelconque du deuxième groupe soit plus long que le retard le plus grand (2D) d'une séquence de mots quelconque du premier groupe, et que le retard (3D, 4D) dudit mot de correction d'erreur (P(1), Q(l)) soit compris entre ledit retard le plus grand

(2D) et ledit retard le plus petit (5D).

5. Décodeur permettant de traiter un signal reçu qui a été traité selon le procédé de la revendication 1, comprenant un circuit de répartition qui répartit les mots de chaque bloc de transmission en séquences de mots de données et séquences de mots de correction d'erreur respectives, un étage de désentrelacement qui applique des retards respectifs différents complémentaires aux séquences de mots de données et aux séquences de mots de correction d'erreur, un décodeur d'erreur qui corrige toutes les erreurs pouvant être corrigées dans les séquences de mots de données au moyen de ladite séquence de mots de correction d'erreur, un-circuit de compensation faisant suite au décodeur d'erreur afin d'identifier tous les mots contenant une erreur qui ne peut être corrigée pour les remplacer par un mot de données synthétique formé à partir d'un ou plusieurs mots de données associés, et un circuit d'assemblage qui transforme lesdites séquences de mots de données en un signal numérique restauré corrigé, le décodeur étant caractérisé en ce que ledit circuit de répartition (10) répartit les mots de données de chaque bloc de transmission entre un premier et un deuxième groupe de séquences de mots de données respectives (W(1), W(3), W(5) et W(2), W(4), W(6)) et en ce que ledit étage de désentrelacement (11, 13) applique ledit retard de façon que le retard le plus court (5D) qui est appliqué à une séquence quelconque de mots du premier groupe (W(1), W(3), W(5)) soit plus long que le retard le plus grand (2D) appliqué à une séquence quelconque de mots du deuxième groupe (W(2), W(4), W(6)) et le retard (4D, 3D) appliqué à ladite séquence de mots de correction d'erreur (P(l), Q(l)) soit compris entre ledit retard le plus court (5D) et ledit retard le plus

grand (2D).