FR2491278A1

FR2491278A1 - Procede pour la correction d'erreurs dans une transmission de donnees, dans laquelle un bloc comprend n mots composes chacun de m bits

Info

Publication number: FR2491278A1
Application number: FR8114105A
Authority: FR
Inventors: Yoichiro Sako; Kentaro Odaka
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-07-18
Filing date: 1981-07-20
Publication date: 1982-04-02
Also published as: ES8205089A1; BR8104615A; NL191002C; GB2081479B; ATA314981A; CH653457A5; AU541864B2; FR2491278B1; KR830007010A; SE8104418L; NL191002B; SE461620B; DD201957A5; CA1170776A; IT1138096B; IT8122998A0; AT393926B; DK321481A; GB2081479A; DE3128599A1

Abstract

A.PROCEDE POUR LA CORRECTION D'ERREURS DANS UNE TRANSMISSION AUDIO. B.CARACTERISE PAR UNE PREMIERE ETAPE D'OBTENTION DE K SYNDROMES S A S, UNE DEUXIEME ETAPE DE DETECTION DE CONSTANTES A, B, C... A, B, C BASEES SUR CES SYNDROMES ET UNE TROISIEME ETAPE DE CORRECTION D'ERREURS BASEE SUR CES SYNDROMES ET CONSTANTES. C.APPLICABLE A UN SYSTEME A DISQUE AUDIO POUR APPAREIL DE REPRODUCTION.

Description

L'invention concerne d'une manière générale un procédé pour la correction

d'erreur, et plus particulièrement

un procédé de correction d'erreur par lequel un code de correc-

tion d'erreur (une sorte de code adjacent) capable de corriger jusqu'à des erreurs de deux mots en un seul bloc, est utilisé

pour corriger des erreurs à une grapde vitesse.

Il a déjà été proposé, par exemple dans une demande de brevet en instance n0 218 256 du 19 Décembre 1980 et du même déposant, un système de transmission de données efficace

pour la correction d'erreurs évidentes en utilisant une techni-

que dite "cross-interleave" (interfoliation). Dans cette techni-

que, des mots dans une série de signaux de données modulés en code d'impulsions (PCM) sont prévus en plusieurs séquences sur

plusieurs canaux respectifs disposés en un premier état d'arran-

gement, et sont alimentés à un premier codeur de correction

d'erreur pour engendrer une première série de mots de vérifica-

tion. Cette première série de mots de vérification et la série de signaux de données P.C.M., dans les différents canaux sont converties en un second état d'arrangement. Ensuite, un mot du second état d'arrangement pour chacune des séquences de signaux de données PCM dans les divers canaux est fourni à un second codeur de correction d'erreur, lequel engendre une seconde

série de mots de vérification de telle sorte qu'une double inter-

foliation (c'est-à-dire un double réarrangement) est réalisée pour chaque mot. Le but de cette double interfoliation est de réduire le nombre de mots erronés dans un groupe quelconque de mots contenus dans un bloc de correction d'erreur lorsque le mot de vérification contenu dans un tel bloc de correction d'erreur et la donnée PCM qui lui est associée sont dispersés et transmis. De tels mots erronés sont dispersés parmi divers blocs et ils sont ramenés dans l'arrangement original au poste récepteur. En d'autres termes, lorsqu'une erreur évidente se produit dans une transmission, elle peut être dispersée. Si l'interfoliation ci-dessus est réalisée deux fois, le premier et le second mot de vérification sont utilisés pour corriger des mots dans des blocs de correction d'erreur distincts. Ainsi,

même si une erreur ne peut pas être corrigée par l'un des pre-

mier et second mots de vérification, elle peut être corrigée par l'autre mot de vérification. En conséquence, cette technique

constitue un progrès significatif dans la possibilité de cor-

rection d'erreurs manifestes.

Cependant, lorsque même un "bit" dans un mot est découvert comme étant une erreur, le mot entier est considéré comme erroné. En conséquence, lorsqu'un signal de données reçu présente un nombre d'erreurs relativement grand, la technique de double interfoliation décrite ci- dessus n'est pas toujours suf-

fisante pour corriger ces erreurs de hasard.

Dans ce but, l'invention propose de combiner avec la technique de double interfoliation décrite plus haut, un code de correction d'erreur de haute q4acité de correction

d'erreur, par exemple le code Reed-Solomon (RS) ou Bose-

Chaudhuri-Hocquenghem (BCH), ou une variante d'un code adja-

cent qui peut corriger "K" erreurs de mots, par exemple 2 erreurs de mots dans un bloc, et qui peut également corriger "M" erreurs de mots, par exemple trois erreurs de mots ou quatre

erreurs de mots, si la location des erreurs est connue.

Ce code de correction de mots permet la simpli-

fication de la construction d'un décodeur, lorsqu'une seule

erreur de mot doit être corrigée.

Cependant, lorsqu'il y a deux erreurs de mot à corriger, étant donné que l'algorithme fondamental de correction d'erreur est tel que, en utilisant le syndrome, il est vérifié dans la première étape qu'il y ait ou non une erreur, il est vérifié dans la seconde étape, que l'erreur soit ou non une erreur d'un mot, et il est vérifié dans la troisième étape, que

l'erreur soit ou non une erreur de deux mots, le temps néces-

saire à l'accomplissement de toutes les étapes est long. Le

problème se pose spécialement lorsque sont calculées les loca-

tions d'erreur relatives à ces erreurs de deux mots.

En conséquence, l'invention a pour but de réali-

ser un procédé amélioré de correction d'erreur qui peut résoudre le problème de l'art antérieur et qui peut corriger les erreurs

avec une grande vitesse.

Un autre but est de simplifier la construction des circuits de calcul et autres dispositifs utilisés dans un

appareil de correction d'erreur.

Conformément à l'invention, le procédé de cor-

rection d'erreur de données comportant "n" mots dans un bloc et

chaque mot comprenant "m" bits est caractérisé en ce qu'il com-

prend les étapes suivantes: - obtenir "K" syndromes S0 à Sk-1 par le calcul d'un bloc VT consistant en "n" mots reçus et une matrice H de vérification

de parité.

S1 T

H * V=

Sk-2 Sk-1 formule dans laquelle la matrice de vérification de parité possède "n" colonnes et "k" rangées, et dans laquelle chaque élément d'une rangée prédéterminée est sélectionnée de A O (=1) à 2m-, l'élément k étant une racine qui satisfait à F(x) = 0 lorsque F(x) est un polynome irréductible dans un

champ gallois GF(2) de telle sorte que la même valeur n'appa-

raisse pas deux fois dans cette rangée prédéterminée, et dans

laquelle les éléments dans les rangées restantes sont sélection-

nés pour être une puissance donnée, pour tous les éléments dans chaque rangée respective, des éléments correspondants dans la

rangée prédéterminée.

- obtenir les constantes suivantes A, B et C basées sur ces syndromes A, = S1S2 + So2 il = S1S2 + SoS3

1 S1S3 + S2

A S + S2

B2 S2S3 + S2S4

C S2S4 + S32

Ak_3 = Sk_4Sk-2 + Sk-32 Bk-3 Sk-3Sk-2 + Sk-4Sk-1 Ck-3 Sk-3Sk-1 + Sk-22 effectuer la détection d'erreur et la correction d'erreur qui sont exprimées ci-dessous comme (a), (b) et (c) basés sur ces syndromes et constantes: (a) Si les conditions: SO = S3 = S4 =... = Sk1 = O, A = A2... =Ak-3 =, B1= B2... = Bk-3 = O, et Ck_3 = 0 sont satisfaites, la détection prouve qu'il n'y a pas d'erreur

de mot.

(b) Si les conditions: 1S0 So 0, S3 OS o0,... Skl O, Ak 0, Bk = O (k = 1 à k - 3) et Ck3 = 0O sont satisfaites, on en conclut qu'il existe une erreur d'un

mot et la correction est réalisée par calcul de ces syndromes.

c) Si Ak 4 0, Bk 4 O et Ck_3 O sont satisfaits, on assume que: B1 B2 Bk-3

A A2 A k -

C1 =2 _ k-3 t Cl2=... = E) 2 0 A 2 A k-3'E et l'équation de location d'erreur: 2i + D i + E = 0 est résolue pour détecter les erreurs de locations i et jet on

corrige les erreurs de deux mots.

D'autres objets et caractéristiques de l'inven-

tion résulteront de la description ci-après avec référence aux

dessins annexés dans lesquels:

- la figure 1 est un graphique par blocs mon-

trant un exemple d'un appareil de correction d'erreur auquel est

appliquée la présente invention.

- la figure 2 (formée des figures 2A et 2B) est

un graphique par blocs d'un encodeur correcteur d'erreur con-

forme à l'invention.

- la figure 3 montre un arrangement d'un bloc

de données encodées en transmission.

- la figure 4 (formée des figures 4A et 4B) est un graphique par blocs d'un décodeur de correction d'erreur

conforme à l'invention.

- les figures 5, 6 et 7 sont des diagrammes

utilisés pour expliquer le fonctionnement du décodeur de correc-

tion d'erreur.

Tout d'abord sera expliqué un code de correction d'erreur utilisé dans l'invention. Le code de correction d'erreur est exprimé par une représentation vectorielle ou par une repré-

sentation de groupe cyclique.

Pour commencer on considère un ordre mathémati-

que de polynome irréductible F(x) sur un champ de Gallois GF(2).

Sur ce champ qui contient seulement les éléments "0" et"l", le polynome irreductible F(x) n'a aucune racine réelle. Ainsi, on considérera une racine imaginaire (ou complexe) d qui satisfera à F(x) = O.mA cet instant 2m, différents éléments O,c&, 2, O2 -1, chacun étant une puissance de k et contenant un élément zéro, forment une extension de champ de Gallois GF(2m). Cette extension de champ GF(2m) est un polynome en anneau avec un ordre mathématique de polynome irréductible F(x)

sur le champ GF(2) comme module.

L'élément de GF(2m) peut être exprimé comme une combinaison linéaire de 1, cl = LX,2 = rx23,... a-1 = [xm-i. C'est dire que ces éléments peuvent être exprimés par: a0 + a1 [x] + a2 x23 +... + am_1 [xm-l = aO + a l+ 2g2 +... amlm-1 l ou (am_1, am_2,..- a2, a1, aO)

formule dans laquelle aO, a1,... ami1 appartiennent à GF(2).

A titre d'exemple, considérons le champ d'exten-

sion GF(28) et, comme module, le polynome F(x) = x8 + x + x

+ x2 + 1. (Toutes ces variables étant des données de huit bits).

Ce champ GF(28) peut être exprimé comme suit: a7x7+a6x +a5x +a4x4 +a3x3ax +a +alx+aO ou (a7' a6, a5, a4, a3, a2, al, ao)

En conséquence, à titre d'exemple, a7 est con-

sidéré comme étant le bit le plus significatif (MSB) et aO comme

le bit le moins significatif (LSB). Etant donné que a appar-

n

tient à GF(2) ses éléments sont soit 0, soit 1.

En outre, du polynome F(x), on peut dériver la

6 2491278

matrice suivante T, de m rangées et m colonnes.

O O... Oa aO 1 O... O a1 0 1... 0 a2

T=.. . . . . .

- o..o . am T =- Comme expression alternative, on peut utiliser une expression qui comprend un groupe cyclique qui reconnatt que le reste du champ de Gallois GF(2m) (sauf l'élément zéro)

forme un groupe multiplicateur avec l'ordre 2m-1. Si les élé-

ments de GF(2m) sont exprimés en utilisant un groupe cylique, on obtient la formule suivante: O, 1 (=2m-l) C2, 3 a2m-2 Dans un exemple de la présente invention, si m

bits forment un mot et n mots forment un bloc, k mots de véri-

fication sont formés basés sur une matrice H de vérification de parité telle que la suivante: 1l 1....1.1 ln-ln-2..4 1

2(n-1) 2(n-2)..

30.. (k-1)(n-1) (k-1)(n-2) k-1 En outre, la matrice de vérification de parité H peut 9tre de manière similaire exprimée en utilisant la matrice T suivante: I Tn-1 T2(n-1) T(k-1)(n-l) I Tn-2 T2 (n-2) T(k-1)(n-2) I T1 T2 I I I Tk-1 I

dans laquelle I est une matrice unité de m rangées de m colonnes.

Comme mentionné ci-dessus, les expressions utilisant la racine sont fondamentalement les mêmes que celles utilisant une matrice T. En outre, dans le cas d'exemple ou 4 (k=4) mots de vérification sont employés, la matrice H de vérification de parité devient la suivante: en-l < 2(n-1) 3(n-l) i-2 O2(n-2) 3 (n-2) 2 1c Ok 3( Dans ce cas, si un bloc unique de données reçues

est exprimé par une colonne de vecteur V = (Wn 1, Wn_2...

W1, W0) dans laquelle Wi = Wi + ei, ei étant un modèle d'erreur,

les quatre syndromes S0, S1, S2 et S3 engendrés du c8té récep-

tion sont exprimés par: / So S1 S2 s3

= H À VT

Ce code de correction d'erreur peut corriger

des erreurs jusqu'à deux erreurs de mot dans un bloc de correc-

tion d'erreur et également corriger trois erreurs de mot ou

quatre erreurs de mot si la localisation d'erreur est connue.

Dans chaque bloc sont contenus quatre mots 1% \ (p=W3, q=W2, r=W1, s=W0). Ces mots de vérification peuvent être obtenus d'après les équations suivantes: P + q + r + s = Wi =a 6p +,4 + c2r + s = 2iwi = c 9 +6q +ô3r + s = 3ii = d q 2iWi p 0 q n-i n-l

formules dans lès.

i=4 Si le processus de calcul est omis, le résultat est la suivant:

212 153 152 209

p CK O c2 a q _ K156 J2 1l35 "152 b r 158 138 2 153 r dis3 c s J%218 0158 156 o21 d Le code prévu du c8té transmission est destiné à former les mots de vérification p, q, r, et s de la manière ci-dessus. Ci-après est décrit l'algorithme de correction d'erreur fondamental lorsque des données comprenant les mots de

vérification comme ci-dessus sont transmises et reçues.

ler cas: S'il n'y a pas d'erreur, les syndromes sont tous

égaux à zéro S0 = S1 = S2 = S3 =0.

2ème cas: S'il y a une erreur d'un mot (un modèle d'erreur étant représenté par ei) on a:

SO = ei, S1 =ckiei, S2 = 2iei, S3 = c3iei.

Ainsi les relations suivantes se trouvent éta-

blies: Aiso = Si, SIi= S2, S2 = S3 Une erreur d'un mot ou une absence d'erreur peuvent 9tre jugées par le fait que la relation ci-dessus est vérifiée ou non lorsque i est changé successivement. Ou bien la relation suivante est établie:

S1 S2 S3 =

S0S1 S=

o Sil

9 2 4 9 2491278

Ainsi, le module de di est comparé avec celui préalablement mis en mémoire dans une mémoire de seule lecture ROM pour connaître la localisation d'erreur i. A cet instant,

le syndrome SO devient le modèle d'erreur lui-m9me.

3ème cas: Dans le cas de deux erreurs de mots (ei et ej), les syndromes suivent les relations ci-après: SO = ei + ej S1 = lei + iê ej S2 = 2iei + 2je S3 = 3iei + 3Jej Les équations ci-dessus peuvent être modifiées comme suit: JISo + S1 ( i + =)ei s1 + S2 = c1i(di + c J)ei iJS2 + S = (2i(oi +J i)ei Si- les équations suivantes sont satisfaites, deux erreurs de mots sont discriminées: i(A js0 + S1) = js1 + S2

( IS1 + S2) = O2S2 + S3

Si ces équations sont établies, on conlut à deux erreurs de mots. C'est dire que la combinaison de i et j est variée pour vérifier si la relation des équations ci-dessus

est établie ou non.

Ainsi, les modèles d'erreur à ce moment peuvent s'exprimer sous la forme: SO + -Js1 e SO + -is ei = 0 1 et ej = k 1 +oki-j 1 + oj-i 4ème cas: Lorsqu'on est en présence de trois erreurs de mot (ei, ej et ek), les syndromes peuvent s'exprimer comme suit:

2491278

SO = ei + ej + ek S1 = o2iei + Jej +d ke k S2 =CA2iei + 2Jej + O 2kek S =3iek + O3Jej + J 3kek Ces équations peuvent être modifiées comme suit: kSo + S1 (=(i + k)ei + (j +d)ej okS1 + S2 = <i(,i +ck)ei +oji(oj +ek)ej oks2 + S3 =j2i( i +dk)ei +zX2j( Sj +ek)ej En conséquence, on en déduit les équations suivantes: ji( kSo + S1) + (J.kS1 + S2) = (li +ij) (oi +c&k) ei 1 (ks+ s S2> +(cks2 + S3= (i +j > +.k>ei En conséquence, si l'équation suivante est établie, ce qui est une condition nécessaire & la présence de

trois erreurs, on conclut que trois erreurs de mots sont discri-

minées.

i tji(< kSo + S1) + ( ks1 + S2)}= j(kS1 + S2 + (ks + S3) Les modèles d'erreurs respectifs dans ce cas sont exprimés par: Sei = 0 + (- j + -k) S1 ±Jj-ks2 (1 +i-j) -1 +i-k eS = +(-k + s1 + -k-is2 ej = et SO + (0-i +0J)s1 +oli-Js2 ek =1 (1 +s(k-i) (1 +0k-j)

îî 2491278

En fait, la construction d'un circuit peut corriger trois erreurs de mots devient très compliquée et le temps nécessaire pour la correction est long. En conséquence, en pratique, on utilise une opération de correction d'erreur dans laquelle l'opération ci-dessus est combinée avec une opération de correction dans laquelle les localisations d'erreurs i, J, k et _ sont connues par un bit d'indication d'erreur et

les équations ci-dessus sont employées pour vérifier.

Sème cas: Lorsqu'il existe quatre erreurs de mots (ei; ej, ek et et), les syndromes sont exprimés par: SO = ei + ej + ek + et S1 = iei + Nej + kek + tet s2 =2iei +2J ej +k2kek +2 et,

3

S. 3iei +oJ3jej +ak3kek +0 et Les équations ci-dessus peuvent être modifiées comme suit: e= S0 + (j-J+j-k+4t-)S1 + -j-k+k-L+ -J)s2+Jk-bs (1 + - +Xi-k) (1 + si-V) ei = 0 + k1kç 2+k L-).,.ç& sO + -k -d-i)Sl + + -k-4i4z-J-k)s2+4-k--i s3 ej = -1

( +0 Aii( + Stick1JJ%) l> + ii-

S0 + -tpJ-i+w-J)s! + k-t i±i-j -J-)S2 - i-Js3 ek = l (1 +C k-i) (l +o\kj) (1 +cAk-% e = S0 + -i+à-j+K-k)s1 + -i-j -i-k±k-i)s2 + -i-J- 3 (1=+k-i) (l +A-j-) (l +A-k) Ainsi, lorsque les locations d'erreur (i, j, k, 4 sont fournies par des bits indicateurs, l'erreur peut être

corrigée par le calcul ci-dessus.

L'algorithme fondamental de la correction d'erreur ci-dessus consiste en ce que, dans la première étape, il est vérifié par les syndromes S0 à S3 s'il existe ou non une erreur. Par la seconde étape, il est vérifié si l'erreur est ou non de un mot. Par la troisième étape, il est vérifié si

l'erreur est de deux mots ou non.

Lorsque des erreurs allant jusqu'a deux erreurs de mots ont été corrigées, le temps nécessaire pour effectuer

toutes les étapes devient long et le problème se pose essentiel-

lement une fois que la correction d'erreur de deux mots a été réalisée.

La description qui suit concerne l'application

de l'invention dans le cas o la correction des erreurs de

deux mots a été réalisée sans soulever le problème ci-dessus.

Les équations des syndromes SO, S1, S2 et S3

dans le cas de deux erreurs de mots (ei et ej) sont les sui-

vantes. S0 = ei + ej S1 = i ei + 0ej S2 = 2iei +o 2jej S3 = k3iei +eS3Jej Les équations ci-dessus se modifient comme suit: (is + S) (is2 + S3) = (is + S2)2 L'équation est encore une fois modifiée et on obtient le polynome de location d'erreur suivant: (SoS2 + S12)> 2i + (siS2 + sOs3)i + (sis3 + s22) = 0 Maintenant les constantes relatives aux termes respectifs des polynomes ci-dessus sont admises comme étant les suivantes: on peut obtenir Premier cas:

S0S2 + S12 = A

S1S2 + SOS3 = B

12 03

S3 + S22 = C

En utilisant les constantes ci-dessus A, B et C,

la localisation d'erreur de deux mots.

Dans le cas d'absence d'erreur: A = B = C = 0, S0 = O0 et S3 = 0 Deuxième cas: Dans le cas d'une erreur de un mot. Si A = B = C = 0, S0 O et S3 > O

l'erreur est jugée comme étant une erreur de un mot.

13 2491278

D'après la relationi = S1 So la localisation d'erreur i peut aisément être déterminée. L'erreur est alors

corrigée en utilisant la relation ei = SO.

Troisième cas: Dans le cas d'erreurs de est de plus de deux mots A 4 O, B 4 O et en conséquence le jugement devient assez L'équation A 42i + Bi +

dans laquelle i = O à n-l.

Maintenant si l'on admet obtient les équations suivantes: deux mots: Si l'erreur C 4 O sont établis et simple. C = O est établie,

B C

= D et A = E, on D =oi +.qj E = ii. j En conséquence, on a C2i + D -i + E = O. Si l'on désigne par t la différence entre les localisations d'erreur, c'est-à-dire j = i + t, on obtient les équations suivantes: D =i (l +t) E = 2i+t En conséquence, on a l'équation suivante: D2 (1 + t)2 +ot Si la valeur-&t +4t pour chaque valeur de t entre 1 et n-l, est inscrite à l'avance dans une mémoire de lecture ROM, et si l'on constate que la valeur coincide avec la valeur de D2 calculée à partir de la sortie de la mémoire E

et d'un mot reçu, on peut obtenir la valeur de t.

Par contre si une telle coincidence n'est pas constatée, c'est que les erreurs en question sont supérieures

à trois mots.

Ainsi, si l'on pose:

14 24 9 1 2 7 8

X = 1+_t Y = 1 +<-t= X On obtient les expressions suivantes i D = X j = D aky D'après les expressions ci-dessus, on obtient

les erreurs de localisation i et j et les modèles d'erreur con-

cernant ei et ej sont les suivants iAS0 + S1) S0 Si ei=

S + S S0 + S

Ainsi les erreurs peuvent ftre corrigées.

L'algorithme de correction modifié ci-dessus

peut exiger beaucoup moins de temps pour calculer la localisa-

tion d'une erreur et la correction d'erreurs jusqu'à deux mots

que l'algorithme fondamental.

En outre, si le nombre k de mots vérifiés est accru, la possibilité de correction d'erreur est améliorée en

conséquence. Par exemple, si k est choisi égal à 6, il est pos-

sible de corriger des erreurs de trois mots et six erreurs de

mots peuvent 9tre corrigées une fois la localisation connue.

La figure 1 des dessins annexés montre un exem-

ple d'un appareil de correction d'erreur dans lequel l'inven-

tion est appliquée.

Dans cette figure 1, les données reçues sont appliquées à une borne d'entrée 1 et elles sont alimentées à

une mémoire 2 ainsi qu'à un circuit générateur de syndrome 3.

La mémoire sert de relais pour recevoir les données pendant le temps requis pour la détection d'une erreur et elle engendre un modèle d'erreur dont la sortie est alimentée à un circuit de correction d'erreur 4 (un additionnaire de module 2). La sortie de ce circuit de correction d'erreur 4 est dérivée de la borne

de sortie 5.

Dans le circuit générateur de syndrome 3,

2491278

s'effectue le calcul de H. VT pour engendrer les syndromes S., Sl,S2 et S3 qui sont ensuite alimentés à un circuit 6 pour le

calcul de GF(2m).

Ce circuit 6 effectue des calculs tels que les constantes A, B, C et D sont engendrées ainsi que les modèles d'erreur. Les constantes provenant du circuit de calcul 6 sont alimentées et stockées dans un registre de mémoire 7 et les modèles d'erreur provenant de ce circuit 6 sont alimentés et

stockés dans un registre de mémoire 8 respectivement.

Les modèles d'erreur sont alimentés, à partir du registre 8 dans le circuit de correction 4 pour effectuer la

correction d'erreur.

Dans l'exemple représenté dans la figure 1, sont prévus un décodeur de localisation d'erreur 9 et une mémoire (de lecture seule) ROM 10. Les constantes D et E provenant du registre 7 et les sortiesçit et olt provenant de la mémoire 10 sont alimentées dans le décodeur de localisation d'erreur 9 qui

produit alors la localisation d'erreur i et les nouvelles cons-

tantes X et Y. Les nouvelles constantes X et Y, la constante D

provenant du registre 7 et les syndromes sont alimentés au cir-

cuit de calcul 6, lequel produit les modèles d'erreur ei et ej qui sont alimentés dans le registre de mémoire 8 pour y être stockés. Les syndromes S0 et S3 provenant du circuit 3 générateur de syndromes et les constantes A, B et C provenant du registre 7 sont alimentés dans un circuit ll de jugement d'erreur qui juge s'il existe ou non une erreur, si l'erreur est de un mot ou non, si l'erreur est de deux mots ou non, et si l'erreur est de plus de deux mots. Le résultat de ce jugement

est alimenté dans un dispositif de commande 12 qui sert à four-

nir aux circuits respectifs des impulsions d'horloge ou des

signaux de commande qui sont restreints à avoir une durée pré-

déterminée.

Comme on le voit d'après la description ci-

dessus, conformément à l'invention, les valeurs deo&t et it (dans lesquelles t = de 1 à n-l) sont stockées dans la mémoire ROM 10, et la sortie de cette mémoire est comparée avec la constante produite par le calcul de syndrome, pour réaliser la détection d'erreurs de deux mots et la localisation d'erreur,

16 2491278

de telle sorte que cette détection et la correction d'erreur

peuvent être effectuées à une grande vitesse.

La description ci-après se rapporte à l'appli-

cation de l'invention, par exemple, à un appareil qui enregistre

et reproduit un signal audio PCM, description faite avec réfé-

rence aux dessins annexés.

La figure 2 montre, dans son ensemble un enco-

deur qui est prévu dans le système d'enregistrement auquel est alimenté un signal audio PCM comme signal d'entrée. Pour fournir ce signal d'entrée audio PCM, on sélectionne respectivement des signaux stéréo de gauche et de droite à une fréquence de sélection fs qui est par exemple égale à 44,1 KHz. Chaque valeur sélectionnée est convertie en un mot numérique (qui, par exemple est un code de type "complément à deux" et qui a une longueur

de 16 bits).

En conséquence, on obtient, pour le canal de

gauche du signal audio, des données PCM de mots LO, L1, L2...

et, pour le canal de droite, des données de mots RO, R1, R2...

Les mots des canaux de gauche et de droite sont séparés chacun en six canaux de sorte que, au total, douze canaux de séquences

de données PCM sont fournis à l'entrée de l'encodeur de correc-

tion d'erreurs. A un instant donné, douze mots, tels que L6n, R6n, L6n+l1 R6n+1, L6n+2' R6n+2, L6n+3, R6n+3, L6n+4 R6n+4, L6n+5 et R6n+5 sont entrés dans l'encodeur. Dans l'exemple représenté, chaque mot est divisé en un groupe supérieur de huit bits et un groupe inférieur de huit bits, et en conséquence les douze canaux sont répartis en vingt-quatre canaux. Pour des

raisons de simplification, chaque mot des données PCM est dési-

* gné par Wi, ses huit bits supérieurs sont désignés par Wi, A et ses huit bits inférieurs par Wi, B. Par exemple, le mot L6n est divisé en deux mots W12n, A et W12n, B. Les séquences de données PCM de vingt-quatre canaux sont tout d'abord appliquées à un interfolieur pair et impair 1. Si n est un ensemble 0, 1, 2... etc, les mots L6n ' etàdr (c'est-à-dire W12n, A et W12n' B) R6n ( c'est-à-dire W12n+1, A et W12n+l1 B) L6n+2 (c'est-à-dire W12n+4, A et W12n+4, B) R6n+2 (c'est-à-dire W12n+5, A et W12n+5 B) L6n+4 (c'est--dire 12n+8, A et W12n+8, B) et R6n+4 (c'est-à- dire W12n+9, A et W12n+9, B) sont respectivement des mots d'ordre pair et les

mots restants sont respectivement des mots d'ordre impair.

17 2491278

Les séquences de données PCM consistant en mots d'ordre pair sont respectivement décalés à travers des circuits retardateurs d'un mot ou lignes 22A,22B,23A,23B,24A,24B,25A,25B, 26A,26B,27A et27B de l'interfolieur pair et impair 1. Il est évidemment possible de décaler les mots de plus d'un mot, par

exemple huit mots.

Ensuite, dans le dispositif interfolieur pair et impair 1, les séquences de douze données consistant en mots d'ordre pair sont converties ou décalées de manière à occuper les canaux de transmission du premier au douzième tandis que les séquences de douze données consistant en mots d'ordre impair sont converties de manière à occuper respectivement les canaux

de transmission du treizième au vingt-quatrième.

Le dispositif interfolieur pair et impair 1 sert à empêcher que plus de deux mots continus des signaux stéréo respectifs de gauche et de droite ne produisent des erreurs, auquel cas ces erreurs deviendraient essentiellement

impossibles à corriger.

Pour expliquer l'avantage retiré de cette caractéristique, on considérera dans ce qui suit, à titre d'exemple, trois mots continus Li 1' Li et Li+,. Lorsque le mot Li est erroné et qu'il n'est pas corrigible, il est d'autant plus souhaitable que les mots voisins Li 1 et Li,, soient corrects. La raison en est en ce que, en vue de compenser la présence d'un mot L1 erroné incorrigible, on interpose L1 entre le mot correct précédent Li 1 et le mot correct suivant L i+î habituellement en prenant la valeur principale de L.i1 et

Li+l. Les lignes de décalage22A,22B...27A, et27B, de l'inter-

folieur pair-impair 1 sont prévues de telle sorte que les mots adjacents se trouvent dans des blocs de correction d'erreur différents. En outre, la raison pour considérer ensemble des groupes de canaux de transmission pour les mots d'ordre pair et pour les mots d'ordre impair, réside en ce que, lorsque les séquences de données sont interfoliées, la distance entre les positions d'enregistrement des mots adjacents d'ordre pair et

d'ordre impair doit être aussi grande que possible.

A la sortie du dispositif interfolieur pair-

impair 1, les mots des vingt-quatre canaux apparaissent dans un premier état d'arrangement.A partir de l'interfolieur 1, des mots de donnéesrespectifs PCM sont appliqués mot pour mot à un encodeur 8 qui engendre des premiers mots de vérification Q12n' Q12n+l' Q12n+2 et Q12n+3' comme représenté par p, q., r,

et s dans les expressions qui ont été indiquées plus haut.

Un bloc de correction d'erreur comprenant les premiers mots de vérification se présente alors comme suit: (W12n-12A; W12n-12'B; W12n+112,A; W12n+1-12'B; W12n+4-12,A; W12n+4-12,B; W12n+5-12,A; W12n+5_12 B; W12n+8-12,A; W12n+8-12,B; W12n+9-12,A; W12n+9_12'B; W12n+2,A; W12n+2,B; W12n+3,A; W12n+3,B; W12n+6,A; W12n+6,B; W12n+7,A; W12n+7,B; W12n+l0oA; W12n+10,B; W12n+llA; W12n+llB; Q12n; Q12n+l; Q12n+2; Q12n+3) Le premier encodeur 8 remplit sa fonction en calculant les premiers mots de vérification Q12n a Q12n+3 en accord avec le nombre de mots d'un bloc (n = 28), la longueur

de bit m de chaque mot (m=8) et le nombre de mots de vérifica-

tion (k=4).

Les vingt-quatre séquences de mot de données PCM et les quatre séries de mot de vérification sont alors appliquées à un dispositif interfolieur 9. Dans ce dispositif 9, les positions relatives des canaux sont changées de telle sorte que les séries de mot de vérification sont placées entre les séquences de données PCM consistant en des mots d'ordre pair et les séquences de données PCM consistant en mots d'ordre impair, et ensuite un processus de décalage de retardement est effectué pour ces séquences d'interfoliation. Ce processus de décalage est réalisé sur vingt-sept canaux de transmission, en commençant avec le second canal de transmission par des lignes comportant des décalages de 1D, 2D, 3D, 4D... 26D et 27D respectivement

(D étant une unité de décalage, par exemple quatre mots).

A la sortie de l'interfolieur 9, vingt-huit

séquences de mots apparaissent dans un second état d'arrangement.

Les mots sont pris mot par mot à partir des séquences de données et ils sont alimentés dans un encodeur 10, lequel produit de seconds mots de vérification P12n' P12n+l' P12n+2' et P12n+3' de la m9me manière que pour les mots de vérification Q12n a Q12n+3 En mame temps que l'encodeur 8 cidessus fournit les premiers mots de vérification ci-dessus, conformément aux paramètres n=28, m=8 et k=4, l'encodeur similaire 10 produit les seconds mots de vérification avec les paramètres n=32, m=8 et k=4. Un bloc de correction d'erreur comprend les seconds mots de vérification et consistant en trente-deux mots est formé comme suit: (W12n-12'A; W12n12(D+l)' B; 12n+12(2D+l)' A; 12n+l-12(3D+l)' B; W12n+4-12(4D+l)' A; W12n+ 4-12(5D+l)'B; W12n+5-12(6D+l)'A; W12n+5-12(7D+l)'B;...; Q12n-12(12D); Q12n+l-12(13D); Q12n+2-12(14D); Q12n+3-12(15D);. W12n+10-12(24D) A; W12n+ 10-12(25D)'B; W12n+11-12(26D)'A; W12n+11-12(27D)'B; P12n; P12n+l; P12n+2; P12n+3)'

Un interfolieur 11 est prévu ensuite qui com-

prend des lignes de décalage avec retard d'un mot pour les canaux de transmission d'ordre pair, de trente-deux séquences

de données comprenant les premiers et seconds mots de vérifica-

tion, et des dispositifs inverseurs 12, 13, 14 et 15 sont prévus

pour inverser la série de seconds mots de vérification.

L'interfolieur 11 sert à éviter des erreurs se produisant à la limite entre les blocs par l'affectation d'autant de mots qu'il y en a d'impossibles à corriger. Les

inverseurs 12 à 15 servent à empêcher des erreurs de fonction-

nement lorsque que toutes les données d'un bloc sont réduites à "O0" par suite d'une interruption dans la transmission. Dans le cas o une telle interruption se produit, les séries de mots de vérification inversées sont discriminées correctement dans le

système de reproduction. Dans le même but, des inverseurs peu-

vent être prévus pour la série de premiers mots de vérification.

Les séquences de vingt-quatre données PCM fina-

lement dérivées et les huit séries de mots de vérification sont mises dans une série de trente-deux blocs de deux mots et un signal de synchronisation de seize bits est ajouté à la série

de données résultante à sa tète pour former un bloc de transmis-

sion comme représenté dans la figure 3.

Le bloc ainsi constitué est transmis sur un moyen de transmission ou porteur. Dans la figure 3, le mot prévu

pour le "i-ème" canal de transmission est désigné par Ui.

Des exemples pratiques de moyen de transmission ou porteur pour le signal de transmission peuvent comprendre un ruban magnétique à utiliser dans les appareils d'enregistrement et de reproduction, un disque pour emploi dans un appareil à

disque rotatif, ou autre organe porteur analogue.

Dans l'état de transmission ci-dessus, lorsque le signal de synchronisation est négligé, la distance entre lés mots contenus dans le premier bloc de correction d'erreur peut être prise en considération (c'est-à-dire trente-quatre mots

alimentés dans l'encodeur 8).

En considérant, par exemple, les mots: W12n-2.A et W12n-12, B la distance entre mots adjacents incluse dans le premier bloc de

correction d'erreur est de 12(D+1) mots.

Cependant, étant donné que les mots de vérifi-

cation 012n' Q12n+ll Q12n+2 et Q12n+3 fournis par l'encodeur 8 sont insérés dans la donnée de vingt-quatre mots, la distance entre les mots W12n+9-12#B et W12n+2,A devient égale à cinq fois 12(D+1). En conséquence, si une erreur excédant 12(D+1) apparait dans le parcours de la transmission, plus de deux mots adjacents

dans chaque groupe de douze mots de W12nî12,A, Wî2n_12IBI *-

W12n+9î12îB et douze mots de W12n+2,A, W12n+21B1 * - W12n+1l'B

deviennent des mots erronés.

Si plus de deux mots adjacents, par exemple quatre mots sont détectés comme mots erronés, la correction d'erreur, dans le cas o les localisations d'erreur sont connues, est effectuée pour les quatre erreurs de mots. En général, dans le cas o la détection d'erreur et la correcteur d'erreur sont effectuées sur chaque bloc consistant en plusieurs mots, si un

code de détection d'erreur n'est pas ajouté à chaque mot, lors-

que la correction d'erreur est impossible due au fait que plus

d'un nombre de mots erronés existe dans le même bloc de correc-

tion d'erreur, d'autres mots sont considérés comme incluant une erreur. En pratique, si la correction d'erreur dans le cas o la localisation d'erreur connue est réalisée pour M's mots qui, bien que ne contenant pas d'erreur sont supposés être mots d'erreur en raison de la propriété du code de correction

d'erreur, les mots qui étaient corrigés sont anormaux. Cepen-

dant, en utilisant une propriété telle que, lors de la trans-

mission de mots à travers l'interfolieur, des erreurs de hasard dans le parcours de transmission deviennent moins d'erreurs de mots adjacents après l'interfoliation, si la correction

effectuée ci-dessus est exécutée pour seulement les mots erro-

nés adjacents, il est possible de réduire d'une correction d'erreur erronée peut être réduit. En outre, en utilisant la localisation d'erreur devenant i, i+l i+2 et i+3, la structure

pour correction d'erreur peut être simplifiée.

La présente invention est décrite encore dans

ce qui suit.

Les données reproduites à chaque trente-deux

mots de chaque bloc de signal transmis sont appliquées à l'en-

trée du décodeur de correction d'erreur montré dans la figure 4. Les données transmises reçues au décodeur de correction d'erreur peuvent contenir une ou plusieurs erreurs, étant donné que les données d'entrée sont des données reproduites. S'il n'y a pas d'erreur, les trente-deux mots alimentés dans l'entrée du décodeur coïncident avec les trente-deux mots qui apparaissent à la sortie de l'encodeur de correction d'erreur. Au décodeur

de correction d'erreur est effectuée une opération de suppres-

sion d'interfoliation complémentaire de l'opération d'interfo-

liation correspondante sur l'encodeur en vue de ramener les données à leur état original. S'ii y a une erreur, l'opération de correction d'erreur est effectuée après que les données ont

été ainsi restaurées dans leur ordre original.

Initialement, comme le montre la figure 4, un dis-

positif c!l dés-interfoliation 16 est prévu dans lequel sont prévues des lignes de décalage, chacune étant d'un montant d'un mot, pour les canaux de transmission d'ordre impair et des inverseurs 17, 18, 19 et 20 sont prévus pour inverser la seconde série de mots de vérification reçue. Les sorties du dispositif de dés-interfoliation 16 et les inverseurs 17 à 20 sont couplés

à un premier décodeur 21. Dans ce premier décodeur, les syndro-

mes S10, Sil, S12 et S13 sont engendrés conformément à une

matrice, telle que la matrice de détection de parité Reed-

Solomon HC1 (figure 5) avec les trente-deux mots d'entrée VT

22 2491278

comme représenté dans la figure 5. La correction d'erreur men-

tionnée plus haut est effectuée en étant basée sur les syndromes S. a S.

13 8

Dans la figure 5, oJ est un élément de GF(28) et une racine de F(x) = x8 + x4 + x3 + x2 + l. Le décodeur 21 dérive les séquences de trente-quatre données PCM et la série

de qluatre premiers mots de vérification. A chaque mot indidi-

duel des séquences de données est ajouté un indicateur, ou code de détection d'erreur (d'au moins un bit) pour indiquer s'il y a une erreur dans le mot associé (l'indicateur étant alors "l") ou s'il n'y a pas d'erreur (indicateur "0"). Dans

la figure 5 et la figure 6, et également dans la description

suivante, la référence.de un mot Wi reçu est désignée simple-

ment par Wi.

Les-séquences de données de sortie provenant du décodeur 21 sont appliquées à un dés-interfoliateur 22 qui sert à compenser le processus de delai effectué par l'interfoliateur 9 dans l'encodeur de correction d'erreur. Il possède des lignes de retard avec des montants de décalage différents respectifs

de 27D, 26D, 25D... 2D et lD prévues pour les canaux de trans-

mission de un à vingt-sept. La sortie du dés-interfoliateur 22 est appliquée à un second décodeur 23 dans lequel sont engendrés des syndromes S20, S21 et S23 conformément à une matrice, telle qu'une matrice Hc2 de Reed-Solomon de détection de parité (figure 6). Les vingt- huit mots VT tels que montrés dans la figure 6 sont appliqués à ces syndromes, et la correction d'erreur mentionnée plus haut est réalisée sur la base de ces

syndromes S20 à S23.

Le décodeur 23 supprime l'indicateur relatif à chaque mot dont l'erreur est corrigée, mais il ne supprime pas

l'indicateur relatif à un mot dont l'erreur n'a pas été corrigée.

Les séquences de données qui apparaissent à la sortie du décodeur 23 sont appliquées à un dés-interfoliateur

pair et impair 24 dans lequel la séquence de données PCM con-

sistant en les mots d'ordre pair et la séquence consistant en les mots d'ordre impair sont réarrangées de telle sorte qu'elles soient positionnées à des canaux de transmission alternatifs, et des lignes de décalage de retard, d'un montant égal à un mot sont prévues pour la séquence consistant en les mots d'ordre impair. Cela compense l'opération correspondante effectuée dans

l'encodeur avant la transmission. A la sortie du dés-interfo-

liateur pair et impair 24, sont fournies les séquences de don-

nées PCM qui présentent l'état d'arrangement original et l'ordre prédéterminé restauré entièrement vers celui du signal numérique avant qu'il ait agi sur l'encodeur de correction d'erreur. Bien que n'étant pas représenté dans la figure 4, un circuit de compensation est de préférence prévu dans l'étape suivant le dés-interfoliateur 24 en vue de compenser les erreurs non corrigibles. Par exemple, on peut utiliser une interfoliation de valeur principale chaque fois que des erreurs ne sont pas corrigées par les décodeurs 21 et 23, de telle sorte

que toutes les erreurs restantes sont masquées ou rendues négli-

géables. En vue de démontrer effectivement la haute capacité de correction d'erreurs du code de correction, lorsque le premier décodage a été effectué, un indicateur pour indiquer s'il y a ou non une erreur, est ajouté à chaque mot. L'état de

cet indicateur est détecté lors du second décodage et la cor-

rection d'erreur est réalisée en utilisant le résultat détecté.

En même temps, lorsque les données sont transmises au moyen

du processus d'interfoliation et du processus de dés-interfolia-

tion pour ramener les données dans le second état d'arrangement, l'erreur est détectée sur la base de ce que l'indicateur se

trouve ou non dans un état spécifique et les erreurs sont corri-

gées jusqu'à un maximum de M mots.

En d'autres termes, l'interfoliation et la dés-

interfoliation servent à disperser les erreurs grossières engen-

drées dans le parcours de transmission et à s'opposer à ce que le nombre de mots erronés dans un bloc de correction d'erreurs

soit augmenté jusqu'à un nombre ne pouvant pas être corrigé.

Cependant, si la période d'apparition d'erreurs grossières devient longue, il peut arriver que plusieurs mots adjacents

dans un bloc de correction d'erreur obtenu par la dés-interfo-

liation contiennent une erreur.

C'est seulement lorsque l'erreur spécifique peut être connue d'après l'état de l'indicateur, si la correction d'erreur est exécutée pour la pluralité de mots erronés, que le risque qu'une correction d'une énorme erreur puisse être exécutée peut être réduit par comparaison au cas o la correction d'erreur est exécutée en utilisant la localisation d'erreur représentée

24 2491278

uniquement à l'indicateur.

Dans l'exemple représenté dans-la figure 4, une

erreur d'un mot est corrigée par le premier décodeur 21. Lors-

qu'il est détecté que plus d'erreurs de deux mots existent dans un bloc de correction d'erreur, l'indicateur d'au moins un bit est ajouté à tous les trente-deux mots du bloc de correction d'erreur, c'est-à-dire à tous les mots du bloc de trente-deux

mots exceptés les mots de vérification, pour indiquer l'exis-

tence d'erreurs comme il a été mentionné plus haut.

L'indicateur est sur sa position "l" lorsqu'il existe une erreur et sur sa position "O" lorsqu'il n'y a pas

d'erreur. Dans le cas o un mot consiste en huit bits, l'indica-

teur est ajouté sous la forme d'un bit au-delà de MSB, de telle sorte qu'un mot consiste en neuf bits. Ensuite, les mots sont

traités par le dés-interfoliateur 22 et ils sont ensuite ali-

mentés au second décodeur 23.

Dans ce décodeur 23, l'erreur est corrigée en utilisant le nombre de mots erronés dans le premier bloc de

correction d'erreur qui est indiqué par l'indicateur de locali-

sation d'erreur.

La figure 7 est un schéma montrant un exemple de l'opération de correction d'erreur effectuée par le second

décodeur 23. Dans la figure 6, et dans la description de cette

figure, le nombre de mots erronés donnés par lés indicateurs

est exprimé par N. et la localisation d'erreur par les indica-

teurs est désignée par Ei. En outre "Y" représente l'indication

"OUI" et "N" représente l'indication "NON".

Etant donné que deux erreurs de mot sont corri-

gés dans le second décodeur 23, l'algorithme de correction d'erreur modifié est désiré maintenant comme algorithme de correction d'erreur. En d'autres termes, au début du graphique d'écoulement montré dans la figure, le polynome de localisation d'erreur mentionné précédemment Ai& 2i + Bi + X = O est calculé,

et la correction d'erreur est exécutée en utilisant les constan-

tes A, B et C du polynome ci-dessus et les syndromes S a S

23'

En même temps, le nombre total N. des indicateurs représentant des erreurs contenues dans un bloc est vérifié. Il est bien entendu possible d'utiliser l'algorithme fondamental dans lequel, en utilisant le syndrome, l'existence d'aucune erreur est détectée, puis une erreur d'un mot est détectée, et ensuite des

erreurs de deux mots sont détectées de la même manière.

Premier cas: L'existence d'aucune erreur est détectée.

Lorsque A = B = C = O, S20 = O et S23 = O, il est généralement décodé qu'il n'existe aucune erreur. A ce moment, on examine si l'équation N C z1 est satisfaite.Si oui, on juge qu'il n'y a aucune erreur et l'indicateur dans le bloc de correction d'erreur est éliminé, c'est-à- dire rendu égal à "O". Si, au contraire N z1, la détection d'erreur par les

syndromes est jugée incorrecte et l'indicateur est laissé in-

changé, ou, alternativement, les indicateurs pour tous les mots dans le bloc sont rendus égaux à "1". Dans ce cas, la valeur de

z1 est choisie relativement large, par exemple 14.

Deuxième cas: L'existence ou non d'une erreur est détectée.

Lorsque A = B = C = 0, S20 \ O et S23 " O' l'erreur est jugée étant une erreur d'un mot, et la localisation d'erreur i est obtenue à partir de - = cki. On détecte si s2 oui ou non la localisation d'erreur i20 coïncide avec celle

indiquée par l'indicateur.

Si plusieurs localisations d'erreur sont indi-

quées par les indicateurs, on examine si la localisation d'erreur i coïncide ou non avec l'une d'elles. Si i = Ei, on examine si

NP f- Z2 ou non, lorsque z2 est, par exemple choisi égal à 10.

Si Np z2' l'erreur est jugée étant une erreur d'un mot et cette erreur est corrigée en utilisant ei = S 20 Si N > z2' même avec i = Ei, il y a un risque que l'erreur a été jugée à

tort comme une erreur d'un mot, parce que le nombre d'indica-

teurs est trop grand pour une erreur d'un mot. En conséquence, les indicateurs sont laissés inchangés, ou bien tous les mots sont estimés erronés et, alors, les indicateurs respectifs sont

placés sur "1".

Dans le cas o i \ Ei, on vérifie si N 5 z3 est satisfait ou non, z3 étant une valeur assez faible, par

exemple 3. Si on constate Np z3, une erreur d'un mot à l'em-

placement i est corrigée par le calcul du syndrome.

Dans le cas o Np) z3, il est en outre vérifié si l'équation N z 4 est satisfaite. Si on a z3 < Np VZ cela signifie que, le jugement d'une erreur d'un mot avec le syndrome est erroné, et N est trop faible. En conséquence, dans ce cas, p

les indicateurs pour tous les mots du bloc sont placés sur "1".

Au contraire, dans le cas o N >z4# les indicateurs sont lais-

sés inchangés.

26 2491278

Troisième cas: On vérifie si ou non une erreur est une erreur

de deux mots. Dans le cas d'erreur de deux mots, les localisa-

tions d'erreur i et j sont détectées par le calcul. Si A c O, D2 -t t B i O, C i O et = = a. + J avec t = 1 à 27, l'erreur est jugée étant une erreur de deux mots et les localisations i et j sont obtenues partck = D et D On détecte alors si ou non les localisations d'erreur i et j coïncident avec Ei

et Ej indiquées par les indicateurs.

Lorsque i = Ei et j = Ej, le nombre Np d'indica-

teurs représentatifs d'erreurs est comparé avec une valeur pré-

déterminée z5. Si Np < z5, on corrige deux erreurs relatives aux localisations i et j. Cette correction est effectuée en

obtenant les modèles d'erreur ei et ej comme expliqué précédem-

ment. Si Np > z5 aucune correction n'est effectuée, car on admet, par exemple, que plus de trois erreurs de mot ont été

détectées faussement comme deux erreurs de mot, et les indica-

teurs sont laissés inchangés, ou bien tous les mots dans le bloc

sont jugés erronés.

Lorsqu'une des localisations d'erreur i et j coïncide avec l'une des localisations Ei et Ej, c'est-à-dire que l'on a i = Ei avec j k Ej ou bien i 4 Ei avec j = Ej, on vérifie si la relation N < z6 est satisfaite ou non. Si Np < z6, on corrige deux erreurs de mot relatives aux localisations

d'erreur i et j. Si N > z6 on vérifie si Np z est satis-

faite ou non. Cette vérification est telle, que, si les locali-

sations d'erreur coïncident partiellement, on vérifie le nombre d'indicateurs représentatifs d'erreur pour voir s'il est trop

grand ou trop faible. Si Np < z7, on juge que le nombre d'indi-

cateurs est trop faible et les indicateurs de tous les mots du bloc sont placés sur "1". Cependant, si Np > z7, la fiabilité des indicateurs peut être considérée comme suffisante et tous

les indicateurs sont laissés inchangés.

Lorsque i + Ei et j X Ei, on vérifie si ou non Np! z8 Si N est assez faible, le résultat obtenu en utilisant

le polynome de localisation d'erreur est considéré plus signifi-

catif que les indicateurs et deux erreurs de mot relatives aux localisations i et j sont corrigées. Lorsque Np > Z., on vérifie en outre si ou non N z9 est satisfaite. Cette vérification est analogue à celle de Np C z7 pour laisser le bloc inchangé

ou pour placer les indicateurs de tous les mots du bloc sur "1".

Quatrième cas: Ce cas est différent de chacun des cas 1, 2 et 3 ci-dessus. S'il y a plus de deux erreurs de mot, on vérifie si

Np = 3 ou Np = 4 ou non, et si trois ou quatre mots sont adja-

cents dans chaque groupe de douze mots de la donnée de trente- quatre mots dans le premier bloc de correction d'erreur, ou non. C'est seulement lorsque cela est établi, que l'on corrige trois erreurs de mots relatives aux localisations d'erreur

représentées par les indicateurs.

Dans ce cas, étant donné que les mots erronés sont adjacents, les localisations d'erreur deviennent i, i+l, i+2 et i+3. Ainsi le modèle d'erreur peut être obtenu par le calcul qui est plus simplifié en comparaison avec le calcul relatif à la correction d'erreurs de quatre mots. Cela est décrit comme suit: ei = o218 20- +i 15862 156-2is 1-3iS ei S20 + 21 + 2 c212,j 2 ei + 1 =Ol58S20 + 138 is21 +2<2is22 +o153-3is23 oip6s +OS2 aUis 1e35ja2i j1 s 23i ei + 2 = 156S20 +2-iS21 +135 -2iS22 + 152 s-3i23 Ei + 3 =-o12s20 + l53 -is21 +lS2j2is + 29 s23

En outre, lorsque Np = 3 et que les localisa-

tions des erreurs de trois mots sont i, i+l et i+2, une erreur "muette" est ajoutée au mot avec localisation i+3, ce mot étant alors considéré comme un mot erroné et les mots erronés sont

traités comme erreurs de quatre mots.

Cinquième cas: Dans ce cas qui est différent de chacun des quatre cas précédents, aucune correction d'erreur n'est effectuée. Il est vérifié si Np zlO est satisfaite. Si cela est le cas, la fiabilité des indicateurs est jugée trop faible

et les indicateurs de tous les mots sont placés sur "'1". Lors-

que Np> zlO, les indicateurs sont laissés inchangés.

En outre, la valeur zi qui est comparée avec le nombre total d'indicateurs représentant les erreurs d'un bloc,

est choisie à une valeur convenable en considération de la pro-

babilité d'une détection erronée due au code de correction

d'erreur. (Dans l'exemple ci-dessus, si une erreur est supé-

rieure à cinq erreurs de mot, il y a risque que l'erreur ci-

dessus soit jugée comme absence d'erreur. Si l'erreur est supé-

rieure a des erreurs de quatre mots, cette erreur peut être

jugée comme étant une erreur d'un mot, et si l'erreur est supé-

rieure à trois mots, cette erreur peut. être jugée comme une erreur de deux mots). Comme il a été mentionné plus haut, à la suite du processus de décodage mentionné, les mots identifiés par les

indicateurs comme étant erronés sont compensés comme non corri-

gibles.

Dans le décodeur de correction d'erreur repré-

senté dans la figure 4, sont effectuées en même temps d'une part une correction d'erreur utilisant les premiers mots de vérification 12n' Q12n+ l' Q12n+2 et Q12n+3, et, d'autre part,

une correction d'erreur utilisant les seconds mots de vérifica-

tionP12n, P12n+l' P12n+2 etP 12n+3. Cependant, si les correc-

tions d'erreur sont effectuées respectivement chacune deux fois ou davantage (en pratique environ deux fois) la possibilité de correction d'erreur peut être accrue considérablement, étant

donné que le résultat est à chaque instant exempt d'erreur.

Comme dit plus haut, dans le cas o un décodeur est prévu en outre dans la dernière étape, il est nécessaire que le mot

vérifié soit corrigé dans les décodeurs 21 et 23.

Dans l'exemple ci-dessus, le décalage effectué dans l'interfoliateur 9 a une valeur qui diffère d'un canal du suivant avec une valeur constante de la variation D. Mais il est également possible d'employer une variation irrégulière de

la valeur du décalage plut8t que la variation constante men-

tionnée. En outre les seconds mots de vérification Pi sont des codes de correction d'erreur qui sont formés non seulement à partir de mots de donnée PCM, mais également avec les premiers mots de vérification Qi. De manière similaire, il est possible que les premiers mots de vérification Qi soient formés de mots - incluant les seconds mots de vérification Pi. Dans ce but, on - peut employer une technique de rétro-action telle que les seconds mots de vérification Pi sont alimentés en retour dans

l'encodeur qui produit les premiers mots de vérification Qi.

La technique de rétro-action ci-dessus est,,

efficace dans le cas o le nombre de décodages est choisi supé-

rieur à trois fois.

En outre, il peut être possible que jusqu'à deux

erreurs de mot soient corrigées dans le premier décodeur 21.

Cependant, comme dans l'exemple de réalisation ci-dessus, par le fait que bien que deux mots puissent être corrigés dans le

premier décodeur, en réalité un seul mot y est corrigé, le ris-

que d'une erreur de détection dans le second décodeur se trouve réduit ainsi qu'une correction erronée dans ce décodeur. Dans ce cas, deux erreurs de mot sont corrigées dans le second décodeur, de sorte que la capacité de correction d'erreur n'est pas abaissée. En outre, étant donné que la correction d'erreur par alcul des syndromes est limitée à une erreur d'un mot, la

construction du premier décodeur peut être simplifiée considé-

rablement. En outre, même si une erreur d'un mot est corrigée dans le premier décodeur, si l'indicateur pour chaque mot dans le bloc dans lequel le mot corrigé est inclus est placé sur "1", la détection d'erreur peut être effectuée plus correctement et, en conséquence, le risque d'une correction

erronée peut être réduit.

Ainsi qu'il résulte de la description ci-dessus,

les erreurs grossières sont éliminées par la interfoliation croisée, de telle sorte que la correction d'erreur peut être effectuée efficacement à la fois pour les erreurs de hasard

que pour les erreurs grossières.

En outre, c'est seulement lorsque les mots erronés dont le nombre est égal au nombre de mots adjacents M inclus dans le premier bloc de correction d'erreur, après que la dés-interfoliation ait été détectée par les indicateurs, que la

correction d'erreur est effectuée aux emplacements de localisa-

tion représentés par les indicateurs. En conséquence, le risque d'une correction d'erreur elle-même erronée peut être réduit en comparaison avec le cas o la correction d'erreur est effectuée en utilisant simplement les localisations d'erreur fournies par les indicateurs et ainsi la capacité de correction d'erreurs

peut être améliorée.

L'invention peut être appliquée à un système à disque audio numériqueayant la même théorie que celle du système à disque vidéo qui peut être construit comme un appareil de

reproduction séparé de l'encodeur de correction d'erreur.

Claims

R E V E N D I C A T I 0 N S

1 ) Procédé pour la correction d'erreurs dans une transmission de données dans laquelle un bloc comprend n mots composés chacun de n bits, procédé caractérisé par les trois étapes suivantes: - une première étape pour l'obtention de k syndromes S0 a Skl, par un calcul d'un bloc VT consistant en n mots reçus et une matrice de vérification de parité H, telle que:

H - VT =

H-V - r SO S1 Sk-1l la matrice H ayant n colonnes et k rangées, dans laquelle chaque élément d'une rangée prédéterminée est sélectionné entre

O (=1) et a21-, les éléments d étant une racine satisfai-

sante à F(x) = O qui est un polynome irréductible d'un champ de Gallois GF(2), de telle sorte que la même valeur n'apparaisse pas deux fois dans cette rangée prédéterminée, et dans laquelle les éléments dans les rangées restantes sont sélectionnées pour être une puissance donnée, pour tous les éléments de chaque rangée respective, des éléments correspondants de cette rangée prédéterminée, une deuxième étape pour obtenir les constantes suivantes, basées sur ces syndromes: A B1 C1 B2 C2

= SOS2 + S12

0 2 1

S1S2 + SoS3

S1S3 + S2

= S1S3

= S2S3

= S2S4

-s2s3 s2s + S22 +S1S4 + S32 Ak_3 = Sk-4k_2 + Sk-32 Bk-3 = Sk-3Sk-2 + Sk4Sk1 Ck-3 = Sk-3Sk-1 + Sk-22 et une troisième étape de réalisation de détection et correction

d'erreurs basées sur ces syndromes et constantes.

2 ) Procédé suivant la revendication 1, caracté-

risé en ce que la troisième étape de détection et de correction d'erreur est réalisée en considérant les trois cas suivants (a), (b) et (c) basés sur les syndromes et données: (a) - Si SO = S3 = S4 =... = Sk_1 = 0 A1 = A2 =... = Ak-3 = 0, Si Bi = B2 =... =Bk_3 = 0, et si Ck_3 = 0, la détection

conclut à l'absence d'erreur de mot.

(b) - Si S0 4 0, S3 O, S4 = 0,..., Sk_ 1 O et si Ak = 0, Bk = O avec k = 1 à k =3, et Ck_3 = 0, on juge qu'il y a une erreur de mot et on effectue la correction par calcul

de ces syndromes.

(c) Si Ak 0, Bk O et Ck_3 + 0, on admet les relations sui-

vantes: B1 B2 = k3

1 = A2 *-A = D)

A A2 Ak3 C1 C2 Ck_3 Cl C= =.. - =E) A1 A2 Ak-3 et l'équation de localisation d'erreurck2i + D i + E = O est résolue pour détecter les localisations d'erreur i et j et on

corrige les erreurs de deux mots.