FR2475818A1

FR2475818A1 - Reference de tension a effet tunnel et a courant sous-jacent, pour circuit integre " cmos " standard

Info

Publication number: FR2475818A1
Application number: FR8102425A
Authority: FR
Inventors: Joseph Michael Caruso
Original assignee: Mostek Corp
Current assignee: CTU of Delaware Inc
Priority date: 1980-02-07
Filing date: 1981-02-06
Publication date: 1981-08-14
Also published as: FR2475818B1; NL8020317A; JPH0324687B2; CA1168318A; JPS57500173A; DE3050217T1; US4317054A; DE3050217C2; GB2079991B; GB2079991A; WO1981002348A1

Abstract

A.REFERENCE DE TENSION A EFFET TUNNEL DESTINEE A ETRE UTILISEE DANS DES CIRCUITS INTEGRES CMOS. B.REFERENCE DE TENSION CARACTERISEE EN CE QU'ELLE COMPREND UN PREMIER ET UN SECOND TRANSISTORS BIPOLAIRES 10, 12 FORMES SUR UN SUBSTRAT DE CIRCUIT INTEGRE; UNE PREMIERE RESISTANCE 16 BRANCHEE ENTRE L'EMETTEUR DE CE PREMIER TRANSISTOR 10 ET LA MASSE; UNE SECONDE RESISTANCE 22 BRANCHEE ENTRE L'EMETTEUR DU SECOND TRANSISTOR ET UN POINT DE REFERENCE 24; UNE TROISIEME RESISTANCE 26 BRANCHEE ENTRE LE POINT DE REFERENCE ET LA MASSE; ET UN AMPLIFICATEUR DIFFERENTIEL 28 COMPORTANT UNE ENTREE POSITIVE BRANCHEE AU POINT DE REFERENCE 24 ET UNE ENTREE NEGATIVE BRANCHEE A L'EMETTEUR DU PREMIER TRANSISTOR 10, AINSI QU'UNE SORTIE 34 BRANCHEE AUX BASES DES PREMIER ET SECOND TRANSISTORS 10, 12 CETTE SORTIE 34 FOURNISSANT UNE TENSION DE REFERENCE STABILISEE EN TEMPERATURE. C.L'INVENTION S'APPLIQUE AUX TENSIONS STABILISEES POUR CIRCUITS INTEGRES.

Description

1 2475818

L'invention concerne une référence de tension à effet tunnel et à courant sous-jacent, pour circuit

intégré "CMOS" standard.

On pourra trouver des références relatives au domaine de l'invention dans les publications suivantes: R.J. Widlar, "Nouveaux Développements dans les Régulateurs de Tension IC", IEEE Journal of Solid State Circuits, Vol. SC-6 pp; 2-7, Février 1971; K.E. Kuijk, "Source de Tension de Référence de Précision", IEEE Journal of Solid State Circuits, Vol. SC-8, PP. 222- 226, Juin 1973; A.P. Brokaw, "Référence à Effet Tunnel IC Simple à Trois Bornes" IEEE Journal of Solid State Circuits, Vol. SC-9, pp. 388-393, Décembre 1974; E.A. Vittoz et Cie, "Référence à Effet Tunnel CMOS Basse Tension", IEEE Journal of Solid State Circuits, Vol. SC-14, pp. 573-577, Juin 1979; et G. Tzanateas et Cie "Référence de Tension CMOS à Effet Tunnel" IEEE Journal of Solid State Circuits, Vol. SC-14, pp. 655-657,

Juin 1979.

Les trois premières publications ci-dessus décrivent le principe de base des références de tension à effet tunnel et la nécessité de pouvoir disposer de ces circuits très précis. Chacun des circuits particuliers décrits dans ces

publications peut parfaitement bien se fabriquer sur des cir-

cuits intégrés bipolaires typiques dans lesquels on dispose de transistors isolés. Chacun de ces circuits est basé sur le principe que, par le choix d'une combinaison convenable de la tension base-émetteur VBE d'un transistor avec la différence des tensions base-émetteur VBE de deux transistors fonctionnant avec

descdnsités de courant différentes, on peut obtenir une réfé-

rence de tension stable dans une grande plage de températures.

Par un choix d'échelle convenable on peut obtenir un équilibrage du coefficient de température positif du terme VBE par le coefficient de température négatif de ce terme VBE lui-même. Le circuit décrit par Widlar fournit une référence de tension stable basée sur ce principe mais se limite généralement à une

tension de sortie ne dépassant pas la tension tunnel elle-même.

Les circuits décrits dans la publication 4o de Brokaw utilisent un diviseur à résistances dans la boucle de

24758 18

contre-réaction des transistors établissant la tension de réfé-

rence, de façon que la tension de sortie réelle soit essentiel-

lement une valeur scalaire de la tension tunnel de base.

La publication de Kuijk décrit une autre source encore de tension à effet tunnel basée sur un principe

analogue à celui des dispositifs de Brokaw et Widlar, mais utili-

sant deux transistors branchés en diode. La tension de sortie de ce circuit se limite généralement à la tension tunnel ou à un multiple entier de celle-ci pouvant être obtenu par la mise en

série de références de tension multiples.

Les circuits décrits dans chacune de ces

trois publications fournissent d'excellentes tensions de réfé-

rence convenant généralement très bien à des applications limitées aux circuits intégrés bipolaires classiques. Il est cependant souhaitable de pouvoir disposer également de références de tension précises s'utilisant dans des circuits intégrés de

type MOS. Mais ces trois premiers types de circuits ne convien-

nent pas aux traitements MOS classiques car ils utilisent tous des transistors bipolaires à collectaurs isolés. Ces transistors

peuvent s'utiliser dans des circuits MOS mais seulement à condi-

tion de mettre en oeuvre des étapes de traitement supplémentaires de sorte que l'ensemble du procédé ne peut être considéré comme

un processus MOS ou CMOS classique.

Les deux dernières publications ci-dessus sont relatives à l'obtenti on de bonnes références de tension pour circuits intégrés CMOS sans mise en oeuvre d'étapes de

traitement supplémentaires.

Les circuits de ces deux dernières références de tension concernent toutes les deux un circuit appelé circuit proportionnel à la température absolue, entièrement réalisé en transistors MOS, fournissant un signal de sortie se combinant à la chute de tension base-émetteur d'un transistor bipolaire unique

formé sur un circuit intégré CMOS.

Bien que cette disposition soit basée sur un principe parfaitement valable, elle est cependant susceptible de présenter des effets parasites de surface tels que des effets de piégeage et de contamination de surfacecar les dispositifs MOS

sont des dispositifs de surface. De plus les circuits MOS propor-

tionnels à la température absolue reposent sur l'utilisation d'une zone très ténue d'inversion du fonctionnement des dispositifs MOS 3.- dans la plage de température considérée, ce qui demande un contrôle très soigné des conditions de fonctionnement. Dans la configuration de Tzanateas et Cie, le signal de sortie se limite généralement à la tension tunnel et la mise en série des circuits pour obtenir d'autres tensions de référence et difficile à réaliser car la borne négative de la tension de sortie est flottante.

Le circuit utilisé par Vittoz et Cie fonc-

tionne à basses tensions d'entrée et à faibles courants, mais présente une grande sensibilité aux rapports de résistances. Les rapports de dimensions du dispositif MOS sont grands et le point de polarisation est décalé par les courants de fuite même à la température ambiante. Dans tous les cas, comme on pourra le noter dans la dernière partie de la publication de Vittoz, les références de tension obtenues jusqu'à maintenant sur les plaquettes de CMOS sont loin d'être aussi précises que les véritables références de tension bipolaires à effet tunnel, mais cette réduction de qualité est considérée comme un compromis

économique permettant d'éviter les étapes de traitement supplé-

mentaires sur les circuits CMOS.

L'invention a donc pour but de créer un véritable circuit de référence de tension bipolaire à effet

tunnel pouvant se fabriquer sur des circuits intégrés CMOS.

L'invention a égalemelt pour but de créer un circuit de référence de tension très précise à effet tunnel

pouvant se fabriquer par des étapes de traitement CMOS classiques.

A cet effet l'invention concerne une référence de tension à effet tunnel destinée à être utilisée dans des circuits intégrés CMOS, référence de tension caractérisée en ce-qu'elle comprend un premier et un second transistor bipolaires

formés sur un substrat de circuit intégré; une première résis-

tance branchée entre l'émetteur de ce premier transistor et la masse; une seconde résistance branchée entre l'émetteur du

second transistor et un point de référence; une troisième résis-

tance branchée entre le point de référence et la masse-; et un

amplificateur différentiel comportant une entrée positive bran-

chée au point de référence et une entrée négative branchée à l'émetteur du premier -transistor, ainsi qu'une sortie branchée

aux bases des premier et second transistors cette sortie four-

nissant une tension de référence stabilisée en température.

2 4 758 18

4.- Le circuit permet d'obtenir des densités de courant différentes dans les deux transistors et combine convenablement la tension base-émetteur du premier transistor avec la différence des tensions base-émetteur des premier et second transistors pour donner un signal de sortie tunnel stabilisé en température. La contre-réaction entre le signal de sortie de l'amplificateur et les deux bases des transistors peut se faire par l'intermédiaire d'un dlviseur de tension à résistances, de manière à obtenir un potentiel de référence pour toute valeur scalaire voulue de la tension tunnel de base. L'invention sera mieux comprise à la

lecture de la description détaillée qui suit de formes préférées

de réalisation se référant aux dessins ci-joints dans lesquels: - la figure 1 est un schéma de principe d'un circuit de référence de tension à effet tunnel à compatibilité CMOS selon l'invention, - la-figure 2 est un schéma de principe d'une forme préférée d'amplificateur différentiel s'utilisant dans le circuit de la figure 1,

- la figure 3 est une représeration schéma-

tique des commutateurs sychronisés utilisés dans le circuit de la figure 2, et

- la figure 4 est une représentation schéma-

tique des inverseurs utilisés dans le circuit de la figure 2.

Le circuit de la figure 1 représentant le schéma de principe d'une forme préférée de réalisation de l'invention, comprend un premier et un second transistors 10 et 12 munis chacun d'un collecteur branché à la source de tension positive V. La ligne d'alimentation positive 14 est formée, dans un procédé CMOS classique, par le substrat du circuit, et les transistors 10 et 12 ont leurs collecteurs formés sur ce substrat. Une première résistance 16 est branchée entre un point de contact 18 auquel se branche l'émetteur du transistor 10, et un point de contact de masse 20. Une seconde résistance 22 est branchée entre l'émetteur du transistor 12 et un point de contact 24 commun à une troisième résistance 26 également branchée au contact de masse 20. Un amplificateur différentiel 28 comporte une entrée négative ou inverseuse branchée au point de contact 18, et une entrée positive ou non-inverseuse branchée

24758 1 8

5.- au point de contact 24. Une sortie 30 de l'amplificateur 28 est branchée à la base d'un troisième transistor 32 dont l'émetteur est branché au point de sortie 34, du circuit de référence de tension. Un diviseur de tension constitué par le branchement série des résistances 36 et 38, est branché entre le point de sortie 34 et le point de masse 20 et comporte un point de contact

intermédiaire 40. Ce point 40 est branché à la base du transis-

tor 10 et, par l'intermédiaire d'une résistance 42, à la base

du transistor 12.

Dans cette forme préférée de réalisation de l'invention, la zone baseémetteur du transistor 10 est plus petite que la zone correspondante du transistor 12. Le fonctionnement du circuit peut se comprendre en considérant deux états possibles de la tension au point 40 qui constitue la tension de contre-réaction appliquée aux bases des transistors 10 et 12, et en ne tenant pas compte de la résistance de compensation 42 dont le fonctionnement sera décrit ci-après. Quand la tension au point de contre-réaction 40 est plus basse que la valeur voulue, la grande surface de jonction du transistor 12 lui fait conduire proportionnellement plus de courant que le transistor 10. Le courant supplémentaire traversant la résistance 26, comparativement au courant traversant la résistance 16, rend le signal de l'entrée positive de l'amplificateur 28 plus important que le signal de l'entrée négative. Par suite le signal de sortie 30 de l'amplificateur 28 voit sa tension augmenter; cette

augmentation de tension est appliquée au point 40 et par consé-

quent aux bases des transistors 10 et 12. Au contraire, si la tension au point 40 est plus élevée que la valeur voulue, la chute de tension aux bornes de la résistance 22 devient importante et limite le courant traversant le transistor 12, de sorte que ce courant devient proportionnellement plus petit que le courant traversant le transistor 10. Par suite de ce déséquilibre l'entrée

inverseuse de l'amplificateur 28 est portée à une tension supé-

rieure à celle de l'entrée positive, et la sortie 30 de l'ampli-

ficateur 28 est portée à une tension plus basse. De plus cette tension de sortie est branchée, par l'intermédiaire du point de contact 40, aux bases des transistors 10 et 12 de manière à réduire ainsi le courant. On peut voir ainsi qu'il apparaît une tension intermédiaire au point 40 et que les tensions aux points 18 et 24 sont égales, ce qui donne une tension stable à la sortie 34. Le fonctionnement du circuit de la figure 1 peut également se décrire en termes de références de tension à

effet tunnel, comme indiqué dans les trois premières publica-

tions citées plus haut. D'une façon générale, ces références montrent qu'on peut obtenir un potentiel de référence stable en température en faisant proportionnellement la somme de la chute de tension base-émetteur d'un transistor bipolaire, avec la

différence des chutes de tension base-émetteur de deux transis-

tors bipolaires fonctionnant à des densités de courant diffé-

rentes, la somme proportionnelle étant approximativement égale à la tension tunnel. La chute de tension base-émetteur du transistor 10, appelée VBE sur les figures, fournit la tension base-émetteur nominale de cette référence. La tension VBE apparaît aux bornes de la résistance 22 et cette tension est égale à la différence des chutes de tension baseémetteur des transistors 10 et 12. On peut constater que l'amplificateur 28

maintient les points de contact 18 et 24 à des potentiels exacte-

ment égaux.

En ne tenant pas compte de l'effet de la résistance 42 et en faisant la somme des tensions de boucle, on peut voir que toute différence de potentiel entre les chutes de tension base-émetteur des transistors 10 et 12, apparait aux bornes de la résistance 22. Comme la résistance 26 est en série avec la résistance 22, on peut voir qu'une tension égale au rapport des résistances 26 et 22 multiplié par VBE, apparaît aux bornes de la résistance 26, cette même tension apparaissant donc aux bornes de la résistance 16. La tension au point 40 branchéeà la base du transistor 10, est donc égale à la chute de tension base-émetteur.du transistor 10 augmentée d'un nombre

scalaire de fois la différence entre les chutes de tension base-

émetteur des transistors 10 et 12. Quand la tension au point 40

est donnée par la tension tunnel correspondant au matériau semi-

conducteur considéré, on obtient une tension stable en tempéra-

ture. Il apparaît clairement que le signal de sortie 30 de l'amplificateur 28 peut se brancher directement au point 40 si l'on désire obtenir une tension de référence égale à la tension tunnel et si la sortie 28 présente une capacité en courant suffisante. Le transistor 32 sert simplement à charger la sortie de l'amplificateur 28 et présente une capacité en courant suffisante pour alimenter le point de sortie 34. Les résistances 36 et 38 servent simplement à diviser la tension à la sortie 34 de façon que la tension de sortie puisse représenter une fraction

scalaire quelconque de la tension de référence tunnel de base.

La résistance 42 montée en série entre le point 40 et la base du transistor 12, est destinée à compenser la tension de sortie correspondant à la chute de tension se produisant dans la résistance 36 par suite des courants de base passant dans les transistors 10 et 12. On peut ainsi constater, d'une façon générale, que la tension à la sortie 34 est fournie par les gains des transistors 10 et 12 qui dépendent à la fois du procédé utilisé et de la température. Un choix convenable de

la résistance 42 permet de compenser parfaitement ces variations.

Les résistances 36 et 38 ne sont nécessaires que lorsqu'on veut obtenir une tension de sortie supérieure à la tension tunnel de base, et par suite la résistance 42 suffit lorsqu'on désire obtenir un potentiel - dépassant la tension tunnel. Pour obtenir un fonctionnement convenable

du circuit de la figure 1 il faut faire plusieurs suppositions.

Tout d'abord on suppose que les courants aux entrées de l'ampli-

ficateur 28 sont nuls. En second lieu il faut supposer que l'amplificateur opérationnel 28 reçoit une tension de décalage

d'entrée invariante avec la température et équivalente à zéro.

Enfin il faut supposer que les coefficients alpha des transis-

tors 10 et 12 sont équivalents. Dans la forme préférée de

réalisation de l'invention, l'amplificateur 28 est un amplifi-

cateur stabilisé à découpage tel que celui décrit sur les figures 2, 3 et 4, et les suppositions ci-dessus concernant les courants d'entrée et les tensions de décalage d'entrée sont

pleinement satisfaites. En ce qui concerne la troisième suppo-

sition on peut adapter très exactement les coefficient alpha par une orientation et un espacement convenables des transistors

et 12 dans la disposition du circuit intégré.

Les résistances utilisées dans la forme

préférée de réalisation de l'invention sont diffusées intérieu-

rement sur le circuit intégré. Les défauts d'uniformité et de linéarité de ces résistances diffusées affectent dans une certaine mesure les performances du circuit. On peut évidemment obtenir de meilleures performances en utilisant des résistances

en couches minces s'il reste de la place disponible sur le cir-

cuit ou si l'on peut utiliser des dispositifs supplémentaires extérieurs. On peut cependant réduire au minimum les défauts d'uniformité des résistances en utilisant une disposition centrée des résistances élémentaires et en effectuant une étape de traitement intégrée. De plus les non linéarités des résistances sont dans une certaine mesure compensées par le

fait que ce sont simplement les rapports des différentes résis-

tances qui déterminent en réalité la tension de sortie. Les effets de polarisation de contre-réaction non uniformes et de variations de géométrie des résistances doivent également

Otre pris en compte lorsqu'on utilise des résistances diffusées.

On peut constater que le circuit décrit jusqu'ici est parfaitement compatible avec les technologies de traitement des circuits intégrés CMOS classiques, c'est-à-dire que tous les transistors bipolaires 10, 12 et 32 ont leurs

collecteurs communs avec le substrat. Comme on le verra ci-

après l'amplificateur opérationnel 28 est de préférence un ampli-

ficateur stabilisé à découpage n'utilisant que des transistors MOS. Bien qu'étant complètement compatible avec la technologie CMOS standard, le circuit de potentiel de référence ne dépend d'aucun transistor MOS pour ltétablissement du potentiel de référence réel. On peut ainsi obtenir des performances de même ordre que celles des circuits de référence utilisés dans les circuits bipolaires classiques d'un circuit intégré CMOS, sans qu'il soit nécessaire de mettre en oeuvre des étapes de

traitement supplémentaires.

En se référant maintenant à la figure 2, celle-ci représente le schéma de principe d'une forme préférée d'amplificateur stabilisé à découpage repéré dans son ensemble

par la référence 28.

L'amplificateur 28 comprend une entrée négative ou-inverseuse 18, une entrée positive ou non inverseuse

24, et une sortie 30. Les entrées 18 et 24 sont reliées alter-

nativement à un condensateur d'entrée 44 par une paire de commu-

tateurs MOS 46 commandés par les phases alternées d'une horloge à deuxphases. Le condensateur 44 branche le signal d'entrée à l'entrée d'un premier inverseur 48 muni d'un autre commutateur MOS 50 branché entre l'entrée et la sortie. La sortie de Vinverseur 48 est branchée à l'entrée d'un second inverseur 52 dont une sortie est branchée d'un c8té d'un second condensateur 54. L'autre borne du condensateur 54 est branchée à l'entrée d'un troisième inverseur 55 également court-circuité par un

autre commutateur MOS 56. Les commutateurs MOS 50 et 56 sont con-

tr8lés par la même phase d'une horloge à deux phases. La sortie de l'inverseur 55 est branchée à l'entrée D d'une bascule 58

déclenchée par l'une des deux phases de l'horloge.

La sortie Q 60 de la bascule 58 commande le fonctionnement de deux sources de courant commutables 62 et 64. La sortie 60 commande directement la source de courant 62 qui dérive à la masse le courant d'un point de contact 66. Le point 60 est branché par l'intermédiaire d'un inverseur 68, de manière à commander la source de courant 64 alimentant le point 66 en courant provenant d'une source de courant positive. Grâce a cette disposition on peut voir qu'à n'importe quel moment l'une, mais l'une seulement, des sources de courant 62 et 64

amène ou évacue le courant au point 66. Un condensateur d'inté-

gration 69 est branché entre le point 66 et la masse de manière à fournir une tension correspondant à l'intégrale du courant total amené au point 66. Un amplificateur tampon 70, constitué typiquement par un étage à source suiveuse, présente une entrée branchée au point 66 et une sortie basse impédance branchée à

la sortie 60 de l'amplificateur 28.

En se référant à la figure 3, celle-ci représente le schéma de principe d'un commutateur MOS pouvant s'utiliser pour réaliser les commutateurs 46, 50 ou 56 de la figure 2. Ce commutateur de la figure 3 comporte une entrée 72 sélectivement branchée à une sortie 74 sous le contrôle d'une entrée d'horloge 76. Un transistor à canal n 78 et un transistor à canal p 80 sont montés en parallèle entre l'entrée 72 et la sortie 74. La grille du transistor 78 est branchée directement à l'entrée 76 tandis que la grille du transistor 80 est branchée par un inverseur 82 à l'entrée d'horloge 76. Cette disposition de commutation permet de court-circuiter l'entrée 72 sur la sortie

74 dans toute la plage de tensions de fonctionnement possibles.

En se référant à la figure 4, celle-ci représente le schéma de principe d'un inverseur court-circuité par un commutateur, tel que les inverseurs 48 et 55 de la figure 2. Cet inverseur comprend un premier transistor MOS 84 branché entre la source de tension positive V et un point de sortie cc 86. Un second transistor MOS 88 est branché entre le point de 1 0 sortie 86et la masse. La grille du transistor 84 est branchée

à une entrée 90 de l'inverseur. La grille du transistor 88 est--

branchée à la borne de sortie 86 du dispositif. Un commutateur MOS 92 est représenté entre l'entrée 90 et la sortie 86 de l'inverseur, et peut être identique à celui de la figure 3. Le circuit de la figure 4, sans le commutateur 92, pourrait de préférence s'utiliser pour réaliser l'inverseur 52 de la figure 2. D'une façon générale, le fonctionnement de _'amplificateur stabilisé à découpage de la figure 2 peut être considéré comme un échantillonnage séquentiel des deux tensions

d'entrée, et comme une commande de la tension croissante ap-

paraissant à la sortie 30 en fonction des tensions relatives des entrées. Ainsi, dans la partie complémentaire de chaque période d'horloge, l'entrée inverseuse 18 est branchée au condensateur d'entrée 44. En suppomit que les périodes d'horloge sont suffisamment longues, le courant d'entrée atteint le niveau zéro et la tension à ltentrée 18 se stabilise. Pendant cette

phase d'horloge complémentaire on peut constater que les com-

mutateurs 50 et 56 se ferment en piarisant les inverseurs 48 et à un niveau de tension intermédiaire à la fois à la sortie et à l'entrée, au lieu de les polariser à un niveau logique

zéro ou un.

Lorsque la phase de l'horloge complémentaire passe à zéro et que la phase de l'horloge primaire passe au niveau un, l'entrée positive 24 est branchée au condensateur 44 et les commutateurs 50 et 56 s'ouvrent. Si, à ce moment, la tension à l'entrée 24 est supérieure à la tension stabilisée à l'entrée 18, l'entrée de l'inverseur 48 augmente et sa sortie

passe au niveau zéro. L'inverseur 52 est alors déclenché pour -

fournir un niveau un au condensateur 54, et fait à son tour

passer l'inverseur 54 au niveau de sortie zéro. La bascule D 58 -

est déclenchée par cette phase d'horloge positive de manière à emmagasiner le niveau logique reçu à son entrée D. Ainsi, à la période d'horloge suivante un niveau logique zéro apparait à la

sortie Q 60 de la bascule 58.

Pendant cette période d'horloge, la source de courant 62 est donc coupée et la source 64 est branchée par l'inverseur 68 de manière à fournir un courant constant au point 66, ce qui provoque à son tour la montée de la tension dans le

24758 1 8

condensateur 69 et à la sortie 30. On peut constater de la même façon que si, à l'intervalle d'échantillonnage suivant, l'entrée positive 24 est plus faible que l'entrée négative 18, les états des sources de courant 62 et 64 s'inversent et la sortie 30 commence à descendre. Le résultat global de ce fonctionnement

est que l'amplificateur 28 fournit un signal de sortie essentiel-

lement analogique alors qu'il n'utilise pratiquement que des

disposiftifs numériques. On peut constater également que l'ampli-

ficateur 28 est très simple et peut se réaliser facilement sur

un circuit intégré CMOS. Il est dans la plupart des cas souhai-

table que le condensateur 69 soit de forte valeur et qu'il soit

par conséquent réalisé sous la forme d'un composant séparé.

En choisissant les valeurs particulières des éléments d'un circuit de référence de tension tel que celui de la figure 1, on doit considérer plusieurs facteurs. Tout d'abord la tension VBE est en premier lieu fonction de la différence entre les densités de courant des transistors 10 et 12. D'une façon générale ce terme VBE doit être de l'ordre de 70 à 100 millivolts. Les différences de densités de courant peuvent

s'obtenir soit en utilisant des surfaces de jonctions base-

émetteur différentes dans les transistors 10 et 12, soit en po-

larisant les transistors 10 et 12 à des niveaux de courant différents, déterminés par les résistances 16 et 26. Dans une forme préférée de réalisation de l'invention on peut utiliser à la fois des surfaces de jonctions différentes et des courants

de polarisation différents. Ainsi, dans une telle forme de réa-

lisation, le transistor 10 peut avoir une surface de jonction de 1,3.10 3 mm2, tandis que le transistor 12 peut avoir une surface de 10,3.10-3 mm, la résistance 16 ayant une valeur de 4,48 kilohms tandis que la valeur de la réistance 26 est de 8,96 kilohms. Ces valeurs des résistances 16 et 26 donnent des courants de polarisation de 128 EhA dans le transistor 10 et de 64>Go A

dans le transistor 12.

L'effet combiné de ces différences de surfaces de jonctions et de courants de polarisation, est que le

transistor 10 présente une densité de courant seize fois supé-

rieure à celle du transistor 12. La résistance 22 présente une valeur de 1,12 kilohms de sorte que, par combinaison avec la resistance 26, le terme VBE se trouve multiplié par un facteur

huit lorsqu'il est combiné au terme VBE du transistor 10.

Pour la densité de courant nominale du transistor 12, VBE doit être égal à 72 millivolts. Sur la base de ces valeurs nominales, la tension au point 40-doit être de 1,218 Volt. Les résistances 36 et 38 sont choisies de manière à donner une tension de sortie de 2,5 Volts à la borne 34 et

de manière à fournir dans les résistances des courants de pola-

risation supérieurs d'un ordre de grandeur au moins aux courants de base des transistors 10 et 12, afin de réduire ainsi l'effet de ces courants de base sur la tension de sortie. Ainsi, la résistance 36 a été choisie à une valeur de 2,55 kilohms tandis

que la résistance 38 a été choisie à une valeur de 2-,44 kilohms.

Comme indiqué ci-dessus, la résistance 42 est destinée àcompenserl'augmentation de tension de sortie résultant du passage dans la résistance 36 des courants de base

des transistors 10 et 12. Dans cette forme préférée de réalisa- tion, la réistance 42 présente une valeur de 375 ohms choisie pour réduire

le terme effectif VBE d'une quantité suffisante pour

réduire la tension au point 40 de la même valeur que l'augmen-

tation de tension due au passage des courants de base dans la résistance 36. Comme indiqué ci-dessus, les valeurs particulières choisies dans cette forme de réalisation sont destinées à donner une tension de sortie de 2,5 Volts, et ont été déterminées par

plusieurs approximations expérimentales.

Ce circuit est prévu pour donner une stabi-

lité de température d'environ 50 p.P.m. (parties par million)

dans la plage de températures définie pour les matériels mili-

taires, ce qui est bien meilleur que les performances des autres références de tension sur circuits intégrés CMOS. Si l'on désire obtenir d'autres tensions de référence il faut choisir d'autres valeurs de résistances dans le circuit. On peut également faire appel à d'autres variantes et d'autres valeurs de composants pour améliorer la stabilité et les points de polarisation des

différents éléments. De plus, comme indiqué ci-dessus, l'utili-

sation de résistances en couches minces ou discrètes présentant de meilleurs coefficients de température, permet d'améliorer les performances du circuit-si l'on désire obtenir une meilleure

stabilité en température.

13 2475818

Claims

REVENDICATIONS

1.- Référence de tension à effet tunnel destinée à être utilisée dans des circuits intégrés CMOS, référence de tension caractérisée en ce qu'elle comprend un premier et un second transistors bipolaires (10, 12) formés sur un substrat de circuit intégré; une première résistance (16) branchée entre ltémetteur de ce premier transistor (10) et la masse; une seconde résistance (22) branchée entre l'émetteur du second transistor et un point de référence (24) une troisième résistance (26) branchée entre le point de référence et la masse; et un amplificateur différentiel (28) comportant une entrée positive branchée au point de référence (24) et une entrée négative branchée à l'émetteur du premier transistor (10), ainsi qu'une sortie (34) branchée aux bases des premier et second transistors (10, 12) cette sortie (34)

fournissant une tension de référence stabilisée en tempéra-

ture.

2.- Référence de tension selon la revendi-

cation 1, caractérisée en ce qu'elle comprend en outre une

quatrième résistance (36) branchée entre la sortie de l'amplifi-

cateur différentiel et un second point de référence (40); et une cinquième résistance (38) branchée entre le second point de référence (40) et la masse; le second point de référence (40)

étant branché aux bases des premier et second transistor (10, 12).

3.- Référence de tension selon l'une quel-

conque des revendications 1 et 2, caractérisée en ce qu'elle

comprend en outre une sixième résistance (42) branchée entre le second point de référence (40) et la base du second transistor

(12); le second point de référence (40) étant branché directe-

ment à la base du premier transistor.

4.- Référence de tension selon l'une quel-

conque des revendications 1 à 3, caractérisée en ce qu'elle

comprend en outre un troisième transistor (32) dont le collec-

teur est formé sur le substrat du circuit intégré, dont la base est branchée à la sortie (30) de l'amplificateur différentiel (28), et dont l'émetteur est branché aux bases des premier et

second transistors (10, 12).

5.- Référence de tension selon l'une quel-

conque des revendications 1 à 4, caractérisée en ce que les

surfaces de jonctions base-émetteur des premier et second

2 4 75 8 1 8

transistors (10, 12), et les valeurs des première, seconde et troisième résistances (16, 22, 26), sont choisies de manière à fournir, à la sortie de l'amplificateur différentiel (28), une

tension de référence présentant un minimum de dérive en tempé-

rature.

6.- Référence de tension selon l'une quel-

conque des revendications 1 à 6, caractérisée en ce que l'ampli-

ficateur différentiel (28) est un amplificateur stabilisé à découpage fabriqué à partir de dispositifs MOS sur le même substrat que les premier et second transistors bipolaires (10, 12).

7.- Référence de tension selon l'une quel-

conque des revendications 1 à 6, caractérisée en ce que l'ampli-

ficateur stabilisé à découpage (28) comprend un premier et

un second commutateurs MOS (46) branchés entre les entrées posi-

t;ive (24) et négative (18) de l'amplificateur, et un point d'entrée commun, et deux horloges de référence de phase branchées aux commutateursïe manière à brancher alternativement les entrées

à ce point d'entrée commun; un condensateur d'entrée (44) com-

portant une première armature branchée au point dtentrée, et une seconde armature; un nombre impair d'inverseurs MOS branchés

en série (48, 52, 55), le premier (48) de ces inverseurs compor-

tant une entrée branchée à la seconde armature du condensateur; au moins'un troisième commutateur MOS (50) branché entre l'entrée et la sortie du premier inverseur au moins, ce commutateur étant commandé par l'horloge à deux phases de manière à se fermer lorsque le second commutateur MOS se ferme; un dispositif de mémoire (58) comportant une entrée destinée à recevoir la sortie du dernier inverseur, ce dispositif de mémoire étant commandé par l'horloge à deux phases de manière à emmagasiner le signal de sortie du dernier inverseur sur des phases d'horloge alternées; et des moyens de sortie intégrateurs comprenant une

source de courant commutable (64) et un piège à courant commuta-

ble (62) comportant chacun une entrée branchée au dispositif de mémoire pour exciter alternativement la source (64) et le piège à courant (62) suivant l'état du dispositif de mémoire, la

source et le piège à courant comportant chacun une sortie bran-

chée à un condensateur (69) de manière à charger celui-ci à une

tension commandant le potentiel de référence.

8,- Référence de tension selon l'une quel-

conque des revendications 1 à 7, caractérisée en ce qu'elle

comprend en outre un dispositif tampon (70) dont l'entrée est branchée au condensateur (69) et dont la sortie forme la sortie de l'amplificateur différentiel. 9.- Circuit intégré de référence de tension

selon l'une quelconque des revendications 1 à 8, du type dans

lequel la tension base-émetteur d'un transistor bipolaire se combine à la différence des tensions base-émetteur de deux transistors bipolaires fonctionnant à des densités de courant différentes pour fournir une référence de tension stable en température, circuit intégré de référence de tension caractérisé en ce qu'il utilise un premier et un second transistors bipolaires (10, 12) à collecteurs communs pour fournir à la fois la tension base-émetteur et la différence des tensions base-émetteur des

deux transistors.

10.- Circuit de référence de tension selon la revendication 9, caractérisé en ce qu'il utilise un certain nombre de résistances (16, 22, 26) branchées entre les émetteurs des premier et second transistors (10, 12) et la masse, pour détecter la tension base-émetteur et la différence des tensions

base-émetteur des deux transistors.

11.- Circuit de référence de tension selon

l'une quelconque des revendications 9 et 10, caractérisé en ce

que les résistances comprennent une première résistance (16) branchée entre l'émetteur du premier transistor et la masse, une seconde résistance (22) branchée entre l'émetteur du second transistor et un point de référence (24), et une troisième résistance (26) branchée entre le point de référence (24) et la masse; et en ce qu'on utilise un amplificateur différentiel (28) dont l'entrée négative est branchée à l'émetteur du premier transistor (10), dont l'entrée positive est branchée au point de référence (24), et dont la sortie (34) est branchée aux bases des premier et second transistors, de manière à obtenir à la sortie de cet amplificateur différentiel la tension de

référence stable en température.

12.- Circuit de référence de tension selon

l'une quelconque des revendications 9 à 11, caractérisé en ce

que l'amplificateur différentiel (28) comprend un amplificateur stabilisé à découpage formé sur le même substrat que les premier

2 4 7 5 8 18

et second transistors bipolaires (10, 12).

13.- Circuit de référence de tension selon

l'une quelconque des revendications 9 à 12, caractérisé en ce

qu'il comprend un premier et un second transistors bipolaires (10, 12) dont les collecteurs communs sont formés sur le substrat d'un circuit intégré; des moyens permettant d'établir

une différence prédéterminée entre les densités de courant base-

émetteur des premier et second transistors; et des moyens permettant de combiner la tension base-émetteur du premier transistor avec un multiple prédéterminé de la différence entre les tensions base-émetteur des premier et second transistors,

pour obtenir une tension de référence stable en température.

14.- Circuit de référence de tension selon

l'une quelconque des revendications 9 à 13, caractérisé en ce

que les moyens de combinaison comprennent.des moyens permettant

de multiplier la tension de référence stable par une valeur pré-

déterminée, de manière à obtenir une tension de référence

stable prédéterminée plus stable en température.

; r Circuit de référence de tension à

effet tunnel selon l'une quelconque des revendications 9 à 14,

caractérisé en ce que les moyens d'établissement et les moyens de combinaison comprennent une première résistance (16) branchée entre l'émetteur du premier transistor et la masse; une seconde résistance (22) branchée entre l'émetteur du second transistor -et un point de référence (24); et une troisième résistance (26) branchée entre le point de référence et lanasse; les moyens amplificateurs (28) comportant des entrées branchées à l'émetteur du premier transistor et au point de référence, et une sortie

branchée aux bases des premier et second transistors pour mainte-

nir les tensions des entrées sensiblement égales, la sortie des moyens amplificateur fournissant la tension de référence stable

en température.

16.- Circuit de référence de tension selon

la revendication 15, caractérisé en ce que les moyens amplifi-

cateurs sont constitués par un amplificateur différentiel (28) dont l'entrée négative est branchée à-l'émetteur du premier tBnsistor (10), dont l'entrée positive est branchée au point de référence (24), et dont la sortie est branchée aux bases du

premier et second transistors.

24 758 18

17.- Circuit de référence de tension selon

l'une quelconque des revendications 15 et 16, caractérisé en ce

que l'amplificateur différentiel (28) est un amplificateur stabi-

lisé à découpage.

18.- Circuit de référence de tension selon

l'une quelconque des revendications 15 à 17, caractérisé en ce que

les moyens amplificateurs comprennent un premier et un second commutateurs (46) synchronisés sur des phases d'horloge alternées

pour brancher l'une des entrées à un point d'entrée; un conden-

sateur dtentrée (44) muni d'une première armature branchée au point d'entrée, et d'une seconde armature; au moins un inverseur

(48) muni d'une entrée branchée à la seconde armature du conden-

sateur, et d'une sortie; un troisième commutateur (50) synchro-

nisé sur des phases d'horloge alternées pour court-circuiter au

moins une entrée inverseuse sur une sortie inverseuse; une mé-

moire synchronisée possédant une entrée branchée à l'entrée inverseuse au moins unique, et une sortie destinée à fournir une indication de l'état de la sortie inverseuse sur les phases d'horloge alternées; et des moyens de sortie intégrateurs présentant une entrée branchée aux moyens de mémoire et une sortie destinée à fournir un signal de sortie intégré, cette sortie intégrée constituant la tension de référence stable en température. - 19.Circuit de référence de tension selon

l'une quelconque des revendications 15 à 18, caractérisé en ce

que les moyens de sortie intégrateurs comprennent une source de courant commutable (64) et un piège à courant commutable (62) comportant chacun une entrée branchée à la mémoire pour exciter alternativement l'un ou l'autre de ces deux éléments suivant

l'état de la mémoire, et une sortie branchée à un point d'inté-

gration, un condensateur (69) étant en outre branché entre le

point d'intégration et la masse.

- Circuit de référence de tension selon

l'une quelconque des revendications 15 à 19, caractérisé en ce

qu'il comprend en outre un dispositif tampon (70) dont l'entrée est branchée au point d'intégration et dont la sortie constitue

la sortie des moyens amplificateurs.