FR2429466A1 - Circuit de correction d'erreurs pour systemes de traitement de donnees - Google Patents

Circuit de correction d'erreurs pour systemes de traitement de donnees

Info

Publication number
FR2429466A1
FR2429466A1 FR7912456A FR7912456A FR2429466A1 FR 2429466 A1 FR2429466 A1 FR 2429466A1 FR 7912456 A FR7912456 A FR 7912456A FR 7912456 A FR7912456 A FR 7912456A FR 2429466 A1 FR2429466 A1 FR 2429466A1
Authority
FR
France
Prior art keywords
error
register
word
memory
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR7912456A
Other languages
English (en)
Other versions
FR2429466B1 (fr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMC Corp
Original Assignee
Data General Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US05/917,519 external-priority patent/US4171765A/en
Application filed by Data General Corp filed Critical Data General Corp
Publication of FR2429466A1 publication Critical patent/FR2429466A1/fr
Application granted granted Critical
Publication of FR2429466B1 publication Critical patent/FR2429466B1/fr
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

L'invention concerne un circuit de détection d'erreurs. Elle se rapporte à un circuit qui comprend un premier registre 10 à décalage qui reçoit des mots de données en parallèle et les transmet sous forme série à un arrangement logique programmé. Un registre d'erreur reçoit les mots série de données et forme un mot d'erreur aussi bien à l'écriture qu'à la lecture. Lorsque le mot d'erreur de lecture est différent du mot d'erreur d'écriture enregistré dans une mémoire avec les mots de données, une erreur est indiquée. Selon l'invention, l'arrangement logique programmable 15 commande la transmission des mots du registre 10 à la mémoire et du mot d'erreur d'écriture à la mémoire en mode d'écriture et commande la transmission des mots de la mémoire au premier registre et du mot d'erreur d'écriture au registre d'erreur en mode de lecture. Le registre 11 d'erreur forme un mot de reste qui diffère de 0 en cas d'erreur. Application à la vérification du fonctionnement des systèmes de traitement de données.
FR7912456A 1978-06-21 1979-05-16 Circuit de correction d'erreurs pour systemes de traitement de donnees Granted FR2429466A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/917,519 US4171765A (en) 1977-08-29 1978-06-21 Error detection system

Publications (2)

Publication Number Publication Date
FR2429466A1 true FR2429466A1 (fr) 1980-01-18
FR2429466B1 FR2429466B1 (fr) 1984-08-31

Family

ID=25438904

Family Applications (1)

Application Number Title Priority Date Filing Date
FR7912456A Granted FR2429466A1 (fr) 1978-06-21 1979-05-16 Circuit de correction d'erreurs pour systemes de traitement de donnees

Country Status (5)

Country Link
JP (1) JPS553097A (fr)
CA (1) CA1114067A (fr)
DE (1) DE2923380A1 (fr)
FR (1) FR2429466A1 (fr)
GB (1) GB2023895B (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984317A (ja) * 1982-11-05 1984-05-16 Sony Corp 再生装置
JPH0770176B2 (ja) * 1987-03-23 1995-07-31 三菱電機株式会社 誤り制御装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2119959A1 (fr) * 1970-12-31 1972-08-11 Ibm
US3836957A (en) * 1973-06-26 1974-09-17 Ibm Data storage system with deferred error detection
FR2310593A1 (fr) * 1975-05-07 1976-12-03 Data General Corp Appareil de detection et de correction d'erreurs
FR2361699A1 (fr) * 1976-08-12 1978-03-10 Honeywell Inf Systems Procede et dispositif de controle par redondance cyclique pour ordinateurs

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5019226A (fr) * 1973-05-18 1975-02-28

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2119959A1 (fr) * 1970-12-31 1972-08-11 Ibm
US3836957A (en) * 1973-06-26 1974-09-17 Ibm Data storage system with deferred error detection
FR2310593A1 (fr) * 1975-05-07 1976-12-03 Data General Corp Appareil de detection et de correction d'erreurs
FR2361699A1 (fr) * 1976-08-12 1978-03-10 Honeywell Inf Systems Procede et dispositif de controle par redondance cyclique pour ordinateurs

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 13, no. 8, janvier 1971, NEW YORK (US) *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 16, no. 3, août 1973, NEW YORK (US) *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 17, no. 3, août 1974, NEW YORK (US) *
NEUES AUS DER TECHNIK, no. 3, 15 juin 1978, Vogel-Verlag, W]RZBURG (DE) *

Also Published As

Publication number Publication date
DE2923380A1 (de) 1980-01-10
CA1114067A (fr) 1981-12-08
GB2023895B (en) 1982-10-13
JPS553097A (en) 1980-01-10
FR2429466B1 (fr) 1984-08-31
GB2023895A (en) 1980-01-03

Similar Documents

Publication Publication Date Title
EP0404474A3 (fr) Système de traitement de données pour un signal audio
JPS5750307A (en) Time base correcting device
FR2426963A1 (fr) Dispositif de detection de defauts pour une memoire dynamique
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
SE9303922D0 (sv) Förfarande och anordning för klocksignalgenerering
FR2429466A1 (fr) Circuit de correction d'erreurs pour systemes de traitement de donnees
JPH01108653A (ja) メモリ内容保護回路
FR2445999A1 (fr) Dispositif pour l'ecriture en memoire adressable par mots d'un systeme de traitement de donnees
JPS6333198B2 (fr)
JP2751822B2 (ja) Ｆｉｆｏメモリ装置のメモリ制御方法
JPH0721700A (ja) エラー訂正用メモリ装置
FR2606566A1 (fr) Procede d'initialisation pour un controleur de canal
JPS6024492B2 (ja) メモリシステム
JPH0547189A (ja) メモリカード装置
JPS554757A (en) Error control system of memory unit
JPS6230662B2 (fr)
KR960042377A (ko) 디에스피(dsp) 프로그램 다운로드 방법 및 그 장치
KR970029333A (ko) 불량 메모리 소자를 이용한 압축된 오디오 신호의 기록/재생 장치 및 그 방법
JPH10162567A (ja) メモリ判別装置
JPH11161559A (ja) パリティチェック機能付き記憶装置
JPS6454557A (en) Address parity checking circuit
JPS5853405B2 (ja) ジヨウホウキロクソウチ
JPS6027049A (ja) 記憶装置
JPS59127283A (ja) デ−タ書込み方式
JPH08194647A (ja) 外部固体記憶装置

Legal Events

Date Code Title Description
ST Notification of lapse