JPH0770176B2

JPH0770176B2 - 誤り制御装置

Info

Publication number: JPH0770176B2
Application number: JP62068692A
Authority: JP
Inventors: 和宏杉山; 康雄近藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-03-23
Filing date: 1987-03-23
Publication date: 1995-07-31
Anticipated expiration: 2010-07-31
Also published as: JPS63234461A

Description

【発明の詳細な説明】〔産業上の利用分野〕複数の誤り訂正符号化または復号化を１つの誤り制御プ
ロセツサを用いて演算処理を行う誤り制御装置に関する
ものである。

〔従来の技術〕

この種の誤り制御装置は、回転ヘツドによつて磁気テー
プに傾斜したトラツクとしてデイジタル信号を記録する
もの、固定ヘツドによつて磁気テープの長手方向に延長
するトラツクとしてデイジタル信号を記録するもの、さ
らにレーザーピツクアツプによりイレーザブル光デイス
クにデイジタル信号を記録するもの等のデイジタル記録
再生装置の誤り制御部に使われておりいずれにおいて
も、磁気テープ，光デイスク等の記録媒体への記録再生
時に発生する誤りを検出，訂正を行うために誤り制御部
は複雑な構成となつている。

従来の誤り制御装置を２チヤンネルのデイジタルオーデ
イオ信号を、８トラツクの固定ヘツドで磁気テープに記
録再生するPCM記録再生装置を例として説明する。第３
図はそのようなPCM記録再生装置における記録フオーマ
ツトを示す説明図で、図において、８は磁気テープ、９
−１〜９−６はオーデイオデータが記録される情報トラ
ツク、９−7,9−８はオーデイオデータの誤り訂正のた
めの冗長信号が記録される冗長トラツクである。またＳ
は各トラツク９−１〜９−８上の同期マーク、ID1,ID2
は情報トラツク９−1,9−２上の識別データ、BA1,BA2は
情報トラツク９−3,9−４上のブロツク番号、PD1〜PD6
は情報トラツク９−１〜９−６上のデイジタルオーデイ
オデータであり、C2P1,C2P2はデイジタルオーデイオデ
ータの誤り訂正のためのC2パリテイ（リード・ソロモン
符号のチエツクシンボル）で、冗長トラツク９−7,9−
８上に、前記デイジタルオーデイオデータPD1〜PD6の所
定の配列に対して符加される。C3P1〜C3P4は識別データ
ID1,ID2、及びブロツク番号BA1,BA2の誤り訂正のための
C3パリテイ（リード・ソロモン符号のチエツクシンボ
ル）である。さらにC1P1は識別データID1,デイジタルオ
ーデイオデータPD1に対してトラツク長手方向に符加さ
れるC1パリテイ（短縮化巡回符号（以下、CRCCという）
のチエツクビツト）、C1P2〜C1P8も同様の各トラツク９
−２〜９−８のC1パリテイである。各トラツク毎に同期
マークＳからC1パリテイまでをフレームと称し、このフ
レームが８トラツク分集まつて１つの符号ブロツクを構
成している。

上述の記録フオーマツトによれば、８トラツク中２トラ
ツクまでの誤りを訂正することが知られている。従つて
どれか１つのトラツクの記録の状態が悪くて符号誤りが
多発しても充分訂正できる。また、１トラツクが完全に
故障して動作不能に陥つて、更に他のトラツクにドロツ
プアウトが発生しても訂正出来るので、デイジタル記録
再生装置としては安定性を大巾に増加したことになる。

このような記録フオーマツトのデイジタル記録再生装置
の構成を第４図に示す。図において10はアナログ信号の
入力端子、11はこの入力端子10に接続されたアナログ・
デイジタル変換器（以下、A/D変換器という）、12はデ
ータの並びかえを行なうため、前記A/D変換器11に接続
されたインターリーブ回路、13はこのインターリーブ回
路12に接続されたC2符号器、14は前記識別データID,及
びブロツク番号BAを発生するID,BA発生器、15は前記C2
符号器13及びID,BA発生器14に接続されたC3符号器、16
はこのC3符号器15に接続されたC1符号器、17はこのC1符
号器16に接続された同期信号付加回路、18はこの同期信
号付加回路17に接続されて、デイジタルデータを磁気テ
ープ８上に記録するパターンに変換する変調器、19はこ
の変調器18に接続された記録アンプ、20はこの記録アン
プ19に接続された記録ヘツドである。また、21は再生ヘ
ツド、22はこの再生ヘツド21に接続された再生アンプ、
23はこの再生アンプ22に接続されて、磁気テープ８で再
生した信号をデイジタルデータに戻す復調器、24はこの
復調器23に接続されて、磁気テープと走行メカニズムで
発生するワウフラツタ，ジツタ等を除去する時間軸補正
回路、25はこの時間軸補正回路24に接続されたC1復合
器、26はこのC1復号器25に接続されたC3復号器、６はこ
のC3復号器26に接続されて、当該C3復号器26で誤り訂正
したブロツク番号にしたがつてブロツク配列を再構成す
るブロツク配列補正回路、27はこのブロツク配列補正回
路６に接続されたC2復号器、28はこのC2復号器27に接続
されたデインターリーブ回路、29はこのデインターリー
ブ回路28に接続されたデイジタル・アナログ変換器（以
下、D/A変換器という）、30はこのD/A変換器29のアナロ
グ信号の出力端子であり、31は前記時間軸補正回路24と
ブロツク配列補正回路６からの制御信号により磁気テー
プ８の走行スピードを制御するキヤプスタンモータであ
る。

次に動作について説明する。入力端子10から入力された
アナログ信号は、A/D変換器11でデイジタルデータに変
換される。このデイジタルデータはインターリーブ回路
12でバースト誤りが発生した場合の対策としてデータ順
序の並びかえを行い、次にC2符号器13でC2パリテイによ
るリード・ソロモン符号化を行う。ID,BA発生器14で発
生させた識別データID、及びブロツク番号BAは第３図で
示した所定の位置に混入され、C3符号器15でC3パリテイ
によるリード・ソロモン符号化が行われる。続いてC1符
号器16で各フレーム毎にCRCC誤り検査符号が付加され
る。このようにして誤り訂正符号化されたデイジタルデ
ータには、同期信号付加回路17で同期マークＳが付加さ
れ、変調器18で磁気テープ８に記録するパターンに変調
されて記録アンプ19で増幅され、記録ヘツド20から磁気
テープ８に記録される。

次に再生側の動作を説明する。再生ヘツド21で再生され
た信号は、再生アンプ22で増幅され、復調器23でデイジ
タルデータに復調された後、時間軸補正回路24でワウフ
ラツタ，ジツタ等が吸収される。ついで、C1復号器25で
はテープ長手方向の誤りを検出後、C3複合器26で識別デ
ータID,及びブロツク番号BAを訂正し、ブロツク配列補
正回路６で訂正後のブロツク番号BAを基準に元のブロツ
クを確実に再構成する。この機能は外乱等によりサーボ
応答が乱れ、時間軸補正回路24の能力限界を越え、また
編集処理された磁気テープを再生し不要なブロツクが挿
入されたり、必要なブロツクが飛ばされたりした場合
に、元のブロツクに再構成するためのものである。元の
ブロツクに再構成されたデータ列はC2復号器27で誤りの
訂正、検出を行い、最後にD/A変換器29へ送られ、元の
アナログ信号に変換されて出力端子30より出力される。
31のキヤプスタンモータでは時間軸補正回路24と、ブロ
ツク配列補正回路６より制御信号で再生信号量が平均し
て一定になるように磁気テープ８の走行速度を制御して
いる。

以上の構成のデイジタル記録再生装置における誤り制御
部（第４図に破線で囲んだ部分）ではC2パリテイ,C3パ
リテイに同種のリード・ソロモン符号を採用しているに
もかかわらず、符号器，復号器を各ブロツクごとに持た
なければならず、リードウエア量が多くなり装置全体が
複雑になる問題点があつた。

そこでよく知られているプログラムにより各種の符号
器，復号器に対応できる誤り制御プロセツサを用いて時
分割処理を行うように改良された誤り制御装置の構成を
第５図に示す。これは第４図における破線で囲んだ部分
に対応するものである。図において、32はC2符号化,C3
符号化,C2復号化の３種類のプログラムを装備し、２ビ
ツトの制御信号ａによりどのモードにでも切り換えられ
る誤り制御プロセツサであり、３はこの誤り制御プロセ
ツサ32とのインターフエースを持ち、C2符号化を行うC2
符号化用メモリー、４はC2符号化用メモリー３と同様
に、C3符号化を行うC3符号化用メモリー、５も同様に誤
り制御プロセツサ32とのインターフエースを持ちC2復号
化を行うC2復号化メモリーである。また、33は誤り制御
プロセツサ32に対し、どのモードの処理を実行するかを
指示する２ビツトの制御信号ａを出力するとともに、各
符号化，復号化メモリ−3,4,5と誤り制御プロセツサ32
とのインターフエースを制御するイネーブル制御信号d,
e,fを出力する時分割処理コントローラである。

次に動作について説明する。ここで、時分割処理コント
ローラ33を中心とした動作を理解するための各信号のタ
イミングを第６図に示す。まず、時分割処理コントロー
ラよりC3符号化を実行するために（C3符号化,C2符号化,
C2復号化の実行の順番は不問）、C3符号化用メモリー４
に対してインターフエースのイネーブル制御信号ｄをア
クテイブ、即ちローレベルにし、誤り制御プロセツサ１
に対してはC3符号化処理のプログラム制御信号ａを出力
する。次に時分割処理コントローラ33はC2符号化用メモ
リー３に対してイネーブル制御信号ｅを出力し、同時に
制御プロセツサ１に対してC2符号化処理のプログラム制
御信号ａを出力する。次にC2復号化についても同様に、
時分割処理コントローラ33はイネーブル制御信号ｆを出
力し、同時にC2復号化処理プログラム制御信号ａを出力
する。時分割処理コントローラ33ではこの３種類のプロ
グラム処理が所定の符号化，復号化時間内に終了するよ
うに分割する。しかしながら、この構成では、誤り制御
プロセツサ32において符号化，復号化処理に必要となる
実行時間は演算アルゴリズムやプログラム構成等により
異なり、プログラムのデバツグ等でも多少演算時間が変
化するので、時分割処理コントローラ33が各々の符号
化，復号化に割り当てる時間には第６図に斜線を施して
示すマージンが必要となる。このために誤り制御プロセ
ツサ32を時分割使用しても、このマージン分だけは実行
効率が悪くなつてしまう。

さらに、C2,C3符号は、同じリード・ソロモン符号であ
るので同じ誤り制御プロセツサを用いて復号することが
可能であるが、前述したように、ブロツク配列補正回路
６でブロツク番号によりブロツクを再配列するという操
作を行うため、不要なブロツクが挿入されたり、必要な
ブロツクが飛ばされた場合でも、再生信号量を一定にす
る必要がある。そこで、第４図における復調器23からブ
ロツク配列補正回路６までを、別クロツクにし、ブロツ
ク配列補正回路６に入力される信号量を制御している。
従って、C3復号器26については、他のC2符号器13、C3符
号器15、C2復号器27と周期が異なり、第５図における時
分割処理コントローラ33の機能ではC3復号器26を誤り制
御プロセツサ32に取り込むことはできず、第５図の構成
のようにC3復号器26を別に専用に持つことになる。

〔発明が解決しようとする問題点〕

従来の誤り制御装置は、以上のように構成されているの
で、各符号の符号化，復号化毎に符号器，復号器を設け
なければならず、ハードウエア量が多くなつて装置が複
雑になり、またプロセツサタイプの符号器，復号器を用
いて時分割処理を実行し、符号器，復号器の数を減少さ
せた場合でも、周期の異なる符号化，復号化部に対して
は個別に用いる必要があり、ハードウエアを共用化でき
ず、さらに各々の符号化，復号化時間にマージンをもた
せなければならず、実行効率が悪くなるなどの問題点が
あつた。

この発明は上記のような問題点を解消するためになされ
たもので、周期の異なる処理をも含めた複数の符号化，
復号化処理を１つのプロセツサタイプの符号器，復号器
を用いて実現できるとともに、実行効率をも改善した誤
り制御装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る誤り制御装置は、切り替え信号によつて
複数種類の誤り訂正または復号化の処理の各々に対応す
る誤り制御プロセツサと、この誤り制御プロセツサの時
分割処理を行う時分割処理コントローラとを備え、この
時分割処理プロセツサを非同期割込を可能にしたもので
ある。

〔作用〕

この発明における時分割処理コントローラは、誤り制御
プロセツサに対してどの符号化，復号化処理を実行する
かを指示するとともに、非同期割込によつて周期の異な
る処理をも含めた符号化，復号化処理を１つの誤り制御
プロセツサで実行することを可能とする。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は、第４図における破線で囲んだ誤り制御部に、対応
する誤り制御装置の構成を示すブロツク図であり、図に
おいて、１はC2符号化,C3符号化,C2復号化,C3復号化の
４種類のプログラムを装備し、２ビツトの制御信号ａに
よりどのモードにも切り換えられ、スタート信号ｂによ
り演算処理を開始し、演算処理中は演算中信号ｃを出力
する誤り制御プロセツサである。２は割込リクエスト信
号ｈより、各符号化，復号化の優先順位を判断し、誤り
制御プロセツサ１にどのモードの処理を実行するかを指
示する制御信号ａと演算スタート信号ｂを出力するとと
もに、各符号化，復号化メモリー3,4,5及び６と誤り制
御プロセツサ１とのインターフエースを制御するイネー
ブル制御信号d,e,f,gを出力し、さらに誤り制御プロセ
ッサ１からの演算中信号ｃを受け取り演算が終了すると
次のモードに移行するように構成された割込可能な時分
割処理コントローラである。３は前記誤り制御プロセツ
サ１とのインターフエースを持ち、C2符号化を行うC2符
号化用メモリー、４はC2符号化用メモリー３と同様にC3
符号化を行うC3符号化用メモリー、５は同様に誤り制御
プロセツサ１とのインターフエースを持ち、C2復号化を
行うC2復号化用メモリー、６はC2復号化用メモリー５と
同様にC3復号化を行うC3復号化用メモリーである。

次に動作について説明する。まず、時分割処理コントロ
ーラ２における符号化，復号化処理の優先順位を定め
る。本実施例では周期の異なるC3復号を優先順位１とす
る。これは同じブロツク番号BAをもつ再生データに対し
ては、ブロツク配列補正回路６において再配列操作を実
行すると再生データ不足となり、これを解消するため
に、磁気テープ８の走行スピードを上げて対応するよう
になつているが、この場合一時的にC3復号だけ間隔が早
くなり、通常の符号化，復号化周期に２回のC3復号を実
行しなければならない場合が生じる。従つてC3復号の周
期がどの程度早くなるのか、また全体の符号化，復号化
周期に対して実際の誤り制御プロセツサ１の演算時間は
どの程度必要となるのかなどとの兼ね合いに関係する
が、C3復号を確実に実行するために優先順位を高くす
る。次に残る３種の符号化，復号化処理についてはどの
順位でもよいが、ここではC3符号化,C2符号化,C2復号化
の順に優先順位を付ける。但し、符号化，復号化が与え
られた周期内に十分に処理できる場合はこれでよいが、
以下のシステムでは異なる。

一般的に復号化の処理時間は誤りの状態により大きく変
化し、誤りの数が多い程復号時間がかかる場合が多い。
通常は一番復号時間が長くなる場合を考慮して与えられ
た処理時間以内に全ての符号化，復号化処理が終了する
ように設計するが、与えられた処理時間に余裕がない場
合は、誤つた全データを訂正するのではなく、訂正が間
に合わなかつたデータに関しては補正（音楽信号のよう
に相関のあるデータでは前後のデータから補正値を作り
出しこのデータを用いる）するシステムがあり、符号
化，復号化システムでは符号化は必ず行う必要があるの
で、このシステムでは符号化の優先順位を復号化の優先
順位より高くして、符号化を必ず先に実行する。

第２図に時分割処理コントローラ２を中心とした動作を
理解するための各信号のタイミングを示す。符号化，復
号化周期Ａ−Ｂ区間を順に説明する。まずＡ点において
は優先順位１のC3復号割込リクエスト信号ｈがないので
次に優先順位の高いC3符号化を実行するために誤り制御
プロセツサ１に対して、モード切換信号ａと、演算スタ
ート信号ｂを出力するとともに、C3符号化用メモリー４
のインターフエースに対するイネーブル制御信号ｄをア
クテイブ即ちローレベルにする。その結果、誤り制御プ
ロセツサ１よりの演算中信号ｃがアクテイブになりC3符
号化の演算が開始される。次に演算が終了すると演算中
信号ｃが非アクテイブ、即ちハイレベルに戻り、この信
号を受けた時分割処理コントローラ２は、まずC3符号化
メモリー４のイネーブル制御信号ｄを非アクテイブに戻
す。この間にはC3復号割込リクエスト信号ｈはないので
次に優先順位の高いC2符号化を実行するために、時分割
処理プロセツサ２は誤り制御プロセツサ１に対して、モ
ード切換信号ａと演算スタート信号ｂを出力するととも
にC2符号化用メモリー３のインターフエースに対するイ
ネーブル制御信号ｅをアクテイブ、即ちローレベルにす
る。その結果誤り制御プロセツサ１よりの演算中信号ｃ
がアクテイブになり、C2符号化の演算が開始される。C2
符号化の演算が終了すると、演算中信号ｃが非アクテイ
ブ、即ちハイレベルに戻り、時分割処理コントローラ２
は、C2符号化メモリー３のイネーブル制御信号ｄを非ア
クテイブに戻す。このC2符号化演算中にC3復号割込リク
エスト信号ｈが入力されたので時分割処理コントローラ
２は次にC3復号を選択する。時分割処理コントローラ２
はモード切り換え信号ａ、演算スタート信号６と、C3復
号化メモリー７のイネーブル制御信号ｇを出力し、誤り
制御プロセツサ１からの演算中信号ｃを監視し、同様に
してC3復号演算を実行し、C3復号演算が終了すると最後
に優先順位の一番低いC2復号化を同様なタイミングで実
行する。

なお、上記実施例ではC2符号化演算中にC3復号割込リク
エスト信号ｈを入力させたが、どの位置に割込信号が入
力されてもよく、本実施例では割込信号が入力されれ
ば、現在処理している演算が終了すれば必ず次に割込処
理を実行する。

また、上記実施例では割込処理は１種類であつたが、割
込の種類は２種類以上あつてもよく、各割込処理にも優
先順位つけておけば同様のタイミングで処理が可能であ
る。

さらに、上記実施例では、処理対象がC2,C3の符号化，
復号化の４種であつたが、２種以上であれば本発明を適
用できる。

また、上記実施例では、プログラムの変更で各種の符号
化，復号化に対応できる誤り制御プロセツサを使用した
場合について説明したが、ハードウエアの一部を変更す
ることにより各種の符号化，復号化に対応できる誤り制
御器を使用した場合であつてもよく、上記実施例と同様
の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば、誤り訂正符号化及び
誤り訂正復号化の処理プログラムをそれぞれ複数個装備
され、入力される切り替え信号に基づいて、何れかの処
理プログラムを実行する誤り制御プロセッサと、予め、
各誤り訂正符号化及び誤り訂正復号化の処理に対して優
先順位が設定され、優先順位が高い処理の実行を指令す
る切り替え信号から順次前記誤り制御プロセッサに対し
て出力する非同期割込が可能な時分割処理コントローラ
とを設けた構成にしたので、複数の符号器や復号器を設
けることなく、複数の誤り訂正符号化及び誤り訂正復号
化の処理を実行することができるとともに、装置の実行
効率を改善できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による誤り制御装置を示す
構成図、第２図はその各信号のタイミングを示す説明
図、第３図はこの種の誤り制御装置をもつデイジタル記
録再生装置の記録フオーマツトを示す説明図、第４図は
従来の誤り制御装置で構成されたデイジタル記録再生装
置を示す構成図、第５図は誤り制御プロセツサと時分割
処理コントローラを用いた従来の誤り制御装置を示す構
成図、第６図はその各信号のタイミングを示す説明図で
ある。図において、１は誤り制御プロセツサ、２は時分割処理
コントローラ、３はC2符号化用メモリー、４はC3符号化
用メモリー、５はC2復号化用メモリー、７はC3復号化用
メモリー。なお、図中、同一符号は同一、又は相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ１１Ｂ 20/18 ５４４Ａ 9074−5Ｄ

Claims

【特許請求の範囲】

【請求項１】誤り訂正符号化及び誤り訂正復号化の処理
プログラムをそれぞれ複数個装備され、入力される切り
替え信号に基づいて、何れかの処理プログラムを実行す
る誤り制御プロセッサと、前記誤り制御プロセッサとの
インターフェースを有して前記誤り訂正符号化を行う符
号化用メモリーと、前記誤り制御プロセッサとのインタ
ーフェースを有して前記誤り訂正復号化を行う復号化用
メモリーと、予め、各誤り訂正符号化及び誤り訂正復号
化の処理に対して優先順位が設定され、優先順位が高い
処理の実行を指令する切り替え信号から順次前記誤り制
御プロセッサに対して出力する非同期割込が可能な時分
割処理コントロールとを備えた誤り制御装置。
【請求項２】前記複数種類の誤り訂正符号化または復号
化として、符号化あるいは復号化周期が早くなるものを
含む場合、当該誤り訂正符号化または復号化には高い優
先順位を設定することを特徴とする特許請求の範囲第１
項記載の誤り制御装置。
【請求項３】前記誤り訂正符号化の優先順位を、前記誤
り訂正復号化の優先順位より高く設定したことを特徴と
する特許請求の範囲第２項記載の誤り制御装置。