JP2696867B2 - エラー訂正回路の制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばディジタルオーディオディスク
（所謂コンパクトディスク）の再生回路に適用されるエ
ラー訂正回路の制御装置に関する。 〔従来の技術〕 ディジタルオーディオディスクでは、エラー訂正符号
として、クロスインターリーブ・リード・ソロモン符号
（CIRC符号）と称されるエラー訂正符号が使用されてい
る。このエラー訂正符号は、第１の配列状態にある複数
チャンネルのPCMデータ系列の各々に含まれる１ワード
とこれに対する第１のチェックワードとからなる第１の
エラー訂正符号系列（C2符号）が形成され、複数チャン
ネルのPCMデータ系列と第１のチェックワード系列をチ
ャンネルごとに異なる時間遅延させるインターリーブに
よって第２の配列状態とし、この第２の配列状態にある
複数チャンネルのPCMデータと第１のチェックワード系
列の各々に含まれる１ワードとこれに対する第２のチェ
ックワードとからなる第２のエラー訂正符号系列（C1符
号）が形成され、復号側では、C1符号の復号（C1復号）
及びC2符号の復号（C2復号）がなされ、C1復号により得
られたポインタ情報を用いてC2復号がなされる。 第11図に示すように、従来のCIRC符号では、C1符号の
系列（C1系列）は、隣接する２フレーム（１フレーム:3
2シンボル）に交互に含まれる32シンボルにより形成さ
れており、C2符号の系列（C2系列）は、108フレーム内
の所定のフレームに含まれる28シンボルにより形成され
ている。 キュー、レビュー時には、トラックジャンプが連続的
に生じ、ディジタルオーディオディスクからの再生RF信
号において、フレームの不連続が発生する。C1符号のイ
ンターリーブ長は、１フレームしかないので、不連続点
の前後の±１フレームでは、エラー有りを示すC1ポイン
タが２フレームにのみセットされる。一方、C2系列で
は、インターリーブ長が108フレームあるので、不連続
部から後の108フレームは、多重エラーになる。 C2復号において、３重以上のエラーの場合で、C1ポイ
ンタの個数が２以上の場合には、C1ポインタをコピーし
て、データの有効及び無効を示すフラグとして使用して
いる。従って、上述の不連続部で生じるC2系列の多重エ
ラーの場合には、C1ポインタのコピー動作がなされる。
このように処理された再生データは、エラー補間をされ
て出力されるが、不連続部の前後の音が交じった再生音
（即ち、ノイズ）が発生する。 キュー、レビューに限らず、ディインターリーブ用の
メモリがオーバーフローした時にも、同様のノイズが発
生する。 従来では、キュー、レビュー時の上述のノイズを目立
たなくするために、再生時のゲインを例えば−12dB落と
したり、ミューティングをかける消極的な対策を行って
いた。 上述の問題の対策として、特開昭80672号公報或いはJ
ASコンファレンス'86予稿集（第90頁〜第93頁）に記載
されているものが提案されている。これらの文献に記載
されたものは、トラックジャンプ時に、所定期間、C1ポ
インタをセットするものである。 〔発明が解決しようとする問題点〕 上述の既に提案されているトラックジャンプ時の対策
は、C1ポインタをセットする場合に、C1復号を禁止する
ものである。しかしながら、C1復号において、訂正でき
るエラーを訂正した方が次段のC2復号にとっては、好ま
しい。 従って、この発明の目的は、トラックジャンプ等のフ
レームの不連続が生じる場合に、C1復号を行うと共に、
C1ポインタを強制的にセットすることにより、ノイズの
発生を防止し、また、エラー訂正能力が向上されたエラ
ー訂正回路の制御装置を提供することにある。 〔問題点を解決するための手段〕 この発明は、第１の配列状態にある複数個のシンボル
に関して、ｍ重エラー訂正及びｎ重エラーのイレージャ
訂正が可能な第１のエラー訂正符号の符号化がされ、複
数個のシンボル及び第１のエラー訂正符号の第１のチェ
ックシンボルの配列が並び替えられて第２の配列状態と
され、第２の配列状態にある複数個のシンボル及び第１
のチェックシンボルに関して、ｋ重エラー訂正が可能な
第２のエラー訂正符号の符号化がされたものを復号する
ようにしたエラー訂正回路の制御装置において、 復号処理は、 第２の配列状態にある複数個のシンボルに関して、第
２のエラー訂正符号により、ｋ個以下の所定数までのエ
ラーシンボルのエラー訂正を行うと共に、少なくとも所
定数をこえる個数のエラーシンボルに対してエラーポイ
ンタをセットする第１のステップと、 第２の配列状態を第１の配列状態に変換する第２のス
テップと、 第１の配列状態にある複数個のシンボルに関して、第
１のエラー訂正符号により、第１のステップでセットさ
れたエラーポインタで示されるｎまでの個数のエラーシ
ンボルのイレージャ訂正を行う第３のステップと、 第１の配列状態を第２の配列状態に変換する第４のス
テップと、 第２の配列状態にある複数個のシンボルに関して、第
２のエラー訂正符号により、ｋ以下の所定数のエラーシ
ンボルのエラー訂正を行うと共に、少なくとも所定数を
こえる個数のエラーシンボルに対してエラーポインタを
セットする第５のステップと、 第２の配列状態を第１の配列状態に変換する第６のス
テップと、 第１の配列状態にある複数個のシンボルに関して、第
１のエラー訂正符号により、第５のステップでセットさ
れたエラーポインタを参照して、ｍ以下の所定数のエラ
ーシンボルのエラー訂正を行う第７のステップと からなり、 入力信号のフレームの不連続が発生した時に、第１の
エラー訂正符号のインターリーブ長に対応した所定期
間、第１の復号手段において、エラーが無い場合並びに
エラーを訂正した場合を含む全ての場合に、エラーポイ
ンタをセットするように制御する手段を設けたことを特
徴とするエラー訂正回路の制御装置である。 〔作用〕 フレームの不連続が生じた場合には、所定期間、強制
的にC1ポインタがセットされる。このC1ポインタのセッ
トは、エラーが無い場合と１シンボルエラーを訂正した
場合でもなされる。フレームの不連続が生じない時に
は、エラー無しの場合及び１シンボルエラーの訂正をし
た場合に、C1ポインタがクリアされる。従って、フレー
ム不連続の場合に、不連続点の前後の音が交じりあっ
て、ノイズが発生することを防止できる。また、C1ポイ
ンタを強制的にセットする場合に、１シンボルエラーの
訂正をしているので、エラー訂正能力を向上できる。 〔実施例〕 以下、この発明の一実施例について説明する。この説
明は、下記の順序に従ってなされる。 a.ディジタルオーディオディスクの再生回路 b.同黄信号の検出及び保護回路 c.エラー訂正回路 a.ディジタルオーディオディスクの再生回路 第１図は、この発明を適用することができるディジタ
ルオーディオディスクの再生回路の一例である。第１図
において、１がディジタルオーディオディスクを示す。
このディジタルオーディオディスク１から光ピックアッ
プ２により再生されたRF信号がRFアンプ３に供給され
る。 第２図は、ディジタルオーディオディスクから再生さ
れるRF信号のフレーム構成を示している。１フレームの
先頭に、24チャンネルビットのフレーム同期信号が位置
し、次に、制御及び表示用のサブコードの１シンボルが
位置する。この後に、オーディオPCM信号（12シンボ
ル）、エラー訂正コードのパリティ（４シンボル）、オ
ーディオPCM信号（12シンボル）及びパリティ（４シン
ボル）が順次位置している。１シンボルは、14チャンネ
ルビットである。１フレームは、下記のように、588チ
ャンネルビットの長さとされている。 24×14（オーディオ信号）＋８×14（パリティ） ＋１×14（サブコード）＋24（フレーム同期信号） ＋34×３（マージンビット）＝588チャンネルビット RFアンプ３の出力信号がPLLから構成されたクロック
抽出回路４に供給される。クロック抽出回路４からの再
生RF信号及びビットクロックがフレーム同期検出及び保
護回路５に供給される。このフレーム同期検出及び保護
回路５は、後述のように、フレーム同期信号の検出と検
出されたフレーム同期信号の保護を行う。 フレーム同期検出及び保護回路５の出力には、EFM復
調回路６が設けられている。EFM変調は、１シンボルの
８ビットのパターンを好ましい（直流成分を少なくで
き、ビットクロックの抽出を容易とできる意味で）14ビ
ットのパターンに変換するチャンネルコーディングであ
る。EFM復調回路６により、１シンボルが８ビットに戻
された再生データが復号回路７に供給される。 復号回路７では、エラー訂正符号（クロスインターリ
ーブ・リード・ソロモン符号（CIRC符号）と称される）
の復号がなされる。ディインターリーブ等のために再生
データが書き込まれるメモリ８が復号回路７と関連して
設けられている。前述のフレーム同期検出及び保護回路
５からトラックジャンプ等によりフレーム同期がロック
しなくなったことを示す信号が復号回路７に供給されて
いる。また、復号回路７には、システムコントローラ14
から、キュー、レビュー等の動作時に発生するトラック
ジャンプ命令が供給されている。 復号回路７から出力される再生オーディオデータがデ
ータ補間回路９に供給される。データ補間回路９では、
復号回路７により訂正できなかったエラーデータに関し
て、平均値補間、前値ホールド等の補間がされる。デー
タ補間回路９の出力信号がD/A変換器10L及び10Rに供給
され、オーディオPCM信号がアナログ信号に戻される。
これらのD/A変換器10L及び10Rの夫々の出力信号がロー
パスフィルタ11L及び11Rを介して出力端子12L及び12Rに
取り出される。 フレーム同期検出及び保護回路５の出力側にサブコー
ド復調回路13が設けられている。サブコード復調回路13
から得られたサブコードがシステムコントローラ14に供
給される。システムコントローラ14と関連して、操作部
15及び表示部16が設けられている。 ディジタルオーディオディスク１を回転させるモータ
17は、スピンドルサーボ回路18により、CLV（線速度一
定）で駆動される。光ピックアップ２と関連して、送り
サーボ回路19、トラッキングサーボ回路20及びフォーカ
スサーボ回路21が設けられている。 b.同期信号の検出及び保護回路 第３図は、フレーム同期検出及び保護回路５の一例を
示す。第３図において、31及び32は、夫々（mod.588）
のカウンタを示す。カウンタ31は、端子33からのクロッ
クPLCを計数し、カウンタ32は、端子34からのクロックF
ICを計数する。クロックPLCは、クロック抽出回路４に
より、再生RF信号から取り出されたビットクロックであ
る。クロックFICは、例えば水晶発振回路（図示せず）
により形成された固定の安定なクロックである。クロッ
クFICの周波数は、クロックPLCの中心周波数と等しい4.
3218MHzである。 カウンタ31及び32の出力がデコーダ35及び36に夫々供
給される。デコーダ35からは、カウンタ31の出力が588
となる毎に内挿同期信号NSYNCが発生し、デコーダ36か
らは、カウンタ32の出力が588となるタイミングを中心
として、（±８クロック）の幅で“1"となるウインドウ
信号LMASKが発生する。カウンタ31及び32は、ANDゲート
41からの検出同期信号MKDSYにより、リセットされる。 37は、シフトレジスタを示し、このシフトレジスタ37
に再生RF信号EFMがクロックPLCにより取り込まれる。シ
フトレジスタ37は、23ビットのもので、シフトレジスタ
37の出力信号がフレーム同期検出回路40に供給される。
フレーム同期検出回路40により、所定のビットパターン
のフレーム同期信号が検出される。同期検出回路40から
の再生同期信号SYNCがANDゲート41に供給される。ANDゲ
ート41の他方の入力信号として、ORゲート57からのウイ
ンドウ信号MASKが供給される。 ANDゲート41からの検出同期信号MKDSYが上述のカウン
タ31及び32に対してリセット信号として供給されると共
に、ANDゲート42及びインバータ43に供給される。イン
バータ43の出力信号がANDゲート44に供給される。これ
らのANDゲート42及び44には、デコーダ35からの内挿同
期信号NSYNCが供給される。ANDゲート42から信号GDSYが
取り出されると共に、ANDゲート44から信号NGSYが取り
出される。信号GDSYは、検出同期信号MKDSY及び内挿同
期信号NSYNCが同時に発生した時に得られる信号であ
る。信号NGSYは、内挿同期信号NSYNCが発生した時に、
検出同期信号MKDSYが発生しない時に得られる信号であ
る。また、これらの信号GDSY及び信号NGSYにより、セッ
ト及びリセットされるRSフリップフロップ45が設けら
れ、RSフリップフロップ45から信号GFSが取り出され
る。 上述の内挿同期信号NSYNCと検出同期信号MKDSYがORゲ
ート46に供給され、出力端子47にリセット（RESET）信
号が取り出される。このリセット信号が再生RF信号中の
フレーム同期信号に対応するタイミングを規定する出力
信号である。即ち、データクロックであるリセット信号
を基準として、再生RF信号の各シンボルが分離される。 ANDゲート42からの信号GDSYがN1カウンタ48にクロッ
ク入力として供給される。ANDゲート44からの信号NGSY
がN2カウンタ49にクロック入力として供給される。N1カ
ウンタ48のキャリー出力がORゲート50を介して自分自身
のリセット入力とされると共に、RSフリップフロップ52
のリセット入力とされる。ORゲート50の他方の入力とし
て、RSフリップフロップ52の出力信号GDFが供給されて
いる。 N2カウンタ49のキャリー出力がORゲート51を介して自
分自身のリセット入力とされると共に、ORゲート53に供
給される。ORゲート51の他方の入力として、検出同期信
号MKDSYが供給されている。ORゲート53には、ANDゲート
54の出力信号と端子55からの信号とが供給される。AND
ゲート54には、RSフリップフロップ52の出力信号GDFと
信号NGSYとが供給されている。端子55からの信号は、ト
ラッキングエラー等が発生した時に“1"となる信号であ
る。この信号は、トラックジャンプ後に、前方保護を外
す制御のために使用される。 ORゲート53の出力信号がRSフリップフロップ52及び56
に対して夫々のセット入力として供給される。RSフリッ
プフロップ56のリセット入力として、検出同期信号MKDS
Yが供給される。RSフリップフロップ56の出力に得られ
る信号GTOPがORゲート57に供給される。このORゲート57
には、ウインドウ信号LMASKが供給されている。 上述のN1カウンタ48は、信号GDSYがN1回発生したこと
即ち、フレーム同期の検出がロックしていることを検出
する保護（後方保護）のために設けられている。一方、
N2カウンタ49は、信号NGSYがN2回発生したこと即ち、ロ
ックが外れたことを検出する保護（前方保護）のために
設けられている。一例として、（N1＝２）（N2＝３）と
設定されている。 第４図は、上述の一実施例の動作を示すタイミングチ
ャートである。第４図Ａがフレーム同期検出回路40から
の再生同期信号SYNCを示す。第４図ＢがANDゲート41に
供給されるウインドウ信号MASKを示す。通常、第４図Ｊ
に示す信号GTOPは、“0"であるため、デコーダ36からの
ウインドウ信号LMASKがウインドウ信号MASKとなる。従
って、第４図Ｃに示す検出同期信号MKDSYが得られる。 第４図Ｄは、デコーダ35から発生する内挿同期信号NS
YNCを示す。クロックPLCの乱れにより、内挿同期信号NS
YNCは、周期が正規のものと異なるビットスリップ或い
は消失を含んでいる。第４図Ｃに示す検出同期信号MKDS
Yと内挿同期信号NSYNCから第４図Ｅに示す信号GDSYと第
４図Ｆに示す信号NGSYとが形成される。 信号GDSYがN1カウンタ48に供給され、N1カウンタ48の
出力が第４図Ｇに示すように、変化する。（N1＝２）と
設定されているので、N1カウンタ48は、２迄計数する
と、キャリー出力を発生し、このキャリー出力により、
N1カウンタ48及びRSフリップフロップ52がリセットされ
る。従って、RSフリップフロップ52の出力信号GDFが第
４図Ｉに示すように、“0"である。また、信号NGSYがN2
カウンタ49に供給され、N2カウンタ49の出力が第４図Ｈ
に示すように、変化する。N2カウンタ49は、検出同期信
号MKDSYにより、リセットされるので、N2カウンタ49か
らのキャリー出力が発生しない。従って、RSフリップフ
ロップ56からの信号GTOPは、第４図Ｊに示すように、
“0"である。 ORゲート46には、内挿同期信号NSYNCと検出同期信号M
KDSYが供給されているので、出力端子47には、第４図Ｋ
に示すリセット信号が取り出される。このリセット信号
において、内挿同期信号NSYNC及び検出同期信号MKDSYの
両者が生じる場合、内挿同期信号NSYNCと検出同期信号M
KDSYとの間の期間がバーストエラーの期間となる。しか
し、このバーストエラーの期間は、比較的短く、ディジ
タルオーディオディスクのエラー訂正符号により、訂正
することができる。 第５図は、トラックジャンプ時等で、再生同期信号が
エラーとなった時の動作を示すタイミングチャートであ
る。第５図Ａに示すように、再生同期信号が消失した
り、正しくない再生同期信号（×印を付す）が発生して
いる。信号GTOP（第５図Ｊ）が“0"の時には、デコーダ
36から第５図Ｂにおいて、（±８クロック）の幅のウイ
ンドウ信号LMASKが発生している。従って、第５図Ｃに
示す検出同期信号MKDSYが得られる。この検出同期信号M
KDSYにより、カウンタ31がリセットされるので、第５図
Ｄに示す内挿同期信号NSYNCが発生する。従って、再生
同期信号が消失した時でも、内挿同期信号NSYNCが得ら
れ、出力端子47に第５図Ｋに示すように、リセット信号
が得られる。 第５図Ｅ及び第５図Ｆは、夫々信号GDSY及びNGSYを示
している。これらの信号GDSY及びNGSYをN1カウンタ48及
びN2カウンタ49が計数し、夫々の出力が第５図Ｇ及び第
５図Ｈに示すように変化する。信号NGSYが３個計数され
ると、N2カウンタ49からキャリー出力が発生し、RSフリ
ップフロップ52及び56がセットされる。従って、第５図
Ｉ及び第５図Ｊに示すように、信号GDF及び信号GTOPが
“1"となる。RSフリップフロップ56は、検出同期信号MK
DSYにより、リセットされるので、第５図Ｊに示す信号G
TOPが発生する。また、信号GTFが“1"の期間で発生する
信号NGSYにより、RSフリップフロップ56がセットされ
る。 また、２個の信号GDSYをN1カウンタ48が計数すると、
N1カウンタ48からキャリー出力が発生し、RSフリップフ
ロップ52がリセットされる。従って、信号GDFが第５図
Ｉに示すように、立ち下がる。 第５図Ｋに示すリセット信号が出力端子47に取り出さ
れる。信号GTOPが“1"の期間でバーストエラーが発生す
る。このエラーの期間を短くできる。 上述の動作説明から明らかなように、N1カウンタ48
は、フレーム同期の検出動作が正常に復帰したことを検
出する後方保護の動作を行い。N2カウンタ49は、フレー
ム同期の検出動作が誤っていることを検出する前方保護
の動作を行う。この両者の保護により、フレーム同期の
検出動作が異常となったこと及び検出動作が正常に復帰
したことを迅速に検出できる。 c.エラー訂正回路 復号回路７に設けられており、この発明を適用できる
エラー訂正回路について、第６図を参照して説明する。
第６図は、復号の順序をブロック図として表した図であ
る。 ディジタルオーディオディスクからの再生信号は、EF
M復調回路６から供給される。１フレーム内の32シンボ
ルが遅延処理段に供給され、偶数シンボルのみが１フレ
ーム遅延され、符号器側の遅延回路で与えられた遅延が
キャンセルされる。遅延処理段61からの32シンボルがC1
復号器62に供給され、（32,28）のリード・ソロモン符
号の復号がC1復号器62でなされる。C1復号器62では、C1
系列内の２個のエラーシンボルまでの訂正がされる。C1
復号器62において、３重以上のエラーが検出されたとき
には、そのC1系列内の全シンボルに対してエラー有りの
C1ポインタが設定される。 C1復号器62で訂正されたデータ及びC1ポインタがディ
インターリーブ処理段63において処理される。ディイン
ターリーブ処理段63は、符号器側で行われたインターリ
ーブを元に戻す処理を行い、ディインターリーブ処理段
63の出力がC2復号器64に供給される。C1復号器62で発生
した各シンボルのC1ポインタは、ディインターリーブ処
理段63でデータと同様のディインターリーブ処理を受け
る。遅延処理及びディインターリーブは、RAMからのデ
ータを読み出す時のアドレス制御でなしうる。C1ポイン
タは、RAMの一部のメモリ領域に書き込まれ、データと
同一のアドレス制御を受ける。C2復号器64では、C1ポイ
ンタを使用して、２シンボルエラーまでの訂正と、３重
エラー及び４重エラーのイレージャ訂正がなされる。 C2復号器64からのデータがインターリーブ処理段65に
供給される。インターリーブ処理段65は、データの配列
を再生時の配列と同一のものに戻す。インターリーブ処
理段65の出力データが遅延処理段66に供給され、遅延処
理段66から１フレーム（32シンボル）のデータが得られ
る。実際には、C1復号器62及びC2復号器64により訂正さ
れたデータがRAMに記憶されているので、このデータの
読み出しアドレスを制御することにより、インターリー
ブ処理段65及び遅延処理段66の処理をなしうる。 インターリーブ処理段65から２回めの復号処理がなさ
れる。２回めの復号処理は、既に知られているディジタ
ルオーディオディスクの再生回路におけるリード・ソロ
モン符号の復号と同じである。 遅延処理段66からの32シンボルのデータがC1復号器67
に供給される。C1復号器67では、（32,28）リード・ソ
ロモン符号の復号がされ、２重エラーまでの訂正がなさ
れる。C1復号器67では、３重以上のエラーが有る場合の
みならず、２重エラーの訂正をした場合にも、C1ポイン
タのセットがなされる。 C1復号器67からの出力データがディインターリーブ処
理段68に供給され、ディインターリーブがなされる。デ
ィインターリーブ処理段68からの28シンボルのデータが
C2復号器69に供給され、（28,24）リード・ソロモン符
号の復号が行われる。このC2復号器69では、C1ポインタ
の個数，状態を参照して、２重エラーまでの訂正がなさ
れる。C2復号器69からの出力データがディスクランブル
処理段70に供給され、符号器側でなされたスクランブル
処理と逆の処理がなされる。 上述のように、C1復号器62で発生したC1ポインタを使
用して、C2復号器64において、３重及び４重イレージャ
訂正を行うので、訂正できるエラーシンボルが多くな
り、エラー訂正能力の向上を図ることができる。C1復号
及びC2復号を再度行うことにより、誤った訂正のおそれ
を低くすることができる。 第７図は、C1復号器62での動作を示すフローチャート
である。１シンボルエラー及び２シンボルエラーの場合
には、エラー訂正がされる。２シンボルエラーを訂正し
た場合及び３シンボル以上のエラーの場合に、C1ポイン
タがセットされる。２シンボルエラーを訂正した場合に
も、C1ポインタをセットするのは、C1訂正が誤る確率が
大きいためであり、次段のC2復号でのイレージャ訂正を
正しく行うために、２シンボルエラーの訂正時のC1ポイ
ンタが必要とされる。エラー無しの場合及び１シンボル
エラーを訂正した場合には、C1ポインタが強制的にセッ
トされるかどうかが判断される。 C1ポインタが強制的にセットされる場合には、C1ポイ
ンタがセットされ、そうでない場合には、C1ポインタが
クリアされる。C1ポインタを強制的にセットするかどう
かは、第８図に示すフローチャートに従って判断され
る。第８図に示すように、マイクロコンピュータからト
ラックジャンプ命令が入力された後に、信号GTOPが“1"
になると、強制的にC1ポインタがセットされる。また
は、RAMがオーバーフローしたことを示す信号RAOFが
“1"になると、C1ポインタが強制的にセットされる。C1
ポインタの強制的なセットは、フレームが不連続になる
時、その後の128フレームの期間なされる。ここで、128
フレームは、下式に従って求められた値である。 74＋28＋16＝118≒128（フレーム） 74:インターリーブの関係から決まる不連続点の前のデ
ータと後のデータとの混在期間 28:±28フレームのジッタマージンの時 16:フレーム同期の前方保護数（前述のフレーム同期及
び保護回路において３としていたN2の値の例） 上述のように、トラックジャンプ等により、フレーム
が不連続になった時に、強制的に128フレームの期間、C
1ポインタをセットすることにより、C2復号器64での訂
正が不能となり、不連続点の前後の音が交じり合うこと
が防止される。 第９図は、C2復号器64の復号動作を示すフローチャー
トである。第９図では、エラー無し、１シンボルエラ
ー、２シンボルエラー、３シンボルエラー、４シンボル
エラー、５シンボル以上のエラーと判断された後の復号
処理が示されている。また、ポインタの処理について
は、省略されている。 エラーが無い場合、１シンボルエラーの場合及び２シ
ンボルエラーの場合には、エラー訂正がされる。３シン
ボルエラーの場合及び４シンボルエラーの場合には、イ
レージャ訂正が禁止されているかどうかが判断される。
禁止されていない場合には、３重イレージャ訂正及び４
重イレージャ訂正がなされる。イレージャ訂正が禁止さ
れている場合及び５シンボル以上のエラーの場合には、
イレージャ訂正がされない。 イレージャ訂正の禁止は、フレームの不連続が発生し
た時になされる。この不連続の発生は、信号GTOPが“1"
となること又は信号RAOFが“1"となることから検出され
る。フレームの不連続の検出から、180フレームの期
間、イレージャ訂正が禁止される。180フレームの期間
は、下式の条件により、定まる。 108＋56＋16＝180（フレーム） 108:インターリーブ長 56:±28フレームのジッタマージンの時 16:フレーム同期の前方保護数（前述のフレーム同期及
び保護回路において３としていたN2の値の例） 上述のように、128フレームの期間にわたってC1ポイ
ンタを強制的にセットし、また、C2復号において、180
フレームの期間にわたってイレージャ訂正を禁止するた
めのエラー訂正制御回路の一例を第10図に示す。 第10図において、71で示す入力端子にフレーム同期検
出及び保護回路５からの信号GTOPが供給される。この信
号GTOPは、前述のように、信号NGSYを所定個数例えば16
個計数した後に“1"となる信号である。72で示す入力端
子には、メモリ８（RAM）がオーバーフローした時に
“1"となる信号RAOFが供給される。この信号RAOFは、メ
モリ８の書き込みアドレスカウンタの出力とその読み出
しアドレスカウンタの出力とを比較し、両者の差が28
（ジッタマージン）となると、“1"となる信号である。
73で示す入力端子には、マイクロコンピュータからキュ
ー、レビュー等の時のトラックジャンプ命令（“1"）が
供給される。74で示す入力端子には、メモリ８の読み出
しアドレス発生回路から供給される１フレーム周期のク
ロックが供給される。 75で示す出力端子には、C1ポインタを強制的にセット
するための制御信号が取り出され、76で示す出力端子に
は、イレージャ訂正を禁止するための制御信号が取り出
される。出力端子75は、RSフリップフロップ77の出力に
接続され、出力端子76は、Ｄフリップフロップ78の出力
に接続されている。 79は、７ビットのカウンタを示し、このカウンタ79の
出力がNANDゲート80に供給される。NANDゲート80から
は、カウンタ79が128個のクロックRFCKを計数する時に
立ち下がる出力信号が発生する。81は、８ビットのカウ
ンタを示し、このカウンタ81の出力がNANDゲート82に供
給される。NANDゲート82からは、カウンタ81が180個の
クロックRFCKを計数する時に立ち下がる出力信号が発生
する。クロックRFCKは、立ち下がり検出回路83を介して
ANDゲート84及び85に供給され、ANDゲート84の出力信号
がカウンタ79のクロック入力とされ、ANDゲート85の出
力信号がカウンタ81のクロック入力とされる。 RAMオーバーフローを検出する信号RAOFは、Ｄフリッ
プフロップ86及びORゲート87に供給される。ORゲート87
の他方の入力信号として、端子73からのトラックジャン
プ命令が供給される。ORゲート87の出力がRSフリップフ
ロップ88のセット入力とされると共に、ORゲート89に供
給される。ORゲート89の出力信号がカウンタ79のロード
端子に供給される。ORゲート89の他方の入力として、信
号GTOPが供給される。 RSフリップフロップ88は、信号RAOF又はトラックジャ
ンプ命令によりセットされ、その出力信号がANDゲート9
0に供給される。ANDゲート90の出力がRSフリップフロッ
プ77にセット入力として供給される。ANDゲート90の他
方の入力信号として、ORゲート91の出力信号が供給され
る。ORゲート91には、信号GTOP及びＤフリップフロップ
86の出力信号が供給されている。従って、RSフリップフ
ロップ88が信号RAOF又はトラックジャンプ命令により、
セットされている時に、信号GTOP又は信号RAOF（Ｄフリ
ップフロップ86の出力）が供給されると、RSフリップフ
ロップ77がセットされ、C1ポインタの強制的なセットが
開始される。 C1ポインタの強制的なセットが開始されてから、カウ
ンタ79が128フレーム期間を検出すると、NANDゲート80
の出力信号が“0"となり、この立ち下がりが立ち下がり
検出回路92により、検出される。立ち下がり検出回路92
の出力信号により、RSフリップフロップ77及び88がリセ
ットされ、C1ポインタの強制的なセット動作が終了す
る。 また、93で示すORゲートに信号GTOP及び信号RAOFが供
給され、ORゲート93の出力がカウンタ81のロード端子に
供給される。カウンタ81は、ORゲート93の出力がロード
端子に供給されると、その出力が全て“1"でなくなり、
NANDゲート82の出力信号が“1"となる。従って、Ｄフリ
ップフロップ78から出力端子76に取り出される制御信号
が“1"となり、イレージャ訂正の禁止が開始される。 カウンタ81がANDゲート85を介された180個のクロック
を計数すると、NANDゲート82の出力信号が“0"になり、
出力端子76に取り出される制御信号も“0"となる。従っ
て、イレージャ訂正禁止の動作が解除される。 上述の出力端子75に得られたC1ポインタを強制的にセ
ットするための制御信号と出力端子76に得られたイレー
ジャ訂正を禁止するための制御信号とが復号回路７を制
御するマイクロコンピュータに供給される。 〔発明の効果〕 この発明に依れば、フレームの不連続が生じた時に、
C1ポインタを強制的に所定期間、セットするので、不連
続部の前後の音が交じったノイズが発生することを防止
することができる。また、この発明は、C1復号におい
て、１シンボルエラーを訂正してから、C1ポインタの強
制的なセットを行うので、C1復号で全くエラー訂正を行
わない場合に比して、エラー訂正能力を向上させること
ができる。

【図面の簡単な説明】 第１図はこの発明を適用することができるディジタルオ
ーディオディスクの再生システムの一例のブロック図、
第２図はディジタルオーディオディスクの再生信号のフ
レーム構成の説明に用いる略線図、第３図はフレーム同
期検出及び保護回路の一例のブロック図、第４図及び第
５図はフレーム同期検出及び保護回路の動作説明のため
のタイミングチャート、第６図はこの発明を適用するこ
とができるエラー訂正回路の説明に用いるブロック図、
第７図及び第８図はC1復号の説明に用いるフローチャー
ト、第９図はC2復号の説明に用いるフローチャート、第
10図はエラー訂正回路の制御装置のブロック図、第11図
はこの発明を適用できるクロスインターリーブ・リード
・ソロモン符号の説明に用いる略線図である。 図面における主要な符号の説明 1:ディジタルオーディオディスク、 4:クロック抽出回路、 5:フレーム同期検出及び保護回路、 62,67:C1復号器、 64,69:C2復号器、 75:C1ポインタを強制的にセットするための制御信号の
出力端子、 76:イレージャ訂正を禁止するための制御信号の出力端
子。

Claims (1)

1. (57)【特許請求の範囲】 １．第１の配列状態にある複数個のシンボルに関して、
   ｍ重エラー訂正及びｎ重エラーのエレージャ訂正が可能
   な第１のエラー訂正符号の符号化がされ、上記複数個の
   シンボル及び上記第１のエラー訂正符号の第１のチェッ
   クシンボルの配列が並び替えられて第２の配列状態とさ
   れ、上記第２の配列状態にある上記複数個のシンボル及
   び上記第１のチェックシンボルに関して、ｋ重エラー訂
   正が可能な第２のエラー訂正符号の符号化がされたもの
   を復号するようにしたエラー訂正回路の制御装置におい
   て、 復号処理は、 上記第２の配列状態にある複数個のシンボルに関して、
   上記第２のエラー訂正符号により、上記ｋ個以下の所定
   数までのエラーシンボルのエラー訂正を行うと共に、少
   なくとも上記所定数をこえる個数のエラーシンボルに対
   してエラーポインタをセットする第１のステップと、 上記第２の配列状態を上記第１の配列状態に変換する第
   ２のステップと、 上記第１の配列状態にある複数個のシンボルに関して、
   上記第１のエラー訂正符号により、上記第１のステップ
   でセットされたエラーポインタで示されるｎまでの個数
   のエラーシンボルの上記イレージャ訂正を行う第３のス
   テップと、 上記第１の配列状態を上記第２の配列状態に変換する第
   ４のステップと、 上記第２の配列状態にある複数個のシンボルに関して、
   上記第２のエラー訂正符号により、上記ｋ以下の所定数
   のエラーシンボルのエラー訂正を行うと共に、少なくと
   も上記所定数をこえる個数のエラーシンボルに対してエ
   ラーポインタをセットする第５のステップと、 上記第２の配列状態を上記第１の配列状態に変換する第
   ６のステップと、 上記第１の配列状態にある複数個のシンボルに関して、
   上記第１のエラー訂正符号により、上記第５のステップ
   でセットされたエラーポインタを参照して、ｍ以下の所
   定数のエラーシンボルのエラー訂正を行う第７のステッ
   プと からなり、 入力信号のフレームの不連続が発生した時に、上記第１
   のエラー訂正符号のインターリーブ長に対応した所定期
   間、上記第１の復号手段において、エラーが無い場合並
   びにエラーを訂正した場合を含む全ての場合に、上記エ
   ラーポインタをセットするように制御する手段を設けた
   ことを特徴とするエラー訂正回路の制御装置。