JP3245577B2 - エラー訂正装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＣＩＲＣ復号におけ
るエラー訂正装置に関し、特にＣ２復号段階でのエラー
訂正を実行するエラー訂正装置に関する。

【０００２】

【従来の技術】従来、コンパクトディスク等の記録媒体
への記録には、記録面のキズ等により破壊されたデータ
を復元できるように、クロス・インターリーブ・リード
・ソロモン符号（ＣＩＲＣ符号）と呼ばれるエラー訂正
符号が用いられている。コンパクトディスク等では原デ
ータに対してＣＩＲＣ符号化を施して記録し、再生装置
では、このＣＩＲＣ符号を復号化することによって、エ
ラー訂正を行い正しいデータを復元する。

【０００３】図１６（ａ），（ｂ）はそれぞれＣＩＲＣ
符号化およびＣＩＲＣ復号のフロー図であり、図１７は
ＣＩＲＣ符号のデータ配置図である。ＣＩＲＣ符号は、
Ｃ１符号データ系列とＣ２符号データ系列の二つの符号
系列からなり、Ｃ１系列の復号では主にランダムエラー
の訂正が行われ、Ｃ２系列の復号ではバーストエラーの
訂正が行われる。

【０００４】図１６（ａ）のＣＩＲＣ符号化では、１フ
レーム当たり２４シンボル（１シンボルは１バイト）か
らなるデータを、まずスクランブルしてデータの並び替
えを行い、この並び替えられた２４シンボルからなるデ
ータに対してリード・ソロモン符号による第１の符号化
（Ｃ２符号化）を行い、４シンボルのパリティを付加し
て、２８シンボルからなるデータ系列を形成して１フレ
ームとする。

【０００５】続いて、Ｃ２符号データ系列に対して、隣
り合ったフレームのシンボルデータを４個おきにサンプ
リングして最大１０８フレームに及ぶ遅延を与えるイン
ターリーブを施し、このインターリーブされた２８シン
ボルのデータに対してリード・ソロモン符号による第２
の符号化（Ｃ１符号化）を行い、４シンボルのパリティ
を付加して、３２シンボルのデータ系列を形成して１フ
レームとする。

【０００６】最後に、Ｃ１フレーム内の奇数番目に位置
するシンボルを１フレーム分遅らせてＣＩＲＣ符号化を
完了する。図１７にＦ１，Ｆｎ・・・Ｆ１０８として示
した各フレームが奇数シンボル遅延を施したのちのフレ
ームを示しており、コンパクトディスク等に記録するデ
ータとなる。Ｃ１符号データ系列の１フレーム、Ｃ２符
号データ系列の１フレームは、図１７に示したように分
散して配置される。

【０００７】図１６（ｂ）のＣＩＲＣ復号では、逆の操
作が行われるが、第１の復号であるＣ１符号の復号（Ｃ
１復号）においては最大２シンボルのエラーまでの訂正
を行うことが可能であり、それぞれのエラーに対してエ
ラーシンボルの位置と復号したシンボルデータＷｄの記
録したシンボルデータＷｒからの誤差データであるエラ
ー値Ｙ（すなわちＷｄ＝Ｗｒ＋Ｙ）を求めることができ
る。第２の復号であるＣ２符号の復号（Ｃ２復号）にお
いても最大２シンボルのエラーまでの訂正を行うことが
可能であるが、さらにＣ１復号より得られるエラーシン
ボルの位置情報であるＣ１ポインタデータをもとに最大
４シンボルのエラーまでのイレージャ訂正（４重イレー
ジャ訂正）を行うことが可能である。

【０００８】特開昭６３−１９３７２２号公報にはＣ２
復号時にＣ１ポインタデータのエラー位置情報を用いて
リード・ソロモン符号の４つのシンドロームＳ０，Ｓ
１，Ｓ２，Ｓ３から最大４個のエラーシンボルをイレー
ジャ訂正するエラー訂正方法が記載されている。

【０００９】Ｓ０＝Ｙ０＋Ｙ１＋Ｙ２＋Ｙ３ Ｓ１＝Ｘ０・Ｙ０＋Ｘ１・Ｙ１＋Ｘ２・Ｙ２＋Ｘ３・Ｙ
３ Ｓ２＝Ｘ０² ・Ｙ０＋Ｘ１² ・Ｙ１＋Ｘ２² ・Ｙ２＋Ｘ
３² ・Ｙ３ Ｓ３＝Ｘ０³ ・Ｙ０＋Ｘ１³ ・Ｙ１＋Ｘ２³ ・Ｙ２＋Ｘ
３³ ・Ｙ３ ４つのシンドロームから４個のシンボルエラーのエラー
値（正しいシンボルデータからの誤差データ）Ｙ０，Ｙ
１，Ｙ２，Ｙ３を求めることができるので、ディスクの
記録面のキズなどにより数フレーム以上に渡って連続し
てエラーが生じるバーストエラーの訂正に有効である。
Ｃ２復号で４重イレージャ訂正を行っても正常に復帰で
きないような長いバーストエラーが発生し、エラー訂正
が不可能な場合には、音楽データの特徴であるデータの
連続性を利用して２値補間等の処理を施し、異常音が発
生しないようにする。

【００１０】しかしながら、Ｃ２復号で４重イレージャ
訂正を施す場合には誤訂正する可能性が増大する。１シ
ンボルのエラーおよび２シンボルのエラーの訂正の場合
は、データ（パリティを含む）のみから、エラーシンボ
ルの位置およびエラー値を検出し、更に検出されたエラ
ー位置とＣ１ポインタの示すエラー位置が一致している
かを確認して、エラー訂正が行われるために信頼度は高
い。３シンボルのエラーに対するイレージャ訂正の場合
には、エラー位置はＣ１ポインタの位置に頼るのみであ
るが、第４のエラー位置として、エラーデータが存在し
ない位置（つまり、その位置のエラー値は０となるは
ず）にエラーが存在すると仮定してシンドロームからエ
ラー値を求め、その位置のエラー値が期待どおりに０で
あった場合にのみ訂正の正当性を確認できたとしてイレ
ージャ訂正を行うことにより、高信頼度にできることが
知られている。

【００１１】これに対して、４シンボルのエラーに対す
る４重イレージャ訂正を行う場合には、訂正の正当性を
確認する方法が存在しない。特にキズや外乱などにより
トラッキングエラーが生じた場合には、ＣＩＲＣ符号の
連続性が失われてしまうために誤訂正される可能性が増
大する。

【００１２】このような問題に対する解決の手段とし
て、先に上げた特開昭６３−１９３７２２号公報にはＣ
１復号、Ｃ２復号（４重イレージャ訂正含む）まで完了
したデータを再度Ｃ１符号化し、再度Ｃ１復号、Ｃ２復
号を行うことにより、最初のＣ２復号時に誤訂正があっ
たとしても再訂正することで信頼度を向上させた復号器
が開示されている。また、特開平１−１７０２２２号公
報には、コンパクトディスクプレーヤ制御用のマイクロ
コンピュータからトラックジャンプの命令が発せられた
ことを検知した場合、もしくは所定の期間に渡ってフレ
ーム同期が外れた状態を検知した場合、もしくはＦＩＦ
Ｏメモリの書き込みアドレスと読み出しアドレスの差が
ジッターマージン以下になってオーバーフロー状態とな
ったことを検知した場合に１８０フレーム期間にわたっ
てイレージャ訂正を禁止するエラー訂正回路の制御装置
が開示されている。

【００１３】

【発明が解決しようとする課題】しかしながら、特開昭
６３−１９３７２２号公報記載のエラー訂正方法を実行
すると、Ｃ１復号処理、Ｃ２復号処理をそれぞれ２度行
うため復号器を２倍の速度で動作させることが必要とな
って消費電力が大きくなり、また２度目のＣ１復号およ
びＣ２復号処理用にデータを保持しておくメモリが必要
なためハードウェアが大きくなるという問題点がある。

【００１４】特開平１−１７０２２２に開示されたエラ
ー訂正制御回路は、イレージャ訂正の禁止がフレーム同
期の前方保護回数分遅れるため（特開平１−１７０２２
２の記載では１６フレーム）に前方保護回数分のデータ
を蓄えておく手段が必要であり、またジッタマージンを
±２８フレーム（１フレーム当たり２５６ビット分のメ
モリが必要）と大きくとってそこでデータを遅らせてい
るため、回路規模が大きくなるという問題点がある。

【００１５】本発明の目的は、回路規模の増大を抑制
し、また消費電力の増大も抑制して誤ったイレージャ訂
正を防止することのできるエラー訂正装置を提供するこ
とにある。

【００１６】

【課題を解決するための手段】本発明の第１の発明のエ
ラー訂正装置は、ＣＩＲＣ符号のＣ２復号の際にＣ１復
号により得られたＣ１ポインタデータとＣ１復号および
デインターリーブ済みのＣ２符号データとを入力して２
シンボルのエラーまでの訂正もしくは３重イレージャ訂
正もしくは４重イレージャ訂正を行い訂正済み復号デー
タを出力するエラー訂正装置において、フレーム毎に前
記Ｃ２符号データおよび前記Ｃ１ポインタデータからエ
ラー状態を検出し前記エラー状態のフレーム間に渡る遷
移パターンが所定の遷移パターンに合致したときに次の
フレームに対する４重イレージャ訂正を中止する機能を
有することを特徴とする。

【００１７】また本発明の第２の発明のエラー訂正装置
は、ＣＩＲＣ符号のＣ２復号の際にＣ１復号により得ら
れたＣ１ポインタデータとＣ１復号およびデインターリ
ーブ済みのＣ２符号データとを入力して２シンボルのエ
ラーまでの訂正もしくは３重イレージャ訂正もしくは４
重イレージャ訂正を行い訂正済み復号データを出力する
エラー訂正装置において、フレーム毎に前記Ｃ１ポイン
タデータおよび前記Ｃ２符号データからＣ１ポインタの
個数、エラーの個数を検出してエラー状態を分類し所定
のエラー状態が所定フレーム数にわたり連続して発生し
たことを検出して次のフレームに対して４重イレージャ
訂正を中止する機能を有することを特徴とする。

【００１８】また本発明の第３の発明のエラー訂正装置
は、ＣＩＲＣ符号のＣ２復号の際にＣ１復号により得ら
れたＣ１ポインタデータとＣ１復号およびデインターリ
ーブ済みのＣ２符号データとを入力して２シンボルのエ
ラーまでの訂正もしくは３重イレージャ訂正もしくは４
重イレージャ訂正を行い訂正済み復号データを出力する
エラー訂正装置において、フレーム毎に前記Ｃ１ポイン
タデータおよび前記Ｃ２符号データからエラー個数を検
出しエラー値を算出してエラー訂正を実行するエラー検
出訂正回路と、前記エラー検出訂正回路からＣ１ポイン
タ個数情報信号群ととエラー個数情報信号群ととエラー
値情報信号群とを入力しこれらが所定の条件を満たすと
きにカウンタのカウント値に１を加算し前記カウント値
が所定の値に達したときに次の４重イレージャ訂正の中
止を伝達する信号を前記エラー検出訂正回路に出力する
４重イレージャ訂正禁止回路と、前記Ｃ２符号データを
入力して格納し、前記エラー検出訂正回路のエラー訂正
動作中には前記エラー検出訂正回路との間でデータを送
受しエラー訂正された復号データを格納するとともに前
記復号データを外部へ出力するメモリと、前記エラー検
出訂正回路と前記４重イレージャ訂正禁止回路と前記メ
モリの動作を制御する制御回路とを備えることを特徴と
する。

【００１９】ここで前記Ｃ１ポインタ個数情報信号群は
Ｃ１ポインタの個数が３であることを示す第１のＣ１ポ
インタ個数信号とＣ１ポインタの個数が４であることを
示す第２のＣ１ポインタ個数信号とを含み、前記エラー
個数情報群はエラーが０個であることを示す第１のエラ
ー個数信号とエラーが１個であることを示す第２のエラ
ー個数信号とエラーが２個であることを示す第２のエラ
ー個数信号とを含み、前記エラー情報信号群はシンドロ
ーム計算により算出された第１、第２，第３，第４のエ
ラー値のうち第４のエラー値が０であることを示すエラ
ー値信号を含み、前記所定の条件は前記第１、第２、第
３のエラー個数信号がいずれも論理０で前記第１のＣ１
ポインタ個数信号が論理１で前記エラー値信号が論理０
の第１の条件と前記第１、第２、第３のエラー個数信号
がいずれも論理０で前記第２のＣ１ポインタ個数信号が
論理１の第２の条件からなり、前記所定の値は４として
もよい。

【００２０】または第３の発明で前記Ｃ１ポインタ個数
情報信号群はＣ１ポインタの個数が３であることを示す
第１のＣ１ポインタ個数信号とＣ１ポインタの個数が４
であることを示す第２のＣ１ポインタ個数信号とを含
み、前記エラー個数情報群はエラーが０個であることを
示す第１のエラー個数信号とエラーが１個であることを
示す第２のエラー個数信号とエラーが２個であることを
示す第２のエラー個数信号とを含み、前記エラー情報信
号群はシンドローム計算により算出された第１、第２，
第３，第４のエラー値のうち第１のエラー値が０である
ことを示す第１のエラー値信号と第４のエラー値が０で
あることを示す第２のエラー値信号を含み、前記所定の
条件は前記第１、第２、第３のエラー個数信号がいずれ
も論理０で前記第１のＣ１ポインタ個数信号が論理１で
前記第２のエラー値信号が論理０の第１の条件と前記第
１、第２、第３のエラー個数信号がいずれも論理０で前
記第２のＣ１ポインタ個数信号が論理１で前記第１のエ
ラー値信号と前記第２のエラー値信号のいずれも論理０
の第２の条件からなり、前記所定の値は５としてもよ
い。

【００２１】また本発明の第４の発明のエラー訂正装置
は、ＣＩＲＣ符号のＣ２復号の際にＣ１復号により得ら
れたＣ１ポインタデータとＣ１復号およびデインターリ
ーブ済みのＣ２符号データとを入力して２シンボルのエ
ラーまでの訂正もしくは３重イレージャ訂正もしくは４
重イレージャ訂正を行い訂正済み復号データを出力する
エラー訂正装置において、フレーム毎に前記Ｃ１ポイン
タデータおよび前記Ｃ２符号データからエラー個数を検
出しエラー値を算出してエラー訂正を実行するエラー検
出訂正回路と、前記エラー検出訂正回路からＣ１ポイン
タ個数情報信号群ととエラー個数情報信号群ととエラー
値情報信号群とを入力しこれらが第１の所定の条件を満
たすときまたは第２の所定の条件を満たす毎にカウンタ
のカウント値に１を加算し前記カウント値が所定の値に
達したときに次の４重イレージャ訂正の中止を伝達する
信号を前記エラー検出訂正回路に出力する４重イレージ
ャ訂正禁止回路と、前記Ｃ２符号データを入力して格納
し、前記エラー検出訂正回路のエラー訂正動作中には前
記エラー検出訂正回路との間でデータを送受しエラー訂
正された復号データを格納するとともに前記復号データ
を外部へ出力するメモリと、前記エラー検出訂正回路と
前記４重イレージャ訂正禁止回路と前記メモリの動作を
制御する制御回路とを備えることを特徴とする。

【００２２】ここで前記Ｃ１ポインタ個数情報信号群は
Ｃ１ポインタの個数が３であることを示す第１のＣ１ポ
インタ個数信号とＣ１ポインタの個数が４であることを
示す第２のＣ１ポインタ個数信号とを含み、前記エラー
個数情報群はエラーが０個であることを示す第１のエラ
ー個数信号とエラーが１個であることを示す第２のエラ
ー個数信号とエラーが２個であることを示す第２のエラ
ー個数信号とを含み、前記エラー情報信号群はシンドロ
ーム計算により算出された第１、第２，第３，第４のエ
ラー値のうち第４のエラー値が０であることを示すエラ
ー値信号を含み、前記第１の所定の条件は前記第１、第
２、第３のエラー個数信号がいずれも論理０で前記第１
のＣ１ポインタ個数信号が論理１で前記エラー値信号が
論理０であり、前記第２の条件は前記第１、第２、第３
のエラー個数信号がいずれも論理０で前記第２のＣ１ポ
インタ個数信号が論理１であり、前記所定の値は４とし
てもよい。

【００２３】または第４の発明で前記Ｃ１ポインタ個数
情報信号群はＣ１ポインタの個数が３であることを示す
第１のＣ１ポインタ個数信号とＣ１ポインタの個数が４
であることを示す第２のＣ１ポインタ個数信号とを含
み、前記エラー個数情報群はエラーが０個であることを
示す第１のエラー個数信号とエラーが１個であることを
示す第２のエラー個数信号とエラーが２個であることを
示す第２のエラー個数信号とを含み、前記エラー情報信
号群はシンドローム計算により算出された第１、第２，
第３，第４のエラー値のうち第１のエラー値が０である
ことを示す第１のエラー値信号と第４のエラー値が０で
あることを示す第２のエラー値信号を含み、前記第１の
所定の条件は前記第１、第２、第３のエラー個数信号が
いずれも論理０で前記第１のＣ１ポインタ個数信号が論
理１で前記第２のエラー値信号が論理０であり、前記第
２の条件は前記第１、第２、第３のエラー個数信号がい
ずれも論理０で前記第２のＣ１ポインタ個数信号が論理
１で前記第１のエラー値信号と前記第２のエラー値信号
のいずれも論理０であり、前記所定の値は５としてもよ
い。

【００２４】

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して詳細に説明する。図１は本発明のエ
ラー訂正装置の構成を示すブロック図である。図１を参
照するとエラー訂正装置１００は、Ｃ２符号データＣ２
ＤとＣ１復号によって得られたＣ１ポインタデータＣ１
ＰＤが供給されたエラー検出訂正回路１０１と、エラー
検出訂正回路１０１からエラー訂正状態の情報を受けて
４重イレージャ訂正禁止信号をエラー検出訂正回路１０
１に出力する４重イレージャ訂正禁止回路１０２と、Ｃ
２符号データＣ２Ｄを入力して保持するとともに、エラ
ー検出訂正回路１０１からデータを入力し、これを保持
してからエラー検出訂正回路１０１へ出力し、また復号
データＤＥＣＤを出力するメモリ１０３と、これらの動
作を制御する制御回路１０４を含んでいる。

【００２５】先だってなされたＣ１復号により、１個の
エラーが発見された場合にはエラー訂正がなされ、２個
のエラーが発見された場合にはエラー訂正がなされると
ともにそのフレームを構成する全シンボルに対してＣ１
ポインタの設定がなされ、３個以上のエラーが発見され
た場合にはＣ１ポインタの設定のみがなされる。続いて
実行されるデインターリーブによりシンボルを再配列さ
れて得られた１フレーム２８シンボルからなるＣ２符号
データＣ２Ｄと、Ｃ１復号時に２シンボル以上のエラー
を含むフレームに属していたシンボルの位置を示す情報
を含むＣ１ポインタデータＣ１ＰＤとがエラー検出訂正
回路１０１に入力される。Ｃ２符号データＣ２Ｄはエラ
ー検出訂正回路１０１とともにメモリ１０３にも入力さ
れるが、エラー検出訂正回路１０１でエラーの有無を検
出している期間にＣ２符号データが消失しないようにす
るためと、デスクランブル実行のためである。エラー訂
正装置１００で実行されるＣ２復号においてエラーが検
出された場合は、メモリ１０３に蓄えられていた該当デ
ータを読み出してそのデータに対してエラー訂正を施
し、訂正されたデータをメモリ１０３に書き戻す。エラ
ー訂正されたのちにメモリ１０３に蓄えられたデータ
は、デスクランブリングのために所定のタイミングで読
み出されて、最終的な復号データＤＥＣＤとして出力さ
れる。

【００２６】４重イレージャ訂正禁止回路１０２には、
エラー検出訂正回路１０１からエラー訂正状態の情報が
供給されて、その情報が所定の条件を満たす場合には４
重イレージャ訂正を禁止する。４重イレージャ訂正の禁
止を発行する条件として、（１）Ｃ１ポインタの個数が
３で且つ３重イレージャ訂正が不可能と判定されたケー
スとＣ１ポインタの個数が４のケースとを合わせて計４
回以上連続して発生した場合、（２）Ｃ１ポインタの個
数が３で且つ３重イレージャ訂正が不可能と判定された
ケースとＣ１ポインタの個数が４で且つシンドローム計
算から求められた４つのエラー値のうち第１のエラー値
Ｙ０、第４のエラー値Ｙ３のいずれもが０ではないケー
スとを合わせて計５回以上連続して発生した場合、
（３）Ｃ１ポインタの個数が３で且つ３重イレージャ訂
正が不可能と判定されたか、またはＣ１ポインタの個数
が４のケースが４回以上連続して発生した場合、（４）
Ｃ１ポインタの個数が３で且つ３重イレージャ訂正が不
可能と判定されたか、またはＣ１ポインタの個数が４で
且つシンドローム計算から求められた４つのエラー値の
うち第１のエラー値Ｙ０、第４のエラー値Ｙ３のいずれ
もが０ではないケースが５回以上連続して発生した場合
の４つがある。この４つの条件のいずれをも満足しない
場合、すなわちエラー訂正回路１０１によって、エラー
なし、１シンボルエラー、２シンボルエラー、３シンボ
ルエラーで３重イレージャ訂正が可能と判断された場合
と、４シンボルエラーであって第１のエラー値Ｙ０また
は第４のエラー値Ｙ３のいずれか一方が０である場合に
は、４重イレージャ訂正禁止回路１０２は４重イレージ
ャ訂正を許可にする。

【００２７】図２はエラー検出訂正回路１０１の動作フ
ローである。まず、ステップ２０１でＣ２符号データと
Ｃ１ポインタデータを入力する。次にステップ２０２で
Ｃ２符号データから生成されるシンドロームを基に１フ
レーム内のシンボルエラーの有無を判定し、エラー数が
０であった場合には訂正は不要なので処理を終了する。
ステップ２０２でエラーが存在すると判定した場合は、
ステップ２０３に移行する。

【００２８】ステップ２０３では、Ｃ２符号データから
生成されるシンドロームより１個のシンボルエラーがあ
ると算定し、かつシンドロームより求めたエラー位置と
Ｃ１ポインタが示すエラー位置とが一致した場合には１
個のシンボルエラーが確定する。ステップ２０３で１個
のシンボルエラーが確定した場合は、ステップ２１１に
移行してシンドロームより求めたシンボルエラーの位置
およびエラー値を基にエラー訂正を行った後に処理を終
了する。ステップ２０３でシンボルエラー数が１ではな
いと判定した場合は、ステップ２０４に移行する。

【００２９】ステップ２０４では、Ｃ２符号データから
生成されるシンドロームより２個のシンボルエラーがあ
ると算定し、フレーム内のＣ１ポインタの個数Ｐｎｕｍ
が４以下で、かつシンドロームよりもとめられたエラー
位置がＣ１ポインタ位置と一致した場合には、２個のシ
ンボルエラーが確定する。ステップ２０４で２個のシン
ボルエラーが確定した場合は、ステップ２１１に移行し
てシンドロームより求めたそれぞれのシンボルエラーの
位置、エラー値を基にエラー訂正を行った後に処理を終
了する。ステップ２０４でシンボルエラー数が２ではな
いと判定した場合は、ステップ２０５に移行する。

【００３０】ステップ２０５では、フレーム内のＣ１ポ
インタの個数Ｐｎｕｍが３であるか否かを判定し、Ｐｎ
ｕｍ＝３の場合にはステップ２１０に移行する。ステッ
プ２１０では、第１、第２、第３のＣ１ポインタ位置と
データが存在しない位置に仮想的に定めた第４のＣ１ポ
インタ位置を用いてシンドロームを生成し、得られた４
個のエラー値Ｙ０，Ｙ１，Ｙ２，Ｙ３のうち第４のＣ１
ポインタ位置に対応するエラー値Ｙ３が０であるか否か
を判定する。Ｙ３＝０の場合には、Ｙ０，Ｙ１，Ｙ２の
正当性が確認されたとして３個のシンボルエラーが確定
し、ステップ２１１に移行してエラー訂正を行った後に
処理を終了する。ステップ２１１でＹ３≠０の場合には
Ｙ０，Ｙ１，Ｙ２，Ｙ４の４個のエラー値を存在するこ
とになり、Ｃ１ポインタの個数Ｐｎｕｍが３であること
と矛盾するので、ステップ２０９に移行して訂正不能と
して訂正処理を中止し、平均値補間や前値ホールドの処
理を行った後に処理を終了する。ステップ２０５でＣ１
ポインタの個数Ｐｎｕｍが３ではないと判定した場合に
はステップ２０６に移行する。

【００３１】ステップ２０６ではフレーム内のＣ１ポイ
ンタの個数Ｐｎｕｍが４であるか否かを判定し、Ｐｎｕ
ｍ≠４の場合にはイレージャ訂正が不能であるのでステ
ップ２０９に移行し、Ｐｎｕｍ＝４の場合にはステップ
２０７に進む。ステップ２０７では、Ｃ１ポインタデー
タから得られて４個のシンボルエラーの位置を表す第
１、第２、第３，第４のＣ１ポインタ位置Ｘ０，Ｘ１，
Ｘ２，Ｘ３を用いてシンドロームＳ０，Ｓ１，Ｓ２，Ｓ
３を生成し、得られた４個のエラー値Ｙ０，Ｙ１，Ｙ
２，Ｙ３のうち第１のＣ１ポインタ位置Ｘ０に対応する
第１のエラー値Ｙ０または第４のＣ１ポインタ位置に対
応するエラー値Ｙ３の少なくとも一方が０であるか否か
を判定する。Ｙ０＝０またはＹ３＝０の場合には、真の
エラーを含むシンボルは、Ｘ１，Ｘ２，Ｘ３の位置にあ
る３個のシンボル（Ｙ０＝０のとき）か、Ｘ０，Ｘ１，
Ｘ２の位置にある３個のシンボル（Ｙ３＝０のとき）
か、Ｘ２，Ｘ３の位置にある２個のシンボル（Ｙ０＝０
且つＹ３＝０のとき）であることが確認されたとして３
個または２個のシンボルエラーが確定し、ステップ２１
１に移行してエラー訂正を行った後に処理を終了する。
ステップ２０７でＹ０≠０且つＹ３≠０の場合にはＹ
０，Ｙ１，Ｙ２，Ｙ３の４個のエラー値を存在すること
になり、４重イレージャ訂正が必要となるためにステッ
プ２０８に移行する。

【００３２】ステップ２０７は、４重イレージャ訂正禁
止回路１０２の禁止判定条件によってはこれと対応して
省略されることもある。図３の判定フローおよび図４の
回路図で特徴づけられた４重イレージャ訂正禁止回路を
用いる場合には、ステップ２０７の判定は４重イレージ
ャ訂正禁止の条件に含まれないのでステップ２０７は省
略され、ステップ２０６でＣ１ポインタの個数Ｐｎｕｍ
＝４ならばステップ２０８へ移行することになる。同様
に、図１４の判定フローで特徴づけられる４重イレージ
ャ訂正禁止回路を用いる場合にステップ２０７は省略さ
れる。

【００３３】ステップ２０８では、４重イレージャ訂正
禁止回路１０２からの４重イレージャ訂正禁止信号が訂
正禁止状態を示すレベルにあるか訂正許可状態を示すレ
ベルにあるかを判定して、訂正許可状態にある場合に
は、ステップ２１１に移行してエラー訂正を行った後に
処理を終了し、訂正禁止状態にある場合には、ステップ
２０９に移行して訂正不能としし、訂正処理を中止して
平均値補間や前値ホールドの処理を行った後に処理を終
了する。

【００３４】図３は４重イレージャ訂正禁止回路１０２
の１実施例の判定フローである。ステップ３０１では４
重イレージャ訂正禁止信号ＥＲＤＩＳが論理“０”で訂
正許可状態にあり、カウンタのカウント数ｉ＝０にセッ
トされる。

【００３５】次にステップ３０２で、フレーム内のシン
ボルエラーの個数が０もしくは１もしくは２であるかそ
れ以外であるかを判定する。シンボルエラーの個数がエ
ラーが０もしくは１もしくは２であった場合は、ステッ
プ３１０で４重イレージャ訂正禁止信号ＥＲＤＩＳを論
理“０”すなわち訂正許可状態とし、カウンタのカウン
ト数ｉ＝０にセットする。シンボルエラーの個数が０，
１，２以外であった場合はステップ３０３に進む。

【００３６】ステップ３０３では、Ｃ１ポインタの個数
Ｐｎｕｍ＝３であるか否かを判定する。Ｃ１ポインタの
個数Ｐｎｕｍ＝３であった場合はステップ３０９に移行
する。ステップ３０９では、図２におけるステップ２０
１と同様に、仮想的に定めた第４のＣ１ポインタ位置に
対応する第４のエラー値Ｙ３が０であるか否かを判定す
る。第４のエラー値Ｙ３＝０であった場合はエラーの個
数は３であると判断してステップ３１０に進み、訂正許
可状態にしてカウント値ｉをリセットする。ステップ３
０９で第４のエラー値Ｙ３≠０であった場合は、シンボ
ルエラーの個数は４以上であるのでステップ３０５に移
行する。

【００３７】ステップ３０３でＣ１ポインタの個数Ｐｎ
ｕｍ≠３であった場合は、ステップ３０４に進む。

【００３８】ステップ３０４では、Ｃ１ポインタの個数
Ｐｎｕｍが４であるか否かを判定する。ステップ３０４
でＣ１ポインタの個数Ｐｎｕｍ＝４であった場合は、ス
テップ３０５に移行する。ステップ３０５では、カウン
タのカウント値ｉを１だけ進める。

【００３９】次のステップ３０６ではカウンタのカウン
ト値ｉが４以上であるか否かを判定する。ステップ３０
６で、カウント値ｉ≧４であった場合は、ステップ３０
７に進み、４重イレージャ訂正禁止信号ＥＲＤＩＳを論
理“１”として４重イレージャ訂正を禁止する。

【００４０】ステップ３０４でＣ１ポインタの個数Ｐｎ
ｕｍ≠４であった場合、ステップ３０６でカウンタのカ
ウント値ｉ＜４であった場合、ステップ３１０の処理
後、およびステップ３０６の処理後は、ステップ３０８
に移行する。ステップ３０８ではフレームが更新された
か否かを判定する。

【００４１】ステップ３０８でフレームが更新されない
場合は、その状態を保持する。ステップ３０８でフレー
ムが更新された場合は、新しいフレームに対してステッ
プ３０２以降の処理が繰り返される。

【００４２】図４は４重イレージャ訂正禁止回路の回路
図である。４重イレージャ訂正禁止回路４００は、図３
の判定フローにしたがって動作し、４重イレージャ訂正
の許可、不許可を判定する。

【００４３】４重エラー訂正禁止回路４００は、エラー
検出訂正回路１０１でのシンボルエラー個数の検出処理
の終了を示すエラー個数検出終了信号ＥＣＥＮＤと、検
出したシンボルエラーの個数が０であることを示すエラ
ーゼロ信号ＮＯＥＲＲと、検出したシンボルエラーの個
数が１であることを示すエラー１信号ＥＲＲ１と、検出
したシンボルエラーの個数が２であることを示すエラー
２信号ＥＲＲ２と、エラー値の算出が終了したことを示
すエラー値算出終了信号ＥＲＥＮＤと、Ｃ１ポインタの
個数が４であることを示すポインタ４信号ＰＮ４と、第
４のエラー値Ｙ３が０であることを示すＹ３ゼロ信号Ｙ
３Ｚと、Ｃ１ポインタの個数が３であることを示すポイ
ンタ３信号ＰＮ３とをエラー検出訂正回路１０１から入
力し、カウンタおよびフリップフロップ用のローアクテ
ィブのリセット信号であるリセットバー信号ＲＳＴＢを
制御回路１０４から入力し、クロック信号ＣＬＫに同期
して図３の判定フローに従って判定動作して、４重エラ
ー訂正禁止信号ＥＲＤＩＳをエラー検出訂正回路１０１
へ出力する。

【００４４】３入力ＯＲゲート４０１には、エラーゼロ
信号ＮＯＥＲＲとエラー１信号ＥＲＲ１とエラー２信号
ＥＲＲ２とが入力され、その出力は２入力ＡＮＤゲート
４０２に接続され、２入力ＡＮＤ４０２のもう一方の入
力にはエラー個数検出終了信号ＥＣＥＮＤが接続され
る。したがって２入力ＡＮＤ４０２の出力ＣＯＲＯＫ
は、シンボルエラーの個数が０、１、２のいずれかであ
ることを示す。

【００４５】２入力ＡＮＤゲート４０３には、エラー値
算出終了信号ＥＲＥＮＤとポインタ４信号ＰＮ４とが入
力される。３入力ＡＮＤゲート４０４には、エラー値算
出終了信号ＥＲＥＮＤとＹ３ゼロ信号Ｙ３Ｚとポインタ
３信号ＰＮ３とが入力される。したがって３入力ＡＮＤ
ゲート４０４の出力３ＥＯＫは、エラー状態がシンボル
エラーの個数３のエラーであることを示す。

【００４６】２入力ＯＲゲート４０５には、２入力ＡＮ
Ｄゲート４０２の出力ＣＯＲＯＫと３入力ＡＮＤゲート
４０４の出力３ＥＯＫとが入力される。したがって２入
力ＯＲゲート４０５の出力ＣＬＲＤＩＳは、４重イレー
ジャ訂正が許可されることを示し、４重イレージャ訂正
が禁止されている状態からの許可状態に遷移させる条件
となる。２入力ＯＲゲート４０６には、第２の２入力Ａ
ＮＤゲート４０３の出力とポインタ３信号ＰＮ３とが入
力される。

【００４７】カウンタ４０７は、クロック入力端子ＣＫ
に接続されたクロック信号ＣＬＫに同期してカウントす
るカウンタ回路で、リセット入力端子ＲＮに接続された
リセットバー信号ＲＳＴＢが論理”０”の場合にクロッ
ク信号ＣＬＫとは非同期でカウント値が０にリセットさ
れ、クリア入力端子ＣＬＲに接続された２入力ＯＲゲー
ト４０５の出力ＣＬＲＤＩＳが論理”１”の場合にクロ
ックＣＬＫに同期してカウント値が０にリセットされ、
エネーブル入力端子ＥＮＢに接続された２入力ＯＲゲー
ト４０６の出力が論理”１”でかつ入力端子ＣＬＲに接
続された２入力ＯＲゲート４０５の出力ＣＬＲＤＩＳが
論理”０”の場合にクロックＣＬＫに同期してカウント
アップし、カウント値が４になったときに出力端子ＣＤ
からの出力ＣＮＴ４が論理”１”になる回路である。し
たがって、カウンタ４０７の出力ＣＮＴ４は、Ｃ１ポイ
ンタの個数が３または４で、且つ３重イレージャ訂正不
可能なエラー状態が４フレーム以上連続したことを検出
する。

【００４８】２入力ＯＲゲート４０９には、カウンタ４
０７の出力ＣＮＴ４と４重イレージャ訂正禁止信号出力
ＥＲＤＩＳとが入力され、インバータ４０８には、２入
力ＯＲゲート４０５の出力ＣＬＲＤＩＳが入力される。
２入力ＡＮＤゲート４１０には、インバータ４０８の出
力と２入力ＯＲゲート４０９の出力とが入力される。２
入力ＡＮＤゲート４１０の出力が論理”１”であること
は、４重イレージャ訂正が許可されない状態にあって、
且つカウンタ４０７のカウント値が４になり４重イレー
ジャ訂正の禁止状態に遷移させる条件が成立したか又は
既に４重イレージャ訂正が禁止状態にあったことを示
す。

【００４９】２入力ＡＮＤゲート４１０の出力は、フリ
ップフロップ４１１のデータ入力端子Ｄに接続される。
フリップフロップ４１１は、リセット入力端子ＲＮに接
続されたリセットバー信号ＲＳＴＢが論理”０”のとき
に非同期にリセットされ、クロック入力端子ＣＫに接続
されたクロック信号ＣＬＫに同期して動作し、４重イレ
ージャ訂正の禁止状態が保持するとともに出力端子Ｑか
ら４重イレージャ訂正禁止信号ＥＲＤＩＳを出力する。

【００５０】次に、１４フレームにわたって連続した全
シンボルのエラーが発生したときの４重イレージャ訂正
禁止への過程を、復号の各段階におけるフレームとシン
ボルとの関係を追跡することにより詳細に説明する。

【００５１】図５（ａ）は、読み出しデータ図であり、
コンパクトディスクから読み出したデータに対してフレ
ーム番号とシンボルの位置による一連番号を付したもの
からパリティ４ビットを除いて表示したものである。読
み出しデータのフレーム０からフレーム１３までの１４
フレームにわたってエラーが発生し、シンボル番号０か
ら４４３までのデータにエラーが発生したものとする。
図５（ｂ）は、偶数遅延後のデータ配置図であり、読み
出しデータに対して偶数遅延を施して偶数番目（図５で
はシンボル位置が０から始まるため奇数番号の位置）の
シンボルを１フレーム遅延させたものである。

【００５２】図６（ａ），（ｂ）はデインターリーブ後
のデータ配置図であり、シンボル位置２７からシンボル
位置番号を１遡る毎に４フレーム遅延させたものとな
る。図６（ａ）は１４フレームのバーストエラー発生後
も正常なトラッキングを継続している場合であり、図６
（ｂ）はトラッキングエラーが発生した場合である。図
６（ａ），（ｂ）で“Ｔ”はＣ１ポインタがセットされ
ていなくエラーもないシンボルを示し、“２７”等の数
字はＣ１復号においてＣ１ポインタがセットされたシン
ボルの読み出しデータ図における番号を示し、“−５
Ｔ”等のＴが付加してある数字はＣ１ポインタがセット
されているがエラーはないシンボルの読み出しデータ図
における番号を示し、“Ｆ”はトラッキングエラーのた
めにＣ１ポインタはセットされていないがエラーが発生
しているシンボルを示し、４７４Ｆ等のＦが付加してあ
る数字はＣ１ポインタがセットしてありエラーもあるこ
とが明らかなシンボルの読み出しデータ図における一連
番号を示している。

【００５３】図７は４重イレージャ訂正禁止の判定過程
を示す図であり、図６（ａ），（ｂ）のフレーム毎のＣ
１ポインタの個数、シンボルエラーの個数、訂正状態を
フレーム順に示したものである。訂正状態の表示１Ｓは
Ｃ２復号でのリード・ソロモン復号による１個のエラー
シンボルの訂正を示し、２Ｓは２個のエラーシンボルの
訂正を示し、３Ｅは３重イレージャ訂正を示し、４Ｅは
１フレーム内にセットされているＣ１ポインタの個数が
４でエラーシンボルの個数が４個以上の場合の４重イレ
ージャ訂正を示し、４Ｅ＊はＣ１ポインタの個数が４で
シンボルエラーの個数が３または２の場合の４重エラー
訂正を示し、３ＮＧはＣ１ポインタの個数が３であるが
３重イレージャ訂正が不能であることを示す。

【００５４】１４フレームのバーストエラーが発生した
が正常トラッキングが継続されているＡの場合では、４
重イレージャ訂正４Ｅまたは４Ｅ＊と３重エイレージャ
訂正不能３ＮＧを合わせて連続３回の発生が最大であ
り、４回連続して発生することはないので、４重イレー
ジャ訂正が禁止されることはなく訂正が実行される。こ
れに対してトラッキングエラーが発生したＢの場合で
は、フレーム１２からフレーム１５にかけて４重イレー
ジャ訂正４Ｅと３重イレージャ訂正不能３ＮＧとが合わ
せて４回連続して発生するためにフレーム１６から４重
イレージャ訂正禁止となり、その後も４重イレージャ訂
正４Ｅか３重イレージャ訂正不能３ＮＧのいずれかが発
生するので４重イレージャ訂正禁止が継続される。

【００５５】図８は１３フレームの連続エラーが発生し
た場合の４重イレージャ訂正禁止の判定過程を示す図で
ある。正常トラッキングが継続されるＡの場合では、４
重イレージャ訂正４Ｅの連続２回の発生が最大であり、
４重イレージャ訂正は禁止されることなく訂正が実行さ
れるが、トラッキングエラーが発生したＢの場合では、
フレーム１２からフレーム１５にかけて４重イレージャ
訂正４Ｅと３重イレージャ訂正不能３ＮＧとが合わせて
４回連続して発生するためにフレーム１６から４重イレ
ージャ訂正禁止となり、その後もトラッキングが復帰す
るまで４重エラー訂正禁止が継続する。

【００５６】以上に示したように、図３の判定フロー
図、図４の回路図で特徴づけられる４重イレージャ訂正
禁止回路を含むエラー訂正装置は連続１４フレームまで
のバーストエラーの訂正を行うことができるとともに、
トラッキングエラーが発生した場合には４重イレージャ
訂正を禁止して誤訂正の発生を防止することができ、ま
た大規模な前方保護データをメモリ等に保持しておく必
要がないので、誤訂正防止機能搭載による回路規模の増
大、消費電力の増大を抑制することができる。

【００５７】図９は本発明の第２の実施例の４重イレー
ジャ訂正禁止回路の判定フロー図であり、図１０は４重
イレージャ訂正禁止回路の回路図である。図９の判定フ
ロー図では、図３の判定フローのステップ３０４の次に
ステップ５０１を設けて第１のエラー値Ｙ０か第４のエ
ラー値Ｙ３の少なくともいずれか一方が０であるか否か
の判定を行い、第１のエラー値Ｙ０と第４のエラー値Ｙ
３の少なくともいずれか一方が０ならばステップ３１０
に移行し、第１のエラー値Ｙ０と第４のエラー値Ｙ３の
いずれもが０ではないならばステップ３０５に進むこと
と、図３のステップ３０６に換えてステップ５０２とし
て判定条件をカウント数ｉ≧５に変更していること以外
は図３と同一である。４重イレージャ訂正禁止回路は、
３重イレージャ訂正不能と４重イレージャ訂正とが合わ
せて５回以上連続して発生したことを検出し、４重イレ
ージャ訂正禁止信号を論理“１”とする。

【００５８】図１０の４重イレージャ訂正禁止回路６０
０は、図４の４重イレージャ訂正回路４００に第１のエ
ラー値Ｙ０が０であることを示すＹ０ゼロ信号Ｙ０Ｚ
と、Ｙ０ゼロ信号Ｙ０ＺとＹ３ゼロ信号Ｙ３Ｚとを入力
する２入力ＯＲゲート６０１と、２入力ＡＮＤゲート４
０３の出力と２入力ＯＲゲート６０１の出力とを入力す
る２入力ＡＮＤゲート６０２とを追加し、さらに２入力
ＡＮＤゲート４０２の出力と３入力ＡＮＤゲート４０４
の出力とを入力する２入力ＯＲゲート４０５とカウント
数が４になると出力端子ＣＤの出力ＣＮＴ４を論理
“１”とするカウンタ４０７とを、２入力ＡＮＤゲート
４０２の出力と３入力ＡＮＤゲート４０４の出力に加え
て２入力ＡＮＤゲート６０２の出力を入力する３入力Ｏ
Ｒゲートとカウント数が５になると出力端子ＣＤの出力
ＣＮＴ５を論理“１”として２入力ＯＲゲート４０９に
出力するカウンタ６０４とにそれぞれ置き換えたもので
ある。

【００５９】２入力ＯＲゲート６０１、２入力ＡＮＤデ
ート６０２の追加および３入力ＯＲゲート６０３への変
更は図９におけるステップ５０１の追加に対応し、カウ
ンタ６０４への変更は図９におけるステップ５０２への
変更に対応する。

【００６０】次にこの実施例では１５フレームにわたっ
て連続したバーストエラーを訂正することができ、トラ
ッキングエラーが発生した場合には４重イレージャ訂正
を禁止して誤訂正が生じないようにできることを詳細に
説明する。

【００６１】図１１（ａ），（ｂ）は１５フレームにわ
たってエラーが連続した場合のデインターリーブ後のデ
ータ配置図である。図１１（ａ）は１５フレームのバー
ストエラー発生後も正常なトラッキングを継続している
場合であり、図１１（ｂ）はトラッキングエラーが発生
した場合である。“Ｔ”，“Ｆ”等の各記号の意味は図
６と同様である。

【００６２】図１２は４重イレージャ訂正禁止の判定過
程を示す図であり、図１１（ａ），（ｂ）のフレーム毎
のＣ１ポインタの個数、シンボルエラーの個数、訂正状
態をフレーム順に示したものである。訂正状態の表示の
意味は図７におけるそれとと同様であるが、図９の判定
フローではステップ５０１が追加されて第１のエラー値
Ｙ０、第４のエラー値Ｙ３のうちの少なくとも一つが０
であるときは訂正が許可されてカウント値ｉはリセット
されるようになっているので、これにしたがって図１２
では、Ｃ１ポインタの個数が４でエラーシンボル数が３
の場合の４重エラー訂正を示す４Ｅ＊が発生すると４重
イレージャ訂正４Ｅの連続発生カウント値はリセットさ
れる。

【００６３】１５フレームのバーストエラーが発生した
が正常トラッキングが継続されているＡの場合では、４
重イレージャ訂正４Ｅの連続４回の発生が最大であり、
５回連続して発生することはないので、４重イレージャ
訂正が禁止されることはなく訂正が実行される。これに
対してトラッキングエラーが発生したＢの場合では、フ
レーム１２からフレーム１６にかけて４重イレージャ訂
正４Ｅが５回連続して発生するためにフレーム１７から
４重イレージャ訂正禁止となり、その後も４重イレージ
ャ訂正４Ｅが発生するので４重イレージャ訂正禁止が継
続される。

【００６４】図１３の判定過程図は１５フレーム連続し
たバーストエラーが図３の判定フロー図、図４の回路図
で特徴づけられた第１の実施例の４重イレージャ訂正禁
止回路に与えられたときの判定過程を示し、正常なトラ
ッキングが継続されているＡの場合でも４重エラー訂正
禁止が発生してしまうことを示している。これに対して
図９の判定フロー図、図１０の回路図で特徴づけられる
第２の実施例は、１５フレーム連続のバーストエラーま
で対応できるという効果がある。

【００６５】図１４は本発明の第３の実施例の４重イレ
ージャ訂正禁止回路の判定フロー図である。図１４の判
定フロー図では、図３の判定フローのステップ３０９に
換えて第４のイレージャ値Ｙ３が０でない場合の移行先
をステップ３０７としたステップ７０１を設けたこと以
外は図３と同一である。Ｃ１ポインタの個数が４のフレ
ームが４フレーム連続したか、または３重イレージャ訂
正の訂正不能が１回発生した場合にはトラッキングエラ
ーが発生したとみなして４重イレージャ訂正を禁止す
る。図１４の判定フローを実行することにより１４フレ
ーム連続のバーストエラーまで訂正でき、トラッキング
エラーが発生した場合には４重イレージャ訂正を禁止し
て誤訂正を防止する点では図３の第１の実施例と同様で
ある。

【００６６】図１５は本発明の第４の実施例の４重イレ
ージャ訂正禁止回路の判定フロー図である。図１５の判
定フロー図では、図９の判定フローのステップ３０９に
換えて第４のイレージャ値Ｙ３が０でない場合の移行先
をステップ３０７としたステップ８０１を設けたこと以
外は図９と同一である。４重イレージャ訂正が５回連続
して発生したか、または３重イレージャ訂正の訂正不能
が１回発生した場合にはトラッキングエラーが発生した
とみなして４重イレージャ訂正を禁止する。図１５の判
定フローを実行することにより１５フレーム連続のバー
ストエラーまで訂正でき、トラッキングエラーが発生し
た場合には４重イレージャ訂正を禁止して誤訂正を防止
する点では図９の第２の実施例と同様である

【００６７】

【発明の効果】以上に説明したように、本発明のエラー
訂正装置によれば、正常にトラッキングされている場合
のエラー状態の遷移の仕方と、コンパクトディスクの記
録面のキズ等によりトラッキングエラーが発生してＣＩ
ＲＣ符号系列の連続性が失われた場合のエラー状態の遷
移の仕方の違いを利用してトラッキングエラー発生の検
出を行い、所定の条件を満たしたときはトラッキングエ
ラーが発生したとみなして４重イレージャ訂正を禁止す
るので、１４フレームまたは１５フレームのバーストエ
ラーの訂正ができるとともに、トラッキングエラーが発
生した場合には４重イレージャ訂正を禁止して誤訂正の
発生を防止することができ、また大規模な前方保護デー
タをメモリ等に保持しておく必要がないので、誤訂正防
止機能搭載による回路規模の増大、消費電力の増大を抑
制することができるという顕著な効果を生じる。

【図面の簡単な説明】

【図１】 本発明のエラー訂正装置のブロック図であ
る。

【図２】 エラー検出訂正回路の動作フロー図である。

【図３】 第１の実施例の４重イレージャ訂正禁止回路
の判定フロー図である。

【図４】 第１の実施例の４重イレージャ訂正禁止回路
の回路図である。

【図５】 （ａ）は読み出しデータ図であり、（ｂ）は
偶数遅延後のデータ配置図である。

【図６】 （ａ），（ｂ）は第１の実施例のデインター
リーブ後のデータ配置図である。

【図７】 第１の実施例の１４フレーム連続エラーに対
する４重イレージャ訂正禁止の判定過程を示す図であ
る。

【図８】 第１の実施例の１３フレーム連続エラーに対
する４重イレージャ訂正禁止の判定過程を示す図であ
る。

【図９】 第２の実施例の４重イレージャ訂正禁止回路
の判定フロー図である。

【図１０】 第２の実施例の４重イレージャ訂正禁止回
路の回路図である。

【図１１】 （ａ），（ｂ）は第２の実施例のデインタ
ーリーブ後のデータ配置図である。

【図１２】 第２の実施例の１５フレーム連続エラーに
対する４重イレージャ訂正禁止の判定過程を示す図であ
る。

【図１３】 第１の実施例の１５フレーム連続エラーに
対する４重イレージャ訂正禁止の判定過程を示す図であ
る。

【図１４】 第３の実施例の４重イレージャ訂正禁止回
路の判定フロー図である。

【図１５】 第４の実施例の４重イレージャ訂正禁止回
路の判定フロー図である。

【図１６】 （ａ）はＣＩＣＲ符号化のフロー図であ
り、（ｂ）はＣＩＣＲ復号のフロー図である。

【図１７】 ＣＩＣＲ符号のデータ配置図である。

【符号の説明】

１００ エラー訂正装置 １０１ エラー検出訂正回路 １０２，４００，６００ ４重イレージャ訂正禁止回
路 １０３ メモリ １０４ 制御回路 ４０１，６０３ ３入力ＯＲゲート ４０２，４０３，４１０，６０２ ２入力ＡＮＤゲー
ト ４０４ ３入力ＡＮＤゲート ４０５，４０６，４０９，６０１ ２入力ＯＲゲート ４０７，６０４ カウンタ ４０８ インバータ ４１１ フリップフロップ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｇ１１Ｂ 20/18 ５４２ Ｇ１１Ｂ 20/18 ５４２Ａ ５５０ ５５０Ａ ５７２ ５７２Ｃ ５７２Ｆ Ｈ０３Ｍ 13/27 Ｈ０３Ｍ 13/27

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 ＣＩＲＣ符号のＣ２復号の際にＣ１復号
   により得られたＣ１ポインタデータとＣ１復号およびデ
   インターリーブ済みのＣ２符号データとを入力して２シ
   ンボルのエラーまでの訂正もしくは３重イレージャ訂正
   もしくは４重イレージャ訂正を行い訂正済み復号データ
   を出力するエラー訂正装置において、フレーム毎に前記
   Ｃ２符号データおよび前記Ｃ１ポインタデータからエラ
   ー状態を検出し前記エラー状態のフレーム間にわたる遷
   移パターンが所定の遷移パターンに合致したときに次の
   フレームに対する４重イレージャ訂正を中止する機能を
   有することを特徴とするエラー訂正装置。
2. 【請求項２】 ＣＩＲＣ符号のＣ２復号の際にＣ１復号
   により得られたＣ１ポインタデータとＣ１復号およびデ
   インターリーブ済みのＣ２符号データとを入力して２シ
   ンボルのエラーまでの訂正もしくは３重イレージャ訂正
   もしくは４重イレージャ訂正を行い訂正済み復号データ
   を出力するエラー訂正装置において、フレーム毎に前記
   Ｃ１ポインタデータおよび前記Ｃ２符号データからＣ１
   ポインタの個数、エラーの個数を検出してエラー状態を
   分類し所定のエラー状態が所定フレーム数にわたり連続
   して発生したことを検出して次のフレームに対して４重
   イレージャ訂正を中止する機能を有することを特徴とす
   るエラー訂正装置。
3. 【請求項３】 ＣＩＲＣ符号のＣ２復号の際にＣ１復号
   により得られたＣ１ポインタデータとＣ１復号およびデ
   インターリーブ済みのＣ２符号データとを入力して２シ
   ンボルのエラーまでの訂正もしくは３重イレージャ訂正
   もしくは４重イレージャ訂正を行い訂正済み復号データ
   を出力するエラー訂正装置において、フレーム毎に前記
   Ｃ１ポインタデータおよび前記Ｃ２符号データからエラ
   ー個数を検出しエラー値を算出してエラー訂正を実行す
   るエラー検出訂正回路と、前記エラー検出訂正回路から
   Ｃ１ポインタ個数情報信号群ととエラー個数情報信号群
   とエラー値情報信号群とを入力しこれらが所定の条件を
   満たすときにカウンタのカウント値に１を加算し前記カ
   ウント値が所定の値に達したときに次の４重イレージャ
   訂正の中止を伝達する信号を前記エラー検出訂正回路に
   出力する４重イレージャ訂正禁止回路と、前記Ｃ２符号
   データを入力して格納し、前記エラー検出訂正回路のエ
   ラー訂正動作中には前記エラー検出訂正回路との間でデ
   ータを送受しエラー訂正された復号データを格納すると
   ともに前記復号データを外部へ出力するメモリと、前記
   エラー検出訂正回路と前記４重イレージャ訂正禁止回路
   と前記メモリの動作を制御する制御回路とを備えること
   を特徴とするエラー訂正装置。
4. 【請求項４】 前記Ｃ１ポインタ個数情報信号群はＣ１
   ポインタの個数が３であることを示す第１のＣ１ポイン
   タ個数信号とＣ１ポインタの個数が４であることを示す
   第２のＣ１ポインタ個数信号とを含み、前記エラー個数
   情報群はエラーが０個であるときに論理１となる第１の
   エラー個数信号とエラーが１個であるときに論理１とな
   る第２のエラー個数信号とエラーが２個である時に論理
   １となる第３のエラー個数信号とを含み、前記エラー情
   報信号群はシンドローム計算により算出された第１、第
   ２，第３，第４のエラー値のうち第４のエラー値が０で
   あるときに論理１となるエラー値信号を含み、前記所定
   の条件は前記第１、第２、第３のエラー個数信号がいず
   れも論理０で前記第１のＣ１ポインタ個数信号が論理１
   で前記エラー値信号が論理０の第１の条件と前記第１、
   第２、第３のエラー個数信号がいずれも論理０で前記第
   ２のＣ１ポインタ個数信号が論理１の第２の条件からな
   り、前記所定の値は４である請求項３記載のエラー訂正
   装置。
5. 【請求項５】 前記Ｃ１ポインタ個数情報信号群はＣ１
   ポインタの個数が３であることを示す第１のＣ１ポイン
   タ個数信号とＣ１ポインタの個数が４であることを示す
   第２のＣ１ポインタ個数信号とを含み、前記エラー個数
   情報群はエラーが０個であるときに論理１となる第１の
   エラー個数信号とエラーが１個であるときに論理１とな
   る第２のエラー個数信号とエラーが２個であるときに論
   理１となる第３のエラー個数信号とを含み、前記エラー
   情報信号群はシンドローム計算により算出された第１、
   第２，第３，第４のエラー値のうち第１のエラー値が０
   であるときに論理１となる第１のエラー値信号と第４の
   エラー値が０であるときに論理１となる第２のエラー値
   信号を含み、前記所定の条件は前記第１、第２、第３の
   エラー個数信号がいずれも論理０で前記第１のＣ１ポイ
   ンタ個数信号が論理１で前記第２のエラー値信号が論理
   ０の第１の条件と前記第１、第２、第３のエラー個数信
   号がいずれも論理０で前記第２のＣ１ポインタ個数信号
   が論理１で前記第１のエラー値信号と前記第２のエラー
   値信号のいずれも論理０の第２の条件からなり、前記所
   定の値は５である請求項３記載のエラー訂正装置。
6. 【請求項６】 ＣＩＲＣ符号のＣ２復号の際にＣ１復号
   により得られたＣ１ポインタデータとＣ１復号およびデ
   インターリーブ済みのＣ２符号データとを入力して２シ
   ンボルのエラーまでの訂正もしくは３重イレージャ訂正
   もしくは４重イレージャ訂正を行い訂正済み復号データ
   を出力するエラー訂正装置において、フレーム毎に前記
   Ｃ１ポインタデータおよび前記Ｃ２符号データからエラ
   ー個数を検出しエラー値を算出してエラー訂正を実行す
   るエラー検出訂正回路と、前記エラー検出訂正回路から
   Ｃ１ポインタ個数情報信号群ととエラー個数情報信号群
   とエラー値情報信号群とを入力しこれらが第１の所定の
   条件を満たすときまたは第２の所定の条件を満たす毎に
   カウンタのカウント値に１を加算し前記カウント値が所
   定の値に達したときに次の４重イレージャ訂正の中止を
   伝達する信号を前記エラー検出訂正回路に出力する４重
   イレージャ訂正禁止回路と、前記Ｃ２符号データを入力
   して格納し、前記エラー検出訂正回路のエラー訂正動作
   中には前記エラー検出訂正回路との間でデータを送受し
   エラー訂正された復号データを格納するとともに前記復
   号データを外部へ出力するメモリと、前記エラー検出訂
   正回路と前記４重イレージャ訂正禁止回路と前記メモリ
   の動作を制御する制御回路とを備えることを特徴とする
   エラー訂正装置。
7. 【請求項７】 前記Ｃ１ポインタ個数情報信号群はＣ１
   ポインタの個数が３であることを示す第１のＣ１ポイン
   タ個数信号とＣ１ポインタの個数が４であることを示す
   第２のＣ１ポインタ個数信号とを含み、前記エラー個数
   情報群はエラーが０個であるときに論理１となる第１の
   エラー個数信号とエラーが１個であるときに論理１とな
   る第２のエラー個数信号とエラーが２個であるときに論
   理１となる第３のエラー個数信号とを含み、前記エラー
   情報信号群はシンドローム計算により算出された第１、
   第２，第３，第４のエラー値のうち第４のエラー値が０
   であるときに論理１となるエラー値信号を含み、前記第
   １の所定の条件は前記第１、第２、第３のエラー個数信
   号がいずれも論理０で前記第１のＣ１ポインタ個数信号
   が論理１で前記エラー値信号が論理０であり、前記第２
   の条件は前記第１、第２、第３のエラー個数信号がいず
   れも論理０で前記第２のＣ１ポインタ個数信号が論理１
   であり、前記所定の値は４である請求項６記載のエラー
   訂正装置。
8. 【請求項８】 前記Ｃ１ポインタ個数情報信号群はＣ１
   ポインタの個数が３であることを示す第１のＣ１ポイン
   タ個数信号とＣ１ポインタの個数が４であることを示す
   第２のＣ１ポインタ個数信号とを含み、前記エラー個数
   情報群はエラーが０個であるときに論理１となる第１の
   エラー個数信号とエラーが１個であるときに論理１とな
   る第２のエラー個数信号とエラーが２個であるときに論
   理１となる第３のエラー個数信号とを含み、前記エラー
   情報信号群はシンドローム計算により算出された第１、
   第２，第３，第４のエラー値のうち第１のエラー値が０
   であるときに論理１となる第１のエラー値信号と第４の
   エラー値が０であるときに論理１となる第２のエラー値
   信号を含み、前記第１の所定の条件は前記第１、第２、
   第３のエラー個数信号がいずれも論理０で前記第１のＣ
   １ポインタ個数信号が論理１で前記第２のエラー値信号
   が論理０であり、前記第２の条件は前記第１、第２、第
   ３のエラー個数信号がいずれも論理０で前記第２のＣ１
   ポインタ個数信号が論理１で前記第１のエラー値信号と
   前記第２のエラー値信号のいずれも論理０であり、前記
   所定の値は５である請求項６記載のエラー訂正装置。