JP2982220B2

JP2982220B2 - ビデオ信号処理回路

Info

Publication number: JP2982220B2
Application number: JP2154206A
Authority: JP
Inventors: マイケル・アラン・カトナー; 加一立沢
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-06-13
Filing date: 1990-06-13
Publication date: 1999-11-22
Anticipated expiration: 2014-11-22
Also published as: JPH0445680A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ビデオ信号処理回路に関し、特に、処理対
象サンプルデータの周辺等のサンプルの内のエラーフラ
グの立っていないサンプルデータを用いてエラー修整を
行うようなビデオ信号処理回路に関する。

〔発明の概要〕

本発明は、ビデオ信号のサンプルデータに対して積符
号エラー訂正を行い、訂正できなかったサンプルデータ
について周辺等のエラーフラグの立っていないサンプル
データを用いてエラー修整を行うビデオ信号処理回路に
おいて、積符号の第１の符号系列でのエラー訂正の際に
訂正が行われなかったエラーサンプルデータが第２の符
号系列のエラー訂正能力を超えた個数となっていると
き、第２の符号系列のエラー検出でエラー無しとされた
系列内のエラーサンプルデータにはグレーフラグを立
て、エラー修整を行う際に、グレーフラグが立っている
サンプルデータについてはエラー修整されたサンプルデ
ータの値と元の入力サンプルデータの値とを比較し、差
が所定値以下のときエラーフラグをリセットして元の入
力サンプルデータを以後のエラー修整に用いることによ
り、エラーレートの改善を図り、エラーデータの検出ミ
ス等によりエラーデータが正しいデータとして出力され
ることを未然に防止すると共に、エラー修整精度の向上
を図るものである。

〔従来の技術〕

例えば、ビデオ信号のディジタルサンプルデータをデ
ィジタルVTR（ビデオテープレコーダ）にて記録再生す
る際には、雑音や媒体の欠陥等によりいわゆるコードエ
ラー（符号誤り）が生ずる。このコードエラーにより発
生したエラーデータに対しては、エラー訂正（誤り訂
正）符号を用いたエラー訂正処理を施し、該エラー訂正
処理で訂正ができなかったことからエラーフラグの立っ
ているサンプルデータ（エラーサンプルデータ）につい
ては、誤りの無い他のサンプルデータ（エラーフリーサ
ンプルデータ）を用いた補間処理や置換処理等の方法に
より、誤り修整（エラー修整）を行っている。

例えば、コンポーネントディジタルVTRの一フォーマ
ットであるいわゆるＤ−１フォーマット（CCIR601号勧
告の4:2:2フォーマット）においては、いわゆる外符号
と内符号とを用いた積符号による２次元的なエラー訂正
を行っている。すなわち記録時には、ライン内シャフル
された１ラインにつき360バイトのサンプルデータを２
次元（積符号）エラー訂正符号化回路に送っており、先
ず30バイト（30サンプル）毎にそれぞれ２バイトの外符
号（アウタ訂正コード、アウタパリティ）を付加し、こ
の外符号付加後にセクタアレイシャフルを施して、第７
図に示すようなセクタアレイ構造の符号ブロックとし、
このシャフル後の符号ブロックの横方向の１行60個のサ
ンプルデータ毎にそれぞれ４バイトの内符号（インナ訂
正コード、インナパリティ）を付加して内符号ブロック
とし、この内符号ブロックの２つで生成される同期ブロ
ック構造を記録単位として磁気テープ上に記録するよう
にしている。

再生時には、これとは逆の処理が施される。すなわち
第６図は、再生系のエラー訂正、エラー修整部近傍の概
略的な回路構成を示している。この第６図において、再
生エラー検出及び訂正部は、内符号デコーダ101と、外
符号デコーダ103との２つの回路ブロックから成ってい
る。すなわち、内符号デコーダ101は、磁気テープから
の再生信号が供給されたとき、上記同期ブロックから２
つの内符号ブロックを取り出して上記内符号によるエラ
ー訂正を行い、第７図に示すような符号ブロックとす
る。次に、フレームメモリ102に対する書込／読出を制
御することによって上記セクタアレイシャフルの逆処理
であるデシャフルを行って、第８図に示すようなセクタ
アレイ構造の符号ブロックを得た後、外符号デコーダ10
3により、外符号ブロック（第８図中縦方向の１列32サ
ンプル）毎に２バイトの外符号を用いて、いわゆるイレ
ージャ（消失）訂正を行うようにしている。さらに、こ
の積符号によるエラー訂正ができなかったエラーサンプ
ルデータについては、次段のエラー修整回路部104によ
り補間や置換処理等によるエラー修整処理が施されるよ
うになっている。

ところで、内符号ブロック内のエラーサンプルの個数
が多くエラー訂正能力がオーバーロードとなって訂正不
能となると、内符号ブロックの全てのデータがエラーと
されて（第７図の斜線部分）イレージャポインタが立て
られ、次の外符号によるイレージャ訂正が施される。こ
の外符号によるイレージャ訂正の際に、イレージャポイ
ンタの数がパリティ数を超えていると訂正不能となり、
ポインタの立っている内符号ブロック全体がエラーと認
識される。しかしながら、エラーがランダムエラーの場
合、その性質から、内符号ブロック内で僅かのサンプル
データが真のエラー状態（第７図の網線部分）にあって
も残りのサンプルデータはエラー無しの正しいデータ
（エラーフリーデータ）である場合が多い。このため、
内符号ブロック内の大半のデータが正しいにもかかわら
ず、全てのデータがエラーと判断されてエラー修整に回
されてしまうことになる。

〔発明が解決しようとする課題〕

ところで、上述のアウタイレージャ訂正の際のイレー
ジャポインタ数が外符号のパリティ数を超えていると
き、外符号を用いて外符号ブロックのシンドロームを計
算し、これらのシンドロームの全てが“0"と判断される
外符号ブロックについては、当該外符号ブロックの全サ
ンプルデータをエラーの無い正しいデータとし、エラー
修整には回さない方法も考えられる。しかしながら、内
符号（インナパリティ）を使ったエラー訂正／検出にお
いて、エラー検出能力はイレージャ用ポインタとして使
用するには十分な検出能力を期待できるか否かの点、ま
た外符号（アウタパリティ）によるエラー検出は十分な
信頼性が有るか否かの点が問題であり、誤ってエラーデ
ータを正しいデータとする危険性も存在する。

また、エラー修整において、複数の修整方法の内から
一つを選んで修整処理を実行するような場合には、修整
精度の高いものから順に修整可能か否かを判断し、実行
可能な範囲で最も精度の高い修整方法を選ぶようにして
いるが、この修整可能性は、周辺等のサンプルデータの
エラーパターンによって決定され、周辺サンプルデータ
のエラーの数が少なければそれだけ高い精度の修整が行
える。このため、エラー修整処理の前にできるだけエラ
ーサンプル数を減らしておくことが修整精度を高める上
で好ましい。

本発明は、このような点を考慮してなされたものであ
り、エラーフラグが立っていても正しいとされるサンプ
ルデータを以後のエラー修整に用いて修整精度の向上を
図ることができるようなビデオ信号処理回路の提供を目
的とするものである。

特に、ビデオサンプルデータのエラー訂正を積符号を
用いて行った後にエラー修整を行うようなビデオ信号処
理回路において、積符号の一つの符号系列で誤り無しと
されたサンプルデータを正しいデータとして以後のエラ
ー修整に用いるようにすることにより、エラー修整精度
及びエラーレートの改善を図ると共に、エラーサンプル
データを誤って正しいデータとするミスも未然に回避し
得るようなビデオ信号処理回路の提供を目的とするもの
である。

〔課題を解決するための手段〕

本発明に係るビデオ信号処理回路は、入力されたビデ
オ信号のサンプルデータに対して第１及び第２の少なく
とも２系列のエラー訂正符号（例えば、内符号及び外符
号）を用いた積符号によるエラー訂正を行い、訂正でき
なかったサンプルデータについて周辺及び／又は時間方
向で隣接するサンプルの内のエラーフラグの立っていな
いサンプルデータを用いてエラー修整を行うビデオ信号
処理回路において、上記積符号の第１の符号（内符号）
系列によるエラー訂正の際に訂正されなかったエラーサ
ンプルデータが上記第２の符号（外符号）系列によるエ
ラー訂正の際の訂正能力を超えた個数となっていると
き、上記第２の符号（外符号）系列を用いたエラー検出
でエラー無しとされた系列内のエラーサンプルデータに
対してグレーフラグを立て、上記エラー修整を行う際、
グレーフラグが立っているサンプルデータについては元
の入力サンプルデータの値とエラー修整されたサンプル
データの値とを比較し、差が一定の閾値以下のとき、エ
ラーフラグをリセットして、上記元の入力サンプルデー
タを正しいデータとして用いて以後のエラー修整を行う
ことにより、上記課題を解決する。

〔作用〕

エラー修整されたサンプルデータ（エラー修整デー
タ）が元の入力サンプルデータと所定の閾値範囲内で近
似しているときには、元の入力サンプルデータが正しい
確率が非常に高く、これを正しいデータとして以後のエ
ラー修整処理に使用することにより、エラー修整精度を
高めることができる。さらに、積符号の第２の系列（例
えば外符号ブロック）のエラー検出によりエラー無しと
された系列内のエラーサンプルデータについては、元の
入力サンプルデータとエラー修整データとの差が一定の
閾値以内となれば元の入力データが正しい確率はさらに
高いものとなり、元の入力サンプルデータを正しいサン
プルデータとして用いてエラーレート修整することによ
り、エラー検出ミスを有効に防止しながら、エラー修精
度向上やエラー改善を図ることができる。

〔実施例〕

以下、本発明に係るビデオ信号処理回路の一実施例を
図面を参照しながら説明する。

第１図は、本発明の一実施例となるビデオ信号処理回
路の要部（エラー修整回路近傍）を示すブロック回路図
である。

この第１図に示す回路は、前述した第６図中のエラー
修整回路部104に対応する部分であり、例えばディジタ
ルVTR（ビデオテープレコーダ）から再生されたビデオ
信号のディジタルサンプルデータに対してエラー訂正処
理を施した後のサンプルデータが供給されるエラー修整
回路部の具体例を示している。このエラー修整回路部に
おいては、上記エラー訂正処理で訂正できなかったサン
プルデータ（エラーサンプルデータ）に対して、誤りが
無いサンプルデータ（エラーフリーサンプルデータ）を
用いた補間処理や置換処理、エラー修整が既に施された
サンプルデータを用いた置換処理等の誤り修整（エラー
修整）が行われる。

ここで、このエラー修整に先立つエラー訂正において
は、前述したような外符号及び内符号から成る積符号が
用いられている。

すなわち、例えば前述したいわゆるＤ−１フォーマッ
トのディジタルVTRの場合には、再生ビデオ信号から前
記内符号ブロック構造のサンプルデータを取り出して、
前記第６図の内符号デコーダ101において内符号による
エラー訂正を行い、この内符号ブロックを32個まとめて
２次元データ配列としたサンプルデータ（第７図参照）
及びイレージャポインタを出力する。次に、第６図のフ
レームメモリ102に対する書込／読出を制御してデシャ
フルを行うことによりセクタアレイ構造の符号ブロック
（第８図参照）を得る。さらに第６図の外符号デコーダ
103においては、このセクタアレイ構造の符号ブロック
の１列32サンプル（第８図の縦方向の一列）の外符号ブ
ロック毎に２バイトの外符号を用いて、いわゆるイレー
ジャ（消失）訂正を行うようにしている。

この積符号によるエラー訂正ができなかったエラーサ
ンプルデータに対して、第１図の回路においてエラー修
整処理が施されるわけである。

ところで、上記内符号ブロック内のエラーサンプル数
が多く、内符号によるエラー訂正能力がオーバーロード
となる場合には、内符号ブロック全体がエラーと見なさ
れる。そして、外符号方向で見た場合、上述のように全
体がエラーと見なされるような内符号ブロックが外符号
によるエラー訂正能力を超えて（例えば３内符号ブロッ
ク以上）存在すると、外符号によるエラー訂正が不可と
なって、これらの内符号ブロック全体がエラーのまま上
記エラー修整に回されてしまう。しかしながら前述した
ように、全体がエラーとされた内符号ブロック内の大半
が正しいデータであることを考慮すると、外符号による
エラー検出結果がエラー無しとされたときには、当該外
符号ブロックの全てのデータを正しいものと仮定するこ
とができる。ただし、エラーの検出ミスの危険性を考え
ると、外符号のエラー検出結果のみで完全に正しいデー
タとして取り扱うことも好ましくない。そこで、留保条
件付きの正しいデータという意味あいからグレーフラグ
を導入し、上記内符号ブロック全体でエラーと見なされ
たものの外符号によるエラー検出結果がエラー無しとさ
れたサンプルデータについては、グレーフラグを立てて
いる。なお、上記外符号によるエラー検出結果がエラー
無しとは、各外符号パリティ毎のいわゆるシンドローム
が全て“0"となることであり、このとき上記エラーフラ
グがセット状態（例えば“1"）のサンプルについてグレ
ーフラグを立てる（“1"とする）。

本発明の実施例においては、このグレーフラグの立っ
たサンプルデータの値について、後段のエラー修整結果
と比較し、その差が一定の微小な閾値（スレッショル
ド）T_GR以下であるときには、エラーの無い正しいデー
タである確率が極めて高いことから、エラー修整前の元
のサンプルデータを正しいデータとして出力するように
し、エラーフラグをリセットして以後のエラー修整に使
用するようにしている。

すなわち、第１図の各入力端子11S、11E及び11Gに
は、上述したようなエラー訂正処理済のサンプルデー
タ、エラーフラグ及びグレーフラグがそれぞれ供給され
ており、これらの各データと、さらにエラー修整処理済
のデータを用いてエラー修整処理が行われる。

第１図において、各入力端子11S、11E及び11Gにそれ
ぞれ供給されたサンプルデータ、エラーフラグ及びグレ
ーフラグは、次の１ライン（画面上で１ライン下）の各
データとしてエラー修整処理回路20に供給されている。
これらの入力されたサンプルデータ、エラーフラグ及び
グレーフラグを、そのままエラー修整処理回路20を介し
て各１ライン遅延回路12S、12E及び12Gに送り、それぞ
れ１ライン遅延させることにより、修整処理の施される
現在ラインのサンプルデータ、エラーフラグ及びグレー
フラグとなり、これらの各データがエラー修整処理回路
20に供給される。さらにエラー修整処理回路20には、１
ライン前（画面上で１ライン上）のラインの各データ及
び１フレーム前の現在と同じ垂直位置のラインの各デー
タが送られるが、これらのデータについては、最終的な
エラー修整されたデータをそれぞれライン遅延回路13
S、13E、及びフレーム遅延回路14S、14Eで遅延すること
で得るようにしている。

ここで、エラー修整処理回路20は、例えば概略的に、
１次元修整処理部21と２次元修整処理部22とグレーフラ
グ処理部とから成っており、入力サンプルデータは、先
に１次元修整処理部21にて１次元（水平方向）の修整処
理が施された後、２次元修整処理部22による２次元的
（水平及び垂直方向）な修整処理が施され、この２次元
修整処理されたサンプルデータに対して、グレーフラグ
処理を行うようにしている。

すなわち、２次元修整処理部22からの２次元修整処理
が施されたサンプルデータSD_2Cと元の入力サンプルデー
タSD_INとを誤差検出回路23に送り、これらの差の絶対値
|SD_2C−SD_IN|をとって出力データΔSDとする。この誤差
検出回路23からの出力データΔSDは比較器24に送られて
いる。比較器24は、端子15からの一定のグレー閾値T_GR
と比較することにより、T_GR＞ΔSDのとき論理値“1"
を、それ以外のとき論理値“0"をそれぞれ出力し、AND
ゲート25に送っている。ANDゲート25には、当該サンプ
ルデータSD_INのエラーフラグEF及びグレーフラグGFが供
給されており、さらに端子16からの置換許可（イネーブ
ル）信号が供給されている。これらの全てが“1"となる
とき、ANDゲート25からの出力が“1"となる。このANDゲ
ート25からの出力は、セレクタ26の切換選択動作を制御
するようになっている。このセレクタ26には、上記２次
元修整処理が施されたサンプルデータSD_2Cと元の入力サ
ンプルデータSD_INとが供給されており、ANDゲート25か
らの出力が“1"となるとき、元の入力サンプルデータSD
_INが選択されて出力される。セレクタ26からの出力は、
上記ライン遅延回路13S及びフレーム遅延回路14Sに送ら
れると共に、出力端子17を介して取り出されるようにな
っている。また、ANDゲート25からの出力を、インバー
タ（反転素子）27を介してANDゲート28に送ることによ
り、このANDゲート28に供給されるエラーフラグEFの通
過、遮断を制御している。すなわち、ANDゲート25から
の出力が“1"となるときには、インバータ27からの出力
が“0"となるから、エラーフラグEFの値に依存すること
なくANDゲート28からの出力は“0"となる。

以上の説明から明らかなように、エラー修整処理の対
象となる入力サンプルデータSD_INのグレーフラグGFが
“1"となっており、かつこの入力サンプルデータSD_INを
１次元及び２次元修整して得られたサンプルデータSD_2C
と元の入力サンプルデータSD_INとの差の絶対値|SD_2C−S
D_IN|が所定の閾値T_GRより小さくなるとき、元の入力サ
ンプルデータSD_INにはエラーが無いものとし、エラーフ
ラグをリセットして、以後のエラー修整に用いるように
している。

これによって、エラー訂正の際に誤って訂正不能エラ
ーとされた正しいサンプルデータに対してエラー修整が
施されるような従来の問題点を避けることができると共
に、逆に、エラーのサンプルデータが誤ってそのまま出
力されてしまうことを回避することができる。ここで、
従来においてエラー修整に回されていたサンプルデータ
を、正しいデータとして救済することにより改善される
エラーレートの具体的数値は、例えば3.4×10^-2程度で
ある。

さらに、エラー修整の際に使用される周辺等のサンプ
ルデータの一部は、上述のようにエラーレートが改善さ
れているから、エラー修整方法の決定や演算の際に有効
に使用可能なサンプル数が増加し、結果として精度の高
いエラー修整が実現できるようになる。

次に、エラー修整の具体例として、第２図に示す２次
元修整処理回路について説明する。この第２図の回路
は、第１図の２次元修整処理部22に対応するものであ
る。

この第２図に示す２次元修整処理回路は、端子73乃至
端子79を介して入力されるエラーサンプルデータの周辺
のエラーフリーサンプルデータを用いて補間処理を行う
部分（最適補間方向決定回路51、任意補間方向決定回路
54、エラー修整方法セレクタ58、補間回路61乃至補間回
路63、セレクタ64、66で構成される）と、端子80乃至端
子87を介して入力されるエラーサンプルデータの周辺の
エラーフリーサンプルデータを用いて置換処理を行う部
分（最適置換方向決定回路53、最近隣置換決定回路56、
エラー修整方法セレクタ58、セレクタ65、66で構成され
る）と、端子88を介して入力される前フレームのエラー
フリーサンプルデータを用いて時間的な置換処理を行う
部分（高精度テンポラル置換決定回路52、低精度テンポ
ラル置換決定回路55、エラー修整方法セレクタ58、セレ
クタ66で構成される）と、端子80乃至端子87介して入力
されるエラー修整が既に施されたサンプルデータを用い
て置換処理を行う部分（繰り返し置換決定回路57、リカ
ージョンカウント発生回路59、リカージョンカウントメ
モリ60、エラー修整方法セレクタ58、セレクタ65、66で
構成される）と、端子89を介して入力されるサンプルデ
ータ（原サンプルデータ）、上記各補間処理、置換処理
により得られるエラー修整が施されたサンプルデータ
（エラー修整データ）に基づいて、原サンプルデータと
エラー修整が施されたサンプルデータから１つのサンプ
ルデータを選択して出力する部分（比較器２、ANDゲー
ト３、セレクタ４）とから構成される。

次に、上記第２図の回路におけるエラー修整処理であ
る補間処理及び置換処理の具体例を、第３図及び第４図
をも参照しながら説明する。ここで第３図は、原時点で
のエラー修整処理対象となるサンプルデータP0の周辺及
び時間方向で隣接するサンプルデータを示し、第４図は
これらのサンプルデータの各エラーフラグを示してい
る。

先ず、補間処理の種類としては、エラー修整処理対象
のサンプルデータP0と同一ライン上で該サンプルデータ
の両側のサンプルデータを用いて補間（水平（Ｈ）方向
の補間）する方法、上記サンプルデータP0の上下側で隣
接する各ライン上の同じ位置のサンプルデータを用いて
補間（垂直（Ｖ）方向の補間）する方法、上記サンプル
データP0の右下がりの対角線方向の近傍サンプルデータ
を用いて補間（D_-方向の補間）する方法、上記サンプル
データP0の右上がりの対角線上の近傍サンプルデータを
用いて補間（D₊方向の補間）する方法がある。置換処理
の種類としては、時間的相関関係が高い前フレーム（あ
るいはフィールド）のエラーフリーサンプルデータで置
換する方法、上記サンプルデータP0の近傍サンプルデー
タで置換する方法、エラー修整が施されたサンプルデー
タを用いて置換する方法がある。これらの補間処理、置
換処理の種類、主として方向を決定するには、処理対象
サンプルデータの周辺のサンプルデータを用いて各方向
の修整エラー（修整精度）を求め、各方向の修整エラー
を比較して修整エラーが最小である方向が最良なエラー
修整の方向とする方法を用いる。例えば、Ｈ方向の修整
エラーは上記サンプルデータP0の上下のラインのサンプ
ルデータを用いて、（|PP0−（PP1＋PM1）/2|＋|NP0−
（NP1＋NM1）/2|）/2の計算をすることにより得ること
ができる。ここで、このように各方向の修整エラー（修
整精度）を求め、エラー修整の方向の優先順位付けを行
う処理をランキング制御処理という。

第２図において、エラー修整回路には、第３図に示す
ように、エラー修整が施されるサンプルデータP0と同一
ライン（現在のライン）上の該サンプルデータP0の両側
の６つのサンプルデータP3、P2、P1、M1、M2、M3、上の
ライン上の各サンプルデータPP3、PP2、PP1、PP0、PM
1、PM2、PM3、下のライン上の各サンプルデータNP3、NP
2、NP1、NP0、NM1、NM2、NM3、１フレーム前の現在のラ
インに対応するライン上のサンプルデータLP3、LP2、LP
1、LP0、LM1、LM2、LM3が端子74乃至88を介して供給さ
れており、第４図に示すように、上記各サンプルデータ
に対応するエラーフラグFP0、FP3、FP2、FP1、FM1、FM
2、FM3、FP3、FPP2、FPP1、FPP0、FPM1、FPM2、FPM3、F
NP3、FNP2、FNP1、FNP0、FNM1、FNM2、FNM3、FLP3、FLP
2、FLP1、FLP0、FLM1、FLM2、FLM3が端子70を介して供
給されている。また上記サンプルデータP0と同一ライン
の複数のサンプルデータを用いて加重平均値を求める１
次元エラー修整回路（図示せず）からのＨ方向の補間値
（加重平均値）が端子73を介して供給され、上述のラン
キング制御回路からのエラー修整方向の優先順位を示す
ランキングフラグ及び上述の修整エラーを計算すること
が可能か否かを示す各方向の演算可能信号が端子71、72
をそれぞれ介して供給されている。

ここで、第３図の各サンプルデータの内、現在の処理
対象サンプルデータP0をエラー修整処理している時点に
おいて、既にエラー修整処理されたサンプルデータは、
P1、P2、P3、PM3、PM2、PM1、PP0、PP1、PP2、PP3、LM
3、LM2、LM1、LP0、LP1、LP2、LP3の17個であり、これ
ら17個のサンプルデータの内、既に行われたエラー修整
の際に上述したようなエラーフラグのリセットがなされ
たものについては、現在のエラー修整処理を行う際に正
しいサンプルデータとして用いられるわけである。ま
た、未だエラー修整処理されていないサンプルデータで
あるM1、M2、M3、NP3、NP2、NP1、NP0、NM1、NM2、NM3
については、エラー修整回路に入力されるエラーフラグ
がそのまま用いられる。なお、これらのデータはエラー
修整方向決定に用いられるが、エラー修整の実際の演算
には、LP0、PP1、PP0、PM1、P3、P2、P1、M1、M2、M3、
NP1、NP0、NM1の13個サンプルデータが使用される。

以下、第２図に示す各回路の説明をする。

最適補間方向決定回路51には、エラー修整が施される
サンプルデータP0周辺のサンプルデータのエラーフラグ
FPP1、FPP0、FPM1、FP1、FM1、FNP1、FNP0、FNM1、上記
ランキング制御回路からのランキングフラグ及び各方向
の演算可能信号が供給され、これらのエラーフラグ、ラ
ンキングフラグ及び演算可能信号の状態が判断され、最
適な補間方向が決定される。具体的には、エラーフラグ
が“1"（エラー有り）である方向を除外し、ランキング
フラグに基づいて最優先の方向が決定される。この最優
先の方向を示す制御信号がエラー修整方法セレクタ58に
供給される。すなわち、ランキング制御回路において修
整エラーが最小と判断された方向であっても、この方向
の補間処理に用いられるサンプルデータがエラー状態に
あるときは、この方向は選択されず、次に優先順位が高
い方向が選択される。

高精度テンポラル置換決定回路52には、エラー修整が
施されるサンプルデータP0の両側の６個のサンプルデー
タP3、P2、P1、M1、M2、M3、前フレームの対応するライ
ンの７個のサンプルデータLP3、LP2、LP1、LP0、LM1、L
M2、LM3、これらのサンプルデータのエラーフラグFP3、
FP2、FP1、FM1、FM2、FM3、FLP3、FLP2、FLP1、FLP0、F
LM1、FLM2、FLM3が供給され、上記エラーフラグが判断
され、時間的（時間軸上の）置換処理が可能か否かが決
定される。上記エラーフラグの全てが“0"（エラー無
し）であり、かつ対応するサンプルデータ同士の差が所
定の閾値HT以下のとき、前フレームのサンプルデータLP
0を用いてエラーサンプルデータP0を置換する制御信号
がエラー修整方法セレクタ58に供給される。具体的に
は、FP3＝FP2＝FP1＝FM1＝FM2＝FM3＝FLP3＝FLP2＝FLP1
＝FLP0＝FLM1＝FLM2＝FLM3＝0, |LP3−P3|≦HT,|LM1−M1|≦HT, |LP2−P2|≦HT,|LM2−M2|≦HT, |LP1−P1|≦HT,|LM3−M3|≦HT の条件全てを満足するとき、上記サンプルデータP0をサ
ンプルデータLP0で置き換えるのである。すなわち、サ
ンプルデータP0の両側の６個のサンプルデータが時間的
に余り変化しないときは、サンプルデータP0も時間的に
変化がないものとして置換を行うのである。なお、上記
閾値HTは小さな値とされる。

最適置換方向決定回路53には、エラーフラグFPP1、FP
P0、FPM1、FP1、FM1 FNP1、FNP0、FNM1、ランキング回
路からのランキングフラグ及び各方向の演算可能信号が
供給され、これらのエラーフラグ、ランキングフラグ及
び演算可能信号の状態が判断され、最適な置換方向が決
定される。具体的には、エラーフラグが“1"（エラー有
り）である方向を除外し、残りの方向のランキングフラ
グに基づいて最優先の方向が決定される。この最優先の
方向を示す制御信号がエラー修整方法セレクタ58に供給
される。

任意補間方向決定回路54には、エラーフラグFPP1、FP
P0、FPM1、FP1、FM1、FNP1、FNP0、FNM1が供給され、こ
れらのエラーフラグの状態が判断される。すなわち、エ
ラーフラグが“0"（エラー無し）である方向が選択さ
れ、この方向の補間処理が可能なことを示す制御信号が
エラー修整方法セレクタ58に供給される。なお、複数の
方向が選択されるときは、Ｈ方向、Ｖ方向、D₊方向、D_-
方向の順に優先順位が設定される。

低精度テンポラル置換決定回路55には、エラー修整が
施されるサンプルデータP0の両側の６個のサンプルデー
タP3、P2、P1、M1、M2、M3、前フレームの対応するライ
ンの７個のサンプルデータLP3、LP2、LP1、LP0、LM1、L
M2、LM3及びこれらのサンプルデータのエラーフラグFP
3、FP2、FP1、FM1、FM2、FM3、FLP3、FLP2、FLP1、FLP
0、FLM1、FLM2、FLM3が供給される。この低精度テンポ
ラル置換決定回路56において、上記エラーフラグが判断
され、エラーフラグFLP0が“0"（エラー無し）であり、
サンプルデータP0の各片側の対応する３組のエラーフラ
グのうちの少なくとも１組がそれぞれ“0"（エラー無
し）であり、かつ上記２組の各サンプルデータの差が所
定の閾値LT以下のとき、前フレームのサンプルデータLP
0を用いてサンプルデータP0を置換する制御信号がエラ
ー修整方法セレクタ58に供給される。すなわち、 FLP0＝0, FP3＝FLP3＝０又はFP2＝FLP2＝０又はFP1＝FLP1＝0, FM1＝FLM1＝０又はFM2＝FLM2＝０又はFM3＝FLM3＝0, |LPn−Pn|≦LT,|LMm−Mm|≦LT （n,mはエラーフリーの番号を表す。）の条件を満足するとき、エラー状態（FLP0＝０）のサン
プルデータP0をサンプルデータLP0で置き換えるのであ
る。換言すると、上記高精度テンポラル置換回路52にお
いては、サンプルデータP0の両側６個のサンプルデータ
及び対応する前のフレームのサンプルデータが全てエラ
ーフリー状態でなければならなく、エラーレートが低い
とき、該高精度テンポラル置換が有効であり、低精度テ
ンポラル置換は、高いエラーレートのときに有効であ
る。なお、上記閾値LTは小さな値とされる。

最近隣置換決定回路56には、エラー修整が施されるサ
ンプルデータP0の両側の４個のエラーフラグFP2、FP1、
FM1、FM2、上のラインの３個のエラーフラグFPP1、FPP
0、FPM1及び下のラインの３個のエラーフラグFNP1、FNP
0、FNM1が供給され、これらのエラーフラグの状態が判
断される。すなわち、エラーフラグが“0"（エラー無
し）のサンプルデータのうちで一番近い（最近隣）サン
プルデータを用いてサンプルデータP0を置き換えるので
ある。この最近隣サンプルデータでサンプルデータP0を
置き換える制御信号がエラー修整方法セレクタ58に供給
される。なお、複数のサンプルデータが使用可能なとき
は、サンプルデータP1、M1、P2、M2、PP0、NP0、PP1、P
M1、NP1、NM1の順に優先順位が設定される。

繰り返し置換決定回路57には、エラーフラグFP0及び
リカージョンカウント（再帰計数）メモリ60からの再帰
計数が供給される。ここで、繰り返し置換とは、供給さ
れるサンプルデータのエラーレートが非常に高く、上述
のような通常の補間処理や置換処理が行えないときに、
サンプルデータP0の置き換えを、エラー修整が既に施さ
れたサンプルデータを用いて繰り返し行うことをいう。
例えば、エラー修整が施されたサンプルデータを用いて
置換処理で得られたサンプルデータを１世代目とし、こ
の１世代目のサンプルデータを用いて再び置換処理で得
られるサンプルデータを２世代目とし、これらの世代の
状態を再帰計数（リカージョンカウント）で表すものと
する。再帰計数の具体的な値としては、第１表に示すよ
うに各エラー修整の方法によって初期値を設定し、この
初期値に上記繰り返し置換を１回行う毎に２を加算する
ものとする。

なお、第１表中のディフォルトテンポラル置換とは、
上記エラー修整方法の全てを用いることができないとき
に、前フレームのサンプルデータLP0を用いてサンプル
データP0を置き換えることをいう。また、上記再帰計数
に外部より可変の上限値を設け、上記繰り返し置換の世
代を制限するようにする。すなわち、例えば再帰計数の
最大値を７として繰り返し置換の世代を４に制限する。
また、再帰計数の最大値を15として繰り返し置換の世代
を８に制限する。ところで、再帰計数は第２図に示すリ
カージョンカウントメモリ60に記憶されており、全ての
サンプルデータに対応して再帰計数が設けられている。

繰り返し置換決定回路57において、エラー修整が施さ
れるサンプルデータの前のサンプルデータP1、上のライ
ンのサンプルデータPP1、PP0、PM1の位置の再帰計数
が、再帰計数の上限値、例えば７と比較され、７以下で
あって、最小の再帰計数の位置が選択され、この繰り返
し置換を行う制御信号がエラー修整方法セレクタ58に供
給される。また、この繰り返し置換決定回路57からリカ
ージョンカウント発生器59に、上記選択された位置の再
帰計数が送られる。このリカージョンカウント発生器59
には、エラー修整方法セレクタ58において繰り返し置換
が選択されたことを示す信号が供給され、当該繰り返し
置換方法が選択されたとき、上記選択された位置の再帰
計数に２が加算され、この加算された再帰計数が当該置
換が施された位置の再帰計数として、リカージョンカウ
ントメモリ60に新たに記憶される。なお、上記サンプル
データP1、PP1、PP0、PM1の位置の各再帰計数が同じ値
のときは、サンプルデータP1、PP0、PP1、PM1の各位置
の順に優先順位を設定する。

以上のようにして、最適補間方向決定回路51、高精度
テンポラル置換決定回路52、最適置換方向決定回路53、
任意補間方向決定回路54、低精度テンポラル置換決定回
路55、最近隣置換決定回路56、繰り返し置換決定回路57
からの各種のエラー修整を行うための制御信号がエラー
修整方法セレクタ58に供給される。このエラー修整方法
セレクタ58において、第２表に示す優先順位（上から順
に）に基づいて、最適なエラー修整方法が選択される。

なお、第２表中のエラーレートは各エラー修整方法が
適用可能な範囲を示し、同一のエラーレートに対して、
複数のエラー修整方法が適用可能であることを示してい
る。しかし、該エラーレートはエラー修整方法を決定す
るためには用いられず、上述のようにエラー修整が施さ
れるサンプルデータの周辺のエラーフラグの状態（エラ
ーパターン）によってエラー修整方法が決定される。以
上のようにして、エラー修整方法がエラー修整方法セレ
クタ58において決定され、このエラー修整方法セレクタ
58からの制御信号によって、エラー修整が行われる。以
下、各エラー修整方法を説明する。

最適補間方向による補間が可能なとき、エラー修整方
法セレクタ58からセレクタ64、66を制御する信号が送出
される。この制御信号により、セレクタ64において、補
間処理されたサンプルデータ（補間値Ｐ）の１つが選択
される。すなわち、セレクタ64には、端子73を介して上
述の１次元エラー修整回路で得られたＨ方向の加重平均
値（補間値）Ｐが供給されている。また、例えばＶ補間
回路61には、端子74、75を介して補間処理が施されるサ
ンプルデータP0の上下のサンプルデータPP0、NP0がそれ
ぞれ供給され、このＶ補間回路61において、Ｖ方向の補
間値Ｐ（（PP0＋NP0）/2）が求められ、このＶ方向の補
間値Ｐがセレクタ64に供給されている。また、D₊補間回
路62には、端子76、77を介して、補間処理が施されるサ
ンプルデータP0の右下がり対角線上のサンプルデータPP
1、NM1がそれぞれ供給され、このD₊補間回路62におい
て、D₊方向の補間値Ｐ（（PP1＋NM1）/2）が求められ、
このD₊方向の補間値Ｐがセレクタ64に供給されている。
D_-補間回路63には、端子78、79を介して、補間処理が施
されるサンプルデータP0の左下がり対角線上のサンプル
データPM1、NP1がそれぞれ供給され、そのD_-補間回路63
において、D_-方向の補間値Ｐ（（PM1＋NP1）/2）が求め
られ、このD_-方向の補間値Ｐがセレクタ64に供給されて
いる。以上のように各方向の補間値Ｐがセレクタ64に供
給され、エラー修整方法セレクタ58からの制御信号によ
り、上記最適補間方向決定回路51で決定された方向（修
整エラーが最小の方向）の補間値Ｐが選択され、セレク
タ66を介して出力されることにより、端子68を介して取
り出される。

エラー修整方法セレクタ58において、高精度テンポラ
ル置換が選択されたとき、セレクタ66が制御され、端子
88を介して入力される前フレームのサンプルデータLP0
が出力端子68より出力される。

エラー修整方法セレクタ58において、最適置換方向に
よる置換が選択されたとき、セレクタ65、66が制御さ
れ、端子80乃至端子87を介してそれぞれ入力されるサン
プルデータPP1、PP0、PM1、P1、M1、NP1、NP0、NM1のう
ちで上記最適置換方向決定回路53で決定された方向（修
整エラーが最小の方向）のサンプルデータがセレクタ65
及びセレクタ66を介して出力端子68より出力される。

エラー修整方法セレクタ58において、任意補間方向に
よる補間が選択されたとき、セレクタ64、66が制御さ
れ、セレクタ64に入力される各方向の補間値Ｐのうちで
上記任意補間方向決定回路54で決定された方向の補間値
Ｐが選択され、セレクタ66を介し端子68より出力され
る。

エラー修整方法セレクタ58において、低精度テンポラ
ル置換が選択されたとき、セレクタ66が制御され、端子
88を介して入力される前フレームのサンプルデータLP0
が出力端子68より出力される。

エラー修整方法セレクタ58において、最近隣置換が選
択されたとき、セレクタ65、66が制御され、端子80乃至
端子87を介してそれぞれ入力されるサンプルデータPP
1、PP0、PM1、P1、M1、NP1、NP0、NM1から上記最近隣置
換決定回路56で決定されたサンプルデータが選択され、
セレクタ66を介して出力端子68より出力される。

エラー修整方法セレクタ58において、繰り返し置換が
選択されたとき、セレクタ65、66が制御され、端子80乃
至端子83を介してそれぞれ入力されるサンプルデータPP
1、PP0、PM1、P1から上記繰り返し置換決定回路57で決
定されたサンプルデータが選択され、セレクタ66を介し
て出力端子68より出力される。

なお、エラー修整方法セレクタ58において、上記エラ
ー修整方法全てを用いることができないと判断されたと
きは、ディフォルト置換とされ、セレクタ66が制御され
て端子88を介して入力される前フレームのサンプルデー
タLP0が出力端子68に送られる。

なお、出力端子68から取り出されたエラー修整済のサ
ンプルデータについては、第１図の誤差検出回路23及び
セレクタ26にそれぞれ送られ、元の入力サンプルデータ
との誤差分が前記閾値T_GRより小さいか否かに応じて、
元の入力サンプルデータかあるいはエラー修整の施され
たサンプルデータの何れか１つが選択されて出力される
わけである。

以上の説明から明らかなように、エラー修整処理の際
の修整方法の選択は、エラー修整処理対象のサンプルデ
ータの周辺等のサンプルデータの各エラーフラグによっ
て決定されることより、上記誤差判定により正しいと判
断されたサンプルデータのエラーフラグがリセットされ
て以後のエラー修整に用いられることにより、エラー無
しのサンプル数が増加し、より精度の高いエラー修整方
法が選択されるようになる。

ここで、上記実施例においては、前述したようなグレ
ーフラグが立っているサンプルデータについてのみ、修
整されたサンプルデータと元の入力サンプルデータとの
誤差が所定閾値T_GRより小さくなるときに元の入力サン
プルデータを正しいサンプルデータとするとともにエラ
ーフラグをリセットしていたが、この考えをさらに一般
化して、グレーフラグが立っていない（あるいはグレー
フラグを用いない場合の）エラーサンプルデータについ
ても同様に、上記条件が満足されるときにエラーフラグ
をリセットするようにしてもよい。

すなわち、第５図は本発明の他の実施例の要部を示し
ており、上記グレーフラグを用いない場合の例を示して
いる。この第５図において、誤差検出回路33は、エラー
修整前の入力サンプルデータSD_INとエラー修整されたサ
ンプルデータSD_2Cとの差の絶対値ΔSD（＝|SD_2C−SD
_IN|）を検出し、この値ΔSDを比較回路34に送って、端
子15からの所定の閾値Ｔと比較している。この比較回路
34は、上記誤差値ΔSDが閾値Ｔより小さいとき（ΔSD＜
Ｔ）に“1"を出力する。この比較出力はANDゲート35に
送られ、エラーフラグEFと、端子16からの置換許可（イ
ネーブル）信号との論理積がとられる。ANDゲート35か
らの出力はセレクタ36に送られると共に、インバータ37
を介してANDゲート38に送られている。ここでセレクタ3
6は、上記入力サンプルデータSD_INとエラー修整された
サンプルデータSD_2Cとのいずれかを選択して出力端子17
に送る。また、ANDゲート38には上記エラーフラグEFが
供給されている。具体的には、エラーフラグEF及び端子
16からの置換許可（イネーブル）信号の両者が共に“1"
であり、かつ上記誤差値ΔSDが閾値Ｔより小さい（ΔSD
＜Ｔ）ときに、ANDゲート35からの出力が“1"となるか
ら、セレクタ36は元の入力サンプルデータSD_INを正しい
データとして出力端子17より出力すると共に、ANDゲー
ト38はエラーフラグEFをリセットして“0"とする。これ
らの各データは、上記第１図に示したようなエラー修整
処理回路20に戻され、前述した実施例と同様にこれ以後
のエラー修整の方法選択及び演算に用いられる。

なお、本発明は上記実施例に限定されるものではな
く、例えば、積符号構成法によるエラー訂正を行い、訂
正できなかったサンプルデータについて、エラー修整を
行うような各種のビデオ信号処理装置、例えばいわゆる
Ｄ−２フォーマットのディジタルVTR等に適用すること
が可能であり、また、積符号を用いないものにも容易に
適用可能である。

〔発明の効果〕

以上の説明からも明らかなように、本発明に係るビデ
オ信号処理回路によれば、積符号を用いてエラー訂正を
行った後に、訂正できなかったサンプルデータについて
のみエラー修整を行うような場合に、積符号の一方のみ
の符号系列で正しいとされたサンプルデータに対してグ
レーフラグを立てるようにし、グレーフラグが立ってい
るサンプルデータ（不定サンプルデータ）については、
元の入力サンプルデータとの差が所定の閾値以下のと
き、エラーフラグをリセットすると共に元の入力サンプ
ルデータを正しいものとして以後のエラー修整処理に用
いるようにすることにより、上記エラー修整精度の向上
が図れるのみならず、エラー訂正の際にエラーと見なさ
れた正しいデータについて不要なエラー修整が施される
ことを回避できると共に、エラーサンプルデータの検出
ミスを未然に防止することができ、誤ってエラーデータ
が正しいデータとして出力されても、修整データとの差
が小さいため悪影響を与えることはない。

具体的に、外符号と内符号との積符号によるエラー訂
正が行われた後にエラー修整が施されるような例えばい
わゆるＤ−１フォーマットのディジタルVTRからの再生
ビデオ信号を処理する場合においては、エラーレートを
3.4×10^-2程度も改善することができる。

【図面の簡単な説明】

第１図は本発明に係るビデオ信号処理回路の一実施例の
要部を示すブロック回路図、第２図は２次元修整処理回
路の具体例を示すブロック回路図、第３図はエラー修整
処理対象の周辺及び時間的に隣接する前フレームの同一
ライン上のサンプルデータの配置図、第４図は同エラー
フラグの配置図、第５図は本発明の他の実施例の要部を
示すブロック回路図、第６図はビデオ信号処理回路の全
体の概略構成を示すブロック図、第７図はシャフリング
後のデータフォーマットを示す図、第８図はデシャフリ
ング後のデータフォーマットを示す図である。 11S……サンプルデータ入力端子 11E……エラーフラグ入力端子 11G……グレーフラグ入力端子 15……閾値入力端子 17……サンプルデータ出力端子 20……エラー修整処理回路 21……１次元修整処理部 22……２次元修整処理部 23……誤差検出回路 24……比較回路 25、28……ANDゲート 26……セレクタ

Claims

(57)【特許請求の範囲】

【請求項１】入力されたビデオ信号のサンプルデータに
対して第１及び第２の少なくとも２系列のエラー訂正符
号を用いた積符号によるエラー訂正を行い、訂正できな
かったサンプルデータについて周辺及び／又は時間方向
で隣接するサンプルの内のエラーフラグの立っていない
サンプルデータを用いてエラー修整を行うビデオ信号処
理回路において、上記積符号の第１の符号系列によるエラー訂正の際に訂
正されなかったエラーサンプルデータが上記第２の符号
系列によるエラー訂正の際の訂正能力を超えた個数とな
っているとき、上記第２の符号系列を用いたエラー検出
でエラー無しとされた系列内のエラーサンプルデータに
対してグレーフラグを立て、上記エラー修整を行う際、
グレーフラグが立っているサンプルデータについては元
の入力サンプルデータの値とエラー修整されたサンプル
データの値とを比較し、差が一定の閾値以下のとき、エ
ラーフラグをリセットして、上記元の入力サンプルデー
タを用いて以後のエラー修整を行うことを特徴とするビデオ信号処理回路。