JP2924017B2 - ビデオ信号処理回路 - Google Patents

ビデオ信号処理回路

Info

Publication number
JP2924017B2
JP2924017B2 JP1298926A JP29892689A JP2924017B2 JP 2924017 B2 JP2924017 B2 JP 2924017B2 JP 1298926 A JP1298926 A JP 1298926A JP 29892689 A JP29892689 A JP 29892689A JP 2924017 B2 JP2924017 B2 JP 2924017B2
Authority
JP
Japan
Prior art keywords
error
sample data
error correction
data
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1298926A
Other languages
English (en)
Other versions
JPH03159488A (ja
Inventor
加一 立沢
マイケル・アラン・カトナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1298926A priority Critical patent/JP2924017B2/ja
Publication of JPH03159488A publication Critical patent/JPH03159488A/ja
Application granted granted Critical
Publication of JP2924017B2 publication Critical patent/JP2924017B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオ信号処理回路に関し、特に、積符号
によるエラー訂正の後にエラー修整を行うようなビデオ
信号処理回路に関する。
〔発明の概要〕
本発明は、ビデオ信号のサンプルデータに対して積符
号エラー訂正を行い、訂正できなかったサンプルデータ
について周辺のサンプルデータを用いてエラー修整を行
うビデオ信号処理回路において、積符号の第1の符号系
列でのエラー訂正の際に訂正が行われなかったエラーサ
ンプルデータが第2の符号系列のエラー訂正能力を超え
た個数となっているとき、第2の符号系列のエラー検出
でエラー無しとされた系列内のエラーサンプルデータに
はグレーフラグを立て、エラー修整を行う際に、グレー
フラグが立っているサンプルデータについては原サンプ
ルデータとエラー修整データとを比較し、差が所定値以
下のとき該原サンプルデータを正しいサンプルデータと
して用いることにより、エラーレートの改善を図るとと
もに、エラーデータの検出ミス等によりエラーデータが
正しいデータとして出力されることを未然に防止するも
のである。
〔従来の技術〕
例えば、ビデオ信号のディジタルサンプルデータをデ
ィジタルVTR(ビデオテープレコーダ)にて記録再生す
る際には、雑音や媒体の欠陥等によりいわゆるコードエ
ラー(符号誤り)が生ずる。このコードエラーにより発
生したエラーデータに対しては、エラー訂正(誤り訂
正)符号を用いたエラー訂正処理を施し、該エラー訂正
処理で訂正ができなかったエラーサンプルデータについ
ては、誤りの無い他のサンプルデータ(エラーフリーサ
ンプルデータ)を用いた補間処理や置換処理等の方法に
より、誤り修整(エラー修整)を行っている。
例えば、コンポーネントディジタルVTRの一フォーマ
ットであるいわゆるD−1フォーマット(CCIR601号勧
告の4:2:2フォーマット)においては、いわゆる外符号
と内符号とを用いた積符号による2次元的なエラー訂正
を行っている。すなわち記録時には、ライン内シャフル
された1ラインにつき360バイトのサンプルデータを2
次元(積符号)エラー訂正符号化回路に送っており、先
ず30バイト(30サンプル)毎にそれぞれ2バイトの外符
号(アウタ訂正コード、アウタパリティ)を付加し、こ
の外符号付加後にセクタアレイシャフルを施して、第2
図に示すようなセクタアレイ構造の符号ブロックとし、
このシャフル後の符号ブロックの横方向の1行60個のサ
ンプルデータ毎にそれぞれ4バイトの内符号(インナ訂
正コード、インナパリティ)を付加して内符号ブロック
とし、この内符号ブロックの2つで生成される同期ブロ
ック構造を記録単位として磁気テープ上に記録するよう
にしている。再生時には、これとは逆の処理が施され、
上記同期ブロックから2つの内符号ブロックを取り出し
て上記内符号によるエラー訂正を行い、上記セクタアレ
イシャフルの逆処理であるデシャフルを行って、第3図
に示すようなセクタアレイ構造の符号ブロックを得た
後、外符号ブロック(図中縦方向の1列32サンプル)毎
に2バイトの外符号を用いていわゆるイレージャ(消
失)訂正を行うようにしている。さらに、この積符号に
よるエラー訂正ができなかったエラーサンプルデータに
ついては、補間や置換処理等によるエラー修整処理が施
されるようになっている。
ところで、内符号ブロック内のエラーサンプルデータ
の個数が多くエラー訂正能力がオーバーロードとなって
訂正不能となると、内符号ブロックの全てのデータがエ
ラーとされて(第2図の斜線部分)イレージャポインタ
が立てられ、次の外符号によるイレージャ訂正が施され
る。この外符号によるイレージャ訂正の際に、イレージ
ャポインタの数がパリティ数を超えていると訂正不能と
なり、ポインタの立っている内符号ブロック全体がエラ
ーと認識される。しかしながら、エラーがランダムエラ
ーの場合、その性質から、内符号ブロック内で僅かのサ
ンプルデータ(第2図の網線部分)が真のエラー状態に
あっても残りのサンプルデータはエラー無しの正しいデ
ータ(エラーフリーデータ)である場合が多い。このた
め、内符号ブロック内の大半のデータが正しいにもかか
わらず、全てのデータがエラーと判断されてエラー修整
に回されてしまうことになる。
このときのエラーレートやエラー修整に回されるサン
プル数等の具体例について説明する。ランダムビットエ
ラーレートをPBとすると、1サンプルが8ビットのとき
の等化サンプルエラーレートPRは、 PR=1−(1−PB ≒8PB で計算される。1サンプル訂正の場合のランダムエラー
による内符号ブロック(64サンプル)エラーレートPIR
は、 PIR=1−(1−PR64−64PR(1−PR63 ≒1.29×10-3 となる。次に、1バイト以上のドロップアウトの確率を
略々2×10-5とすると、ドロップアウトによる内符号ブ
ロックエラーレートPIDは、 PID≒64×2×10-5 =1.28×10-3 となる。従って、これらを総合したトータル内符号ブロ
ックエラーレートPITは、 PIT=PIR+PID =2.57×10-3 となる。また、外符号ブロック(32サンプル)エラーレ
ートP03は、 P03=1−(1−PIT32−32PIT(1−PIT3132C2PIT 2(1−PIT30 ≒32×31×30/(2×3)×PIT 3 =8.4×10-5 となる。
次に、単位時間(1秒)当たりのエラーと見なされる
内符号ブロック数を求める。上記いわゆるD−1フォー
マットにおいて、1トラック当たりのセクタ数が2、1
セクタ当たりの積符号ブロック数が10、1秒当たりのト
ラック数が600より、1秒当たりの積符号ブロック数が1
2000となる。外符号ブロックエラーレートP03は8.4×10
-5であり、積符号ブロックがエラーとなると32行中3行
の内符号ブロックが訂正不可であり、外符号ブロック
(32サンプル)中のビデオデータは30サンプルであるこ
とから、 12000×8.4×10-5×3×30/32 =2.84〔内符号ブロック/秒〕 が毎秒エラーと見なされる内符号ブロック数となる。1
内符号ブロックは60サンプルで構成されているから、毎
秒エラー修整が施されるサンプル数は、 2.84×60 =170.4〔サンプル/秒〕 となる。従って、例えばダビングを20回行った後のエラ
ー修整が施されるサンプル数は、 170.4×20 =3400〔サンプル/秒〕 となる。
〔発明が解決しようとする課題〕
ところで、上述のアウタイレージャ訂正の際のイレー
ジャポインタ数が外符号のパリティ数を超えていると
き、外符号を用いて外符号ブロックのシンドロームを計
算し、これらのシンドロームの全てが“0"と判断される
外符号ブロックについては、当該外符号ブロックの全サ
ンプルデータをエラーの無い正しいデータとし、エラー
修整には回さない方法も考えられる。しかしながら、内
符号(インナパリティ)を使ったエラー訂正/検出にお
いて、エラー検出能力はイレージャ用ポインタとして使
用するには十分な検出能力を期待できるか否かの点、ま
た外符号(アウタパリティ)によるエラー検出は十分な
信頼性が有るか否かの点が問題であり、誤ってエラーデ
ータを正しいデータとする危険性も存在する。
本発明は、上述の実情に鑑みてなされたものであり、
ビデオサンプルデータのエラー訂正を積符号を用いて行
った後にエラー修整を行うようなビデオ信号処理回路に
おいて、積符号の一つの符号系列で誤り無しとされたサ
ンプルデータを正しいデータとして出力することにより
エラーレートを向上させると共に、エラーサンプルデー
タを誤って正しいデータとするミスも未然に回避し得る
ようなビデオ信号処理回路の提供を目的とする。
〔課題を解決するための手段〕
本発明に係るビデオ信号処理回路は、上記課題を解決
するために、入力されたビデオ信号のサンプルデータに
対して第1及び第2の少なくとも2系列のエラー訂正符
号(例えば、内符号及び外符号)を組み合わせた積符号
によるエラー訂正を行い、訂正できなかったサンプルデ
ータについて周辺の正しいサンプルデータを用いてエラ
ー修整を行うビデオ信号処理回路において、上記積符号
の第1の符号(内符号)系列によるエラー訂正の際に訂
正されなかったエラーサンプルデータが上記第2の符号
(外符号)系列によるエラー訂正の際の訂正能力を超え
た個数となっているとき、上記第2の符号(外符号)系
列を用いたエラー検出でエラー無しとされた系列(外符
号ブロック)内のエラーサンプルデータに対してグレー
フラグを立て、上記エラー修整を行う際、グレーフラグ
が立っているサンプルデータについては原サンプルデー
タとエラー修整データとを比較し、差が一定の閾値以下
のとき、該原サンプルデータを正しいサンプルデータと
して用いている。
〔作 用〕
積符号の第2の系列(例えば外符号ブロック)のエラ
ー検出によりエラー無しとされた系列内のエラーサンプ
ルデータについては、原サンプルデータとエラー修整が
施されたサンプルデータ(エラー修整データ)を比較し
て、一定の閾値以内のとき、原サンプルデータを正しい
サンプルデータとして用いることにより、エラーレート
改善を図りながらエラー検出ミスを有効に防止できる。
〔実施例〕
以下、本発明に係るビデオ信号処理回路の一実施例を
図面を参照しながら説明する。
第1図は、本発明の一実施例となるビデオ信号処理回
路の要部(エラー修整回路)を示すブロック回路図であ
り、第2図及び第3図は、上述した積符号を用いたエラ
ー訂正の原理を説明するためのデータフォーマット図で
ある。
この第1図の回路は、例えばディジタルVTR(ビデオ
テープレコーダ)から再生されたビデオ信号のディジタ
ルサンプルデータに対してエラー訂正処理を施した後の
サンプルデータが供給されるエラー修整回路の具体例を
示している。このエラー修整回路においては、上記エラ
ー訂正処理で訂正できなかったサンプルデータ(エラー
サンプルデータ)に対して、誤りが無いサンプルデータ
(エラーフリーサンプルデータ)を用いた補間処理や置
換処理、エラー修整が既に施されたサンプルデータを用
いた置換処理等の誤り修整(エラー修整)が行われる。
ここで、このエラー修整に先立つエラー訂正において
は、前述したような外符号及び内符号から成る積符号が
用いられている。
すなわち、例えば前述したいわゆるD−1フォーマッ
トのディジタルVTRの場合には、再生ビデオ信号から前
記内符号ブロック構造のサンプルデータを取り出して、
上記内符号によるエラー訂正を行い、この内符号ブロッ
クを32個まとめて前記第2図に示すような2次元データ
配列とした後、デシャフルを行って、前記第3図に示す
ようなセクタアレイ構造の符号ブロックを得る。このセ
クタアレイ構造の符号ブロックの図中縦方向の1列32サ
ンプルの外符号ブロック毎に、2バイトの外符号を用い
ていわゆるイレージャ(消失)訂正を行うようにしてい
る。
この積符号によるエラー訂正ができなかったエラーサ
ンプルデータに対して、第1図の回路においてエラー修
整処理が施されるわけである。
ところで、上記内符号ブロック内のエラーサンプル数
が多く、内符号によるエラー訂正能力がオーバーロード
となる場合には、内符号ブロック全体がエラーと見なさ
れる。そして、外符号方向で見た場合、上述のように全
体がエラーと見なされるような内符号ブロックが外符号
によるエラー訂正能力を超えて(例えば3内符号ブロッ
ク以上)存在すると、外符号によるエラー訂正が不可と
なって、これらの内符号ブロック全体がエラーのまま上
記エラー修整に回されてしまう。しかしながら前述した
ように、全体がエラーとされた内符号ブロック内の大半
が正しいデータであることを考慮すると、外符号による
エラー検出結果がエラー無しとされたときには、当該外
符号ブロックの全てのデータを正しいものと仮定するこ
とができる。ただし、エラーの検出ミスの危険性を考え
ると、外符号のエラー検出結果のみで完全に正しいデー
タとして取り扱うことも好ましくない。そこで、留保条
件付きの正しいデータという意味あいからグレーフラグ
を導入し、上記内符号ブロック全体でエラーと見なされ
たものの外符号によるエラー検出結果がエラー無しとさ
れたサンプルデータについては、エラーフラグをリセッ
トすると同時にグレーフラグを立て、後段のエラー修整
結果と比較して差が一定の閾値(スレッショルド)以下
であるときには、正しいデータである確率が極めて高い
ことから、原サンプルデータを正しいデータとして取り
扱うようにしている。なお、上記外符号によるエラー検
出結果がエラー無しとは、各パリティ毎のいわゆるシン
ドロームが全て“0"となることであり、このとき、上記
エラーフラグがセット状態(例えば“1")のサンプルに
ついては該エラーフラグをリセットする(“0"とする)
と共に、グレーフラグを立てる(“1"とする)。
以上のように、エラー訂正が施されたサンプルデー
タ、エラー訂正が施されなかったエラーサンプルデー
タ、エラーフラグ及びグレーフラグが、第1図のエラー
修整回路に供給され、エラー修整が行われる。
エラー修整回路は、第1図に示すように、端子73乃至
端子79を介して入力されるエラーサンプルデータの周辺
のエラーフリーサンプルデータを用いて補間処理を行う
部分(最適補間方向決定回路51、任意補間方向決定回路
54、エラー修整方法セレクタ58、補間回路61乃至補間回
路63、セレクタ64、66で構成される)と、端子80乃至端
子87を介して入力されるエラーサンプルデータの周辺の
エラーフリーサンプルデータを用いて置換処理を行う部
分(最適置換方向決定回路53、最近隣置換決定回路56、
エラー修整方法セレクタ58、セレクタ65、66で構成され
る)と、端子88を介して入力される前フレームのエラー
フリーサンプルデータを用いて時間的な置換処理を行う
部分(高精度テンポラル置換決定回路52、低精度テンポ
ラル置換決定回路55、エラー修整方法セレクタ58、セレ
クタ66で構成される)と、端子80乃至端子87介して入力
されるエラー修整が既に施されたサンプルデータを用い
て置換処理を行う部分(繰り返し置換決定回路57、リカ
ージョンカウント発生回路59、リカージョンカウントメ
モリ60、エラー修整方法セレクタ58、セレクタ65、66で
構成される)と、端子1を介して入力される上記グレー
フラグ、端子89を介して入力されるサンプルデータ(原
サンプルデータ)、上記各補間処理、置換処理により得
られるエラー修整が施されたサンプルデータ(エラー修
整データ)に基づいて、原サンプルデータとエラー修整
が施されたサンプルデータから1つのサンプルデータを
選択して出力する部分(比較器2、ANDゲート3、セレ
クタ4)とから構成される。
このエラー修整回路は、上述した積符号によるエラー
訂正の際に訂正できなかったエラーサンプルデータ、す
なわちエラーフラグがセットされている(“1"の)サン
プルデータ及び上記グレーフラグがセットされている
(“1"の)サンプルデータに対して、後述するような各
種の補間処理や置換処理等によるエラー修整処理を施す
ものであるが、グレーフラグがセットされているエラー
サンプルデータ(不定サンプルデータ)については、特
に次のような処理を行っている。すなわち、上記エラー
修整されたサンプルデータと修整前の原サンプルデータ
とを比較し、その差が一定の閾値Vthより小さいとき
は、原サンプルデータを正しいデータとして出力し、そ
の差が上記閾値Vthより大きいときは、上記エラー修整
されたサンプルデータを出力するようにしている。
具体的には、第1図において、上記グレーフラグが端
子1を介してANDゲート3に供給されており、このANDゲ
ート3の他方の入力には、比較器2からの出力が供給さ
れている。そして、端子89を介して入力される原サンプ
ルデータP0の値Vsと、セレクタ66からのエラー修整出力
サンプルデータの値Veとを比較器2で比較し、比較結果
が上記一定の閾値Vthよりも小さいとき、すなわち |Vs−Ve|<Vth の条件を満たすと判断されたとき、比較器2からANDゲ
ート3に“1"が送られる。従って、このANDゲート3に
端子1を介して供給される上記グレーフラグが“1"(セ
ット状態)のとき、ANDゲート3からの出力が“1"とな
り、セレクタ4において原サンプルデータP0が選択され
て出力される。上記比較器2において上記条件を満たさ
ないと判断されたときには、セレクタ4において上記エ
ラー修整されたサンプルデータが選択されて出力され
る。なお、グレーフラグが“0"(リセット状態)のとき
は、ANDゲート3は遮断状態(オフ状態)となって比較
器2からの出力が遮断され、セレクタ4はセレクタ66か
らのエラー修整出力を常に選択する。
このように、グレーフラグが立っているサンプルデー
タ(不定サンプルデータ)は、一応エラーフリーサンプ
ルデータとして取扱い、周辺のサンプルデータを用いた
補間処理等により得られたエラー修整データと比較し、
エラー修整データと余り掛け離れているときに、エラー
修整が施されたサンプルデータを用い、その差が所定値
(上記閾値Vth)以内のときは、不定サンプルデータは
正しいサンプルデータであるとして用いるようにしてい
る。これにより、アウタイレージャ訂正において、内符
号ブロックの全てのサンプルデータがエラー状態と見な
され、これらのサンプルデータ全てについて不要なエラ
ー修整が施されることを避けることができると共に、誤
ってエラーでないとされたエラーサンプルデータがその
まま出力されることを防止することができる。このよう
に、不要なエラー修整を防止することにより、エラーレ
ートが3.4×10-2(=2/(60−2))改善されることに
なる。
次に、上記第1図の回路におけるエラー修整処理であ
る補間処理及び置換処理の具体例を説明する。補間処理
には、第4図に示すように誤りがあるサンプルデータ
(エラーサンプルデータ)P0と同一ライン上の該エラー
サンプルデータの両側のサンプルデータを用いて補間
(水平(H)方向の補間)する方法、エラーサンプルデ
ータP0の上下ライン上の同じ位置のサンプルデータを用
いて補間(垂直(V)方向の補間)する方法、エラーサ
ンプルデータP0の右下がりの対角線方向の近傍サンプル
データを用いて補間(D+方向の補間)する方法、エラー
サンプルデータP0の左下がりの対角線上の近傍サンプル
データを用いて補間(D-方向の補間)する方法があり、
置換処理には、時間的相関関係が高い前フレーム(ある
いはフィールド)のエラーフリーサンプルデータで置換
する方法、エラーサンプルデータP0の近傍サンプルデー
タで置換する方法、エラー修整が施されたサンプルデー
タを用いて置換する方法がある。これらの補間処理、置
換処理の方向を決定するには、エラーサンプルデータの
周辺のサンプルデータを用いて各方向の修整エラー(修
整精度)を求め、各方向の修整エラーを比較して修整エ
ラーが最小である方向が最良なエラー修整の方向とする
方法を用いる。例えば、H方向の修整エラーはエラーサ
ンプルデータの上下のラインのサンプルデータを用い
て、 (|PP0−(PP1+PM1)/2|+|NP0−(NP1+NM1)/2|)/2 の計算をすることにより得ることができる。ここで、こ
のように各方向の修整エラー(修整精度)を求め、エラ
ー修整の方向の優先順位付けを行う回路をランキング制
御回路(図示せず)とする。
第1図において、エラー修整回路には、第4図に示す
ように、エラー修整が施されるサンプルデータP0と同一
ライン(現在のライン)上の該サンプルデータP0の両側
の6つのサンプルデータP3、P2、P1、M1、M2、M3、上の
ライン上の各サンプルデータPP3、PP2、PP1、PP0、PM
1、PM2、PM3、下のライン上の各サンプルデータNP3、NP
2、NP1、NP0、NM1、NM2、NM3、1フレーム前の現在のラ
インに対応するライン上のサンプルデータLP3、LP2、LP
1、LP0、LM1、LM2、LM3が端子74乃至88を介して供給さ
れており、第6図に示すように、上記各サンプルデータ
に対応するエラーフラグFP0、FP3、FP2、FP1、FM1、FM
2、FM3、FP3、FPP2、FPP1、FPP0、FPM1、FPM2、FPM3、F
NP3、FNP2、FNP1、FNP0、FNM1、FNM2、FNM3、FLP3、FLP
2、FLP1、FLP0、FLM1、FLM2、FLM3が端子70を介して供
給されている。また、エラーサンプルデータと同一ライ
ンの複数のサンプルデータを用いて加重平均値を求める
1次元エラー修整回路(図示せず)からのH方向の補間
値(加重平均値)が端子73を介して供給され、上述のラ
ンキング制御回路からのエラー修整方向の優先順位を示
すランキングフラグ及び上述の修整エラーを計算するこ
とが可能か否かを示す各方向の演算可能信号が端子71、
72をそれぞれ介して供給されている。以下、第1図に示
す各回路の説明をする。
最適補間方向決定回路51には、エラー修整が施される
エラーサンプルデータP0周辺のサンプルデータのエラー
フラグFPP1、FPP0、FPM1、FP1、FM1、FNP1、FNP0、FNM
1、上記ランキング制御回路からのランキングフラグ及
び各方向の演算可能信号が供給され、これらのエラーフ
ラグ、ランキングフラグ及び演算可能信号の状態が判断
され、最適な補間方向が決定される。具体的には、エラ
ーフラグが“1"(エラー有り)である方向を除外し、ラ
ンキングフラグに基づいて最優先の方向が決定される。
この最優先の方向を示す制御信号がエラー修整方法セレ
クタ58に供給される。すなわち、ランキング制御回路に
おいて修整エラーが最小と判断された方向であっても、
この方向の補間処理に用いられるサンプルデータがエラ
ー状態にあるときは、この方向は選択されず、次に優先
順位が高い方向が選択される。
高精度テンポラル置換決定回路52には、エラー修整が
施されるエラーサンプルデータP0の両側の6個のサンプ
ルデータP3、P2、P1、M1、M2、M3、前フレームの対応す
るラインの7個のサンプルデータLP3、LP2、LP1、LP0、
LM1、LM2、LM3、これらのサンプルデータのエラーフラ
グFP3、FP2、FP1、FM1、FM2、FM3、FLP3、FLP2、FLP1、
FLP0、FLM1、FLM2、FLM3が供給され、上記エラーフラグ
が判断され、時間的(時間軸上の)置換処理が可能か否
かが決定される。上記エラーフラグの全てが“0"(エラ
ー無し)であり、かつ対応するサンプルデータ同士の差
が所定の閾値HT以下のとき、前フレームのサンプルデー
タLP0を用いてエラーサンプルデータP0を置換する制御
信号がエラー修整方法セレクタ58に供給される。具体的
には、 FP3=FP2=FP1=FM1=FM2=FM3=FLP3=FLP2=FLP1=FL
P0=FLM1=FLM2=FLM3=0, |LP3−P3|≦HT,|LM1−M1|≦HT, |LP2−P2|≦HT,|LM2−M2|≦HT, |LP1−P1|≦HT,|LM3−M3|≦HT の条件全てを満足するとき、エラーサンプルデータP0を
サンプルデータLP0で置き換えるのである。すなわち、
エラーサンプルデータP0の両側の6個のサンプルデータ
が時間的に余り変化しないときは、エラーサンプルデー
タP0も時間的に変化がないものとして置換を行うのであ
る。なお、上記閾値HTは小さな値とされる。
最適置換方向決定回路53には、エラーフラグFPP1、FP
P0、FPM1、FP1、FM1、FNP1、FNP0、FNM1、ランキング回
路からのランキングフラグ及び各方向の演算可能信号が
供給され、これらのエラーフラグ、ランキングフラグ及
び演算可能信号の状態が判断され、最適な置換方向が決
定される。具体的には、エラーフラグが“1"(エラー有
り)である方向を除外し、残りの方向のランキングフラ
グに基づいて最優先の方向が決定される。この最優先の
方向を示す制御信号がエラー修整方法セレクタ58に供給
される。
任意補間方向決定回路54には、エラーフラグFPP1、FP
P0、FPM1、FP1、FM1、FNP1、FNP0、FNM1が供給され、こ
れらのエラーフラグの状態が判断される。すなわち、エ
ラーフラグが“0"(エラー無し)である方向が選択さ
れ、この方向の補間処理が可能なことを示す制御信号が
エラー修整方法セレクタ58に供給される。なお、複数の
方向が選択されるときは、H方向、V方向、D+方向、D-
方向の順に優先順位が設定される。
低精度テンポラル置換決定回路55には、エラー修整が
施されるエラーサンプルデータP0の両側の6個のサンプ
ルデータP3、P2、P1、M1、M2、M3、前フレームの対応す
るラインの7個のサンプルデータLP3、LP2、LP1、LP0、
LM1、LM2、LM3及びこれらのサンプルデータのエラーフ
ラグFP3、FP2、FP1、FM1、FM2、FM3、FLP3、FLP2、FLP
1、FLP0、FLM1、FLM2、FLM3が供給される。この低精度
テンポラル置換決定回路56において、上記エラーフラグ
が判断され、エラーフラグFLP0が“0"(エラー無し)で
あり、エラーサンプルデータP0の各片側の対応する3組
のエラーフラグのうちの少なくとも1組がそれぞれ“0"
(エラー無し)であり、かつ上記2組の各サンプルデー
タの差が所定の閾値LT以下のとき、前フレームのサンプ
ルデータLP0を用いてエラーサンプルデータP0を置換す
る制御信号がエラー修整方法セレクタ58に供給される。
すなわち、 FLP0=0, FP3=FLP3=0又はFP2=FLP2=0又はFP1=FLP1=0, FM1=FLM1=0又はFM2=FLM2=0又はFM3=FLM3=0, |LPn−Pn|≦LT,|LMm−Mm|≦LT (n,mはエラーフリーの番号を表す。) の条件を満足するとき、エラーサンプルデータP0をサン
プルデータLP0で置き換えるのである。換言すると、上
記高精度テンポラル置換回路52においては、エラーサン
プルデータP0の両側6個のサンプルデータ及び対応する
前のフレームのサンプルデータが全てエラーフリー状態
でなければならなく、エラーレートが低いとき、該高精
度テンポラル置換が有効であり、低精度テンポラル置換
は、高いエラーレートのときに有効である。なお、上記
閾値LTは小さな値とされる。
最近隣置換決定回路56には、エラー修整が施されるエ
ラーサンプルデータP0の両側の4個のエラーフラグFP
2、FP1、FM1、FM2、上のラインの3個のエラーフラグFP
P1、FPP0、FPM1及び下のラインの3個のエラーフラグFN
P1、FNP0、FNM1が供給され、これらのエラーフラグの状
態が判断される。すなわち、エラーフラグが“0"(エラ
ー無し)のサンプルデータのうちで一番近い(最近隣)
サンプルデータを用いてエラーサンプルデータP0を置き
換えるのである。この最近隣サンプルデータでエラーサ
ンプルデータP0を置き換える制御信号がエラー修整方法
セレクタ58に供給される。なお、複数のサンプルデータ
が使用可能なときは、サンプルデータP1、M1、P2、M2、
PP0、NP0、PP1、PM1、NP1、NM1の順に優先順位が設定さ
れる。
繰り返し置換決定回路57には、エラーフラグFP0及び
リカージョンカウント(再帰計数)メモリ60からの再帰
計数が供給される。ここで、繰り返し置換とは、供給さ
れるサンプルデータのエラーレートが非常に高く、上述
のような通常の補間処理や置換処理が行えないときに、
エラーサンプルデータP0の置き換えを、エラー修整が既
に施されたサンプルデータを用いて繰り返し行うことを
いう。例えば、エラー修整が施されたサンプルデータを
用いて置換処理で得られたサンプルデータを1世代目と
し、この1世代目のサンプルデータを用いて再び置換処
理で得られるサンプルデータを2世代目とし、これらの
世代の状態を再帰計数(リカージョンカウント)デ表す
ものとする。再帰計数の具体的な値としては、第1表に
示すように各エラー修整の方法によって初期値を設定
し、この初期値に上記繰り返し置換を1回行う毎に2を
加算するものとする。
なお、第1表中のディフォルトテンポラル置換とは、
上記エラー修整方法の全てを用いることができないとき
に、前フレームのサンプルデータLP0を用いてエラーサ
ンプルデータP0を置き換えることをいう。また、上記再
帰計数に外部より可変の上限値を設け、上記繰り返し置
換の世代を制限するようにする。すなわち、例えば再帰
計数の最大値を7として繰り返し置換の世代を4に制限
する。また、再帰計数の最大値を15として繰り返し置換
の世代を8に制限する。ところで、再帰計数は第1図に
示すリカージョンカウントメモリ60に記憶されており、
全てのサンプルデータに対応して再帰計数が設けられて
いる。
繰り返し置換決定回路57において、エラー修整が施さ
れるサンプルデータの前のサンプルデータP1、上のライ
ンのサンプルデータPP1、PP0、PM1の位置の再帰計数
が、再帰計数の上限値、例えば7と比較され、7以下で
あって、最小の再帰計数の位置が選択され、この繰り返
し置換を行う制御信号がエラー修整方法セレクタ58に供
給される。また、この繰り返し置換決定回路57からリカ
ージョンカウント発生器59に、上記選択された位置の再
帰計数が送られる。このリカージョンカウント発生器59
には、エラー修整方法セレクタ58において繰り返し置換
が選択されたことを示す信号が供給され、当該繰り返し
置換方法が選択されたとき、上記選択された位置の再帰
計数に2が加算され、この加算された再帰計数が当該置
換が施された位置の再帰計数として、リカージョンカウ
ントメモリ60に新たに記憶される。なお、上記サンプル
データP1、PP1、PP0、PM1の位置の各再帰計数が同じ値
のときは、サンプルデータP1、PP0、PP1、PM1の各位置
の順に優先順位を設定する。
以上のようにして、最適補間方向決定回路51、高精度
テンポラル置換決定回路52、最適置換方向決定回路53、
任意補間方向決定回路54、低精度テンポラル置換決定回
路55、最近隣置換決定回路56、繰り返し置換決定回路57
からの各種のエラー修整を行うための制御信号がエラー
修整方法セレクタ58に供給される。このエラー修整方法
セレクタ58において、第2表に示す優先順位(上から順
に)に基づいて、最適なエラー修整方法が選択される。
なお、第2表中のエラーレートは各エラー修整方法が
適用可能な範囲を示し、同一のエラーレートに対して、
複数のエラー修整方法が適用可能であることを示してい
る。しかし、該エラーレートはエラー修整方法を決定す
るためには用いられず、上述のようにエラー修整が施さ
れるサンプルデータの周辺のエラーフラグの状態(エラ
ーパターン)によってエラー修整方法が決定される。以
上のようにして、エラー修整方法がエラー修整方法セレ
クタ58において決定され、このエラー修整方法セレクタ
58からの制御信号によって、エラー修整が行われる。以
下、各エラー修整方法を説明する。
最適補間方向による補間が可能なとき、エラー修整方
法セレクタ58からセレクタ64、66を制御する信号が送出
される。この制御信号により、セレクタ64において、補
間処理されたサンプルデータ(補間値P)の1つが選択
される。すなわち、セレクタ64には、端子73を介して上
述の1次元エラー修整回路で得られたH方向の加重平均
値(補間値)Pが供給されている。また、例えばV補間
回路61には、端子74、75を介して補間処理が施されるサ
ンプルデータP0の上下のサンプルデータPP0、NP0がそれ
ぞれ供給れ、このV補間回路61において、V方向の補間
値P((PP0+NP0)/2)が求められ、このV方向の補間
値Pがセレクタ64に供給されている。また、D+補間回路
62には、端子76、77を介して、補間処理が施されるサン
プルデータP0の右下がり対角線上のサンプルデータPP
1、NM1がそれぞれ供給れ、このD+補間回路62において、
D+方向の補間値P((PP1+NM1)/2)が求められ、この
D+方向の補間値Pがセレクタ64に供給されている。D-
間回路63には、端子78、79を介して、補間処理が施され
るサンプルデータP0の左下がり対角線上のサンプルデー
タPM1、NP1がそれぞれ供給れ、このD-補間回路63におい
て、D-方向の補間値P((PM1+NP1)/2)が求められ、
このD-方向の補間値Pがセレクタ64に供給されている。
以上のように各方向の補間値Pがセレクタ64に供給さ
れ、エラー修整方法セレクタ58からの制御信号により、
上記最適補間方向決定回路51で決定された方向(修整エ
ラーが最小の方向)の補間値Pが選択され、セレクタ66
を介してセレクタ4に送られる。
エラー修整方法セレクタ58において、高精度テンポラ
ル置換が選択されたとき、セレクタ66が制御され、端子
88を介して入力される前フレームのサンプルデータLP0
がセレクタ4に送られる。
エラー修整方法セレクタ58において、最適置換方向に
よる置換が選択されたとき、セレクタ65、66が制御さ
れ、端子80乃至端子87を介してそれぞれ入力されるサン
プルデータPP1、PP0、PM1、P1、M1、NP1、NP0、NM1のう
ちで上記最適置換方向決定回路53で決定された方向(修
整エラーが最小の方向)のサンプルデータがセレクタ65
及びセレクタ66を介してセレクタ4に送られる。
エラー修整方法セレクタ58において、任意補間方向に
よる補間が選択されたとき、セレクタ64、66が制御さ
れ、セレクタ64に入力される各方向の補間値Pのうちで
上記任意補間方向決定回路54で決定された方向の補間値
Pが選択され、セレクタ66を介してセレクタ4に送られ
る。
エラー修整方法セレクタ58において、低精度テンポラ
ル置換が選択されたとき、セレクタ66が制御され、端子
88を介して入力される前フレームのサンプルデータLP0
がセレクタ4に送られる。
エラー修整方法セレクタ58において、最近隣置換が選
択されたとき、セレクタ65、66が制御され、端子80乃至
端子87を介してそれぞれ入力されるサンプルデータPP
1、PP0、PM1、P1、M1、NP1、NP0、NM1から上記最近隣置
換決定回路56で決定されたサンプルデータが選択され、
セレクタ66を介してセレクタ4に送られる。
エラー修整方法セレクタ58において、繰り返し置換が
選択されたとき、セレクタ65、66が制御され、端子80乃
至端子83を介してそれぞれ入力されるサンプルデータPP
1、PP0、PM1、P1から上記繰り返し置換決定回路57で決
定されたサンプルデータが選択され、セレクタ66を介し
てセレクタ4に送られる。
なお、エラー修整方法セレクタ58において、上記エラ
ー修整方法全てを用いることができないと判断されたと
きは、ディフォルト置換とされ、セレクタ66が制御され
て端子88を介して入力される前フレームのサンプルデー
タLP0がセレクタ4に送られる。
このようにして、各種の補間処理又は置換処理の1つ
の処理が施されたサンプルデータ及び原サンプルデータ
P0がセレクタ4に供給される。このセレクタ4におい
て、上述のように原サンプルデータP0、エラー修整が施
されたサンプルデータ及びグレーフラグに基づき、原サ
ンプルデータ、エラー修整を施されたサンプルデータの
何れか1つが選択されて出力される。
以上の説明で明らかなように、エラー修整処理の際の
サンプルデータのエラー状態は、エラーフラグによって
決定されることより、グレーフラグが立っているサンプ
ルデータ(不定サンプルデータ)は、エラーフリーサン
プルデータとして取り扱われる。これは、前述したラン
ダムエラーの性質により、大半の上記不定サンプルが正
しいことから、意味のあることであり、上述した最適修
整方向の決定等にこれらの不定サンプルを有効に利用で
きることになる。
このようなグレーフラグの立っている不定サンプルデ
ータは、周辺のサンプルデータを用いた補間処理等によ
り得られたエラー修整データと比較し、エラー修整デー
タと余り掛け離れている時に、エラー修整が施されたサ
ンプルデータを用いるようにすることにより、アウター
イレージャ訂正において、内符号ブロックの全てのサン
プルデータがエラー状態と見なされ、これらのサンプル
データ全てについて不要なエラー修整が施されることを
避けることができると共に、誤ってエラーでないとされ
たエラーサンプルデータ(不定サンプルデータ)がその
まま出力されることを防止することができる。また、ア
ウターイレージャー訂正において誤ってエラーがないと
され、エラーサンプルデータが誤って出力されたとして
も、上記閾値Vthより小さいため大きな問題とはならな
い。また、不要なエラー修整を防止することにより、エ
ラーレートを3.4×10-2(2/(60−2))程度改善する
ことができる。
なお、本発明は上記実施例に限定されるものではな
く、例えば、上記グレーフラグを用いずに、、すなわち
第2の符号(上記外符号)によるエラー検出時にエラー
無しとされてもエラーフラグをリセットせずに、エラー
フラグが立っている全てのサンプルデータについて、上
述と同様の方法により原サンプルデータとエラー修整さ
れたサンプルデータとを比較して、所定の閾値以下のと
き原サンプルデータを正しいデータとして出力するよう
にしてもよい。
また、積符号構成法によるエラー訂正を行い、訂正で
きなかったサンプルデータについて、エラー修整を行う
ような各種のビデオ信号処理装置、例えばいわゆるD−
2フォーマットのディジタルVTR等にも適用することが
可能である。
〔発明の効果〕
以上の説明からも明らかなように、本発明に係るビデ
オ信号処理回路では、グレーフラグが立っているサンプ
ルデータ(不定サンプルデータ)については、原サンプ
ルデータをエラー修整されたサンプルデータと比較し、
その差が所定の閾値以下のとき原サンプルデータを正し
いものとして出力することにより、第1の符号系列によ
るエラー訂正の際にエラーと見なされた正しいデータに
ついて不要なエラー修整が施されることを回避できると
共に、エラーサンプルデータの検出ミスを未然に防止す
ることができ、誤ってエラーデータが正しいデータとし
て出力されても、修整データとの差が小さいため悪影響
を与えることはない。
具体的に、外符号と内符号との積符号によるエラー訂
正が行われた後にエラー修整が施されるような例えばい
わゆるD−1フォーマットのディジタルVTRからの再生
ビデオ信号を処理する場合においては、エラーレートを
3.4×10-2程度も改善することができる。さらに、上記
不定サンプルデータの大半が正しいという前提に立て
ば、上述のようにエラーフラグをリセットすることによ
り、これらの不定サンプルデータを補間処理等のエラー
修整の方向決定用等の周辺のサンプルデータとして有効
に使うことができる。
【図面の簡単な説明】
第1図は本発明に係るビデオ信号処理回路の要部のブロ
ック回路図であり、第2図はシャフリング後のデータフ
ォーマットを示す図であり、第3図はデシャフリング後
のデータフォーマットを示す図であり、第4図はサンプ
ルデータの配置図であり、第5図はエラーフラグの配置
図である。 1……グレーフラグ入力端子 2……比較器 3……ANDゲート 4……セレクタ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】入力されたビデオ信号のサンプルデータに
    対して第1及び第2の少なくとも2系列のエラー訂正符
    号を用いた積符号によるエラー訂正を行い、訂正できな
    かったサンプルデータについて周辺のサンプルデータを
    用いてエラー修整を行うビデオ信号処理回路において、 上記積符号の第1の符号系列によるエラー訂正の際に訂
    正されなかったエラーサンプルデータが上記第2の符号
    系列によるエラー訂正の際の訂正能力を超えた個数とな
    っているとき、上記第2の符号系列を用いたエラー検出
    でエラー無しとされた系列内のエラーサンプルデータに
    対してグレーフラグを立て、上記エラー修整を行う際、
    グレーフラグが立っているサンプルデータについては原
    サンプルデータとエラー修整データとを比較し、差が一
    定の閾値以下のとき、該原サンプルデータを正しいサン
    プルデータとして用いることを特徴とするビデオ信号処
    理回路。
JP1298926A 1989-11-17 1989-11-17 ビデオ信号処理回路 Expired - Lifetime JP2924017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1298926A JP2924017B2 (ja) 1989-11-17 1989-11-17 ビデオ信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1298926A JP2924017B2 (ja) 1989-11-17 1989-11-17 ビデオ信号処理回路

Publications (2)

Publication Number Publication Date
JPH03159488A JPH03159488A (ja) 1991-07-09
JP2924017B2 true JP2924017B2 (ja) 1999-07-26

Family

ID=17865975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1298926A Expired - Lifetime JP2924017B2 (ja) 1989-11-17 1989-11-17 ビデオ信号処理回路

Country Status (1)

Country Link
JP (1) JP2924017B2 (ja)

Also Published As

Publication number Publication date
JPH03159488A (ja) 1991-07-09

Similar Documents

Publication Publication Date Title
US5142537A (en) Video signal processing circuit
EP0402115B1 (en) Device and method for error detection and correction
US4764927A (en) Code error correcting method
EP0415699B1 (en) Digital video signal recorder and reproducer
JPH084233B2 (ja) 誤り訂正符号の復号装置
EP0854483B1 (en) Digital signal reproduction apparatus
US4972416A (en) Error detection and correction method
KR100272708B1 (ko) D-vhs시스템에서 셔플링을 이용한 디지털 데이터의 코딩/디코딩 방법
JP2924017B2 (ja) ビデオ信号処理回路
EP0156154B1 (en) Method of correcting errors of digital signals in the recording and reproduction of digital signals
EP0354065A2 (en) Digital data modulation circuit and method and digital data demodulation circuit
JP2982220B2 (ja) ビデオ信号処理回路
JP3271208B2 (ja) エラー訂正復号装置
KR100223821B1 (ko) 디지탈 비데오 디스크 시스템의 에러정정 회로 및 방법
JPH06291682A (ja) エラー訂正装置
JP3291785B2 (ja) ブロック変換符号化データの伝送装置
JPH0628343B2 (ja) 積符号の復号方法
JP2605269B2 (ja) エラー訂正方法
JP3277062B2 (ja) 誤り訂正符号の復号装置
JPS6412127B2 (ja)
JPS6366097B2 (ja)
JPH05328290A (ja) データ再生処理回路
JP2615727B2 (ja) エラー訂正回路の制御装置
JP2614846B2 (ja) 誤り補正方法
JPH05114251A (ja) 誤り修整方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11