JPH05328290A

JPH05328290A - データ再生処理回路

Info

Publication number: JPH05328290A
Application number: JP12503392A
Authority: JP
Inventors: Katsumi Karasawa; 勝己柄沢
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-05-18
Filing date: 1992-05-18
Publication date: 1993-12-10

Abstract

(57)【要約】【目的】誤り率が悪化しても、一定以上の補間を行な
えるようにする。【構成】データ再生回路３２は入力端子３０からの入
力データを再生し、情報データとその誤り検出符号ＣＲ
ＣＣをデータ・メモリ３４に格納する。回路３６，３
８，４０が、誤り訂正符号を復号してメモリ３４上で伝
送エラーを訂正する。訂正カウンタ４２は誤り処理回路
４０の訂正処理を計数し、所定以上の訂正処理回数にな
ると、メモリ３４からデータを読み出させ、スイッチ４
６をｂ接点に切り換え、補間回路４８をライン補間にす
る。誤り検出回路４４はＣＲＣＣにより誤りを検出し、
誤りがあるときにはスイッチ５０をｂ接点に接続する。
これにより、補間回路４８の補間値が出力端子５２に出
力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ再生処理回路に
関する。

【０００２】

【従来の技術】ディジタル・データの伝送システム（記
録再生システムを含む。）では、誤り検出訂正符号によ
り伝送誤りを検出訂正する。即ち、送信側には、誤り検
出訂正符号を付加する誤り検出訂正符号化回路を設け、
受信側には、当該誤り検出訂正符号により伝送誤りを検
出訂正し、訂正不能の誤りを補間するデータ再生処理回
路を設ける。

【０００３】図４は、従来のデータ再生処理回路の構成
ブロック図を示す。入力端子１０には、誤り検出訂正符
号化され、且つ伝送系により一定確率で伝送誤りを生じ
たデータ又は符号列が入力する。具体的には、ディジタ
ル・ビデオ・テープ・レコーダの再生ヘッド出力や、デ
ィジタル通信回線からの受信信号などである。

【０００４】データ再生回路１２は、入力端子１０から
のデータを復調し、同期ブロックの同期コードにより各
同期ブロックを分離し、同期ブロックのＩＤを認識す
る。データ再生回路１２により再生されたデータ（情報
データと、誤り検出訂正のためのパリティ）は、認識さ
れたＩＤに従いデータ・メモリ１４に書き込まれる。

【０００５】データ再生回路１２による再生データはま
た、シンドローム計算回路１６にも供給される。シンド
ローム計算回路１６は、周知の方法により、誤り検出訂
正のためのシンドロームを計算し、各符号列のシンドロ
ームをシンドローム・メモリ１８に順次書き込む。

【０００６】誤り処理回路２０はシンドローム・メモリ
１８を参照して、データ・メモリ１４の誤りデータを検
出訂正し、訂正不能の場合には修正フラグをデータ・メ
モリ１４の対応箇所に書き込む。具体的には、先ず、シ
ンドローム・メモリ１８を参照して誤りを検出し、訂正
可能な場合には誤り位置及び誤りパターンを計算する。
そして、訂正可能な誤りに対しては、算出された誤り位
置に記憶される誤りデータをデータ・メモリ１４から読
み出し、誤りパターンを加算して、再度データ・メモリ
１４に書き込む。訂正不能な場合には、データ・メモリ
１４上の誤りデータをそのままにし、誤りデータを含む
符号列に対し修正フラグをデータ・メモリ１４に書き込
み。

【０００７】誤り処理回路２０は、具体的には、上記誤
り処理を実行するためのマイクロプログラムやマイクロ
コードをロードした汎用のディジタル演算回路からな
り、当該マイクロプログラム等の変更により機能を変更
修正できる。

【０００８】誤り処理回路２０による誤り処理の後、デ
ータ・メモリ１４のデータと修正フラグは順次読み出さ
れる。読み出されたデータはスイッチ２２に印加され、
当該スイッチ２２は読み出された修正フラグにより切り
換えられる。スイッチ２２は修正フラグが立っていると
きにはｂ接点に接続し、修正フラグが立っていないとき
にはａ接点に接続する。スイッチ２２のａ接点スイッチ
は直接、出力端子２４に接続し、スイッチ２２のｂ接点
は補間回路２６を介して出力端子２４に接続する。補間
回路２６は、スイッチ２２のｂ接点からの信号から所定
方法により補間信号を形成し、出力端子２４に出力す
る。

【０００９】即ち、データ・メモリ１４から読み出され
た誤りの無いデータは、スイッチ２２のａ接点を介し
て、直接、出力端子２４に出力される。誤りのあるデー
タは、スイッチ２２のｂ接点を介して補間回路２６に印
加され、補間回路２６は、前値（又は前ラインの値）に
置換して出力端子２４に出力する。

【００１０】このような誤り検出訂正回路は、ディジタ
ル・ビデオ・テープ・レコーダ（ＶＴＲ）の再生系に組
み込まれており、そこでの誤り検出訂正処理を簡単に説
明する。

【００１１】ディジタルＶＴＲでの、１ラインの記録フ
ォーマットを図５に示し、１トラックの記録フォーマッ
トを図６に示す。図５に示すように、１ラインは、同期
データ、ＩＤ、ｍシンボルの情報データ及び当該情報デ
ータに対する（ｎ−ｍ）シンボルの誤り検出訂正符号
（内符号パリティ）で構成される。１トラックでは、図
５の符号列を複数ライン分、縦に配置し、縦方向には外
符号を形成する。内符号と外符号とで誤り検出訂正の積
符号ブロックを形成する。信号の伝送順序は、図６にお
いて内符号方向に一致する。

【００１２】図７は誤り検出訂正のフローチャートを示
す。各再生符号列について内符号と外符号のシンドロー
ムが計算され、シンドローム・メモリに格納される。１
トラック分のシンドローム（内符号シンドロームがｑ
個、外符号シンドロームがｍ個）が書き込まれた後、先
ず、内符号の誤り検出訂正処理を実行する。即ち、０行
目のシンドロームをシンドローム・メモリから読み出
し、誤りの有無を調べる。１個の誤りのときには１訂正
し、２個の誤りのときには２訂正し、３以上の誤りのと
きには訂正不能なので修正フラグをセットし、次の行の
処理に移る。勿論、誤りが無いときには、何もせず次の
行の処理に移る。以上の処理を内符号のｐ行分について
実行する。

【００１３】内符号の処理が終了したら、外符号の処理
に移る。外符号についても、基本的には内符号の処理と
同じであり、各列について、外符号のシンドロームをシ
ンドローム・メモリから読み出し、誤りの有無を調べ
る。１誤りのときには１訂正し、２誤りのときには２訂
正し、３以上の誤りのときには訂正不能なので修正フラ
グをセットし、次の列の処理に移る。勿論、誤りが無い
ときには、何もせず次の行の処理に移る。以上の処理を
外符号のｍ列分について実行する。

【００１４】以上の処理の後、データ・メモリからデー
タと、内符号列及び外符号列の復号結果である修正フラ
グを読み出す。内符号列と外符号列の両方で修正フラグ
が立っているとき、データ・メモリから読み出されたデ
ータは誤りであると判断され、補間回路により補間され
る。内符号列と外符号列の少なくとも一方で修正フラグ
が立っていないときには、データ・メモリから読み出さ
れたデータは正しいと判断され、補間を受けずにそのま
ま出力される。

【００１５】

【発明が解決しようとする課題】画像データの場合、訂
正不能なときには補間により誤りデータを修正できる。
しかし、ＶＴＲのような電磁変換系では、ヘッドの目詰
まりや磁気テープの傷によるバースト・エラーが発生
し、誤り率が極度に悪化することがある。例えば、図８
に示すような記録フォーマットで画像データ（情報デー
タ）を磁気テープに記録再生する記録再生装置で、図９
に示すような誤りが発生したとする。図９において、２
つの×印を結ぶ２本の横線及び２本の縦線が、誤りの発
生箇所を示す。このとき、内符号による誤り検出訂正に
は、９４符号列の２訂正及び２符号列の訂正不能処理が
必要になり、外符号による誤り検出訂正には、９２符号
列の２訂正処理が必要になる。

【００１６】図１０は、各誤り検出訂正過程におけるス
テップ数を示す。各ブロックの右側の数値がステップ数
を示す。上述の内符号と外符号の誤り検出訂正処理に対
し１トラックで割ける時間を２０，０００ステップと仮
定すると、内符号の２訂正処理で１１，２８０ステッ
プ、訂正不能処理で４０ステップ、外符号の２訂正処理
で１１，０４０ステップ、修正フラグの書き込みで９６
０ステップを要する。即ち、１トラック当たり２３，３
２０ステップの時間が必要であり、訂正能力をオーバー
し、修正フラグをデータ・メモリに書き込む時間的余裕
が無くなる。

【００１７】このように、従来例では、多数の誤りが発
生した場合、修正フラグも書き込めなくなり、その結
果、例えば画像データの場合には後段で補間しようとし
ても補間できなくなる。

【００１８】本発明は、このような不都合を解消したデ
ータ再生処理回路を提示することを目的とする。

【００１９】

【課題を解決するための手段】本発明に係るデータ再生
処理回路は、情報データ、その誤り検出符号、及びこれ
らの誤り訂正符号からなる伝送データから当該情報デー
タを再生するデータ再生処理回路であって、入力した情
報データ及びその誤り検出符号を当該誤り訂正符号によ
り誤り訂正する誤り訂正手段と、当該誤り訂正手段の所
定の訂正処理回数を計数するカウント手段と、当該誤り
検出符号により誤りを検出する誤り検出手段と、誤った
情報データを代替する補間値を形成する補間手段とから
なり、当該誤り訂正手段の所定回数の訂正処理により、
当該補間手段の補間処理を切り換えると共に、当該誤り
訂正手段からのフラグもしくは当該誤り検出手段の検出
結果に応じて誤った情報データを当該補間手段の補間値
で代替することを特徴とする。

【００２０】

【作用】上記手段により、上記カウント手段により、伝
送エラーの訂正処理を許容時間内に終えられるか否かが
分かる。許容時間内でない場合には、誤り検出符号によ
り誤り検出し、補間手段の補間値もより時間遅れの生じ
ないものにして、誤った情報データを補間する。これに
より、補間処理における所要時間を短縮できる。これら
により、連続して入力するデータを逐次的に支障なく連
続的に再生処理できる。

【００２１】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００２２】図１は、本発明の一実施例の構成ブロック
図を示し、図２は、本実施例のデータ伝送フォーマット
を示す。図２に示すように、本実施例では、誤り訂正の
内符号パリティ及び外符号パリティの他に、誤り検出符
号ＣＲＣＣを追加する。

【００２３】図１の構成を説明する。３０は、情報デー
タに誤り検出符号ＣＲＣＣ付加し、これらに対して誤り
訂正の内符号パリティ及び外符号パリティを付加して同
期ブロック化した符号列の入力する入力端子、３２は入
力端子３０に入力する符号列を復調し、同期ブロック毎
の再生データ及びそのＩＤを出力するデータ再生回路、
３４は、データ再生回路３２により再生されたデータ
（情報データと、その誤り検出符号ＣＲＣＣ）を一時記
憶するデータ・メモリ、３６は、データ再生回路３２に
よる再生データからシンドロームを計算するシンドロー
ム計算回路、３８はシンドローム計算回路３６により計
算されたシンドロームを記憶するシンドローム・メモリ
である。

【００２４】なお、これらの回路３２，３４，３６，３
８の夫々は、図４の回路１２，１４，１６，１８と同じ
機能を果たす。

【００２５】４０は、シンドローム・メモリ３８を参照
して、データ・メモリ３４の誤りデータを検出訂正し、
訂正不能の場合に修正フラグをセットする誤り処理回
路、４２は誤り処理回路４０の訂正処理回数をカウント
する訂正カウンタである。なお、誤り処理回路４０は、
誤り処理回路２０と同様に、上記誤り処理を実行するた
めのマイクロプログラムやマイクロコードをロードした
汎用のディジタル演算回路からなる。

【００２６】４４は、データ・メモリ３４から読み出さ
れたデータ（情報データとその誤り検出符号ＣＲＣＣ）
から情報データの誤りを検出する誤り検出回路、４６
は、データ・メモリ３４から読み出される修正フラグ
（ａ接点）又は誤り検出回路４４から出力される誤り検
出信号（ｂ接点）を選択するスイッチである。スイッチ
４６は訂正カウンタ４２の出力により切り換えられる。

【００２７】４７はデータ・メモリ３４から読み出され
た情報データ及びその誤り検出符号ＣＲＣＣから誤り検
出符号ＣＲＣＣを除去するＣＲＣＣ除去回路、４８は、
ＣＲＣＣ除去回路４７の出力（情報データ）から補間デ
ータを形成する補間回路、５０はＣＲＣＣ除去回路４７
の出力（情報データ）をａ接点から補間回路４８に、又
はｂ接点から出力端子５０に供給するスイッチである。
スイッチ５０はスイッチ４６の出力により切り換えられ
る。補間回路４８は訂正カウンタ４２により制御され
る。５２は、再生データ又は補間データの出力端子であ
る。

【００２８】図１の動作を説明する。入力端子３０に
は、図２に示すような伝送フォーマットのデータ列が伝
送媒体から入力する。データ再生回路３２は、入力端子
３０からのデータを復調し、同期ブロックの同期コード
により各同期ブロックを分離し、同期ブロックのＩＤを
認識する。データ再生回路３２により再生されたデータ
（情報データとその誤り検出符号ＣＲＣＣ）は、認識さ
れたＩＤに従いデータ・メモリ３４に書き込まれる。

【００２９】データ再生回路３２による再生データ（情
報データ、誤り検出符号ＣＲＣＣ、並びにこれらの誤り
訂正用パリティ）は、シンドローム計算回路３６に供給
され、シンドローム計算回路３６は、周知の方法によ
り、誤り検出訂正のためのシンドロームを計算し、各符
号列のシンドロームをシンドローム・メモリ３８に順次
書き込む。

【００３０】誤り処理回路４０はシンドローム・メモリ
３８を参照して、データ・メモリ３４の誤りデータを検
出訂正し、訂正不能の場合には修正フラグをデータ・メ
モリ３４の対応箇所に書き込む。訂正カウンタ４２は、
所定期間内に、誤り処理回路４０による訂正処理回数を
カウントする。

【００３１】具体的には、誤り処理回路４０は、先ず、
シンドローム・メモリ３８を参照して誤りを検出し、訂
正可能な場合には誤り位置及び誤りパターンを計算す
る。そして、訂正可能な誤りに対しては、算出された誤
り位置に記憶される誤りデータをデータ・メモリ３４か
ら読み出し、誤りパターンを加算して、再度データ・メ
モリ３４に書き込む。このとき、訂正カウンタ４２はカ
ウント・アップする。訂正不能な場合には、データ・メ
モリ１４上の誤りデータをそのままにし、誤りデータを
含む符号列に対し修正フラグをデータ・メモリ３４に書
き込み。

【００３２】訂正カウンタ４２は、所定期間内に訂正回
数が所定値に達すると、制御信号を出力し、誤り処理回
路４０及びデータ・メモリ３４に訂正処理の中止とデー
タの読み出しを指示すると共に、スイッチ４６をｂ接点
に切り換えさせ、補間回路４８に、より簡易な（即ち、
短時間で処理できる）補間方法を選択させる。これは、
伝送エラーが多発した場合などに、誤り訂正用パリティ
による訂正を厳密に実行すると、後続の入力データを処
理する時間が無くなるので、以後の訂正処理を止め、簡
易な補間方法に切り換えるようにしている。

【００３３】誤り処理回路４０による誤り処理の終了
後、又は、訂正カウンタ４２のカウント値が所定値に到
達すると、データ・メモリ３４から情報データ及びその
誤り検出符号ＣＲＣＣと、これらの修正フラグが順次読
み出される。情報データ及びその誤り検出符号ＣＲＣＣ
は誤り検出回路４４及びＣＲＣＣ除去回路４７に印加さ
れ、修正フラグはスイッチ４６のａ接点に印加される。
誤り検出回路４４はＣＲＣＣにより情報データの誤りを
検出し、誤りがあればＣＲＣフラグを立てる。

【００３４】訂正カウンタ４２のカウント値が所定値未
満の場合、即ち、伝送エラーが少ない場合には、スイッ
チ４６はａ接点に接続し、補間回路４８は高度な補間方
法により補間値を形成する。データ・メモリ３４から読
み出された情報データ及びそのＣＲＣＣはＣＲＣＣ除去
回路４７に印加されてＣＲＣＣを除去される。データ・
メモリ３４から読み出された修正フラグはスイッチ４６
を介してスイッチ５０を制御する。修正フラグが立って
いるとき、スイッチ５０はｂ接点に接続して、ＣＲＣＣ
除去回路４７の出力（情報データ）は補間回路４８に印
加され、補間回路４８による補間値が出力端子５２に出
力される。修正フラグが立っていないときには、スイッ
チ５０はａ接点に接続し、ＣＲＣＣ除去回路４７の出力
（情報データ）が出力端子５２に出力される。

【００３５】訂正カウンタ４２のカウント値が所定値以
上のの場合、即ち、伝送エラーが多い場合には、スイッ
チ４６はｂ接点に接続し、補間回路４８は簡易な補間方
法により補間値を形成する。データ・メモリ３４から読
み出された情報データ及びそのＣＲＣＣは誤り検出回路
４４及びＣＲＣＣ除去回路４７に印加される。ＣＲＣＣ
除去回路４７は情報データ及びそのＣＲＣＣからＣＲＣ
Ｃを除去する。誤り検出回路４４はＣＲＣＣにより誤り
を検出し、誤りがあるときには出力のＣＲＣフラグを立
てる。誤り検出回路４４の出力はスイッチ４６を介して
スイッチ５０を制御する。

【００３６】ＣＲＣＣにより誤りが検出されたとき、ス
イッチ５０はｂ接点に接続して、ＣＲＣＣ除去回路４７
の出力（情報データ）は補間回路４８に印加され、補間
回路４８による補間値が出力端子５２に出力される。Ｃ
ＲＣＣにより誤りが検出されなかったとき、スイッチ５
０はａ接点に接続し、ＣＲＣＣ除去回路４７の出力（情
報データ）が出力端子５２に出力される。

【００３７】従来例の場合と同様に、ディジタル・ビデ
オ・テープ・レコーダ（ＶＴＲ）の再生系に組み込んだ
場合を説明する。その場合、図２において、ｍは９２シ
ンボル、ｎは９６シンボル、ｐは９２ライン、ｑは９６
ラインである。

【００３８】一例として、図３に示すような伝送誤りが
発生したとする。各再生符号列について内符号と外符号
のシンドロームが計算され、シンドローム・メモリに順
次格納される。先ず、内符号の復号が開始され、図３の
例では、９６ラインの内符号列の内、９４ラインで２訂
正処理が実行され、残りの２ラインで訂正不能処理（即
ち、修正フラグのセット）が実行される。２訂正処理の
実行の都度、訂正カウンタ４２がカウントアップする。

【００３９】内符号の復号処理が終了したら、外符号の
復号処理が開始される。内符号の復号処理により９２個
の外符号列全てで２つの誤りが検出される。１トラック
の復号時間が２０，０００ステップに制限されている
が、６４符号列の２訂正処理で２０，０００ステップに
到達してしまうと、次のトラックの復号が開始されてし
まう。そこで、訂正カウンタ４２は、訂正回数が所定値
以上になると、誤り処理回路４０、データ・メモリ３
４、スイッ４６及び補間回路４８に未終了信号を供給す
る。

【００４０】この未終了信号により、誤り訂正用パリテ
ィによる誤り訂正処理を終了し、スイッチ５０は、ＣＲ
ＣＣによる誤り検出結果により切換え制御される。ま
た、補間回路４８は、未終了信号の発生時には、ライン
補間による補間値を出力し、未終了信号が発生していな
いときには前値補間による補間値を出力する。即ち、伝
送エラーが多い場合には、ＣＲＣＣによる誤り検出とラ
イン補間が採用され、補間処理が短時間で終了し、次の
入力データを処理する時間的余裕ができる。

【００４１】本実施例では、２誤り検出・２誤り訂正の
誤り訂正符号を例に説明したが、本発明がこれに限定さ
れないことは明らかである。

【００４２】

【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、別個に付加した誤り検出符号によ
り伝送エラーを検出できるようにし、所定以上の伝送エ
ラーに対しては簡易な補間方法を選択するので、伝送エ
ラーが多くても所定時間内に高品質の情報データを出力
できる。従って、例えばディジタルＶＴＲなどの動画像
の再生処理に非常に有効である。

【図面の簡単な説明】

【図１】本発明の一実施例の構成ブロック図である。

【図２】本実施例の伝送フォーマットである。

【図３】誤りの発生例である。

【図４】従来例の構成ブロック図である。

【図５】同期ブロックのフォーマットである。

【図６】ディジタルＶＴＲの１トラックの論理フォー
マットである。

【図７】図４の誤り処理回路２０の動作フローチャー
トである。

【図８】ディジタルＶＴＲの１トラックの論理フォー
マットである。

【図９】誤りの発生例である。

【図１０】誤り処理のステップ数の一例である。

【符号の説明】

１０：入力端子１２：データ再生回路１４：データ
・メモリ１６：シンドローム計算回路１８：シンド
ローム・メモリ２０：誤り処理回路２２：スイッチ
２４：出力端子２６：補間回路３０：入力端子
３２：データ再生回路３４：データ・メモリ３６：
シンドローム計算回路３８：シンドローム・メモリ
４０：誤り処理回路４２：訂正カウンタ４４：誤り
検出回路４６：スイッチ４７：ＣＲＣＣ除去回路４８：補間
回路５０：スイッチ５２：出力端子

Claims

【特許請求の範囲】

【請求項１】情報データ、その誤り検出符号、及びこ
れらの誤り訂正符号からなる伝送データから当該情報デ
ータを再生するデータ再生処理回路であって、入力した
情報データ及びその誤り検出符号を当該誤り訂正符号に
より誤り訂正する誤り訂正手段と、当該誤り訂正手段の
所定の訂正処理回数を計数するカウント手段と、当該誤
り検出符号により誤りを検出する誤り検出手段と、誤っ
た情報データを代替する補間値を形成する補間手段とか
らなり、当該誤り訂正手段の所定回数の訂正処理によ
り、当該補間手段の補間処理を切り換えると共に、当該
誤り訂正手段からのフラグもしくは当該誤り検出手段の
検出結果に応じて誤った情報データを当該補間手段の補
間値で代替することを特徴とするデータ再生処理回路。